JP2010251630A - Information recording element, information recording apparatus, and manufacturing method thereof - Google Patents

Information recording element, information recording apparatus, and manufacturing method thereof Download PDF

Info

Publication number
JP2010251630A
JP2010251630A JP2009101643A JP2009101643A JP2010251630A JP 2010251630 A JP2010251630 A JP 2010251630A JP 2009101643 A JP2009101643 A JP 2009101643A JP 2009101643 A JP2009101643 A JP 2009101643A JP 2010251630 A JP2010251630 A JP 2010251630A
Authority
JP
Japan
Prior art keywords
information recording
insulating layer
recording apparatus
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009101643A
Other languages
Japanese (ja)
Inventor
Toru Okubo
透 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009101643A priority Critical patent/JP2010251630A/en
Publication of JP2010251630A publication Critical patent/JP2010251630A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information recording member that is formed with a simply structured printing method. <P>SOLUTION: An information recording apparatus includes: a substrate 102; one or more lower wirings 103 provided on the substrate; a plurality of conductive bumps 104 provided on the lower wirings by printing; an insulating layer 105 provided to cover the substrate, the lower wirings and the conductive bumps; and one or more upper wirings 106 provided on the insulating layer to be overlapped with the conductive bumps across the lower wirings. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は電気的に情報を記録させることができる情報記録装置及びその製造方法に関する。   The present invention relates to an information recording apparatus capable of electrically recording information and a manufacturing method thereof.

近年、フレキシブル化、軽量化、低コスト化などの観点から、電子デバイスを印刷法で製造する試みが盛んであり、有機ELや電子ペーパなどの駆動回路や電子タグなどへの応用が期待されている。電子デバイスには情報の記録が必要なものがあり、例えば電子タグには固体を識別するための情報が記録されている。   In recent years, from the viewpoints of flexibility, weight reduction, cost reduction, etc., attempts to manufacture electronic devices by printing methods are active, and application to driving circuits such as organic EL and electronic paper and electronic tags is expected. Yes. Some electronic devices require information recording. For example, information for identifying a solid is recorded in an electronic tag.

情報記録素子を塗布法を用いて製造する例としては、電極間に可溶性の強誘電性高分子材料を塗布形成した有機強誘電メモリなどが研究されている(特許文献1)。この有機強誘電メモリは書き込みも可能であるが、特殊な材料やプロセスが必要であり製造は容易ではない。   As an example of manufacturing an information recording element using a coating method, an organic ferroelectric memory in which a soluble ferroelectric polymer material is formed between electrodes has been studied (Patent Document 1). This organic ferroelectric memory is writable, but requires special materials and processes and is not easy to manufacture.

また回路の導通状態により情報を記録する不揮発性の情報記録素子として、ヒューズROM、アンチヒューズROMなどがある。ヒューズROMは導通状態の素子に対してレーザ等で回路を切断することにより非導通化し、記録するものである。しかし、ヒューズROMは、非導通化にレーザ等の装置が必要であり、電子タグ等の多数の不特定固体に書き込むことは困難である。一方、アンチヒューズROMは、絶縁状態の回路を導通化し、記録するものであり、電圧の印加によって絶縁層に絶縁破壊を生じさせて導通化することができることから、書込みが容易である。しかしこれらの素子はいずれも絶縁層に無機材料を用いて真空成膜法により形成されものであり、塗布法やラミネート法などの、真空装置を用いない製造方法で作製できるものではないことから、フレキシブル化、軽量化、低コスト化などに不向きであった。   Further, there are a fuse ROM, an antifuse ROM, and the like as nonvolatile information recording elements for recording information according to the conduction state of a circuit. The fuse ROM is made nonconductive by cutting a circuit with a laser or the like with respect to an element in a conductive state, and recording is performed. However, the fuse ROM requires a device such as a laser for non-conduction, and it is difficult to write on many unspecified solids such as an electronic tag. On the other hand, the antifuse ROM conducts and records an insulated circuit, and can easily conduct writing by causing dielectric breakdown in the insulating layer by applying a voltage. However, these elements are all formed by a vacuum film forming method using an inorganic material for the insulating layer, and can not be manufactured by a manufacturing method that does not use a vacuum device, such as a coating method or a laminating method. It was unsuitable for flexibility, weight reduction, and cost reduction.

特開2006−253295号公報JP 2006-253295 A 特開2008−258598号公報JP 2008-258598 A 特開2008−52789号公報JP 2008-52789 A

本発明は、以上のような問題を鑑みて、簡単な構造で製造が容易な情報記録素子及び情報記録装置を提供することを課題とする。   In view of the above problems, an object of the present invention is to provide an information recording element and an information recording apparatus that can be easily manufactured with a simple structure.

上記の課題を解決するための手段として、本発明の請求項1に記載の発明は、基板と、基板上に設けられた下部電極と、下部電極上に設けられた導電性バンプと、基板上に導電性バンプを覆うように設けられた絶縁層と、絶縁層上で、導電性バンプの直上に設けられた上部電極とを備えたことを特徴とする情報記録素子である。
また請求項2に記載の発明は、前記バンプが、導電性微粒子を含むことを特徴とする請求項1記載の情報記録素子である。
また請求項3に記載の発明は、前記導電性微粒子の平均粒径が1μm〜5μmであることを特徴とする請求項2記載の情報記録素子である。
また請求項4に記載の発明は、前記導電性バンプの10点平均表面粗さRzが0.5μm〜5μmの範囲にあることを特徴とする請求項1ないし3のいずれか記載の情報記録素子である。
また請求項5に記載の発明は、請求項1ないし4のいずれか記載の情報記録素子を含む情報記録装置である。
また請求項6に記載の発明は、複数の上部配線と、上部配線と交差する複数の下部配線とを有し、前記上部配線及び前記下部配線が交差する箇所に請求項1ないし4のいずれか記載の情報記録素子が接続されていることを特徴とする情報記録装置である。
また請求項7に記載の発明は、基板上に下部配線を形成する工程と、下部配線上に導電性バンプを形成する工程と、導電性バンプを覆うように基板上に絶縁層を形成する工程と、上部配線を絶縁層上で導電性バンプの直上となるように形成する工程と、を有する情報記録装置の製造方法である。
また請求項8に記載の発明は、前記絶縁層が塗布法で形成されることを特徴とする請求項7記載の情報記録装置の製造方法である。
また請求項9に記載の発明は、前記絶縁層がフィルム状のホットメルト接着剤を加熱圧着することで形成されることを特徴とする請求項7記載の情報記録装置の製造方法である。
また請求項10に記載の発明は、前記導電性バンプが導電性微粒子を含むペーストをスクリーン印刷することにより形成されることを特徴とする請求項7ないし9のいずれか記載の情報記録装置の製造方法である。
As means for solving the above-mentioned problems, the invention according to claim 1 of the present invention includes a substrate, a lower electrode provided on the substrate, a conductive bump provided on the lower electrode, An information recording element comprising: an insulating layer provided so as to cover the conductive bump; and an upper electrode provided on the insulating layer and immediately above the conductive bump.
The invention according to claim 2 is the information recording element according to claim 1, wherein the bump contains conductive fine particles.
The invention according to claim 3 is the information recording element according to claim 2, wherein the conductive fine particles have an average particle diameter of 1 μm to 5 μm.
The invention according to claim 4 is characterized in that the 10-point average surface roughness Rz of the conductive bump is in the range of 0.5 μm to 5 μm. It is.
A fifth aspect of the present invention is an information recording apparatus including the information recording element according to any one of the first to fourth aspects.
The invention according to claim 6 has a plurality of upper wirings and a plurality of lower wirings intersecting with the upper wirings, and any one of claims 1 to 4 at a location where the upper wiring and the lower wiring intersect. The information recording device described above is connected to the information recording device.
The invention according to claim 7 is a step of forming a lower wiring on the substrate, a step of forming a conductive bump on the lower wiring, and a step of forming an insulating layer on the substrate so as to cover the conductive bump. And a step of forming the upper wiring so as to be directly above the conductive bump on the insulating layer.
The invention according to claim 8 is the method for manufacturing an information recording apparatus according to claim 7, wherein the insulating layer is formed by a coating method.
The invention according to claim 9 is the method of manufacturing an information recording apparatus according to claim 7, wherein the insulating layer is formed by heat-pressing a film-like hot melt adhesive.
The invention according to claim 10 is characterized in that the conductive bump is formed by screen printing a paste containing conductive fine particles. Is the method.

本発明によれば、導電性バンプを用いた簡単な構造で情報記録素子を実現することができ、さらに印刷法等の塗布法やラミネート法等を用いて情報記録装置を容易に製造することが可能となった。   According to the present invention, an information recording element can be realized with a simple structure using conductive bumps, and an information recording apparatus can be easily manufactured by using a coating method such as a printing method or a laminating method. It has become possible.

本発明の実施の形態に係る情報記録装置の平面図である。It is a top view of the information recording device concerning an embodiment of the invention. 図1のA−B間の断面図である。It is sectional drawing between AB of FIG.

本発明の実施の形態について図面を用い説明するが、各図は模式図であり、各部材の縮尺や構成は発明の効果を示す範囲で任意である。   Embodiments of the present invention will be described with reference to the drawings. However, the drawings are schematic views, and the scale and configuration of each member are arbitrary as long as the effects of the invention are exhibited.

本発明の情報記録装置100の平面図を図1に示した。また図1におけるA−B間での断面図を図2に示す。本発明の情報記録装置100は、情報記録素子のアレイで構成され、本発明の情報記録素子は基板102上に設けられた下部電極103と、下部電極103上に設けられた導電性バンプ104と、基板102上に導電性バンプ104を覆うように設けられた絶縁層105と、絶縁層105上で、導電性バンプ104の直上に設けられた上部電極106とを備える。下部電極103及び上部電極106は、図1に示されるように、同時に他の素子又は回路と接続する下部配線103及び上部配線106とを構成している。あるいは、配線および電極パターンを別途設けても良い。すなわち、各情報記録素子は、下部配線103に接続して設けられた下部電極と、上部配線106に接続して設けられた上部電極とを有する構成としても良い。   A plan view of the information recording apparatus 100 of the present invention is shown in FIG. FIG. 2 is a cross-sectional view taken along the line AB in FIG. The information recording apparatus 100 of the present invention is composed of an array of information recording elements. The information recording element of the present invention includes a lower electrode 103 provided on a substrate 102, and conductive bumps 104 provided on the lower electrode 103. And an insulating layer 105 provided on the substrate 102 so as to cover the conductive bump 104, and an upper electrode 106 provided on the insulating layer 105 and immediately above the conductive bump 104. As shown in FIG. 1, the lower electrode 103 and the upper electrode 106 constitute a lower wiring 103 and an upper wiring 106 that are simultaneously connected to other elements or circuits. Alternatively, wirings and electrode patterns may be provided separately. That is, each information recording element may include a lower electrode provided connected to the lower wiring 103 and an upper electrode provided connected to the upper wiring 106.

図1の情報記録装置100の例では複数の情報記録素子のアレイが形成され、各情報記録素子は下部配線103と交差し導電性バンプ104に重なるように絶縁層105上に設けられた一つ以上の上部配線106とを備えている。図1の情報記録装置は下部配線が2本、上部配線が2本、下部配線と上部配線が交差する4箇所に情報記録素子が設けられたものであるが(4ビット)、これに限られない。必要な記録容量に応じた数で設けることができる。   In the example of the information recording apparatus 100 in FIG. 1, an array of a plurality of information recording elements is formed, and each information recording element is provided on the insulating layer 105 so as to intersect the lower wiring 103 and overlap the conductive bump 104. The upper wiring 106 is provided. The information recording apparatus of FIG. 1 has two lower wirings, two upper wirings, and information recording elements provided at four points where the lower wiring and the upper wiring intersect (4 bits), but this is not the only case. Absent. The number can be provided according to the required recording capacity.

情報の書き込みは、選択された一の下部配線103と上部配線106の間に電圧(書込み電圧)を印加することで、前記選択された下部配線104と上部配線106に接続された情報記録素子の導電性バンプ104と上部電極間の絶縁層部分において絶縁破壊を生じさせ、前記選択された下部配線104と上部配線6の導通をとることでなされる。すなわち、所定位置の情報記録素子の下部電極と上部電極間の導通の有無として情報が記録される。   Information is written by applying a voltage (write voltage) between the selected one lower wiring 103 and upper wiring 106, so that the information recording element connected to the selected lower wiring 104 and the upper wiring 106 has a write operation. The dielectric breakdown is caused in the insulating layer portion between the conductive bump 104 and the upper electrode, and the selected lower wiring 104 and the upper wiring 6 are made conductive. That is, information is recorded as the presence / absence of conduction between the lower electrode and the upper electrode of the information recording element at a predetermined position.

情報の読み取りは、例えば書込み電圧以下の導電性バンプ104部分において絶縁破壊を生じさせない電圧を所定位置の情報記録素子の下部電極と上部電極間に印加し、導通の有無を判断することでなされる。   For example, information is read by applying a voltage between the lower electrode and the upper electrode of the information recording element at a predetermined position to determine whether or not there is conduction, by applying a voltage that does not cause dielectric breakdown in the conductive bump 104 portion below the write voltage. .

なお情報記録装置100の構成及び書き込み・読み取り方法は上記の様態に限られず、従来公知のアンチヒューズ型情報記録装置の構成、方法を適宜適用することができる。例えば特許文献2に記載されるように書込み電圧を安定させるためのダイオードやトランジスタを組み込んでも良い。   Note that the configuration and writing / reading method of the information recording apparatus 100 are not limited to those described above, and the configuration and method of a conventionally known antifuse-type information recording apparatus can be applied as appropriate. For example, as described in Patent Document 2, a diode or a transistor for stabilizing the write voltage may be incorporated.

絶縁破壊が生じる印加電圧はある程度小さい必要がある。絶縁破壊が生じる電圧は、導電性バンプ104の表面形状や導電性バンプ上の絶縁層105の厚さに依存する。バンプ表面が適度な凹凸を有する場合、バンプの突起部へ電界が集中することで、絶縁破壊が生じる電圧は小さくなり、絶縁層上で絶縁破壊される領域を限定することができる。また、バンプ上の絶縁層が薄いほど、絶縁破壊が生じる電圧は小さくなる。   The applied voltage that causes dielectric breakdown needs to be small to some extent. The voltage at which dielectric breakdown occurs depends on the surface shape of the conductive bump 104 and the thickness of the insulating layer 105 on the conductive bump. When the bump surface has moderate unevenness, the electric field concentrates on the bump protrusion, whereby the voltage at which dielectric breakdown occurs is reduced, and the region where dielectric breakdown occurs on the insulating layer can be limited. Further, the thinner the insulating layer on the bump, the smaller the voltage at which dielectric breakdown occurs.

導電性バンプ104の表面形状は、10点平均粗さRzが0.5μmから5μmの間であることが好ましい。10点平均粗さRzは、JIS B0601−1994により定義されている。Rzが0.5μmより小さいと、前記電界集中の効果が十分に得られない。一方、5μmより大きいと、書込み電圧を印加する前に下部電極と上部電極の短絡が問題となる。   The surface shape of the conductive bump 104 is preferably such that the 10-point average roughness Rz is between 0.5 μm and 5 μm. The 10-point average roughness Rz is defined by JIS B0601-1994. When Rz is smaller than 0.5 μm, the effect of the electric field concentration cannot be sufficiently obtained. On the other hand, if it is larger than 5 μm, a short circuit between the lower electrode and the upper electrode becomes a problem before the write voltage is applied.

表面凹凸を有する導電性バンプ104は、導電性微粒子を含む材料を用い印刷法で形成することができる。印刷法は各種公知の方法を用いることができるが、厚膜印刷に適したスクリーン印刷や凹版印刷が好ましい。導電性微粒子としてはAg、Cu、Niの金属粉など各種公知のものを用いることができる。   The conductive bump 104 having surface irregularities can be formed by a printing method using a material containing conductive fine particles. Various known methods can be used as the printing method, but screen printing and intaglio printing suitable for thick film printing are preferable. As the conductive fine particles, various known materials such as Ag, Cu, and Ni metal powders can be used.

導電性微粒子は、平均粒径が1μm〜5μmの粒子を含むことが好ましい。平均粒径が1μm以下のみの場合、バンプ表面に必要な凹凸を形成することができない。一方、5μm以上のみの場合は、バンプの解像性の低下やバンプ印刷時にスクリーン版詰まりなどの問題が生じるおそれがある。   The conductive fine particles preferably include particles having an average particle diameter of 1 μm to 5 μm. When the average particle size is only 1 μm or less, the necessary unevenness cannot be formed on the bump surface. On the other hand, when the thickness is only 5 μm or more, there is a possibility that problems such as a decrease in the resolution of the bumps and clogging of the screen plate may occur during bump printing.

基板102は、ソーダライムガラス、石英、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などの各種公知のものから耐熱性などを考慮して適宜選択して用いることができる。   The substrate 102 can be appropriately selected from various known materials such as soda lime glass, quartz, polyethylene terephthalate (PET), and polyethylene naphthalate (PEN) in consideration of heat resistance.

本発明の各種配線(上部配線103および下部配線106)に用いられる材料は、例えばAl、Cr、Au、Ag、Ni、Cu等の金属、ITO等の透明導電膜、ポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子、Au、Ag、Ni、Cuなどの金属コロイド粒子を分散させた溶液、Agなどの金属粒子を導電材料として用いたペースト等を用いることができる。各種電極の形成方法は、例えば真空蒸着法やスパッタリング法などのドライプロセスや、スクリーン印刷法、反転オフセット印刷法、フレキソ印刷法、インクジェット法などの印刷法を用いることができる。   The materials used for the various wirings (upper wiring 103 and lower wiring 106) of the present invention are, for example, metals such as Al, Cr, Au, Ag, Ni, and Cu, transparent conductive films such as ITO, and poly (ethylenedioxythiophene). / Use of conductive polymer such as polystyrene sulfonate (PEDOT / PSS) and polyaniline, solution in which metal colloidal particles such as Au, Ag, Ni and Cu are dispersed, paste using metal particles such as Ag as a conductive material, etc. be able to. As a method for forming various electrodes, for example, a dry process such as a vacuum deposition method or a sputtering method, or a printing method such as a screen printing method, a reverse offset printing method, a flexographic printing method, or an ink jet method can be used.

絶縁層105はスピンコート、ディップコート、フレキソ印刷などの各種塗布法で形成することができる。用いられる材料は各種公知のものが可能であり、SiO、BaSr1−xTiO、BaTiZr1−xなどの無機系の材料、ポリエステル/メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどの有機系の材料を用いることができる。 The insulating layer 105 can be formed by various coating methods such as spin coating, dip coating, and flexographic printing. Material used is capable of any of various known inorganic material such as SiO 2, Ba x Sr 1- x TiO 3, BaTi x Zr 1-x O 3, polyester / melamine resin paste, polymethyl methacrylate, Organic materials such as polyvinyl chloride, polyvinyl alcohol, polyvinyl phenol, polystyrene, and cyanoethyl pullulan can be used.

絶縁層105は絶縁性のフィルム状のホットメルト接着剤を加熱圧着することでも形成可能である。ホットメルト接着剤とは、室温では固体状でタック性がないが、加熱により液状となり流動性を示し、冷却すると元の固体に戻る性質をもった接着剤である。ホットメルト接着剤は前述の塗布方法で必要となる乾燥プロセスが不要であり、また、塗布方法でしばしば問題となるインクのヌレ性の問題が発生しないという利点がある。   The insulating layer 105 can also be formed by heat-pressing an insulating film-like hot melt adhesive. A hot melt adhesive is an adhesive that has a property of being solid and non-tacky at room temperature, becoming liquid upon heating and exhibiting fluidity, and returning to the original solid when cooled. The hot melt adhesive does not require the drying process required by the above-described application method, and has the advantage that the problem of ink wetting that often becomes a problem in the application method does not occur.

ホットメルト接着剤は、ゴム系ホットメルト、オレフィン系ホットメルト、EVA系ホットメルト、アクリル系ホットメルト、ポリアミド系ホットメルト、ポリウレタン系ホットメルトなどの材料が挙げられるが、必要な絶縁性を有する材料であれば特に限定されることなく用いられる。   Examples of the hot melt adhesive include rubber hot melt, olefin hot melt, EVA hot melt, acrylic hot melt, polyamide hot melt, polyurethane hot melt, and the like. If it is, it will be used without being specifically limited.

ホットメルト接着剤の形態としてはバルク状やフィルム状があるが、本発明ではフィルム状のものが用いられる。フィルム状ホットメルト接着剤とは、フィルム状支持体にホットメルト接着剤を数μm〜数百μmの厚みで塗布形成したものである。   The hot melt adhesive has a bulk form or a film form, but in the present invention, a film form is used. The film-like hot melt adhesive is a film-like support formed by applying a hot melt adhesive to a thickness of several μm to several hundred μm.

ホットメルト接着剤の加熱圧着方法としては熱ラミネーションが好適に用いられる。熱ラミネーションにおいてホットメルト接着剤が流動することで、バンプ104の頂部のホットメルト接着剤の厚さが非常に薄くなり、絶縁破壊に必要な電圧を効果的に小さくすることができる。   Thermal lamination is preferably used as a method for hot-pressing a hot melt adhesive. Since the hot melt adhesive flows in the thermal lamination, the thickness of the hot melt adhesive at the top of the bump 104 becomes very thin, and the voltage required for dielectric breakdown can be effectively reduced.

絶縁層105の厚さは特に限定されるものではなく、前記バンプの形状や表面粗さ、所望の書込み電圧などを考慮し最適化される。   The thickness of the insulating layer 105 is not particularly limited, and is optimized in consideration of the shape and surface roughness of the bump, a desired write voltage, and the like.

上記各構成要素を順に形成することで本発明の情報記録素子及び情報記録装置を作製することができる。   The information recording element and the information recording apparatus of the present invention can be manufactured by sequentially forming the above constituent elements.

まず基板102上に下部配線103を形成し、次に下部配線103上に導電性バンプ104を形成する。下部配線103に形成された下部電極上に導電性バンプ104を形成しても良い。下部電極は下部配線103と同時にパターン形成することができることから、ここでは下部電極も含めて下部配線103としている。   First, the lower wiring 103 is formed on the substrate 102, and then the conductive bump 104 is formed on the lower wiring 103. The conductive bump 104 may be formed on the lower electrode formed on the lower wiring 103. Since the lower electrode can be patterned simultaneously with the lower wiring 103, the lower wiring 103 including the lower electrode is used here.

次に、絶縁層105を基板102上に導電性バンプ104を覆うように形成する。前述のように、塗布法やホットメルト接着剤の加熱圧着方法を用いれば、導電性バンプ104の頂部で絶縁層105の膜厚が薄くなることから、絶縁破壊に必要な電圧を小さくすることができる。特に導電性バンプの高さよりも(平面基板での)絶縁層の膜厚が薄い場合には、効果的に書込み電圧を下げることができる。   Next, the insulating layer 105 is formed on the substrate 102 so as to cover the conductive bumps 104. As described above, if the coating method or the hot-melt adhesive thermocompression bonding method is used, the thickness of the insulating layer 105 becomes thin at the top of the conductive bump 104, so that the voltage required for dielectric breakdown can be reduced. it can. In particular, when the film thickness of the insulating layer (on the planar substrate) is smaller than the height of the conductive bump, the write voltage can be effectively reduced.

次に上部配線106を絶縁層上で導電性バンプの直上となるように形成する。上部配線103に接続した上部電極を形成し、当該上部電極を導電性バンプの直上に配置するようにしても良い。上部電極は上部配線106と同時にパターン形成することができる。上部電極部も含めて上部配線106とする。   Next, the upper wiring 106 is formed on the insulating layer so as to be directly above the conductive bump. An upper electrode connected to the upper wiring 103 may be formed, and the upper electrode may be disposed immediately above the conductive bump. The upper electrode can be patterned simultaneously with the upper wiring 106. The upper wiring 106 including the upper electrode portion is used.

以上の工程で本発明の情報記録装置を作製することができる。むろん各工程間には適宜別の工程を加えることもできる。例えば塗布法を用いて配線、バンプ、絶縁層を形成する場合には、乾燥、熱処理を工程ごとに、あるいは形成後に行うことができる。なおホットメルト接着剤を絶縁層形成に用いる場合には、上部配線106の熱処理温度はホットメルト接着剤の溶融温度よりも小さいことが好ましい。溶融温度以上に加熱すると、上部配線材料がホットメルト接着剤に入り込んで導通してしまうおそれがある。   Through the above steps, the information recording apparatus of the present invention can be manufactured. Of course, another process can be appropriately added between the processes. For example, when a wiring, a bump, and an insulating layer are formed using a coating method, drying and heat treatment can be performed for each step or after the formation. When a hot melt adhesive is used for forming the insulating layer, the heat treatment temperature of the upper wiring 106 is preferably smaller than the melting temperature of the hot melt adhesive. When heated above the melting temperature, the upper wiring material may enter the hot melt adhesive and become conductive.

このように、本発明の情報記録装置の製造方法によれば、印刷法により導電性バンプ106を形成でき、さらに塗布法やラミネート法で絶縁層105を形成できることから製造が容易である。また、各製造工程で真空製膜せずに作製することも可能であることから、フレキシブル化、軽量化、低コスト化が可能である。   As described above, according to the method for manufacturing the information recording apparatus of the present invention, the conductive bump 106 can be formed by a printing method, and the insulating layer 105 can be formed by a coating method or a laminating method. Moreover, since it is possible to manufacture without producing a vacuum film in each manufacturing process, flexibility, weight reduction, and cost reduction are possible.

本実施例では本発明の情報記録装置(下部配線数:10、上部配線数:10、配線幅/ピッチ:50μm/300μm、バンプ数:100、バンプサイズ/ピッチ:100μ/300μm)及びその製造方法の一例を示す。   In this embodiment, the information recording apparatus of the present invention (lower wiring number: 10, upper wiring number: 10, wiring width / pitch: 50 μm / 300 μm, bump number: 100, bump size / pitch: 100 μ / 300 μm) and manufacturing method thereof An example is shown.

まず、基板102として、ポリエチレンナフタレート(PEN)フィルム(帝人デュポン製)を準備した。次に、基板102にナノAgインキを反転オフセット印刷法で印刷した後、180℃で1時間の熱処理を行い、下部配線103を形成した。   First, as the substrate 102, a polyethylene naphthalate (PEN) film (manufactured by Teijin DuPont) was prepared. Next, after nano Ag ink was printed on the substrate 102 by the reverse offset printing method, heat treatment was performed at 180 ° C. for 1 hour to form the lower wiring 103.

次に、下部配線103上に銀ペースト(住友電気工業製、AGEP301X)をスクリーン印刷した後、180℃で30分間の熱処理を行い、バンプ104(高さ15μm、10点平均表面粗さ(Rz)=1.0μm)を形成した。   Next, a silver paste (AGEP301X, manufactured by Sumitomo Electric Industries, Ltd.) is screen-printed on the lower wiring 103, followed by heat treatment at 180 ° C. for 30 minutes, and bumps 104 (height 15 μm, 10-point average surface roughness (Rz)) = 1.0 μm).

次に、基板102、下部配線103および導電性バンプ104を覆うように、フィルム状のEVA系ホットメルト接着剤(5μm厚)を熱ラミネートし(温度:150℃、線圧:6Kg/cm、速度:20mm/s)、絶縁層105を形成した。   Next, a film-like EVA hot melt adhesive (5 μm thickness) is thermally laminated so as to cover the substrate 102, the lower wiring 103 and the conductive bump 104 (temperature: 150 ° C., linear pressure: 6 kg / cm, speed). : 20 mm / s), an insulating layer 105 was formed.

次に、銀ペースト(味の素ファインテクノ製、商品名「CA−42」)をスクリーン印刷し、90℃で30分間の熱処理を行い、上部配線106を形成し、情報記録装置100を得た。 Next, silver paste (product name “CA-42” manufactured by Ajinomoto Fine Techno Co., Ltd.) was screen-printed and heat-treated at 90 ° C. for 30 minutes to form the upper wiring 106, thereby obtaining the information recording apparatus 100.

得られた情報記録装置100において、任意に選択した上部電極の端部と下部電極の端部に0.1Vの電圧を印加したところ、全て導通は認められなかった。続いて3Vの電圧を印加すると全て導通し、絶縁破壊による書込みが可能であった。 In the obtained information recording apparatus 100, when a voltage of 0.1 V was applied to the end portion of the upper electrode and the end portion of the lower electrode that were arbitrarily selected, no conduction was observed. Subsequently, when a voltage of 3 V was applied, everything was conducted and writing by dielectric breakdown was possible.

本発明の情報記録装置の応用としては、例えば電子タグに個体識別情報を記録するためのメモリなどが考えられる。   As an application of the information recording apparatus of the present invention, for example, a memory for recording individual identification information on an electronic tag can be considered.

100・・・情報記録装置
102・・・基板
103・・・下部配線(下部電極)
104・・・バンプ
105・・・絶縁層
106・・・上部配線(上部電極)
DESCRIPTION OF SYMBOLS 100 ... Information recording apparatus 102 ... Board | substrate 103 ... Lower wiring (lower electrode)
104 ... Bump 105 ... Insulating layer 106 ... Upper wiring (upper electrode)

Claims (10)

基板と、基板上に設けられた下部電極と、下部電極上に設けられた導電性バンプと、基板上に導電性バンプを覆うように設けられた絶縁層と、絶縁層上で、導電性バンプの直上に設けられた上部電極とを備えたことを特徴とする情報記録素子。   A substrate, a lower electrode provided on the substrate, a conductive bump provided on the lower electrode, an insulating layer provided to cover the conductive bump on the substrate, and a conductive bump on the insulating layer And an upper electrode provided immediately above the information recording element. 前記バンプが、導電性微粒子を含むことを特徴とする請求項1記載の情報記録素子。   The information recording element according to claim 1, wherein the bump includes conductive fine particles. 前記導電性微粒子の平均粒径が1μm〜5μmであることを特徴とする請求項2記載の情報記録素子。   The information recording element according to claim 2, wherein the conductive fine particles have an average particle diameter of 1 μm to 5 μm. 前記導電性バンプの10点平均表面粗さRzが0.5μm〜5μmの範囲にあることを特徴とする請求項1ないし3のいずれか記載の情報記録素子。   4. The information recording element according to claim 1, wherein the conductive bump has a 10-point average surface roughness Rz in a range of 0.5 to 5 [mu] m. 請求項1ないし4のいずれか記載の情報記録素子を含む情報記録装置。   An information recording apparatus comprising the information recording element according to claim 1. 複数の上部配線と、上部配線と交差する複数の下部配線とを有し、前記上部配線及び前記下部配線が交差する箇所に請求項1ないし4のいずれか記載の情報記録素子が接続されていることを特徴とする情報記録装置。   5. The information recording element according to claim 1, comprising a plurality of upper wirings and a plurality of lower wirings intersecting with the upper wirings, wherein the information recording element according to claim 1 is connected to a location where the upper wiring and the lower wiring intersect. An information recording apparatus characterized by that. 基板上に下部配線を形成する工程と、
下部配線上に導電性バンプを形成する工程と、
導電性バンプを覆うように基板上に絶縁層を形成する工程と、
上部配線を絶縁層上で導電性バンプの直上となるように形成する工程と、
を有する情報記録装置の製造方法。
Forming a lower wiring on the substrate;
Forming conductive bumps on the lower wiring;
Forming an insulating layer on the substrate so as to cover the conductive bump;
Forming the upper wiring on the insulating layer so as to be directly above the conductive bump;
Manufacturing method of information recording apparatus having
前記絶縁層が塗布法で形成されることを特徴とする請求項7記載の情報記録装置の製造方法。   8. The method of manufacturing an information recording apparatus according to claim 7, wherein the insulating layer is formed by a coating method. 前記絶縁層がフィルム状のホットメルト接着剤を加熱圧着することで形成されることを特徴とする請求項7記載の情報記録装置の製造方法。   8. The method of manufacturing an information recording apparatus according to claim 7, wherein the insulating layer is formed by heat-pressing a film-like hot melt adhesive. 前記導電性バンプが導電性微粒子を含むペーストをスクリーン印刷することにより形成されることを特徴とする請求項7ないし9のいずれか記載の情報記録装置の製造方法。   10. The method of manufacturing an information recording apparatus according to claim 7, wherein the conductive bump is formed by screen printing a paste containing conductive fine particles.
JP2009101643A 2009-04-20 2009-04-20 Information recording element, information recording apparatus, and manufacturing method thereof Pending JP2010251630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009101643A JP2010251630A (en) 2009-04-20 2009-04-20 Information recording element, information recording apparatus, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009101643A JP2010251630A (en) 2009-04-20 2009-04-20 Information recording element, information recording apparatus, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2010251630A true JP2010251630A (en) 2010-11-04

Family

ID=43313622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101643A Pending JP2010251630A (en) 2009-04-20 2009-04-20 Information recording element, information recording apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2010251630A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095497A (en) * 2015-02-03 2016-08-11 주식회사 나노리퀴드디바이시스코리아 Probe film for flat panel display test, probe block and probe unit comprising the same and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140758A (en) * 1997-07-23 1999-02-12 Fujitsu Ltd Memory, manufacture thereof and method of writing and reading information
JP2001004700A (en) * 1999-06-24 2001-01-12 Yamaichi Electronics Co Ltd Interposer board
JP2006237593A (en) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd Storage device and semiconductor device
JP2008034831A (en) * 2006-06-28 2008-02-14 Semiconductor Energy Lab Co Ltd Semiconductor device, and its manufacturing method
JP2008270763A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Method for manufacturing memory element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140758A (en) * 1997-07-23 1999-02-12 Fujitsu Ltd Memory, manufacture thereof and method of writing and reading information
JP2001004700A (en) * 1999-06-24 2001-01-12 Yamaichi Electronics Co Ltd Interposer board
JP2006237593A (en) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd Storage device and semiconductor device
JP2008034831A (en) * 2006-06-28 2008-02-14 Semiconductor Energy Lab Co Ltd Semiconductor device, and its manufacturing method
JP2008270763A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Method for manufacturing memory element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095497A (en) * 2015-02-03 2016-08-11 주식회사 나노리퀴드디바이시스코리아 Probe film for flat panel display test, probe block and probe unit comprising the same and method for fabricating the same
KR101681652B1 (en) 2015-02-03 2016-12-01 주식회사 나노리퀴드디바이시스코리아 Probe film for flat panel display test, probe block and probe unit comprising the same and method for fabricating the same

Similar Documents

Publication Publication Date Title
KR101261638B1 (en) vertical interconnect for organic electronic devices
CN101276743B (en) Method for manufacturing semiconductor device
US7408263B2 (en) Anisotropic conductive coatings and electronic devices
JP5923624B2 (en) Fragile high-frequency RFID electronic tag having a transfer prevention function and manufacturing method thereof
JP5869112B2 (en) Reduction of short circuits in ferroelectric memory cells including stacks on flexible substrates
CN101809596B (en) Rfid transponder
JP2008544551A5 (en)
KR20080084668A (en) Semiconductor device and manufacturing method thereof
JP2006121087A5 (en)
JP6368754B2 (en) Method for manufacturing electronic components with reduced risk of short circuit
JP5719992B2 (en) Flexible semiconductor device and manufacturing method thereof
TW201016469A (en) Screen plate, interlayer insulation film, circuit board, active matrix circuit board, and image display apparatus
JP5210656B2 (en) Memory element and manufacturing method thereof
JP6334713B2 (en) Substrate scaffold structure and related apparatus and method
JP2010251630A (en) Information recording element, information recording apparatus, and manufacturing method thereof
JP2004165531A (en) Double-sided wiring antenna circuit member for noncontact data carrier
JP5540491B2 (en) Thin film transistor, thin film transistor manufacturing method, thin film transistor array, and image display device
US20210351317A1 (en) Method for manufacturing a light-emitting device
US10529692B2 (en) Semiconductor module including package and heat transfer structure
JP2016219508A (en) Method of manufacturing electronic device and electronic device
US7754542B2 (en) Printed TFT array
JP2006269476A (en) Method of manufacturing thin-film transistor
JP2004005260A (en) Ic medium having electroluminescent display part and its manufacturing method
JP2006269475A (en) Method of manufacturing thin-film transistor
WO2019159727A1 (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140121