JP2010251582A - Dc-dc converter - Google Patents
Dc-dc converter Download PDFInfo
- Publication number
- JP2010251582A JP2010251582A JP2009100682A JP2009100682A JP2010251582A JP 2010251582 A JP2010251582 A JP 2010251582A JP 2009100682 A JP2009100682 A JP 2009100682A JP 2009100682 A JP2009100682 A JP 2009100682A JP 2010251582 A JP2010251582 A JP 2010251582A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- converter
- lead frame
- inductor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、直流電圧の変換を行い、電源回路として用いられるＤＣ−ＤＣコンバータの構造に関する。 The present invention relates to the structure of a DC-DC converter that converts DC voltage and is used as a power supply circuit.
電子機器においては、様々なデバイスが搭載され、それぞれが最適条件で動作することによって電子機器が動作する。電子機器の電源としては、ＡＣ１００Ｖが用いられる場合が多いが、一般に、この交流電圧はＡＣ−ＤＣコンバータで整流され、直流電圧に変換されてから各デバイスに供給される。ただし、デバイス毎に動作の最適電圧は異なるため、この電源電圧は各デバイス毎に最適化されてから各デバイスに供給される。こうした各デバイス毎に設けられた電源回路はＰＯＬ（Ｐｏｉｎｔ ｏｆ Ｌｏａｄ）と呼ばれ、具体的には、ＤＣ−ＤＣコンバータが用いられる。ＤＣ−ＤＣコンバータの回路は、制御回路（制御ＩＣ）、スイッチング素子（ローサイドＭＯＳＦＥＴ、ハイサイドＭＯＳＦＥＴ）、及び電子部品（抵抗、コンデンサ、インダクタ、ダイオード等）で構成され、他のデバイス（ＣＰＵ等）と同様に、これらの構成要素がパッケージ内に封入された半導体モジュールの形態とされる。 In electronic equipment, various devices are mounted, and the electronic equipment operates by operating under optimum conditions. In many cases, AC 100 V is used as a power source for electronic equipment. Generally, this AC voltage is rectified by an AC-DC converter, converted into a DC voltage, and then supplied to each device. However, since the optimum voltage for operation differs for each device, the power supply voltage is optimized for each device and then supplied to each device. Such a power supply circuit provided for each device is called POL (Point of Load), and specifically, a DC-DC converter is used. The circuit of the DC-DC converter includes a control circuit (control IC), a switching element (low-side MOSFET, high-side MOSFET), and electronic components (resistance, capacitor, inductor, diode, etc.), and other devices (CPU, etc.) Similarly to the above, these components are in the form of a semiconductor module enclosed in a package.
ＤＣ−ＤＣコンバータに限らず、一般に半導体モジュールには、小型であることが要求される。半導体モジュールを小型化するためには、その構成要素を高密度で実装することが必要である。また、一般に半導体素子（制御ＩＣ等）は高温で性能が劣化するため、この際には、動作時に発熱する電子部品（インダクタ、スイッチング素子等）の放熱を高効率で行えることも必要である。 Not only a DC-DC converter but generally a semiconductor module is required to be small. In order to reduce the size of a semiconductor module, it is necessary to mount its components at high density. In general, the performance of semiconductor elements (such as control ICs) deteriorates at high temperatures. At this time, it is also necessary to efficiently dissipate heat from electronic components (inductors, switching elements, etc.) that generate heat during operation.
ＤＣ−ＤＣコンバータを小型化する技術としては、例えば、特許文献１に、インダクタを多層基板内に形成し、この多層基板上に制御ＩＣやインダクタ以外の電子素子を搭載する技術が記載されている。この技術においては、比較的大面積であるインダクタ（コイル）が基板内に形成されるため、この半導体モジュールを特に小型化することができる。 As a technique for reducing the size of a DC-DC converter, for example, Patent Document 1 describes a technique in which an inductor is formed in a multilayer substrate, and a control IC and an electronic element other than the inductor are mounted on the multilayer substrate. . In this technique, since an inductor (coil) having a relatively large area is formed in the substrate, the semiconductor module can be particularly miniaturized.
また、特許文献２には、複数の銅基板（リードフレーム）を用い、その上に各構成要素（制御ＩＣ、電子素子）を配置し、各構成要素間の電気的接続は、リードフレーム間を適宜接続することによって行う技術が記載されている。この技術においては、リードフレームの構成を最適化することにより、高密度の実装を行うことができると同時に、動作時における各構成要素の放熱を熱伝導率の高いリードフレームから行うことができるため、放熱を高効率で行うことができる。 Further, in Patent Document 2, a plurality of copper substrates (lead frames) are used, and each component (control IC, electronic element) is arranged thereon, and electrical connection between each component is performed between the lead frames. A technique performed by appropriately connecting is described. In this technology, by optimizing the configuration of the lead frame, high-density mounting can be performed, and at the same time, heat radiation of each component during operation can be performed from the lead frame having high thermal conductivity. , Heat dissipation can be performed with high efficiency.
これらの技術により、ＤＣ−ＤＣコンバータを半導体モジュールの形態として構成することができる。 With these techniques, the DC-DC converter can be configured as a semiconductor module.
しかしながら、特許文献１に記載の技術においては、使用時の発熱が特に大きなインダクタが、多層配線基板中に形成される。インダクタの発する熱は、多層配線基板によっては放熱されにくい一方で、多層配線基板上に搭載された制御ＩＣに伝わりやすい。前記の通り、制御ＩＣの性能は高温で劣化する。また、インダクタが高温になれば、インダクタの性能も劣化する。このため、このＤＣ−ＤＣコンバータの性能は劣化することがあった。 However, in the technique described in Patent Document 1, an inductor that generates particularly large heat during use is formed in a multilayer wiring board. The heat generated by the inductor is not easily dissipated by the multilayer wiring board, but is easily transferred to the control IC mounted on the multilayer wiring board. As described above, the performance of the control IC deteriorates at a high temperature. In addition, when the inductor becomes hot, the performance of the inductor also deteriorates. For this reason, the performance of this DC-DC converter may deteriorate.
一方、特許文献２に記載の技術においては、熱伝導率の高いリードフレームによって良好な放熱特性が得られるものの、一つのリードフレームは単一の導体であるため、複数のリードフレームの構成（個々のリードフレームの形状、各リードフレームの配置）は回路構成によって制限される。従って、その設計の自由度は低く、高密度の実装は実際には困難であり、このＤＣ−ＤＣコンバータを小型の半導体モジュールとすることは困難であった。 On the other hand, in the technique described in Patent Document 2, although a good heat dissipation characteristic can be obtained by a lead frame having high thermal conductivity, since one lead frame is a single conductor, a configuration of a plurality of lead frames (individually, The shape of the lead frame and the arrangement of the lead frames) are limited by the circuit configuration. Therefore, the degree of freedom in design is low, and high-density mounting is actually difficult, and it is difficult to make this DC-DC converter a small semiconductor module.
従って、発熱による性能劣化を抑制し、かつ小型の半導体モジュールの形態としたＤＣ−ＤＣコンバータを得ることは困難であった。 Therefore, it has been difficult to obtain a DC-DC converter that suppresses performance degradation due to heat generation and is in the form of a small semiconductor module.
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。 The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のＤＣ−ＤＣコンバータは、制御ＩＣチップと複数の電子部品とが実装されて半導体モジュールとして構成されたＤＣ−ＤＣコンバータであって、前記複数の電子部品のうちの一部を搭載し、金属で構成されるリードフレームと、前記リードフレームに搭載された電子部品以外の前記電子部品と前記制御ＩＣチップとを表面に搭載し、前記リードフレーム上に搭載され、絶縁性材料で構成される基板と、を具備することを特徴とする。
本発明のＤＣ−ＤＣコンバータにおいて、前記基板の内部には配線層が形成されることを特徴とする。
本発明のＤＣ−ＤＣコンバータにおいて、前記基板は接着剤を介して前記リードフレーム上に搭載されることを特徴とする。
本発明のＤＣ−ＤＣコンバータは、前記リードフレームを複数具備し、前記複数の電子部品の中にはインダクタが含まれ、該インダクタは、該インダクタの両端子にそれぞれ接続された２つのリードフレーム上に搭載されることを特徴とする。
本発明のＤＣ−ＤＣコンバータは、ＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型パッケージ中に実装されることを特徴とする。
In order to solve the above problems, the present invention has the following configurations.
The DC-DC converter of the present invention is a DC-DC converter configured as a semiconductor module by mounting a control IC chip and a plurality of electronic components, and includes a part of the plurality of electronic components, A lead frame made of metal, the electronic components other than the electronic components mounted on the lead frame, and the control IC chip are mounted on the surface, mounted on the lead frame, and made of an insulating material And a substrate.
In the DC-DC converter of the present invention, a wiring layer is formed inside the substrate.
In the DC-DC converter of the present invention, the substrate is mounted on the lead frame via an adhesive.
The DC-DC converter of the present invention includes a plurality of the lead frames, and the plurality of electronic components include inductors, and the inductors are on two lead frames respectively connected to both terminals of the inductors. It is mounted on.
The DC-DC converter of the present invention is mounted in a DIP (Dual In-line Package) type package.
本発明は以上のように構成されているので、発熱による性能劣化を抑制し、かつ小型の半導体モジュールの形態としたＤＣ−ＤＣコンバータを得ることができる。 Since this invention is comprised as mentioned above, the DC-DC converter which suppressed the performance degradation by heat_generation | fever and was made into the form of a small semiconductor module can be obtained.
以下、本発明の実施の形態となるＤＣ−ＤＣコンバータにつき説明する。このＤＣ−ＤＣコンバータ１０は、２つの制御ＩＣと、複数の電子部品（抵抗、コンデンサ、インダクタ、スイッチング素子、ダイオード等）とで構成され、一体化された半導体モジュールとなっている。図１はこの半導体モジュールの透視斜視図であり、図２はその回路構成図である。ここで、その回路構成全体はＤＣ−ＤＣコンバータとして一般的に知られるものであり、図２における破線内の構成要素が、図１に示される半導体モジュール内に設置されている。この回路は、インダクタ３１、ＭＯＳＦＥＴ３４、３５、制御回路ブロック３６、補助電源回路３７、過電流検出部３８等で構成されている。 Hereinafter, a DC-DC converter according to an embodiment of the present invention will be described. The DC-DC converter 10 is composed of two control ICs and a plurality of electronic components (resistors, capacitors, inductors, switching elements, diodes, etc.) and is an integrated semiconductor module. FIG. 1 is a perspective view of the semiconductor module, and FIG. 2 is a circuit configuration diagram thereof. Here, the entire circuit configuration is generally known as a DC-DC converter, and the components in the broken line in FIG. 2 are installed in the semiconductor module shown in FIG. This circuit includes an inductor 31, MOSFETs 34 and 35, a control circuit block 36, an auxiliary power supply circuit 37, an overcurrent detection unit 38, and the like.
このＤＣ−ＤＣコンバータ１０においては、金属で構成されたリードフレーム１１〜１６上に絶縁性材料で構成された基板２０が搭載される。リードフレーム１１〜１６を構成する金属としては、熱伝導率が高く、機械的強度が高い銅又は銅合金が特に好ましい。リードフレーム１１〜１６上には、基板２０の他に、その周囲に、インダクタ３１、補助電源回路３７に含まれるダイオード３２、過電流検出部３８に含まれるシャント抵抗３３、ＭＯＳＦＥＴ３４、３５が搭載される。この構造全体は、樹脂等で構成されたモールド材７０によって矩形体形状に封止されており、実際には、図示していないＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型のパッケージに収納されている。 In the DC-DC converter 10, a substrate 20 made of an insulating material is mounted on lead frames 11 to 16 made of metal. The metal constituting the lead frames 11 to 16 is particularly preferably copper or a copper alloy having high thermal conductivity and high mechanical strength. On the lead frames 11 to 16, in addition to the substrate 20, an inductor 31, a diode 32 included in the auxiliary power supply circuit 37, a shunt resistor 33 included in the overcurrent detection unit 38, and MOSFETs 34 and 35 are mounted around the substrate 20. The The entire structure is sealed in a rectangular shape by a molding material 70 made of resin or the like, and is actually stored in a DIP (Dual In-line Package) type package (not shown).
基板２０上には、制御ＩＣ２１、２２、及び複数の電子部品２３が搭載される。ここでいう複数の電子部品２３とは、回路図（図２）における前記のインダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５、制御ＩＣ２１、２２以外の構成要素（抵抗、コンデンサ、ダイオード）である。図２（回路図）における制御回路ブロック３６は、複数の電子部品２３のうちのいずれかと、制御ＩＣ２１とで構成される。補助電源回路３７は、制御ＩＣ２２と、ダイオード３２、及び複数の電子部品２３のうちのいずれか（制御回路ブロック３６に含まれるものを除く）で構成される。過電流検出部３８は、シャント抵抗３３と、複数の電子部品２３のうちのいずれか（制御回路ブロック３６、補助電源回路３７に含まれるものを除く）とで構成される。すなわち、このＤＣ−ＤＣコンバータ１０においては、前記のリードフレーム上に直接搭載された構成要素以外の構成要素は全て基板２０上に搭載される。 Control ICs 21 and 22 and a plurality of electronic components 23 are mounted on the substrate 20. Here, the plurality of electronic components 23 are components (resistors, capacitors, diodes) other than the inductor 31, the diode 32, the shunt resistor 33, the MOSFETs 34 and 35, and the control ICs 21 and 22 in the circuit diagram (FIG. 2). is there. The control circuit block 36 in FIG. 2 (circuit diagram) includes one of the plurality of electronic components 23 and the control IC 21. The auxiliary power circuit 37 is configured by any one of the control IC 22, the diode 32, and the plurality of electronic components 23 (excluding those included in the control circuit block 36). The overcurrent detection unit 38 includes a shunt resistor 33 and any one of the plurality of electronic components 23 (excluding those included in the control circuit block 36 and the auxiliary power supply circuit 37). That is, in the DC-DC converter 10, all the constituent elements other than the constituent elements directly mounted on the lead frame are mounted on the substrate 20.
図３は、この構成におけるリードフレーム１１〜１６の形状及びその配置を示す図である。図３に示されるように、リードフレーム１１〜１６は、全体として図３中における破線で示された矩形を形成するように配列されており、各々は分離され、電気的に独立である。各リードフレームの一辺には、矩形状のピンが突出して形成されており、このピンは、リードフレーム１１〜１６全体が構成する矩形の一辺にくるように設けられている。また、各リードフレームのピンと同様の形状をし、各リードフレームとは独立した複数の独立ピン１７が、各リードフレームのピンと同様に配置される。各リードフレームのピン、及び独立ピン１７は、このＤＣ−ＤＣコンバータ（半導体モジュール）１０と、外部との電気的接続点となっており、図１における矩形体形状のモールド材７０を構成する面から突出する形態とされる。これらのピン及び独立ピン１７は、ＤＩＰ型パッケージのピンとなる。 FIG. 3 is a diagram showing the shapes and arrangement of the lead frames 11 to 16 in this configuration. As shown in FIG. 3, the lead frames 11 to 16 are arranged so as to form a rectangle indicated by a broken line in FIG. 3 as a whole, and are separated and electrically independent. A rectangular pin protrudes from one side of each lead frame, and this pin is provided so as to be on one side of the rectangle formed by the lead frames 11 to 16 as a whole. A plurality of independent pins 17 having the same shape as the pins of each lead frame and independent of each lead frame are arranged in the same manner as the pins of each lead frame. The pins of each lead frame and the independent pins 17 serve as electrical connection points between the DC-DC converter (semiconductor module) 10 and the outside, and the surfaces constituting the rectangular molding material 70 in FIG. It is set as the form which protrudes from. These pins and independent pins 17 are pins of the DIP type package.
リードフレーム１１〜１６上における、基板２０、インダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５の配置を図４に示す。インダクタ３１の両端子は、インダクタ３１を構成するチップの裏面に形成された電極及びこれに接続されたはんだ又は導電性接着剤（以下、はんだ等：図示せず）を介し、それぞれリードフレーム１１、１２に接続される。同様に、ダイオード３２における一方の端子はリードフレーム１５に、シャント抵抗３３の両端子はそれぞれリードフレーム１４、１５に、ＭＯＳＦＥＴ３４、３５のドレイン端子はそれぞれリードフレーム１４、１１に接続される。ダイオード３２における他方の端子と基板２０、リードフレーム１３と基板２０、ＭＯＳＦＥＴ３４、３５のゲートと基板２０、ＭＯＳＦＥＴ３４のソースとリードフレーム１１、ＭＯＳＦＥＴ３５のソースとリードフレーム１６とは、図１に示されるように、それぞれボンディングワイヤ４０で接続される。なお、図４においては、基板２０内と基板２０外とを接続するボンディングワイヤ４０の記載は省略されている。 The arrangement of the substrate 20, the inductor 31, the diode 32, the shunt resistor 33, and the MOSFETs 34 and 35 on the lead frames 11 to 16 is shown in FIG. Both terminals of the inductor 31 are connected to the lead frame 11 via an electrode formed on the back surface of the chip constituting the inductor 31 and solder or conductive adhesive (hereinafter, not shown) connected thereto, respectively. 12 is connected. Similarly, one terminal of the diode 32 is connected to the lead frame 15, both terminals of the shunt resistor 33 are connected to the lead frames 14 and 15, and the drain terminals of the MOSFETs 34 and 35 are connected to the lead frames 14 and 11, respectively. The other terminal of the diode 32 and the substrate 20, the lead frame 13 and the substrate 20, the gates of the MOSFETs 34 and 35 and the substrate 20, the source of the MOSFET 34 and the lead frame 11, and the source of the MOSFET 35 and the lead frame 16 are as shown in FIG. And a bonding wire 40 respectively. In FIG. 4, the description of the bonding wire 40 that connects the inside of the substrate 20 and the outside of the substrate 20 is omitted.
基板２０上における制御ＩＣ２１、２２、複数の電子部品２３の配置を示したのが図５である。基板２０は絶縁性材料で構成され、その表面は絶縁性であるが、金属で構成された基板上パッド５０が多数形成されている。制御ＩＣ２１、２２は、それぞれ基板２０の表面に接着剤又ははんだ（図示せず）で接続されている。図２に示された制御ＩＣ２１、２２における端子はそれぞれの表面のチップ上パッド５１に接続されており、チップ上パッド５１と基板上パッド５０とは、図５に示されるように、ボンディングワイヤ４０で接続される。基板上パッド５０は、後述する基板２０内の配線層に接続される。なお、制御ＩＣ２１、２２と基板２０との接合を接着剤で行う場合、この接着剤は絶縁性であっても導電性であってもよい。 FIG. 5 shows the arrangement of the control ICs 21 and 22 and the plurality of electronic components 23 on the substrate 20. The substrate 20 is made of an insulating material, and its surface is insulative, but a large number of on-substrate pads 50 made of metal are formed. The control ICs 21 and 22 are respectively connected to the surface of the substrate 20 with an adhesive or solder (not shown). The terminals in the control ICs 21 and 22 shown in FIG. 2 are connected to the on-chip pads 51 on the respective surfaces, and the on-chip pads 51 and the on-substrate pads 50 are bonded to the bonding wires 40 as shown in FIG. Connected with. The substrate pad 50 is connected to a wiring layer in the substrate 20 to be described later. In addition, when joining control IC21,22 and the board | substrate 20 with an adhesive agent, this adhesive agent may be insulating or electroconductive.
基板２０上において、後述するように、電子部品２３は、はんだ等で基板上パッド５０上に接続される。電子部品（抵抗、コンデンサ等）２３の両端子は、その底部に形成されており、この部分がはんだ等によってそれぞれ１対の基板上パッド５０に接続される。 On the substrate 20, as will be described later, the electronic component 23 is connected to the substrate pad 50 with solder or the like. Both terminals of the electronic component (resistor, capacitor, etc.) 23 are formed at the bottom thereof, and this portion is connected to a pair of on-board pads 50 by solder or the like.
図６は、この構造の断面を示す図であり、図６（ａ）は図４におけるＡ−Ａにおける断面、図６（ｂ）はＢ−Ｂにおける断面をそれぞれ示す。図６（ａ）においては、インダクタ３１がリードフレーム１１、１２上に固定される形態が、図６（ｂ）においては、基板２０がリードフレーム１４上に固定される形態及び基板２０の断面構造が示されている。なお、ここで、モールド材７０の記載は省略されている。 6A and 6B are views showing a cross section of this structure. FIG. 6A shows a cross section taken along the line AA in FIG. 4, and FIG. 6B shows a cross section taken along the line BB. 6A, the form in which the inductor 31 is fixed on the lead frames 11 and 12 is shown, and in FIG. 6B, the form in which the board 20 is fixed on the lead frame 14 and the cross-sectional structure of the board 20 are shown. It is shown. Here, the description of the molding material 70 is omitted.
図６（ａ）に示されるように、インダクタ３１は、はんだ等で形成され導電性であるはんだ層５２によってリードフレーム１１、１２に接続される。なお、前記の通り、インダクタ３１の裏面（リードフレーム側の面）には、インダクタ３１の両端子に接続された電極が形成されており、この両電極は、それぞれ、はんだ層５２を介してリードフレーム１１、１２にそれぞれ接続される。従って、インダクタ３１は、この構成によって図２に示された回路中に組み込まれる。この構成は、インダクタ３１だけでなく、シャント抵抗３３についても同様である。また、ダイオード３２、ＭＯＳＦＥＴ３４、３５がそれぞれリードフレーム１５、１４、１１に接合される構造も、これらにおいては裏面に形成された電極が一つである点を除き、同様である。 As shown in FIG. 6A, the inductor 31 is connected to the lead frames 11 and 12 by a conductive solder layer 52 formed of solder or the like. As described above, electrodes connected to both terminals of the inductor 31 are formed on the back surface (the surface on the lead frame side) of the inductor 31, and these both electrodes are respectively connected via the solder layer 52. Connected to frames 11 and 12, respectively. Therefore, the inductor 31 is incorporated in the circuit shown in FIG. 2 by this configuration. This configuration is the same not only for the inductor 31 but also for the shunt resistor 33. The structure in which the diode 32 and the MOSFETs 34 and 35 are joined to the lead frames 15, 14, and 11, respectively, is the same except that there is one electrode formed on the back surface.
一方、図６（ｂ）に示されるように、基板２０は、例えばエポキシ系樹脂で構成されたソルダーレジスト層５３を介し、接着剤５４を用いてリードフレーム１４上に接続される。 On the other hand, as shown in FIG. 6B, the substrate 20 is connected to the lead frame 14 using an adhesive 54 via a solder resist layer 53 made of, for example, an epoxy resin.
また、この基板２０は、第１、第２、第３の絶縁層２０１、２０２、２０３が積層されて構成される。第１、第２、第３の絶縁層２０１、２０２、２０３は、例えば絶縁性の樹脂材料でそれぞれ形成され、高い絶縁耐圧を有する。また、この材料の熱伝導率はリードフレーム１１〜１６を構成する銅又は銅合金と比べると低い。第１の絶縁層２０１と第２の絶縁層２０２の間には第１内部配線層２０４が、第２の絶縁層２０２と第３の絶縁層２０３の間には第２内部配線層２０５が、それぞれ形成されているまた、第３の絶縁層２０３の裏面（図６中下側の面）には、金属層２０６が全面にわたり形成されている。第１内部配線層２０４、第２内部配線層２０５、金属層２０６、及び基板上パッド５０は、同様の金属で構成される。 The substrate 20 is formed by laminating first, second, and third insulating layers 201, 202, and 203. The first, second, and third insulating layers 201, 202, and 203 are each formed of, for example, an insulating resin material and have a high withstand voltage. Moreover, the thermal conductivity of this material is low compared with the copper or copper alloy which comprises the lead frames 11-16. A first internal wiring layer 204 is provided between the first insulating layer 201 and the second insulating layer 202, and a second internal wiring layer 205 is provided between the second insulating layer 202 and the third insulating layer 203. In addition, a metal layer 206 is formed on the entire back surface of the third insulating layer 203 (the lower surface in FIG. 6). The first internal wiring layer 204, the second internal wiring layer 205, the metal layer 206, and the substrate pad 50 are made of the same metal.
また、基板上パッド５０と第１内部配線層２０４、第１内部配線層２０４と第２内部配線層２０５とは、それぞれＢＨＶ（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）配線２０７で接続される。ＢＨＶ配線２０７は、第１の絶縁層２０１、あるいは第２の絶縁層２０２にレーザー加工によって開口部を設け、この開口部に金属のめっき処理等を行うことによって形成される。金属層２０６が基板２０の裏面の全面にわたり形成されているのに対し、第１内部配線層２０４、第２内部配線層２０５、及び複数のＢＨＶ配線２０７は、複数の電子部品２３等を含んだ形で図２の構成の回路が構成されるように、それぞれパターニングされる。従って、第１内部配線層２０４、第２内部配線層２０５、及び複数のＢＨＶ配線２０７は、基板２０内の配線を構成する。 Further, the substrate pad 50 and the first internal wiring layer 204, and the first internal wiring layer 204 and the second internal wiring layer 205 are connected by a BHV (Blind Via Hole) wiring 207, respectively. The BHV wiring 207 is formed by providing an opening in the first insulating layer 201 or the second insulating layer 202 by laser processing and performing metal plating or the like on the opening. While the metal layer 206 is formed over the entire back surface of the substrate 20, the first internal wiring layer 204, the second internal wiring layer 205, and the plurality of BHV wirings 207 include a plurality of electronic components 23 and the like. Each is patterned to form a circuit having the configuration of FIG. Therefore, the first internal wiring layer 204, the second internal wiring layer 205, and the plurality of BHV wirings 207 constitute a wiring in the substrate 20.
金属層２０６と第２内部配線層２０５との間にはＢＨＶ配線２０７は形成されていないため、金属層２０６と基板２０内の配線、あるいは基板上パッド５０とは電気的に接続されない。従って、基板２０内の配線とリードフレーム１４との間の絶縁性が保たれる。 Since the BHV wiring 207 is not formed between the metal layer 206 and the second internal wiring layer 205, the metal layer 206 and the wiring in the substrate 20 or the pad 50 on the substrate are not electrically connected. Therefore, insulation between the wiring in the substrate 20 and the lead frame 14 is maintained.
なお、上記の構造の基板２０は、一般に知られる多層配線基板と同様であり、その材料、製造方法も一般に知られるものが用いられる。 In addition, the board | substrate 20 of said structure is the same as that of a generally known multilayer wiring board, The material and manufacturing method generally known are used.
また、前記の通り、基板２０上においては、電子部品２３は基板上パッド５０上にはんだ層５２によって接合され、基板２０内の配線（ＢＨＶ配線２０７、第１内部配線層２０４）に電気的に接続される。 Further, as described above, on the substrate 20, the electronic component 23 is joined to the substrate pad 50 by the solder layer 52, and electrically connected to the wiring (BHV wiring 207, first internal wiring layer 204) in the substrate 20. Connected.
基板２０とリードフレーム１４とは、絶縁性のソルダーレジスト層５３、接着剤５４によって接合され、かつ金属層２０６と第２内部配線層２０５とは電気的に接続されていないため、基板２０内の配線とリードフレーム１４とは電気的に独立となる。この構成は、リードフレーム１４との間の耐圧を確保する必要がある電子部品２３を基板２０に搭載する際には有利である。この場合、基板２０内の配線と金属層２０６とは第３の絶縁層２０３により、金属層２０６とリードフレーム１４とはソルダーレジスト層５３によりそれぞれ絶縁されるため、接着剤５４として、絶縁性が高いものを用いる必要はない。 The substrate 20 and the lead frame 14 are joined by an insulating solder resist layer 53 and an adhesive 54, and the metal layer 206 and the second internal wiring layer 205 are not electrically connected. The wiring and the lead frame 14 are electrically independent. This configuration is advantageous when the electronic component 23 that needs to secure a withstand voltage between the lead frame 14 is mounted on the substrate 20. In this case, the wiring in the substrate 20 and the metal layer 206 are insulated from each other by the third insulating layer 203, and the metal layer 206 and the lead frame 14 are insulated from each other by the solder resist layer 53. There is no need to use expensive ones.
以上の構成により、このＤＣ−ＤＣコンバータ１０は、半導体モジュールとなる。この半導体モジュールにおいては、図２の回路における破線で囲まれた箇所の構成要素が全て搭載されている。 With the above configuration, the DC-DC converter 10 becomes a semiconductor module. In this semiconductor module, all the components in the portion surrounded by the broken line in the circuit of FIG. 2 are mounted.
図２の回路の動作時において大電流が流れ、特に高温となりやすいのは、インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５であり、特にインダクタ３１の発熱が大きい。上記の構成において、これらは、熱伝導率が高く放熱効果の大きなリードフレーム１１、１２、１４、１５上にはんだ層によって接合される。従って、インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５が発生する熱は、リードフレーム１１、１２、１４、１５によって効率的に放熱される。この放熱により、インダクタ３１の効率を向上させることができる。 A large current flows during the operation of the circuit of FIG. 2, and the inductor 31, the diode 32, and the MOSFETs 34 and 35 are particularly likely to reach a high temperature. In the above configuration, they are bonded to the lead frames 11, 12, 14, and 15 with high thermal conductivity and large heat dissipation effect by solder layers. Accordingly, the heat generated by the inductor 31, the diode 32, and the MOSFETs 34 and 35 is efficiently radiated by the lead frames 11, 12, 14, and 15. By this heat radiation, the efficiency of the inductor 31 can be improved.
一方、基板２０に搭載された制御ＩＣ２１、２２、電子部品２３は、いずれも動作時の発熱量が小さい。また、制御ＩＣ２１、２２は半導体集積回路であるため、高温におけるその性能劣化が大きい。上記の構造においては、これらは熱伝導率の低い材料で構成された基板２０を介してリードフレーム１４に搭載される。更に、このリードフレーム１４は、最も発熱の大きなインダクタ３１を搭載するリードフレーム１１、１２とは別体である。従って、インダクタ３１の発熱が制御ＩＣ２１、２２に伝達することを抑制することができ、熱による制御ＩＣ２１、２２の性能劣化を抑制することができる。ＭＯＳＦＥＴ３４、３５の発熱が制御ＩＣ２１、２２に与える悪影響も同様に低減される。 On the other hand, the control ICs 21 and 22 and the electronic component 23 mounted on the substrate 20 all generate a small amount of heat during operation. Further, since the control ICs 21 and 22 are semiconductor integrated circuits, their performance deterioration at high temperatures is large. In the above structure, these are mounted on the lead frame 14 via the substrate 20 made of a material having low thermal conductivity. Further, the lead frame 14 is separate from the lead frames 11 and 12 on which the inductor 31 generating the largest heat is mounted. Therefore, it can suppress that the heat_generation | fever of the inductor 31 is transmitted to control IC21,22, and can suppress the performance degradation of control IC21,22 by heat | fever. The adverse effect of the heat generation of the MOSFETs 34 and 35 on the control ICs 21 and 22 is similarly reduced.
特許文献２に記載の技術においても、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱はリードフレームによって効率的に放熱される。しかしながら、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱が、制御ＩＣを搭載したリードフレームを介して、制御ＩＣに伝わりやすい。これに対して、上記のＤＣ−ＤＣコンバータ１０においては、制御ＩＣは基板を介してリードフレームに搭載されるため、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱が制御ＩＣに伝達することが抑制され、制御ＩＣの性能劣化が抑制される。また、特許文献１に記載の技術においては、制御ＩＣを搭載する基板内にインダクタが形成されるため、上記のＤＣ−ＤＣコンバータ１０と比べて、インダクタの発熱が制御ＩＣに与える悪影響は大きく、その放熱効果も不充分である。 Also in the technique described in Patent Document 2, heat generated by the inductor, the diode, the MOSFET, and the like is efficiently radiated by the lead frame. However, heat generated by inductors, diodes, MOSFETs, and the like is easily transmitted to the control IC via the lead frame on which the control IC is mounted. On the other hand, in the DC-DC converter 10 described above, since the control IC is mounted on the lead frame via the substrate, the heat generated by the inductor, diode, MOSFET, etc. is suppressed from being transmitted to the control IC, The performance degradation of the control IC is suppressed. Further, in the technique described in Patent Document 1, since the inductor is formed in the substrate on which the control IC is mounted, the adverse effect of the heat generated by the inductor on the control IC is large compared to the DC-DC converter 10 described above. The heat dissipation effect is also insufficient.
また、特許文献２に記載の技術では、例えば図２に示されるＤＣ−ＤＣコンバータ回路における各構成要素を接続する配線は、リードフレームもしくはボンディングワイヤで形成される。従って、各リードフレームの形状や配置はこの構成要素の配置で決定される。一方で、各リードフレームは各構成要素を搭載するための機械的支持基板ともなっているため、充分な機械的強度が得られるように各リードフレームの形状や配置を設定することも必要である。従って、これらの全ての条件が満たされるように、各構成要素の配置やこれに伴う各リードフレームの形状や配置を設定することが必要になり、結局、設計の自由度が低くなる。故に、各構成要素を高密度に実装して小型の半導体モジュールとすることは実際には困難である。 Further, in the technique described in Patent Document 2, for example, the wiring for connecting each component in the DC-DC converter circuit shown in FIG. 2 is formed by a lead frame or a bonding wire. Accordingly, the shape and arrangement of each lead frame are determined by the arrangement of the components. On the other hand, since each lead frame is also a mechanical support substrate for mounting each component, it is also necessary to set the shape and arrangement of each lead frame so that sufficient mechanical strength can be obtained. Therefore, it is necessary to set the arrangement of each component and the shape and arrangement of each lead frame in accordance with the arrangement so that all of these conditions are satisfied, and the degree of freedom in design is eventually reduced. Therefore, it is actually difficult to mount each component at a high density to make a small semiconductor module.
これに対して、このＤＣ−ＤＣコンバータ１０においては、図２に示されるＤＣ−ＤＣコンバータ回路における特に発熱量の大きな電子部品（インダクタ３１、ＭＯＳＦＥＴ３４、３５等）をリードフレーム上に搭載し、発熱量の小さな電子部品は、制御ＩＣ２１、２２と共に基板２０に搭載することができる。基板２０においては、前記の通り多層配線構造を用いることができるため、設計の自由度は高い。また、リードフレーム上に直接搭載される電子部品は全体の一部であり、その数は少ない。例えば、リードフレームの数は図３の場合で６個と少なく、かつ、図３に示されるように、全体として矩形を形成するように隙間を小さくしてこれらを配列することができる。故に、このＤＣ−ＤＣコンバータ１０における設計の自由度は高く、実装の高密度化が図れ、これを小型の半導体モジュールとすることができる。また、図３に示されるように、矩形形状を構成するようにリードフレームを配置して各ピンを取り出す構成とすることが容易であるため、特にＤＩＰ型のパッケージに適合させることも容易である。 On the other hand, in the DC-DC converter 10, electronic components (inductors 31, MOSFETs 34, 35, etc.) that generate a large amount of heat in the DC-DC converter circuit shown in FIG. 2 are mounted on the lead frame to generate heat. A small amount of electronic components can be mounted on the substrate 20 together with the control ICs 21 and 22. Since the multilayer wiring structure can be used for the substrate 20 as described above, the degree of freedom in design is high. Moreover, the electronic components directly mounted on the lead frame are a part of the whole, and the number thereof is small. For example, the number of lead frames is as small as six in the case of FIG. 3, and as shown in FIG. 3, these can be arranged with a small gap so as to form a rectangle as a whole. Therefore, the DC-DC converter 10 has a high degree of design freedom, can be mounted with high density, and can be a small semiconductor module. Further, as shown in FIG. 3, since it is easy to arrange the lead frame so as to form a rectangular shape and take out each pin, it is easy to adapt to a DIP type package in particular. .
なお、上記の例においては、基板２０の裏面に設けた金属層２０６を電気的に独立させた構成とした。しかしながら、逆に金属層２０６を基板２０内の配線と接続させ、ソルダーレジスト層５３を用いず、金属層２０６とリードフレーム１４との接続をインダクタ３１等と同様にはんだ層により行えば、基板２０とリードフレーム１４との接続をインダクタ３１等と同様に行うこともできる。 In the above example, the metal layer 206 provided on the back surface of the substrate 20 is electrically independent. However, conversely, if the metal layer 206 is connected to the wiring in the substrate 20 and the solder resist layer 53 is not used and the connection between the metal layer 206 and the lead frame 14 is performed by a solder layer in the same manner as the inductor 31 or the like, the substrate 20 The lead frame 14 can be connected in the same manner as the inductor 31 and the like.
また、上記の例では、電子部品のうち、インダクタ、ダイオード、シャント抵抗、ＭＯＳＦＥＴをリードフレーム上に直接搭載し、他の電子部品を基板に搭載する構成としたが、これに限られるものではない。発熱量の大きな電子部品はリードフレーム上に直接搭載することが必要であるが、発熱量が小さな電子部品は、リードフレーム、基板のどちらに搭載してもよく、回路構成に応じて適宜設定できる。前記の通り、この際の設計の自由度は高く、高密度化、高性能化に応じた設計が容易である。 In the above example, among the electronic components, the inductor, the diode, the shunt resistor, and the MOSFET are directly mounted on the lead frame and the other electronic components are mounted on the substrate. However, the present invention is not limited to this. . Electronic components with a large amount of heat generation need to be mounted directly on the lead frame, but electronic components with a small amount of heat generation may be mounted on either the lead frame or the board, and can be set appropriately according to the circuit configuration . As described above, the degree of freedom of design at this time is high, and design according to high density and high performance is easy.
あるいは、基板に搭載する電子部品の数が少ない場合には、基板内の配線を設けず、基板表面にのみ配線を設けた構成としてもよい。すなわち、基板における配線も適宜設定することが可能である。 Or when there are few electronic components mounted in a board | substrate, it is good also as a structure which provided the wiring only in the board | substrate surface, without providing the wiring in a board | substrate. In other words, the wiring on the substrate can be set as appropriate.
また、前記の例では、ＤＩＰ型のパッケージを用いてこのＤＣ−ＤＣコンバータを半導体モジュールとする構成としたが、これに限られるものではない。例えば、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎｌｅａｄ）型、リード出しＳＯＮ型等、任意の形態のパッケージに適合させることが可能なことは明らかである。 In the above example, the DC-DC converter is configured as a semiconductor module using a DIP type package. However, the present invention is not limited to this. For example, it is obvious that it can be adapted to a package of an arbitrary form such as a SOP (Small Outline Package) type, a SON (Small Outline Nonlead) type, and a lead-out SON type.
１０ ＤＣ−ＤＣコンバータ（半導体モジュール）
１１〜１６ リードフレーム
１７ 独立ピン
２０ 基板
２１、２２ 制御ＩＣ
２３ 電子部品
３１ インダクタ
３２ ダイオード
３３ シャント抵抗
３４、３５ ＭＯＳＦＥＴ
３６ 制御回路ブロック
３７ 補助電源回路
３８ 過電流検出部
４０ ボンディングワイヤ
５０ 基板上パッド
５１ チップ上パッド
５２ はんだ層
５３ ソルダーレジスト層
５４ 接着剤
７０ モールド材
２０１ 第１の絶縁層
２０２ 第２の絶縁層
２０３ 第３の絶縁層
２０４ 第１内部配線層（基板内の配線）
２０５ 第２内部配線層（基板内の配線）
２０６ 金属層
２０７ ＢＨＶ配線（基板内の配線）
10 DC-DC converter (semiconductor module)
11-16 Lead frame 17 Independent pin 20 Substrate 21, 22 Control IC
23 Electronic component 31 Inductor 32 Diode 33 Shunt resistor 34, 35 MOSFET
36 control circuit block 37 auxiliary power circuit 38 overcurrent detection unit 40 bonding wire 50 pad on substrate 51 pad on chip 52 solder layer 53 solder resist layer 54 adhesive 70 molding material 201 first insulating layer 202 second insulating layer 203 Third insulating layer 204 First internal wiring layer (wiring in substrate)
205 Second internal wiring layer (wiring in the substrate)
206 Metal layer 207 BHV wiring (wiring in the substrate)
Claims (5)
前記複数の電子部品のうちの一部を搭載し、金属で構成されるリードフレームと、
前記リードフレームに搭載された電子部品以外の前記電子部品と前記制御ＩＣチップとを表面に搭載し、前記リードフレーム上に搭載され、絶縁性材料で構成される基板と、
を具備することを特徴とするＤＣ−ＤＣコンバータ。 A DC-DC converter in which a control IC chip and a plurality of electronic components are mounted and configured as a semiconductor module,
A lead frame that is mounted with a part of the plurality of electronic components and is made of metal;
The electronic component other than the electronic component mounted on the lead frame and the control IC chip are mounted on the surface, a substrate mounted on the lead frame and made of an insulating material,
The DC-DC converter characterized by comprising.
前記複数の電子部品の中にはインダクタが含まれ、該インダクタは、該インダクタの両端子にそれぞれ接続された２つのリードフレーム上に搭載されることを特徴とする請求項１から請求項３までのいずれか１項に記載のＤＣ−ＤＣコンバータ。 Comprising a plurality of the lead frames,
The inductors are included in the plurality of electronic components, and the inductors are mounted on two lead frames respectively connected to both terminals of the inductors. The DC-DC converter of any one of these.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009100682A JP2010251582A (en) | 2009-04-17 | 2009-04-17 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009100682A JP2010251582A (en) | 2009-04-17 | 2009-04-17 | Dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010251582A true JP2010251582A (en) | 2010-11-04 |
Family
ID=43313584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009100682A Pending JP2010251582A (en) | 2009-04-17 | 2009-04-17 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010251582A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151163A (en) * | 2011-01-17 | 2012-08-09 | Sanken Electric Co Ltd | Semiconductor module |
| CN102790513A (en) * | 2012-07-30 | 2012-11-21 | 华为技术有限公司 | Power supply module and packaging method thereof |
| JP2015156423A (en) * | 2014-02-20 | 2015-08-27 | ローム株式会社 | semiconductor device |
| CN111886787A (en) * | 2018-03-19 | 2020-11-03 | 株式会社村田制作所 | Control circuit module, connection structure of electronic components, and power conversion device |
-
2009
- 2009-04-17 JP JP2009100682A patent/JP2010251582A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151163A (en) * | 2011-01-17 | 2012-08-09 | Sanken Electric Co Ltd | Semiconductor module |
| CN102790513A (en) * | 2012-07-30 | 2012-11-21 | 华为技术有限公司 | Power supply module and packaging method thereof |
| JP2015156423A (en) * | 2014-02-20 | 2015-08-27 | ローム株式会社 | semiconductor device |
| CN111886787A (en) * | 2018-03-19 | 2020-11-03 | 株式会社村田制作所 | Control circuit module, connection structure of electronic components, and power conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10638633B2 (en) | Power module, power converter and manufacturing method of power module | |
| US8488316B2 (en) | Power module | |
| JP5259016B2 (en) | Power semiconductor module | |
| JP5351107B2 (en) | Capacitor cooling structure and inverter device | |
| US7154174B2 (en) | Power supply packaging system | |
| US20160005675A1 (en) | Double sided cooling chip package and method of manufacturing the same | |
| JP2007234690A (en) | Power semiconductor module | |
| WO2016027557A1 (en) | Power conversion device | |
| US9673156B2 (en) | Package structure | |
| US8619428B2 (en) | Electronic package structure | |
| JP2013254973A (en) | Method for manufacturing power module package | |
| KR20160049786A (en) | Power module and pakaking method thereof | |
| JP4558407B2 (en) | Switching power supply | |
| JP2017143227A (en) | Heat radiation structure for semiconductor integrated circuit element, and semiconductor integrated circuit element and method of manufacturing the same | |
| JP5370308B2 (en) | Semiconductor device, semiconductor device manufacturing method, and semiconductor device mounting method | |
| JP2010251582A (en) | Dc-dc converter | |
| CN112713120A (en) | Power electronic component and method for producing the same | |
| KR20180087330A (en) | Metal slug for double sided cooling of power module | |
| JP2015053410A (en) | Semiconductor module | |
| WO2013105456A1 (en) | Circuit board and electronic device | |
| CN112968025A (en) | Intelligent power module and manufacturing method thereof | |
| JP2013004912A (en) | Semiconductor module | |
| JP2004111619A (en) | Power module | |
| JP5024439B2 (en) | Semiconductor device | |
| JP2010251559A (en) | Electronic circuit device |