JP2010250932A - 不揮発性メモリの書き込み及び消去方法 - Google Patents

不揮発性メモリの書き込み及び消去方法 Download PDF

Info

Publication number
JP2010250932A
JP2010250932A JP2010106739A JP2010106739A JP2010250932A JP 2010250932 A JP2010250932 A JP 2010250932A JP 2010106739 A JP2010106739 A JP 2010106739A JP 2010106739 A JP2010106739 A JP 2010106739A JP 2010250932 A JP2010250932 A JP 2010250932A
Authority
JP
Japan
Prior art keywords
erase
command
duration
milliseconds
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010106739A
Other languages
English (en)
Other versions
JP5624797B2 (ja
Inventor
John Rudelic
ラデリック ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2010250932A publication Critical patent/JP2010250932A/ja
Application granted granted Critical
Publication of JP5624797B2 publication Critical patent/JP5624797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法を提供すること。
【解決手段】不揮発性メモリの書き込み及び消去のための方法が説明される。この方法は、不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを決定することを含み、各書き込みオペレーションは、同じ期間を有する。長い待ち時間の消去コマンドがnのファクタでスライスされて、同じ期間を各々有する複数の消去スライスが与えられる。この方法は、更に、不揮発性メモリへのn個のコマンドを実行することを含み、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成る。1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ以下である。
【選択図】図1

Description

本発明は、不揮発性メモリの分野に係り、より詳細には、不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法に係る。
多くの不揮発性メモリ用途、例えば、高密度加入者アイデンティティモジュール(HD−SIM)カードは、典型的なフラッシュデバイス、例えば、「ノットOR」(NOR)デバイスの消去動作の時間より著しく短い厳格なコマンドタイミングを有している。更に、幾つかの用途では、関連フラッシュデバイスへの電力がフラッシュコマンド間に除去され、多くの用途で慣習的に行われたようにバックグランド消去動作を遂行するための機会がほとんど又は全く残されていない。HD−SIMカードのような用途に対してNORメモリをより実際的なものにするためにNORの消去時間を減少する試みがなされている。しかしながら、NORフラッシュメモリのような不揮発性メモリに書き込み及び消去する方法の発展には付加的な改良が必要である。
本発明の一実施形態により不揮発性メモリに書き込み及び消去するためのコンピュータ実施方法におけるオペレーションを表すフローチャートである。 本発明の一実施形態により不揮発性メモリに書き込み及び消去するためのコンピュータ実施方法を概念的に示すブロック図である。 本発明の一実施形態により不揮発性メモリに動的に書き込み及び消去するためのコンピュータ実施方法におけるオペレーションを表すフローチャートである。 本発明の一実施形態により不揮発性メモリに動的に書き込み及び消去するためのコンピュータ実施方法を概念的に示すブロック図である。 本発明の一実施形態により、不揮発性メモリに書き込み及び消去し、又は不揮発性メモリに動的に書き込み及び消去するように構成されたコンピュータシステムを例示するブロック図である。
不揮発性メモリに書き込み及び消去する方法が、ここに開示される。以下の説明では、本発明の実施形態を完全に理解するために、特定消去スライス時間のような多数の特定の細部について述べる。当業者であれば、本発明の実施形態は、これら特定の細部がなくても実施できることが明らかであろう。他の点において、不揮発性メモリにおけるクリーン対ダーティスペース(clean versus dirty space)を決定するような良く知られた処理オペレーションは、本発明の実施形態を不必要に不明瞭にしないために詳細に説明しない。更に、図示された種々の実施形態は、例示に過ぎず、必ずしも正しいスケールで描かれていないことを理解されたい。
ここに開示されるのは、不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法である。一実施形態において、この方法は、不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを決定することを含み、各書き込みオペレーションは、同じ期間を有する。長い待ち時間の消去コマンドがnのファクタでスライスされて、同じ期間を各々有する複数の消去スライスが与えられる。この方法は、更に、不揮発性メモリへのn個のコマンドを実行することを含み、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成る。1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ以下である。別の実施形態では、不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法は、不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを動的に決定することを含む。各書き込みオペレーションは、同じ期間を有し、そして動的に決定することは、動的な待ち時間の消去コマンドに基づく。動的な長い待ち時間の消去コマンドは、nのファクタでスライスされて、同じ期間を各々有する複数の消去スライスが与えられる。動的な長い待ち時間の消去コマンドは、不揮発性メモリの実際の状態に基づく。この方法は、更に、不揮発性メモリへのn個のコマンドを実行することを含み、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成る。1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ以下である。
本発明の実施形態によれば、不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法は、長い待ち時間の消去オペレーションを短い読み取り及び書き込みオペレーション内に隠し又は置き換える。一実施形態では、消去オペレーションの待ち時間は、消去オペレーションを、一般的な書き込みコマンドのタイミング包絡線内に適合させるために複数の書き込みコマンドに追加できる時間スライスへ分割することによって克服される。一実施形態では、書き込みコマンドは、追加消去時間のために長時間を要するが、実際には、典型的な厳格なコマンド時間よりはまだ短い。従って、複数の書き込みコマンドの後に完全な消去オペレーションが完了し、潜在消去コマンドをドロップする能力を与える。
一実施形態では、消去スライスの解決策を適用することにより、従来の長い消去時間のために受け容れられない用途にNORフラッシュを使用することができる。例えば、NOR、及びより程度は小さいが、「ノットAND」(NAND)の消去時間は、典型的に、書き込み時間より非常に長い。このような消去待ち時間を取り扱いできない幾つかの用途がある。従来の解決策では、消去は、バックグランドへプッシュされて、完了まで実行することが許される。しかしながら、このような解決策では、装置を電源オンしてアイドル状態にすることが要求される。本発明の実施形態によれば、消去スライスの解決策を適用することにより、アイドルバックグランド時間も与えず、又、アイドル中に電力も与えない用途にNORフラッシュを使用することができる。他の実施形態では、消去スライスの解決策を適用することにより、従来の消去サイクルの待ち時間をサポートしないコマンド時間切れに厳密なタイミング制約を課するシステムにおいてあるフラッシュメモリ構成を具現化することができる。一実施形態では、従来のように動作されるフラッシュが受け容れられない電力及びコマンドタイミングを積極的に制御する用途においてNORフラッシュが具現化される。
不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法を実行することができる。図1は、本発明の実施形態による不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法のオペレーションを表すフローチャート100である。
フローチャート100のオペレーション102を参照すれば、不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法は、不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを決定することを含む。一実施形態では、各書き込みオペレーションは、同じ期間を有する。本発明の実施形態によれば、不揮発性メモリは、NORフラッシュメモリである。
フローチャート100のオペレーション104を参照すれば、この方法は、長い待ち時間の消去コマンドをnのファクタでスライスして、複数の消去スライスを与えることを含む。一実施形態では、各消去スライスは、同じ期間を有する。
フローチャート100のオペレーション106を参照すれば、この方法は、不揮発性メモリへのn個のコマンドを実行することを含み、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成る。一実施形態では、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ以下である。一実施形態では、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ未満である。本発明の実施形態によれば、nは、10に等しく、コマンドウインドウのサイズは、約72ミリ秒であり、1つの消去スライスの期間は、約70ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である。しかしながら、スライシング解決策は、これらの特定のパラメータに限定されないことを理解されたい。更に、コマンドは、書き込みオペレーションに限定されず、消去スライスを、例えば、読み取りコマンドに追加できることを理解されたい。
消去ウインドウスライシング解決策は、時間線に対して可視化することができる。図2は、本発明の一実施形態により不揮発性メモリに書き込み及び消去するためのコンピュータ実施方法を概念的に示すブロック図である。
図2を参照すれば、ブロック図の時間線200は、従来のコピーコマンド204及びそれに続く従来の潜在消去コマンド206に対するおおよその相対的絶対時間を表す直線的時間線202を含む。一実施形態では、従来の潜在消去コマンドは、再利用のための長い待ち時間のオペレーションであり、典型的に、バックグランドアイドル時間に遂行される。しかしながら、本発明の一実施形態によれば、消去スライシング解決策が具現化され、消去スライシングは、従来の潜在消去コマンド206の長い待ち時間の再利用オペレーションを行いそしてそれを複数のマルチ書き込み(プログラム)オペレーション208にわたってスライスする。従って、一実施形態では、長い待ち時間の消去コマンド206を排除する方法は、消去時間を消去スライスへ分割することによって遂行され、消去スライスは、次いで、書き込みオペレーションに追加される。一実施形態では、書き込み(プログラム)コマンドウインドウは、例えば、100ミリ秒であり、従って、例えば、700ミリ秒の従来の消去コマンドは、単一書き込み(プログラム)コマンドウインドウに適合しない。従って、一実施形態では、700ミリ秒の消去時間が、各々70ミリ秒の10個のスライスに分割される。この実施形態では、各70ミリ秒の消去スライスを、10個のそれに対応する2ミリ秒書き込み(プログラム)期間に追加することができ、図2に示すように、コマンドごとに合計72ミリ秒の時間となる。各書き込み(プログラム)コマンドに対する合計72ミリ秒の時間は、100ミリ秒のコマンドウインドウに適合する。
上述したように、例えば、NORフラッシュに関連した長い待ち時間の消去時間を取り扱うことのできないシステムが幾つかある。例えば、NORを使用するHD−SIMカードは、HD−SIM型アプリケーションとの互換性を許すために、上述した消去スライシング解決策を使用する必要がある。一実施形態では、消去スライシングは、長い待ち時間の消去オペレーションを複数のセグメントへ分割し、これらセグメントが書き込みコマンドに追加される。この実施形態では、消去時間が実際上見えないようにされる。しかしながら、この点まで述べた消去スライシングは、固定サイズの消去スライシングに焦点を当てたものであることに注意されたい。このような実施形態では、同じ消去時間巾が各書き込みコマンドに追加される。本発明の他の実施形態では、以下に述べるように、消去バックログ時間に一致するように消去時間スライスサイズを変化させる方法が具現化される。一実施形態では、このような動的な解決策は、システムの特定の実際の状態、消去時間スライスに対するリアルタイム解決策の形式に対してより敏感に反応する。
本発明の一実施形態によれば、動的な消去スライシングは、ダーティスペース(消去を必要とするスペース)が増加するにつれて消去スライスに割り当てられる消去時間を増加することにより具現化される。一実施形態では、動的な解決策は、動的な消去時間スライシングを遂行するように構成された不揮発性メモリを合体する特定のシステムの性能を高める。一実施形態では、動的な解決策は、消去時間スライスのサイズを変化させる技術に基づくものであり、この技術は、例えば、条件が保証するとき消去に割り当てられる時間をホストが長くできるようにするか、消去バックログが増加するときに消去時間を自動的に長くするか、又は消去バックログが増加するときに消去時間を長くするためにホストに推薦を与えるものであるが、これらに限定されない。一実施形態では、上述した固定サイズの消去スライシングは、全ての書き込みコマンドに同じ消去時間を追加するように構成される。しかしながら、動的な解決策のもとでは、以下に詳細に述べるように、ホストは、消去バックログが増加又は減少するときに消去スライスの期間のサイズを増加又は減少するか、或いは自動的に増加又は減少することができる。
一実施形態において、不揮発性メモリの管理されたエリアの密度に対して著しい量の空きスペースがあるときは、システムは、消去スライスサイズに割り当てられる時間を短くして、書き込みコマンドの見掛け上の性能を改善することができる。対照的に、別の実施形態において、不揮発性メモリの管理されたエリアの密度に対する空きスペースの量が少ないときは、システムは、フラッシュフル状態を防止する上で助けとなるように消去スライスサイズに割り当てられる時間を長くすることができる。従って、一実施形態では、上述した固定消去時間スライシングとは異なり、動的な消去時間スライスングは、システムが、NORフラッシュメモリのような不揮発性メモリの実際の状態に応答できるようにする。一実施形態では、動的な消去時間スライスングは、フラッシュメモリの状態に基づいて消去スライス時間を長く又は短くできるようにする。特定の実施形態において、フラッシュメモリの状態が著しい空きスペースを有する場合には、消去時間スライスを減少して、システムの性能を改善することができる。対照的に、別の特定の実施形態では、フラッシュメモリの状態が著しいダーティスペースを有する場合に、消去時間スライスを増加して、より長い消去時間を許すことができる。一実施形態では、動的な消去時間スライスングを具現化することは、コマンドオペレーションのための非常に厳密なウインドウを有するHD−SIMカードのような用途において消去オペレーションがエラーを生じるのを防止する上で助けとなる。一実施形態では、消去オペレーションの長い待ち時間に関連したエラーを防止する上で助けとすることにより、NORフラッシュは、それがなければ適当でない用途に向けて具現化できる。
従って、不揮発性メモリの動的書き込み及び消去のためのコンピュータ実施方法を実行することができる。図3は、本発明の一実施形態により不揮発性メモリに動的に書き込み及び消去するためのコンピュータ実施方法におけるオペレーションを表すフローチャート300である。
フローチャート300のオペレーション302を参照すれば、不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法は、不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを動的に決定することを含む。一実施形態では、各書き込みオペレーションは、同じ期間を有し、そして動的に決定することは、動的な待ち時間の消去コマンドに基づいて行われる。本発明の一実施形態によれば、不揮発性メモリは、NORフラッシュメモリである。
フローチャート300のオペレーション304を参照すれば、この方法は、動的な長い待ち時間の消去コマンドをnのファクタでスライスして、複数の消去スライスを与えることを含む。一実施形態では、各消去スライスは、同じ期間を有し、そして動的な長い待ち時間の消去コマンドは、不揮発性メモリの実際の状態に基づく。本発明の一実施形態によれば、不揮発性メモリの実際の状態は、小さな消去バックログより成り、そして動的な待ち時間の消去コマンドは、約500ミリ秒である。本発明の別の実施形態によれば、不揮発性メモリの実際の状態は、大きな消去バックログより成り、そして動的な待ち時間の消去コマンドは、約1500ミリ秒である。一実施形態では、不揮発性メモリのどのセクターがダーティであるか決定するのにアクセスアレイが使用され、従って、不揮発性メモリの実際の状態を決定するように具現化される。特定の実施形態では、アクセスアレイは、関連ランダムアクセスメモリ(RAM)に記憶されたテーブルに設けられる。しかしながら、別の特定の実施形態では、アクセスアレイは、関連RAMではなく、関連装置又は領域に記憶されたテーブルに設けられる。
フローチャート300のオペレーション306を参照すれば、この方法は、不揮発性メモリへのn個のコマンドを実行することを含み、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成る。一実施形態において、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ以下である。一実施形態では、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ未満である。本発明の実施形態によれば、nは、10に等しく、コマンドウインドウのサイズは、約52ミリ秒であり、1つの消去スライスの期間は、約50ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である。別の実施形態では、nは、10に等しく、コマンドウインドウのサイズは、約152ミリ秒であり、1つの消去スライスの期間は、約150ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である。しかしながら、スライシング解決策は、いずれかの実施形態に設けられる特定のパラメータに限定されないことを理解されたい。更に、コマンドは、書き込みオペレーションに限定されず、例えば、読み取りコマンドに消去スライスを追加できることを理解されたい。
動的消去ウインドウスライシング解決策は、時間線に対して可視化することができる。図4は、本発明の一実施形態により不揮発性メモリに動的に書き込み及び消去するためのコンピュータ実施方法を概念的に示すブロック図である。
図4を参照すれば、ブロック図の時間線400は、2つの異なる動的スライシング具現化410及び420に対するおおよその相対的絶対時間を表す直線的時間線402を含む。図2から、本発明の一実施形態において、消去スライシング解決策は、従来の潜在消去コマンドの長い待ち時間の再利用オペレーションを行いそしてそれを複数のマルチ書き込み(プログラム)オペレーションにわたってスライスする、ことを想起されたい。ここに示す実施形態では、スライスのサイズは、動的に決定され、そして種々の状態において、不揮発性メモリの実際の状態(例えば、ダーティスペースの量)に基づいて相違する。しかしながら、いずれの実施形態においても、長い待ち時間の消去コマンドを排除する方法は、依然として、消去時間を消去スライスへと分割し、次いで、消去スライスを書き込みオペレーションへ追加することにより、遂行される。
一実施形態では、500ミリ秒の消去時間(あまりダーティでない不揮発性メモリ)が各々50ミリ秒の10個のスライスへと分割される。この実施形態では、各50ミリ秒の消去スライスを10個のそれに対応する2ミリ秒書き込み(プログラム)期間に追加することができ、図4の複数のコマンドウインドウ410に示すように、コマンドごとに合計52ミリ秒の時間となる。異なる実施形態では、1500ミリ秒の消去時間(よりダーティな不揮発性メモリ)が各々150ミリ秒の10個のスライスへと分割される。この実施形態では、各150ミリ秒の消去スライスを10個のそれに対応する2ミリ秒書き込み(プログラム)期間に追加することができ、図4の複数のコマンドウインドウ420に示すように、コマンドごとに合計152ミリ秒の時間となる。従って、本発明の実施形態によれば、複数のプログラムウインドウの各々のサイズは、複数のプログラムコマンドが与えられるところの不揮発性メモリの実際の状態に基づいて動的に決定される。例えば、一実施形態では、小さな消去バックログがあり、プログラムコマンドの性能の認知できる改善を与えるようにスライス時間を短くすることができる。別の実施形態では、大きな消去バックログがあり、フォアグランド消去事象の機会を減少するようにスライス時間を長くすることができる。
一実施形態において、本発明は、本発明の実施形態による方法を遂行するようにコンピュータシステム(又は他の電子装置)をプログラムするのに使用されるインストラクションが記憶されたマシン読み取り可能な媒体を含むコンピュータプログラム製品又はソフトウェア製品として提供される。マシン読み取り可能な媒体は、マシン(例えば、コンピュータ)で読み取り可能な形態の情報を記憶又は送信するためのメカニズムを含む。例えば、一実施形態では、マシン読み取り可能な(例えば、コンピュータ読み取り可能な)媒体は、マシン(例えば、コンピュータ)読み取り可能な記憶媒体(例えば、リードオンリメモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリ媒体、等)、マシン(例えば、コンピュータ)読み取り可能な送信媒体(電気的、光学的、音響的又は他の形態の伝播信号(例えば、搬送波、赤外線信号、デジタル信号、等))、等々を含む。一実施形態において、「コンピュータ実施」という語をここで使用するときは、プロセッサ実施を意味する。一実施形態において、ここに述べる方法の1つは、コンピュータそれ自体を有していないがプロセッサを有するセルラー電話のようなポータブル装置において実施される。
図5は、ここに述べる方法の1つ以上を遂行させるインストラクションのセットを実行するコンピュータシステム500の形態のマシンの概略図である。例えば、本発明の一実施形態によれば、図5は、不揮発性メモリに書き込み及び消去するか、又は不揮発性メモリに動的に書き込み及び消去するように構成されたコンピュータシステムを例示するブロック図である。別の実施形態では、マシンは、ローカルエリアネットワーク(LAN)、イントラネット、エクストラネット、又はインターネットにおける他のマシンに接続される(例えば、ネットワーク化される)。一実施形態では、マシンは、クライアント/サーバーネットワーク環境においてサーバー又はクライアントマシンの能力で動作するか、或いはピア・ツー・ピア(又は分散)ネットワーク環境においてピアマシンとして動作する。一実施形態では、マシンは、パーソナルコンピュータ(PC)、タブレットPC、セットトップボックス(STB)、パーソナルデジタルアシスタント(PDA)、セルラー電話、ウェブ機器、サーバー、ネットワークルーター、スイッチ又はブリッジ、或いはマシンにより行われるアクションを指定するインストラクションのセットを(順次に又はその他で)実行できるマシンである。更に、1つのマシンしか示されていないが、「マシン」という語は、ここに述べる方法の1つ以上を遂行するためのインストラクションのセット(又は複数セット)を個々に又は一緒に実行するマシン(例えば、コンピュータ又はプロセッサ)の集合も含むと考えねばならない。
コンピュータシステム500は、例えば、プロセッサ502と、メインメモリ504(例えば、リードオンリメモリ(ROM)、フラッシュメモリ、ダイナミックランダムアクセスメモリ(DRAM)、例えば、同期DRAM(SDRAM)又はRambusDRAM(RDRAM)、等)と、スタティックメモリ506(例えば、フラッシュメモリ、スタティックランダムアクセスメモリ(SRAM)、等)と、二次メモリ518(例えば、データ記憶装置)とを含み、これらは、バス530を経て互いに通信する。
プロセッサ502は、1つ以上の汎用処理装置、例えば、マイクロプロセッサ、中央処理ユニット、等を表す。より詳細には、一実施形態において、プロセッサ502は、複合インストラクションセットコンピューティング(CISC)マイクロプロセッサ、縮小インストラクションセットコンピューティング(RISC)マイクロプロセッサ、超長インストラクションワード(VLIW)マイクロプロセッサ、他のインストラクションセットを具現化するプロセッサ、又はインストラクションセットの組合せを具現化するプロセッサである。一実施形態において、プロセッサ502は、1つ以上の特殊目的処理装置、例えば、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、デジタル信号プロセッサ(DSP)、ネットワークプロセッサ、等である。プロセッサ502は、ここに述べるオペレーションを遂行するための処理ロジック526を実行する。
一実施形態では、コンピュータシステム500は、更に、ネットワークインターフェイス装置508を備えている。1つの実施形態では、コンピュータシステム500は、ビデオディスプレイユニット510(例えば、液晶ディスプレイ(LCD)又は陰極線管(CRT))、アルファニューメリック入力装置512(例えば、キーボード)、カーソル制御装置514(例えば、マウス)、及び信号発生装置516(例えば、スピーカ)も含む。
一実施形態では、二次メモリ518は、ここに述べる方法又は機能の1つ以上を実施する1セット以上のインストラクション(例えば、ソフトウェア522)が記憶されたマシンアクセス可能な記憶媒体(又はより詳細には、コンピュータ読み取り可能な記憶媒体)531を含む。一実施形態では、ソフトウェア522は、メインメモリ504内に完全に又は少なくとも部分的に存在するか、或いはコンピュータシステム500によるその実行中にはプロセッサ502内に存在し、メインメモリ504及びプロセッサ502は、マシン読み取り可能な媒体も構成する。一実施形態では、ソフトウェア522は、更に、ネットワーク520を経て、ネットワークインターフェイス装置508を経て送信される。
マシンアクセス可能な記憶媒体531は、一実施形態では、単一の媒体として示されているが、「マシン読み取り可能な記憶媒体」という語は、1セット以上のインストラクションを記憶する単一媒体又は複数媒体(例えば、集中型又は分散型データベース、或いは関連キャッシュ及びサーバー)を含むものと考えるべきである。又、「マシン読み取り可能な記憶媒体」という語は、マシンにより実行するためのインストラクションのセットを記憶し又はエンコードすることができ且つ本発明の実施形態の方法の1つ以上をマシンが遂行するようにさせる任意の媒体を含むものと考えるべきである。従って、「マシン読み取り可能な記憶媒体」という語は、これに限定されないが、ソリッドステートメモリ、光学媒体及び磁気媒体を含むものと考えるべきである。
本発明の実施形態によれば、ソフトウェアレイヤは、書き込みコマンドを管理し、消去スライスを各書き込みコマンドに追加する。又、一実施形態では、ソフトウェアレイヤは、消去状態及びその進行を追跡する。従って、一実施形態では、ここに述べるいずれの方法も、消去スライスを書き込みコマンドに追加し、次いで、消去状態及びその進行を追跡することにより機能する。その実施形態では、方法は、長い待ち時間の消去時間を、管理できるスライスへと分割して、書き込みオペレーションに追加することにより、その消去時間を排除する。動的な消去スライシングに関連した実施形態では、ソフトウェアレイヤは、消去時間スライスに割り当てられる時間を管理するように具現化される。一実施形態では、ソフトウェアレイヤは、消去時間を長くしたり短くしたりすることができる。特定の実施形態では、ソフトウェアレイヤは、空き対ダーティスペースの現在フラッシュ状態に基づいて消去スライスを自動的に増加又は減少する。この実施形態では、ソフトウェアレイヤは、フラッシュにおける空き対ダーティスペースを指示し、そして消去スライス時間をセットするための推薦を発生する。一実施形態では、スライシングインストラクションは、スライシングが適用されるフラッシュメモリに記憶され、このフラッシュメモリにおいてスライシングインストラクションが実行される。別の実施形態では、スライシングインストラクションは、スライシングが適用されるフラッシュメモリに記憶され、このフラッシュメモリに関連したホストプロセッサのRAMにおいてスライシングインストラクションが実行される。
本発明の一実施形態によれば、マシンアクセス可能な記憶媒体は、不揮発性メモリの書き込み及び消去のための方法をデータ処理システムが遂行するようにさせるインストラクションを記憶している。一実施形態では、この方法は、不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを決定することを含み、各書き込みオペレーションは、同じ期間を有する。この方法は、更に、長い待ち時間の消去コマンドをnのファクタでスライスして、同じ期間を各々有する複数の消去スライスを与えることも含む。この方法は、更に、不揮発性メモリへのn個のコマンドを実行することも含み、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成り、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ以下である。
マシンアクセス可能な記憶媒体の一実施形態では、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ未満である。マシンアクセス可能な記憶媒体の一実施形態では、関連不揮発メモリは、NORフラッシュメモリである。マシンアクセス可能な記憶媒体の一実施形態では、nは、10に等しく、コマンドウインドウのサイズは、約72ミリ秒であり、1つの消去スライスの期間は、約70ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である。マシンアクセス可能な記憶媒体の一実施形態では、コマンドウインドウのサイズの決定が、動的な待ち時間の消去コマンドに基づいて動的に遂行され、そして長い待ち時間の消去コマンドのスライシングは、動的な長い待ち時間の消去コマンドをスライシングすることを含み、動的な長い待ち時間の消去コマンドは、不揮発性メモリの実際の状態に基づく。動的な待ち時間の消去コマンドを含む1つのこのような実施形態では、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ未満である。動的な待ち時間の消去コマンドを含む別のこのような実施形態では、不揮発性メモリがNORフラッシュメモリである。一実施形態では、nは、10に等しく、コマンドウインドウのサイズは、約52ミリ秒であり、1つの消去スライスの期間は、約50ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である。別の実施形態では、nは、10に等しく、コマンドウインドウのサイズは、約152ミリ秒であり、1つの消去スライスの期間は、約150ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である。従って、本発明の一実施形態によれば、複数のプログラムウインドウの各々のサイズは、複数のプログラムコマンドが与えられる不揮発性メモリの実際の状態に基づいて動的に決定される。例えば、一実施形態では、小さな消去バックログがあり、プログラムコマンドの性能の認知できる改善を与えるようにスライス時間を短くすることができる。別の実施形態では、大きな消去バックログがあり、フォアグランド消去事象の機会を減少するようにスライス時間を長くすることができる。
本発明の一実施形態によれば、ここに述べる方法又は解決策は、長い待ち時間の消去コマンドを排除するためにNORフラッシュのような不揮発性メモリに関連して具現化することができる。一実施形態では、消去スライシングで動作するように構成されたNORフラッシュは、小さなコマンドウインドウを有し、積極的な電力管理を行い、或いはバックグランドオペレーションの時間がないか又は制限されている用途に、このようなフラッシュメモリを使用できるようにする。一実施形態では、固定時間スライスが具現化される。しかしながら、別の実施形態では、消去時間スライスをフラッシュメモリの状態に一致し易くする動的なスライシングが具現化される。この実施形態では、消去時間スライスのサイズ(絶対的時間での)が必要に応じて増加又は減少される。一実施形態では、消去時間スライスを増加すると、より多くの時間を消去に割り当てることができ、そしてシステムは、固定時間スライスより多くのスペースをクリーンにすることができる。別の実施形態では、時間スライスを減少すると、システムは、固定時間スライスよりシステムに対するより大きな反応を見せることができる。
従って、不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法が開示された。本発明の実施形態によれば、この方法は、不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを決定することを含み、各書き込みオペレーションは、同じ期間を有する。長い待ち時間の消去コマンドをnのファクタでスライスして、同じ期間を各々有する複数の消去スライスを与える。この方法は、更に、不揮発性メモリへのn個のコマンドを実行することも含み、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成る。1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計は、コマンドウインドウのサイズ以下である。一実施形態では、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ未満である。一実施形態では、不揮発性メモリは、NORフラッシュメモリである。
200:時間線
202:直線的時間線
204:コピーコマンド
206:潜在消去コマンド
208:書き込みオペレーション
400:時間線
402:直線的時間線
410、420:動的スライシング具現化
502:プロセッサ
504:メインメモリ
506:スタティックメモリ
508:ネットワークインターフェイス装置
510:ビデオディスプレイ
512:アルファニューメリック入力装置
514:カーソル制御装置
516:信号発生装置
518:二次メモリ
520:ネットワーク
522:ソフトウェア
526:処理ロジック
530:バス
531:マシンアクセス可能な記憶媒体

Claims (20)

  1. 不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法において、
    不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを決定するステップであって、各書き込みオペレーションが同じ期間を有するようなステップと、
    長い待ち時間の消去コマンドをnのファクタでスライスして、同じ期間を各々有する複数の消去スライスを与えるステップと、
    不揮発性メモリへのn個のコマンドを実行するステップであって、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成り、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ以下であるようなステップと、
    を備えたコンピュータ実施方法。
  2. 1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ未満である、請求項1に記載のコンピュータ実施方法。
  3. 前記不揮発性メモリは、NORフラッシュメモリである、請求項1に記載のコンピュータ実施方法。
  4. nは、10に等しく、コマンドウインドウのサイズは、約72ミリ秒であり、1つの消去スライスの期間は、約70ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である、請求項1に記載のコンピュータ実施方法。
  5. 不揮発性メモリの書き込み及び消去のためのコンピュータ実施方法において、
    不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを動的に決定するステップであって、各書き込みオペレーションは、同じ期間を有し、そして動的に決定することは、動的な待ち時間の消去コマンドに基づいて行われるステップと、
    動的な長い待ち時間の消去コマンドをnのファクタでスライスして、同じ期間を各々有する複数の消去スライスを与えるステップであって、動的な長い待ち時間の消去コマンドは、不揮発性メモリの実際の状態に基づくようなステップと、
    不揮発性メモリへのn個のコマンドを実行するステップであって、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成り、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ以下であるようなステップと、
    を備えたコンピュータ実施方法。
  6. 1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ未満である、請求項5に記載のコンピュータ実施方法。
  7. 前記不揮発性メモリは、NORフラッシュメモリである、請求項5に記載のコンピュータ実施方法。
  8. nは、10に等しく、コマンドウインドウのサイズは、約52ミリ秒であり、1つの消去スライスの期間は、約50ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である、請求項5に記載のコンピュータ実施方法。
  9. nは、10に等しく、コマンドウインドウのサイズは、約152ミリ秒であり、1つの消去スライスの期間は、約150ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である、請求項5に記載のコンピュータ実施方法。
  10. 不揮発性メモリの実際の状態は、小さな消去バックログを含み、そして動的な待ち時間の消去コマンドは、約500ミリ秒である、請求項5に記載のコンピュータ実施方法。
  11. 不揮発性メモリの実際の状態は、大きな消去バックログを含み、そして動的な待ち時間の消去コマンドは、約1500ミリ秒である、請求項5に記載のコンピュータ実施方法。
  12. 不揮発性メモリの書き込み及び消去のための方法をデータ処理システムが遂行するようにさせるインストラクションを記憶しているマシンアクセス可能な記憶媒体において、前記方法は、
    不揮発性メモリのn個の書き込みオペレーションに使用するためのコマンドウインドウのサイズを決定し、各書き込みオペレーションが同じ期間を有するものであり、
    長い待ち時間の消去コマンドをnのファクタでスライスして、同じ期間を各々有する複数の消去スライスを与え、
    不揮発性メモリへのn個のコマンドを実行し、各コマンドは、n個の書き込みオペレーションの1つ及び消去スライスの1つの組合せより成り、1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ以下である、
    ことを含むマシンアクセス可能な記憶媒体。
  13. 1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ未満である、請求項12に記載のマシンアクセス可能な記憶媒体。
  14. 前記不揮発性メモリは、NORフラッシュメモリである、請求項12に記載のマシンアクセス可能な記憶媒体。
  15. nは、10に等しく、コマンドウインドウのサイズは、約72ミリ秒であり、1つの消去スライスの期間は、約70ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である、請求項12に記載のマシンアクセス可能な記憶媒体。
  16. 前記コマンドウインドウのサイズの決定は、動的な待ち時間の消去コマンドに基づいて動的に遂行され、前記長い待ち時間の消去コマンドのスライシングは、動的な長い待ち時間の消去コマンドをスライシングすることを含み、前記動的な長い待ち時間の消去コマンドは、不揮発性メモリの実際の状態に基づく、請求項12に記載のマシンアクセス可能な記憶媒体。
  17. 1つの消去スライスの期間を1つの書き込みオペレーションの期間に加算した合計がコマンドウインドウのサイズ未満である、請求項16に記載のマシンアクセス可能な記憶媒体。
  18. 前記不揮発性メモリは、NORフラッシュメモリである、請求項16に記載のマシンアクセス可能な記憶媒体。
  19. nは、10に等しく、コマンドウインドウのサイズは、約52ミリ秒であり、1つの消去スライスの期間は、約50ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である、請求項16に記載のマシンアクセス可能な記憶媒体。
  20. nは、10に等しく、コマンドウインドウのサイズは、約152ミリ秒であり、1つの消去スライスの期間は、約150ミリ秒であり、そして1つの書き込みオペレーションの期間は、約2ミリ秒である、請求項16に記載のマシンアクセス可能な記憶媒体。
JP2010106739A 2009-04-14 2010-04-14 不揮発性メモリの書き込み及び消去方法 Active JP5624797B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/423,226 2009-04-14
US12/423,226 US8078796B2 (en) 2009-04-14 2009-04-14 Method for writing to and erasing a non-volatile memory

Publications (2)

Publication Number Publication Date
JP2010250932A true JP2010250932A (ja) 2010-11-04
JP5624797B2 JP5624797B2 (ja) 2014-11-12

Family

ID=42932604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010106739A Active JP5624797B2 (ja) 2009-04-14 2010-04-14 不揮発性メモリの書き込み及び消去方法

Country Status (6)

Country Link
US (1) US8078796B2 (ja)
JP (1) JP5624797B2 (ja)
KR (1) KR101575369B1 (ja)
CN (1) CN101866692B (ja)
DE (1) DE102010014781A1 (ja)
SG (1) SG166068A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013031B (zh) * 2010-12-17 2014-05-28 苏州国芯科技有限公司 一种小容量sd卡的读写方法
US9612773B2 (en) * 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
US10230948B2 (en) * 2016-02-03 2019-03-12 Mediatek Inc. Video transmitting system with on-the-fly encoding and on-the-fly delivering and associated video receiving system
US11366753B2 (en) * 2018-07-31 2022-06-21 Marvell Asia Pte Ltd Controlling performance of a solid state drive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146742A (ja) * 2006-12-08 2008-06-26 Sharp Corp 不揮発性半導体記憶装置及びその処理方法
JP2008146341A (ja) * 2006-12-08 2008-06-26 Sharp Corp 不揮発性半導体記憶装置及びその処理方法
JP2010079758A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 不揮発性メモリの自動書き換え中断方法と不揮発性メモリおよびマイクロコンピュータ
JP2010182216A (ja) * 2009-02-09 2010-08-19 Panasonic Corp メモリコントローラ、不揮発性記憶装置、不揮発性記憶システムおよびプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0663083B1 (en) * 1992-09-29 2000-12-20 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
DE10030990B4 (de) * 2000-06-30 2010-11-25 Robert Bosch Gmbh Verfahren zum Beschreiben und Löschen eines nichtflüchtigen Speicherbereichs
JP2008192271A (ja) * 2007-02-08 2008-08-21 Nec Electronics Corp 半導体装置及びそのテスト方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146742A (ja) * 2006-12-08 2008-06-26 Sharp Corp 不揮発性半導体記憶装置及びその処理方法
JP2008146341A (ja) * 2006-12-08 2008-06-26 Sharp Corp 不揮発性半導体記憶装置及びその処理方法
JP2010079758A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 不揮発性メモリの自動書き換え中断方法と不揮発性メモリおよびマイクロコンピュータ
JP2010182216A (ja) * 2009-02-09 2010-08-19 Panasonic Corp メモリコントローラ、不揮発性記憶装置、不揮発性記憶システムおよびプログラム

Also Published As

Publication number Publication date
KR20100113994A (ko) 2010-10-22
CN101866692B (zh) 2014-11-26
SG166068A1 (en) 2010-11-29
US20100262756A1 (en) 2010-10-14
DE102010014781A1 (de) 2010-11-11
CN101866692A (zh) 2010-10-20
KR101575369B1 (ko) 2015-12-09
JP5624797B2 (ja) 2014-11-12
US8078796B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
US20130007488A1 (en) Power management of a storage device including multiple processing cores
US9244839B2 (en) Methods and apparatus for supporting persistent memory
US10417137B2 (en) Flushing pages from solid-state storage device
US11144330B2 (en) Algorithm program loading method and related apparatus
US9646607B2 (en) Managing wake-on-voice buffer quality based on system boot profiling
US10474374B2 (en) Method and apparatus for storage device latency/bandwidth self monitoring
US10635337B2 (en) Dynamic configuration of compressed virtual memory
US11194517B2 (en) Method and apparatus for storage device latency/bandwidth self monitoring
RU2643499C2 (ru) Управление памятью
JP5624797B2 (ja) 不揮発性メモリの書き込み及び消去方法
US20160092379A1 (en) Priority framework for a computing device
CN113126740A (zh) 管理降低功率的存储器操作
US20190171564A1 (en) Selection of mass storage device streams for garbage collection based on logical saturation
US11922062B2 (en) Controller and operating method thereof
US11044291B2 (en) Enhanced anchor protocol for event stream processing
US10365997B2 (en) Optimizing DRAM memory based on read-to-write ratio of memory access latency
US9552228B2 (en) Instruction set extension concealment in data centers
KR20210016201A (ko) 스토리지 장치 및 그것의 동작 방법
US11797183B1 (en) Host assisted application grouping for efficient utilization of device resources
US11880231B2 (en) Accurate timestamp or derived counter value generation on a complex CPU
US11991240B2 (en) System and method for reduction of data transmission by inference model optimization
US11494348B2 (en) System and method for using object references as a data type
US20230325117A1 (en) Speculative command processing interface in storage systems
US20230419135A1 (en) System and method for reduction of data transmission by optimization of inference accuracy thresholds
CN116401180A (zh) 一种数据读写控制方法、装置、介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130415

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130510

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130726

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140806

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5624797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250