JP2010246237A - Resonance type dc-dc converter - Google Patents

Resonance type dc-dc converter Download PDF

Info

Publication number
JP2010246237A
JP2010246237A JP2009091290A JP2009091290A JP2010246237A JP 2010246237 A JP2010246237 A JP 2010246237A JP 2009091290 A JP2009091290 A JP 2009091290A JP 2009091290 A JP2009091290 A JP 2009091290A JP 2010246237 A JP2010246237 A JP 2010246237A
Authority
JP
Japan
Prior art keywords
voltage
transistor
inductor
capacitor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009091290A
Other languages
Japanese (ja)
Inventor
Yuichi Shimo
裕一 志茂
Hiroko Iguchi
紘子 井口
Yasuhiro Koike
靖弘 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009091290A priority Critical patent/JP2010246237A/en
Publication of JP2010246237A publication Critical patent/JP2010246237A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/72—Electric energy management in electromobility

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a surge voltage when a switching element is turned off, when a resonance type DC-DC converter is boosted. <P>SOLUTION: The resonance type DC-DC converter includes a coil L1, a transistor Q1, and an auxiliary circuit connected in parallel with the transistor Q1. The auxiliary circuit includes a capacitor C1, inductors L2, L3, and transistor Q2. The capacitor C1 is provided in parallel with the capacitor C2. When an output voltage exceeds a threshold voltage at the time of boosting, a controller 14 turns on a switch SW1 to connect with the capacitor C2, increasing the time constant in the auxiliary circuit. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、共振型ＤＣ−ＤＣコンバータに関し、特にサージ電圧の低減に関する。   The present invention relates to a resonance type DC-DC converter, and more particularly to reduction of a surge voltage.

従来より、ハイブリッド車両等の電動車両には、バッテリとインバータとの間にＤＣ−ＤＣコンバータが設けられており、スイッチング損失の低減を図るべく、共振回路を備えた共振型ＤＣ−ＤＣコンバータも提案されている。   Conventionally, an electric vehicle such as a hybrid vehicle has been provided with a DC-DC converter between a battery and an inverter, and in order to reduce switching loss, a resonant DC-DC converter provided with a resonance circuit has also been proposed. Has been.

図５に、下記の特許文献１に記載された共振型ＤＣ−ＤＣコンバータを示す。ＤＣ−ＤＣコンバータは、低圧電源端子Ｔ１に電圧源Ｖ１が接続され、電圧Ｖ１を昇圧して高圧電源端子Ｔ２に接続されている電圧源Ｖ２に供給するとともに、高圧電源端子Ｔ２に電圧源Ｖ２が接続され、電圧Ｖ２を降圧して低圧電源端子Ｔ１に接続されている電圧源Ｖ１に供給する。   FIG. 5 shows a resonant DC-DC converter described in Patent Document 1 below. In the DC-DC converter, the voltage source V1 is connected to the low voltage power supply terminal T1, the voltage V1 is boosted and supplied to the voltage source V2 connected to the high voltage power supply terminal T2, and the voltage source V2 is connected to the high voltage power supply terminal T2. The voltage V2 is stepped down and supplied to the voltage source V1 connected to the low voltage power supply terminal T1.

高圧電源端子Ｔ２に負荷としてモータを接続する場合、モータの駆動電圧であるＶ２を、電圧Ｖ１を昇圧して供給すると共に、モータによる回生エネルギを電圧源Ｖ１に再充電する等の用途において使用する。   When a motor is connected as a load to the high-voltage power supply terminal T2, the motor drive voltage V2 is boosted and supplied to the voltage source V1, and the regenerative energy from the motor is recharged to the voltage source V1. .

トランジスタＱ１，Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子が接続点Ｘで接続されるとともに、トランジスタＱ１のコレクタ端子が高圧電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準電圧端子ＴＳに接続され、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に直列に接続される。トランジスタＱ１，Ｑ２のベース端子は、排他的に制御される。トランジスタＱ１，Ｑ２には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ１，Ｄ２が接続される。接続点Ｘと低圧電源端子Ｔ１との間には、インダクタＬ１が接続される。また、低圧電源端子Ｔ１及び高圧電源端子Ｔ２と、基準電圧端子ＴＳとの間には、電圧源Ｖ１，Ｖ２に並列に平滑用のコンデンサＣ１１，Ｃ１２が接続される。負荷は、インバータ回路などを介して駆動されるインダクションモータ等である。   In the transistors Q1 and Q2, the emitter terminal of the transistor Q1 and the collector terminal of the transistor Q2 are connected at the connection point X, the collector terminal of the transistor Q1 is connected to the high voltage power supply terminal T2, and the emitter terminal of the transistor Q2 is connected to the reference voltage terminal TS. Connected in series between the high-voltage power supply terminal T2 and the reference voltage terminal TS. The base terminals of the transistors Q1 and Q2 are controlled exclusively. Antiparallel diodes D1 and D2 are connected to transistors Q1 and Q2 in the forward direction from the emitter terminal to the collector terminal. An inductor L1 is connected between the connection point X and the low voltage power supply terminal T1. Further, smoothing capacitors C11 and C12 are connected in parallel with the voltage sources V1 and V2 between the low-voltage power supply terminal T1 and the high-voltage power supply terminal T2 and the reference voltage terminal TS. The load is an induction motor or the like driven through an inverter circuit or the like.

電圧Ｖ１を電圧Ｖ２に昇圧する場合には、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１及び逆並列ダイオードＤ１を介して高圧電源端子Ｔ２に供給する。電圧Ｖ２を電圧Ｖ１に降圧する場合には、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２及び逆並列ダイオードＤ２を介して低圧電源端子Ｔ１に供給する。   When boosting the voltage V1 to the voltage V2, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q2 is supplied to the high voltage power supply terminal T2 via the transistor Q1 and the antiparallel diode D1. When the voltage V2 is stepped down to the voltage V1, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q1 is supplied to the low voltage power supply terminal T1 through the transistor Q2 and the antiparallel diode D2.

補助回路部１は、トランジスタＱ１，Ｑ２の各々のコレクタ・エミッタ間に接続されるコンデンサＣ１，Ｃ２を備える。また、トランジスタＱ１，Ｑ２の接続点Ｘと、高圧電源端子Ｔ２及び基準電圧端子ＴＳとの間に、上方及び下方補助電流経路が構成される。   The auxiliary circuit unit 1 includes capacitors C1 and C2 connected between collectors and emitters of the transistors Q1 and Q2. Further, upper and lower auxiliary current paths are formed between the connection point X of the transistors Q1 and Q2, and the high-voltage power supply terminal T2 and the reference voltage terminal TS.

上方補助電流経路では、インダクタＬｒから逆流防止用ダイオードＤ３及びトランジスタＱ３を介して高圧電源端子Ｔ２に至る経路が形成される。下方補助電流経路では、インダクタＬｒからトランジスタＱ４及び逆流防止用ダイオードＤ４を介して基準電圧端子ＴＳに至る経路が形成される。インダクタＬ２はインダクタＬ１と電磁的に結合されている。電磁的結合とは、インダクタＬ１とインダクタＬ２とでトランスを構成する場合等である。コンデンサＣ１，Ｃ２及び補助電流経路により、トランジスタＱ１，Ｑ２のスイッチング時の端子電圧が僅少となり、スイッチング損失を低減できるとしている。   In the upper auxiliary current path, a path is formed from the inductor Lr to the high voltage power supply terminal T2 via the backflow prevention diode D3 and the transistor Q3. In the lower auxiliary current path, a path is formed from the inductor Lr to the reference voltage terminal TS via the transistor Q4 and the backflow prevention diode D4. Inductor L2 is electromagnetically coupled to inductor L1. The electromagnetic coupling is a case where a transformer is constituted by the inductor L1 and the inductor L2. The capacitors C1 and C2 and the auxiliary current path reduce the terminal voltage when the transistors Q1 and Q2 are switched, thereby reducing the switching loss.

特開２００５−２６１０５９号公報JP 2005-261559 A

しかしながら、昇圧動作時において、トランジスタＱ２をオフする時に、トランジスタＱ４の寄生容量成分に流れ込む電流及びインダクタＬｒにより、電圧上昇時にサージ電圧が生じてしまう。特に、高昇圧時や大電流の場合には、トランジスタＱ２及びトランジスタＱ４に生じるサージ電圧もこれに比例して大きくなり、素子の耐圧条件を超える場合も想定され得る。   However, during the boosting operation, when the transistor Q2 is turned off, a surge voltage is generated when the voltage rises due to the current flowing into the parasitic capacitance component of the transistor Q4 and the inductor Lr. In particular, at the time of high boosting or a large current, the surge voltage generated in the transistors Q2 and Q4 also increases in proportion to this, and it may be assumed that the breakdown voltage condition of the element is exceeded.

本発明の目的は、共振型ＤＣ−ＤＣコンバータのスイッチング素子に生じるサージ電圧を低減することにある。   An object of the present invention is to reduce a surge voltage generated in a switching element of a resonance type DC-DC converter.

本発明は、電源に接続される第１スイッチング素子と、前記電源と前記第１スイッチング素子との間に接続される第１インダクタと、前記第１スイッチング素子に並列に接続される補助回路であって、前記第１スイッチング素子と並列に接続されるコンデンサと、前記第１スイッチング素子と並列に接続される第２スイッチング素子と、前記第１インダクタと前記第２スイッチング素子との間に接続される第２インダクタを備える補助回路とを有する共振型ＤＣ−ＤＣコンバータであって、前記補助回路の前記コンデンサの容量と前記第２インダクタのインダクタンスの少なくともいずれかを所定のタイミングで一時的に増大させることで前記補助回路の時定数を増大させる制御手段を有することを特徴とする。   The present invention is a first switching element connected to a power supply, a first inductor connected between the power supply and the first switching element, and an auxiliary circuit connected in parallel to the first switching element. A capacitor connected in parallel with the first switching element, a second switching element connected in parallel with the first switching element, and connected between the first inductor and the second switching element. A resonant DC-DC converter having an auxiliary circuit including a second inductor, wherein at least one of the capacitance of the capacitor of the auxiliary circuit and the inductance of the second inductor is temporarily increased at a predetermined timing. And a control means for increasing the time constant of the auxiliary circuit.

本発明の１つの実施形態では、前記補助回路の前記コンデンサは、前記第１スイッチング素子と並列に接続される第１コンデンサと、前記第１コンデンサにスイッチを介して並列に接続される第２コンデンサを有し、前記制御手段は、前記スイッチをオン制御することで前記コンデンサの容量を増大させる。   In one embodiment of the present invention, the capacitor of the auxiliary circuit includes a first capacitor connected in parallel to the first switching element, and a second capacitor connected in parallel to the first capacitor via a switch. The control means increases the capacitance of the capacitor by turning on the switch.

また、本発明の他の実施形態では、前記補助回路の前記第インダクタは、そのコイル長をスイッチにより切替可能なインダクタであり、前記制御手段は、前記スイッチを切替制御することで前記インダクタンスを増大させる。   In another embodiment of the present invention, the first inductor of the auxiliary circuit is an inductor whose coil length can be switched by a switch, and the control means increases the inductance by switching the switch. Let

また、本発明の他の実施形態では、前記所定のタイミングは、前記第１スイッチング素子をオフ制御するタイミングに設定される。   In another embodiment of the present invention, the predetermined timing is set to a timing for turning off the first switching element.

また、本発明の他の実施形態では、前記制御手段は、前記第１スイッチング素子のオンオフ動作による昇圧動作における出力電圧がしきい電圧を超える高昇圧時において、前記補助回路の時定数を増大させる。   In another embodiment of the present invention, the control means increases the time constant of the auxiliary circuit at the time of high boosting in which the output voltage in the boosting operation by the on / off operation of the first switching element exceeds the threshold voltage. .

本発明によれば、補助回路の時定数を適応的に増大させることで、共振型ＤＣ−ＤＣコンバータのスイッチング素子に生じるサージ電圧を低減することができる。   According to the present invention, the surge voltage generated in the switching element of the resonant DC-DC converter can be reduced by adaptively increasing the time constant of the auxiliary circuit.

実施形態の回路構成図である。It is a circuit block diagram of an embodiment. 実施形態のタイミングチャートである。It is a timing chart of an embodiment. 他の実施形態の回路構成図である。It is a circuit block diagram of other embodiment. 他の実施形態の回路構成図である。It is a circuit block diagram of other embodiment. 従来装置の回路構成図である。It is a circuit block diagram of the conventional apparatus.

以下、図面に基づき本発明の実施形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１に、本実施形態における共振型ＤＣ−ＤＣコンバータの回路構成を示す。本実施形態の共振型ＤＣ−ＤＣコンバータは、例えばハイブリッド車両に搭載される。   FIG. 1 shows a circuit configuration of a resonant DC-DC converter in the present embodiment. The resonant DC-DC converter of this embodiment is mounted on, for example, a hybrid vehicle.

バッテリ１０の正極側は低圧電源端子Ｔ１に接続され、バッテリ１０の負極は基準電圧端子ＴＳに接続される。基準電圧端子ＴＳは、接地される。   The positive electrode side of the battery 10 is connected to the low voltage power supply terminal T1, and the negative electrode of the battery 10 is connected to the reference voltage terminal TS. The reference voltage terminal TS is grounded.

スイッチング素子としてのトランジスタＱ１は、低圧電源端子Ｔ１と基準電圧端子ＴＳとの間に接続される。トランジスタＱ１のコレクタ端子が低圧電源端子Ｔ１に接続され、トランジスタＱ１のエミッタ端子が基準電圧端子ＴＳに接続される。トランジスタＱ１のベース端子には、コントローラ１４からの制御信号が供給され、オンオフ制御される。トランジスタＱ１には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ２が接続され、さらにダイオードＤ２に直列にダイオードＤ１が接続点Ｐと高圧電源端子Ｔ２との間に接続される。   The transistor Q1 as a switching element is connected between the low voltage power supply terminal T1 and the reference voltage terminal TS. The collector terminal of the transistor Q1 is connected to the low voltage power supply terminal T1, and the emitter terminal of the transistor Q1 is connected to the reference voltage terminal TS. A control signal from the controller 14 is supplied to the base terminal of the transistor Q1 to be turned on / off. An antiparallel diode D2 is connected to the transistor Q1 in the forward direction from the emitter terminal to the collector terminal. Further, the diode D1 is connected in series with the diode D2 between the connection point P and the high voltage power supply terminal T2.

インダクタＬ１（第１インダクタ）は、低圧電源端子Ｔ１とトランジスタＱ１のコレクタ端子との間に接続される。   The inductor L1 (first inductor) is connected between the low voltage power supply terminal T1 and the collector terminal of the transistor Q1.

補助回路としての共振回路は、コンデンサＣ１，Ｃ２と、インダクタＬ２，Ｌ３と、ダイオードＤ３と、トランジスタＱ２から構成される。   The resonance circuit as an auxiliary circuit is composed of capacitors C1 and C2, inductors L2 and L3, a diode D3, and a transistor Q2.

コンデンサＣ１，Ｃ２及びトランジスタＱ２は、トランジスタＱ１と並列に接続される。すなわち、コンデンサＣ１は接続点Ｐと基準電圧端子ＴＳとの間に接続され、コンデンサＣ２も接続点Ｐと基準電圧端子ＴＳとの間に接続される。但し、コンデンサＣ２は、スイッチＳＷ１を介して基準電圧端子ＴＳに接続される。スイッチＳＷ１には、コントローラ１４からの制御信号が供給され、オンオフ制御される。   Capacitors C1 and C2 and transistor Q2 are connected in parallel with transistor Q1. That is, the capacitor C1 is connected between the connection point P and the reference voltage terminal TS, and the capacitor C2 is also connected between the connection point P and the reference voltage terminal TS. However, the capacitor C2 is connected to the reference voltage terminal TS via the switch SW1. The switch SW1 is supplied with a control signal from the controller 14 and is on / off controlled.

トランジスタＱ２のコレクタ端子は接続点Ｐに接続され、トランジスタＱ２のエミッタ端子は基準電圧端子ＴＳに接続される。トランジスタＱ２のベース端子には、コントローラ１４からの制御信号が供給され、オンオフ制御される。   The collector terminal of the transistor Q2 is connected to the connection point P, and the emitter terminal of the transistor Q2 is connected to the reference voltage terminal TS. A control signal from the controller 14 is supplied to the base terminal of the transistor Q2 to be turned on / off.

逆流防止用のダイオードＤ３は、接続点ＰとトランジスタＱ２のコレクタ端子の間に順方向に接続される。   The backflow preventing diode D3 is connected in the forward direction between the connection point P and the collector terminal of the transistor Q2.

インダクタＬ２，Ｌ３は互いに直列に、接続点ＰとダイオードＤ３との間に接続される。インダクタＬ２はインダクタＬ１と電磁的に結合しており、インダクタＬ１，Ｌ２は例えばトランスで構成される。   The inductors L2 and L3 are connected in series with each other between the connection point P and the diode D3. The inductor L2 is electromagnetically coupled to the inductor L1, and the inductors L1 and L2 are composed of, for example, a transformer.

図５に示される従来装置の補助回路と対比するならば、図１におけるコンデンサＣ１は図５におけるコンデンサＣ２に、図１におけるインダクタＬ２は図５におけるインダクタＬ２に、図１におけるインダクタＬ３は図５におけるインダクタＬｒに、図１におけるトランジスタＱ２は図５におけるトランジスタＱ４に、図１におけるダイオードＤ３は図５におけるダイオードＤ４に、それぞれ対応するものである。   In comparison with the auxiliary circuit of the conventional apparatus shown in FIG. 5, the capacitor C1 in FIG. 1 is the capacitor C2 in FIG. 5, the inductor L2 in FIG. 1 is the inductor L2 in FIG. 5, and the inductor L3 in FIG. 1, the transistor Q2 in FIG. 1 corresponds to the transistor Q4 in FIG. 5, and the diode D3 in FIG. 1 corresponds to the diode D4 in FIG.

負荷１２は、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に接続される。負荷１２は、例えばインバータ回路を介して駆動されるインダクションモータである。   The load 12 is connected between the high voltage power supply terminal T2 and the reference voltage terminal TS. The load 12 is an induction motor driven via an inverter circuit, for example.

このような構成において、従来装置と異なり、コンデンサＣ１のみならず、コンデンサＣ２が共振回路に設けられ、かつ、コンデンサＣ２を接続するか否かをスイッチＳＷ１により制御できる点である。スイッチＳＷ１をオンにしてコンデンサＣ２を回路に接続することで、コンデンサＣ１とコンデンサＣ２の合成容量が増大し、実質的にコンデンサＣ１の容量を増大させて補助回路の時定数を増大させることができる。   In such a configuration, unlike the conventional device, not only the capacitor C1 but also the capacitor C2 is provided in the resonance circuit, and whether or not the capacitor C2 is connected can be controlled by the switch SW1. By turning on the switch SW1 and connecting the capacitor C2 to the circuit, the combined capacity of the capacitor C1 and the capacitor C2 is increased, and the time constant of the auxiliary circuit can be increased by substantially increasing the capacity of the capacitor C1. .

コントローラ１４は、通常時にはスイッチＳＷ１をオフとし、トランジスタＱ１のオフ時であって、ある規定の電圧以上に昇圧する場合や、ある規定の電流値以上の電流が流れる場合において、スイッチＳＷ１をオンに制御する。   The controller 14 normally turns off the switch SW1 and turns on the switch SW1 when the transistor Q1 is turned off and when the voltage rises to a predetermined voltage or higher, or when a current exceeding a predetermined current value flows. Control.

図２に、本実施形態のタイミングチャートを示す。図２（ａ）は、トランジスタＱ２に流れる電流と電圧である。図２（ｂ）は、トランジスタＱ１のベース電圧である。図２（ｃ）は、トランジスタＱ２のベース電圧である。   FIG. 2 shows a timing chart of the present embodiment. FIG. 2A shows current and voltage flowing through the transistor Q2. FIG. 2B shows the base voltage of the transistor Q1. FIG. 2C shows the base voltage of the transistor Q2.

トランジスタＱ１のベース端子に印加される電圧がハイレベルであり、トランジスタＱ１がオンすると、バッテリ１０からインダクタＬ１及びトランジスタＱ１を介して基準電圧端子ＴＳに流れる電流経路が確立される。インダクタＬ１の端子間にはバッテリ１０の電圧が印加され、バッテリ１０から接続点Ｐに向かう方向に、所定の正の時間傾きを有するインダクタ電流が流れる。インダクタＬ１にはインダクタ電流に応じた電磁エネルギが蓄積される。   When the voltage applied to the base terminal of the transistor Q1 is at a high level and the transistor Q1 is turned on, a current path that flows from the battery 10 to the reference voltage terminal TS through the inductor L1 and the transistor Q1 is established. The voltage of the battery 10 is applied between the terminals of the inductor L1, and an inductor current having a predetermined positive time gradient flows in the direction from the battery 10 toward the connection point P. Inductor L1 stores electromagnetic energy corresponding to the inductor current.

所定時間の経過後、トランジスタＱ１のベース端子に印加される電圧がハイレベルからローレベルに遷移すると、トランジスタＱ１がオフとなる。このときの接続点Ｐの電圧は、直前までトランジスタＱ１がオンしているため、基準電圧端子ＴＳの電圧である基準電圧（接地電圧）に略等しい値である。コンデンサＣ１は放電状態である。トランジスタＱ１のオフ後、インダクタＬ１に流れているインダクタ電流により、コンデンサＣ１が充電されるため、接続点Ｐにおける電圧の電圧値の上昇はトランジスタＱ１のオフに遅れて行われる。したがって、トランジスタＱ１のオフ時のスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われ、スイッチング損失が低減する。   When the voltage applied to the base terminal of the transistor Q1 transitions from a high level to a low level after a predetermined time has elapsed, the transistor Q1 is turned off. The voltage at the connection point P at this time is substantially equal to the reference voltage (ground voltage), which is the voltage at the reference voltage terminal TS, since the transistor Q1 is on until just before. The capacitor C1 is in a discharged state. Since the capacitor C1 is charged by the inductor current flowing through the inductor L1 after the transistor Q1 is turned off, the voltage value of the voltage at the connection point P is increased after the transistor Q1 is turned off. Therefore, switching when the transistor Q1 is OFF is performed with a slight voltage applied between the collector and the emitter, and the switching loss is reduced.

トランジスタＱ２のベース端子に印加される電圧がハイレベルになると、接続点ＰからインダクタＬ２，Ｌ３、ダイオードＤ３及びトランジスタＱ２を介して基準電圧端子ＴＳへの補助電流経路が形成され、インダクタ電流がバイパスされる。トランジスタＱ２のオン状態への遷移は、オンによる電流がインダクタＬ３により制限されるため、オン動作に遅れて電流が立ち上がり、スイッチング損失が低減する。補助電流経路が形成される初期段階では、インダクタＬ１に印加されている負の端子間電圧に応じて、インダクタＬ２にも負の端子間電圧が印加される。インダクタＬ１，Ｌ２の巻線比を調整することで、補助電流経路の形成時においてインダクタＬ３の端子間に印加される端子間電圧を調整することができる。補助電流経路に流れる電流増加の時間傾きを調整することで、トランジスタＱ１をゼロボルトスイッチングでオン状態とするまでの時間遅延を調整することができる。   When the voltage applied to the base terminal of the transistor Q2 becomes high level, an auxiliary current path from the connection point P to the reference voltage terminal TS is formed via the inductors L2 and L3, the diode D3, and the transistor Q2, and the inductor current is bypassed. Is done. In the transition to the ON state of the transistor Q2, since the current due to the ON is limited by the inductor L3, the current rises behind the ON operation, and the switching loss is reduced. In the initial stage when the auxiliary current path is formed, a negative inter-terminal voltage is also applied to the inductor L2 in accordance with the negative inter-terminal voltage applied to the inductor L1. By adjusting the turns ratio of the inductors L1 and L2, it is possible to adjust the inter-terminal voltage applied between the terminals of the inductor L3 when the auxiliary current path is formed. By adjusting the time slope of increase in the current flowing through the auxiliary current path, the time delay until the transistor Q1 is turned on by zero volt switching can be adjusted.

再度、トランジスタＱ１のベース端子に印加される電圧をハイレベルにしてトランジスタＱ１をオンにすると、再びインダクタＬ１への電磁エネルギの蓄積が開始される。トランジスタＱ２は、ダイオードＤ３により補助電流経路に電流が流れなくなった後にオンからオフに制御される。以上が基本的な動作であり、上記の従来技術と同様である。   When the voltage applied to the base terminal of the transistor Q1 is set to high level again to turn on the transistor Q1, the accumulation of electromagnetic energy in the inductor L1 is started again. The transistor Q2 is controlled from on to off after no current flows through the auxiliary current path by the diode D3. The above is the basic operation and is the same as the above-described conventional technology.

その一方、トランジスタＱ２には寄生容量成分が存在するため、トランジスタＱ１のオフ時において、トランジスタＱ２の寄生容量及びインダクタＬ３に起因するサージ電圧が生じる場合があり（図２（ａ）におけるＱ２電圧）、これがトランジスタＱ１及びＱ２に印加されることになる。このサージ電圧は、高昇圧時や大電流の場合に特に顕著となり、場合によってはトランジスタＱ１，Ｑ２の耐圧を上回る場合も想定され得る。   On the other hand, since a parasitic capacitance component exists in the transistor Q2, when the transistor Q1 is turned off, a surge voltage may be generated due to the parasitic capacitance of the transistor Q2 and the inductor L3 (Q2 voltage in FIG. 2A). This is applied to the transistors Q1 and Q2. This surge voltage becomes particularly prominent at the time of high boosting or a large current, and in some cases, it may be assumed that the breakdown voltage of the transistors Q1 and Q2 is exceeded.

そこで、本実施形態では、このように高昇圧時や大電流の場合において、コントローラ１４がスイッチＳＷ１をオンにしてコンデンサＣ１の容量を増大させ、サージ電圧を低減する。具体的には、コントローラ１４は、昇圧時の目標電圧をしきい電圧と比較し、目標電圧がしきい電圧以上であって高電圧と判定した場合に、スイッチＳＷ１をオン制御する。   Therefore, in the present embodiment, the controller 14 turns on the switch SW1 to increase the capacitance of the capacitor C1 and reduce the surge voltage at the time of high boosting or large current. Specifically, the controller 14 compares the target voltage at the time of boosting with the threshold voltage, and turns on the switch SW1 when it is determined that the target voltage is equal to or higher than the threshold voltage and is a high voltage.

コンデンサＣ１の容量を実質的に増大させて補助回路の時定数を増大させることで、トランジスタＱ１のオフ時の電流変化が穏やかとなり、サージ電圧を低減することができる。   By substantially increasing the capacitance of the capacitor C1 and increasing the time constant of the auxiliary circuit, the current change when the transistor Q1 is turned off becomes gentle, and the surge voltage can be reduced.

図３に、他の実施形態における共振型ＤＣ−ＤＣコンバータの回路構成を示す。本実施形態の共振型ＤＣ−ＤＣコンバータも、例えばハイブリッド車両に搭載される。   FIG. 3 shows a circuit configuration of a resonant DC-DC converter according to another embodiment. The resonance type DC-DC converter of this embodiment is also mounted on, for example, a hybrid vehicle.

基本的な構成は図１と同様であり、バッテリ１０の正極側は低圧電源端子Ｔ１に接続され、バッテリ１０の負極は基準電圧端子ＴＳに接続される。基準電圧端子ＴＳは、接地される。   The basic configuration is the same as in FIG. 1, the positive side of the battery 10 is connected to the low voltage power supply terminal T1, and the negative electrode of the battery 10 is connected to the reference voltage terminal TS. The reference voltage terminal TS is grounded.

トランジスタＱ１は、低圧電源端子Ｔ１と基準電圧端子ＴＳとの間に接続される。トランジスタＱ１のコレクタ端子が低圧電源端子Ｔ１に接続され、トランジスタＱ１のエミッタ端子が基準電圧端子ＴＳに接続される。トランジスタＱ１のベース端子には、コントローラ１４からの制御信号が供給され、オンオフ制御される。トランジスタＱ１には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ２が接続され、さらにダイオードＤ２に直列にダイオードＤ１が接続点Ｐと高圧電源端子Ｔ２との間に接続される。   The transistor Q1 is connected between the low voltage power supply terminal T1 and the reference voltage terminal TS. The collector terminal of the transistor Q1 is connected to the low voltage power supply terminal T1, and the emitter terminal of the transistor Q1 is connected to the reference voltage terminal TS. A control signal from the controller 14 is supplied to the base terminal of the transistor Q1 to be turned on / off. An antiparallel diode D2 is connected to the transistor Q1 in the forward direction from the emitter terminal to the collector terminal. Further, the diode D1 is connected in series with the diode D2 between the connection point P and the high voltage power supply terminal T2.

インダクタＬ１は、低圧電源端子Ｔ１とトランジスタＱ１のコレクタ端子との間に接続される。   The inductor L1 is connected between the low voltage power supply terminal T1 and the collector terminal of the transistor Q1.

補助回路としての共振回路は、コンデンサＣ１と、インダクタＬ２，Ｌ３と、ダイオードＤ３と、トランジスタＱ２から構成される。   The resonance circuit as an auxiliary circuit is composed of a capacitor C1, inductors L2 and L3, a diode D3, and a transistor Q2.

コンデンサＣ１及びトランジスタＱ２は、トランジスタＱ１と並列に接続される。すなわち、コンデンサＣ１は接続点Ｐと基準電圧端子ＴＳとの間に接続される。   The capacitor C1 and the transistor Q2 are connected in parallel with the transistor Q1. That is, the capacitor C1 is connected between the connection point P and the reference voltage terminal TS.

トランジスタＱ２のコレクタ端子は接続点Ｐに接続され、トランジスタＱ２のエミッタ端子は基準電圧端子ＴＳに接続される。トランジスタＱ２のベース端子には、コントローラ１４からの制御信号が供給され、オンオフ制御される。   The collector terminal of the transistor Q2 is connected to the connection point P, and the emitter terminal of the transistor Q2 is connected to the reference voltage terminal TS. A control signal from the controller 14 is supplied to the base terminal of the transistor Q2 to be turned on / off.

逆流防止用のダイオードＤ３は、接続点ＰとトランジスタＱ２のコレクタ端子の間に順方向に接続される。   The backflow preventing diode D3 is connected in the forward direction between the connection point P and the collector terminal of the transistor Q2.

インダクタＬ２，Ｌ３は互いに直列に、接続点ＰとダイオードＤ３との間に接続される。インダクタＬ２はインダクタＬ１と電磁的に結合しており、インダクタＬ１，Ｌ２は例えばトランスで構成される。   The inductors L2 and L3 are connected in series with each other between the connection point P and the diode D3. The inductor L2 is electromagnetically coupled to the inductor L1, and the inductors L1 and L2 are composed of, for example, a transformer.

インダクタＬ３（第２インダクタ）は、インダクタンス可変のインダクタであり、スイッチＳＷ２の切替によりそのコイル長、つまりインダクタンスが変化する。スイッチＳＷ２をａ接点側に切り替えるとインダクタンスは減少し、ｂ接点側に切り替えるとインダクタンスが増大する。スイッチＳＷ２の切替は、コントローラ１４からの制御信号により制御される。   The inductor L3 (second inductor) is an inductance-variable inductor, and its coil length, that is, the inductance is changed by switching the switch SW2. When the switch SW2 is switched to the a contact side, the inductance decreases, and when the switch SW2 is switched to the b contact side, the inductance increases. Switching of the switch SW2 is controlled by a control signal from the controller 14.

負荷１２は、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に接続される。負荷１２は、例えばインバータ回路を介して駆動されるインダクションモータである。   The load 12 is connected between the high voltage power supply terminal T2 and the reference voltage terminal TS. The load 12 is an induction motor driven via an inverter circuit, for example.

このような構成において、高昇圧時や大電流の場合において、コントローラ１４がスイッチＳＷ２をａ接点側からｂ接点側に切り替えてインダクタＬ３のインダクタンスを増大させ、サージ電圧を低減する。具体的には、コントローラ１４は、昇圧時の目標電圧をしきい電圧と比較し、目標電圧がしきい電圧以上であって高電圧と判定した場合に、スイッチＳＷ２をａ接点からｂ接点に切替制御する。インダクタＬ３のインダクタンスを増大させて補助回路の時定数を増大させることで、トランジスタＱ１のオフ時の電流変化が穏やかとなり、サージ電圧を低減することができる。   In such a configuration, the controller 14 switches the switch SW2 from the a-contact side to the b-contact side to increase the inductance of the inductor L3 and reduce the surge voltage at the time of high boosting or large current. Specifically, the controller 14 compares the target voltage at the time of boosting with the threshold voltage, and switches the switch SW2 from the a contact to the b contact when the target voltage is equal to or higher than the threshold voltage and is determined to be a high voltage. Control. By increasing the inductance of the inductor L3 and increasing the time constant of the auxiliary circuit, the current change when the transistor Q1 is turned off becomes gentle, and the surge voltage can be reduced.

図４に、さらに他の実施形態の回路構成を示す。図５に示す従来装置と同様に、昇圧のみならず降圧も行う共振型ＤＣ−ＤＣコンバータである。   FIG. 4 shows a circuit configuration of still another embodiment. Similar to the conventional device shown in FIG. 5, it is a resonance type DC-DC converter that performs not only step-up but also step-down.

低圧電源端子Ｔ１にバッテリ１０が接続され、バッテリ１０の電圧を昇圧して高圧電源端子Ｔ２に接続されている負荷１２に供給するとともに、負荷１２からの電圧を降圧して低圧電源端子Ｔ１に接続されているバッテリ１０に供給する。負荷としてモータを接続する場合、モータの駆動電圧である電圧Ｖ２を、電圧Ｖ１を昇圧して供給すると共に、モータによる回生エネルギを電圧源Ｖ１に再充電する。   The battery 10 is connected to the low voltage power supply terminal T1, and the voltage of the battery 10 is boosted and supplied to the load 12 connected to the high voltage power supply terminal T2, and the voltage from the load 12 is stepped down and connected to the low voltage power supply terminal T1. The battery 10 is supplied. When a motor is connected as a load, a voltage V2 that is a driving voltage of the motor is supplied by boosting the voltage V1, and regenerative energy from the motor is recharged to the voltage source V1.

トランジスタＱ１，Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子が接続点Ｘで接続されるとともに、トランジスタＱ１のコレクタ端子が高圧電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準電圧端子ＴＳに接続され、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に直列に接続される。トランジスタＱ１，Ｑ２のベース端子は、排他的に制御される。トランジスタＱ１，Ｑ２には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ１，Ｄ２が接続される。接続点Ｘと低圧電源端子Ｔ１との間には、インダクタＬ１が接続される。また、低圧電源端子Ｔ１及び高圧電源端子Ｔ２と、基準電圧端子ＴＳとの間には、平滑用のコンデンサＣ１１が接続される。   In the transistors Q1 and Q2, the emitter terminal of the transistor Q1 and the collector terminal of the transistor Q2 are connected at the connection point X, the collector terminal of the transistor Q1 is connected to the high voltage power supply terminal T2, and the emitter terminal of the transistor Q2 is connected to the reference voltage terminal TS. Connected in series between the high-voltage power supply terminal T2 and the reference voltage terminal TS. The base terminals of the transistors Q1 and Q2 are controlled exclusively. Antiparallel diodes D1 and D2 are connected to transistors Q1 and Q2 in the forward direction from the emitter terminal to the collector terminal. An inductor L1 is connected between the connection point X and the low voltage power supply terminal T1. Further, a smoothing capacitor C11 is connected between the low voltage power supply terminal T1, the high voltage power supply terminal T2, and the reference voltage terminal TS.

電圧Ｖ１を電圧Ｖ２に昇圧する場合には、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１及び逆並列ダイオードＤ１を介して高圧電源端子Ｔ２に供給する。電圧Ｖ２を電圧Ｖ１に降圧する場合には、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２及び逆並列ダイオードＤ２を介して低圧電源端子Ｔ１に供給する。   When boosting the voltage V1 to the voltage V2, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q2 is supplied to the high voltage power supply terminal T2 via the transistor Q1 and the antiparallel diode D1. When the voltage V2 is stepped down to the voltage V1, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q1 is supplied to the low voltage power supply terminal T1 through the transistor Q2 and the antiparallel diode D2.

補助回路は、トランジスタＱ１，Ｑ２の各々のコレクタ・エミッタ間に接続されるコンデンサＣ１，Ｃ２及びＣ５を備える。コンデンサＣ５は、コンデンサＣ２と並列に接続され、かつ、スイッチＳＷ３を介して基準電圧端子ＴＳに接続される。また、トランジスタＱ１，Ｑ２の接続点Ｘと、高圧電源端子Ｔ２及び基準電圧端子ＴＳとの間に、上方及び下方補助電流経路が構成される。   The auxiliary circuit includes capacitors C1, C2, and C5 connected between collectors and emitters of the transistors Q1 and Q2. The capacitor C5 is connected in parallel with the capacitor C2, and is connected to the reference voltage terminal TS via the switch SW3. Further, upper and lower auxiliary current paths are formed between the connection point X of the transistors Q1 and Q2, and the high-voltage power supply terminal T2 and the reference voltage terminal TS.

上方補助電流経路では、インダクタＬｒから逆流防止用ダイオードＤ３及びトランジスタＱ３を介して高圧電源端子Ｔ２に至る経路が形成される。下方補助電流経路では、インダクタＬｒからトランジスタＱ４及び逆流防止用ダイオードＤ４を介して基準電圧端子ＴＳに至る経路が形成される。インダクタＬ２はインダクタＬ１と電磁的に結合される。   In the upper auxiliary current path, a path is formed from the inductor Lr to the high voltage power supply terminal T2 via the backflow prevention diode D3 and the transistor Q3. In the lower auxiliary current path, a path is formed from the inductor Lr to the reference voltage terminal TS via the transistor Q4 and the backflow prevention diode D4. Inductor L2 is electromagnetically coupled to inductor L1.

このような構成において、高昇圧時や大電流の場合において、コントローラ１４がスイッチＳＷ３をオン制御してコンデンサＣ２の実質的容量を増大させ、サージ電圧を低減する。具体的には、コントローラ１４は、昇圧時の目標電圧をしきい電圧と比較し、目標電圧がしきい電圧以上であって高電圧と判定した場合に、スイッチＳＷ３をオフからオンに制御する。コンデンサＣ５を回路に接続することでコンデンサＣ２の容量を実質的に増大させ、補助回路の時定数を増大させることで、トランジスタＱ１のオフ時の電流変化が穏やかとなり、サージ電圧を低減することができる。   In such a configuration, the controller 14 turns on the switch SW3 to increase the substantial capacity of the capacitor C2 and reduce the surge voltage at the time of high boosting or a large current. Specifically, the controller 14 compares the target voltage at the time of boosting with the threshold voltage, and controls the switch SW3 from OFF to ON when it is determined that the target voltage is equal to or higher than the threshold voltage and is a high voltage. By connecting the capacitor C5 to the circuit, the capacitance of the capacitor C2 is substantially increased, and the time constant of the auxiliary circuit is increased, so that the current change when the transistor Q1 is turned off becomes gentle and the surge voltage can be reduced. it can.

以上、本発明の実施形態について説明したが、本実施形態では、補助回路のコンデンサの容量を増大させる、あるいはインダクタのインダクタンスを増大させることでサージ電圧を低減することができるので、スイッチングトランジスタのサイズを小さくすることも可能である。   Although the embodiment of the present invention has been described above, in this embodiment, the surge voltage can be reduced by increasing the capacitance of the capacitor of the auxiliary circuit or increasing the inductance of the inductor. Can be reduced.

また、本実施形態において、図１と図３を組み合わせ、高昇圧時や大電流時においてスイッチＳＷ１をオンにするとともにスイッチＳＷ２をオンにし、コンデンサＣ１の容量を実質的に増大させるとともにインダクタＬ３のインダクタンスを増大させてもよい。同様に、図４の構成において、コンデンサＣ２に並列にスイッチＳＷ３を介してコンデンサＣ５を設けるのではなく、スイッチによりインダクタＬ３のインダクタンスを可変にしてもよい。   Further, in the present embodiment, FIG. 1 and FIG. 3 are combined, and the switch SW1 is turned on and the switch SW2 is turned on at the time of high boosting or large current, thereby substantially increasing the capacitance of the capacitor C1 and the inductor L3. Inductance may be increased. Similarly, in the configuration of FIG. 4, instead of providing the capacitor C5 via the switch SW3 in parallel with the capacitor C2, the inductance of the inductor L3 may be made variable by a switch.

１０ バッテリ、１２ 負荷（モータ）、１４ コントローラ、Ｌ１，Ｌ２，Ｌ３ インダクタ、Ｃ１，Ｃ２，Ｃ５ コンデンサ、Ｑ１，Ｑ２ トランジスタ（スイッチング素子）。   10 battery, 12 load (motor), 14 controller, L1, L2, L3 inductor, C1, C2, C5 capacitor, Q1, Q2 transistor (switching element).

Claims (5)

電源に接続される第１スイッチング素子と、
前記電源と前記第１スイッチング素子との間に接続される第１インダクタと、
前記第１スイッチング素子に並列に接続される補助回路であって、前記第１スイッチング素子と並列に接続されるコンデンサと、前記第１スイッチング素子と並列に接続される第２スイッチング素子と、前記第１インダクタと前記第２スイッチング素子との間に接続される第２インダクタを備える補助回路と、
を有する共振型ＤＣ−ＤＣコンバータであって、
前記補助回路の前記コンデンサの容量と前記第２インダクタのインダクタンスの少なくともいずれかを所定のタイミングで一時的に増大させることで前記補助回路の時定数を増大させる制御手段
を有することを特徴とする共振型ＤＣ−ＤＣコンバータ。 A first switching element connected to a power source;
A first inductor connected between the power source and the first switching element;
An auxiliary circuit connected in parallel to the first switching element, a capacitor connected in parallel to the first switching element; a second switching element connected in parallel to the first switching element; An auxiliary circuit comprising a second inductor connected between one inductor and the second switching element;
A resonant DC-DC converter having
Resonance comprising: control means for increasing a time constant of the auxiliary circuit by temporarily increasing at least one of the capacitance of the capacitor of the auxiliary circuit and the inductance of the second inductor at a predetermined timing. Type DC-DC converter. 請求項１記載のコンバータにおいて、
前記補助回路の前記コンデンサは、
前記第１スイッチング素子と並列に接続される第１コンデンサと、
前記第１コンデンサにスイッチを介して並列に接続される第２コンデンサと、
を有し、前記制御手段は、前記スイッチをオン制御することで前記コンデンサの容量を増大させることを特徴とする共振型ＤＣ−ＤＣコンバータ。 The converter of claim 1, wherein
The capacitor of the auxiliary circuit is:
A first capacitor connected in parallel with the first switching element;
A second capacitor connected in parallel to the first capacitor via a switch;
The resonance type DC-DC converter is characterized in that the control means increases the capacitance of the capacitor by turning on the switch. 請求項１記載のコンバータにおいて、
前記補助回路の前記第インダクタは、そのコイル長をスイッチにより切替可能なインダクタであり、
前記制御手段は、前記スイッチを切替制御することで前記インダクタンスを増大させることを特徴とする共振型ＤＣ−ＤＣコンバータ。 The converter of claim 1, wherein
The first inductor of the auxiliary circuit is an inductor whose coil length can be switched by a switch,
The resonant DC-DC converter characterized in that the control means increases the inductance by switching the switch. 請求項１〜３のいずれかに記載のコンバータにおいて、
前記所定のタイミングは、前記第１スイッチング素子をオフ制御するタイミングであることを特徴とする共振型ＤＣ−ＤＣコンバータ。 In the converter in any one of Claims 1-3,
The resonance type DC-DC converter, wherein the predetermined timing is a timing at which the first switching element is turned off. 請求項１〜４のいずれかに記載のコンバータにおいて、
前記制御手段は、前記第１スイッチング素子のオンオフ動作による昇圧動作における出力電圧がしきい電圧を超える高昇圧時において、前記補助回路の時定数を増大させることを特徴とする共振型ＤＣ−ＤＣコンバータ。 In the converter in any one of Claims 1-4,
The control means increases the time constant of the auxiliary circuit at the time of high boost when the output voltage in the boost operation by the on / off operation of the first switching element exceeds the threshold voltage. .
JP2009091290A 2009-04-03 2009-04-03 Resonance type dc-dc converter Pending JP2010246237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009091290A JP2010246237A (en) 2009-04-03 2009-04-03 Resonance type dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009091290A JP2010246237A (en) 2009-04-03 2009-04-03 Resonance type dc-dc converter

Publications (1)

Publication Number Publication Date
JP2010246237A true JP2010246237A (en) 2010-10-28

Family

ID=43098658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009091290A Pending JP2010246237A (en) 2009-04-03 2009-04-03 Resonance type dc-dc converter

Country Status (1)

Country Link
JP (1) JP2010246237A (en)

Similar Documents

Publication Publication Date Title
CN110601531B (en) Power supply control circuit and vehicle-mounted air conditioner
US6853569B2 (en) DC to DC converter
JP4824524B2 (en) Unidirectional DC-DC converter and control method thereof
JP3861220B2 (en) DC-DC converter
US11424640B2 (en) Integrated high-voltage-low-voltage DC-DC converter and charger with active filter
KR102659239B1 (en) Apparatus incorporating non-isolated charger and dc converter
US20080043506A1 (en) Dc-ac converter
KR20120062529A (en) Charging system for mild hybrid vehicle
JP5585408B2 (en) Switching power supply
JP2008099512A (en) Power supply unit
JP2012060820A (en) Dc-dc converter
US9608517B2 (en) System and method to eliminate transition losses in DC/DC converters
US10218260B1 (en) DC-DC converter with snubber circuit
JP2007043852A (en) Method, program, and circuit for controlling dc-dc converter
KR20160122441A (en) Charging device of vehicle
JP2022069834A (en) Power supply controller
JP2005261059A (en) Current bidirectional converter
US20080186748A1 (en) Aid for the switching of a switched-mode converter
JP4577772B2 (en) Bidirectional current regulator
WO2016190031A1 (en) Power conversion device and power supply system using same
EP2892135B1 (en) Power Supply and energy efficient Gate Driver
WO2020059645A1 (en) Power supply control device and power supply device
KR20150047648A (en) ZVZCS Switching Converter Using Auto-Transformer
US20080037299A1 (en) Method for driving dc-ac converter
CN108141142B (en) Power supply device