JP2010239201A - Output interface circuit - Google Patents
Output interface circuit Download PDFInfo
- Publication number
- JP2010239201A JP2010239201A JP2009082221A JP2009082221A JP2010239201A JP 2010239201 A JP2010239201 A JP 2010239201A JP 2009082221 A JP2009082221 A JP 2009082221A JP 2009082221 A JP2009082221 A JP 2009082221A JP 2010239201 A JP2010239201 A JP 2010239201A
- Authority
- JP
- Japan
- Prior art keywords
- conversion circuit
- level conversion
- terminal
- source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、外部機器に対してソース型出力信号を出力する第１状態とシンク型出力信号を出力する第２状態とに切換え可能な出力インタフェース回路に関する。 The present invention relates to an output interface circuit that can be switched between a first state in which a source type output signal is output to an external device and a second state in which a sink type output signal is output.
工作機械の数値制御装置に設けた出力インタフェース回路の出力タイプにはシンク型（ＮＰＮ型）とソース型（ＰＮＰ型）がある。外部機器を数値制御装置に接続する場合、外部機器の入力タイプと数値制御装置の出力インタフェース回路の出力タイプを、シンク型又はソース型に合わせる必要がある。 The output type of the output interface circuit provided in the numerical controller of the machine tool includes a sink type (NPN type) and a source type (PNP type). When connecting an external device to the numerical control device, it is necessary to match the input type of the external device and the output type of the output interface circuit of the numerical control device to the sink type or the source type.
例えばランプなどの外部機器を数値制御装置に接続する場合、外部機器の入力タイプがシンク型のときは、出力タイプがシンク型の出力インタフェース回路に交換する必要がある。通常、１つの基板には１種類の出力インタフェース回路のみ実装しているため、外部機器の入力タイプに合わせて基板全体を交換する必要があり、シンク型とソース型の２種類の基板を用意する必要があった。そこで、外部機器の入力タイプに合わせて容易に対応できるようにしたものが、例えば特許文献１に開示してある。 For example, when an external device such as a lamp is connected to the numerical control device, when the input type of the external device is a sink type, it is necessary to replace the output type with an output interface circuit having a sink type. Normally, since only one type of output interface circuit is mounted on a single board, it is necessary to replace the entire board according to the input type of the external device, and two types of boards, a sink type and a source type, are prepared. There was a need. Therefore, for example, Japanese Patent Application Laid-Open No. H10-228707 discloses an apparatus that can easily cope with the input type of the external device.
特許文献１には、端子台と入出力回路部とコネクタを有する脱着式端子台基板と、制御部を有する制御用基板とを備えた制御基板を開示してある。この制御基板では、端子台と入出力回路部についてはシンク型とソース型の２種類のものを用意してある。外部機器の入出力タイプに合わせて２種類の脱着式端子台基板のうちから１つの脱着式端子台基板を選択しコネクタを介して制御用基板に接続することで制御基板を構成する。この制御基板では制御用基板を共通化したため、外部機器の入力タイプに合わせて脱着式端子台基板のみを交換するだけで、外部機器の入力タイプに容易に対応することができる。 Patent Document 1 discloses a control board including a detachable terminal block board having a terminal block, an input / output circuit section, and a connector, and a control board having a control section. In this control board, two types of sink type and source type are prepared for the terminal block and the input / output circuit unit. A control board is configured by selecting one detachable terminal block board from two types of detachable terminal board boards according to the input / output type of the external device and connecting it to the control board via a connector. Since the control board is shared by this control board, it is possible to easily cope with the input type of the external device by replacing only the detachable terminal block board in accordance with the input type of the external device.
しかし、特許文献１では制御用基板を共通化したものの、脱着式端子台基板については外部機器に合わせて交換する必要があるため、外部機器の入力タイプに合わせて出力インタフェース回路を容易に切換えることができない。また、２種類の脱着式端子台基板が必要なうえ、レベル変換回路として部品サイズが大きいフォトカプラを使用しているため基板を小型化するのは難しい。それ故、出力インタフェース回路の製作コストを低減することは難しい。 However, in Patent Document 1, although the control board is shared, the detachable terminal block board needs to be exchanged according to the external equipment, so the output interface circuit can be easily switched according to the input type of the external equipment. I can't. Further, since two types of removable terminal block substrates are required and a photocoupler having a large component size is used as the level conversion circuit, it is difficult to reduce the size of the substrate. Therefore, it is difficult to reduce the manufacturing cost of the output interface circuit.
本発明の目的は、外部機器の入力タイプに合わせてシンク型とソース型とに容易に切換えることができ、且つ製作コストを低減できる出力インタフェース回路を提供することである。 An object of the present invention is to provide an output interface circuit that can be easily switched between a sink type and a source type in accordance with an input type of an external device and can reduce manufacturing costs.
請求項１の出力インタフェース回路は、外部機器に対して、ソース型出力信号を出力する第１状態と、シンク型出力信号を出力する第２状態とに切換え可能な出力インタフェース回路において、前記外部機器に接続された第１，第２端子と、前記第１端子に接続されたソース用レベル変換回路と、前記第２端子に接続されたシンク用レベル変換回路と、前記第１状態と前記第２状態とを選択可能に設定する設定スイッチと、前記ソース用レベル変換回路と前記シンク用レベル変換回路を駆動する為の駆動部と、前記設定スイッチの設定信号に基づいて前記駆動部を制御する制御手段とを備え、前記ソース用レベル変換回路は、前記第１状態のとき前記制御手段の出力信号のレベルを高く変換して前記第１端子へ出力し、前記シンク用レベル変換回路は、前記第２状態のとき前記制御手段の出力信号のレベルを高く変換して前記第２端子へ出力することを特徴としている。 The output interface circuit according to claim 1 is an output interface circuit switchable between a first state for outputting a source type output signal and a second state for outputting a sink type output signal to the external device. The first and second terminals connected to the first terminal, the source level converting circuit connected to the first terminal, the sink level converting circuit connected to the second terminal, the first state, and the second state A setting switch for setting the state to be selectable, a driving unit for driving the source level conversion circuit and the sink level conversion circuit, and a control for controlling the driving unit based on a setting signal of the setting switch And the source level conversion circuit converts the level of the output signal of the control means to a high level and outputs it to the first terminal in the first state, and outputs the sink level conversion circuit. Circuit is characterized in that outputs the level of the output signal of the control means when in the second state higher conversion to the second terminal.
この出力インタフェース回路では、設定スイッチにより第１状態又は第２状態に設定した場合、制御手段が、ソース用レベル変換回路とシンク用レベル変換回路を駆動するように駆動部を制御する。第１状態に設定したときは、ソース用レベル変換回路が制御手段の出力信号のレベルを高く変換して第１端子へ出力し、第２状態に設定したときは、シンク用レベル変換回路が制御手段の出力信号のレベルを高く変換して第２端子へ出力する。
このように、設定スイッチにより第１状態と第２状態とに切換えることができるので、外部機器の入力タイプに合わせて出力インタフェース回路をシンク型とソース型とに容易に切換えることができる。
In this output interface circuit, when the setting switch is used to set the first state or the second state, the control unit controls the drive unit so as to drive the source level conversion circuit and the sink level conversion circuit. When the first state is set, the source level conversion circuit converts the output signal level of the control means to a high level and outputs it to the first terminal. When the second state is set, the sink level conversion circuit controls the level. The output signal level of the means is converted to a high level and output to the second terminal.
As described above, since the setting switch can be used to switch between the first state and the second state, the output interface circuit can be easily switched between the sink type and the source type in accordance with the input type of the external device.
請求項２の出力インタフェース回路は、請求項１の発明において、前記ソース用レベル変換回路は、前記駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を前記第１端子に接続し、他方を前記制御手段の出力信号のレベルよりも高いレベルの電源と接続した電源用スイッチング素子を含み、前記シンク用レベル変換回路は、前記駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を前記第２端子に接続し、他方をグランドに接続したグランド用スイッチング素子を含むことを特徴としている。 According to a second aspect of the present invention, there is provided the output interface circuit according to the first aspect of the present invention, wherein the source level conversion circuit is driven by a transistor that operates in response to an output signal of the driving unit, and one of the first level conversion circuit Including a switching element for power supply connected to a terminal and the other connected to a power supply having a level higher than the level of the output signal of the control means, and the sink level conversion circuit operates in response to the output signal of the drive unit It includes a transistor, and a ground switching element that is driven by the transistor and has one connected to the second terminal and the other connected to the ground.
請求項３の出力インタフェース回路は、請求項２の発明において、前記制御手段は、前記設定スイッチにより第１状態が設定されたとき前記シンク用レベル変換回路のグランド用スイッチング素子を常時オンするように前記駆動部を制御し、前記設定スイッチにより第２状態が設定されたとき前記ソース用レベル変換回路の電源用スイッチング素子を常時オンするように前記駆動部を制御することを特徴としている。 According to a third aspect of the present invention, there is provided the output interface circuit according to the second aspect, wherein the control means always turns on the ground switching element of the sink level conversion circuit when the first state is set by the setting switch. The drive unit is controlled, and when the second state is set by the setting switch, the drive unit is controlled so that the power source switching element of the source level conversion circuit is always turned on.
請求項４の出力インタフェース回路は、請求項１〜３の何れかの発明において、前記設定スイッチは、外部機器に対してソース型出力信号とシンク型出力信号を出力可能な第３状態を設定可能に構成されたことを特徴としている。 According to a fourth aspect of the present invention, there is provided the output interface circuit according to any one of the first to third aspects, wherein the setting switch can set a third state in which a source type output signal and a sink type output signal can be output to an external device. It is characterized by being configured.
請求項５の出力インタフェース回路は、請求項２〜４の何れかの発明において、前記ソース用レベル変換回路の電源用スイッチング素子と前記シンク用レベル変換回路のグランド用スイッチング素子をＦＥＴで構成したことを特徴としている。 According to a fifth aspect of the present invention, there is provided the output interface circuit according to any one of the second to fourth aspects, wherein the power source switching element of the source level conversion circuit and the ground switching element of the sink level conversion circuit are constituted by FETs. It is characterized by.
請求項１の発明によれば、第１，第２端子と、ソース用レベル変換回路と、シンク用レベル変換回路と、設定スイッチと、駆動部と、制御手段とを備え、ソース用レベル変換回路は、第１状態のとき制御手段の出力信号のレベルを高く変換して第１端子へ出力し、シンク用レベル変換回路は、第２状態のとき制御手段の出力信号のレベルを高く変換して第２端子へ出力するので、外部機器の入力タイプに合わせて設定スイッチを設定することでシンク型とソース型とに容易に切換えることができる。また、シンク型とソース型とに切換えるのに基板の交換を必要としないので、複数種類の基板を用意する必要がなく、出力インタフェース回路の製作コストを低減できる。 According to the first aspect of the present invention, the source level conversion circuit includes the first and second terminals, the source level conversion circuit, the sink level conversion circuit, the setting switch, the drive unit, and the control means. Converts the level of the output signal of the control means to a high level in the first state and outputs it to the first terminal, and the sink level conversion circuit converts the level of the output signal of the control means to a high level in the second state. Since it outputs to the 2nd terminal, it can change to a sink type and a source type easily by setting a setting switch according to the input type of an external device. Further, since it is not necessary to replace the substrate to switch between the sink type and the source type, it is not necessary to prepare a plurality of types of substrates, and the manufacturing cost of the output interface circuit can be reduced.
請求項２の発明によれば、ソース用レベル変換回路は、駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を第１端子に接続し、他方を制御手段の出力信号のレベルよりも高いレベルの電源と接続した電源用スイッチング素子を含み、シンク用レベル変換回路は、駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を第２端子に接続し、他方をグランドに接続したグランド用スイッチング素子を含むので、出力インタフェース回路を簡単な回路構成で実現できる。 According to the second aspect of the present invention, the source level conversion circuit includes a transistor that operates in response to the output signal of the drive unit, is driven by the transistor, and one of the transistors is connected to the first terminal, and the other is connected to the control means. The power level switching circuit includes a power source switching element connected to a power source whose level is higher than the level of the output signal. The sink level conversion circuit is driven by the transistor that receives the output signal of the drive unit, and is driven by the transistor. Since the ground switching element is connected to the two terminals and the other is connected to the ground, the output interface circuit can be realized with a simple circuit configuration.
請求項３の発明によれば、制御手段は、設定スイッチにより第１状態が設定されたときシンク用レベル変換回路のグランド用スイッチング素子を常時オンするように駆動部を制御し、設定スイッチにより第２状態が設定されたときソース用レベル変換回路の電源用スイッチング素子を常時オンするように駆動部を制御するので、シンク型とソース型とに切換える際に回路構成の変更を必要としない。それ故、シンク型とソース型との切換え作業を迅速に行うことができる。 According to the invention of claim 3, the control means controls the drive unit so that the ground switching element of the sink level conversion circuit is always turned on when the first state is set by the setting switch. Since the drive unit is controlled so that the power source switching element of the source level conversion circuit is always turned on when the two states are set, the circuit configuration is not changed when switching between the sink type and the source type. Therefore, the switching operation between the sink type and the source type can be performed quickly.
請求項４の発明によれば、設定スイッチは、外部機器に対してソース型出力信号とシンク型出力信号を出力可能な第３状態を設定可能に構成されたので、シンク型とソース型の外部機器を混在した状態で接続する場合にも容易に接続することができる。 According to the fourth aspect of the present invention, the setting switch is configured to be able to set the third state in which the source type output signal and the sink type output signal can be output to the external device. Even when devices are connected together, they can be easily connected.
請求項５の発明によれば、ソース用レベル変換回路の電源用スイッチング素子とシンク用レベル変換回路のグランド用スイッチング素子をＦＥＴで構成したので、フォトカプラよりも小型のＦＥＴを使用することで基板を小型化することが可能となる。それ故、出力インタフェース回路の製作コストを低減できる。 According to the fifth aspect of the present invention, since the power source switching element of the source level conversion circuit and the ground switching element of the sink level conversion circuit are formed of FETs, the substrate can be obtained by using a FET smaller than a photocoupler. Can be miniaturized. Therefore, the production cost of the output interface circuit can be reduced.
以下、本発明を実施するための形態について説明する。
図１に示すように、工作機械の数値制御装置に設けた出力インタフェース回路１は、制御部３と、３２個の出力回路部２０と、設定スイッチとしての２つのディップスイッチ（ディップＳＷ）８，９と、端子台１０とを有する。出力インタフェース回路１は１つの基板２に実装してある。制御部３は、マイクロコンピュータを含んで構成してあり、ＣＰＵ４と、ＲＯＭ５と、ＲＡＭ６と、入出力インタフェース（Ｉ／Ｏ）７等を有する。制御部３は、ディップＳＷ８，９の設定信号に基づいて後述するソース用レベル変換回路２４とシンク用レベル変換回路２５を制御する。入出力インタフェース７に、ディップＳＷ８，９と、ＦＥＴ駆動回路２１とを接続している。
Hereinafter, modes for carrying out the present invention will be described.
As shown in FIG. 1, an output interface circuit 1 provided in a numerical control device of a machine tool includes a control unit 3, 32 output circuit units 20, two dip switches (dip SWs) 8 as setting switches, 9 and a terminal block 10. The output interface circuit 1 is mounted on one substrate 2. The control unit 3 includes a microcomputer, and includes a CPU 4, a ROM 5, a RAM 6, an input / output interface (I / O) 7 and the like. The control unit 3 controls a source level conversion circuit 24 and a sink level conversion circuit 25 to be described later based on the setting signals of the dip switches 8 and 9. The dip SWs 8 and 9 and the FET drive circuit 21 are connected to the input / output interface 7.
２つのディップＳＷ８，９の設定状態に応じて、出力インタフェース回路１が、外部機器５０に対してソース型出力信号を出力するＰＮＰ出力対応モード（第１状態）と、外部機器５０に対してシンク型出力信号を出力するＮＰＮ出力対応モード（第２状態）と、外部機器５０に対してソース型出力信号とシンク型出力信号を出力可能なＮＰＮ／ＰＮＰ混在出力対応モード（第３状態）とに選択可能に設定する。 The output interface circuit 1 outputs a source-type output signal to the external device 50 according to the setting state of the two dips SW8 and 9 (first state), and sinks to the external device 50. NPN output compatible mode (second state) for outputting a type output signal and an NPN / PNP mixed output compatible mode (third state) capable of outputting a source type output signal and a sink type output signal to the external device 50 Set to selectable.
図４に示すように、ディップＳＷ８をオン、ディップＳＷ９をオフに設定した場合、ＰＮＰ出力対応モードとなる。ディップＳＷ８をオフ、ディップＳＷ９をオンに設定した場合、ＮＰＮ出力対応モードとなる。ディップＳＷ８をオン、ディップＳＷ９をオンに設定した場合、ＮＰＮ／ＰＮＰ混在出力対応モードとなる。 As shown in FIG. 4, when the dip SW8 is set to ON and the dip SW9 is set to OFF, the PNP output corresponding mode is set. When the dip SW8 is set to OFF and the dip SW9 is set to ON, the mode corresponds to the NPN output. When the dip SW 8 is set to ON and the dip SW 9 is set to ON, the NPN / PNP mixed output compatible mode is set.
次に、出力回路部２０について説明する。例えば３２個の出力回路部２０は全て同じ構成であるので、１ポート目に対応する出力回路部２０について説明する。
図１、図２に示すように出力回路部２０は、端子Ａ（第１端子）と、端子Ｂ（第２端子）と、ＦＥＴ駆動回路（駆動部）２１と、ソース用レベル変換回路２４と、シンク用レベル変換回路２５とを有する。端子Ａ，Ｂは端子台１０に設けてあり、これら端子Ａ，Ｂは外部機器５０に接続される。
Next, the output circuit unit 20 will be described. For example, since all 32 output circuit units 20 have the same configuration, the output circuit unit 20 corresponding to the first port will be described.
As shown in FIGS. 1 and 2, the output circuit unit 20 includes a terminal A (first terminal), a terminal B (second terminal), an FET drive circuit (drive unit) 21, and a source level conversion circuit 24. And a sink level conversion circuit 25. Terminals A and B are provided on the terminal block 10, and these terminals A and B are connected to the external device 50.
出力インタフェース回路１にソース型の外部機器５０を接続する場合、図３（ａ）に示すように端子Ａを、外部機器５０のソース型スイッチング素子５２（以下、スイッチング素子５２という）と抵抗５３，５４で構成されたソース型入力部５１の端子Ｃに接続する。端子Ｂを、外部機器５０に設けたＧＮＤ端子Ｄに接続する。 When a source-type external device 50 is connected to the output interface circuit 1, a terminal A is connected to a source-type switching element 52 (hereinafter referred to as a switching element 52) of the external device 50, a resistor 53, as shown in FIG. 54 is connected to the terminal C of the source-type input unit 51 constituted by 54. The terminal B is connected to a GND terminal D provided on the external device 50.
出力インタフェース回路１にシンク型の外部機器５０を接続する場合、図３（ｂ）に示すように端子Ａを外部機器５０に設けた電源端子Ｅに接続する。端子Ｂを、シンク型スイッチング素子５６（以下、スイッチング素子５６という）と抵抗５７，５８で構成されたシンク型入力部５５の端子Ｆに接続する。また、３２個の出力回路部２０の端子Ａ，Ｂに対してソース型とシンク型の外部機器５０を混在した状態で接続する場合は、夫々の出力回路部２０に対して前記の接続を行う。 When the sink-type external device 50 is connected to the output interface circuit 1, the terminal A is connected to the power supply terminal E provided in the external device 50 as shown in FIG. The terminal B is connected to a terminal F of a sink type input unit 55 constituted by a sink type switching element 56 (hereinafter referred to as switching element 56) and resistors 57 and 58. Further, when the source type and sink type external devices 50 are connected to the terminals A and B of the 32 output circuit units 20 in a mixed state, the connection is made to each of the output circuit units 20. .
図３（ａ）に示すように、ソース型入力部５１において、端子Ｃとスイッチング素子５２のベースの間に抵抗５３を接続し、ベースは抵抗５４を介してエミッタに接続してある。スイッチング素子５２のエミッタはＧＮＤ端子Ｄに接続してある。
図３（ｂ）に示すように、シンク型入力部５５においても同様に、端子Ｄとスイッチング素子５６のベースの間に抵抗５７を接続し、ベースは抵抗５８を介してエミッタに接続してある。スイッチング素子５６のエミッタは電源端子Ｅに接続してある。
As shown in FIG. 3A, in the source-type input unit 51, a resistor 53 is connected between the terminal C and the base of the switching element 52, and the base is connected to the emitter via a resistor 54. The emitter of the switching element 52 is connected to the GND terminal D.
As shown in FIG. 3B, in the sink-type input unit 55 as well, a resistor 57 is connected between the terminal D and the base of the switching element 56, and the base is connected to the emitter via the resistor 58. . The emitter of the switching element 56 is connected to the power supply terminal E.
次に、ソース用レベル変換回路２４とシンク用レベル変換回路２５について説明する。
図２に示すように、ソース用レベル変換回路２４は、制御部３が動作する３．３Ｖ系の出力信号を外部機器５０が動作する２４Ｖ系の出力信号レベルに変換し、端子Ａへ出力する。ソース用レベル変換回路２４は、ＦＥＴ駆動回路２１の出力信号を受けて動作するＮＰＮ型トランジスタ３２（以下、トランジスタ３２という）と、トランジスタ３２により駆動される電源用スイッチング素子としてのＰＭＯＳ−ＦＥＴ３５（以下、ＦＥＴ３５という）とを有する。
Next, the source level conversion circuit 24 and the sink level conversion circuit 25 will be described.
As shown in FIG. 2, the source level conversion circuit 24 converts a 3.3V output signal operated by the control unit 3 into a 24V output signal level operated by the external device 50 and outputs it to the terminal A. . The source level conversion circuit 24 includes an NPN transistor 32 (hereinafter referred to as a transistor 32) that operates in response to an output signal of the FET drive circuit 21, and a PMOS-FET 35 (hereinafter referred to as a power supply switching element) driven by the transistor 32. FET 35).
トランジスタ３２のベースは、抵抗３１を介してＦＥＴ駆動回路２１に接続してあり、ＦＥＴ駆動回路２１と抵抗３１の間は抵抗３０を介して接地してある。トランジスタ３２において、コレクタは抵抗３４を介してＦＥＴ３５のゲートに接続し、エミッタは接地してある。また、トランジスタ３２のベースは抵抗３３を介して接地してある。ＦＥＴ３５において、ゲートは抵抗３７を介して２４Ｖ電源３６に接続し、ソースは２４Ｖ電源３６に接続し、ドレインは端子Ａに接続してある。 The base of the transistor 32 is connected to the FET drive circuit 21 via a resistor 31, and the FET drive circuit 21 and the resistor 31 are grounded via a resistor 30. In the transistor 32, the collector is connected to the gate of the FET 35 via the resistor 34, and the emitter is grounded. The base of the transistor 32 is grounded via a resistor 33. In the FET 35, the gate is connected to the 24V power source 36 through the resistor 37, the source is connected to the 24V power source 36, and the drain is connected to the terminal A.
図２に示すように、シンク用レベル変換回路２５は、制御部３が動作する３．３Ｖ系の出力信号を外部機器５０が動作する２４Ｖ系の出力信号レベルに変換し、端子Ｂへ出力する。シンク用レベル変換回路２５は、ＦＥＴ駆動回路２１の出力信号を受けて動作するＮＰＮ型トランジスタ４２（以下、トランジスタ４２という）と、トランジスタ４２により駆動されるグランド用スイッチング素子としてのＮＭＯＳ−ＦＥＴ４５（以下、ＦＥＴ４５という）とを有する。 As shown in FIG. 2, the sink level conversion circuit 25 converts a 3.3V output signal operated by the control unit 3 into a 24V output signal level operated by the external device 50 and outputs the converted signal to the terminal B. . The sink level conversion circuit 25 includes an NPN transistor 42 (hereinafter referred to as a transistor 42) that operates in response to an output signal of the FET drive circuit 21, and an NMOS-FET 45 (hereinafter referred to as a ground switching element) driven by the transistor 42. FET 45).
トランジスタ４２のベースは、抵抗４１を介してＦＥＴ駆動回路２１に接続してあり、ＦＥＴ駆動回路２１と抵抗４１の間は抵抗４０を介して接地してある。トランジスタ４２において、コレクタはＦＥＴ４５のゲートに接続し、エミッタは接地してある。また、トランジスタ４２のベースは抵抗４３を介して接地してある。ＦＥＴ４５において、ゲートは抵抗４７を介して２４Ｖ電源４６に接続し、ドレインは端子Ｂに接続し、ソースは接地してある。また、ＦＥＴ４５のゲートは抵抗４４を介して接地してある。端子Ａ，Ｂ間には、サージ電流吸収用のダイオード４８を接続してあるが、このダイオードは省略可能である。 The base of the transistor 42 is connected to the FET drive circuit 21 via a resistor 41, and the FET drive circuit 21 and the resistor 41 are grounded via a resistor 40. In the transistor 42, the collector is connected to the gate of the FET 45, and the emitter is grounded. The base of the transistor 42 is grounded via a resistor 43. In the FET 45, the gate is connected to the 24V power supply 46 through the resistor 47, the drain is connected to the terminal B, and the source is grounded. The gate of the FET 45 is grounded via a resistor 44. A surge current absorbing diode 48 is connected between the terminals A and B, but this diode can be omitted.
尚、トランジスタ３２，４２と抵抗３１，３３，４１，４３についてはトランジスタアレイとして１チップにパッケージしたものを使用している。ここで、例えば３２個の出力インタフェース回路１において、トランジスタ３２，４２と抵抗３１，３３，４１，４３とを１チップにパッケージしたトランジスタアレイを使用することも可能である。
ＦＥＴ駆動回路２１は、制御部３からの制御信号に基づいて、ソース用レベル変換回路２４のトランジスタ３２を動作させることでＦＥＴ３５を駆動し、シンク用レベル変換回路２５のトランジスタ４２を動作させることでＦＥＴ４５を駆動する。
The transistors 32, 42 and the resistors 31, 33, 41, 43 are used as a transistor array packaged in one chip. Here, for example, in the 32 output interface circuits 1, it is also possible to use a transistor array in which the transistors 32 and 42 and the resistors 31, 33, 41, and 43 are packaged in one chip.
The FET drive circuit 21 operates the transistor 35 of the source level conversion circuit 24 based on the control signal from the control unit 3 to drive the FET 35 and operates the transistor 42 of the sink level conversion circuit 25. The FET 45 is driven.
次に、出力インタフェース回路１の動作を説明する。
図２、図３（ａ）に示すように、端子Ａ，Ｂに接続された外部機器５０の入力タイプがソース型の場合、ディップＳＷ８，９によりＰＮＰ出力対応モードに設定すると、ＦＥＴ駆動回路２１の駆動によりトランジスタ４２を常時オフすることでＦＥＴ４５を常時オンする。このとき、ＦＥＴ４５のソースとドレインが導通し端子Ｂが直接接地した状態となる。これにより、図５に示すように、端子ＢはＧＮＤを供給する端子として機能する。一方、ＦＥＴ３５については、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＡはＰＮＰ出力端子として機能する。
Next, the operation of the output interface circuit 1 will be described.
As shown in FIGS. 2 and 3A, when the input type of the external device 50 connected to the terminals A and B is a source type, the FET drive circuit 21 is set to the PNP output corresponding mode by the dip SWs 8 and 9. The FET 45 is always turned on by always turning off the transistor 42 by driving. At this time, the source and drain of the FET 45 become conductive and the terminal B is directly grounded. Thereby, as shown in FIG. 5, the terminal B functions as a terminal for supplying GND. On the other hand, the terminal A functions as a PNP output terminal by controlling the FET 35 to be turned on / off according to the output signal of the control unit 3.
制御部３からＦＥＴ駆動回路２１を介して「Ｌ」レベルの出力信号を受けたときトランジスタ３２がオフしＦＥＴ３５がオフするので、端子Ａの電位はハイインピーダンス状態になる。制御部３からＦＥＴ駆動回路２１を介して「Ｈ」レベルの出力信号を受けてトランジスタ３２がオンするとＦＥＴ３５がオンするので、ＦＥＴ３５のソースとドレインが導通し端子Ａの電位は「Ｈ」レベルに変化する。 When an “L” level output signal is received from the control unit 3 via the FET drive circuit 21, the transistor 32 is turned off and the FET 35 is turned off, so that the potential at the terminal A is in a high impedance state. When the transistor 32 is turned on in response to the “H” level output signal from the control unit 3 via the FET drive circuit 21, the FET 35 is turned on, so that the source and drain of the FET 35 are conducted and the potential at the terminal A is set to the “H” level. Change.
図２、図３（ｂ）に示すように、端子Ａ，Ｂに接続された外部機器５０の入力タイプがシンク型の場合、ディップＳＷ８，９によりＮＰＮ出力対応モードに設定すると、ＦＥＴ駆動回路２１の駆動によりトランジスタ３２を常時オンすることでＦＥＴ３５を常時オンする。このとき、ＦＥＴ３５のソースとドレインが導通し端子Ａが直接２４Ｖ電源３６に接続した状態となる。これにより、図５に示すように、端子Ａは２４Ｖ電源を供給する端子として機能する。一方、ＦＥＴ４５については、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＢはＮＰＮ出力端子として機能する。 As shown in FIG. 2 and FIG. 3B, when the input type of the external device 50 connected to the terminals A and B is a sink type, the FET drive circuit 21 is set to the NPN output corresponding mode by the dip SWs 8 and 9. The FET 35 is always turned on by always turning on the transistor 32 by driving. At this time, the source and drain of the FET 35 become conductive and the terminal A is directly connected to the 24V power source 36. Thereby, as shown in FIG. 5, the terminal A functions as a terminal for supplying 24V power. On the other hand, the FET 45 is controlled to be turned on / off according to the output signal of the control unit 3, whereby the terminal B functions as an NPN output terminal.
制御部３からＦＥＴ駆動回路２１を介して「Ｈ」レベルの出力信号を受けたときトランジスタ４２がオンしＦＥＴ４５がオフするので、端子Ｂの電位はハイインピーダンス状態になる。制御部３からＦＥＴ駆動回路２１を介して「Ｌ」レベルの出力信号を受けてトランジスタ４２がオフするとＦＥＴ４５がオンするので、ＦＥＴ４５のソースとドレインが導通し端子Ｂの電位は「Ｌ」レベルに変化する。 When an “H” level output signal is received from the control unit 3 via the FET drive circuit 21, the transistor 42 is turned on and the FET 45 is turned off, so that the potential at the terminal B is in a high impedance state. When an “L” level output signal is received from the control unit 3 via the FET drive circuit 21 and the transistor 42 is turned off, the FET 45 is turned on. Therefore, the source and drain of the FET 45 are conducted and the potential at the terminal B is set to the “L” level. Change.
３２個の出力回路部２０の端子Ａ，Ｂに対してソース型とシンク型の外部機器５０を混在した状態で接続する場合は、ディップＳＷ８，９によりＮＰＮ／ＰＮＰ混在出力対応モードに設定する。このとき、ＦＥＴ３５について、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＡはＰＮＰ出力端子として機能する。一方、ＦＥＴ４５について、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＢはＮＰＮ出力端子として機能する。その後の動作については、前述の場合と同様であるので説明を省略する。 When the source type and sink type external devices 50 are connected to the terminals A and B of the 32 output circuit units 20 in a mixed state, the NPN / PNP mixed output compatible mode is set by the dip switches 8 and 9. At this time, the terminal A functions as a PNP output terminal by controlling the FET 35 to be turned on / off according to the output signal of the control unit 3. On the other hand, the terminal B functions as an NPN output terminal by controlling the FET 45 to be turned on / off according to the output signal of the control unit 3. Since the subsequent operation is the same as that described above, description thereof is omitted.
次に、以上説明した出力インタフェース回路１の作用、効果について説明する。
端子Ａ，Ｂと、ソース用レベル変換回路２４と、シンク用レベル変換回路２５と、ディップＳＷ８，９と、ＦＥＴ駆動回路２１と、制御部３とを備えたので、外部機器５０の入力タイプに合わせてディップＳＷ８，９を設定することでシンク型とソース型とに容易に切換えることができる。また、シンク型とソース型とに切換えるのに基板２の交換を必要としないので、複数種類の基板２を用意する必要がなく、出力インタフェース回路１の製作コストを低減できる
Next, the operation and effect of the output interface circuit 1 described above will be described.
Since the terminals A and B, the source level conversion circuit 24, the sink level conversion circuit 25, the dip SWs 8 and 9, the FET drive circuit 21, and the control unit 3 are provided, the input type of the external device 50 is used. It is possible to easily switch between the sink type and the source type by setting the dip switches 8 and 9 together. Further, since it is not necessary to replace the substrate 2 to switch between the sink type and the source type, it is not necessary to prepare a plurality of types of substrates 2 and the manufacturing cost of the output interface circuit 1 can be reduced.
ソース用レベル変換回路２４は、ＦＥＴ駆動回路２１の出力信号を受けて動作するトランジスタ３２と、このトランジスタ３２により駆動され且つ端子Ａに接続されるＦＥＴ３５を含み、シンク用レベル変換回路２５は、ＦＥＴ駆動回路２１の出力信号を受けて動作するトランジスタ４２と、このトランジスタ４２により駆動され且つ端子Ｂに接続されたＦＥＴ４５を含むので、出力インタフェース回路１を簡単な回路構成で実現できる。 The source level conversion circuit 24 includes a transistor 32 that operates in response to the output signal of the FET drive circuit 21, and an FET 35 that is driven by the transistor 32 and connected to the terminal A. The sink level conversion circuit 25 includes an FET The output interface circuit 1 can be realized with a simple circuit configuration because it includes the transistor 42 that operates in response to the output signal of the drive circuit 21 and the FET 45 that is driven by the transistor 42 and connected to the terminal B.
制御部３は、ディップＳＷ８，９によりＰＮＰ出力対応モードが設定されたときシンク用レベル変換回路２５のＦＥＴ４５を常時オンするようにＦＥＴ駆動回路２１を制御し、ディップＳＷ８，９によりＮＰＮ出力対応モードが設定されたときソース用レベル変換回路２４のＦＥＴ３５を常時オンするようにＦＥＴ駆動回路２１を制御するので、シンク型とソース型とに切換える際に回路構成の変更を必要としない。それ故、シンク型とソース型との切換え作業を迅速に行うことができる。 The control unit 3 controls the FET drive circuit 21 to always turn on the FET 45 of the sink level conversion circuit 25 when the PNP output corresponding mode is set by the dip SWs 8 and 9, and the NPN output corresponding mode by the dip SWs 8 and 9. Is set, the FET drive circuit 21 is controlled so that the FET 35 of the source level conversion circuit 24 is always turned on. Therefore, it is not necessary to change the circuit configuration when switching between the sink type and the source type. Therefore, the switching operation between the sink type and the source type can be performed quickly.
ディップＳＷ８，９は、外部機器５０に対してソース型出力信号とシンク型出力信号を出力可能なＮＰＮ／ＰＮＰ混在出力対応モードを設定可能に構成されたので、シンク型とソース型の外部機器５０を混在した状態で接続する場合にも容易に接続することができる。 Since the dip SWs 8 and 9 are configured to be able to set an NPN / PNP mixed output compatible mode capable of outputting a source type output signal and a sink type output signal to the external device 50, the sink type and source type external device 50 Even when connected in a mixed state, it can be easily connected.
ソース用レベル変換回路２４の電源用スイッチング素子とシンク用レベル変換回路２５のグランド用スイッチング素子をＦＥＴ３５，４５で構成したので、フォトカプラよりも小型のＦＥＴ３５，４５を使用することで基板２を小型化することが可能となる。それ故、出力インタフェース回路の製作コストを低減できる。また、ソース用レベル変換回路２４とシンク用レベル変換回路２５においてトランジスタアレイを使用したので、回路規模が小さくなり基板２が大型化しない。 Since the power source switching element of the source level conversion circuit 24 and the ground switching element of the sink level conversion circuit 25 are composed of FETs 35 and 45, the substrate 2 can be made smaller by using FETs 35 and 45 smaller than the photocoupler. Can be realized. Therefore, the production cost of the output interface circuit can be reduced. Further, since transistor arrays are used in the source level conversion circuit 24 and the sink level conversion circuit 25, the circuit scale is reduced and the substrate 2 is not enlarged.
次に、前記実施例を部分的に変更した変更例について説明する。
１］出力回路部２０の個数は外部機器５０の入力端子数に応じて変更可能であり、３２個以外であってもよい。
２］ＮＰＮ／ＰＮＰ混在入力対応モードを省略することも可能である。この場合ディップＳＷは１つで実現できる。
Next, a modified example in which the above embodiment is partially modified will be described.
1] The number of output circuit units 20 can be changed according to the number of input terminals of the external device 50, and may be other than 32.
2] The NPN / PNP mixed input compatible mode can be omitted. In this case, one dip SW can be realized.
Ａ 第１端子
Ｂ 第２端子
１ 出力インタフェース回路
３ 制御部
８，９ ディップスイッチ
２１ ＦＥＴ駆動回路
２４ ソース用レベル変換回路
２５ シンク用レベル変換回路
３２，４２ トランジスタ
３５ ＰＭＯＳ−ＦＥＴ
４５ ＮＭＯＳ−ＦＥＴ
A 1st terminal B 2nd terminal 1 Output interface circuit 3 Control unit 8, 9 Dip switch 21 FET drive circuit 24 Level conversion circuit for source 25 Level conversion circuit for sink 32, 42 Transistor 35 PMOS-FET
45 NMOS-FET
Claims (5)
前記外部機器に接続された第１，第２端子と、
前記第１端子に接続されたソース用レベル変換回路と、
前記第２端子に接続されたシンク用レベル変換回路と、
前記第１状態と前記第２状態とを選択可能に設定する設定スイッチと、
前記ソース用レベル変換回路と前記シンク用レベル変換回路を駆動する為の駆動部と、
前記設定スイッチの設定信号に基づいて前記駆動部を制御する制御手段とを備え、
前記ソース用レベル変換回路は、前記第１状態のとき前記制御手段の出力信号のレベルを高く変換して前記第１端子へ出力し、
前記シンク用レベル変換回路は、前記第２状態のとき前記制御手段の出力信号のレベルを高く変換して前記第２端子へ出力することを特徴とする出力インタフェース回路。 In an output interface circuit capable of switching between a first state for outputting a source type output signal and a second state for outputting a sink type output signal to an external device,
First and second terminals connected to the external device;
A source level conversion circuit connected to the first terminal;
A sink level conversion circuit connected to the second terminal;
A setting switch for setting the first state and the second state to be selectable;
A drive unit for driving the source level conversion circuit and the sink level conversion circuit;
Control means for controlling the drive unit based on a setting signal of the setting switch,
The source level conversion circuit converts the output signal level of the control means to a high level and outputs the level to the first terminal in the first state,
The output interface circuit, wherein the sink level conversion circuit converts the output signal level of the control means to a high level and outputs the converted signal to the second terminal in the second state.
前記シンク用レベル変換回路は、前記駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を前記第２端子に接続し、他方をグランドに接続したグランド用スイッチング素子を含むことを特徴とする請求項１に記載の出力インタフェース回路。 The source level conversion circuit includes a transistor that operates in response to the output signal of the drive unit, and is driven by the transistor, and one of the transistors is connected to the first terminal, and the other is connected to the level of the output signal of the control means. Including switching elements for power supplies connected to high-level power supplies,
The sink level conversion circuit includes a transistor that operates in response to an output signal of the drive unit, a ground switching element that is driven by the transistor and that has one connected to the second terminal and the other connected to the ground. The output interface circuit according to claim 1, further comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009082221A JP4862912B2 (en) | 2009-03-30 | 2009-03-30 | Output interface circuit |
| CN 201010144272 CN101854112B (en) | 2009-03-30 | 2010-03-15 | Interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009082221A JP4862912B2 (en) | 2009-03-30 | 2009-03-30 | Output interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010239201A true JP2010239201A (en) | 2010-10-21 |
| JP4862912B2 JP4862912B2 (en) | 2012-01-25 |
Family
ID=43093196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009082221A Active JP4862912B2 (en) | 2009-03-30 | 2009-03-30 | Output interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4862912B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020010295A (en) * | 2018-07-12 | 2020-01-16 | パナソニックＩｐマネジメント株式会社 | Input-output device |
| WO2021100326A1 (en) * | 2019-11-20 | 2021-05-27 | 株式会社村田製作所 | Signal output device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130216A (en) * | 1983-12-16 | 1985-07-11 | Hitachi Ltd | Buffer circuit |
| JPS6415433A (en) * | 1987-07-10 | 1989-01-19 | Mitsubishi Heavy Ind Ltd | Turbo-compound system |
| JPH06119280A (en) * | 1992-10-06 | 1994-04-28 | Nec Eng Ltd | Data processor |
| JPH10256893A (en) * | 1997-03-07 | 1998-09-25 | Mitsubishi Electric Corp | Interface circuit for controller |
| JP2004072434A (en) * | 2002-08-06 | 2004-03-04 | Sony Corp | Data output circuit and integrated circuit having the same |
| JP2005051317A (en) * | 2003-07-29 | 2005-02-24 | Sunx Ltd | Signal output circuit, detection switch, and multiple optical axis photoelectric switch |
| JP2005229264A (en) * | 2004-02-12 | 2005-08-25 | Sunx Ltd | Signal input circuit and relay unit circuit |
| JP3700315B2 (en) * | 1997-03-11 | 2005-09-28 | 三菱電機株式会社 | Control board |
-
2009
- 2009-03-30 JP JP2009082221A patent/JP4862912B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130216A (en) * | 1983-12-16 | 1985-07-11 | Hitachi Ltd | Buffer circuit |
| JPS6415433A (en) * | 1987-07-10 | 1989-01-19 | Mitsubishi Heavy Ind Ltd | Turbo-compound system |
| JPH06119280A (en) * | 1992-10-06 | 1994-04-28 | Nec Eng Ltd | Data processor |
| JPH10256893A (en) * | 1997-03-07 | 1998-09-25 | Mitsubishi Electric Corp | Interface circuit for controller |
| JP3700315B2 (en) * | 1997-03-11 | 2005-09-28 | 三菱電機株式会社 | Control board |
| JP2004072434A (en) * | 2002-08-06 | 2004-03-04 | Sony Corp | Data output circuit and integrated circuit having the same |
| JP2005051317A (en) * | 2003-07-29 | 2005-02-24 | Sunx Ltd | Signal output circuit, detection switch, and multiple optical axis photoelectric switch |
| JP2005229264A (en) * | 2004-02-12 | 2005-08-25 | Sunx Ltd | Signal input circuit and relay unit circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020010295A (en) * | 2018-07-12 | 2020-01-16 | パナソニックＩｐマネジメント株式会社 | Input-output device |
| WO2021100326A1 (en) * | 2019-11-20 | 2021-05-27 | 株式会社村田製作所 | Signal output device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4862912B2 (en) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4807431B2 (en) | Input interface circuit | |
| US7414330B2 (en) | Power switch device | |
| TWI325130B (en) | Led current driving system for lcos display | |
| US7129654B2 (en) | Flashing light control apparatus and method thereof | |
| US8525437B2 (en) | Device for controlling current of LED | |
| JP5459168B2 (en) | Output circuit and output device | |
| US20120223686A1 (en) | Voltage regulating apparatus with switching and linear operational modes | |
| JP4862912B2 (en) | Output interface circuit | |
| JP2003143000A5 (en) | ||
| JP7404778B2 (en) | Semiconductor relay module and semiconductor relay circuit | |
| TW201621897A (en) | Switch circuit for voltage | |
| US7999413B2 (en) | Power supply control circuit | |
| JP5459161B2 (en) | Input circuit and input device | |
| TW201624165A (en) | Voltage adjusting circuit and all-in-one computer incorporating the circuit | |
| CN107210741B (en) | digital output circuit, printed wiring board and industrial equipment | |
| JP7380084B2 (en) | Semiconductor relay module and semiconductor relay circuit | |
| US20130124880A1 (en) | Power supply device for central processing unit | |
| EP1882308B1 (en) | Integrated driver circuit structure | |
| US20100182072A1 (en) | Patch panel | |
| JP2020010201A (en) | Signal processing device | |
| JP7081347B2 (en) | Semiconductor relay module and semiconductor relay circuit | |
| JP2012205001A (en) | Signal output device and robot controller | |
| JP2009302303A (en) | Semiconductor integrated circuit device | |
| JP2005142595A (en) | Control board | |
| JP2008067464A (en) | Semiconductor integrated circuit, load driving system, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4862912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |