JP2010239025A - Processing method of semiconductor wafer - Google Patents

Processing method of semiconductor wafer Download PDF

Info

Publication number
JP2010239025A
JP2010239025A JP2009087132A JP2009087132A JP2010239025A JP 2010239025 A JP2010239025 A JP 2010239025A JP 2009087132 A JP2009087132 A JP 2009087132A JP 2009087132 A JP2009087132 A JP 2009087132A JP 2010239025 A JP2010239025 A JP 2010239025A
Authority
JP
Japan
Prior art keywords
sheet
wafer
grinding
surface protection
protection sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009087132A
Other languages
Japanese (ja)
Inventor
Atsushi Maeda
淳 前田
Michio Kanai
道生 金井
Akinori Sato
明徳 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2009087132A priority Critical patent/JP2010239025A/en
Publication of JP2010239025A publication Critical patent/JP2010239025A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide, in a process of making a semiconductor wafer ultra-thin and also separating to individual chips, a processing method of the semiconductor wafer which does not cause contamination by infiltrating grinding water by surely protecting the surface of the wafer and easily peels off a sheet after the grinding process. <P>SOLUTION: The processing method of the semiconductor wafer includes a step of pasting a surface protecting sheet 20 on a circuit surface 10S and forming half-cut grooves 10K by performing half-cut dicing of the wafer 10 from the surface protecting sheet 20 side, a step of pasting a grinding sheet 30 over the surface protecting sheet 20 and grinding the rear surface of the wafer 10, a step of hardening the surface protecting sheet 20 by irradiating ultraviolet ray from the sheet side after dividing the wafer 10 into individual chips 18 by this grinding, and further a step of peeling off the surface protecting sheet 20 after reducing the contact area to the individualized chip 18 by heat-shrinking. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体ウエハの加工方法、特に極薄化するウエハの加工方法に関する。   The present invention relates to a method for processing a semiconductor wafer, and more particularly to a method for processing a wafer to be extremely thinned.

情報端末機器の小型化、多機能化が急速に進む中、それらに搭載される半導体装置については、薄型化、高密度化が必要とされている。特にメモリチップにおいては、シリコンウエハを極限まで薄く加工し、多層化することで高容量化が図られている。このような半導体装置の傾向に対応して、半導体加工プロセスにおいては、ウエハの極薄加工が重要となっており、様々な極薄加工法が考案されている。   As information terminal devices are rapidly becoming smaller and more multifunctional, semiconductor devices mounted on them are required to be thinner and higher in density. In particular, in a memory chip, a silicon wafer is processed as thin as possible to increase the capacity by multilayering. Corresponding to the trend of such semiconductor devices, in the semiconductor processing process, the ultra-thin processing of the wafer is important, and various ultra-thin processing methods have been devised.

極薄加工法の一つとして、先ダイシングプロセス(DBGプロセス・例えば特許文献1)が有望視されている。DBGプロセスにおいては、裏面研削に先立ってウエハの回路面側からハーフカットダイシングを行い、その後、研削と同時にウエハをチップ化する。この極薄加工のためのDBGプロセスでは、一般に、ウエハの表面を保護する表面保護用シートの剥離力、すなわち剥離に必要な力をあえて低下させておく必要がある。表面保護用シートを剥離する際のウエハの破損を防止するためであり、特に、厚さが100μm以下程度であるウエハ(チップ)は非常に脆質であるため、剥離力の低い表面保護用シートが必要となる。   As one of ultra-thin processing methods, a prior dicing process (DBG process, for example, Patent Document 1) is considered promising. In the DBG process, half-cut dicing is performed from the circuit surface side of the wafer prior to back surface grinding, and then the wafer is chipped simultaneously with grinding. In this DBG process for ultra-thin processing, it is generally necessary to deliberately reduce the peeling force of the surface protection sheet that protects the surface of the wafer, that is, the force necessary for peeling. This is to prevent the wafer from being damaged when the surface protection sheet is peeled off. In particular, since the wafer (chip) having a thickness of about 100 μm or less is very brittle, the surface protection sheet having a low peeling force. Is required.

一方、表面保護用シートは、ウエハの裏面研削時に用いられる研削水等からウエハの回路面を保護するためのものであるため、裏面研削時にはウエハに十分に粘着していることも要求される。以上のように、表面保護用シートに対する相反する要求性能を満たすために、エネルギー線硬化型の表面保護用シートが広く用いられている。エネルギー線照射前には十分な粘着力を有し、エネルギー線の照射によって剥離が容易となるためである。   On the other hand, since the surface protection sheet is for protecting the circuit surface of the wafer from grinding water or the like used when grinding the back surface of the wafer, it is also required to be sufficiently adhered to the wafer during back surface grinding. As described above, in order to satisfy the contradictory performance requirements for the surface protection sheet, the energy ray curable surface protection sheet is widely used. This is because it has a sufficient adhesive force before irradiation with energy rays and can be easily peeled off by irradiation with energy rays.

特開2001−127029号公報JP 2001-127029 A

近年のメモリーチップの高容量化に伴い、ウエハの回路表面の極微細化、高密度化が進んでいるため、個片化されたチップには微細な凹凸が多く設けられていることが多い。このように、チップの実表面積が見かけの表面積に比べて大変広くなる傾向にあるため、エネルギー線硬化型シートにエネルギー線を照射しても、剥離力を十分に低下させることができない場合がある。この場合、表面保護用シートの剥離時に、ウエハ(チップ)が破損するという問題が生じ得る。この問題は、特に、薄いウエハ(チップ)において顕著である。   With the recent increase in capacity of memory chips, the miniaturization and high density of the circuit surface of the wafer are progressing, so that the chips that are singulated often have many fine irregularities. Thus, since the actual surface area of the chip tends to be very large compared to the apparent surface area, even if the energy ray curable sheet is irradiated with energy rays, the peeling force may not be sufficiently reduced. . In this case, there may be a problem that the wafer (chip) is damaged when the surface protection sheet is peeled off. This problem is particularly remarkable in a thin wafer (chip).

そこで、予め剥離力が十分に低い表面保護用シートを用いる場合、表面保護用シートに十分な粘着性を持たせることはできない。この結果、ウエハが表面保護用シートによって十分に保護されなくなる。例えば、ウエハの裏面研削時に、研削水がウエハの回路面に浸入して回路面が汚染されるといった問題が生じ得る。   Therefore, when a surface protective sheet having a sufficiently low peel strength is used in advance, the surface protective sheet cannot have sufficient adhesiveness. As a result, the wafer is not sufficiently protected by the surface protection sheet. For example, when grinding the back surface of the wafer, there may be a problem that grinding water enters the circuit surface of the wafer and the circuit surface is contaminated.

そこで本発明は、半導体ウエハを極薄型化してチップ個片化するプロセスにおいても、ウエハの表面を確実に保護するとともに、研削工程の後にはシートを容易に剥離する半導体ウエハの加工プロセスを提供することを目的とする。   Therefore, the present invention provides a semiconductor wafer processing process that reliably protects the surface of the wafer and easily peels off the sheet after the grinding process even in the process of making the semiconductor wafer extremely thin and chip-divided. For the purpose.

本発明における半導体ウエハの加工方法は、以下の工程を備えることを特徴とする。すなわち、ウエハの回路面に表面保護用シートを貼付した状態で、表面保護用シート側からウエハのハーフカットダイシングを行うダイシング工程と、研削用シートを表面保護用シートに貼付する貼付工程と、ウエハの裏面を研削してウエハをチップに個片化する研削工程と、表面保護用シートを処理して表面保護用シートと回路面との接触面積を低減させる処理工程と、処理された表面保護用シートおよび研削用シートを剥離する剥離工程である。また、上述の研削工程においては、厚さが50μm以下になるまでウエハを研削することが好ましい。   A method for processing a semiconductor wafer according to the present invention includes the following steps. That is, with the surface protection sheet attached to the circuit surface of the wafer, a dicing step of performing half-cut dicing of the wafer from the surface protection sheet side, an attaching step of attaching the grinding sheet to the surface protection sheet, and the wafer Grinding process for grinding the back surface of the wafer to divide the wafer into chips, a processing process for processing the surface protection sheet to reduce the contact area between the surface protection sheet and the circuit surface, and for the treated surface protection It is a peeling process which peels a sheet | seat and the sheet | seat for grinding. In the above grinding step, it is preferable to grind the wafer until the thickness becomes 50 μm or less.

本発明によれば、半導体ウエハを極薄型化してチップ個片化するプロセスにおいても、ウエハの表面を確実に保護してチッピング、チップの破損等の不具合を発生させないとともに、研削工程の後にはシートを容易に剥離する半導体ウエハの加工プロセスを実現できる。   According to the present invention, even in the process of thinning a semiconductor wafer into chips, the surface of the wafer is reliably protected so that defects such as chipping and chip breakage do not occur, and the sheet is formed after the grinding process. It is possible to realize a processing process of a semiconductor wafer that easily peels off.

回路面にチップがボンディングされたウエハに、表面保護用シートが貼付された状態を示す断面図である。It is sectional drawing which shows the state by which the sheet | seat for surface protection was affixed on the wafer by which the chip | tip was bonded to the circuit surface. ウエハのハーフカットダイシングを行うダイシング工程を示す断面図である。It is sectional drawing which shows the dicing process which performs the half cut dicing of a wafer. 研削用シートを表面保護用シートに重ねて貼付する貼付工程を示す断面図である。It is sectional drawing which shows the sticking process which piles up and sticks the sheet | seat for grinding on the sheet | seat for surface protection. 個片化したチップの研削面に転写テープを貼付した状態を示す断面図である。It is sectional drawing which shows the state which stuck the transfer tape on the grinding surface of the chip | tip separated into pieces. 表面保護用シートを加熱して収縮させる処理工程を示す断面図である。It is sectional drawing which shows the process process which heats and shrinks the surface protection sheet.

以下、本実施形態における半導体ウエハの加工方法につき説明する。この加工方法は、表面保護用シートおよび研削用シートを活用したDBGプロセスである。図1は、ウエハに、表面保護用シートが貼付された状態を示す断面図である。図2は、ウエハのハーフカットダイシングを行うダイシング工程を示す断面図である。   The semiconductor wafer processing method in this embodiment will be described below. This processing method is a DBG process utilizing a surface protecting sheet and a grinding sheet. FIG. 1 is a cross-sectional view showing a state where a surface protection sheet is attached to a wafer. FIG. 2 is a cross-sectional view showing a dicing process for performing half-cut dicing of the wafer.

ウエハ10の回路面10Sに、表面保護用シート20を貼付する。   A surface protection sheet 20 is attached to the circuit surface 10 </ b> S of the wafer 10.

回路面10Sに表面保護用シート20を貼付したままの状態で、表面保護用シート20側からウエハ10のハーフカットダイシングを行う(図2参照、ダイシング工程)。ハーフカットダイシングとは、ウエハを完全に切断しないように切り込むダイシング方法である。このダイシング工程により、ハーフカット溝10Kを複数形成する。ハーフカット溝10Kは、ウエハ10に対する適度な切り込み深さを有しており、ウエハ10の裏面10Rまでは達していない。ダイシング工程において、表面保護用シート20はウエハ10のハーフカット時に切断されるが、表面保護用シート20によって回路面10Sに対する切削水等の浸入が防止される。   Half-cut dicing of the wafer 10 is performed from the surface protection sheet 20 side with the surface protection sheet 20 still attached to the circuit surface 10S (see FIG. 2, dicing process). Half-cut dicing is a dicing method in which a wafer is cut so as not to be cut completely. A plurality of half-cut grooves 10K are formed by this dicing process. The half cut groove 10K has an appropriate cutting depth with respect to the wafer 10, and does not reach the back surface 10R of the wafer 10. In the dicing process, the surface protection sheet 20 is cut when the wafer 10 is half-cut, but the surface protection sheet 20 prevents cutting water or the like from entering the circuit surface 10S.

ダイシング工程の次に、研削用シート30を切断された表面保護用シート20に貼付する(図3参照、貼付工程)。   Next to the dicing step, the grinding sheet 30 is pasted to the cut surface protecting sheet 20 (see FIG. 3, pasting step).

このように、研削用シート30と表面保護用シート20とを積層させた状態で、グラインダを用いてウエハ10の裏面10Rを研削する。この研削時には、回路面10Sが、表面保護用シート20に積層させた研削用シート30により、ハーフカット溝10Kを介した研削水の浸入等から保護される。   Thus, the back surface 10R of the wafer 10 is ground using a grinder in a state where the grinding sheet 30 and the surface protection sheet 20 are laminated. At the time of this grinding, the circuit surface 10S is protected from the intrusion of grinding water through the half cut groove 10K by the grinding sheet 30 laminated on the surface protection sheet 20.

グラインダが、ハーフカット溝10Kの底面を越えて所定のチップの厚さまでウエハ10を研削することにより、ウエハ10を、ハーフカット溝10Kにより隔てられた多数のチップに分割、個片化する(研削工程)。例えば、厚さが50μm以下の極薄となるように、ウエハ10を研削する。こうして個片化されたチップは、表面保護用シート20に積層された研削用シート30により固定されているため、チップが散逸することもなく、また、チップ同士の接触による破損等も防止される。   The grinder grinds the wafer 10 beyond the bottom surface of the half-cut groove 10K to a predetermined chip thickness, so that the wafer 10 is divided into a large number of chips separated by the half-cut groove 10K and separated into pieces (grinding). Process). For example, the wafer 10 is ground so that the thickness is as extremely thin as 50 μm or less. The chips thus separated are fixed by the grinding sheet 30 laminated on the surface protection sheet 20, so that the chips are not dissipated, and damage due to contact between the chips is prevented. .

図4は、個片化したチップの研削面に転写テープ16を貼付した状態を示す断面図である。図5は、表面保護用シート20を処理して収縮させる処理工程を示す断面図である。   FIG. 4 is a cross-sectional view showing a state in which the transfer tape 16 is attached to the ground surface of the separated chip. FIG. 5 is a cross-sectional view illustrating a processing step in which the surface protecting sheet 20 is processed and contracted.

表面保護用シート20の硬化後、個片化チップ18の裏面(研削された面)18R側に転写テープ16を貼付する。転写テープ16は、適度な粘着性により個片化チップ18を保持する。この状態において、表面保護用シート20を処理する。処理を加熱で行う場合、加熱は、加熱炉やヒートプレート等によって行ってもよい。ヒートプレートを用いる場合は、研削用シート30側から行っても良く、転写テープ16側から行っても良い。この処理(処理工程)により、収縮性の表面保護用シート20を収縮させ、図5に示されるように、表面保護用シート20と、個片化チップ18の表面との接触面積を低減させる。また、収縮した表面保護用シート20の端部は個片化チップ18の表面から浮き上がり、個片化チップ18の表面との間にわずかな隙間が形成され得る。   After the surface protection sheet 20 is cured, the transfer tape 16 is attached to the back surface (ground surface) 18R side of the singulated chip 18. The transfer tape 16 holds the singulated chips 18 with appropriate adhesiveness. In this state, the surface protection sheet 20 is processed. When the treatment is performed by heating, the heating may be performed by a heating furnace, a heat plate, or the like. When using a heat plate, it may be performed from the grinding sheet 30 side or from the transfer tape 16 side. By this treatment (treatment step), the shrinkable surface protection sheet 20 is shrunk, and as shown in FIG. 5, the contact area between the surface protection sheet 20 and the surface of the singulated chip 18 is reduced. Further, the contracted end portion of the surface protecting sheet 20 is lifted from the surface of the individualized chip 18, and a slight gap can be formed between the surface of the individualized chip 18.

その後、表面保護用シート20と研削用シート30とを個片化チップ18から剥離する(剥離工程)。このとき、研削用シート30が表面保護用シート20に強固に接着していることで、切断された表面保護用シート20は、研削用シート30と一体で剥離することができる。また、表面保護用シート20における個片化チップ18との接触面が小さくなっている上に、表面保護用シート20の周辺部と個片化チップ18の表面との間にわずかな隙間が形成され得るため、厚さが50μm以下、特に厚さが25μm以下の極薄のチップにおいても、表面保護用シート20の剥離は、さらに容易となる。   Thereafter, the surface protecting sheet 20 and the grinding sheet 30 are peeled off from the singulated chips 18 (peeling step). At this time, since the grinding sheet 30 is firmly bonded to the surface protection sheet 20, the cut surface protection sheet 20 can be peeled integrally with the grinding sheet 30. Further, the contact surface of the surface protection sheet 20 with the individualized chips 18 is reduced, and a slight gap is formed between the peripheral portion of the surface protective sheet 20 and the surface of the individualized chips 18. Therefore, even in an extremely thin chip having a thickness of 50 μm or less, in particular, a thickness of 25 μm or less, the surface protection sheet 20 is further easily peeled off.

次に、本実施形態で用いられる表面保護用シート20について説明する。
本発明における表面保護用シート20は、基材22と粘着剤層24を含む。基材22は、何らかの処理を施すと収縮するフィルムである。基材22を収縮させるための処理としては、加熱処理が好ましい。
このような性質を有する基材22としては、ポリエチレン、ポリプロピレン、ポリメチルペンテン等のポリオレフィン、ポリエチレンテレフタレート、ポリ塩化ビニルなどが挙げられる。特に、熱収縮性ポリエチレンフィルムが好ましい。
基材22の収縮率R(%)は、以下の(1)式により算出される。基材22を120℃に加熱したときの収縮率Rは、10〜90%であることが好ましく、より好ましくは20〜80%である。基材22の収縮率Rが低い場合、個片化チップ18(図4、5等参照)からの表面保護用シート20の剥離が困難となり、収縮率Rが高い場合、剥離工程に先立って表面保護用シート20が不必要に収縮し得るからである。
R=(L−L)/L×100・・・(1)
(L(mm)は収縮前の寸法、L(mm)は加熱による収縮後の寸法)
基材22の厚さは、好ましくは2〜160μmであり、より好ましくは10〜50μmである。基材22があまりにも薄い場合、回路面10S(図1、2等参照)を十分に保護できなくなり、厚さが大き過ぎる場合、加熱による収縮が不十分となり得るからである。
また、基材22は、熱収縮するタイプの他にも、紫外線、電子線などのエネルギー線の照射によって収縮する材質を用いて形成されても良い。
表面保護用シート20の粘着剤層24は、例えばアクリル系粘着剤を主な成分とする。粘着剤層24は適度に柔らかいため、回路面10Sに貼付されると、チップ12の表面の微小な凹凸にも追従する。粘着剤層24は、紫外線などのエネルギー線の照射によって硬化し、剥離が容易になるエネルギー線硬化型粘着剤からなる層であることが好ましい。粘着剤層24の厚さは、好ましくは2〜200μmであり、より好ましくは5〜60μmである。
Next, the surface protection sheet 20 used in this embodiment will be described.
The surface protecting sheet 20 in the present invention includes a base material 22 and an adhesive layer 24. The base material 22 is a film that shrinks when subjected to some treatment. As a process for shrinking the base material 22, a heat treatment is preferable.
Examples of the substrate 22 having such properties include polyolefins such as polyethylene, polypropylene, and polymethylpentene, polyethylene terephthalate, and polyvinyl chloride. In particular, a heat-shrinkable polyethylene film is preferable.
The shrinkage ratio R (%) of the base material 22 is calculated by the following equation (1). The shrinkage ratio R when the base material 22 is heated to 120 ° C. is preferably 10 to 90%, and more preferably 20 to 80%. When the shrinkage rate R of the base material 22 is low, it becomes difficult to peel off the surface protection sheet 20 from the singulated chips 18 (see FIGS. 4 and 5, etc.), and when the shrinkage rate R is high, the surface prior to the peeling step. This is because the protective sheet 20 can shrink unnecessarily.
R = (L 1 −L 2 ) / L 1 × 100 (1)
(L 1 (mm) is a dimension before contraction, L 2 (mm) is a dimension after contraction by heating)
The thickness of the base material 22 is preferably 2 to 160 μm, more preferably 10 to 50 μm. This is because if the substrate 22 is too thin, the circuit surface 10S (see FIGS. 1 and 2) cannot be sufficiently protected, and if the thickness is too large, shrinkage due to heating may be insufficient.
Moreover, the base material 22 may be formed using the material which shrinks | contracts by irradiation of energy rays, such as an ultraviolet-ray and an electron beam, besides the type which heat-shrinks.
The pressure-sensitive adhesive layer 24 of the surface protecting sheet 20 includes, for example, an acrylic pressure-sensitive adhesive as a main component. Since the pressure-sensitive adhesive layer 24 is moderately soft, when it is affixed to the circuit surface 10S, it follows the minute irregularities on the surface of the chip 12. The pressure-sensitive adhesive layer 24 is preferably a layer made of an energy ray-curable pressure-sensitive adhesive that is cured by irradiation with energy rays such as ultraviolet rays and can be easily peeled off. The thickness of the pressure-sensitive adhesive layer 24 is preferably 2 to 200 μm, more preferably 5 to 60 μm.

続いて、本実施形態で用いられる研削用シート30について説明する。
研削用シート30は、基材32と粘着剤層34を含む。
基材32は、例えば、ポリエチレン、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリウレタン、エチレン酢酸ビニル共重合体、アイオノマー樹脂、エチレン・(メタ)アクリル酸共重合体、エチレン・(メタ)アクリル酸エステル共重合体、ポリスチレン、ポリカーボネート、フッ素樹脂、およびその水添加物または変性物等からなるフィルムで形成されている。またこれらの架橋フィルムも用いられる。上記の基材は、1種単独でも良いし、さらにこれらを2種類以上組み合わせた複合フィルムであっても良い。
基材32のヤング率は、3.0×10〜5.0×10Paの範囲内にあることが好ましく、ヤング率と基材32の厚さとの積は、1.0×10〜1.0×10N/mの範囲内にあることが好ましい。ヤング率の値や、ヤング率と厚さの積の値が上述の範囲未満であれば、研削用シート30が柔らかくなり過ぎ、研削時にウエハが割れたり、チッピング等の不具合を生じ得る。また、表面保護シート20の熱収縮により研削用シート30の形状が保たれなくなり、シートが反る等の不具合を生じる。一方、ヤング率の値等が上述の範囲を超えると、硬すぎる研削用シート30が、表面保護用シート20に追従できなくなり、表面保護用シート20から剥離してしまうおそれがあるからである。
基材32の厚さは、好ましくは10〜200μmであり、より好ましくは50〜150μmである。
粘着剤層34は、例えばアクリル系粘着剤を主な成分とする。粘着剤層34は、研削用シート30が、収縮した表面保護用シート20から剥れない強固な粘着性を有する強粘着タイプの粘着剤が選択される。粘着剤層34の厚さは、好ましくは5〜100μmであり、より好ましくは10〜50μmである。
Next, the grinding sheet 30 used in this embodiment will be described.
The grinding sheet 30 includes a base material 32 and an adhesive layer 34.
The substrate 32 is, for example, polyethylene, polypropylene, polybutene, polybutadiene, polymethylpentene, polyvinyl chloride, vinyl chloride copolymer, polyethylene terephthalate, polybutylene terephthalate, polyurethane, ethylene vinyl acetate copolymer, ionomer resin, ethylene It is formed of a film made of a (meth) acrylic acid copolymer, an ethylene / (meth) acrylic acid ester copolymer, polystyrene, polycarbonate, a fluororesin, and a water additive or a modified product thereof. These crosslinked films are also used. The above-mentioned substrate may be one kind alone, or may be a composite film in which two or more kinds are combined.
The Young's modulus of the substrate 32 is preferably in the range of 3.0 × 10 7 to 5.0 × 10 9 Pa, and the product of the Young's modulus and the thickness of the substrate 32 is 1.0 × 10 3. It is preferable that it exists in the range of -1.0 * 10 < 7 > N / m. If the value of Young's modulus or the product of Young's modulus and thickness is less than the above range, the grinding sheet 30 becomes too soft, and the wafer may be cracked during grinding, or problems such as chipping may occur. In addition, the shape of the grinding sheet 30 is not maintained due to the thermal contraction of the surface protection sheet 20, which causes problems such as warping of the sheet. On the other hand, if the value of Young's modulus or the like exceeds the above range, the grinding sheet 30 that is too hard cannot follow the surface protection sheet 20 and may be peeled off from the surface protection sheet 20.
The thickness of the base material 32 becomes like this. Preferably it is 10-200 micrometers, More preferably, it is 50-150 micrometers.
The pressure-sensitive adhesive layer 34 includes, for example, an acrylic pressure-sensitive adhesive as a main component. As the pressure-sensitive adhesive layer 34, a strong pressure-sensitive adhesive that has strong adhesiveness that prevents the grinding sheet 30 from peeling off from the contracted surface protecting sheet 20 is selected. The thickness of the pressure-sensitive adhesive layer 34 is preferably 5 to 100 μm, more preferably 10 to 50 μm.

以下、本実施形態における、表面保護用シート20と研削用シート30の実施例の成分ならびに製造方法につき説明する。   Hereinafter, components and manufacturing methods of Examples of the surface protecting sheet 20 and the grinding sheet 30 in the present embodiment will be described.

まず、実施例1における表面保護用シート20の配合につき、説明する。各配合量は、固形分換算の値を示す。アクリル酸n−ブチル70重量部、メタクリル酸メチル10重量部、アクリル酸2−ヒドロキシエチル20重量部の共重合体を作成し、アクリル酸2−ヒドロキシエチルの水酸基の80%に対しメタクリロイルオキシエチルイソシアナートを付加させ、アクリル系粘着剤とした。このアクリル系粘着剤100重量部に、イソシアナート系架橋剤(日本ポリウレタン社製・コロネートL)0.185重量部を加え、実施例1の表面保護用シート20における粘着剤層24の組成物を製造した。   First, the formulation of the surface protecting sheet 20 in Example 1 will be described. Each compounding quantity shows the value of solid content conversion. A copolymer of 70 parts by weight of n-butyl acrylate, 10 parts by weight of methyl methacrylate and 20 parts by weight of 2-hydroxyethyl acrylate was prepared, and methacryloyloxyethyl isocyanate was 80% of the hydroxyl groups of 2-hydroxyethyl acrylate. Nart was added to make an acrylic adhesive. 0.185 parts by weight of an isocyanate-based crosslinking agent (manufactured by Nippon Polyurethane Co., Ltd., Coronate L) is added to 100 parts by weight of this acrylic pressure-sensitive adhesive, and the composition of the pressure-sensitive adhesive layer 24 in the surface protection sheet 20 of Example 1 is added. Manufactured.

この粘着剤層組成物を、剥離処理された厚さ38μmのポリエチレンテレフタレートフィルム上に厚さ20μmとなるように塗布し、100℃で1分間加熱した。こうして形成された粘着剤層24を、基材22を形成するための収縮性ポリエチレンフィルムと貼合して転写し、実施例1の表面保護用シート20とした。   This pressure-sensitive adhesive layer composition was applied on a 38 μm-thick polyethylene terephthalate film that had been subjected to a release treatment so as to have a thickness of 20 μm, and heated at 100 ° C. for 1 minute. The pressure-sensitive adhesive layer 24 thus formed was bonded and transferred to a shrinkable polyethylene film for forming the base material 22 to obtain the surface protecting sheet 20 of Example 1.

なお、基材22を形成した収縮性ポリエチレンフィルムは、厚さが35μmであり、120℃に加熱したときの収縮率が50%であった。   The shrinkable polyethylene film on which the substrate 22 was formed had a thickness of 35 μm, and the shrinkage rate when heated to 120 ° C. was 50%.

なお収縮率R(%)は、ポリエチレンフィルムにおける収縮前の寸法L(mm)と、加熱による収縮後の寸法L(mm)とから、以下の(1)式により算出した。
R=(L−L)/L×100・・・(1)
The shrinkage ratio R (%) was calculated by the following equation (1) from the dimension L 1 (mm) before shrinkage in the polyethylene film and the dimension L 2 (mm) after shrinkage due to heating.
R = (L 1 −L 2 ) / L 1 × 100 (1)

実施例1の研削用シート30としては、粘着剤層34の厚さが40μmであるアクリル系強粘着フィルムを用いた。この研削用シート30においては、基材32のヤング率が4600MPa、厚さが100μmであり、ヤング率と厚さの積は、460,000N/mであった。   As the grinding sheet 30 of Example 1, an acrylic strong adhesive film having a pressure-sensitive adhesive layer 34 having a thickness of 40 μm was used. In this grinding sheet 30, the substrate 32 had a Young's modulus of 4600 MPa and a thickness of 100 μm, and the product of the Young's modulus and the thickness was 460,000 N / m.

実施例2では、120℃加熱時の収縮率が70%である収縮性ポリエチレンを用いて、表面保護用シート20の基材22を形成した他、実施例1と同じ表面保護用シート20および研削用シート30を用いた。また、実施例3では、120℃加熱時の収縮率が30%の収縮性ポリエチレンを基材22として用いた他、実施例1、2と同じ表面保護用シート20および研削用シート30を用いた。   In Example 2, the base material 22 of the surface protecting sheet 20 was formed using shrinkable polyethylene having a shrinkage ratio of 70% when heated at 120 ° C., and the same surface protecting sheet 20 and grinding as in Example 1 were performed. The sheet 30 for use was used. In Example 3, the same surface protecting sheet 20 and grinding sheet 30 as in Examples 1 and 2 were used in addition to the use of shrinkable polyethylene having a shrinkage rate of 30% when heated at 120 ° C. as the base material 22. .

次に、実施例1〜3の表面保護用シート20および研削用シート30の評価試験と結果につき説明する。   Next, evaluation tests and results of the surface protecting sheet 20 and the grinding sheet 30 of Examples 1 to 3 will be described.

まず、直径8インチ、厚さ725μmのダミーウエハにおける回路面に、ラミネータ(リンテック株式会社製RAD−3510F/12)を用いて、上述の熱収縮性の表面保護用シート20を貼付した。次に、ダイシング装置(ディスコ株式会社製、DFD6361)を用いて、回路面に対して表面保護用シート20とともにウエハのハーフカットダイシングを行い、幅35μm、深さ50μmの格子状の溝を形成した。   First, the heat-shrinkable surface protective sheet 20 described above was attached to the circuit surface of a dummy wafer having a diameter of 8 inches and a thickness of 725 μm using a laminator (RAD-3510F / 12 manufactured by Lintec Corporation). Next, using a dicing apparatus (DFD 6361, manufactured by DISCO Corporation), half-cut dicing of the wafer was performed on the circuit surface together with the surface protection sheet 20 to form a lattice-like groove having a width of 35 μm and a depth of 50 μm. .

次に、ラミネータ(リンテック株式会社製RAD−3510F/12)を用いて、研削用シート30を表面保護用シート20上に貼付した。そして、裏面研磨装置(ディスコ(株)製、DGP8760)にてダミーウエハの厚さが20μmとなるまで極薄化研削すると同時に個片化チップ18(12mm×12mm)へと個片化した。   Next, the grinding sheet 30 was pasted on the surface protection sheet 20 using a laminator (RAD-3510F / 12, manufactured by Lintec Corporation). Then, ultrathin grinding was performed until the thickness of the dummy wafer became 20 μm with a backside polishing apparatus (DGP 8760, manufactured by Disco Corporation), and at the same time, individualized chips 18 (12 mm × 12 mm) were separated.

その後、紫外線照射ユニット付きテープマウンタ(リンテック社製、RAD−2700F/12)を用いて、シート面側から紫外線を照射し、転写テープ16を個片化チップ18の研削面側に貼付した。そして80℃のホットプレート上に転写テープ16面が接するように30秒間、静置して表面保護用シート20を加熱収縮させた。こうして収縮させた表面保護用シート20と研削用シート30とを、転写テープ16により保持された個片化チップ18から剥離した。   Thereafter, ultraviolet rays were irradiated from the sheet surface side using a tape mounter with an ultraviolet irradiation unit (RAD-2700F / 12, manufactured by Lintec Corporation), and the transfer tape 16 was attached to the grinding surface side of the singulated chips 18. Then, the surface protection sheet 20 was heated and shrunk by allowing to stand for 30 seconds so that the surface of the transfer tape 16 was in contact with an 80 ° C. hot plate. The surface protective sheet 20 and the grinding sheet 30 thus contracted were peeled off from the singulated chips 18 held by the transfer tape 16.

表面保護用シート20と研削用シート30との剥離後に、個片化チップ18の表面への研削水の浸入、汚染の有無を観察、評価した。また、チップが破損することなく、すべてのチップが転写シートに転写されるかを評価した。
表1は、実施例の評価試験の結果を示す。
After the surface protecting sheet 20 and the grinding sheet 30 were peeled off, the penetration of grinding water into the surface of the singulated chip 18 and the presence or absence of contamination were observed and evaluated. Further, it was evaluated whether all the chips were transferred to the transfer sheet without damaging the chips.
Table 1 shows the results of the evaluation tests of the examples.

Figure 2010239025
Figure 2010239025

表1の結果から明らかであるように、本発明の実施例においては、研削水の浸入や個片化チップ18の表面汚染も観察されなかった。また、全てのチップが破損することなく転写シートに転写されており、剥離不良は発生しなかった。以上のことから明らかであるように、本発明の実施例においては、ダイシング工程にて表面保護用シート20がウエハ10を確実に保護しており、研削水のウエハ表面への浸入を研削用シート30が確実に防止しており、さらに極薄のチップから表面保護用シート20および研削用シート30を問題なしに剥離することができたという、全般的に良好な結果が示された。   As is clear from the results in Table 1, in the examples of the present invention, neither infiltration of grinding water nor surface contamination of the singulated chips 18 was observed. Further, all chips were transferred to the transfer sheet without being damaged, and no peeling failure occurred. As is apparent from the above, in the embodiment of the present invention, the surface protection sheet 20 reliably protects the wafer 10 in the dicing step, and the grinding water is prevented from entering the wafer surface. No. 30 reliably prevents the surface protection sheet 20 and the grinding sheet 30 from being peeled off from an extremely thin chip without any problem.

以上のように本実施形態によれば、表面保護用シート20および研削用シート30を併用したDBGプロセスにより、ウエハ10を極薄化するための裏面研削においても、ウエハ10の表面を確実に保護して研削水の浸入による汚染等を防止し、さらにチップを破損することなしにシートを剥離することが可能である。   As described above, according to the present embodiment, the surface of the wafer 10 is reliably protected even in the back surface grinding for making the wafer 10 extremely thin by the DBG process using the surface protecting sheet 20 and the grinding sheet 30 in combination. Thus, it is possible to prevent contamination due to the ingress of grinding water and to peel the sheet without damaging the chip.

これは、十分な粘着性のある表面保護用シート20をウエハ10に貼付し、表面保護用シート20ごとハーフカットダイシングを行うことにより回路面10Sを確実に保護する(図2等参照)とともに、研削用シート30を積層させた状態でウエハ裏面を研削する(図4等参照)ため、個片化されたチップの表面を研削用シート30によって保護することができるからである。さらに、このように粘着性の高い表面保護用シート20を、ウエハ10およびチップの表面を保護する役目を終えた後で加熱し、収縮させた(図5等参照)ことにより、剥離を容易にしたためである。   This is because the surface protection sheet 20 with sufficient adhesiveness is affixed to the wafer 10 and the circuit surface 10S is reliably protected by performing half-cut dicing together with the surface protection sheet 20 (see FIG. 2 and the like) This is because the back surface of the wafer is ground in a state where the grinding sheets 30 are stacked (see FIG. 4 and the like), so that the surface of the singulated chips can be protected by the grinding sheet 30. Further, the surface-protecting sheet 20 having such a high adhesion is heated and contracted after finishing the role of protecting the wafer 10 and the surface of the chip (see FIG. 5 and the like), so that peeling can be easily performed. This is because.

10 ウエハ
10K ハーフカット溝
10R 裏面
10S 回路面
16 転写テープ
18 個片化チップ
20 表面保護用シート
22 基材
24 粘着剤層
30 研削用シート
32 基材
34 粘着剤層
DESCRIPTION OF SYMBOLS 10 Wafer 10K Half cut groove 10R Back surface 10S Circuit surface 16 Transfer tape 18 Divided chip 20 Surface protection sheet 22 Base material 24 Adhesive layer 30 Grinding sheet 32 Base material 34 Adhesive layer

Claims (2)

ウエハの回路面に表面保護用シートを貼付した状態で、前記表面保護用シート側から前記ウエハのハーフカットダイシングを行うダイシング工程と、
研削用シートを前記表面保護用シートに貼付する貼付工程と、
前記ウエハの裏面を研削して前記ウエハをチップに個片化する研削工程と、
前記表面保護用シートを処理して前記表面保護用シートと前記回路面との接触面積を低減させる処理工程と、
処理された前記表面保護用シートおよび前記研削用シートを剥離する剥離工程とを備えることを特徴とする半導体ウエハの加工方法。
A dicing step of performing half-cut dicing of the wafer from the surface protection sheet side with the surface protection sheet attached to the circuit surface of the wafer;
An attaching step of attaching a grinding sheet to the surface protecting sheet;
Grinding the back surface of the wafer to separate the wafer into chips;
A treatment step of treating the surface protection sheet to reduce a contact area between the surface protection sheet and the circuit surface;
A method for processing a semiconductor wafer, comprising: a peeling step of peeling the treated surface protecting sheet and the grinding sheet.
前記研削工程において、前記ウエハを厚さが50μm以下になるまで研削することを特徴とする請求項1に記載の半導体ウエハの加工方法。   2. The semiconductor wafer processing method according to claim 1, wherein, in the grinding step, the wafer is ground until the thickness becomes 50 [mu] m or less.
JP2009087132A 2009-03-31 2009-03-31 Processing method of semiconductor wafer Pending JP2010239025A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009087132A JP2010239025A (en) 2009-03-31 2009-03-31 Processing method of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009087132A JP2010239025A (en) 2009-03-31 2009-03-31 Processing method of semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2010239025A true JP2010239025A (en) 2010-10-21

Family

ID=43093077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009087132A Pending JP2010239025A (en) 2009-03-31 2009-03-31 Processing method of semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2010239025A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031956A (en) * 1996-12-19 2004-01-29 Lintec Corp Adhesive sheet for manufacturing chips
JP2009027054A (en) * 2007-07-23 2009-02-05 Lintec Corp Manufacturing method for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031956A (en) * 1996-12-19 2004-01-29 Lintec Corp Adhesive sheet for manufacturing chips
JP2009027054A (en) * 2007-07-23 2009-02-05 Lintec Corp Manufacturing method for semiconductor device

Similar Documents

Publication Publication Date Title
TWI634189B (en) Surface protection sheet
JP5117629B1 (en) Adhesive tape for wafer processing
EP1880843A1 (en) Pressure-sensitive adhesive sheet for use in dicing
CN107924864B (en) Ultraviolet-curable adhesive sheet for back grinding after semiconductor wafer half-dicing
TW200815561A (en) Method for working object to be worked
TW201117279A (en) Adhesive sheet for supporting and protecting semiconductor wafer and method for grinding back of semiconductor wafer
JP2015056446A (en) Adhesive tape for protection of semiconductor wafer surface and method for processing semiconductor wafer
JP5379377B2 (en) Surface protection sheet and semiconductor wafer grinding method
JP2005116610A (en) Processing method of semiconductor wafer, and adhesive sheet for processing semiconductor wafer
JP2015185691A (en) Adhesive tape for semiconductor wafer processing, manufacturing method thereof, and method for processing semiconductor wafer
JP2009188010A (en) Support for use of fragile member, and treatment method of the fragile member
JP5997478B2 (en) Surface protection sheet
WO2015146856A1 (en) Adhesive tape for semiconductor wafer processing and method for processing semiconductor wafer
JP5522773B2 (en) Semiconductor wafer holding method, chip body manufacturing method, and spacer
JP2008251934A (en) Manufacturing method of semiconductor chip
KR102290466B1 (en) A film-form baking material, and a film-form baking material having a support sheet
JP2012169548A (en) Pickup method of chip-shaped component
TWI744253B (en) Manufacturing method of semiconductor device
JP2010239030A (en) Method of processing semiconductor wafer
JP2012209385A (en) Pickup tape and method of manufacturing chipped components
JP2010192535A (en) Method of manufacturing semiconductor device
JP2009130333A (en) Manufacturing method of semiconductor device
JP2010239025A (en) Processing method of semiconductor wafer
JP2005243910A (en) Manufacturing method of semiconductor chip
JP6264865B2 (en) Dicing film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130813