JP2010238901A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010238901A
JP2010238901A JP2009084999A JP2009084999A JP2010238901A JP 2010238901 A JP2010238901 A JP 2010238901A JP 2009084999 A JP2009084999 A JP 2009084999A JP 2009084999 A JP2009084999 A JP 2009084999A JP 2010238901 A JP2010238901 A JP 2010238901A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
film
peripheral portion
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009084999A
Other languages
Japanese (ja)
Inventor
Osamu Kuwabara
治 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009084999A priority Critical patent/JP2010238901A/en
Publication of JP2010238901A publication Critical patent/JP2010238901A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a silicon substrate having a thickness thinner than before when manufacturing a semiconductor device having a structure which covers the side surface of the silicon substrate with a sealing film and covers the lower surface of the substrate with a lower layer protection film. <P>SOLUTION: A semiconductor wafer 21 except for its periphery is thinned by steps of: forming the sealing film 11 on the wafer 21, and forming a recessed portion 31 in the wafer by grinding its bottom surface side except for its periphery using a rotational grinding stone 30. In this case, the presence of the sealing film 11 and the removal of the periphery of the wafer 21 enable the semiconductor wafer 21 to hardly be broken even if the wafer 21 is thinned than before, that is, enable the thickness of the silicon substrate 1 to be thinner than before. For example, the thickness of the silicon substrate 1 can significantly be thinned to be 20 to 30 μm. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

従来の半導体装置には、CSP(Chip Size Package)と呼ばれるものが知られている(例えば、特許文献1参照)。この半導体装置では、半導体基板上に設けられた絶縁膜の上面に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられている。この場合、半導体基板の側面および下面を保護するために、半導体基板の側面を封止膜で覆い、下面を下層保護膜で覆っている。   A conventional semiconductor device is known as a CSP (Chip Size Package) (see, for example, Patent Document 1). In this semiconductor device, a plurality of wirings are provided on the upper surface of the insulating film provided on the semiconductor substrate, a columnar electrode is provided on the upper surface of the connection pad portion of the wiring, and a sealing film is provided on the upper surface of the insulating film including the wiring. The upper surface is provided so as to be flush with the upper surface of the columnar electrode. In this case, in order to protect the side surface and the lower surface of the semiconductor substrate, the side surface of the semiconductor substrate is covered with a sealing film, and the lower surface is covered with a lower layer protective film.

特開2001−144121号公報(図15)Japanese Patent Laid-Open No. 2001-144121 (FIG. 15)

ところで、上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板(以下、半導体ウエハという)の上面側に、絶縁膜、配線および柱状電極が形成されたものを準備する。次に、半導体ウエハの下面を、ダイシングテープの上面に剥離層を介して設けられた下層保護膜の上面に貼り付ける。   By the way, in the above conventional semiconductor device manufacturing method, first, a semiconductor substrate having a wafer state (hereinafter referred to as a semiconductor wafer) on which an insulating film, wiring, and columnar electrodes are formed is prepared. Next, the lower surface of the semiconductor wafer is attached to the upper surface of a lower protective film provided on the upper surface of the dicing tape via a release layer.

次に、絶縁膜側から各半導体装置形成領域間にハーフカットにより下層保護膜の厚さ方向の中間位置まで達する所定幅の溝を形成する。この状態では、溝の形成により、半導体ウエハは個々の半導体基板に分離されている。次に、溝内およびその上方と配線および柱状電極を含む絶縁膜の上面に封止膜を形成する。次に、溝の幅方向中央部において封止膜および下層保護膜を切断する。   Next, a groove having a predetermined width is formed from the insulating film side to each intermediate position in the thickness direction of the lower protective film by half-cutting between the semiconductor device formation regions. In this state, the semiconductor wafer is separated into individual semiconductor substrates by forming the grooves. Next, a sealing film is formed in and above the groove and on the upper surface of the insulating film including the wiring and the columnar electrode. Next, the sealing film and the lower protective film are cut at the center in the width direction of the groove.

次に、柱状電極および封止膜の上面にサポートテープを貼り付ける。次に、ダイシングテープおよび剥離層を剥離し、下層保護膜をそのまま残存させる。次に、サポートテープを剥離する。かくして、半導体基板の側面を封止膜で覆い、下面を下層保護膜で覆った構造の半導体装置が得られる。   Next, a support tape is attached to the upper surfaces of the columnar electrode and the sealing film. Next, the dicing tape and the release layer are peeled off, and the lower protective film is left as it is. Next, the support tape is peeled off. Thus, a semiconductor device having a structure in which the side surface of the semiconductor substrate is covered with the sealing film and the lower surface is covered with the lower protective film is obtained.

ところで、上記従来の半導体装置の製造方法では、半導体基板の厚さを薄くする場合には、半導体ウエハの下面を下層保護膜の上面に貼り付ける前に、半導体ウエハの下面を研削することになる。しかしながら、半導体ウエハの下面を研削するとき、その上面側に封止膜が形成されていないので、半導体ウエハの厚さを薄くし過ぎると、半導体ウエハが割れやすくなるため、半導体基板の厚さを薄くするのに限界があるという問題がある。   By the way, in the conventional method for manufacturing a semiconductor device, when the thickness of the semiconductor substrate is reduced, the lower surface of the semiconductor wafer is ground before the lower surface of the semiconductor wafer is attached to the upper surface of the lower protective film. . However, since the sealing film is not formed on the upper surface side when the lower surface of the semiconductor wafer is ground, if the thickness of the semiconductor wafer is made too thin, the semiconductor wafer is likely to be cracked. There is a problem that there is a limit to thinning.

そこで、この発明は、半導体基板の厚さをより一層薄くすることができる半導体装置の製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device in which the thickness of a semiconductor substrate can be further reduced.

請求項1に記載の発明は、一面上に集積回路に接続された電極用接続パッド部および、該電極用接続パッド部に接続された外部接続用バンプ電極が形成された半導体ウエハの底面を研削し、該半導体ウエハの底面に下層保護膜を形成した後、個々の半導体装置に分離する半導体装置の製造方法において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成して、前記半導体ウエハの周辺部を除く部分を薄くする工程と、前記凹部内に下層保護膜を形成する工程と、前記半導体ウエハの周辺部および前記下層保護膜を研削して、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程と、を有することを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部を除く部分を薄くする工程の前に、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの一面側に溝を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記下層保護膜を薄くする工程の後、前記ダイシングストリートに沿って前記封止膜および前記下層保護膜を切断して、個々の半導体装置に分離する工程を有することを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記外部接続用バンプ電極の周囲に封止膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第1の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記第1の保護テープを剥離する工程を有することを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記凹部内に下層保護膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第2の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程の後に、前記第2の保護テープを剥離する工程を有することを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記凹部内に下層保護膜を形成する工程の後、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程の前に、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの一面側に溝を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程の後、前記ダイシングストリートに沿って前記封止膜および前記下層保護膜を切断して、個々の半導体装置に分離する工程を有することを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の前に、前記電極用接続パッド部および前記外部接続用バンプ電極を含む前記絶縁膜上に第1の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記第1の保護テープを剥離する工程を有することを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記外部接続用バンプ電極の周囲に封止膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第2の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程の後に、前記第2の保護テープを剥離する工程を有することを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程は、前記半導体ウエハの周辺部の内側に配置された円板状の研削砥石部を自転させながら前記半導体ウエハの中心を中心にして公転させ、且つ、徐々に下降させる工程であることを特徴とするものである。
請求項11に記載の発明は、請求項10に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程は、前記半導体ウエハの周辺部を除く部分の厚さを20〜30μmとする工程であることを特徴とするものである。
請求項12に記載の発明は、請求項9に記載の発明において、前記溝の深さは、前記半導体基板の上面下において、前記半導体基板の厚さプラス30〜50μmとすることを特徴とするものである。
請求項13に記載の発明は、請求項10に記載の発明において、前記半導体ウエハの周辺部の幅は2〜3mmであることを特徴とするものである。
請求項14に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程は、一部を前記半導体ウエハの外側に配置された円板状の研削砥石部を自転させながら前記半導体ウエハの中心を中心にして公転させ、且つ、徐々に下降させる工程であることを特徴とするものである。
請求項15に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記凹部の内面に遮光膜を形成する工程を有することを特徴とするものである。
請求項16に記載の発明は、請求項14に記載の発明において、前記遮光膜は金属によって形成することを特徴とするものである。
請求項17に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの一面上に絶縁膜を形成する工程を有し、前記電極用接続パッド部は、前記絶縁膜上に形成された配線の接続パッド部であることを特徴とするものである。
According to the first aspect of the present invention, the bottom surface of the semiconductor wafer on which the electrode connection pad portion connected to the integrated circuit and the external connection bump electrode connected to the electrode connection pad portion are formed on one surface is ground. Then, after forming the lower layer protective film on the bottom surface of the semiconductor wafer, in the manufacturing method of the semiconductor device separated into individual semiconductor devices, the bottom surface side except the peripheral portion of the semiconductor wafer is ground to form a recess, A step of thinning a portion excluding the peripheral portion of the semiconductor wafer; a step of forming a lower protective film in the recess; and a peripheral portion of the semiconductor wafer by grinding the peripheral portion of the semiconductor wafer and the lower protective film And a step of thinning the lower protective film.
According to a second aspect of the present invention, in the first aspect of the present invention, before the step of thinning the portion excluding the peripheral portion of the semiconductor wafer, the one surface of the semiconductor wafer in the dicing street and portions corresponding to both sides thereof A step of forming a groove on the side, and a step of forming a sealing film around the external connection bump electrode.
According to a third aspect of the present invention, in the invention of the second aspect, after the step of thinning the lower protective film, the sealing film and the lower protective film are cut along the dicing street, And a step of separating the semiconductor device.
According to a fourth aspect of the invention, in the third aspect of the invention, after the step of forming a sealing film around the external connection bump electrode, the external connection bump electrode and the sealing film are formed. A step of affixing a first protective tape, and a step of peeling the first protective tape after the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess. It is what.
The invention according to claim 5 is the invention according to claim 4, wherein after the step of forming a lower protective film in the recess, a second protective tape is formed on the external connection bump electrode and the sealing film. And a step of peeling off the second protective tape after the step of grinding the peripheral portion of the semiconductor wafer and the lower protective film.
According to a sixth aspect of the present invention, in the first aspect of the present invention, after the step of forming a lower protective film in the recess, before the step of thinning the peripheral portion of the semiconductor wafer and the lower protective film And a step of forming a groove on one surface side of the semiconductor wafer in a portion corresponding to the dicing street and both sides thereof, and a step of forming a sealing film around the bump electrode for external connection. is there.
The invention according to claim 7 is the invention according to claim 6, wherein after the step of thinning the peripheral portion of the semiconductor wafer and the lower protective film, the sealing film and the lower protective layer along the dicing street It has a step of cutting the film and separating it into individual semiconductor devices.
According to an eighth aspect of the present invention, in the invention according to the seventh aspect, before the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess, the electrode connection pad portion and the external portion are formed. A step of affixing a first protective tape on the insulating film including the bump electrode for connection; and a step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess. It has the process of peeling a protective tape, It is characterized by the above-mentioned.
The invention according to claim 9 is the invention according to claim 8, wherein after the step of forming a sealing film around the external connection bump electrode, the external connection bump electrode and the sealing film are formed. A step of applying a second protective tape, and a step of peeling the second protective tape after the step of grinding the peripheral portion of the semiconductor wafer and the lower protective film. is there.
According to a tenth aspect of the present invention, in the first aspect of the invention, the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form the concave portion is disposed inside the peripheral portion of the semiconductor wafer. This is a step of revolving around the center of the semiconductor wafer while rotating the disk-shaped grinding wheel portion and gradually lowering it.
According to an eleventh aspect of the present invention, in the invention according to the tenth aspect, the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form the concave portion includes the thickness of the portion excluding the peripheral portion of the semiconductor wafer. It is a process which makes thickness 20-30 micrometers.
The invention according to claim 12 is the invention according to claim 9, wherein the depth of the groove is set to the thickness of the semiconductor substrate plus 30 to 50 μm below the upper surface of the semiconductor substrate. Is.
The invention described in claim 13 is the invention described in claim 10, wherein the width of the peripheral portion of the semiconductor wafer is 2 to 3 mm.
According to a fourteenth aspect of the present invention, in the first aspect of the invention, the step of grinding the peripheral portion of the semiconductor wafer and the lower protective film is a disc-like shape in which a part is disposed outside the semiconductor wafer. This is a step of revolving around the center of the semiconductor wafer while rotating the grinding wheel portion and gradually lowering it.
According to a fifteenth aspect of the present invention, in the first aspect of the invention, after the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a concave portion, a light shielding film is formed on the inner surface of the concave portion. It has the process, It is characterized by the above-mentioned.
The invention described in claim 16 is characterized in that, in the invention described in claim 14, the light shielding film is formed of a metal.
According to a seventeenth aspect of the present invention, in the first aspect of the invention, the method includes a step of forming an insulating film on one surface of the semiconductor wafer, and the electrode connection pad portion is formed on the insulating film. It is a connection pad portion of the wiring.

この発明によれば、半導体ウエハの周辺部を除く底面側を研削して凹部を形成して、半導体ウエハの周辺部を除く部分を薄くしているので、半導体ウエハの周辺部の残存により、半導体ウエハの厚さをより一層薄くしても、半導体ウエハが割れにくいようにすることができ、ひいては半導体基板の厚さをより一層薄くすることができる。   According to the present invention, the bottom surface side excluding the peripheral portion of the semiconductor wafer is ground to form the concave portion, and the portion excluding the peripheral portion of the semiconductor wafer is thinned. Even if the thickness of the wafer is further reduced, it is possible to make the semiconductor wafer difficult to break, and thus the thickness of the semiconductor substrate can be further reduced.

この発明の第1実施形態としての製造方法により製造された半導体装置の一例の断面図。Sectional drawing of an example of the semiconductor device manufactured by the manufacturing method as 1st Embodiment of this invention. 図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。Sectional drawing of what was initially prepared in an example of the manufacturing method of the semiconductor device shown in FIG. 図2に続く工程の断面図。Sectional drawing of the process following FIG. 図3に続く工程の断面図。Sectional drawing of the process following FIG. 図4に続く工程の断面図。Sectional drawing of the process following FIG. 図5に続く工程の断面図。Sectional drawing of the process following FIG. 図6に続く工程の断面図。Sectional drawing of the process following FIG. 図7に続く工程の断面図。Sectional drawing of the process following FIG. 図8に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図9に続く工程の断面図。Sectional drawing of the process following FIG. 図10に続く工程の断面図。Sectional drawing of the process following FIG. 図11に続く工程の断面図。Sectional drawing of the process following FIG. 図12に続く工程の断面図。Sectional drawing of the process following FIG. 図13に続く工程の断面図。Sectional drawing of the process following FIG. 図14に続く工程の断面図。FIG. 15 is a sectional view of a step following FIG. 14. 図15に続く工程の断面図。FIG. 16 is a cross-sectional view of the process following FIG. 15. この発明の第2実施形態としての製造方法により製造された半導体装置の一例の断面図。Sectional drawing of an example of the semiconductor device manufactured by the manufacturing method as 2nd Embodiment of this invention. 図17に示す半導体装置の製造方法の一例において、所定の工程の断面図。FIG. 18 is a cross-sectional view of a predetermined step in the example of the method for manufacturing the semiconductor device shown in FIG. 17. 図18に続く工程の断面図。FIG. 19 is a cross-sectional view of the process following FIG. 18. 図19に続く工程の断面図。FIG. 20 is a cross-sectional view of the process following FIG. 19. 図20に続く工程の断面図。FIG. 21 is a cross-sectional view of the process following FIG. 20. 図21に続く工程の断面図。FIG. 22 is a sectional view of a step following FIG. 21. 図22に続く工程の断面図。FIG. 23 is a sectional view of a step following FIG. 22; 図23に続く工程の断面図。FIG. 24 is a sectional view of a step following FIG. 23. 図24に続く工程の断面図。FIG. 25 is a sectional view of a step following FIG. 24. 図25に続く工程の断面図。FIG. 26 is a sectional view of a step following FIG. 25. 図26に続く工程の断面図。FIG. 27 is a sectional view of a step following FIG. 26; 図27に続く工程の断面図。FIG. 28 is a sectional view of a step following FIG. 27. 図28に続く工程の断面図。FIG. 29 is a sectional view of a step following FIG. 28. 図29に続く工程の断面図。FIG. 30 is a sectional view of a step following FIG. 29; 図30に続く工程の断面図。FIG. 31 is a sectional view of a step following FIG. 30. この発明の第3実施形態としての製造方法により製造された半導体装置の一例の断面図。Sectional drawing of an example of the semiconductor device manufactured by the manufacturing method as 3rd Embodiment of this invention. 図30に示す半導体装置の製造方法の一例において、所定の工程の断面図。FIG. 31 is a cross-sectional view of a predetermined step in the example of the method for manufacturing the semiconductor device shown in FIG. 30.

(第1実施形態)
図1はこの発明の第1実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが、実際にはシリコン基板1の上面周辺部に多数配列されている。
(First embodiment)
FIG. 1 shows a cross-sectional view of an example of a semiconductor device manufactured by the manufacturing method as the first embodiment of the present invention. This semiconductor device is generally called a CSP and includes a silicon substrate (semiconductor substrate) 1. On the upper surface of the silicon substrate 1, elements constituting an integrated circuit having a predetermined function, for example, elements (not shown) such as a transistor, a diode, a resistor, and a capacitor are formed. A connection pad 2 made of an aluminum-based metal or the like connected to each element is provided. Although only two connection pads 2 are shown in the figure, a large number are actually arranged around the upper surface of the silicon substrate 1.

接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなるパッシベーション膜(絶縁膜)3が設けられ、接続パッド2の中央部はパッシベーション膜3に設けられた開口部4を介して露出されている。パッシベーション膜3の上面にはポリイミド系樹脂等からなる保護膜(絶縁膜)5が設けられている。パッシベーション膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。   A passivation film (insulating film) 3 made of silicon oxide or the like is provided on the upper surface of the silicon substrate 1 excluding the central part of the connection pad 2, and the central part of the connection pad 2 is provided through an opening 4 provided in the passivation film 3. Is exposed. A protective film (insulating film) 5 made of polyimide resin or the like is provided on the upper surface of the passivation film 3. An opening 6 is provided in the protective film 5 in a portion corresponding to the opening 4 of the passivation film 3.

保護膜5の上面には配線7が設けられている。配線7は、保護膜5の上面に設けられた銅等からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線7の一端部は、保護膜5の開口部6およびパッシベーション膜3の開口部4を介して接続パッド2に接続されている。   A wiring 7 is provided on the upper surface of the protective film 5. The wiring 7 has a two-layer structure of a base metal layer 8 made of copper or the like provided on the upper surface of the protective film 5 and an upper metal layer 9 made of copper provided on the upper surface of the base metal layer 8. One end of the wiring 7 is connected to the connection pad 2 through the opening 6 of the protective film 5 and the opening 4 of the passivation film 3.

配線7の接続パッド部(電極用接続パッド部)上面には銅からなる柱状電極(外部接続用バンプ電極)10が設けられている。配線7を含む保護膜5の上面において柱状電極10の周囲およびシリコン基板1、パッシベーション膜3、保護膜5の側面にはエポキシ系樹脂等からなる封止膜11が設けられている。柱状電極10は、その上面が封止膜11の上面と面一乃至数μm低くなるように設けられている。柱状電極10の上面には半田ボール12が設けられている。   A columnar electrode (external connection bump electrode) 10 made of copper is provided on the upper surface of the connection pad portion (electrode connection pad portion) of the wiring 7. A sealing film 11 made of epoxy resin or the like is provided on the upper surface of the protective film 5 including the wiring 7 around the columnar electrodes 10 and on the side surfaces of the silicon substrate 1, the passivation film 3, and the protective film 5. The columnar electrode 10 is provided so that the upper surface thereof is flush with the upper surface of the sealing film 11 by several μm. A solder ball 12 is provided on the upper surface of the columnar electrode 10.

ここで、シリコン基板1、パッシベーション膜3および保護膜5の側面に設けられた封止膜11の下面はシリコン基板1の下面と面一となっている。シリコン基板1の下面およびシリコン基板1、パッシベーション膜3および保護膜5の側面に設けられた封止膜11の下面にはエポキシ系樹脂等からなる下層保護膜13が設けられている。この状態では、シリコン基板1の側面は封止膜11によって覆われ、シリコン基板1の下面および封止膜11の下面は下層保護膜13によって覆われている。   Here, the lower surface of the sealing film 11 provided on the side surfaces of the silicon substrate 1, the passivation film 3, and the protective film 5 is flush with the lower surface of the silicon substrate 1. A lower protective film 13 made of epoxy resin or the like is provided on the lower surface of the silicon substrate 1 and the lower surface of the sealing film 11 provided on the side surfaces of the silicon substrate 1, the passivation film 3 and the protective film 5. In this state, the side surface of the silicon substrate 1 is covered with the sealing film 11, and the lower surface of the silicon substrate 1 and the lower surface of the sealing film 11 are covered with the lower protective film 13.

ここで、この半導体装置の厚さを示せば、限定する意味ではないが、シリコン基板1の下面から封止膜11の上面までの厚さは100μm程度であり、柱状電極10の高さは50μm程度であり、シリコン基板1の厚さは20〜30μmのかなり薄いものとなっている。   Here, the thickness of the semiconductor device is not limited, but the thickness from the lower surface of the silicon substrate 1 to the upper surface of the sealing film 11 is about 100 μm, and the height of the columnar electrode 10 is 50 μm. The thickness of the silicon substrate 1 is quite thin, 20-30 μm.

次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に、接続パッド2、パッシベーション膜3、保護膜5、下地金属層8および上部金属層9からなる2層構造の配線7および柱状電極10が形成されたものを準備する。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, on a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21), two layers comprising a connection pad 2, a passivation film 3, a protective film 5, a base metal layer 8 and an upper metal layer 9 are formed. A structure in which the structure wiring 7 and the columnar electrode 10 are formed is prepared.

この場合、市販されている半導体ウエハ21の厚さは、図1に示すシリコン基板1の厚さ(20〜30μm)よりもかなり厚くなっている。例えば、半導体ウエハ21の直径が300mm(12インチ)、200mm(8インチ)であると、厚さは775μm程度、670μm程度とかなり厚くなっている。勿論、本発明は、市販品以外の半導体ウエハを用いて製造することができるものであり、半導体ウエハ21の厚さも、以下に示す製造方法に適したものを採用することができるものであって、上記市販品の半導体ウエハ21の厚さは、単なる参考である。ここで、図2において、符号22で示す領域はダイシングストリートである。ダイシングストリート22で囲まれた半導体装置形成領域は3個のみを図示するが、実際には半導体ウエハ21の周辺部を除く領域の行方向および列方向に多数配列されている。   In this case, the thickness of the commercially available semiconductor wafer 21 is considerably thicker than the thickness (20 to 30 μm) of the silicon substrate 1 shown in FIG. For example, when the diameter of the semiconductor wafer 21 is 300 mm (12 inches) and 200 mm (8 inches), the thickness is considerably thick, such as about 775 μm and 670 μm. Of course, the present invention can be manufactured by using a semiconductor wafer other than a commercially available product, and the thickness of the semiconductor wafer 21 can also be adapted to the manufacturing method shown below. The thickness of the commercially available semiconductor wafer 21 is merely a reference. Here, in FIG. 2, the area | region shown with the code | symbol 22 is a dicing street. Although only three semiconductor device formation regions surrounded by the dicing streets 22 are shown in the figure, a large number are actually arranged in the row direction and the column direction of the region excluding the peripheral portion of the semiconductor wafer 21.

さて、図2に示すものを準備したら、次に、図3に示すように、ブレード23を準備する。このブレード23は円板状の砥石からなり、その刃先の断面形状は半円形状となっており、その厚さはダイシングストリート22の幅よりもある程度厚くなっている。例えば、ブレード23の厚さは30〜60μmであり、その刃先の半円形状部の長さは15〜30μmである。 2 is prepared, next, as shown in FIG. 3, the blade 23 is prepared. The blade 23 is made of a disc-shaped grindstone, the cutting edge has a semicircular cross-sectional shape, and its thickness is somewhat thicker than the width of the dicing street 22. For example, the thickness of the blade 23 is 30 to 60 μm, and the length of the semicircular portion of the blade edge is 15 to 30 μm.

そして、このブレード23を用いて、ダイシングストリート22およびその両側に対応する部分における保護膜5、パッシベーション膜3および半導体ウエハ21に溝24を形成する。この場合、半導体ウエハ21の上面下における溝24の深さは、図1に示すシリコン基板1の厚さとブレード23の刃先の半円形状部の長さとの和よりもやや深く、例えばシリコン基板1の厚さ(20〜30μm)プラス30〜50μmとする。 Then, using this blade 23, grooves 24 are formed in the protective film 5, the passivation film 3, and the semiconductor wafer 21 in the portions corresponding to the dicing street 22 and both sides thereof. In this case, the depth of the groove 24 below the upper surface of the semiconductor wafer 21 is slightly deeper than the sum of the thickness of the silicon substrate 1 and the length of the semicircular portion of the blade edge of the blade 23 shown in FIG. Thickness (20-30 μm) plus 30-50 μm.

ここで、半導体ウエハ21の直径が300mm(12インチ)、200mm(8インチ)であると、当初の厚さは775μm程度、670μm程度であるのに対し、半導体ウエハ21の上面下における溝24の深さをシリコン基板1の厚さ(20〜30μm)プラス30〜50μmとすると、半導体ウエハ21の当初の厚さに対して溝24の深さはかなり浅くなる。このように、溝24の深さがかなり浅いと、溝24を形成しても、半導体ウエハ21が反りにくく、また強度が低下しにくいようにすることができる。   Here, when the diameter of the semiconductor wafer 21 is 300 mm (12 inches) and 200 mm (8 inches), the initial thickness is about 775 μm and about 670 μm, whereas the groove 24 below the upper surface of the semiconductor wafer 21 is formed. When the depth is set to the thickness of the silicon substrate 1 (20 to 30 μm) plus 30 to 50 μm, the depth of the groove 24 is considerably shallower than the initial thickness of the semiconductor wafer 21. Thus, when the depth of the groove 24 is considerably shallow, even if the groove 24 is formed, the semiconductor wafer 21 is hardly warped, and the strength is not easily lowered.

次に、図4に示すように、溝24内およびその上方と配線7および柱状電極10を含む保護膜5の上面に、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、封止膜11をその厚さが柱状電極10の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極10の上面は封止膜11によって覆われている。   Next, as shown in FIG. 4, a thermosetting resin made of an epoxy resin or the like is applied to the upper surface of the protective film 5 including the wiring 7 and the columnar electrode 10 in and above the groove 24 by spin coating or screen printing. The sealing film 11 is formed so as to have a thickness greater than the height of the columnar electrode 10 by applying and curing by, for example. Therefore, in this state, the upper surface of the columnar electrode 10 is covered with the sealing film 11.

次に、封止膜11の上面側を適宜に研削し、図5に示すように、柱状電極10の上面を露出させ、且つ、この露出された柱状電極10の上面を含む封止膜11の上面を平坦化する。柱状電極10の上面にバリや酸化膜が形成されている場合には、柱状電極10の上面を数μmエッチングして、これらを除去する。次に、図6に示すように、柱状電極10および封止膜11の上面に、基材フィルム26の下面に粘着剤27が設けられた第1の保護テープ25を貼り付ける。   Next, the upper surface side of the sealing film 11 is appropriately ground to expose the upper surface of the columnar electrode 10 and the sealing film 11 including the exposed upper surface of the columnar electrode 10 as shown in FIG. Flatten the top surface. If burrs or oxide films are formed on the upper surface of the columnar electrode 10, the upper surface of the columnar electrode 10 is etched by several μm to remove them. Next, as shown in FIG. 6, the first protective tape 25 in which the adhesive 27 is provided on the lower surface of the base film 26 is attached to the upper surfaces of the columnar electrode 10 and the sealing film 11.

次に、図6に示すものの上下を反転して、図7に示すように、半導体ウエハ21の底面(封止膜11等が形成された面とは反対の面)を上に向ける。次に、図8に示すように、研削装置28を準備する。この研削装置28は、回転円板29の下面に該回転円板29よりもやや大きめの研削砥石部30が設けられたものを有し、駆動手段(図示せず)の駆動により、回転円板29と共に研削砥石部30が回転されるようになっている。   Next, the one shown in FIG. 6 is turned upside down, and the bottom surface of the semiconductor wafer 21 (the surface opposite to the surface on which the sealing film 11 and the like are formed) is directed upward as shown in FIG. Next, as shown in FIG. 8, a grinding device 28 is prepared. The grinding device 28 has a grinding wheel portion 30 that is slightly larger than the rotating disk 29 on the lower surface of the rotating disk 29, and the rotating disk is driven by driving means (not shown). The grinding wheel 30 is rotated together with 29.

そして、研削砥石部30の下面を半導体ウエハ21の底面に当接させる。この場合、研削砥石部30の所定の周側面は半導体ウエハ21の所定の周側面よりもやや内側(例えば2〜3mm内側)に位置させる。研削砥石部30の直径は、余り小さいと、加工効率が低下するので、限定する意味ではないが、半導体ウエハ21の直径、または、以下に説明するが、加工によって形成される溝31の直径の1/4〜3/4程度が望ましい。   Then, the lower surface of the grinding wheel 30 is brought into contact with the bottom surface of the semiconductor wafer 21. In this case, the predetermined circumferential side surface of the grinding wheel 30 is positioned slightly inside (for example, 2 to 3 mm inside) than the predetermined circumferential side surface of the semiconductor wafer 21. If the diameter of the grinding wheel portion 30 is too small, the processing efficiency is lowered. Therefore, although not limited, the diameter of the semiconductor wafer 21 or the diameter of the groove 31 formed by processing is described below. About 1/4 to 3/4 is desirable.

そして、回転円板29と共に研削砥石部30を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置(少なくとも溝24の断面半円形状部の仮想下面)まで徐々に下降させると、図9に示すように、半導体ウエハ21の周辺部を除く底面側および溝24内に形成された封止膜11が研削砥石部30によって研削され、凹部31が形成される。   Then, while rotating the grinding wheel 30 together with the rotating disk 29, it revolves around the center of the semiconductor wafer 21 and is set at a preset height position (at least the virtual lower surface of the semicircular section of the groove 24). 9, the sealing film 11 formed in the bottom surface side and the groove 24 except for the peripheral portion of the semiconductor wafer 21 is ground by the grinding wheel 30 to form a recess 31 as shown in FIG. The

凹部31は、半導体ウエハ21の厚さが、例えば20〜30μm程度となる深さに形成し、半導体ウエハ21に形成された溝24の半円形状部を超え、溝24の直線状部の中間位置まで達するように形成する。この状態では、凹部31の形成により、半導体ウエハ21の周辺部を除いて、半導体ウエハ21は個々のシリコン基板1に分離される。また、半導体ウエハ21は、封止膜11が充填された溝24の直線状部の中間位置まで除去されるため、個々に分離されたシリコン基板1の側面は垂直な平面となる。 The recess 31 is formed to a depth at which the thickness of the semiconductor wafer 21 is, for example, about 20 to 30 μm, exceeds the semicircular portion of the groove 24 formed in the semiconductor wafer 21, and is intermediate between the linear portions of the groove 24. Form to reach the position. In this state, the semiconductor wafer 21 is separated into individual silicon substrates 1 except for the peripheral portion of the semiconductor wafer 21 by forming the recesses 31. Further, since the semiconductor wafer 21 is removed up to the intermediate position of the linear portion of the groove 24 filled with the sealing film 11, the side surfaces of the individually separated silicon substrates 1 become vertical planes.

この場合、封止膜11を形成し、半導体ウエハ21の周辺部を除く底面側を研削して凹部31を形成して、半導体ウエハ21の周辺部を除く部分を薄くしているので、封止膜11の存在および半導体ウエハ21の周辺部の残存により、半導体ウエハ21の厚さをより一層薄くしても、半導体ウエハ21が割れにくいようにすることができ、ひいてはシリコン基板1の厚さをより一層薄くすることができる。すなわち、は半導体ウエハ21の周辺部を除く部分つまりシリコン基板1の厚さは20〜30μmとかなり薄くすることができる。溝31の周囲に残存する半導体ウエハ21の周辺部の幅は例えば2〜3mmである。 In this case, since the sealing film 11 is formed, the bottom surface side excluding the peripheral portion of the semiconductor wafer 21 is ground to form the concave portion 31, and the portion excluding the peripheral portion of the semiconductor wafer 21 is thinned. Due to the presence of the film 11 and the remaining part of the periphery of the semiconductor wafer 21, even if the thickness of the semiconductor wafer 21 is further reduced, the semiconductor wafer 21 can be prevented from cracking. As a result, the thickness of the silicon substrate 1 can be reduced. It can be made even thinner. That is, the thickness of the portion excluding the peripheral portion of the semiconductor wafer 21, that is, the thickness of the silicon substrate 1, can be considerably reduced to 20 to 30 μm. The width of the peripheral portion of the semiconductor wafer 21 remaining around the groove 31 is, for example, 2 to 3 mm.

ここで、半導体ウエハ21には、その外周部に位置決め用のノッチが形成されたものと、オリエンテーションフラット部(外周形状が直線状となっている部分)を有するものとがある。ノッチが形成された半導体ウエハ21の場合には、ノッチの半導体ウエハ21の直径方向への長さが2mm未満であると、凹部31を形成したとき、半導体ウエハ21の周辺部の一部が欠けることはない。   Here, the semiconductor wafer 21 includes a semiconductor wafer 21 having a positioning notch formed on its outer peripheral portion and a semiconductor wafer 21 having an orientation flat portion (a portion having a linear outer peripheral shape). In the case of the semiconductor wafer 21 in which the notch is formed, if the length of the notch in the diameter direction of the semiconductor wafer 21 is less than 2 mm, a part of the peripheral portion of the semiconductor wafer 21 is missing when the recess 31 is formed. There is nothing.

一方、オリエンテーションフラット部を有する半導体ウエハ21の場合には、半導体ウエハ21の外周側面から凹部31の内面までの厚さが余り薄いと、凹部31を形成したとき、半導体ウエハ21がオリエンテーションフラット部において、側面の一部が欠けることになるが、それでも半導体ウエハ21が割れにくいようにすることができる。また、オリエンテーションフラット部を有する半導体ウエハ21の場合でも、半導体ウエハ21の外周側面から凹部31の内面までの厚さを調整して、オリエンテーションフラット部においても、側面に欠けが生じないようにすることもできる。   On the other hand, in the case of the semiconductor wafer 21 having the orientation flat portion, if the thickness from the outer peripheral side surface of the semiconductor wafer 21 to the inner surface of the concave portion 31 is too thin, when the concave portion 31 is formed, the semiconductor wafer 21 is in the orientation flat portion. Although a part of the side surface is missing, the semiconductor wafer 21 can still be prevented from cracking. Further, even in the case of the semiconductor wafer 21 having the orientation flat portion, the thickness from the outer peripheral side surface of the semiconductor wafer 21 to the inner surface of the recess 31 is adjusted so that the side surface is not chipped even in the orientation flat portion. You can also.

次に、柱状電極10および封止膜11の下面から第1の保護テープ25を剥離する。次に、図10に示すように、凹部31内におけるシリコン基板1の上面およびその周囲に形成された封止膜11の上面に、エポキシ系樹脂等からなる熱硬化性樹脂を印刷法、ディスペンサ法等により塗布し、硬化させることにより、下層保護膜13を形成する。この場合、下層保護膜13の上面は、直ぐ後の工程で研削するので、半導体ウエハ21の上面と面一、それよりも上側、下側のいずれであってもよい。 Next, the first protective tape 25 is peeled from the lower surfaces of the columnar electrode 10 and the sealing film 11. Next, as shown in FIG. 10, a thermosetting resin made of epoxy resin or the like is applied to the upper surface of the silicon substrate 1 in the recess 31 and the upper surface of the sealing film 11 formed therearound by a printing method or a dispenser method. The lower protective film 13 is formed by applying and curing the film. In this case, since the upper surface of the lower protective film 13 is ground in a subsequent process, it may be flush with the upper surface of the semiconductor wafer 21 or on the upper side or the lower side.

次に、図11に示すように、柱状電極10および封止膜11の下面に、基材フィルム33の上面に粘着剤34が設けられた第2の保護テープ32を貼り付ける。ここで、図9に示す第1の保護テープ25を剥離し、下層保護膜13を形成した後に、再度第2の保護テープ32を貼り付けるのは、下層保護膜13を硬化させて形成するとき、第1の保護テープ25がそのときの硬化温度に耐えることができないからである。 Next, as shown in FIG. 11, a second protective tape 32 provided with an adhesive 34 on the upper surface of the base film 33 is attached to the lower surfaces of the columnar electrode 10 and the sealing film 11. Here, after the first protective tape 25 shown in FIG. 9 is peeled off and the lower protective film 13 is formed, the second protective tape 32 is applied again when the lower protective film 13 is cured and formed. This is because the first protective tape 25 cannot withstand the curing temperature at that time.

次に、図12に示すように、回転円板35の下面に該回転円板35よりもやや小さめの研削砥石部36が設けられたものを準備する。そして、研削砥石部36の下面を半導体ウエハ21および下層保護膜13の上面に当接させる。この場合、研削砥石部36の所定の周側面は半導体ウエハ21の所定の周側面よりもやや外側に位置させる。この場合も、研削砥石部30の直径は、半導体ウエハ21の直径の1/4〜3/4程度が望ましい。 Next, as shown in FIG. 12, a rotating wheel 35 having a grinding wheel portion 36 slightly smaller than the rotating disk 35 is prepared on the lower surface. Then, the lower surface of the grinding wheel portion 36 is brought into contact with the upper surfaces of the semiconductor wafer 21 and the lower protective film 13. In this case, the predetermined peripheral side surface of the grinding wheel portion 36 is positioned slightly outside the predetermined peripheral side surface of the semiconductor wafer 21. Also in this case, the diameter of the grinding wheel 30 is preferably about ¼ to ¾ of the diameter of the semiconductor wafer 21.

そして、回転円板35と共に研削砥石部36を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置(残すべき下層保護膜13の厚さに対応する高さ位置)まで徐々に下降させると、図13に示すように、下層保護膜13および半導体ウエハ21が研削砥石部36によって研削され、下層保護膜13の厚さが予め設定された厚さとなる。 Then, while rotating the grinding wheel portion 36 together with the rotating disk 35, it revolves around the center of the semiconductor wafer 21, and is set to a preset height position (a height corresponding to the thickness of the lower protective film 13 to be left). When the film is gradually lowered to the position, as shown in FIG. 13, the lower protective film 13 and the semiconductor wafer 21 are ground by the grinding wheel portion 36, and the thickness of the lower protective film 13 becomes a preset thickness.

この場合、シリコンからなる半導体ウエハ21と樹脂からなる下層保護膜13とを同時に研削するため、研削砥石部36の砥石としては、仕上げ時点でのメッシュサイズ♯360(平均粒径40〜60μm)〜♯1500(平均粒径5〜10μm)の砥石を用いる方が望ましい。これよりも細かい砥石では、樹脂の影響で砥粒が目詰まりしてしまい、研削加工ができなくなってしまい、好ましくない。一方、これよりも粗い砥石では、仕上がりが汚くなってしまい、好ましくない。   In this case, since the semiconductor wafer 21 made of silicon and the lower protective film 13 made of resin are ground at the same time, the grinding wheel 36 has a mesh size # 360 (average particle size of 40 to 60 μm) at the time of finishing. It is desirable to use a # 1500 (average particle diameter of 5 to 10 μm) grindstone. A grindstone finer than this is not preferable because the abrasive grains are clogged by the influence of the resin, and grinding cannot be performed. On the other hand, a grindstone rougher than this is not preferable because the finish becomes dirty.

次に、柱状電極10および封止膜11の下面から第2の保護テープ32を剥離する。次に、第2の保護テープ32を剥離した後の図13に示すものの上下を反転して、図14に示すように、柱状電極10および封止膜11が形成された面側を上に向ける。次に、図15に示すように、柱状電極10の上面に半田ボール12を形成する。次に、図16に示すように、ダイシングストリート22に沿って封止膜11および下層保護膜13を切断すると、図1に示す半導体装置が複数個得られる。   Next, the second protective tape 32 is peeled from the lower surfaces of the columnar electrode 10 and the sealing film 11. Next, after the second protective tape 32 is peeled off, the one shown in FIG. 13 is turned upside down, and the surface on which the columnar electrode 10 and the sealing film 11 are formed faces upward as shown in FIG. . Next, as shown in FIG. 15, solder balls 12 are formed on the upper surface of the columnar electrode 10. Next, as shown in FIG. 16, when the sealing film 11 and the lower protective film 13 are cut along the dicing street 22, a plurality of semiconductor devices shown in FIG. 1 are obtained.

ところで、上記の半導体装置の製造方法では、図3に示すように、半導体ウエハ21の上面側にハーフカットにより溝24を形成した後に、図4に示すように、溝24内およびその上方と配線7および柱状電極10を含む保護膜5の上面に封止膜11を形成しているので、すなわち、溝24の形成により半導体ウエハ21の強度がやや低下した状態において封止膜11を形成しているので、エポキシ系樹脂等の熱硬化性樹脂からなる封止膜11を硬化させて形成するとき、封止膜11と半導体ウエハ21との熱膨張係数差に起因して、半導体ウエハ21が反りやすい。そこで、次に、エポキシ系樹脂等の熱硬化性樹脂からなる封止膜11を硬化させて形成するとき、半導体ウエハ21が反りにくいようにすることができる実施形態について説明する。   In the above semiconductor device manufacturing method, as shown in FIG. 3, after forming the groove 24 by half-cut on the upper surface side of the semiconductor wafer 21, as shown in FIG. 7 and the columnar electrode 10 are formed on the upper surface of the protective film 5, that is, the sealing film 11 is formed in a state where the strength of the semiconductor wafer 21 is slightly reduced by the formation of the groove 24. Therefore, when the sealing film 11 made of a thermosetting resin such as epoxy resin is cured and formed, the semiconductor wafer 21 warps due to a difference in thermal expansion coefficient between the sealing film 11 and the semiconductor wafer 21. Cheap. Therefore, next, an embodiment in which the semiconductor wafer 21 can be prevented from warping when the sealing film 11 made of a thermosetting resin such as an epoxy resin is cured and formed will be described.

(第2実施形態)
図17はこの発明の第2実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の下面のみに下層保護膜13を設け、シリコン基板1、パッシベーション膜3、保護膜5および下層保護膜13の側面を封止膜11で覆った点である。この場合、シリコン基板1、パッシベーション膜3、保護膜5および下層保護膜13の側面に設けられた封止膜11の下面は下層保護膜13の下面と面一となっている。
(Second Embodiment)
FIG. 17 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method according to the second embodiment of the present invention. This semiconductor device differs from the semiconductor device shown in FIG. 1 in that a lower protective film 13 is provided only on the lower surface of the silicon substrate 1 and the side surfaces of the silicon substrate 1, the passivation film 3, the protective film 5 and the lower protective film 13 are sealed. This is the point covered with the stop film 11. In this case, the lower surface of the sealing film 11 provided on the side surfaces of the silicon substrate 1, the passivation film 3, the protective film 5, and the lower protective film 13 is flush with the lower surface of the lower protective film 13.

次に、この半導体装置の製造方法の一例について説明する。この場合、図2に示すものを準備した後に、図18に示すように、配線7、柱状電極10および保護膜5の上面に、基材フィルム42の下面に粘着剤43が設けられた第1の保護テープ41を貼り付ける。次に、図18に示すものの上下を反転して、図19に示すように、半導体ウエハ21の底面(封止膜11等が形成された面とは反対の面)を上に向ける。 Next, an example of a method for manufacturing this semiconductor device will be described. In this case, after preparing what is shown in FIG. 2, as shown in FIG. 18, the adhesive 43 is provided on the lower surface of the base film 42 on the upper surface of the wiring 7, the columnar electrode 10, and the protective film 5. A protective tape 41 is affixed. Next, the one shown in FIG. 18 is turned upside down so that the bottom surface of the semiconductor wafer 21 (the surface opposite to the surface on which the sealing film 11 and the like are formed) faces upward as shown in FIG.

次に、図20に示すように、図9に示す場合と同様の回転円板29および研削砥石部30を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置まで徐々に下降させると、半導体ウエハ21の周辺部を除く底面側が研削砥石部30によって研削され、凹部31が形成される。 Next, as shown in FIG. 20, the rotating disk 29 and the grinding wheel portion 30 similar to those shown in FIG. 9 are revolved around the center of the semiconductor wafer 21 while rotating, and a predetermined height is set. When gradually lowered to the vertical position, the bottom surface side excluding the peripheral portion of the semiconductor wafer 21 is ground by the grinding wheel 30 to form a recess 31.

この場合、半導体ウエハ21の周辺部を除く底面側を研削して凹部31を形成して、半導体ウエハ21の周辺部を除く部分を薄くしているので、半導体ウエハ21の周辺部の残存により、半導体ウエハ21の厚さをより一層薄くしても、半導体ウエハ21が割れにくいようにすることができ、ひいては図17に示すシリコン基板1の厚さをより一層薄くすることができる。すなわち、半導体ウエハ21の周辺部を除く部分(シリコン基板1)の厚さは20〜30μmとかなり薄くすることができる。溝31の周囲に残存する半導体ウエハ21の周辺部の幅は例えば2〜3mmである。   In this case, the bottom surface side excluding the peripheral portion of the semiconductor wafer 21 is ground to form the recess 31, and the portion excluding the peripheral portion of the semiconductor wafer 21 is thinned. Even if the thickness of the semiconductor wafer 21 is further reduced, it is possible to make the semiconductor wafer 21 difficult to break, and thus the thickness of the silicon substrate 1 shown in FIG. 17 can be further reduced. That is, the thickness of the portion (silicon substrate 1) excluding the peripheral portion of the semiconductor wafer 21 can be made considerably thin as 20 to 30 μm. The width of the peripheral portion of the semiconductor wafer 21 remaining around the groove 31 is, for example, 2 to 3 mm.

次に、配線7、柱状電極10および保護膜5の下面から第1の保護テープ41を剥離する。次に、図21に示すように、凹部31内における半導体ウエハ21の上面に、エポキシ系樹脂等からなる熱硬化性樹脂を印刷法、ディスペンサ法等により塗布し、硬化させることにより、下層保護膜13を形成する。次に、必要に応じて、下層保護膜13および半導体ウエハ21の上面を軽く研削し、下層保護膜13および半導体ウエハ21の上面を平坦化する。次に、図21に示すものの上下を反転して、図22に示すように、柱状電極10が形成された面側を上に向ける。 Next, the first protective tape 41 is peeled off from the lower surface of the wiring 7, the columnar electrode 10 and the protective film 5. Next, as shown in FIG. 21, a lower layer protective film is formed by applying and curing a thermosetting resin made of epoxy resin or the like on the upper surface of the semiconductor wafer 21 in the recess 31 by a printing method, a dispenser method, or the like. 13 is formed. Next, if necessary, the upper surfaces of the lower protective film 13 and the semiconductor wafer 21 are lightly ground to flatten the upper surfaces of the lower protective film 13 and the semiconductor wafer 21. Next, the one shown in FIG. 21 is turned upside down, and the surface on which the columnar electrode 10 is formed faces upward as shown in FIG.

次に、図23に示すように、図3に示す場合と同様のブレード23を用いて、ダイシングストリート22およびその両側に対応する部分における保護膜5、パッシベーション膜3、半導体ウエハ21および下層保護膜13に溝24を形成する。この状態では、溝24の形成により、半導体ウエハ21はその周辺部を除いて個々のシリコン基板1に分離されている。この場合、シリコン基板1の上面下の溝24の深さは、シリコン基板1の厚さとブレード23の刃先の半円形状部の長さとの和よりもやや深く、例えばシリコン基板1の厚さ(20〜30μm)プラス30〜50μmとする。 Next, as shown in FIG. 23, using the same blade 23 as shown in FIG. 3, the protective film 5, passivation film 3, semiconductor wafer 21 and lower layer protective film in the dicing street 22 and portions corresponding to both sides thereof are used. A groove 24 is formed in 13. In this state, the semiconductor wafer 21 is separated into the individual silicon substrates 1 except for the peripheral portion by the formation of the grooves 24. In this case, the depth of the groove 24 below the upper surface of the silicon substrate 1 is slightly deeper than the sum of the thickness of the silicon substrate 1 and the length of the semicircular portion of the blade 23, for example, the thickness of the silicon substrate 1 ( 20-30 μm) plus 30-50 μm.

ここで、エポキシ系樹脂等の熱硬化性樹脂からなる下層保護膜13を硬化させて形成した後に、ダイシングストリート22およびその両側の部分における保護膜5、パッシベーション膜3、半導体ウエハ21および下層保護膜13に溝24を形成しているので、すなわち、半導体ウエハ21の上面側に強度低下の原因となる溝を形成しない状態において下層保護膜13を硬化させて形成し、その後に半導体ウエハ21の上面側に溝24を形成しているので、エポキシ系樹脂等の熱硬化性樹脂からなる下層保護膜13を硬化させて形成するとき、半導体ウエハ21が反りにくいようにすることができる。   Here, after the lower protective film 13 made of a thermosetting resin such as an epoxy resin is cured and formed, the protective film 5, the passivation film 3, the semiconductor wafer 21 and the lower protective film on the dicing street 22 and portions on both sides thereof are formed. 13, that is, the lower protective film 13 is cured and formed in a state where the groove causing the strength reduction is not formed on the upper surface side of the semiconductor wafer 21, and then the upper surface of the semiconductor wafer 21 is formed. Since the groove 24 is formed on the side, when the lower protective film 13 made of a thermosetting resin such as an epoxy resin is cured and formed, the semiconductor wafer 21 can be prevented from warping.

次に、図24に示すように、溝24内およびその上方と配線7および柱状電極10を含む保護膜5の上面に、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、封止膜11をその厚さが柱状電極10の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極10の上面は封止膜11によって覆われている。   Next, as shown in FIG. 24, a thermosetting resin made of epoxy resin or the like is applied to the upper surface of the protective film 5 including the wiring 7 and the columnar electrode 10 in and above the groove 24 by spin coating or screen printing. The sealing film 11 is formed so as to have a thickness greater than the height of the columnar electrode 10 by applying and curing by, for example. Therefore, in this state, the upper surface of the columnar electrode 10 is covered with the sealing film 11.

この場合、シリコン基板1の下面にはエポキシ系樹脂等の熱硬化性樹脂からなる比較的厚い下層保護膜13が既に形成されているので、シリコン基板1の上面側にエポキシ系樹脂等の熱硬化性樹脂からなる比較的薄い封止膜11を硬化させて形成するとき、半導体ウエハ21が反りにくいようにすることができる。ここで、下層保護膜13の材料は封止膜11の材料と同一である方が望ましい。   In this case, since a relatively thick lower layer protective film 13 made of a thermosetting resin such as an epoxy resin is already formed on the lower surface of the silicon substrate 1, a thermosetting of an epoxy resin or the like is performed on the upper surface side of the silicon substrate 1. When the relatively thin sealing film 11 made of the conductive resin is cured and formed, the semiconductor wafer 21 can be made difficult to warp. Here, the material of the lower protective film 13 is preferably the same as the material of the sealing film 11.

次に、封止膜11の上面側を適宜に研削し、図25に示すように、柱状電極10の上面を露出させ、且つ、この露出された柱状電極10の上面を含む封止膜11の上面を平坦化する。柱状電極10の上面にバリや酸化膜が形成されている場合には、柱状電極10の上面を数μmエッチングして、これらを除去する。次に、図26に示すように、柱状電極10および封止膜11の上面に、基材フィルム45の下面に粘着剤46が設けられた第2の保護テープ44を貼り付ける。   Next, the upper surface side of the sealing film 11 is appropriately ground to expose the upper surface of the columnar electrode 10 and the sealing film 11 including the exposed upper surface of the columnar electrode 10 as shown in FIG. Flatten the top surface. If burrs or oxide films are formed on the upper surface of the columnar electrode 10, the upper surface of the columnar electrode 10 is etched by several μm to remove them. Next, as shown in FIG. 26, a second protective tape 44 in which an adhesive 46 is provided on the lower surface of the base film 45 is attached to the upper surfaces of the columnar electrode 10 and the sealing film 11.

次に、図26に示すものの上下を反転して、図27に示すように、下層保護膜13が形成された面側を上に向ける。次に、図28に示すように、図12に示す場合と同様の回転円板35および研削砥石部36を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置(残すべき下層保護膜13の厚さに対応する高さ位置)まで徐々に下降させると、下層保護膜13および半導体ウエハ21が研削砥石部36によって研削され、下層保護膜13の厚さが予め設定された厚さとなる。   Next, as shown in FIG. 27, the surface shown in FIG. 26 is turned upside down so that the surface side on which the lower protective film 13 is formed faces upward. Next, as shown in FIG. 28, the rotating disk 35 and the grinding wheel portion 36 similar to those shown in FIG. 12 are rotated around the center of the semiconductor wafer 21 while rotating, and a predetermined height is set. When it is gradually lowered to the position (height position corresponding to the thickness of the lower protective film 13 to be left), the lower protective film 13 and the semiconductor wafer 21 are ground by the grinding wheel 36, and the thickness of the lower protective film 13 is reached. Is a preset thickness.

次に、柱状電極10および封止膜11の下面から第2の保護テープ44を剥離する。次に、第2の保護テープ44を剥離した後の図28に示すものの上下を反転して、図29に示すように、柱状電極10および封止膜11が形成された面側を上に向ける。次に、図30に示すように、柱状電極10の上面に半田ボール12を形成する。次に、図31に示すように、ダイシングストリート22に沿って封止膜11を切断すると、図17に示す半導体装置が複数個得られる。   Next, the second protective tape 44 is peeled from the lower surfaces of the columnar electrode 10 and the sealing film 11. Next, after the second protective tape 44 is peeled off, the one shown in FIG. 28 is turned upside down, and the surface on which the columnar electrode 10 and the sealing film 11 are formed faces upward as shown in FIG. . Next, as shown in FIG. 30, solder balls 12 are formed on the upper surface of the columnar electrode 10. Next, as shown in FIG. 31, when the sealing film 11 is cut along the dicing street 22, a plurality of semiconductor devices shown in FIG. 17 are obtained.

(第3実施形態)
図32はこの発明の第3実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1およびその周囲に設けられた封止膜11の下面と下層保護膜13との間に銅等の金属からなる遮光膜14を設けた点である。遮光膜14は、シリコン基板1の底面側からの光照射に起因する集積回路の誤動作を防止するためのものである。
(Third embodiment)
FIG. 32 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method according to the third embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the light shielding film 14 made of a metal such as copper is provided between the lower surface of the silicon substrate 1 and the sealing film 11 provided around the silicon substrate 1 and the lower protective film 13. This is the point. The light shielding film 14 is for preventing malfunction of the integrated circuit due to light irradiation from the bottom surface side of the silicon substrate 1.

次に、この半導体装置の製造方法の一例について説明する。この場合、図9に示す工程後に、図33に示すように、凹部31内におけるシリコン基板1の上面およびその周囲に形成された封止膜11の上面、溝31の内壁面および溝31の外周部における半導体ウエハ21の上面に、スパッタ法、真空蒸着法等により、銅等の金属からなる遮光膜14を形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図32に示す半導体装置が複数個得られる。 Next, an example of a method for manufacturing this semiconductor device will be described. In this case, after the step shown in FIG. 9, as shown in FIG. 33, the upper surface of the silicon substrate 1 in the recess 31 and the upper surface of the sealing film 11 formed around it, the inner wall surface of the groove 31, and the outer periphery of the groove 31 A light shielding film 14 made of a metal such as copper is formed on the upper surface of the semiconductor wafer 21 in the portion by sputtering, vacuum deposition, or the like. Thereafter, through the same steps as in the first embodiment, a plurality of semiconductor devices shown in FIG. 32 are obtained.

なお、上記第2実施形態の場合においても、シリコン基板1と下層保護膜13との間に遮光膜を設けることが可能である。その場合の製造方法は、図20に示す工程後に、半導体ウエハ21の上面全体に遮光膜を形成すればよい。この後、図21〜図30の工程を経ると、図17を参照して説明するが、シリコン基板1と下層保護膜13との間に両部材と同一の外形を有する遮光膜が設けられ、シリコン基板1、遮光膜および下層保護膜13の外周側面が封止膜11の側面で覆われた半導体装置が得られる。 In the case of the second embodiment as well, a light shielding film can be provided between the silicon substrate 1 and the lower protective film 13. In the manufacturing method in that case, a light shielding film may be formed on the entire upper surface of the semiconductor wafer 21 after the step shown in FIG. Thereafter, when the steps of FIGS. 21 to 30 are performed, a light-shielding film having the same outer shape as both members is provided between the silicon substrate 1 and the lower protective film 13, as will be described with reference to FIG. A semiconductor device in which the outer peripheral side surfaces of the silicon substrate 1, the light shielding film, and the lower protective film 13 are covered with the side surfaces of the sealing film 11 is obtained.

1 シリコン基板
2 接続パッド
3 パッシベーション膜
5 保護膜
7 配線
10 柱状電極
11 封止膜
12 半田ボール
13 下層保護膜
14 遮光膜
21 半導体ウエハ
22 ダイシングストリート
23 ブレード
24 溝
25、41 第1の保護テープ
30、36 研削砥石部
31 凹部
32、44 第2の保護テープ
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Connection pad 3 Passivation film 5 Protective film 7 Wiring 10 Columnar electrode 11 Sealing film 12 Solder ball 13 Lower layer protective film 14 Light-shielding film 21 Semiconductor wafer 22 Dicing street 23 Blade 24 Groove 25, 41 First protective tape 30 36 Grinding wheel 31 Recess 32, 44 Second protective tape

Claims (17)

一面上に集積回路に接続された電極用接続パッド部および、該電極用接続パッド部に接続された外部接続用バンプ電極が形成された半導体ウエハの底面を研削し、該半導体ウエハの底面に下層保護膜を形成した後、個々の半導体装置に分離する半導体装置の製造方法において、
前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成して、前記半導体ウエハの周辺部を除く部分を薄くする工程と、
前記凹部内に下層保護膜を形成する工程と、
前記半導体ウエハの周辺部および前記下層保護膜を研削して、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程と、
を有することを特徴とする半導体装置の製造方法。
The bottom surface of the semiconductor wafer on which the electrode connection pad portion connected to the integrated circuit and the external connection bump electrode connected to the electrode connection pad portion are formed on one surface is ground, and a lower layer is formed on the bottom surface of the semiconductor wafer. In a method for manufacturing a semiconductor device in which a protective film is formed and then separated into individual semiconductor devices,
Grinding the bottom side excluding the peripheral part of the semiconductor wafer to form a recess, and thinning the part excluding the peripheral part of the semiconductor wafer;
Forming a lower protective film in the recess;
Grinding the peripheral portion of the semiconductor wafer and the lower protective film, and thinning the peripheral portion of the semiconductor wafer and the lower protective film;
A method for manufacturing a semiconductor device, comprising:
請求項1に記載の発明において、前記半導体ウエハの周辺部を除く部分を薄くする工程の前に、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの一面側に溝を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。   In the invention according to claim 1, before the step of thinning the portion excluding the peripheral portion of the semiconductor wafer, forming a groove on one surface side of the semiconductor wafer in the dicing street and portions corresponding to both sides thereof; A method of manufacturing a semiconductor device, comprising a step of forming a sealing film around the external connection bump electrode. 請求項2に記載の発明において、前記下層保護膜を薄くする工程の後、前記ダイシングストリートに沿って前記封止膜および前記下層保護膜を切断して、個々の半導体装置に分離する工程を有することを特徴とする半導体装置の製造方法。   3. The method according to claim 2, further comprising a step of cutting the sealing film and the lower protective film along the dicing street and separating them into individual semiconductor devices after the thinning of the lower protective film. A method for manufacturing a semiconductor device. 請求項3に記載の発明において、前記外部接続用バンプ電極の周囲に封止膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第1の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記第1の保護テープを剥離する工程を有することを特徴とする半導体装置の製造方法。   In the invention according to claim 3, after the step of forming a sealing film around the external connection bump electrode, a step of attaching a first protective tape on the external connection bump electrode and the sealing film A method of manufacturing a semiconductor device, comprising: a step of peeling the first protective tape after a step of grinding a bottom surface side excluding a peripheral portion of the semiconductor wafer to form a recess. 請求項4に記載の発明において、前記凹部内に下層保護膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第2の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程の後に、前記第2の保護テープを剥離する工程を有することを特徴とする半導体装置の製造方法。   The invention according to claim 4, further comprising a step of attaching a second protective tape on the external connection bump electrode and the sealing film after the step of forming a lower protective film in the recess. A method for manufacturing a semiconductor device, comprising: a step of peeling the second protective tape after a step of grinding a peripheral portion of a semiconductor wafer and the lower protective film. 請求項1に記載の発明において、前記凹部内に下層保護膜を形成する工程の後、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程の前に、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの一面側に溝を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。   In the invention according to claim 1, after the step of forming a lower protective film in the recess, and before the step of thinning the peripheral portion of the semiconductor wafer and the lower protective film, it corresponds to the dicing street and both sides thereof. A method of manufacturing a semiconductor device, comprising: forming a groove on one side of the semiconductor wafer in a portion; and forming a sealing film around the external connection bump electrode. 請求項6に記載の発明において、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程の後、前記ダイシングストリートに沿って前記封止膜および前記下層保護膜を切断して、個々の半導体装置に分離する工程を有することを特徴とする半導体装置の製造方法。   8. The semiconductor device according to claim 6, wherein after the step of thinning the peripheral portion of the semiconductor wafer and the lower protective film, the sealing film and the lower protective film are cut along the dicing street to obtain individual semiconductors. A method for manufacturing a semiconductor device, comprising a step of separating the device. 請求項7に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の前に、前記電極用接続パッド部および前記外部接続用バンプ電極を含む前記絶縁膜上に第1の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記第1の保護テープを剥離する工程を有することを特徴とする半導体装置の製造方法。   8. The insulating film including the electrode connection pad portion and the external connection bump electrode before the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess. A step of affixing a first protective tape thereon, and a step of removing the first protective tape after the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess. A method of manufacturing a semiconductor device. 請求項8に記載の発明において、前記外部接続用バンプ電極の周囲に封止膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第2の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程の後に、前記第2の保護テープを剥離する工程を有することを特徴とする半導体装置の製造方法。   The process according to claim 8, wherein after the step of forming a sealing film around the external connection bump electrode, a step of attaching a second protective tape on the external connection bump electrode and the sealing film And a step of peeling the second protective tape after the step of grinding the peripheral portion of the semiconductor wafer and the lower protective film. 請求項1に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程は、前記半導体ウエハの周辺部の内側に配置された円板状の研削砥石部を自転させながら前記半導体ウエハの中心を中心にして公転させ、且つ、徐々に下降させる工程であることを特徴とする半導体装置の製造方法。   In the invention according to claim 1, the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form the concave portion includes a disk-shaped grinding wheel portion disposed inside the peripheral portion of the semiconductor wafer. A method of manufacturing a semiconductor device, comprising the step of revolving around the center of the semiconductor wafer while rotating and gradually lowering the semiconductor wafer. 請求項10に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程は、前記半導体ウエハの周辺部を除く部分の厚さを20〜30μmとする工程であることを特徴とする半導体装置の製造方法。   In the invention according to claim 10, the step of forming the concave portion by grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer is a step of setting the thickness of the portion excluding the peripheral portion of the semiconductor wafer to 20 to 30 μm. A method for manufacturing a semiconductor device, comprising: 請求項9に記載の発明において、前記溝の深さは、前記半導体基板の上面下において、前記半導体基板の厚さプラス30〜50μmとすることを特徴とする半導体装置の製造方法。   10. The method of manufacturing a semiconductor device according to claim 9, wherein the depth of the groove is a thickness of the semiconductor substrate plus 30 to 50 [mu] m below the upper surface of the semiconductor substrate. 請求項10に記載の発明において、前記半導体ウエハの周辺部の幅は2〜3mmであることを特徴とする半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 10, wherein the width of the peripheral portion of the semiconductor wafer is 2 to 3 mm. 請求項1に記載の発明において、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程は、一部を前記半導体ウエハの外側に配置された円板状の研削砥石部を自転させながら前記半導体ウエハの中心を中心にして公転させ、且つ、徐々に下降させる工程であることを特徴とする半導体装置の製造方法。 In the invention according to claim 1, in the step of grinding the peripheral portion of the semiconductor wafer and the lower protective film, a part of the disc-shaped grinding wheel disposed on the outside of the semiconductor wafer is rotated. A method for manufacturing a semiconductor device, comprising a step of revolving around a center of a semiconductor wafer and gradually lowering the semiconductor wafer. 請求項1に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記凹部の内面に遮光膜を形成する工程を有することを特徴とする半導体装置の製造方法。 2. The semiconductor device according to claim 1, further comprising a step of forming a light shielding film on an inner surface of the recess after the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form the recess. Device manufacturing method. 請求項14に記載の発明において、前記遮光膜は金属によって形成することを特徴とする半導体装置の製造方法。 15. The method of manufacturing a semiconductor device according to claim 14, wherein the light shielding film is formed of a metal. 請求項1に記載の発明において、前記半導体ウエハの一面上に絶縁膜を形成する工程を有し、前記電極用接続パッド部は、前記絶縁膜上に形成された配線の接続パッド部であることを特徴とする半導体装置の製造方法。   The invention according to claim 1, further comprising a step of forming an insulating film on one surface of the semiconductor wafer, wherein the electrode connection pad portion is a connection pad portion of a wiring formed on the insulating film. A method of manufacturing a semiconductor device.
JP2009084999A 2009-03-31 2009-03-31 Method of manufacturing semiconductor device Pending JP2010238901A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009084999A JP2010238901A (en) 2009-03-31 2009-03-31 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009084999A JP2010238901A (en) 2009-03-31 2009-03-31 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2010238901A true JP2010238901A (en) 2010-10-21

Family

ID=43092970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009084999A Pending JP2010238901A (en) 2009-03-31 2009-03-31 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2010238901A (en)

Similar Documents

Publication Publication Date Title
TWI260051B (en) Semiconductor-device manufacturing method
US20110278722A1 (en) Semiconductor device and manufacturing method thereof
JP4497112B2 (en) Manufacturing method of semiconductor device
JP4742252B2 (en) Manufacturing method of semiconductor device
JP4725638B2 (en) Manufacturing method of semiconductor device
JP2006253402A (en) Manufacturing method of semiconductor device
JP2009021462A (en) Method for processing wafer
WO2006054606A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2012069747A (en) Semiconductor device and method of manufacturing the same
JP4725639B2 (en) Manufacturing method of semiconductor device
WO2021079879A1 (en) Semiconductor device and dicing method
JP2012084643A (en) Method and apparatus of substrate sucking
CN107017219B (en) Semiconductor device and method for manufacturing the same
TWI476882B (en) Semiconductor device and method of manufacturing same
JP2010238901A (en) Method of manufacturing semiconductor device
TWI744768B (en) Manufacturing method of semiconductor device
JP6256227B2 (en) Manufacturing method of semiconductor device
JP2009239195A (en) Method of manufacturing semiconductor device
JP2008244132A (en) Semiconductor device, and manufacturing method therefor
JP2005191485A (en) Semiconductor device
JP6558541B2 (en) Wafer processing method
JP2010192818A (en) Method of manufacturing semiconductor device
JP2010147293A (en) Method of manufacturing semiconductor device
JP2010147358A (en) Method of manufacturing semiconductor device
KR100984848B1 (en) Manufacturing method for wafer stack to protect wafer edge

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129