JP2010238901A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010238901A JP2010238901A JP2009084999A JP2009084999A JP2010238901A JP 2010238901 A JP2010238901 A JP 2010238901A JP 2009084999 A JP2009084999 A JP 2009084999A JP 2009084999 A JP2009084999 A JP 2009084999A JP 2010238901 A JP2010238901 A JP 2010238901A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- film
- peripheral portion
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
この発明は半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来の半導体装置には、CSP(Chip Size Package)と呼ばれるものが知られている(例えば、特許文献1参照)。この半導体装置では、半導体基板上に設けられた絶縁膜の上面に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられている。この場合、半導体基板の側面および下面を保護するために、半導体基板の側面を封止膜で覆い、下面を下層保護膜で覆っている。 A conventional semiconductor device is known as a CSP (Chip Size Package) (see, for example, Patent Document 1). In this semiconductor device, a plurality of wirings are provided on the upper surface of the insulating film provided on the semiconductor substrate, a columnar electrode is provided on the upper surface of the connection pad portion of the wiring, and a sealing film is provided on the upper surface of the insulating film including the wiring. The upper surface is provided so as to be flush with the upper surface of the columnar electrode. In this case, in order to protect the side surface and the lower surface of the semiconductor substrate, the side surface of the semiconductor substrate is covered with a sealing film, and the lower surface is covered with a lower layer protective film.
ところで、上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板(以下、半導体ウエハという)の上面側に、絶縁膜、配線および柱状電極が形成されたものを準備する。次に、半導体ウエハの下面を、ダイシングテープの上面に剥離層を介して設けられた下層保護膜の上面に貼り付ける。 By the way, in the above conventional semiconductor device manufacturing method, first, a semiconductor substrate having a wafer state (hereinafter referred to as a semiconductor wafer) on which an insulating film, wiring, and columnar electrodes are formed is prepared. Next, the lower surface of the semiconductor wafer is attached to the upper surface of a lower protective film provided on the upper surface of the dicing tape via a release layer.
次に、絶縁膜側から各半導体装置形成領域間にハーフカットにより下層保護膜の厚さ方向の中間位置まで達する所定幅の溝を形成する。この状態では、溝の形成により、半導体ウエハは個々の半導体基板に分離されている。次に、溝内およびその上方と配線および柱状電極を含む絶縁膜の上面に封止膜を形成する。次に、溝の幅方向中央部において封止膜および下層保護膜を切断する。 Next, a groove having a predetermined width is formed from the insulating film side to each intermediate position in the thickness direction of the lower protective film by half-cutting between the semiconductor device formation regions. In this state, the semiconductor wafer is separated into individual semiconductor substrates by forming the grooves. Next, a sealing film is formed in and above the groove and on the upper surface of the insulating film including the wiring and the columnar electrode. Next, the sealing film and the lower protective film are cut at the center in the width direction of the groove.
次に、柱状電極および封止膜の上面にサポートテープを貼り付ける。次に、ダイシングテープおよび剥離層を剥離し、下層保護膜をそのまま残存させる。次に、サポートテープを剥離する。かくして、半導体基板の側面を封止膜で覆い、下面を下層保護膜で覆った構造の半導体装置が得られる。 Next, a support tape is attached to the upper surfaces of the columnar electrode and the sealing film. Next, the dicing tape and the release layer are peeled off, and the lower protective film is left as it is. Next, the support tape is peeled off. Thus, a semiconductor device having a structure in which the side surface of the semiconductor substrate is covered with the sealing film and the lower surface is covered with the lower protective film is obtained.
ところで、上記従来の半導体装置の製造方法では、半導体基板の厚さを薄くする場合には、半導体ウエハの下面を下層保護膜の上面に貼り付ける前に、半導体ウエハの下面を研削することになる。しかしながら、半導体ウエハの下面を研削するとき、その上面側に封止膜が形成されていないので、半導体ウエハの厚さを薄くし過ぎると、半導体ウエハが割れやすくなるため、半導体基板の厚さを薄くするのに限界があるという問題がある。 By the way, in the conventional method for manufacturing a semiconductor device, when the thickness of the semiconductor substrate is reduced, the lower surface of the semiconductor wafer is ground before the lower surface of the semiconductor wafer is attached to the upper surface of the lower protective film. . However, since the sealing film is not formed on the upper surface side when the lower surface of the semiconductor wafer is ground, if the thickness of the semiconductor wafer is made too thin, the semiconductor wafer is likely to be cracked. There is a problem that there is a limit to thinning.
そこで、この発明は、半導体基板の厚さをより一層薄くすることができる半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device in which the thickness of a semiconductor substrate can be further reduced.
請求項1に記載の発明は、一面上に集積回路に接続された電極用接続パッド部および、該電極用接続パッド部に接続された外部接続用バンプ電極が形成された半導体ウエハの底面を研削し、該半導体ウエハの底面に下層保護膜を形成した後、個々の半導体装置に分離する半導体装置の製造方法において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成して、前記半導体ウエハの周辺部を除く部分を薄くする工程と、前記凹部内に下層保護膜を形成する工程と、前記半導体ウエハの周辺部および前記下層保護膜を研削して、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程と、を有することを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部を除く部分を薄くする工程の前に、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの一面側に溝を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記下層保護膜を薄くする工程の後、前記ダイシングストリートに沿って前記封止膜および前記下層保護膜を切断して、個々の半導体装置に分離する工程を有することを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記外部接続用バンプ電極の周囲に封止膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第1の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記第1の保護テープを剥離する工程を有することを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記凹部内に下層保護膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第2の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程の後に、前記第2の保護テープを剥離する工程を有することを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記凹部内に下層保護膜を形成する工程の後、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程の前に、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの一面側に溝を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程の後、前記ダイシングストリートに沿って前記封止膜および前記下層保護膜を切断して、個々の半導体装置に分離する工程を有することを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の前に、前記電極用接続パッド部および前記外部接続用バンプ電極を含む前記絶縁膜上に第1の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記第1の保護テープを剥離する工程を有することを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記外部接続用バンプ電極の周囲に封止膜を形成する工程の後に、前記外部接続用バンプ電極および前記封止膜上に第2の保護テープを貼り付ける工程を有し、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程の後に、前記第2の保護テープを剥離する工程を有することを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程は、前記半導体ウエハの周辺部の内側に配置された円板状の研削砥石部を自転させながら前記半導体ウエハの中心を中心にして公転させ、且つ、徐々に下降させる工程であることを特徴とするものである。
請求項11に記載の発明は、請求項10に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程は、前記半導体ウエハの周辺部を除く部分の厚さを20〜30μmとする工程であることを特徴とするものである。
請求項12に記載の発明は、請求項9に記載の発明において、前記溝の深さは、前記半導体基板の上面下において、前記半導体基板の厚さプラス30〜50μmとすることを特徴とするものである。
請求項13に記載の発明は、請求項10に記載の発明において、前記半導体ウエハの周辺部の幅は2〜3mmであることを特徴とするものである。
請求項14に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部および前記下層保護膜を研削する工程は、一部を前記半導体ウエハの外側に配置された円板状の研削砥石部を自転させながら前記半導体ウエハの中心を中心にして公転させ、且つ、徐々に下降させる工程であることを特徴とするものである。
請求項15に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成する工程の後に、前記凹部の内面に遮光膜を形成する工程を有することを特徴とするものである。
請求項16に記載の発明は、請求項14に記載の発明において、前記遮光膜は金属によって形成することを特徴とするものである。
請求項17に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの一面上に絶縁膜を形成する工程を有し、前記電極用接続パッド部は、前記絶縁膜上に形成された配線の接続パッド部であることを特徴とするものである。
According to the first aspect of the present invention, the bottom surface of the semiconductor wafer on which the electrode connection pad portion connected to the integrated circuit and the external connection bump electrode connected to the electrode connection pad portion are formed on one surface is ground. Then, after forming the lower layer protective film on the bottom surface of the semiconductor wafer, in the manufacturing method of the semiconductor device separated into individual semiconductor devices, the bottom surface side except the peripheral portion of the semiconductor wafer is ground to form a recess, A step of thinning a portion excluding the peripheral portion of the semiconductor wafer; a step of forming a lower protective film in the recess; and a peripheral portion of the semiconductor wafer by grinding the peripheral portion of the semiconductor wafer and the lower protective film And a step of thinning the lower protective film.
According to a second aspect of the present invention, in the first aspect of the present invention, before the step of thinning the portion excluding the peripheral portion of the semiconductor wafer, the one surface of the semiconductor wafer in the dicing street and portions corresponding to both sides thereof A step of forming a groove on the side, and a step of forming a sealing film around the external connection bump electrode.
According to a third aspect of the present invention, in the invention of the second aspect, after the step of thinning the lower protective film, the sealing film and the lower protective film are cut along the dicing street, And a step of separating the semiconductor device.
According to a fourth aspect of the invention, in the third aspect of the invention, after the step of forming a sealing film around the external connection bump electrode, the external connection bump electrode and the sealing film are formed. A step of affixing a first protective tape, and a step of peeling the first protective tape after the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess. It is what.
The invention according to
According to a sixth aspect of the present invention, in the first aspect of the present invention, after the step of forming a lower protective film in the recess, before the step of thinning the peripheral portion of the semiconductor wafer and the lower protective film And a step of forming a groove on one surface side of the semiconductor wafer in a portion corresponding to the dicing street and both sides thereof, and a step of forming a sealing film around the bump electrode for external connection. is there.
The invention according to
According to an eighth aspect of the present invention, in the invention according to the seventh aspect, before the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess, the electrode connection pad portion and the external portion are formed. A step of affixing a first protective tape on the insulating film including the bump electrode for connection; and a step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a recess. It has the process of peeling a protective tape, It is characterized by the above-mentioned.
The invention according to claim 9 is the invention according to claim 8, wherein after the step of forming a sealing film around the external connection bump electrode, the external connection bump electrode and the sealing film are formed. A step of applying a second protective tape, and a step of peeling the second protective tape after the step of grinding the peripheral portion of the semiconductor wafer and the lower protective film. is there.
According to a tenth aspect of the present invention, in the first aspect of the invention, the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form the concave portion is disposed inside the peripheral portion of the semiconductor wafer. This is a step of revolving around the center of the semiconductor wafer while rotating the disk-shaped grinding wheel portion and gradually lowering it.
According to an eleventh aspect of the present invention, in the invention according to the tenth aspect, the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form the concave portion includes the thickness of the portion excluding the peripheral portion of the semiconductor wafer. It is a process which makes thickness 20-30 micrometers.
The invention according to
The invention described in
According to a fourteenth aspect of the present invention, in the first aspect of the invention, the step of grinding the peripheral portion of the semiconductor wafer and the lower protective film is a disc-like shape in which a part is disposed outside the semiconductor wafer. This is a step of revolving around the center of the semiconductor wafer while rotating the grinding wheel portion and gradually lowering it.
According to a fifteenth aspect of the present invention, in the first aspect of the invention, after the step of grinding the bottom surface side excluding the peripheral portion of the semiconductor wafer to form a concave portion, a light shielding film is formed on the inner surface of the concave portion. It has the process, It is characterized by the above-mentioned.
The invention described in claim 16 is characterized in that, in the invention described in
According to a seventeenth aspect of the present invention, in the first aspect of the invention, the method includes a step of forming an insulating film on one surface of the semiconductor wafer, and the electrode connection pad portion is formed on the insulating film. It is a connection pad portion of the wiring.
この発明によれば、半導体ウエハの周辺部を除く底面側を研削して凹部を形成して、半導体ウエハの周辺部を除く部分を薄くしているので、半導体ウエハの周辺部の残存により、半導体ウエハの厚さをより一層薄くしても、半導体ウエハが割れにくいようにすることができ、ひいては半導体基板の厚さをより一層薄くすることができる。 According to the present invention, the bottom surface side excluding the peripheral portion of the semiconductor wafer is ground to form the concave portion, and the portion excluding the peripheral portion of the semiconductor wafer is thinned. Even if the thickness of the wafer is further reduced, it is possible to make the semiconductor wafer difficult to break, and thus the thickness of the semiconductor substrate can be further reduced.
(第1実施形態)
図1はこの発明の第1実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが、実際にはシリコン基板1の上面周辺部に多数配列されている。
(First embodiment)
FIG. 1 shows a cross-sectional view of an example of a semiconductor device manufactured by the manufacturing method as the first embodiment of the present invention. This semiconductor device is generally called a CSP and includes a silicon substrate (semiconductor substrate) 1. On the upper surface of the
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなるパッシベーション膜(絶縁膜)3が設けられ、接続パッド2の中央部はパッシベーション膜3に設けられた開口部4を介して露出されている。パッシベーション膜3の上面にはポリイミド系樹脂等からなる保護膜(絶縁膜)5が設けられている。パッシベーション膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
A passivation film (insulating film) 3 made of silicon oxide or the like is provided on the upper surface of the
保護膜5の上面には配線7が設けられている。配線7は、保護膜5の上面に設けられた銅等からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線7の一端部は、保護膜5の開口部6およびパッシベーション膜3の開口部4を介して接続パッド2に接続されている。
A
配線7の接続パッド部(電極用接続パッド部)上面には銅からなる柱状電極(外部接続用バンプ電極)10が設けられている。配線7を含む保護膜5の上面において柱状電極10の周囲およびシリコン基板1、パッシベーション膜3、保護膜5の側面にはエポキシ系樹脂等からなる封止膜11が設けられている。柱状電極10は、その上面が封止膜11の上面と面一乃至数μm低くなるように設けられている。柱状電極10の上面には半田ボール12が設けられている。
A columnar electrode (external connection bump electrode) 10 made of copper is provided on the upper surface of the connection pad portion (electrode connection pad portion) of the
ここで、シリコン基板1、パッシベーション膜3および保護膜5の側面に設けられた封止膜11の下面はシリコン基板1の下面と面一となっている。シリコン基板1の下面およびシリコン基板1、パッシベーション膜3および保護膜5の側面に設けられた封止膜11の下面にはエポキシ系樹脂等からなる下層保護膜13が設けられている。この状態では、シリコン基板1の側面は封止膜11によって覆われ、シリコン基板1の下面および封止膜11の下面は下層保護膜13によって覆われている。
Here, the lower surface of the sealing film 11 provided on the side surfaces of the
ここで、この半導体装置の厚さを示せば、限定する意味ではないが、シリコン基板1の下面から封止膜11の上面までの厚さは100μm程度であり、柱状電極10の高さは50μm程度であり、シリコン基板1の厚さは20〜30μmのかなり薄いものとなっている。
Here, the thickness of the semiconductor device is not limited, but the thickness from the lower surface of the
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に、接続パッド2、パッシベーション膜3、保護膜5、下地金属層8および上部金属層9からなる2層構造の配線7および柱状電極10が形成されたものを準備する。
Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, on a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21), two layers comprising a
この場合、市販されている半導体ウエハ21の厚さは、図1に示すシリコン基板1の厚さ(20〜30μm)よりもかなり厚くなっている。例えば、半導体ウエハ21の直径が300mm(12インチ)、200mm(8インチ)であると、厚さは775μm程度、670μm程度とかなり厚くなっている。勿論、本発明は、市販品以外の半導体ウエハを用いて製造することができるものであり、半導体ウエハ21の厚さも、以下に示す製造方法に適したものを採用することができるものであって、上記市販品の半導体ウエハ21の厚さは、単なる参考である。ここで、図2において、符号22で示す領域はダイシングストリートである。ダイシングストリート22で囲まれた半導体装置形成領域は3個のみを図示するが、実際には半導体ウエハ21の周辺部を除く領域の行方向および列方向に多数配列されている。
In this case, the thickness of the commercially
さて、図2に示すものを準備したら、次に、図3に示すように、ブレード23を準備する。このブレード23は円板状の砥石からなり、その刃先の断面形状は半円形状となっており、その厚さはダイシングストリート22の幅よりもある程度厚くなっている。例えば、ブレード23の厚さは30〜60μmであり、その刃先の半円形状部の長さは15〜30μmである。
2 is prepared, next, as shown in FIG. 3, the
そして、このブレード23を用いて、ダイシングストリート22およびその両側に対応する部分における保護膜5、パッシベーション膜3および半導体ウエハ21に溝24を形成する。この場合、半導体ウエハ21の上面下における溝24の深さは、図1に示すシリコン基板1の厚さとブレード23の刃先の半円形状部の長さとの和よりもやや深く、例えばシリコン基板1の厚さ(20〜30μm)プラス30〜50μmとする。
Then, using this
ここで、半導体ウエハ21の直径が300mm(12インチ)、200mm(8インチ)であると、当初の厚さは775μm程度、670μm程度であるのに対し、半導体ウエハ21の上面下における溝24の深さをシリコン基板1の厚さ(20〜30μm)プラス30〜50μmとすると、半導体ウエハ21の当初の厚さに対して溝24の深さはかなり浅くなる。このように、溝24の深さがかなり浅いと、溝24を形成しても、半導体ウエハ21が反りにくく、また強度が低下しにくいようにすることができる。
Here, when the diameter of the
次に、図4に示すように、溝24内およびその上方と配線7および柱状電極10を含む保護膜5の上面に、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、封止膜11をその厚さが柱状電極10の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極10の上面は封止膜11によって覆われている。
Next, as shown in FIG. 4, a thermosetting resin made of an epoxy resin or the like is applied to the upper surface of the
次に、封止膜11の上面側を適宜に研削し、図5に示すように、柱状電極10の上面を露出させ、且つ、この露出された柱状電極10の上面を含む封止膜11の上面を平坦化する。柱状電極10の上面にバリや酸化膜が形成されている場合には、柱状電極10の上面を数μmエッチングして、これらを除去する。次に、図6に示すように、柱状電極10および封止膜11の上面に、基材フィルム26の下面に粘着剤27が設けられた第1の保護テープ25を貼り付ける。
Next, the upper surface side of the sealing film 11 is appropriately ground to expose the upper surface of the
次に、図6に示すものの上下を反転して、図7に示すように、半導体ウエハ21の底面(封止膜11等が形成された面とは反対の面)を上に向ける。次に、図8に示すように、研削装置28を準備する。この研削装置28は、回転円板29の下面に該回転円板29よりもやや大きめの研削砥石部30が設けられたものを有し、駆動手段(図示せず)の駆動により、回転円板29と共に研削砥石部30が回転されるようになっている。
Next, the one shown in FIG. 6 is turned upside down, and the bottom surface of the semiconductor wafer 21 (the surface opposite to the surface on which the sealing film 11 and the like are formed) is directed upward as shown in FIG. Next, as shown in FIG. 8, a grinding device 28 is prepared. The grinding device 28 has a
そして、研削砥石部30の下面を半導体ウエハ21の底面に当接させる。この場合、研削砥石部30の所定の周側面は半導体ウエハ21の所定の周側面よりもやや内側(例えば2〜3mm内側)に位置させる。研削砥石部30の直径は、余り小さいと、加工効率が低下するので、限定する意味ではないが、半導体ウエハ21の直径、または、以下に説明するが、加工によって形成される溝31の直径の1/4〜3/4程度が望ましい。
Then, the lower surface of the
そして、回転円板29と共に研削砥石部30を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置(少なくとも溝24の断面半円形状部の仮想下面)まで徐々に下降させると、図9に示すように、半導体ウエハ21の周辺部を除く底面側および溝24内に形成された封止膜11が研削砥石部30によって研削され、凹部31が形成される。
Then, while rotating the
凹部31は、半導体ウエハ21の厚さが、例えば20〜30μm程度となる深さに形成し、半導体ウエハ21に形成された溝24の半円形状部を超え、溝24の直線状部の中間位置まで達するように形成する。この状態では、凹部31の形成により、半導体ウエハ21の周辺部を除いて、半導体ウエハ21は個々のシリコン基板1に分離される。また、半導体ウエハ21は、封止膜11が充填された溝24の直線状部の中間位置まで除去されるため、個々に分離されたシリコン基板1の側面は垂直な平面となる。
The
この場合、封止膜11を形成し、半導体ウエハ21の周辺部を除く底面側を研削して凹部31を形成して、半導体ウエハ21の周辺部を除く部分を薄くしているので、封止膜11の存在および半導体ウエハ21の周辺部の残存により、半導体ウエハ21の厚さをより一層薄くしても、半導体ウエハ21が割れにくいようにすることができ、ひいてはシリコン基板1の厚さをより一層薄くすることができる。すなわち、は半導体ウエハ21の周辺部を除く部分つまりシリコン基板1の厚さは20〜30μmとかなり薄くすることができる。溝31の周囲に残存する半導体ウエハ21の周辺部の幅は例えば2〜3mmである。
In this case, since the sealing film 11 is formed, the bottom surface side excluding the peripheral portion of the
ここで、半導体ウエハ21には、その外周部に位置決め用のノッチが形成されたものと、オリエンテーションフラット部(外周形状が直線状となっている部分)を有するものとがある。ノッチが形成された半導体ウエハ21の場合には、ノッチの半導体ウエハ21の直径方向への長さが2mm未満であると、凹部31を形成したとき、半導体ウエハ21の周辺部の一部が欠けることはない。
Here, the
一方、オリエンテーションフラット部を有する半導体ウエハ21の場合には、半導体ウエハ21の外周側面から凹部31の内面までの厚さが余り薄いと、凹部31を形成したとき、半導体ウエハ21がオリエンテーションフラット部において、側面の一部が欠けることになるが、それでも半導体ウエハ21が割れにくいようにすることができる。また、オリエンテーションフラット部を有する半導体ウエハ21の場合でも、半導体ウエハ21の外周側面から凹部31の内面までの厚さを調整して、オリエンテーションフラット部においても、側面に欠けが生じないようにすることもできる。
On the other hand, in the case of the
次に、柱状電極10および封止膜11の下面から第1の保護テープ25を剥離する。次に、図10に示すように、凹部31内におけるシリコン基板1の上面およびその周囲に形成された封止膜11の上面に、エポキシ系樹脂等からなる熱硬化性樹脂を印刷法、ディスペンサ法等により塗布し、硬化させることにより、下層保護膜13を形成する。この場合、下層保護膜13の上面は、直ぐ後の工程で研削するので、半導体ウエハ21の上面と面一、それよりも上側、下側のいずれであってもよい。
Next, the first
次に、図11に示すように、柱状電極10および封止膜11の下面に、基材フィルム33の上面に粘着剤34が設けられた第2の保護テープ32を貼り付ける。ここで、図9に示す第1の保護テープ25を剥離し、下層保護膜13を形成した後に、再度第2の保護テープ32を貼り付けるのは、下層保護膜13を硬化させて形成するとき、第1の保護テープ25がそのときの硬化温度に耐えることができないからである。
Next, as shown in FIG. 11, a second
次に、図12に示すように、回転円板35の下面に該回転円板35よりもやや小さめの研削砥石部36が設けられたものを準備する。そして、研削砥石部36の下面を半導体ウエハ21および下層保護膜13の上面に当接させる。この場合、研削砥石部36の所定の周側面は半導体ウエハ21の所定の周側面よりもやや外側に位置させる。この場合も、研削砥石部30の直径は、半導体ウエハ21の直径の1/4〜3/4程度が望ましい。
Next, as shown in FIG. 12, a
そして、回転円板35と共に研削砥石部36を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置(残すべき下層保護膜13の厚さに対応する高さ位置)まで徐々に下降させると、図13に示すように、下層保護膜13および半導体ウエハ21が研削砥石部36によって研削され、下層保護膜13の厚さが予め設定された厚さとなる。
Then, while rotating the
この場合、シリコンからなる半導体ウエハ21と樹脂からなる下層保護膜13とを同時に研削するため、研削砥石部36の砥石としては、仕上げ時点でのメッシュサイズ♯360(平均粒径40〜60μm)〜♯1500(平均粒径5〜10μm)の砥石を用いる方が望ましい。これよりも細かい砥石では、樹脂の影響で砥粒が目詰まりしてしまい、研削加工ができなくなってしまい、好ましくない。一方、これよりも粗い砥石では、仕上がりが汚くなってしまい、好ましくない。
In this case, since the
次に、柱状電極10および封止膜11の下面から第2の保護テープ32を剥離する。次に、第2の保護テープ32を剥離した後の図13に示すものの上下を反転して、図14に示すように、柱状電極10および封止膜11が形成された面側を上に向ける。次に、図15に示すように、柱状電極10の上面に半田ボール12を形成する。次に、図16に示すように、ダイシングストリート22に沿って封止膜11および下層保護膜13を切断すると、図1に示す半導体装置が複数個得られる。
Next, the second
ところで、上記の半導体装置の製造方法では、図3に示すように、半導体ウエハ21の上面側にハーフカットにより溝24を形成した後に、図4に示すように、溝24内およびその上方と配線7および柱状電極10を含む保護膜5の上面に封止膜11を形成しているので、すなわち、溝24の形成により半導体ウエハ21の強度がやや低下した状態において封止膜11を形成しているので、エポキシ系樹脂等の熱硬化性樹脂からなる封止膜11を硬化させて形成するとき、封止膜11と半導体ウエハ21との熱膨張係数差に起因して、半導体ウエハ21が反りやすい。そこで、次に、エポキシ系樹脂等の熱硬化性樹脂からなる封止膜11を硬化させて形成するとき、半導体ウエハ21が反りにくいようにすることができる実施形態について説明する。
In the above semiconductor device manufacturing method, as shown in FIG. 3, after forming the
(第2実施形態)
図17はこの発明の第2実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の下面のみに下層保護膜13を設け、シリコン基板1、パッシベーション膜3、保護膜5および下層保護膜13の側面を封止膜11で覆った点である。この場合、シリコン基板1、パッシベーション膜3、保護膜5および下層保護膜13の側面に設けられた封止膜11の下面は下層保護膜13の下面と面一となっている。
(Second Embodiment)
FIG. 17 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method according to the second embodiment of the present invention. This semiconductor device differs from the semiconductor device shown in FIG. 1 in that a lower
次に、この半導体装置の製造方法の一例について説明する。この場合、図2に示すものを準備した後に、図18に示すように、配線7、柱状電極10および保護膜5の上面に、基材フィルム42の下面に粘着剤43が設けられた第1の保護テープ41を貼り付ける。次に、図18に示すものの上下を反転して、図19に示すように、半導体ウエハ21の底面(封止膜11等が形成された面とは反対の面)を上に向ける。
Next, an example of a method for manufacturing this semiconductor device will be described. In this case, after preparing what is shown in FIG. 2, as shown in FIG. 18, the adhesive 43 is provided on the lower surface of the
次に、図20に示すように、図9に示す場合と同様の回転円板29および研削砥石部30を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置まで徐々に下降させると、半導体ウエハ21の周辺部を除く底面側が研削砥石部30によって研削され、凹部31が形成される。
Next, as shown in FIG. 20, the
この場合、半導体ウエハ21の周辺部を除く底面側を研削して凹部31を形成して、半導体ウエハ21の周辺部を除く部分を薄くしているので、半導体ウエハ21の周辺部の残存により、半導体ウエハ21の厚さをより一層薄くしても、半導体ウエハ21が割れにくいようにすることができ、ひいては図17に示すシリコン基板1の厚さをより一層薄くすることができる。すなわち、半導体ウエハ21の周辺部を除く部分(シリコン基板1)の厚さは20〜30μmとかなり薄くすることができる。溝31の周囲に残存する半導体ウエハ21の周辺部の幅は例えば2〜3mmである。
In this case, the bottom surface side excluding the peripheral portion of the
次に、配線7、柱状電極10および保護膜5の下面から第1の保護テープ41を剥離する。次に、図21に示すように、凹部31内における半導体ウエハ21の上面に、エポキシ系樹脂等からなる熱硬化性樹脂を印刷法、ディスペンサ法等により塗布し、硬化させることにより、下層保護膜13を形成する。次に、必要に応じて、下層保護膜13および半導体ウエハ21の上面を軽く研削し、下層保護膜13および半導体ウエハ21の上面を平坦化する。次に、図21に示すものの上下を反転して、図22に示すように、柱状電極10が形成された面側を上に向ける。
Next, the first
次に、図23に示すように、図3に示す場合と同様のブレード23を用いて、ダイシングストリート22およびその両側に対応する部分における保護膜5、パッシベーション膜3、半導体ウエハ21および下層保護膜13に溝24を形成する。この状態では、溝24の形成により、半導体ウエハ21はその周辺部を除いて個々のシリコン基板1に分離されている。この場合、シリコン基板1の上面下の溝24の深さは、シリコン基板1の厚さとブレード23の刃先の半円形状部の長さとの和よりもやや深く、例えばシリコン基板1の厚さ(20〜30μm)プラス30〜50μmとする。
Next, as shown in FIG. 23, using the
ここで、エポキシ系樹脂等の熱硬化性樹脂からなる下層保護膜13を硬化させて形成した後に、ダイシングストリート22およびその両側の部分における保護膜5、パッシベーション膜3、半導体ウエハ21および下層保護膜13に溝24を形成しているので、すなわち、半導体ウエハ21の上面側に強度低下の原因となる溝を形成しない状態において下層保護膜13を硬化させて形成し、その後に半導体ウエハ21の上面側に溝24を形成しているので、エポキシ系樹脂等の熱硬化性樹脂からなる下層保護膜13を硬化させて形成するとき、半導体ウエハ21が反りにくいようにすることができる。
Here, after the lower
次に、図24に示すように、溝24内およびその上方と配線7および柱状電極10を含む保護膜5の上面に、エポキシ系樹脂等からなる熱硬化性樹脂をスピンコート法、スクリーン印刷法等により塗布し、硬化させることにより、封止膜11をその厚さが柱状電極10の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極10の上面は封止膜11によって覆われている。
Next, as shown in FIG. 24, a thermosetting resin made of epoxy resin or the like is applied to the upper surface of the
この場合、シリコン基板1の下面にはエポキシ系樹脂等の熱硬化性樹脂からなる比較的厚い下層保護膜13が既に形成されているので、シリコン基板1の上面側にエポキシ系樹脂等の熱硬化性樹脂からなる比較的薄い封止膜11を硬化させて形成するとき、半導体ウエハ21が反りにくいようにすることができる。ここで、下層保護膜13の材料は封止膜11の材料と同一である方が望ましい。
In this case, since a relatively thick lower layer
次に、封止膜11の上面側を適宜に研削し、図25に示すように、柱状電極10の上面を露出させ、且つ、この露出された柱状電極10の上面を含む封止膜11の上面を平坦化する。柱状電極10の上面にバリや酸化膜が形成されている場合には、柱状電極10の上面を数μmエッチングして、これらを除去する。次に、図26に示すように、柱状電極10および封止膜11の上面に、基材フィルム45の下面に粘着剤46が設けられた第2の保護テープ44を貼り付ける。
Next, the upper surface side of the sealing film 11 is appropriately ground to expose the upper surface of the
次に、図26に示すものの上下を反転して、図27に示すように、下層保護膜13が形成された面側を上に向ける。次に、図28に示すように、図12に示す場合と同様の回転円板35および研削砥石部36を自転させながら半導体ウエハ21の中心を中心にして公転させ、且つ、予め設定された高さ位置(残すべき下層保護膜13の厚さに対応する高さ位置)まで徐々に下降させると、下層保護膜13および半導体ウエハ21が研削砥石部36によって研削され、下層保護膜13の厚さが予め設定された厚さとなる。
Next, as shown in FIG. 27, the surface shown in FIG. 26 is turned upside down so that the surface side on which the lower
次に、柱状電極10および封止膜11の下面から第2の保護テープ44を剥離する。次に、第2の保護テープ44を剥離した後の図28に示すものの上下を反転して、図29に示すように、柱状電極10および封止膜11が形成された面側を上に向ける。次に、図30に示すように、柱状電極10の上面に半田ボール12を形成する。次に、図31に示すように、ダイシングストリート22に沿って封止膜11を切断すると、図17に示す半導体装置が複数個得られる。
Next, the second
(第3実施形態)
図32はこの発明の第3実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1およびその周囲に設けられた封止膜11の下面と下層保護膜13との間に銅等の金属からなる遮光膜14を設けた点である。遮光膜14は、シリコン基板1の底面側からの光照射に起因する集積回路の誤動作を防止するためのものである。
(Third embodiment)
FIG. 32 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method according to the third embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the
次に、この半導体装置の製造方法の一例について説明する。この場合、図9に示す工程後に、図33に示すように、凹部31内におけるシリコン基板1の上面およびその周囲に形成された封止膜11の上面、溝31の内壁面および溝31の外周部における半導体ウエハ21の上面に、スパッタ法、真空蒸着法等により、銅等の金属からなる遮光膜14を形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図32に示す半導体装置が複数個得られる。
Next, an example of a method for manufacturing this semiconductor device will be described. In this case, after the step shown in FIG. 9, as shown in FIG. 33, the upper surface of the
なお、上記第2実施形態の場合においても、シリコン基板1と下層保護膜13との間に遮光膜を設けることが可能である。その場合の製造方法は、図20に示す工程後に、半導体ウエハ21の上面全体に遮光膜を形成すればよい。この後、図21〜図30の工程を経ると、図17を参照して説明するが、シリコン基板1と下層保護膜13との間に両部材と同一の外形を有する遮光膜が設けられ、シリコン基板1、遮光膜および下層保護膜13の外周側面が封止膜11の側面で覆われた半導体装置が得られる。
In the case of the second embodiment as well, a light shielding film can be provided between the
1 シリコン基板
2 接続パッド
3 パッシベーション膜
5 保護膜
7 配線
10 柱状電極
11 封止膜
12 半田ボール
13 下層保護膜
14 遮光膜
21 半導体ウエハ
22 ダイシングストリート
23 ブレード
24 溝
25、41 第1の保護テープ
30、36 研削砥石部
31 凹部
32、44 第2の保護テープ
DESCRIPTION OF
Claims (17)
前記半導体ウエハの周辺部を除く底面側を研削して凹部を形成して、前記半導体ウエハの周辺部を除く部分を薄くする工程と、
前記凹部内に下層保護膜を形成する工程と、
前記半導体ウエハの周辺部および前記下層保護膜を研削して、前記半導体ウエハの周辺部および前記下層保護膜を薄くする工程と、
を有することを特徴とする半導体装置の製造方法。 The bottom surface of the semiconductor wafer on which the electrode connection pad portion connected to the integrated circuit and the external connection bump electrode connected to the electrode connection pad portion are formed on one surface is ground, and a lower layer is formed on the bottom surface of the semiconductor wafer. In a method for manufacturing a semiconductor device in which a protective film is formed and then separated into individual semiconductor devices,
Grinding the bottom side excluding the peripheral part of the semiconductor wafer to form a recess, and thinning the part excluding the peripheral part of the semiconductor wafer;
Forming a lower protective film in the recess;
Grinding the peripheral portion of the semiconductor wafer and the lower protective film, and thinning the peripheral portion of the semiconductor wafer and the lower protective film;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084999A JP2010238901A (en) | 2009-03-31 | 2009-03-31 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084999A JP2010238901A (en) | 2009-03-31 | 2009-03-31 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010238901A true JP2010238901A (en) | 2010-10-21 |
Family
ID=43092970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009084999A Pending JP2010238901A (en) | 2009-03-31 | 2009-03-31 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010238901A (en) |
-
2009
- 2009-03-31 JP JP2009084999A patent/JP2010238901A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI260051B (en) | Semiconductor-device manufacturing method | |
US20110278722A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4497112B2 (en) | Manufacturing method of semiconductor device | |
JP4742252B2 (en) | Manufacturing method of semiconductor device | |
JP4725638B2 (en) | Manufacturing method of semiconductor device | |
JP2006253402A (en) | Manufacturing method of semiconductor device | |
JP2009021462A (en) | Method for processing wafer | |
WO2006054606A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2012069747A (en) | Semiconductor device and method of manufacturing the same | |
JP4725639B2 (en) | Manufacturing method of semiconductor device | |
WO2021079879A1 (en) | Semiconductor device and dicing method | |
JP2012084643A (en) | Method and apparatus of substrate sucking | |
CN107017219B (en) | Semiconductor device and method for manufacturing the same | |
TWI476882B (en) | Semiconductor device and method of manufacturing same | |
JP2010238901A (en) | Method of manufacturing semiconductor device | |
TWI744768B (en) | Manufacturing method of semiconductor device | |
JP6256227B2 (en) | Manufacturing method of semiconductor device | |
JP2009239195A (en) | Method of manufacturing semiconductor device | |
JP2008244132A (en) | Semiconductor device, and manufacturing method therefor | |
JP2005191485A (en) | Semiconductor device | |
JP6558541B2 (en) | Wafer processing method | |
JP2010192818A (en) | Method of manufacturing semiconductor device | |
JP2010147293A (en) | Method of manufacturing semiconductor device | |
JP2010147358A (en) | Method of manufacturing semiconductor device | |
KR100984848B1 (en) | Manufacturing method for wafer stack to protect wafer edge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111129 |