JP2010232549A - Nitride-based semiconductor device and method of manufacturing the same - Google Patents
Nitride-based semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010232549A JP2010232549A JP2009080501A JP2009080501A JP2010232549A JP 2010232549 A JP2010232549 A JP 2010232549A JP 2009080501 A JP2009080501 A JP 2009080501A JP 2009080501 A JP2009080501 A JP 2009080501A JP 2010232549 A JP2010232549 A JP 2010232549A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- oxide
- substrate
- ingan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、酸化物単結晶からなる基板上に成長させて形成される窒化物系半導体層を備えた半導体発光素子等の窒化物系半導体素子及びその製造方法に関する。 The present invention relates to a nitride-based semiconductor device such as a semiconductor light-emitting device having a nitride-based semiconductor layer formed by growing on a substrate made of an oxide single crystal, and a method for manufacturing the same.
従来、青色発光(発光波長480nm以下)の半導体発光素子としてInGaNを用いた半導体発光素子が知られている(例えば、特許文献1参照)。 Conventionally, a semiconductor light emitting element using InGaN is known as a semiconductor light emitting element emitting blue light (emission wavelength of 480 nm or less) (see, for example, Patent Document 1).
ところで、InGaNを用いた半導体発光素子でより長波長の緑色発光を得るためには、Inの組成比を大きくすることにより、活性層の禁制帯幅を狭くすることが考えられる。しかし、Inの組成比を大きくすると、相分離が生じ、均一なIn組成を有する活性層を得ることが困難となり、発光効率が低下する。また、結晶構造に起因してピエゾ電界が発生すると、発光再結合確率が低下し、さらに発光効率が低下してしまうという問題点が生じる。また、基板との格子定数が大きく異なるために貫通転位が多量に存在し、発光効率の低下や良好な信頼性が得られないという問題がある。 By the way, in order to obtain longer wavelength green light emission with a semiconductor light emitting device using InGaN, it is conceivable to narrow the forbidden band width of the active layer by increasing the In composition ratio. However, when the In composition ratio is increased, phase separation occurs, and it becomes difficult to obtain an active layer having a uniform In composition, resulting in a decrease in luminous efficiency. Further, when a piezoelectric field is generated due to the crystal structure, there is a problem that the light emission recombination probability is lowered and the light emission efficiency is further lowered. In addition, since the lattice constant differs greatly from that of the substrate, there are a large number of threading dislocations, and there is a problem that the light emission efficiency is lowered and good reliability cannot be obtained.
これらを抑制するために、InGaNなどの窒化物系半導体の活性層に格子整合する基板や格子定数が近いクラッド層を使うことができる。このような基板や、クラッド層の材料として酸化亜鉛(ZnO)が適している。 In order to suppress these, it is possible to use a substrate lattice-matched to an active layer of a nitride-based semiconductor such as InGaN or a cladding layer having a close lattice constant. Zinc oxide (ZnO) is suitable as a material for such a substrate and cladding layer.
酸化亜鉛(ZnO)単結晶からなる基板上にInGaN層を直接成長する場合、ZnO単結晶基板(酸化物層)とInGaN層(窒化物層)の界面が反応して、界面の急峻性が得られず、半導体発光素子の活性層として良好な結晶が得られないという問題がある。良好な結晶性を有するInGaN層が得られない原因として、ZnO単結晶基板中にInやGaが、InGaN層中にZnがそれぞれ相互拡散して、界面の急峻性が得られないこと、ZnO単結晶基板とInGaN層の界面に反応層(Ga2ZnO4)が形成されること等が挙げられる。InGaN層を低温成長することにより、上記InやGaの拡散や反応層(Ga2ZnO4)の形成は抑制されるが、積層欠陥が形成されてしまうために、InGaN層の結晶性が悪くなる。 When an InGaN layer is grown directly on a substrate made of zinc oxide (ZnO) single crystal, the interface between the ZnO single crystal substrate (oxide layer) and the InGaN layer (nitride layer) reacts, resulting in a steep interface. Therefore, there is a problem that a good crystal cannot be obtained as an active layer of a semiconductor light emitting device. The reason why InGaN layers with good crystallinity cannot be obtained is that In and Ga are interdiffused in the ZnO single crystal substrate, and Zn is interdiffused in the InGaN layer, and the steepness of the interface cannot be obtained. For example, a reaction layer (Ga 2 ZnO 4 ) is formed at the interface between the crystal substrate and the InGaN layer. By growing the InGaN layer at a low temperature, the diffusion of In and Ga and the formation of the reaction layer (Ga 2 ZnO 4 ) are suppressed. However, since the stacking fault is formed, the crystallinity of the InGaN layer is deteriorated. .
従来、ZnO単結晶基板上にInGaN層を形成する技術が知られている(例えば、非特許文献1参照)。この非特許文献1に開示された従来技術では、MOCVD法でZnO基板上に窒化物を堆積する前にALD(Atomic Layer Deposition)法により低温(100℃)でアモルファスAl2O3を堆積させ、その後、高温(1100℃)で熱処理をしてAl2O3を再結晶化させると同時にZnAl2O4を形成させる。つまり、ZnOとアモルファスAl2O3を反応させてアモルファスAl2O3の一部をZnAl2O4にする。 Conventionally, a technique for forming an InGaN layer on a ZnO single crystal substrate is known (see, for example, Non-Patent Document 1). In the prior art disclosed in Non-Patent Document 1, amorphous Al 2 O 3 is deposited at a low temperature (100 ° C.) by ALD (Atomic Layer Deposition) method before depositing nitride on the ZnO substrate by MOCVD method, Thereafter, heat treatment is performed at a high temperature (1100 ° C.) to recrystallize Al 2 O 3 and simultaneously form ZnAl 2 O 4 . That is, ZnO and amorphous Al 2 O 3 are reacted to convert a part of amorphous Al 2 O 3 into ZnAl 2 O 4 .
ところで、上記非特許文献1に開示された従来技術では、ALD法により低温でZnO単結晶基板上に堆積させたアモルファスAl2O3の一部遷移層のみをAl2ZnO4に結晶化しても、その上に結晶構造の異なる又はアモルファスなAl2O3が存在していると、ZnO単結晶基板の格子定数等の情報を上部の窒化物系半導体層、特にInGaN層に伝達できない。そのため、良好な結晶品質のInGaN層を形成することができず、貫通転位や、相分離が生じるという問題があった。
そこで、本発明の目的は、ZnO基板上に高温で窒化物系半導体層(InGaNからなる活性層)を形成でき、高品質の窒化物系半導体層を得ることができる窒化物系半導体素子及びその製造方法を提供することにある。
By the way, in the conventional technique disclosed in Non-Patent Document 1, only a partial transition layer of amorphous Al 2 O 3 deposited on a ZnO single crystal substrate at a low temperature by the ALD method is crystallized into Al 2 ZnO 4. If Al 2 O 3 having a different crystal structure or amorphous is present thereon, information such as the lattice constant of the ZnO single crystal substrate cannot be transmitted to the upper nitride semiconductor layer, particularly the InGaN layer. For this reason, an InGaN layer with good crystal quality cannot be formed, and threading dislocations and phase separation occur.
Accordingly, an object of the present invention is to form a nitride semiconductor layer (an active layer made of InGaN) on a ZnO substrate at a high temperature, and to obtain a high-quality nitride semiconductor layer and a nitride semiconductor device thereof It is to provide a manufacturing method.
本発明者らは鋭意研究を行った結果、ウルツ鉱型構造を有する酸化物単結晶からなる基板上に、酸化物(例えばアルミニウム酸化物)、窒化物、又は金属(例えばアルミニウム単層)からなる前駆体又は窒化物を堆積させた後、高温で熱処理することにより、基板と、前駆体とが反応し、界面反応層が結晶としてできることを突き止めた。この界面反応層が熱的に安定な酸化物界面層である。この酸化物界面層を形成した後に、その上に上部層(InGaNからなる活性層)を高温で成長させることができ、高品質の窒化物系半導体層が得られることを見出した。この発明は上述した知見に基づきなされたものである。 As a result of intensive studies, the inventors of the present invention are made of an oxide (for example, aluminum oxide), a nitride, or a metal (for example, an aluminum single layer) on a substrate composed of an oxide single crystal having a wurtzite structure. After depositing the precursor or nitride, the substrate and the precursor were reacted by heat treatment at a high temperature, and it was found that the interface reaction layer was formed as a crystal. This interface reaction layer is a thermally stable oxide interface layer. After forming this oxide interface layer, it was found that an upper layer (an active layer made of InGaN) can be grown on the oxide interface layer at a high temperature, and a high-quality nitride-based semiconductor layer can be obtained. The present invention has been made based on the above-described findings.
上記課題を解消するために、本発明の第1の態様に係る窒化物系半導体素子は、ウルツ鉱型構造を有する酸化物単結晶からなる基板と、前記基板上に形成され、亜鉛(Zn)と、II族の元素及びIII族の元素の少なくとも一方とを含む酸化物からなる酸化物界面層と、前記酸化物界面層上に形成された窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなる活性層と、を備えたことを特徴とする。
ここにいう「ウルツ鉱型構造を有する酸化物単結晶からなる基板」は、酸化亜鉛(ZnO)を代表とする酸化亜鉛マグネシウムベリリウムカドミウム[Zn 1-a-b-c Mg a Be b
Cd c(0≦a<1、0≦b<1、0≦c<1、a+b+c<1)]単結晶基板を含む他、サファイア(α-Al2O3)基板上に酸化亜鉛マグネシウムベリリウムカドミウム[Zn 1-a-b-c Mg a Be b Cd c(0≦a<1、0≦b<1、0≦c<1、a+b+c<1)]をエピタキシャル成長させた基板や、LiGaO2 やMgAlO3等の酸化物からなる基板上に酸化亜鉛マグネシウムベリリウムカドミウム[Zn 1-a-b-c Mg a Be b Cd c(0≦a<1、0≦b<1、0≦c<1、a+b+c<1)]をエピタキシャル成長させた基板等を含む。
In order to solve the above problems, a nitride-based semiconductor device according to the first aspect of the present invention includes a substrate made of an oxide single crystal having a wurtzite structure, zinc (Zn) formed on the substrate, and And an oxide interface layer made of an oxide containing at least one of a group II element and a group III element, and gallium indium nitride [In x Ga 1-x N (0 <X <1)] and an active layer.
As used herein, “a substrate made of an oxide single crystal having a wurtzite structure” is a zinc oxide magnesium beryllium cadmium typified by zinc oxide (ZnO) [Zn 1-abc Mg a Be b
Cd c (0 ≦ a <1, 0 ≦ b <1, 0 ≦ c <1, a + b + c <1)] In addition to single crystal substrate, zinc magnesium oxide on sapphire (α-Al 2 O 3 ) substrate Beryllium cadmium [Zn 1-abc Mg a Be b Cdc (0 ≦ a <1, 0 ≦ b <1, 0 ≦ c <1, a + b + c <1)] epitaxially grown, LiGaO 2 or MgAlO on a substrate made of an oxide of 3 zinc oxide magnesium beryllium cadmium [Zn 1-abc Mg a Be b Cd c (0 ≦ a <1,0 ≦ b <1,0 ≦ c <1, a + b + c <1 )] Is included.
本発明の他の態様に係る窒化物系半導体素子は、前記酸化物界面層と前記活性層との間に、アルミニウム、ガリウム又はインジウムの少なくとも一つを含む窒化物からなる擬似格子整合層が形成されていることを特徴とする。 In the nitride-based semiconductor device according to another aspect of the present invention, a pseudo lattice matching layer made of a nitride containing at least one of aluminum, gallium, or indium is formed between the oxide interface layer and the active layer. It is characterized by being.
本発明の他の態様に係る窒化物系半導体素子は、前記基板は、酸化亜鉛マグネシウムベリリウムカドミウム[Zn 1-a-b-c Mg a Be b Cd c(0≦a<1、0≦b<1、0≦c<1、a+b+c<1)]からなることを特徴とする。 In the nitride semiconductor device according to another aspect of the present invention, the substrate is made of zinc magnesium beryllium cadmium [Zn 1-abc Mg a Be b Cdc (0 ≦ a <1, 0 ≦ b <1, 0 ≦ c <1, a + b + c <1)].
本発明の他の態様に係る窒化物系半導体素子は、前記酸化物界面層は、II族の元素としてベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、カドミウム(Cd)のいずれかを含むことを特徴とする。 In the nitride-based semiconductor device according to another aspect of the present invention, the oxide interface layer includes beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), and barium (Ba) as group II elements. ) Or cadmium (Cd).
本発明の他の態様に係る窒化物系半導体素子は、前記酸化物界面層は、III属の元素として、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、タリウム(Tl)、スカンジウム(Sc)、イットリウム(Y)、ルテチウム(Lu)、イッテルビウム(Yb)、ツリウム(Tm)、エルビウム(Er)、ホルミウム(Ho)のいずれかを含むことを特徴とする。 In the nitride semiconductor device according to another aspect of the present invention, the oxide interface layer includes boron (B), aluminum (Al), gallium (Ga), indium (In), thallium (as a group III element). Tl), scandium (Sc), yttrium (Y), lutetium (Lu), ytterbium (Yb), thulium (Tm), erbium (Er), or holmium (Ho).
本発明の他の態様に係る窒化物系半導体素子は、前記酸化物界面層は、膜厚が1分子層(ML)以上、前記基板に対して臨界膜厚以下であることを特徴とする。 The nitride semiconductor device according to another aspect of the present invention is characterized in that the oxide interface layer has a thickness of one molecular layer (ML) or more and a critical thickness or less with respect to the substrate.
本発明の第2の態様に係る窒化物系半導体素子の製造方法は、ウルツ鉱型構造を有する酸化物単結晶からなる基板上に、所定の窒化物、酸化物及び金属のいずれかからなる前駆体を堆積させる前駆体堆積工程と、前記前駆体を堆積させた後、熱処理を施すことにより、前記基板上に堆積させた前記前駆体の少なくとも一部を前記基板と反応させて酸化物界面層を形成する酸化物界面層形成工程と、前記酸化物界面層上に、窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなる活性層を形成する活性層形成工程と、を備えたことを特徴とする。 The method for manufacturing a nitride-based semiconductor device according to the second aspect of the present invention includes a precursor made of any one of a predetermined nitride, oxide and metal on a substrate made of an oxide single crystal having a wurtzite structure. A precursor deposition step for depositing a body; and after depositing the precursor, a heat treatment is performed so that at least a part of the precursor deposited on the substrate reacts with the substrate to form an oxide interface layer. Forming an oxide interface layer, and forming an active layer made of gallium indium nitride [In x Ga 1-x N (0 <x <1)] on the oxide interface layer; , Provided.
本発明によれば、酸化物からなる基板と、窒化物からなる活性層との間に熱的に安定な酸化物界面層を形成することにより、酸化物からなる基板上に高温で窒化物系半導体層を形成でき、高品質の窒化物系半導体層が得られる。
酸化物単結晶からなる基板と窒化物からなる活性層との間に核生成層が形成されないため、基板上の全ての半導体層をエピタキシャル成長できるので、上部の窒化物系半導体層中の貫通転位密度が酸化物単結晶基板中と同程度もしくはそれ以下であり、高品質な窒化物系半導体層を得ることができる。
According to the present invention, a thermally stable oxide interface layer is formed between a substrate made of oxide and an active layer made of nitride, whereby a nitride system is formed on the oxide substrate at a high temperature. A semiconductor layer can be formed, and a high-quality nitride semiconductor layer can be obtained.
Since no nucleation layer is formed between the oxide single crystal substrate and the nitride active layer, all semiconductor layers on the substrate can be epitaxially grown, so the threading dislocation density in the upper nitride semiconductor layer Is equivalent to or less than that in the oxide single crystal substrate, and a high-quality nitride-based semiconductor layer can be obtained.
以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。 Hereinafter, embodiments embodying the present invention will be described with reference to the drawings. In the description of each embodiment, the same parts are denoted by the same reference numerals, and redundant description is omitted.
(第1実施形態)
図1は、第1実施形態に係る窒化物系半導体素子10の概略構成を示している。
この窒化物系半導体素子10は、酸化物単結晶からなる基板11と、前記基板上に形成され、亜鉛(Zn)と、II族の元素及びIII族の元素の少なくとも一方とを含む酸化物界面層12と、酸化物界面層の上部に形成されたInGaN半導体層13と、を備えている。
本例では、酸化物界面層12は、酸化物単結晶からなる基板11と、窒化物であるInGaN半導体層13との間に形成されている。このInGaN半導体層13は、窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなる活性層を含む窒化物系半導体層である。
(First embodiment)
FIG. 1 shows a schematic configuration of a
The nitride-based
In this example, the
基板11は、ウルツ鉱型構造を有しており、ピエゾ電界の影響を受けにくい面方位を基板面とした基板を用いている。基板11の面方位は、m面(1_100)、a面(11_20)、c面(0001)、r面(11_22)、(10_1_1)面のいずれか一つの面方位、又は、それに等価な面方位である。また、酸化物基板11の面方位は、c面(0001)でかつ酸素極性(O-polar)面であってもよい。
The
酸化物界面層12は、結晶(酸化物単結晶)であり、基板11の面内に均一に形成されている。
The
(実施例)
(実施例1)
酸化物界面層12は、スピネル構造を有する酸化物単結晶層である。スピネル構造は、一般化学式AB2X4で表される構造を有する。
酸化物界面層12は、例えば、Al2ZnO4単結晶層、Ga2ZnO4単結晶層、In2ZnO4単結晶層、B2ZnO4単結晶層、または、ZnOに格子整合するScAlMgO4(SCAM)から成る。
(Example)
Example 1
The
The
酸化物界面層12は、超格子構造を有していてもよい。例えば、酸化物界面層12は、M1M2O3(ZnO)m(ただし、M1は、Ga,Fe,Sc,In,Lu,Yb,Tm,Er,Ho及びYのうち少なくとも1種類、M2は、Mn,Fe,Ga,In,Alのうち少なくとも1種類とし、mは、1を含む1以上の自然数)で表される複合酸化物からなる自然超格子ホモロガス薄膜である。例えば、InGaO3(ZnO)5である。
酸化物界面層12は、ペロブスカイト構造を有する酸化物単結晶層である。ペロブスカイト構造は、一般化学式ABO3で表される構造を有する。
The
The
酸化物界面層12は、その膜厚が1分子層(ML)以上、基板11に対して臨界膜厚以下である。
例えば、酸化物界面層12の膜厚は、1分子層(ML)以上、50nm以下であり、さらに好ましくは、酸化物界面層12の膜厚は、1分子層(ML)以上20nm以下である。その膜厚が1分子層(ML)より薄いと、耐熱性に劣るので、好ましくない。その膜厚が20nmより厚いと、酸化物単結晶基板11の格子定数が上部層に伝達されなくなるので、好ましくない。より好ましくは、酸化物界面層12の膜厚は、1分子層(ML)以上5nm以下である。
The
For example, the thickness of the
ここにいう「分子層」とは、III族原子とV族原子を組として2次元的に並んだ最小の厚さの層単位を指し、モノレイヤ(ML:mono-layer)と同義に使用する。酸化物界面層12を、例えばアルミニウム酸化物で構成した場合、その1分子層(ML)は約0.25nmになる。また、ここにいう「臨界膜厚」は、下の基板11の上に酸化物界面層12を成長させる際に、この酸化物界面層12にクラックが入らない最大の膜厚であり、基板11の格子定数を保てる最大の膜厚である。
“Molecular layer” herein refers to a layer unit having a minimum thickness in which a group III atom and a group V atom are arranged two-dimensionally, and is used synonymously with a mono-layer (ML). When the
また、酸化物界面層12は、膜厚が1分子層(ML)以上、基板11に対して臨界膜厚以下の異なる複数の酸化物からなる超格子層であってもよい。例えば、酸化物界面層12は、膜厚が1分子層(ML)以上、基板11に対して臨界膜厚以下のGa2O3とIn2O3からなる超格子層であってもよい。
さらに、InGaN半導体層13中の貫通転位密度が基板11中の貫通転位密度と同程度(105cm-2以下)であるのが好ましい。
In addition, the
Furthermore, it is preferable that the threading dislocation density in the
図1に示す窒化物系半導体素子10の製造方法は、以下の工程を備える。
(工程1)基板11上に窒化物、酸化物及び金属のいずれかからなる前駆体を堆積させる工程。
(工程2)前駆体を堆積させた後、高温熱処理を施すことにより、基板11上に堆積させた前駆体の少なくとも一部を基板11と反応させて酸化物界面層12を形成する工程。
(工程3)酸化物界面層12上に、窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなるInGaN半導体層13を形成する工程。
The manufacturing method of the
(Step 1) A step of depositing a precursor made of any of nitride, oxide and metal on the
(Step 2) A step of forming the
(Step 3) A step of forming an
このような窒化物系半導体素子10の製造方法としては、以下に記載する製法1、製法2、製法3及び製法4がある。
(製法1)
各金属原料(Al、Ga、In、B等)を抵抗加熱、電子線ビーム蒸着、スパッタ等で基板11上に照射することにより薄い原子層を基板11上に均一に形成する。その後に高温熱処理により均一な酸化物単結晶層(Al2ZnO4、Ga2ZnO4、In2ZnO4、B2ZnO4等)である酸化物界面層12を形成し、その上に、窒化物系半導体層であるInGaN半導体層13を形成する(図1参照)。
As a manufacturing method of such a nitride-based
(Production method 1)
A thin atomic layer is uniformly formed on the
(製法2)
Al2O3(アルミニウム酸化物)、Ga2O3(ガリウム酸化物)、In2O3(インジウム酸化物)、B2O3(ボロン酸化物)等の酸化物をスパッタ、PLD(パルスレーザデポジション)、酸素プラズマセルアシストMBE(分子線エピタキシー)、CVD(化学気相成長)法等で基板11上に堆積させて、その後に高温熱処理により均一な酸化物単結晶層である酸化物界面層12を形成し、その上に、InGaN半導体層13を形成する。
(Manufacturing method 2)
Sputtering oxides such as Al 2 O 3 (aluminum oxide), Ga 2 O 3 (gallium oxide), In 2 O 3 (indium oxide), B 2 O 3 (boron oxide), PLD (pulse laser) Deposition), oxygen plasma cell-assisted MBE (molecular beam epitaxy), CVD (chemical vapor deposition) method, etc. are deposited on the
(製法3)
多結晶やアモルファス状態のGaAlO3(ZnO)5、InAlO3(ZnO)5、BAlO3(ZnO)5、InGaO3(ZnO)5、BGaO3(ZnO)5、BInO3(ZnO)5をスパッタ、PLD、酸素プラズマセルアシストMBE、CVD法等で基板11上に堆積させて、その後に高温熱処理により均一な酸化物単結晶層を形成し、その上に、InGaN半導体層13を形成する。
(Manufacturing method 3)
Sputtering polycrystalline and amorphous GaAlO 3 (ZnO) 5 , InAlO 3 (ZnO) 5 , BAlO 3 (ZnO) 5 , InGaO 3 (ZnO) 5 , BGaO 3 (ZnO) 5 , BInO 3 (ZnO) 5 After depositing on the
(製法4)
基板11上に、構成元素を複数の層からなる積層構造に堆積させて、その後に高温熱処理により均一な酸化物界面層12を形成し、その上に、InGaN半導体層13を形成する。
(Manufacturing method 4)
Constituent elements are deposited on a
(製法4a)
In2O3層とGa2O3層を酸化物基板11上に交互に積層させた後、高温熱処理によりInGaO3(ZnO)5からなる均一な酸化物界面層12を形成し、その上に、InGaN半導体層13を形成する。
GaAlO3(ZnO)5、InAlO3(ZnO)5、BAlO3(ZnO)5、BGaO3(ZnO)5、BInO3(ZnO)5も同様に形成することができる。
上述した各製法において、熱処理温度は、800℃以上で、1600℃以下である。
酸化物層を形成する工程と上部窒化物系半導体層を形成する工程は大気に取り出すことなく真空搬送系でつながった複数の真空チャンバー(例えば、酸化物用真空チャンバーと窒化物用真空チャンバー)を有する装置で形成することが好ましい。
酸化物層を形成する工程において、スパッタ、PLD、酸素プラズマセルアシストMBE、CVD法等で基板上に高温熱処理なしで酸化物単結晶層を直接エピタキシャル成長で形成しても良い。
(Manufacturing method 4a)
After the In 2 O 3 layer and the Ga 2 O 3 layer are alternately laminated on the
GaAlO 3 (ZnO) 5 , InAlO 3 (ZnO) 5 , BAlO 3 (ZnO) 5 , BGaO 3 (ZnO) 5 , and BInO 3 (ZnO) 5 can be formed similarly.
In each manufacturing method mentioned above, heat processing temperature is 800 degreeC or more and 1600 degrees C or less.
The step of forming the oxide layer and the step of forming the upper nitride semiconductor layer include a plurality of vacuum chambers (for example, a vacuum chamber for oxide and a vacuum chamber for nitride) connected by a vacuum transfer system without being taken out to the atmosphere. It is preferable to form with the apparatus which has.
In the step of forming the oxide layer, the oxide single crystal layer may be directly epitaxially grown on the substrate without high-temperature heat treatment by sputtering, PLD, oxygen plasma cell assist MBE, CVD method or the like.
以上のように構成された第1実施形態によれば、以下の作用効果を奏する。
・基板11とInGaN半導体層13界面の反応層の形成を抑制できる。
・基板11とInGaN半導体層13界面に熱的に安定な酸化物界面層12を形成することにより、基板11上に高温でInGaN半導体層13を形成することができ、高品質のInGaN半導体層(窒化物系半導体層)が得られる。
According to 1st Embodiment comprised as mentioned above, there exist the following effects.
Formation of a reaction layer at the interface between the
By forming the thermally stable
・基板11とInGaN半導体層13との間に、薄くて(臨界膜厚以下)均一な層を形成することにより、基板の格子定数を保ったまま上部の窒化物系半導体層をエピタキシャル成長することができる。
By forming a thin (thickness or less) uniform layer between the
・酸化物界面層12は結晶であるが、形成方法としては、直接エピタキシャル成長する、又は、低温でアモルファス膜又は多結晶膜を堆積させて、その後で高温熱処理して結晶にすることにより、面内で均一な酸化物単結晶層を得ることができる。
・上記各製法において、単結晶化のための高温熱処理の際に、構成元素からなる酸化物焼結体を囲って(被せながら)、高温熱処理を行うことにより、基板及び酸化物界面層の蒸発を抑制することができる。
-Although the
In each of the above-mentioned manufacturing methods, the substrate and the oxide interface layer are evaporated by surrounding the oxide sintered body made of the constituent elements during the high temperature heat treatment for single crystallization and performing the high temperature heat treatment. Can be suppressed.
(第2実施形態)
図2は、第2実施形態に係る窒化物系半導体素子の概略構成を示している。
この窒化物系半導体素子10Aの特徴は、図1に示す第1実施形態に係る窒化物系半導体素子10において、基板11とInGaN半導体層13との間、具体的には酸化物界面層12とInGaN半導体層13との間に擬似格子整合層14を形成している点にある。擬似格子整合層14は、ガリウム又はインジウムの窒化物からなる。
(Second Embodiment)
FIG. 2 shows a schematic configuration of the nitride-based semiconductor device according to the second embodiment.
The
このように構成された第2実施形態によれば、上記第1実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
基板11とInGaN半導体層13との間に、アルミニウム、ガリウム又はインジウムの少なくともいずれかひとつを含む窒化物擬似格子整合層14が形成されているので、基板11とInGaN半導体層13との間に急峻な窒化物/酸化物界面が得られ、更に良好な結晶性を有するInGaN層13が得られる。
According to 2nd Embodiment comprised in this way In addition to the effect which the said 1st Embodiment show | plays, there exist the following effects.
Since the nitride
(第3実施形態)
図3は、第3実施形態に係る窒化物系半導体素子の概略構成を示す断面図である。この窒化物系半導体素子は、半導体レーザダイオード(半導体発光素子)として構成されている。
図3に示す半導体レーザダイオード10Bは、基板11Aと、基板11A上に順に形成された酸化物からなる酸化物エピタキシャル層15、酸化物界面層12、下部コンタクト層16、下部クラッド層17、InGaN活性層18、上部クラッド層19、および上部コンタクト層20とを備えている。酸化物エピタキシャル層15は、基板11Aよりも表面を平坦にかつ結晶性を向上するために設けられた層である。
(Third embodiment)
FIG. 3 is a cross-sectional view showing a schematic configuration of the nitride-based semiconductor device according to the third embodiment. This nitride-based semiconductor element is configured as a semiconductor laser diode (semiconductor light emitting element).
A
さらに、半導体レーザダイオード10Bは、下部コンタクト層16上に形成された下部電極層21と、パッシベーション膜22と、上部コンタクト層20上に形成された上部電極層23とを備えている。下部コンタクト層16よび下部クラッド層17の導電型はn型であり、上部クラッド層19および上部コンタクト層20の導電型はp型である。
Further, the
この半導体レーザダイオード10Bでは、基板11A上に形成される緑色域等の長波長の可視域で発光する半導体レーザダイオード用のエピタキシャルウェハが、酸化物エピタキシャル層15、酸化物界面層12、下部コンタクト層16、下部クラッド層17、InGaN活性層18、上部クラッド層19及び上部コンタクト層20により構成されている。また、本実施形態では、そのエピタキシャルウェハが、基板11Aのc面(0001)でかつ酸素極性(O-polar)面上に形成されている。
In this
下部コンタクト層16は、下部コンタクト層16の露出部上に形成された下部電極層21とオーム性接触を実現するための層である。この下部コンタクト層16は、窒化物である窒化アルミニウムガリウムインジウム[Al 1-p-q Ga p In q N (0≦p<1、0≦q<1、p+q≦1)]で構成される。例えば、下部コンタクト層16は、窒化ガリウムインジウム(InGaN)、窒化アルミニウムガリウムインジウム(AlInGaN)、窒化ガリウム(GaN)等の窒化物で構成される。ここでは、下部コンタクト層16は、シリコン(Si)をドーピングすることによりn型の導電性を有している。
The
下部クラッド層17は、InGaN活性層18の格子定数に等しいか若しくはそれよりも小さい格子定数を有するように格子整合される格子整合系クラッド層であり、コアとして機能するInGaN活性層18よりも屈折率が小さく、活性層18内に光を安定に閉じ込めておく役割を果たしている。この下部クラッド層17は、窒化アルミニウムガリウムインジウム[Al 1-p-q Ga p In q N (0≦p<1、0≦q<1、p+q≦1)](窒化物)で構成される。例えば、下部クラッド層17は、窒化ガリウムインジウム(InGaN)、窒化アルミニウムインジウム(AlInN)、窒化アルミニウムガリウムインジウム(AlInGaN)、窒化ガリウム(GaN)等の窒化物で構成される。
The
なお、下部クラッド層17は、InGaN活性層18に格子整合される場合に限らず、InGaN活性層18又はバッファ層15又は基板11Aの少なくとも一方に格子整合される層であれば良い。ここでは、下部クラッド層17は、シリコン(Si)をドーピングすることによりn型の導電性を有している。
The
InGaN活性層18は、下部クラッド層17上に窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]結晶(InGaN層)を成長させて形成されている。このInGaN活性層18において、インジウム(In)の組成比は、発光波長が480nm以上となるように設定されている。具体的には、InGaN活性層18は、緑色域での発光波長を有するIn組成(Inの組成比が20%以上)のInGaN層で構成されている。本例では、InGaN活性層18におけるInの組成比が30%程度になっている。
The InGaN
上部クラッド層19は、InGaN活性層18又は基板11Aの少なくとも一方に格子整合する窒化ガリウムインジウム(InGaN)、窒化アルミニウムインジウム(AlInN)、窒化アルミニウムガリウムインジウム(AlInGaN)、窒化ガリウム(GaN)等の窒化物を、InGaN活性層18上に成長して形成される。ここでは、上部クラッド層19は、マグネシウム(Mg)をドーピングすることにより、p型導電性を有している。
The
そして、コンタクト層20は、最適なセル温度に設定したGa及びInの少なくとも一方を含む原料と一緒にNを基板上に供給することにより、上部クラッド層19上に形成されている。コンタクト層20は、マグネシウム(Mg)を供給することにより、p型導電性を有している。つまり、コンタクト層はp型ドーピングされている。
The
このように構成された第3実施形態によれば、上記第1実施形態の奏する作用効果に加えて、以下の作用効果を奏する。 According to 3rd Embodiment comprised in this way, in addition to the effect which the said 1st Embodiment show | plays, there exist the following effects.
・薄くて(臨界膜厚以下)均一な酸化物界面層を挿入することにより、基板11Aの格子定数を上部の窒化物系半導体層(緑色域等の長波長の可視域で発光する半導体レーザダイオード用のエピタキシャルウェハ)に伝達することができる。
・高品質な高In組成InGaN結晶を形成でき、ピエゾ電界、相分離、貫通転位を抑制することができ、発光層(InGaN活性層18)の特性が向上して、青色よりも波長の長い(>480nm)の発光波長を有する高発光効率の緑色半導体レーザダイオードを実現できる。
・貫通転位が無いので、高信頼性な半導体レーザダイオードを実現できる。
A semiconductor laser diode emitting light in the upper nitride semiconductor layer (green wavelength or other long wavelength visible region) by inserting a thin (thickness or less) uniform oxide interface layer (Epitaxial wafer for use).
High quality In In composition InGaN crystal can be formed, piezo electric field, phase separation, threading dislocation can be suppressed, the characteristics of the light emitting layer (InGaN active layer 18) are improved, and the wavelength is longer than blue ( It is possible to realize a green semiconductor laser diode with a high emission efficiency having an emission wavelength of> 480 nm.
-Since there is no threading dislocation, a highly reliable semiconductor laser diode can be realized.
(第4実施形態)
図4は、第4実施形態に係る窒化物系半導体素子の概略構成を示している。
図4に示す半導体レーザダイオード10Cでは、図3に示す半導体レーザダイオード10Bにおいて、酸化物界面層12と下部コンタクト層16との間に、擬似格子整合層14が形成されている。半導体レーザダイオード10Cのその他の構成は、図3に示す半導体レーザダイオード10Bと同様である。
(Fourth embodiment)
FIG. 4 shows a schematic configuration of the nitride-based semiconductor device according to the fourth embodiment.
In the
このように構成された第4実施形態によれば、上記第3実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
基板11AとInGaN半導体層18との間に、アルミニウム、ガリウム又はインジウムの少なくともいずれか一つを含む窒化物擬似格子整合層14が形成されているので、基板11AとInGaN半導体層18との間に急峻な窒化物/酸化物界面が得られ、更に良好な結晶性を有するInGaN層18が得られる。
According to 4th Embodiment comprised in this way In addition to the effect which the said 3rd Embodiment show | plays, there exist the following effects.
Since the nitride
なお、本発明の上記実施形態は以下のように変更してもよい。
・上記第1実施形態では、基板11として酸化亜鉛(ZnO)を代表とする酸化亜鉛マグネシウムベリリウムカドミウム [Zn 1-a-b-c Mg a Be b Cd c(0≦a<1、0≦b<1、0≦c<1、a+b+c<1)]からなる基板を用いているが、基板11として、酸化物単結晶からなる基板に代えて、サファイア(α-Al2O3)基板上や、LiGaO2 やMgAlO3等の酸化物基板上に酸化亜鉛マグネシウムベリリウムカドミウム [Zn 1-a-b-c Mg a Be b Cd c(0≦a<1、0≦b<1、0≦c<1、a+b+c<1)]をエピタキシャル成長させた基板を用いても良い。
・上記第3及び第4実施形態において、上下のクラッド層と活性層との間にそれぞれ光ガイド層を設けた半導体レーザダイオードなどの半導体発光素子にも本発明は適用可能である。
In addition, you may change the said embodiment of this invention as follows.
In the first embodiment, zinc oxide magnesium beryllium cadmium typified by zinc oxide (ZnO) as the substrate 11 [Zn 1-abc Mg a Be b Cdc (0 ≦ a <1, 0 ≦ b <1, 0 ≦ c <1, a + b + c <1)], but instead of a substrate made of an oxide single crystal, a
-In the said 3rd and 4th embodiment, this invention is applicable also to semiconductor light-emitting devices, such as a semiconductor laser diode which each provided the light guide layer between the upper and lower clad layers and the active layer.
・上記第3及び第4実施形態において、下部コンタクト層16及び下部クラッド層17にそれぞれp型導電性を持たせ、上部クラッド層19及び上部コンタクト層20にそれぞれn型導電性を持たせた半導体レーザダイオードなどの半導体発光素子にも本発明は適用可能である。
In the third and fourth embodiments, the
・上記第3及び第4実施形態において、導電性の基板を用い、酸化物界面層、および、酸化物エピタキシャル層にも不純物ドーピングすることにより導電性を持たせることにより、縦型デバイス構造とすることも可能である。 In the third and fourth embodiments, a vertical substrate structure is obtained by using a conductive substrate and imparting conductivity to the oxide interface layer and the oxide epitaxial layer by doping impurities. It is also possible.
・上記第3及び第4実施形態では、半導体レーザダイオード用の上記エピタキシャルウェハを、基板11Aのc面(0001)でかつ酸素極性(O-polar)面上に形成しているが、そのエピタキシャルウェハを基板11Aのc面(0001)でかつ亜鉛極性(Zn-polar)面上に形成した半導体レーザダイオードなどの半導体発光素子にも本発明は適用可能である。この場合、酸素極性(O-polar)のc面(000_1)基板に比べて平坦性が多少粗いが、その表面平坦化処理で熱処理後に再度CMP(chemical mechanical polish)処理を行うことにより、亜鉛極性(Zn-polar)のc面において平坦性の良い綺麗な表面が得られる。これにより、基板11A中にInGaN活性層18のGaが拡散するのが抑制されるので、基板11AとInGaN活性層18の間の急峻な界面が得られ、InGaN活性層18の更に良好な結晶が得られる。その結果、発光効率が高く、信頼性の高い半導体レーザダイオードなどの半導体発光素子を得ることができる。
In the third and fourth embodiments, the epitaxial wafer for a semiconductor laser diode is formed on the c-plane (0001) and the oxygen-polar (O-polar) plane of the
・上記各実施形態において、基板の微傾斜面(オフ角がm軸方向又はa軸方向に1°以下傾斜した面)を利用しても良い。例えば、上記第1及び第2実施形態において、酸化物界面層12を、基板11の微傾斜面(オフ角がm軸方向又はa軸方向に1°以下傾斜した面)上に形成してもよい。また、上記第3及び第4実施形態において、酸化物界面層12を、基板11Aの微傾斜面上に、酸化物エピタキシャル層15を介して形成してもよい。
In each of the above embodiments, a slightly inclined surface (a surface having an off angle of 1 ° or less in the m-axis direction or the a-axis direction) may be used. For example, in the first and second embodiments, the
・上記各実施形態において、基板11の無極性及び非極性面を利用しても良い。例えば、上記各実施形態において、酸化物界面層12を、基板11、のm面(1_100)上に形成してもよい。
In each of the above embodiments, the nonpolar and nonpolar surfaces of the
・上記第3及び第4実施形態において、酸化物エピタキシャル層15の無い半導体レーザダイオードにも本発明は適用可能である。
・上記第3及び第4実施形態において、InGaN活性層18をダブルへテロ構造や量子井戸構造にした半導体レーザダイオードにも本発明は適用可能である。
In the third and fourth embodiments, the present invention can be applied to a semiconductor laser diode without the
In the third and fourth embodiments, the present invention can be applied to a semiconductor laser diode in which the InGaN
・上記第3及び第4実施形態において、InGaN活性層18と下部クラッド層17との間及びInGaN活性層18と上部クラッド層19との間に、それぞれ光閉じ込め層を設けた分離閉じ込め構造(SCH:Separate Confinement Hetero-structure)を有する半導体レーザダイオードにも本発明は適用可能である。
In the third and fourth embodiments, a separate confinement structure (SCH) in which an optical confinement layer is provided between the InGaN
・本発明は、上記第1実施形態或いは第2実施形態の構造を有する各種電子デバイス、例えば、GaN系半導体を用いた電界効果トランジスタ(Field Effect Transistor:FET)やHEMT(High Electron Mobility Transistor: 高電子移動度トランジスタ)などにも適用可能である。
・上記第1実施形態或いは第2実施形態で説明した窒化物系半導体素子は、界面で反応性が高い異種半導体の界面形成技術(ヘテロエピタキシー)にも適用可能である。
The present invention relates to various electronic devices having the structure of the first embodiment or the second embodiment, for example, a field effect transistor (FET) or HEMT (High Electron Mobility Transistor) using a GaN-based semiconductor. It can also be applied to an electron mobility transistor).
The nitride semiconductor device described in the first embodiment or the second embodiment can also be applied to an interface formation technique (heteroepitaxy) of a heterogeneous semiconductor having high reactivity at the interface.
・上記第2及び第4実施形態において、擬似格子整合層14は、基板11上での成長初期にGaNの2元系材料を成長させ、そのGaN層上に、In組成が次第に増やした層(InGaN傾斜組成層)を形成した擬似格子整合層であっても良い。この構成では、擬似格子整合層14の成長初期にGaNの2元系材料を成長させることにより、酸化物からなる基板と窒化物系半導体層(InGaNからなる活性層)の間に急峻な界面が得られる。
In the second and fourth embodiments, the pseudo
・上記第3及び第4各実施形態では、半導体レーザダイオードとして構成した半導体発光素子について説明したが、pn接合部を有する発光ダイオード(LED)などの半導体発光素子にも本発明は適用可能である。 In the third and fourth embodiments, the semiconductor light emitting device configured as a semiconductor laser diode has been described. However, the present invention can also be applied to a semiconductor light emitting device such as a light emitting diode (LED) having a pn junction. .
10,10A…窒化物系半導体素子
10B,10C…半導体レーザダイオード
11,11A…基板
12…酸化物界面層
13…InGaN半導体層
14…擬似格子整合層
15…酸化物エピタキシャル層
16…下部コンタクト層
17…下部クラッド層
18…InGaN活性層
19…上部クラッド層
20…上部コンタクト層
21…下部電極
22…パッシベーション膜
23…上部電極
DESCRIPTION OF
Claims (7)
前記基板上に形成され、亜鉛(Zn)と、II族の元素及びIII族の元素の少なくとも一方とを含む酸化物からなる酸化物界面層と、
前記酸化物界面層上に形成された窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなる活性層と、
を備えたことを特徴とする窒化物系半導体素子。 A substrate made of an oxide single crystal having a wurtzite structure;
An oxide interface layer formed on the substrate and made of an oxide containing zinc (Zn) and at least one of a group II element and a group III element;
An active layer made of gallium indium nitride [In x Ga 1-x N (0 <x <1)] formed on the oxide interface layer;
A nitride-based semiconductor device comprising:
前記前駆体を堆積させた後、熱処理を施すことにより、前記基板上に堆積させた前記前駆体の少なくとも一部を前記基板と反応させて酸化物界面層を形成する酸化物界面層形成工程と、
前記酸化物界面層上に、窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなる活性層を形成する活性層形成工程と、
を備えたことを特徴とする窒化物系半導体素子の製造方法。 A precursor deposition step of depositing a precursor made of any of a predetermined nitride, oxide and metal on a substrate made of an oxide single crystal having a wurtzite structure;
An oxide interface layer forming step of forming an oxide interface layer by reacting at least a part of the precursor deposited on the substrate with the substrate by performing a heat treatment after depositing the precursor; ,
An active layer forming step of forming an active layer made of gallium indium nitride [In x Ga 1-x N (0 <x <1)] on the oxide interface layer;
A method for manufacturing a nitride-based semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009080501A JP2010232549A (en) | 2009-03-27 | 2009-03-27 | Nitride-based semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009080501A JP2010232549A (en) | 2009-03-27 | 2009-03-27 | Nitride-based semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010232549A true JP2010232549A (en) | 2010-10-14 |
Family
ID=43048070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009080501A Pending JP2010232549A (en) | 2009-03-27 | 2009-03-27 | Nitride-based semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010232549A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107448A (en) * | 2016-12-26 | 2018-07-05 | 豊田合成株式会社 | Group iii nitride semiconductor light emitting element and manufacturing method of the same |
CN114551608A (en) * | 2022-03-09 | 2022-05-27 | 浙江理工大学 | Gallium oxide-based solar blind ultraviolet detector for plasma treatment and preparation method thereof |
JP7513484B2 (en) | 2020-10-09 | 2024-07-09 | 株式会社デンソー | Semiconductor Device |
-
2009
- 2009-03-27 JP JP2009080501A patent/JP2010232549A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107448A (en) * | 2016-12-26 | 2018-07-05 | 豊田合成株式会社 | Group iii nitride semiconductor light emitting element and manufacturing method of the same |
JP7513484B2 (en) | 2020-10-09 | 2024-07-09 | 株式会社デンソー | Semiconductor Device |
CN114551608A (en) * | 2022-03-09 | 2022-05-27 | 浙江理工大学 | Gallium oxide-based solar blind ultraviolet detector for plasma treatment and preparation method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4191227B2 (en) | Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
JP4189386B2 (en) | Method for growing nitride semiconductor crystal layer and method for producing nitride semiconductor light emitting device | |
TWI408733B (en) | Process for producing iii group nitride compound semiconductor, iii group nitride compound semiconductor light emitting element, and lamp | |
KR101173072B1 (en) | High Quality Non-polar/Semi-polar Semiconductor Device on Tilted Substrate and Manufacturing Method thereof | |
US8030682B2 (en) | Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same | |
TW201145584A (en) | Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device | |
JP2003229645A (en) | Quantum well structure, semiconductor element employing it and its fabricating method | |
JP2007142437A (en) | Semiconductor device and method of manufacturing same | |
WO2009119498A1 (en) | Nitride semiconductor light emitting element | |
JP2008109084A (en) | Method for manufacturing group iii nitride compound semiconductor light-emitting device, the group iii nitride compound semiconductor light-emitting device, and lamp | |
JP2010010675A (en) | Method for manufacturing semiconductor device, and structure thereof | |
TWI755306B (en) | Led precursor and method of manufacturing the same | |
TW201421543A (en) | Epitaxial wafer and process for production thereof | |
JP2007115887A (en) | Nitride semiconductor element and its manufacturing method | |
JP2008118049A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE | |
CN109273571B (en) | Gallium nitride-based light emitting diode epitaxial wafer and manufacturing method thereof | |
JP2010040692A (en) | Nitride based semiconductor device and method of manufacturing the same | |
KR20120039324A (en) | Gallium nitride type semiconductor light emitting device and method of fabricating the same | |
JP2004179457A (en) | Method for manufacturing group iii nitride compound semiconductor element | |
JP2010232549A (en) | Nitride-based semiconductor device and method of manufacturing the same | |
KR100935974B1 (en) | Manufacturing method of Nitride semiconductor light emitting devide | |
US8253125B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR100998234B1 (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
JP4960621B2 (en) | Nitride semiconductor growth substrate and manufacturing method thereof | |
JP2004014587A (en) | Nitride compound semiconductor epitaxial wafer and light emitting element |