JP2010231179A - 液晶表示素子、液晶表示素子の駆動方法及びそれを用いた液晶表示装置 - Google Patents

Abstract

【課題】必要最低限なデータ転送帯域で安定した画像表示動作ができ、シーケンシャルカラー方式又は立体表示方式に好適な液晶表示素子を実現する。
【解決手段】画素回路２５は、主に第１及び第２の駆動回路群ＤＲ１及びＤＲ２で構成される。駆動回路群ＤＲ１及びＤＲ２は、各々２個のキャパシタ（信号保持容量）ＣＳ１１及びＣＳ１２、ＣＳ２１及びＣＳ２２を有する。駆動回路群ＤＲ１及びＤＲ２のうち、１／２フレーム期間で一方の駆動回路群では、２つのキャパシタの一方に正極性の画像信号を保持すると共に、他方に負極性の画像信号を保持する動作を並行して同時に行う。また、上記の１／２フレーム期間で他方の駆動回路群は、２つのキャパシタに保持されている正極性の画像信号と負極性の画像信号とを交互に読み出して画素電極１４を駆動する。駆動回路群ＤＲ１及びＤＲ２は上記の動作を１／２フレーム期間毎に交互に繰り返す。
【選択図】図１

Description

本発明は液晶表示素子、液晶表示素子の駆動方法及びそれを用いた液晶表示装置に係り、特に投射型液晶ディスプレイに好適なアクティブマトリクス型の液晶表示素子、液晶表示素子の駆動方法及びそれを用いた液晶表示装置に関する。

図８は、従来の液晶表示装置の一例の一画素の構造を示す断面図である。同図に示すように、画素セル１０は、画素回路１６が形成されたシリコン基板１５上に、画素電極１４、液晶層１３、透明コモン電極１２及びガラス１１が積層された構造である。液晶層１３は、透明コモン電極１２と画素電極１４とに挟まれている。画素回路１６は、シリコン基板１５内に形成され、列信号線と行走査線の入力線と画素電極１４への出力線から構成される。

かかる構造の画素セル１０において、液晶層１３を通過する光の偏光が液晶層１３で回転されるが、その回転の度合いは液晶層１３にアサートされている電圧に依存する。偏光を回転する性能が、下記のような反射光の強度を変調するために利用される。

入射光１は予め偏光板２ａによって偏光される。その偏光された光は、ガラス１１、透明コモン電極１２、及び液晶層１３を通過して画素電極１４に入射してここで反射し、再び液晶層１３を通過する。偏光された光は液晶層１３を２回通過する間に画素電極１４と透明コモン電極１２間にアサートされている電圧に依存する量だけ回転される。

次いで、液晶層１３を通過した偏光は、透明コモン電極１２及びガラス１１を透過して指定された偏光方向を持つ光のみが偏光板２ｂを通過する。従って、偏光板２ｂを通過する光の強度は、液晶層１３によって引き起こされた偏光回転の程度に依存し、同様に回転の程度は画素電極１４と透明コモン電極１２間にアサートされている電圧に依存する。

図９は、従来の液晶表示素子の一例の一画素の等価回路図を示す。同図に示すように、画素回路１６は、行走査線Ｗにゲートが接続され、かつ、列信号線Ｄにドレインが接続された電界効果トランジスタ（ＦＥＴ）Ｑ１と、ＦＥＴＱ１のソースに接続された信号保持容量Ｃ１’とよりなる。信号保持容量Ｃ１’は、液晶素子ＬＣの画素電極１４（図８の画素電極１４）に接続されている。液晶素子ＬＣは、コモン電極１２（図８の透明コモン電極１２）に固定電圧Ｖcomが印加される構成とされている。

この画素回路１６において、列信号線Ｄが保持に必要な電圧にアサートされる。次に、行走査線Ｗがオン電圧にアサートされることにより、ＦＥＴＱ１がオン状態となり、列信号線Ｄにアサートされている電圧が、ＦＥＴＱ１のドレイン及びソースを通して信号保持容量Ｃ１’に保持される。この信号保持容量Ｃ１’に保持された電圧は、映像信号に応じた様々な電圧である。信号保持容量Ｃ１’は、画素電極１４に接続されているため、この信号保持容量Ｃ１’に保持された電圧で画素電極１４を駆動する。これにより、液晶素子Ｃは、信号保持容量Ｃ１’から画素電極１４に印加された駆動電圧と、透明コモン電極１２に印加されている固定電圧Ｖcomとの電位差により、液晶層１３の光変調率が制御され、駆動電圧に応じた映像を表示する。

図１０は、従来の液晶表示装置の一例の基本構成図を示す。同図において、液晶表示装置４は、ソースドライバ５、ゲートドライバ６及び画素部７から構成される。画素部７は、２次元マトリクス状に配列された複数の画素８から構成されている。各画素８は前述した図８及び図９に示す構成である。

この液晶表示装置４において、入力されたデータ（ＰＨＭ：電圧値）はソースドライバ５に入力される。ソースドライバ５は、各列信号線を順次入力された電圧でアサートしていく。アサートするタイミングと同期してゲートドライバ６は、画素部７の各行に配置されている複数の画素８内の各スイッチング素子（図９のＦＥＴＱ１に相当）をオンにする電圧を、各行単位で順次アサートしていく。これにより、各画素８内に配置された信号保持容量（図９のＣ１’に相当）にソースドライバ５から入力されたデータが保持される。この信号保持容量に保持されたデータは、各画素８の画素電極１４を駆動する。

ゲートドライバ６は、シフトレジスタ６１とレベルシフタ６２とを有する。シフトレジスタ６１は、ソースドライバ５が各列信号線を順次アサートするタイミングに同期して、画素部７の各行を行単位で順次選択する選択信号をレベルシフタ６２へ出力する。レベルシフタ６２は、シフトレジスタ６１からの選択信号に応じて各画素８内のスイッチング素子（図９のＦＥＴＱ１に相当）の駆動電圧にレベルをシフトし、画素部７の各行の複数の画素８を順次行単位で、画素部８の上から下方向へ選択する。

一般的な液晶素子の場合、液晶素子に対してＤＣ電圧がかかると液晶層内のイオンバランスが崩れ、液晶素子が動かなくなってしまう焼き付き現象が発生する。そのため、液晶素子の透明コモン電極にアサートされる電圧に予めオフセットを持つようにする。すなわち、液晶素子の画素電極に印加される電圧は、図１１に示されるように、ＤＣバランス＋期間では、透明コモン電極にアサートされる電圧（Ｖcom）に対して＋Ｖ＿ＬＣだけプラスの電圧とされ、ＤＣバランス−期間では、透明コモン電極にアサートされている電圧（Ｖcom）に対して−Ｖ＿ＬＣだけマイナスの電圧とされる。

つまり、１枚の画像データを表示するために正側と負側の電圧を画素電極に交互に与えて交流駆動できるように、画素８内の信号保持容量にデータをアサートする必要がある。このようにして、液晶素子に対し一定時間内での液晶層内での電位の方向が０となるように液晶素子への駆動を調整する必要がある。

図１２は、液晶素子の上記の駆動方法を説明するタイミングチャートを示す。同図に示すように、液晶素子を駆動しないデータ転送期間を駆動期間よりも短くし、効率的にデータを液晶素子に転送するため、ライン毎に時間軸のずれた駆動が行われる。また、前記ＤＣバランスを０にするため、画素電極に印加される電圧は、図１２に示すように交互に現れるＤＣバランス＋期間とＤＣバランス−期間のうち、ＤＣバランス＋期間では正側の電圧とされ、ＤＣバランス−期間では負側の電圧とされる。

ところで、液晶表示装置には、１フレーム期間内で光源から赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色の単色光を時間順次で切り替えて液晶パネルに照射すると共に、液晶パネルにはその液晶パネルに照射される単色光と同じ色成分の映像信号を時間順次で切り替えて供給することによりカラー画像を表示するフィールドシーケンシャル方式の液晶表示装置が知られている。

また、図１３（Ａ）に示すようにプロジェクタ２１内の液晶表示装置で表示される右目用画像２２Ｒをスクリーンに投射し、同図（Ｂ）に示すようにプロジェクタ２１内の液晶表示装置で切り替え表示される左目用画像２２Ｌをスクリーンに投射することを１フレーム期間内で交互に繰り返すと共に、その切り替え表示に同期して液晶シャッターを備えたメガネ２３の右目部分及び左目部分の一方を光透過、他方を光遮断させることを交互に切り替える構成のフレーム切り替え型立体表示装置が知られている。

この立体表示装置によれば、表示された右目用画像２２Ｒはメガネ２３の右目部分が光透過に選択されることで視聴者の網膜上に結像され、続いて表示された左目用画像２２Ｌはメガネ２３の左目部分が光透過に選択されることで視聴者の網膜上に結像され、それらを視聴者が脳内で積分してカラー立体画像として知覚することができる。

しかしながら、上記のフィールドシーケンシャル方式の液晶表示装置や立体表示装置における液晶表示装置として、図１１及び図１２と共に説明した、液晶素子を駆動しない時間を短くするためにライン毎に時間軸のずれた駆動を行うライン駆動型液晶表示装置は適用しにくい。その理由は、フィールドシーケンシャル方式の液晶表示装置や立体表示装置における液晶表示装置では、画面全体を同時に切り替えることが必要とされるが、ライン駆動型液晶表示装置では、前サブフレームに対応する画像と現サブフレームに対応する画像との切り替わり画素が線順次で進行するためである。

そこで、従来、画素回路内に保持容量を２個設け、一方の保持容量に奇数サブフレーム及び偶数サブフレームの一方のサブフレームの画像データを保持している間に、他方の保持容量に既に保持されている他方のサブフレームの画像データを読み出して画素電極を駆動することを、サブフレーム期間毎に２個の保持容量に対して交互に行う構成の液晶表示装置が提案されている（例えば、特許文献１参照）。

特開２０００−２２７７８２号公報

しかしながら、上記の特許文献１記載の従来の液晶表示装置では、液晶素子の駆動に必須なＤＣバランスを０にするための極性反転のために画像データを保持し直す必要があり、そのために１フレーム分のバッファも必要となる。また、上記の特許文献１記載の従来の液晶表示装置では、画素回路内の２個の保持容量にサブフレーム単位で各画像データを交互に供給して保持させているため、信頼性向上のために極性反転の回数を増やす際には、データ転送帯域を増やす必要があり、信頼性に問題がある。

本発明は以上の点に鑑みなされたもので、必要最低限なデータ転送帯域で安定した画像表示動作ができ、シーケンシャルカラー方式又は立体表示方式に好適な液晶表示素子、液晶表示素子の駆動方法及びそれを用いた液晶表示装置を提供することを目的とする。

上記の目的を達成するため、本発明の液晶表示素子は、２本の列信号線を一組とする複数組の列信号線と、２本の行走査線を一組とする複数組の行走査線との各交差部にそれぞれ接続されており、それぞれ各組の２本の行走査線のうちの一方の行走査線を介して入力される第１の行走査信号により所定期間毎に交互に選択又は非選択とされる第１の駆動回路群と、２本の行走査線のうちの他方の行走査線を介して入力される第２の行走査信号により、第１の駆動回路群の選択時は非選択とされ、第１の駆動回路群の非選択時は選択されるように、所定期間毎に交互に選択又は非選択とされる第２の駆動回路群とを備えた複数の画素回路と、複数の画素回路にそれぞれ対応して設けられており、画素回路から正極性の画像信号と負極性の画像信号とが交互に印加されて交流駆動される画素電極と、画素電極に対向して設けられたコモン電極と、画素電極とコモン電極との間に設けられた液晶層とからなる複数の液晶素子とを有し、
第１の駆動回路群は、第１の行走査信号により選択されている期間に、２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第１の画像信号を保持する第１の保持手段と、第１の保持手段による保持動作と並行して、２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第２の画像信号を保持する第２の保持手段と、第１の行走査信号により非選択とされている期間に、第１の保持手段に保持されている第１の画像信号と第２の保持手段に保持されている第２の画像信号とを交互に読み出して画素電極に印加する第１の読み出し手段とを有し、
第２の駆動回路群は、第１の駆動回路群が非選択とされている期間に、２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第３の画像信号を保持する第３の保持手段と、第３の保持手段による保持動作と並行して、２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第４の画像信号を保持する第４の保持手段と、第１の駆動回路群が選択されている期間に、３の保持手段に保持されている第３の画像信号と第４の保持手段に保持されている第４の画像信号とを交互に読み出して画素電極に印加する第２の読み出し手段とを有することを特徴とする。

また、上記の目的を達成するため、本発明の液晶表示素子は、上記の第１の駆動回路群の第１及び第２の保持手段に保持される第１の画像信号及び第２の画像信号は右目用画像信号であり、第２の駆動回路群の第３及び第４の保持手段に保持される第３の画像信号及び第４の画像信号は左目用画像信号であることを特徴とする。

また、上記の目的を達成するため、本発明の液晶表示素子は、上記の第１及び第２の駆動回路群は、三原色を構成する各原色の画像信号が順次巡回的に切替入力され、その入力された原色の画像信号を保持する第１の動作と、保持している原色の画像信号を読み出す第２の動作とを交互に行うと共に、第１及び第２の駆動回路群の一方の駆動回路群が第１の動作を行っている期間は他方の駆動回路群が一方の駆動回路群が第１の動作により保持している画像信号と異なる原色の画像信号を読み出す第２の動作を行うことを特徴とする。

また、上記の目的を達成するため、本発明の液晶表示素子の駆動方法は、２本の列信号線を一組とする複数組の列信号線と、２本の行走査線を一組とする複数組の行走査線との各交差部にそれぞれ接続された複数の画素回路を構成する第１及び第２の駆動回路群のうち、一方の駆動回路群を各組の２本の行走査線を介して入力される行走査信号により選択すると共に、他方の駆動回路群を非選択とする第１の選択ステップと、第１の選択ステップで一方の駆動回路群が選択されている期間に、その一方の駆動回路群に、２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第１の画像信号を保持すると同時に、２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第２の画像信号を保持する第１の保持ステップと、第１の選択ステップで他方の駆動回路群が非選択とされている期間に、その他方の駆動回路群に既に保持されていた正極性又は負極性の第３の画像信号と負極性又は正極性の第４の画像信号とを交互に読み出して液晶素子の画素電極に印加して交流駆動する第１の読み出しステップと、第１の選択ステップで選択された一方の駆動回路群を所定期間後に非選択とすると共に、第１の選択ステップで非選択とされた他方の駆動回路群を所定期間後に選択する第２の選択ステップと、第２の選択ステップで他方の駆動回路群が選択されている期間に、その他方の駆動回路群に、２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第３の画像信号を保持すると同時に、２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第４の画像信号を保持する第２の保持ステップと、第２の選択ステップで一方の駆動回路群が非選択とされている期間に、その一方の駆動回路群に既に保持されていた第１の画像信号と第２の画像信号とを交互に読み出して液晶素子の画素電極に印加して交流駆動する第２の読み出しステップと、を含み、第１の選択ステップ、第１の保持ステップ、第１の読み出しステップ、第２の選択ステップ、第２の保持ステップ及び第２の読み出しステップを巡回的に繰り返すことを特徴とする。

ここで、本発明の液晶表示素子の駆動方法は、上記の第１の画像信号及び第２の画像信号は右目用画像信号であり、上記の第３の画像信号及び第４の画像信号は左目用画像信号であってもよい。

また、上記の目的を達成するため、本発明の液晶表示装置は、２本の列信号線を一組とする複数組の列信号線と、２本の行走査線を一組とする複数組の行走査線との各交差部にそれぞれ接続されており、それぞれ各組の２本の行走査線のうちの一方の行走査線に接続された第１の駆動回路群と、２本の行走査線のうちの他方の行走査線に接続された第２の駆動回路群とを備えた複数の画素回路と、複数の画素回路にそれぞれ対応して設けられており、画素回路から正極性の画像信号と負極性の画像信号とが交互に印加されて交流駆動される画素電極と、画素電極に対向して設けられたコモン電極と、画素電極とコモン電極との間に設けられた液晶層とからなる複数の液晶素子と、複数組の一方の行走査線を介して出力する第１の行走査信号を同じ行に配置された複数の画素回路内の第１の駆動回路群に印加して所定期間毎に交互に選択又は非選択とすると共に、２本の行走査線のうちの他方の行走査線を介して出力する第２の行走査信号を同じ行に配置された複数の画素回路内の第２の駆動回路群に印加して、第１の駆動回路群の選択時は非選択とし、第１の駆動回路群の非選択時は選択するように、所定期間毎に交互に選択又は非選択とする動作を、列方向に配置された複数の画素回路に対して１水平走査期間毎に順次行う選択／非選択手段と、２本の列信号線のうち一方の列信号線に正極性又は負極性の画像信号を出力すると共に、他方の列信号線に負極性又は正極性の画像信号を出力することを、各組の列信号線に対して一定時間毎に順次に行う画像信号出力手段とを有し、
第１の駆動回路群は、第１の行走査信号により選択されている期間に、２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第１の画像信号を保持する第１の保持手段と、第１の保持手段による保持動作と並行して、２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第２の画像信号を保持する第２の保持手段と、第１の行走査信号により非選択とされている期間に、第１の保持手段に保持されている第１の画像信号と第２の保持手段に保持されている第２の画像信号とを交互に読み出して画素電極に印加する第１の読み出し手段とを有し、
第２の駆動回路群は、第１の駆動回路群が非選択とされている期間に、２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第３の画像信号を保持する第３の保持手段と、第３の保持手段による保持動作と並行して、２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第４の画像信号を保持する第４の保持手段と、第１の駆動回路群が選択されている期間に、３の保持手段に保持されている第３の画像信号と第４の保持手段に保持されている第４の画像信号とを交互に読み出して画素電極に印加する第２の読み出し手段とを有することを特徴とする。

更に、上記の目的を達成するため、本発明の液晶表示装置は、上記の選択／非選択手段は、第１の駆動回路群と第２の駆動回路群とを、１／２フレーム期間毎に交互に選択動作と非選択動作させ、かつ、一方の駆動回路群が選択動作しているときは他方の駆動回路群を非選択動作させる第１及び第２の行走査信号を発生し、
上記の画像信号出力手段は、第１及び第２の行走査信号に同期して、或る１フレーム期間では各組の２本の列信号線の一方の列信号線を介して画素回路へ正極性の画像信号を出力すると共に、他方の列信号線を介して画素回路へ負極性の画像信号を出力し、次の１フレーム期間では各組の２本の列信号線の一方の列信号線を介して画素回路へ負極性の画像信号を出力すると共に、他方の列信号線を介して画素回路へ正極性の画像信号を出力することを１フレーム期間毎に繰り返すことを特徴とする。

本発明によれば、必要最低限なデータ転送帯域で安定した画像表示動作ができ、シーケンシャルカラー方式又は立体表示方式に好適な液晶表示装置を実現できる。

本発明の液晶表示素子の一実施の形態の一画素の等価回路図である。 本発明の液晶表示装置の一実施の形態の基本構成図である。 本発明の液晶表示装置の一実施の形態の動作説明用タイミングチャートである。 本発明の液晶表示装置の一実施の形態における液晶素子のＤＣバランスの一例を説明する模式図である。 一つの駆動回路群内の２つのキャパシタを含む回路間にばらつきが無い理想的な場合のＤＣバランス＋期間とＤＣバランス−期間の画素電極電圧を模式的に示す図である。 一つの駆動回路群内の２つのキャパシタを含む回路間に同一の誤差がある場合のＤＣバランス＋期間とＤＣバランス−期間の画素電極電圧を模式的に示す図である。 一つの駆動回路群内の２つのキャパシタを含む回路間に異なる誤差がある場合のＤＣバランス＋期間とＤＣバランス−期間の画素電極電圧を模式的に示す図である。 本発明の液晶表示装置の一実施の形態による効果を説明する図である。 本発明の液晶表示装置を立体表示装置及びシーケンシャルカラー方式の表示装置に適用した場合の２つの駆動回路群の動作関係を示す模式図である。 従来の液晶表示装置の一例の一画素の構造を示す断面図である。 従来の液晶表示素子の一例の一画素の等価回路図である。 従来の液晶表示装置の一例の駆動回路構成図である。 従来の液晶表示装置における液晶素子のＤＣバランスの一例を説明する模式図である。 従来の液晶表示装置の駆動方法の一例を説明する模式図である。 立体表示システムの例で、右目用／左目用画像の切り替えとメガネの切り替えを説明する模式図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明になる液晶表示素子の一実施の形態の一画素の等価回路図を示す。同図中、図８と同一構成部分には同一符号を付してある。図１に示すように、本実施の形態の液晶表示素子の一画素は、画素回路２５と液晶素子ＬＣとからなる。画素回路２５は、主に第１及び第２の駆動回路群ＤＲ１及びＤＲ２で構成される。液晶素子ＬＣは、従来と同様に、対向する画素電極１４と透明コモン電極１２との間に液晶層１３が挟まれた構造である。

第１の駆動回路群ＤＲ１は、信号保持容量である２つのキャパシタＣＳ１１及びＣＳ１２と、２つの入力用スイッチ素子ＳＷｉ１１及びＳＷｉ１２と、２つの出力用スイッチ素子ＳＷｏ１１及びＳＷｏ１２と、行走査線Ｗ１と、列信号線Ｄ１及びＤ２と、行出力選択線Ｓ１１及びＳ１２とより構成される。

入力用スイッチ素子ＳＷｉ１１及びＳＷｉ１２と出力用スイッチ素子ＳＷｏ１１及びＳＷｏ１２とは、それぞれ電界効果トランジスタ（ＦＥＴ）で、入力用スイッチ素子ＳＷｉ１１及びＳＷｉ１２を構成する２つのＦＥＴの各ゲートは行走査線Ｗ１に接続され、出力用スイッチ素子ＳＷｏ１１及びＳＷｏ１２を構成する２つのＦＥＴの各ゲートは、行出力選択線Ｓ１１及びＳ１２に別々に接続されている。また、入力用スイッチ素子ＳＷｉ１１、ＳＷｉ１２を構成する各ＦＥＴのドレインは、列信号線Ｄ１、Ｄ２に別々に接続されている。

更に、入力用スイッチ素子ＳＷｉ１１及び出力用スイッチ素子ＳＷｏ１１の一端は、キャパシタＣＳ１１の一端に接続されており、入力用スイッチ素子ＳＷｉ１２及び出力用スイッチ素子ＳＷｏ１２の一端は、キャパシタＣＳ１２の一端に接続されている。入力用スイッチ素子ＳＷｉ１１及びＳＷｉ１２と出力用スイッチ素子ＳＷｏ１１及びＳＷｏ１２とは、それぞれキャパシタＣＳ１１、ＣＳ１２へのデータ（保持容量電圧）の入力及び出力の制御に使用される。

第２の駆動回路群ＤＲ２も第１の駆動回路群ＤＲ１と同様に、信号保持容量である２つのキャパシタＣＳ２１及びＣＳ２２と、２つの入力用スイッチ素子ＳＷｉ２１及びＳＷｉ２２と、２つの出力用スイッチ素子ＳＷｏ２１及びＳＷｏ２２と、行走査線Ｗ２と、列信号線Ｄ１及びＤ２と、行出力選択線Ｓ２１及びＳ２２とより構成される。

入力用スイッチ素子ＳＷｉ２１及びＳＷｉ２２と出力用スイッチ素子ＳＷｏ２１及びＳＷｏ２２とは、それぞれ電界効果トランジスタ（ＦＥＴ）で、入力用スイッチ素子ＳＷｉ２１及びＳＷｉ２２を構成する２つのＦＥＴの各ゲートは行走査線Ｗ２に接続され、出力用スイッチ素子ＳＷｏ２１及びＳＷｏ２２を構成する２つのＦＥＴの各ゲートは、行出力選択線Ｓ２１及びＳ２２に別々に接続されている。また、入力用スイッチ素子ＳＷｉ２１、ＳＷｉ２２を構成する各ＦＥＴのドレインは、列信号線Ｄ１、Ｄ２に別々に接続されている。

更に、入力用スイッチ素子ＳＷｉ２１及び出力用スイッチ素子ＳＷｏ２１の一端は、キャパシタＣＳ２１の一端に接続されており、入力用スイッチ素子ＳＷｉ２２及び出力用スイッチ素子ＳＷｏ２２の一端は、キャパシタＣＳ２２の一端に接続されている。入力用スイッチ素子ＳＷｉ２１及びＳＷｉ２２と出力用スイッチ素子ＳＷｏ２１及びＳＷｏ２２とは、それぞれキャパシタＣＳ２１、ＣＳ２２へのデータ（保持容量電圧）の入力及び出力の制御に使用される。

上記の構成の画素回路２５は、液晶素子ＬＣの画素電極１４に接続されている。すなわち、画素回路２５内の出力用スイッチ素子ＳＷｏ１１及びＳＷｏ１２を構成する２つのＦＥＴの共通接続点と、出力用スイッチ素子ＳＷｏ２１及びＳＷｏ２２を構成する２つのＦＥＴの共通接続点とは、液晶素子ＬＣの画素電極１４に共通に接続されている。

図２は、本発明になる液晶表示装置の一実施の形態の基本構成図を示す。同図において、液晶表示装置３０は、ソースドライバ３１、ゲートドライバ３２及び画素部３３から構成される。画素部３３は、２次元マトリクス状に配列された複数の画素３４から構成されている。各画素３４は前述した図１に示す画素回路２５と液晶素子ＬＣとからなる液晶表示素子の構成である。

この液晶表示装置３０において、ゲートドライバ３２は、ライン選択のためのシフトレジスタ３２１と、行走査線Ｗ１又は行走査線Ｗ２を選択するセレクタ３２２と、電圧レベルを合わせるためのレベルシフタ３２３とから構成されている。セレクタ３２２はセレクト信号ＳＥＬ１がオンのときに行走査線Ｗ１を選択し、セレクト信号ＳＥＬ２がオンのときに行走査線Ｗ２を選択する。レベルシフタ３２３は、セレクタ３２２で選択された行走査線Ｗ１又はＷ２に行選択信号を出力する。

行走査線Ｗ１は、同じ行に配置された複数の画素３４それぞれの図１に示した第１の駆動回路群ＤＲ１に接続されている。また、行走査線Ｗ２は、同じ行に配置された複数の画素３４それぞれの図１に示した第２の駆動回路群ＤＲ２に接続されている。一方、ソースドライバ３１は、同じ列に配置された複数の画素３４に接続されている列信号線Ｄ１及びＤ２に列信号を出力する。ソースドライバ３１は、入力されたデータＤａｔａ１及びＤａｔａ２を水平方向に一定時間毎にシフトし、隣接する２本の列信号線Ｄ１及びＤ２を一組としたとき各組の列信号線単位で、かつ、１ライン走査期間内で上記のデータＤａｔａ１及びＤａｔａ２を列信号として１行の複数の画素３４に順次供給する。

ソースドライバ３１のシフトに同期してゲートドライバ３２は、画素部３３の各行に配置されている複数の画素３４それぞれの図１に示した各入力用スイッチ素子ＳＷｉ１１及びＳＷｉ１２、又は各入力用スイッチ素子ＳＷｉ２１及びＳＷｉ２２をオンにする電圧を、１ライン走査期間単位で順次アサートしていく。

次に、図２に示す画素３４の動作について、図１に示す画素回路２５及び液晶素子ＬＣと図３のタイミングチャート、及び図４の画素電極と透明コモン電極との関係模式図とを併せ参照して説明する。

ゲートドライバ３２において、図３にＴａで示す１／２フレーム期間、図３（Ａ）に示すセレクト信号ＳＥＬ１がオン（ハイレベル）とされて行走査線Ｗ１が選択され、かつ、ゲートドライバ３２から図３（Ｅ）に示すハイレベルの行選択信号が時刻ｔ１で行走査線Ｗ１へ出力されたときは、図１に示す駆動回路群ＤＲ１は、データ（保持容量電圧）転送動作を行う。一方、上記の１／２フレーム期間Ｔａでは図３（Ｂ）に示すセレクト信号ＳＥＬ２がオフ（ローレベル）とされて行走査線Ｗ２が非選択とされており、後述するように、図１に示す駆動回路群ＤＲ２は、画素電極１４の駆動動作を行う。

すなわち、ゲートドライバ３２から図３（Ｅ）に示すハイレベルの行選択信号が時刻ｔ１で行走査線Ｗ１へ出力されると、この行選択信号は図１の画素回路２５内の入力用スイッチ素子ＳＷｉ１１及びＳＷｉ１２のゲートに印加されて、これら入力用スイッチ素子ＳＷｉ１１及びＳＷｉ１２をオンとする。これにより、ソースドライバ３１から列信号線Ｄ１にアサートされている図３（Ｃ）に示すＤＣバランスプラス電圧（正極性画像信号）が入力用スイッチ素子ＳＷｉ１１を通じてキャパシタＣＳ１１に保持されると同時に、ソースドライバ３１から列信号線Ｄ２にアサートされている図３（Ｄ）に示すＤＣバランスマイナス電圧（負極性画像信号）が入力用スイッチ素子ＳＷｉ１２を通じてキャパシタＣＳ１２に保持される。これにより、キャパシタＣＳ１１、ＣＳ１２の各保持電圧は図３（Ｆ）、（Ｇ）に示すように時刻ｔ１で変化する。キャパシタＣＳ１１、ＣＳ１２は、その保持電圧を時刻ｔ１以降次の保持動作を行うまで保持する。

なお、行走査線Ｗ１が選択されている１／２フレーム期間Ｔａでは、行出力選択線Ｓ１１及びＳ１２はそれぞれ図３（Ｌ）及び（Ｍ）に示すようにオフとされ、出力用スイッチ素子ＳＷｏ１１及びＳＷｏ１２はそれぞれオフ状態である。上記の動作は、全ての画素回路２５のキャパシタＣＳ１１及びＣＳ１２にデータが保持されるまで、全てのラインで同様な処理が逐次行われる。

一方、上記のように図１に示す駆動回路群ＤＲ１がデータ（保持容量電圧）転送（入力）動作を行う１／２フレーム期間Ｔａでは、図３（Ｂ）に示すセレクト信号ＳＥＬ２がオフ（ローレベル）とされて行走査線Ｗ２が非選択とされており、図１に示す駆動回路群ＤＲ２は、画素電極１４の駆動動作を行う。

すなわち、この１／２フレーム期間Ｔａでは、図３（Ｎ）に示す行出力選択線Ｓ２１の行出力選択信号と、同図（Ｏ）に示す行出力選択線Ｓ２２の行出力選択信号とが、交互に一方がハイレベルで他方がローレベルとされるため、駆動回路群ＤＲ２内の出力用スイッチ素子ＳＷｏ２１及びＳＷｏ２２が交互にオン状態とされる。

これにより、キャパシタＣＳ２１に保持されている１／２フレーム前の信号電圧（正極性画像信号）が、オン状態にあるときの出力用スイッチ素子ＳＷｏ２１を通して液晶素子ＬＣの画素電極１４に印加される。また、キャパシタＣＳ２２に保持されている１／２フレーム前の信号電圧（負極性画像信号）がオン状態にあるときの出力用スイッチ素子ＳＷｏ２２を通して液晶素子ＬＣの画素電極１４に印加される。このときの画素電極１４の印加電圧Ｖpeは図３（Ｐ）に示すように、正極性と負極性のパルス電圧が交互に現れる波形であり、画素電極１４を交流駆動する。

そのとき、画素電位１４と液晶層１３を挟んで対向配置されている透明コモン電極１２には、コモン電圧Ｖcomが印加されている。このコモン電圧Ｖcomは、図３（Ｑ）に示すように行出力選択線Ｓ２１及びＳ２２の行出力選択信号に同期して変化するため、液晶素子ＬＣの液晶層１３には、画素電極１４の印加電圧Ｖpeとコモン電圧Ｖcomとの電位差Ｖ_ＬＣがアサートされ交流駆動される。図３（Ｒ）はこの電位差Ｖ_ＬＣを示す。

上記のように、駆動回路群ＤＲ１がデータ（保持容量電圧）転送動作を行い、かつ、駆動回路群ＤＲ２が画素電極１４の駆動動作を行う上記の１／２フレーム期間Ｔａに続いて、次の１／２フレーム期間Ｔｂでは、今度は駆動回路群ＤＲ２がデータ（保持容量電圧）転送（入力）動作を行い、かつ、駆動回路群ＤＲ１が画素電極１４の駆動動作を行う。

すなわち、図３（Ａ）に示すセレクト信号ＳＥＬ１が次の１／２フレーム期間Ｔｂの間オフ（ローレベル）とされて行走査線Ｗ１が非選択とされ、かつ、図３（Ｂ）に示すセレクト信号ＳＥＬ２がオン（ハイレベル）とされて行走査線Ｗ２が選択される。ゲートドライバ３２から図３（Ｈ）に示すハイレベルの行選択信号が時刻ｔ２で行走査線Ｗ２へ出力されると、この行選択信号は図１の画素回路２５内の入力用スイッチ素子ＳＷｉ２１及びＳＷｉ２２のゲートに印加されて、これら入力用スイッチ素子ＳＷｉ２１及びＳＷｉ２２をオンとする。

これにより、ソースドライバ３１から列信号線Ｄ１にアサートされている図３（Ｄ）に示すＤＣバランスプラス電圧（正極性画像信号）が入力用スイッチ素子ＳＷｉ２１を通じてキャパシタＣＳ２１に保持されると同時に、ソースドライバ３１から列信号線Ｄ２にアサートされている図３（Ｃ）に示すＤＣバランスマイナス電圧（負極性画像信号）が入力用スイッチ素子ＳＷｉ２２を通じてキャパシタＣＳ２２に保持される。これにより、キャパシタＣＳ２１、ＣＳ２２の各保持電圧は図３（Ｉ）、（Ｊ）に示すように時刻ｔ２で変化する。キャパシタＣＳ２１、ＣＳ２２は、その保持電圧を時刻ｔ２以降次の保持動作を行うまで保持する。

なお、行走査線Ｗ２が選択されている１／２フレーム期間Ｔｂは、行出力選択線Ｓ２１及びＳ２２はそれぞれ図３（Ｎ）及び（Ｏ）に示すようにオフとされ、出力用スイッチ素子ＳＷｏ２１及びＳＷｏ２２はそれぞれオフ状態である。上記の動作は、全ての画素回路２５のキャパシタＣＳ２１及びＣＳ２２にデータが保持されるまで、全てのラインで同様な処理が逐次行われる。

一方、行走査線Ｗ２が選択されている１／２フレーム期間Ｔｂでは、図３（Ａ）に示すセレクト信号ＳＥＬ１がオフ（ローレベル）とされて行走査線Ｗ１が非選択とされており、図１に示す駆動回路群ＤＲ１は、画素電極１４の駆動動作を行う。

すなわち、この１／２フレーム期間Ｔｂでは、図３（Ｌ）に示す行出力選択線Ｓ１１の行出力選択信号と、同図（Ｍ）に示す行出力選択線Ｓ１２の行出力選択信号とが、交互に一方がハイレベルで他方がローレベルとされるため、駆動回路群ＤＲ１内の出力用スイッチ素子ＳＷｏ１１及びＳＷｏ１２が交互にオン状態とされる。これにより、１／２フレーム前の期間ＴａでキャパシタＣＳ１１に保持されているＤＣバランスプラス電圧（正極性画像信号）が、オン状態にあるときの出力用スイッチ素子ＳＷｏ１１を通して液晶素子ＬＣの画素電極１４に印加される。また、１／２フレーム期間ＴａでキャパシタＣＳ１２に保持されているＤＣバランスマイナス電圧（負極性画像信号）がオン状態にあるときの出力用スイッチ素子ＳＷｏ１２を通して液晶素子ＬＣの画素電極１４に印加される。このときの画素電極１４の印加電圧Ｖpeは図３（Ｐ）に示すように、正極性と負極性のパルス電圧が交互に現れる波形であり、画素電極１４を交流駆動する。

また、この１／２フレーム期間Ｔｂも液晶素子ＬＣの透明コモン電極１２に印加されるコモン電圧Ｖcomは図３（Ｑ）に示すように、行出力選択線Ｓ１１及びＳ１２の行出力選択信号に同期して変化するため、液晶素子ＬＣの液晶層１３には、画素電極１４の印加電圧Ｖpeとコモン電圧Ｖcomとの電位差Ｖ_ＬＣがアサートされ交流駆動される。図３（Ｒ）はこの電位差Ｖ_ＬＣを示す。

上記のように、駆動回路群ＤＲ２がデータ（保持容量電圧）転送動作を行い、かつ、駆動回路群ＤＲ１が画素電極１４の駆動動作を行う上記の１／２フレーム期間Ｔｂに続いて、次の１／２フレーム期間Ｔｃでは、１／２フレーム期間Ｔａと同様に駆動回路群ＤＲ１がデータ（保持容量電圧）転送動作を行い、かつ、駆動回路群ＤＲ２が画素電極１４の駆動動作を行う。ただし、アサートされる電圧はフレーム毎に反転される。

つまり、上記の１／２フレーム期間Ｔａでは、列信号線Ｄ１にＤＣバランスプラス電圧（正極性画像信号）がアサートされ、かつ、列信号線Ｄ２にＤＣバランスマイナス電圧（負極性画像信号）がアサートされたが、次のフレーム（１フレーム後）の図３にＴｃで示す１／２フレーム期間では、列信号線Ｄ１にＤＣバランスマイナス電圧（負極性画像信号）がアサートされ、かつ、列信号線Ｄ２にＤＣバランスプラス電圧（正極性画像信号）がアサートされる。この結果、キャパシタＣＳ１１及びＣＳ１２には、１フレーム期間毎にＤＣバランスプラス電圧とＤＣバランスマイナス電圧とが交互に保持される。

１／２フレーム期間Ｔｃに続く１／２フレーム期間Ｔｄも、前述した１／２フレーム期間Ｔｂと同様の動作を行うが、１／２フレーム期間Ｔｂの次のフレームの１／２フレーム期間Ｔｄでは、列信号線Ｄ１、Ｄ２に対するＤＣバランスプラス電圧とＤＣバランスマイナス電圧の伝送関係が１フレーム前の期間Ｔｂと反転される。すなわち、１／２フレーム期間Ｔｂでは、列信号線Ｄ１にＤＣバランスプラス電圧（正極性画像信号）がアサートされ、かつ、列信号線Ｄ２にＤＣバランスマイナス電圧（負極性画像信号）がアサートされたが、１フレーム後の１／２フレーム期間Ｔｄでは、列信号線Ｄ１にＤＣバランスマイナス電圧（負極性画像信号）がアサートされ、かつ、列信号線Ｄ２にＤＣバランスプラス電圧（正極性画像信号）がアサートされる。この結果、キャパシタＣＳ２１及びＣＳ２２にも、１フレーム期間毎にＤＣバランスプラス電圧とＤＣバランスマイナス電圧とが交互に保持される。

これにより、キャパシタＣＳ１１及びＣＳ１２、ＣＳ２１及びＣＳ２２からそれぞれ１／２フレーム期間毎に交互に読み出されるＤＣバランス電圧の極性は、図３（Ｋ）に模式的に示すように、フレーム毎に反転したものとなる。

また、行選択線Ｓ１１／Ｓ１２およびＳ２１／Ｓ２２を１フレーム期間毎に、交流駆動する周期を反転することにより、ＤＣバランスプラス電圧／ＤＣバランスマイナス電圧の交流駆動動作は、透明コモン電極１２の交流動作と同期することができる。

図４は、この交流駆動時の画素電極１４と透明コモン電極１２との関係模式図を示す。同図において、左半分に示すＤＣバランスプラス（＋）期間では、透明コモン電極１２にＶｃｏｍ_Ｌの電圧がアサートし、画素電極１４に対してＶｃｏｍ_Ｌ＋Ｖ_ＬＣの電圧をアサートすることにより、液晶層１３には両者の電位差である＋Ｖ_ＬＣの電圧がアサートされる。

続く図４の右半分に示すＤＣバランスマイナス（−）の期間では、透明コモン電極１２にＶｃｏｍ_Ｈの電圧をアサートし、画素電極１４に対してＶｃｏｍ_Ｈ−Ｖ_ＬＣの電圧をアサートすることにより、液晶層１３には両者の電位差である−Ｖ_ＬＣの電圧がアサートされる。このＤＣバランス＋期間とＤＣバランス−期間とが同一時間とされることにより、ＤＣバランスを０に保つことができる。

以下、上記の駆動回路群ＤＲ１及びＤＲ２の一方が、データ（保持容量電圧）転送（入力）動作を行い、かつ、他方が画素電極１４の駆動動作を行うことが、同時並行的に行われると共に、それらの動作が１／２フレーム毎に交互に切り替えられる。

このように、本実施の形態の画素回路２５を備えた液晶表示素子によれば、駆動回路群ＤＲ１及びＤＲ２のうち、データ（保持容量電圧）転送（入力）動作を行う一方の駆動回路群では、２つのキャパシタＣＳ１１及びＣＳ１２（又はＣＳ２１及びＣＳ２２）の一方に正極性画像信号（ＤＣバランス＋電圧）を保持すると共に、他方に負極性画像信号（ＤＣバランス−電圧）を保持する動作を並行して同時に行う。また、画素電極１４の駆動動作を行う他方の駆動回路群は、２つのキャパシタＣＳ２１及びＣＳ２２（又はＣＳ１１及びＣＳ１２）に保持されている正極性画像信号（ＤＣバランス＋電圧）と負極性画像信号（ＤＣバランス−電圧）とを交互に読み出して画素電極１４を交流駆動する。

このため、本実施の形態によれば、特許文献１記載の従来の液晶表示装置で必要であった、液晶素子の駆動に必須なＤＣバランスを０にするための極性反転のために画像データを保持し直すための１フレーム分のバッファを不要にできる。

また、上記の特許文献１記載の従来の液晶表示装置では、正極性の画像信号と負極性の画像信号とを画素回路内の２個の保持容量に交互に所定時間内に入力して保持する必要があるため、信頼性向上のために交流駆動する信号の極性反転の回数を増やす際には、画素回路に入力するデータ（画像信号）転送帯域を高くする必要があり、信頼性に問題があった。

これに対し、本実施の形態によれば、信頼性向上のために交流駆動する信号の極性反転の回数を増やしたとしても、駆動回路群ＤＲ１及びＤＲ２のうち、データ（保持容量電圧）転送（入力）動作を行う一方の駆動回路群に、正極性画像信号と負極性画像信号を列信号線Ｄ１及びＤ２を並列に介して供給して２つのキャパシタに並行して同時に保持するようにしたため、特許文献１記載の従来の液晶表示装置に比べて必要最低限のデータ転送帯域で保持させることができ、信頼性を向上できる。

更に、本実施の形態では、列信号線Ｄ１及びＤ２の一方にアサートする正極性画像信号（ＤＣバランス＋電圧）と他方にアサートする負極性画像信号（ＤＣバランス−電圧）とを１フレーム毎に交互に切り替えるようにしたため、画素電極１４にかかる画素電極電圧が、画素回路２５内の電界効果トランジスタの特性等によりシフトした場合に画質に悪影響を生じさせるという問題を解決できる。

この効果について詳細に説明する。１つの駆動回路群ＤＲ１又はＤＲ２内にある２つのキャパシタＣＳｘ１及びＣＳｘ２（ｘは１又は２）のうち、キャパシタＣＳｘ１に保持されているＤＣバランス＋電圧と、キャパシタＣＳｘ２に保持されているＤＣバランス−電圧とを交互に読み出している１／２フレーム期間では、画素電極１４に印加される電圧が同じであり、かつ、極性が異なるので、画素回路２５内の電界効果トランジスタの特性等によるシフトが無い理想的な状態では、図５Ａに示すように、ＤＣバランスが０である。

ここで、図５Ａにおいて、一番下のラインは、透明コモン電極１２に印加されるコモン電圧Ｖcomを示し、そのコモン電圧ＶcomがローレベルのＶcom_Ｌのときに画素電極１４に書き込む電圧として選択されるキャパシタＣＳｘ１の保持電圧がＤＣバランス＋電圧であり、コモン電圧ＶcomがハイレベルのＶcom_Ｈのときに画素電極１４に書き込む電圧として選択されるキャパシタＣＳｘ２の保持電圧がＤＣバランス−電圧であることを示している（後述する図５Ｂ、図５Ｃ、図６も同様）。

なお、図５Ｂ、図５Ｃ、図６において、「Ｃ」は画素電極１４の規定の電圧を示す。また、コモン電圧ＶcomはＶcom_ＬからＶcom_Ｈまで逐次変化するが、図５Ａ及び後述する図５Ｂ、図５Ｃ及び図６においては、便宜上、同じ一番下のラインで、レベルの異なるＶcom_ＬとＶcom_Ｈのコモン電圧を示しているため、ＤＣバランス＋側では上方向に電圧が高くなっており、ＤＣバランス−側では上方向に電圧が低くなっている。このため、同じ「Ｃ」の位置でも、ＤＣバランス＋側では上方向に電界がかかっている状態を示し、ＤＣバランス−側では下方向に電界がかかっている状態を示している。なお、ＤＣバランス＋電圧は正極性画像信号電圧であり、例えば最大レベルが白で、最小レベルが黒の映像を示す。また、ＤＣバランス−電圧は負極性画像信号電圧であり、例えば最大レベルが黒で、最小レベルが白の映像を示す。

ここで、キャパシタＣＳｘ１を含む第１の電圧書き込み読出し部と、キャパシタＣＳｘ２を含む第２の電圧書き込み読出し部との間にＦＥＴの特性などにより理想的な状態に対して誤差があっても、両者に同じ誤差ａがある場合には、画素電極１４にかかる電圧は図５Ｂに示される。図５Ｂに示すように、キャパシタＣＳｘ１のＤＣバランス＋電圧が選択されるＤＣバランス＋期間において画素電極１４にかかる電圧（Ｃ＋ａ）と、キャパシタＣＳｘ２のＤＣバランス−電圧が選択されるＤＣバランス−期間において画素電極１４にかかる電圧（Ｃ−ａ）とは、ＤＣバランス＋期間とＤＣバランス−期間の全体で次式により誤差ａが打ち消され、所定の画素電極電圧Ｃになる。

［（Ｃ＋ａ）＋（Ｃ−ａ）］／２＝Ｃ
しかしながら、上記の第１及び第２の電圧書き込み読出し部の間に異なる誤差があり、かつ、本実施の形態のようにＤＣバランス＋電圧とＤＣバランス−電圧の列信号線Ｄ１及びＤ２への１フレーム毎の切り替えを行わない場合は、所定の画素電極電圧Ｃが得られない。

すなわち、図５Ｃに示すように、キャパシタＣＳｘ１のＤＣバランス＋電圧が選択されるＤＣバランス＋期間において画素電極１４にかかる電圧が（Ｃ＋ａ）であるのに対し、キャパシタＣＳｘ２のＤＣバランス−電圧が選択されるＤＣバランス−期間において画素電極１４にかかる電圧が（Ｃ−ｂ）である場合、ＤＣバランス＋期間とＤＣバランス−期間の全体で誤差が打ち消されず、次式のように誤差｛（ａ−ｂ）／２｝が発生する。

［（Ｃ＋ａ）＋（Ｃ−ｂ）］／２＝Ｃ＋｛（ａ−ｂ）／２｝
この誤差｛（ａ−ｂ）／２｝は、輝度異常を発生させる。

これに対し、本実施の形態では、同じ列信号線に供給するＤＣバランス＋電圧とＤＣバランス−電圧とを１フレーム毎に交互に切り替えるようにしているため、上記の輝度異常を視覚上軽減できる。例えば、或る１／２フレーム期間において、図６（Ａ）に示すように、キャパシタＣＳｘ１のＤＣバランス＋電圧が選択されるＤＣバランス＋期間において画素電極１４にかかる電圧が（Ｃ＋ａ）で、キャパシタＣＳｘ２のＤＣバランス−電圧が選択されるＤＣバランス−期間において画素電極１４にかかる電圧が（Ｃ−ｂ）であるために、図５Ｃと同様の誤差｛（ａ−ｂ）／２｝が発生しても、次の１フレーム後の１／２フレーム期間では、図６（Ｂ）に示すように、キャパシタＣＳｘ２のＤＣバランス＋電圧が選択されるＤＣバランス＋期間において画素電極１４にかかる電圧が（Ｃ＋ｂ）で、キャパシタＣＳｘ１のＤＣバランス−電圧が選択されるＤＣバランス−期間において画素電極１４にかかる電圧が（Ｃ−ａ）となり、その期間の誤差は次式で表される。

［（Ｃ＋ｂ）＋（Ｃ−ａ）］／２＝Ｃ＋｛（ｂ−ａ）／２｝
従って、２フレーム間では画素電極電圧は次式
［｛Ｃ＋（ａ／２）−（ｂ／２）｝＋｛Ｃ＋（ｂ／２）−（ａ／２）｝］／２＝Ｃ
で表され、上記の誤差の違いが打ち消され、所定の画素電極電圧Ｃにできる。このため、本実施の形態によれば、上記の特性の相違に起因する輝度異常を視覚上軽減することができる。

次に、シーケンシャル方式のカラー立体表示装置に本発明の液晶表示装置を用いた場合の、本発明液晶表示装置内の駆動回路群ＤＲ１及びＤＲ２の動作について説明する。図７は、シーケンシャル方式のカラー立体表示装置に適用した本発明液晶表示装置内の駆動回路群ＤＲ１及びＤＲ２の動作を模式的に示す。

図７（Ａ）、（Ｂ）は、駆動回路群ＤＲ１、ＤＲ２が右目用画像信号又は左目用画像信号を書き込む期間を「ロードデータ」で、読み出す期間を「駆動」で示す。また、図５（Ａ）、（Ｂ）の下に記載された「右」、「左」は駆動時の画像信号が右目用か左目用かを示している。

すなわち、図７（Ａ）、（Ｂ）において、１フレーム期間の前半の１／２フレーム期間では、駆動回路群ＤＲ１に左目用画像信号を入力して保持させることを「ロードデータ」として模式的に示し、かつ、駆動回路群ＤＲ２に１／２フレーム前に保持された右目用画像信号を読み出して液晶素子を駆動することを「駆動」で模式的に示している。続く１フレーム期間の後半の１／２フレーム期間では、駆動回路群ＤＲ１に１／２フレーム前に保持された左目用画像信号を読み出して液晶素子を駆動することを「駆動」で模式的に示し、かつ、駆動回路群ＤＲ２に右目用画像信号を入力して保持させることを「ロードデータ」として模式的に示している。

このカラー立体表示装置は、図１３に示したように、液晶シャッターを用いたメガネ２３と共に立体表示システムを構成する。メガネ２３は、液晶表示装置が左目用駆動信号で駆動される期間は左目部分のみが光透過状態とされ、右目用駆動信号で駆動される期間は右目部分のみが光透過状態とされる。

このカラー立体表示システムでは、図１３のプロジェクタ２１内の液晶表示装置が本実施の形態の液晶表示装置で構成されているため、必要最低限のデータ転送帯域で安定した立体画像表示を行うことができる。

また、図７（Ｃ）、（Ｄ）は、駆動回路群ＤＲ１、ＤＲ２が３原色の各原色信号を書き込む期間を「ロードデータ」で、読み出す期間を「駆動」で示す。また、図７（Ｃ）、（Ｄ）の下に記載された「赤」、「緑」、「青」は駆動時の画像信号が赤色信号、緑色信号、青色信号であることを示している。

すなわち、図７（Ｃ）は、１／３フレーム期間毎に、１／３フレーム前に保持された赤色画像信号による液晶素子の駆動、青色画像信号の入力保持、１／３フレーム前に保持された青色画像信号による液晶素子の駆動、緑色画像信号の入力保持、１／３フレーム前に保持された緑色画像信号による液晶素子の駆動、赤色画像信号の入力保持という順番で２フレーム周期で動作する駆動回路群ＤＲ１の動作を模式的に示す。

また、図７（Ｄ）は、１／３フレーム期間毎に、緑色画像信号の入力保持、１／３フレーム前に保持された緑色画像信号による液晶素子の駆動、赤色画像信号の入力保持、１／３フレーム前に保持された赤色画像信号による液晶素子の駆動、青色画像信号の入力保持、１／３フレーム前に保持された青色画像信号による液晶素子の駆動という順番で２フレーム周期で動作する駆動回路群ＤＲ２の動作を模式的に示す。

図７（Ｃ）、（Ｄ）から分るように、駆動回路群ＤＲ１及びＤＲ２は、同じ１／３フレーム期間では、一方が一つの原色信号の入力保持を行い、他方が異なる原色信号で液晶素子を駆動し、また、１／３フレーム期間毎に原色信号の入力保持と液晶素子の駆動とを交互に行う。図７（Ｃ）、（Ｄ）に模式的に示すように、シーケンシャルカラー駆動の場合、駆動回路群ＤＲ１とＤＲ２は、赤／緑／青の各原色の画像信号を巡回的に順次フレーム駆動される。

また、このフレーム駆動と同期して、発光ダイオード（ＬＥＤ）等の光源から赤／緑／青の各原色光を、そのとき液晶素子を駆動している原色信号と同じ原色の単色光を順次巡回的に切り替えて射出させて液晶パネルに照射することにより、単板のカラー表示システムを構築することができる。この単板のカラー表示システムは、本実施の形態の液晶表示装置を用いて安定した画像表示が可能なシーケンシャル方式のカラー表示を行うことができる。

なお、本発明は、１フレーム期間の分割数は図７（Ａ）〜（Ｄ）に示した例に限定されるものではない。

１２ 透明コモン電極
１３ 液晶層
１４ 画素電極
３０ 液晶表示装置
３１ ソースドライバ
３２ ゲートドライバ
３３ 画素部
３４ 画素
３２１ シフトレジスタ
３２２ セレクタ
３２３ レベルシフタ
ＬＣ 液晶素子
ＤＲ１、ＤＲ２ 駆動回路群
ＳＷｉ１１、ＳＷｉ１２、ＳＷｉ２１、ＳＷｉ２２ 入力用スイッチ素子
ＳＷｏ１１、ＳＷｏ１２、ＳＷｏ２１、ＳＷｏ２２ 出力用スイッチ素子
ＣＳ１１、ＣＳ１２、ＣＳ２１、ＣＳ２２ キャパシタ（信号保持容量）
Ｗ１、Ｗ２ 行走査線
Ｄ１、Ｄ２ 列信号線

Claims (7)

1. ２本の列信号線を一組とする複数組の列信号線と、２本の行走査線を一組とする複数組の行走査線との各交差部にそれぞれ接続されており、それぞれ各組の前記２本の行走査線のうちの一方の行走査線を介して入力される第１の行走査信号により所定期間毎に交互に選択又は非選択とされる第１の駆動回路群と、前記２本の行走査線のうちの他方の行走査線を介して入力される第２の行走査信号により、前記第１の駆動回路群の選択時は非選択とされ、前記第１の駆動回路群の非選択時は選択されるように、前記所定期間毎に交互に選択又は非選択とされる第２の駆動回路群とを備えた複数の画素回路と、
   前記複数の画素回路にそれぞれ対応して設けられており、前記画素回路から正極性の画像信号と負極性の画像信号とが交互に印加されて交流駆動される画素電極と、前記画素電極に対向して設けられたコモン電極と、前記画素電極と前記コモン電極との間に設けられた液晶層とからなる複数の液晶素子と
   を有し、
   前記第１の駆動回路群は、
   前記第１の行走査信号により選択されている期間に、前記２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第１の画像信号を保持する第１の保持手段と、
   前記第１の保持手段による保持動作と並行して、前記２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第２の画像信号を保持する第２の保持手段と、
   前記第１の行走査信号により非選択とされている期間に、前記第１の保持手段に保持されている前記第１の画像信号と前記第２の保持手段に保持されている前記第２の画像信号とを交互に読み出して前記画素電極に印加する第１の読み出し手段と
   を有し、
   前記第２の駆動回路群は、
   前記第１の駆動回路群が非選択とされている期間に、前記２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第３の画像信号を保持する第３の保持手段と、
   前記第３の保持手段による保持動作と並行して、前記２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第４の画像信号を保持する第４の保持手段と、
   前記第１の駆動回路群が選択されている期間に、前記３の保持手段に保持されている前記第３の画像信号と前記第４の保持手段に保持されている前記第４の画像信号とを交互に読み出して前記画素電極に印加する第２の読み出し手段と
   を有することを特徴とする液晶表示素子。
2. 前記第１の駆動回路群の前記第１及び第２の保持手段に保持される前記第１の画像信号及び第２の画像信号は右目用画像信号であり、前記第２の駆動回路群の前記第３及び第４の保持手段に保持される前記第３の画像信号及び第４の画像信号は左目用画像信号であることを特徴とする請求項１記載の液晶表示素子。
3. 前記第１及び第２の駆動回路群は、三原色を構成する各原色の画像信号が順次巡回的に切替入力され、その入力された原色の画像信号を保持する第１の動作と、保持している原色の画像信号を読み出す第２の動作とを交互に行うと共に、前記第１及び第２の駆動回路群の一方の駆動回路群が前記第１の動作を行っている期間は他方の駆動回路群が一方の駆動回路群が前記第１の動作により保持している画像信号と異なる原色の画像信号を読み出す前記第２の動作を行うことを特徴とする請求項１記載の液晶表示素子。
4. ２本の列信号線を一組とする複数組の列信号線と、２本の行走査線を一組とする複数組の行走査線との各交差部にそれぞれ接続された複数の画素回路のそれぞれを構成する第１及び第２の駆動回路群のうち、一方の駆動回路群を各組の前記２本の行走査線を介して入力される第１の行走査信号により選択すると共に、他方の駆動回路群を非選択とする第１の選択ステップと、
   前記第１の選択ステップで前記一方の駆動回路群が選択されている期間に、その一方の駆動回路群に、前記２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第１の画像信号を保持すると同時に、前記２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第２の画像信号を保持する第１の保持ステップと、
   前記第１の選択ステップで前記他方の駆動回路群が非選択とされている期間に、その他方の駆動回路群に既に保持されていた正極性又は負極性の第３の画像信号と負極性又は正極性の第４の画像信号とを交互に読み出して液晶素子の画素電極に印加して交流駆動する第１の読み出しステップと、
   各組の前記２本の行走査線を介して入力される第２の行走査信号により、前記第１の選択ステップで選択された前記一方の駆動回路群を所定期間後に非選択とすると共に、前記第１の選択ステップで非選択とされた前記他方の駆動回路群を前記所定期間後に選択する第２の選択ステップと、
   前記第２の選択ステップで前記他方の駆動回路群が選択されている期間に、その他方の駆動回路群に、前記２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第３の画像信号を保持すると同時に、前記２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第４の画像信号を保持する第２の保持ステップと、
   前記第２の選択ステップで前記一方の駆動回路群が非選択とされている期間に、その一方の駆動回路群に既に保持されていた前記第１の画像信号と前記第２の画像信号とを交互に読み出して前記液晶素子の前記画素電極に印加して交流駆動する第２の読み出しステップと、
   を含み、前記第１の選択ステップ、前記第１の保持ステップ、前記第１の読み出しステップ、前記第２の選択ステップ、前記第２の保持ステップ及び前記第２の読み出しステップを巡回的に繰り返すことを特徴とする液晶表示素子の駆動方法。
5. 前記正極性の第１の画像信号及び負極性の第２の画像信号は右目用画像信号であり、前記正極性の第３の画像信号及び負極性の第４の画像信号は左目用画像信号であることを特徴とする請求項４記載の液晶表示素子の駆動方法。
6. ２本の列信号線を一組とする複数組の列信号線と、２本の行走査線を一組とする複数組の行走査線との各交差部にそれぞれ接続されており、それぞれ各組の前記２本の行走査線のうちの一方の行走査線に接続された第１の駆動回路群と、前記２本の行走査線のうちの他方の行走査線に接続された第２の駆動回路群とを備えた複数の画素回路と、
   前記複数の画素回路にそれぞれ対応して設けられており、前記画素回路から正極性の画像信号と負極性の画像信号とが交互に印加されて交流駆動される画素電極と、前記画素電極に対向して設けられたコモン電極と、前記画素電極と前記コモン電極との間に設けられた液晶層とからなる複数の液晶素子と、
   複数組の前記一方の行走査線を介して出力する第１の行走査信号を同じ行に配置された複数の前記画素回路内の前記第１の駆動回路群に印加して所定期間毎に交互に選択又は非選択とすると共に、前記２本の行走査線のうちの他方の行走査線を介して出力する第２の行走査信号を同じ行に配置された複数の前記画素回路内の前記第２の駆動回路群に印加して、前記第１の駆動回路群の選択時は非選択とし、前記第１の駆動回路群の非選択時は選択するように、前記所定期間毎に交互に選択又は非選択とする動作を、列方向に配置された前記複数の画素回路に対して１水平走査期間毎に順次行う選択／非選択手段と、
   前記２本の列信号線のうち一方の列信号線に正極性又は負極性の画像信号を出力すると共に、他方の列信号線に負極性又は正極性の画像信号を出力することを、各組の列信号線に対して一定時間毎に順次に行う画像信号出力手段と、
   を有し、前記第１の駆動回路群は、
   前記第１の行走査信号により選択されている期間に、前記２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第１の画像信号を保持する第１の保持手段と、
   前記第１の保持手段による保持動作と並行して、前記２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第２の画像信号を保持する第２の保持手段と、
   前記第１の行走査信号により非選択とされている期間に、前記第１の保持手段に保持されている前記第１の画像信号と前記第２の保持手段に保持されている前記第２の画像信号とを交互に読み出して前記画素電極に印加する第１の読み出し手段と
   を有し、前記第２の駆動回路群は、
   前記第１の駆動回路群が非選択とされている期間に、前記２本の列信号線のうち一方の列信号線を介して入力される正極性又は負極性の第３の画像信号を保持する第３の保持手段と、
   前記第３の保持手段による保持動作と並行して、前記２本の列信号線のうち他方の列信号線を介して入力される負極性又は正極性の第４の画像信号を保持する第４の保持手段と、
   前記第１の駆動回路群が選択されている期間に、前記３の保持手段に保持されている前記第３の画像信号と前記第４の保持手段に保持されている前記第４の画像信号とを交互に読み出して前記画素電極に印加する第２の読み出し手段と
   を有することを特徴とする液晶表示装置。
7. 前記選択／非選択手段は、前記第１の駆動回路群と前記第２の駆動回路群とを、１／２フレーム期間毎に交互に選択動作と非選択動作させ、かつ、一方の駆動回路群が選択動作しているときは他方の駆動回路群を非選択動作させる前記第１及び第２の行走査信号を発生し、
   前記画像信号出力手段は、前記第１及び第２の行走査信号に同期して、或る１フレーム期間では各組の前記２本の列信号線の一方の列信号線を介して前記画素回路へ前記正極性の画像信号を出力すると共に、他方の列信号線を介して前記画素回路へ前記負極性の画像信号を出力し、次の１フレーム期間では各組の前記２本の列信号線の一方の列信号線を介して前記画素回路へ前記負極性の画像信号を出力すると共に、他方の列信号線を介して前記画素回路へ前記正極性の画像信号を出力することを１フレーム期間毎に繰り返す
   ことを特徴とする請求項６記載の液晶表示装置。

Images