JP2010226821A - Output current limiting circuit and power unit using the same - Google Patents
Output current limiting circuit and power unit using the same Download PDFInfo
- Publication number
- JP2010226821A JP2010226821A JP2009069353A JP2009069353A JP2010226821A JP 2010226821 A JP2010226821 A JP 2010226821A JP 2009069353 A JP2009069353 A JP 2009069353A JP 2009069353 A JP2009069353 A JP 2009069353A JP 2010226821 A JP2010226821 A JP 2010226821A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output current
- output
- current limiting
- limiting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、出力電流制限回路、及び、これを用いた電源装置に関するものである。 The present invention relates to an output current limiting circuit and a power supply device using the same.
USB[Universal Serial Bus]電源から電力供給を受けて動作する電源装置や、携帯電話機の充電器などに用いられる電源装置には、高い変換効率だけでなく、機器の安全性を高めるために、過電流保護値を高精度かつ柔軟に設定することが可能な垂下型の過電流保護機能が求められている。 In order to enhance not only high conversion efficiency but also device safety, power supply devices that operate with power supplied from a USB [Universal Serial Bus] power supply or a power supply device for a mobile phone are excessive. There is a need for a drooping overcurrent protection function capable of setting a current protection value with high accuracy and flexibility.
なお、上記に関連する従来技術の一例としては、特許文献1を挙げることができる。
As an example of the related art related to the above,
しかしながら、一般的なDC/DCコンバータICに備えられている過電流保護機能は決して高精度とは言い難く、過電流保護値も固定されている上、その保護特性(過電流保護カーブ)についても、垂下型ではなく、図6のフォルドバック型(過電流検出時にICの動作をシャットダウンする動作停止型)となっていたため、携帯電話機の充電器などには必ずしも好適でなかった。 However, the overcurrent protection function provided in a general DC / DC converter IC is not highly accurate, and the overcurrent protection value is fixed and the protection characteristic (overcurrent protection curve) is also 6 is not a drooping type but a foldback type (operation stop type that shuts down the operation of the IC when an overcurrent is detected) as shown in FIG. 6, and thus is not necessarily suitable for a charger of a mobile phone.
特に、従来の電源装置の多くは、半導体装置に内蔵されている出力トランジスタのオン抵抗を用いて出力電流に応じた検出電圧を生成し、これと半導体装置内部で生成された所定の閾値電圧とを比較して過電流検出を行う構成とされており、出力トランジスタのオン抵抗ばらつきが過電流保護機能の精度に大きな影響を与えていた。そのため、従来の過電流保護機能を高精度とするためには、半導体装置にレーザトリミング用の抵抗素子を集積化するなどして、出力トランジスタのオン抵抗ばらつきを各個に補正する必要があった。 In particular, many of the conventional power supply devices generate a detection voltage corresponding to an output current using an on-resistance of an output transistor built in the semiconductor device, and a predetermined threshold voltage generated inside the semiconductor device. Thus, overcurrent detection is performed, and variations in the on-resistance of the output transistor have a great influence on the accuracy of the overcurrent protection function. Therefore, in order to make the conventional overcurrent protection function highly accurate, it is necessary to correct the on-resistance variation of the output transistor to each individual by integrating a laser trimming resistance element in the semiconductor device.
このように、従来の電源装置には、携帯電話機の充電器などへの適用に際して解決すべき種々の課題があり、これらを一つ一つ解決していくためには、用途毎の専用IC(例えば、USB電源専用のDC/DCコンバータICや、携帯電話機の充電器専用のDC/DCコンバータIC)を用意しなければならず、コストアップやモデルチェンジへの対応力不足などが問題となっていた。 As described above, the conventional power supply apparatus has various problems to be solved when applied to a charger for a mobile phone. In order to solve these problems one by one, a dedicated IC (for each application) ( For example, it is necessary to prepare a DC / DC converter IC dedicated to a USB power supply or a DC / DC converter IC dedicated to a charger for a mobile phone. It was.
本発明は、上記の問題点に鑑み、専用ICを要することなく、簡易な構成で適切な出力電流制限を行うことが可能な出力電流制限回路、及び、これを用いた電源装置を提供することを目的とする。 In view of the above problems, the present invention provides an output current limiting circuit capable of performing appropriate output current limiting with a simple configuration without requiring a dedicated IC, and a power supply device using the output current limiting circuit. With the goal.
上記目的を達成するために、本発明に係る出力電流制限回路は、入力電圧を所望の出力電圧に変換して負荷に供給する電圧変換装置に適用され、前記負荷への出力電流が所定の上限値を超えないように制限するものであって、前記出力電流の電流値に応じて電圧値が変動する検出電圧を生成する電流検出部と;前記電圧変換装置から前記負荷への電流経路上に挿入されたスイッチと;前記検出電圧に基づいて、前記出力電流が所定の上限値に達していないと判断されるときには前記スイッチをオンとし、前記出力電流が所定の上限値に達していると判断されるときには前記スイッチをオフとするスイッチ制御部と;を有して成る構成(第1の構成)とされている。 In order to achieve the above object, an output current limiting circuit according to the present invention is applied to a voltage converter that converts an input voltage into a desired output voltage and supplies the output voltage to a load, and the output current to the load has a predetermined upper limit. A current detection unit for generating a detection voltage whose voltage value varies according to the current value of the output current; and on a current path from the voltage converter to the load An inserted switch; based on the detected voltage, when it is determined that the output current has not reached a predetermined upper limit value, the switch is turned on, and it is determined that the output current has reached a predetermined upper limit value And a switch control unit that turns off the switch when the operation is performed (first configuration).
なお、上記第1の構成から成る出力電流制限回路において、前記電流検出部は、一端が前記電圧変換装置の出力端に接続され、他端から前記検出電圧が引き出されるセンス抵抗を有して成る構成(第2の構成)にするとよい。 In the output current limiting circuit having the first configuration, the current detection unit includes a sense resistor having one end connected to the output end of the voltage converter and the detection voltage drawn from the other end. A configuration (second configuration) is preferable.
また、上記第2の構成から成る出力電流制限回路において、前記スイッチ制御部は、前記検出電圧を増幅して増幅検出電圧を生成する検出電圧増幅部と;前記増幅検出電圧が所定の閾値電圧に達していないときには前記スイッチをオンとし、前記増幅検出電圧が所定の閾値電圧に達しているときには前記スイッチをオフとする電圧比較部と;を有して成る構成(第3の構成)にするとよい。 In the output current limiting circuit having the second configuration, the switch control unit includes a detection voltage amplification unit that amplifies the detection voltage to generate an amplification detection voltage; and the amplification detection voltage is set to a predetermined threshold voltage. A voltage comparison unit that turns on the switch when not reached and turns off the switch when the amplified detection voltage reaches a predetermined threshold voltage (third configuration). .
また、上記第3の構成から成る出力電流制限回路において、前記検出電圧増幅部は、オペアンプと;一端が前記センス抵抗の一端に接続され、他端が前記オペアンプの非反転入力端に接続された第1抵抗と;一端が前記オペアンプの非反転入力端に接続され、他端が接地端に接続された第2抵抗と;一端が前記センス抵抗の他端に接続され、他端が前記オペアンプの反転入力端に接続された第3抵抗と;一端が前記オペアンプの反転入力端に接続され、他端が前記オペアンプの出力端に接続された第4抵抗と;を有して成る構成(第4の構成)にするとよい。 In the output current limiting circuit having the third configuration, the detection voltage amplifying unit includes an operational amplifier; one end is connected to one end of the sense resistor, and the other end is connected to a non-inverting input terminal of the operational amplifier. A first resistor; one end connected to the non-inverting input terminal of the operational amplifier and the other end connected to the ground terminal; one end connected to the other end of the sense resistor and the other end of the operational amplifier A third resistor connected to the inverting input terminal; and a fourth resistor having one end connected to the inverting input terminal of the operational amplifier and the other end connected to the output terminal of the operational amplifier (fourth) (Configuration).
また、上記第3または第4の構成から成る出力電流制限回路において、前記電圧比較部は、前記閾値電圧を生成する閾値電圧生成部と;ベースが前記閾値電圧の印加端に接続され、コレクタが接地端に接続され、エミッタが抵抗を介して所定の電位端に接続されたpnp型バイポーラトランジスタと;ベースが前記pnp型バイポーラトランジスタのエミッタに接続され、エミッタが前記増幅検出電圧の印加端に接続され、コレクタが前記スイッチの制御端に接続されたnpn型バイポーラトランジスタと;を有して成る構成(第5の構成)にするとよい。 In the output current limiting circuit having the third or fourth configuration, the voltage comparison unit includes a threshold voltage generation unit that generates the threshold voltage; a base is connected to an application terminal of the threshold voltage, and a collector is A pnp bipolar transistor connected to the ground terminal and having an emitter connected to a predetermined potential terminal via a resistor; a base connected to the emitter of the pnp bipolar transistor, and an emitter connected to the application terminal of the amplified detection voltage And a npn-type bipolar transistor whose collector is connected to the control terminal of the switch (a fifth configuration).
また、上記第2の構成から成る出力電流制限回路において、前記スイッチ制御部は、所定の閾値電圧を生成する閾値電圧生成部と;第1入力端が前記検出電圧の印加端に接続され、第2入力端が前記閾値電圧の印加端に接続され、出力端が前記スイッチの制御端に接続されたコンパレータと;を有して成る構成(第6の構成)にするとよい。 In the output current limiting circuit having the second configuration, the switch control unit includes a threshold voltage generating unit that generates a predetermined threshold voltage; a first input terminal is connected to an application terminal of the detection voltage; And a comparator having a second input terminal connected to the threshold voltage application terminal and an output terminal connected to the control terminal of the switch (sixth structure).
また、上記第6の構成から成る出力電流制限回路において、前記スイッチ制御部は、前記コンパレータの出力端に接続された位相補償部を有して成る構成(第7の構成)にするとよい。 In the output current limiting circuit having the sixth configuration, the switch control unit may have a configuration (seventh configuration) including a phase compensation unit connected to the output terminal of the comparator.
また、上記第6の構成から成る出力電流制限回路において、前記スイッチ制御部は、前記検出電圧を分圧して分圧検出電圧を生成し、これを前記コンパレータの第1入力端に出力する検出電圧分圧部を有して成る構成(第8の構成)にするとよい。 In the output current limiting circuit having the sixth configuration, the switch control unit divides the detection voltage to generate a divided detection voltage, and outputs the divided detection voltage to the first input terminal of the comparator. A configuration including the voltage dividing section (eighth configuration) is preferable.
また、本発明に係る電源装置は、前記電圧変換装置の少なくとも一部を集積化した半導体装置と、前記半導体装置に外付けされた上記第1〜第8いずれかの構成から成る出力電流制限回路と、を有して成る構成(第9の構成)とされている。 A power supply device according to the present invention includes a semiconductor device in which at least a part of the voltage converter is integrated, and an output current limiting circuit comprising any one of the first to eighth configurations externally attached to the semiconductor device. And (9th configuration).
本発明に係る出力電流制限回路、及び、これを用いた電源装置であれば、専用ICを要することなく、簡易な構成で適切な出力電流制限を行うことが可能となる。 With the output current limiting circuit according to the present invention and a power supply device using the same, it is possible to perform appropriate output current limiting with a simple configuration without requiring a dedicated IC.
図1は、第1実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図である。本構成例の電源装置は、入力電圧Vinを所望の出力電圧Voutに変換して負荷Zに供給する電圧変換装置1と、電圧変換装置1に適用されて負荷Zへの出力電流Ioutが所定の上限値(過電流保護値)を超えないように制限する出力電流制限回路2と、を有して成る。なお、電圧変換装置1は、半導体装置10と、出力回路20と、位相補償回路30とを有する昇圧スイッチングレギュレータ(昇圧チョッパレギュレータ)である。
FIG. 1 is a circuit diagram showing a configuration example of a power supply device using the output current limiting circuit of the first embodiment. The power supply device of this configuration example includes a
半導体装置10は、これに集積化された回路ブロックとして、エラーアンプ11と、コントローラ12と、ドライバ13と、を有するほか、外部との電気的な接続手段として、外部端子T1〜T3を有して成る汎用DC/DCコンバータICである。
The
エラーアンプ11は、非反転入力端(+)に入力される所定の参照電圧Vref(出力電圧Voutの目標値を設定するための一定電圧)と、外部端子T2を介して反転入力端(−)に入力される帰還電圧Vfb(出力電圧Voutの分圧電圧)との差分を増幅して誤差電圧Verrを生成する。すなわち、誤差電圧Verrの電圧レベルは、出力電圧Voutがその目標設定値よりも低いほど高レベルとなる。このように、エラーアンプ11は、電圧変換装置1の出力帰還ループを形成する回路要素の一つである。
The
コントローラ12は、エラーアンプ11から入力される誤差電圧Verrが小さくなるようにパルス幅変調信号S1(以下では、PWM[Pulse Width Modulation]信号S1と呼ぶ)を生成し、これをドライバ13に供給する。より具体的に述べると、コントローラ12は、誤差電圧Verrが大きいほど、トランジスタN1のオンデューティが大きくなるように、逆に、誤差電圧Verrが小さいほど、トランジスタN1のオンデューティが小さくなるように、PWM信号S1のデューティ制御を行う。
The
ドライバ13は、コントローラ12から入力されるPWM信号S1に基づいてゲート駆動信号S2を生成し、これを出力回路20に供給する。
The
なお、半導体装置10には、上記した回路ブロックのほか、その他の回路ブロック(例えば、低入力誤動作防止回路や温度保護回路などの保護回路ブロック)を適宜組み込んでも構わない。
In addition to the circuit blocks described above, other circuit blocks (for example, protection circuit blocks such as a low-input malfunction prevention circuit and a temperature protection circuit) may be appropriately incorporated in the
出力回路20は、半導体装置10の外部に接続される素子として、Nチャネル型MOS[Metal Oxide Semiconductor]電界効果トランジスタN1と、コイルL1と、ダイオードD1と、コンデンサC1と、抵抗R1及び抵抗R2と、を有して成る。コイルL1の一端は、入力電圧Vinの入力端に接続されている。コイルL1の他端は、トランジスタN1のドレインとダイオードD1のアノードに接続されている。トランジスタN1のゲートは、半導体装置10の外部端子T1を介して、ドライバ13の出力端(ゲート信号S2の出力端)に接続されている。トランジスタN1のソース及びバックゲートは、接地端に接続されている。ダイオードD1のカソードは、出力電圧Voutの出力端(すなわち電圧変換装置1の出力端)として、出力電流制限回路2を形成するセンス抵抗Rsの一端に接続されている。なお、出力電圧Voutの出力端は、コンデンサC1を介して接地されている。また、出力電圧Voutの出力端は、抵抗R1と抵抗R2から成る抵抗分圧回路を介して接地されている。抵抗R1と抵抗R2との接続ノード(帰還電圧Vfbの出力端)は、半導体装置10の外部端子T2を介してエラーアンプ11の反転入力端(−)に接続されている。
The
位相補償回路30は、抵抗RxとコンデンサCxを有して成る。抵抗Rxの一端は、半導体装置10の外部端子T3を介してエラーアンプ11の出力端に接続されている。抵抗Rxの他端は、コンデンサCxの一端に接続されている。コンデンサCxの他端は接地されている。
The
出力電流制限回路2は、先にも述べた通り、負荷Zへの出力電流Ioutが所定の上限値を超えないように制限するものであって、センス抵抗Rsと、Pチャネル型MOS電界効果トランジスタP1と、抵抗R11〜R18と、オペアンプAMPと、pnp型バイポーラトランジスタQ1と、npn型バイポーラトランジスタQ2と、を有して成る。
As described above, the output current limiting
センス抵抗Rsの一端は、電圧変換装置1の出力端(出力電圧Voutの出力端)に接続されている。センス抵抗Rsの他端は、トランジスタP1のソースに接続されている。なお、センス抵抗Rsの他端からは、出力電流Ioutの電流値に応じて電圧値が変動する検出電圧Vaが引き出される。すなわち、センス抵抗Rsは、出力電流Ioutの電流値に応じて電圧値が変動する検出電圧Vaを生成する電流検出部の電流/電圧変換素子として機能する。なお、センス抵抗Rsの抵抗値は、電圧変換装置1の変換効率を損なわないように、微小値に設定することが望ましい。
One end of the sense resistor Rs is connected to the output terminal of the voltage conversion device 1 (the output terminal of the output voltage Vout). The other end of the sense resistor Rs is connected to the source of the transistor P1. A detection voltage Va whose voltage value varies according to the current value of the output current Iout is drawn from the other end of the sense resistor Rs. That is, the sense resistor Rs functions as a current / voltage conversion element of a current detection unit that generates the detection voltage Va whose voltage value varies according to the current value of the output current Iout. The resistance value of the sense resistor Rs is desirably set to a very small value so as not to impair the conversion efficiency of the
トランジスタP1のソース及びバックゲートは、センス抵抗Rsの他端に接続されている。トランジスタP1のドレインは負荷Zに接続されている。すなわち、トランジスタP1は、電圧変換装置1から負荷Zへの電流経路上に挿入され、そのゲートに入力される制御電圧に応じてオン/オフされるスイッチとして機能する。
The source and back gate of the transistor P1 are connected to the other end of the sense resistor Rs. The drain of the transistor P1 is connected to the load Z. That is, the transistor P1 is inserted in the current path from the
抵抗R11の一端は、センス抵抗Rsの一端(高電位端)に接続されている。抵抗R11の他端は、オペアンプAMPの非反転入力端(+)に接続されている。抵抗R12の一端は、オペアンプAMPの非反転入力端(+)に接続されている。抵抗R12の他端は、接地端に接続されている。抵抗R13の一端は、センス抵抗Rsの他端(低電位端)に接続されている。抵抗R13の他端は、オペアンプAMPの反転入力端(−)に接続されている。抵抗R14の一端は、オペアンプAMPの反転入力端(−)に接続されている。抵抗R14の他端は、オペアンプAMPの出力端に接続されている。すなわち、オペアンプAMP、及び、抵抗R11〜R14は、センス抵抗Rsの他端から引き出される検出電圧Vaを反転増幅して増幅検出電圧Vxを生成する検出電圧増幅部として機能する。 One end of the resistor R11 is connected to one end (high potential end) of the sense resistor Rs. The other end of the resistor R11 is connected to the non-inverting input terminal (+) of the operational amplifier AMP. One end of the resistor R12 is connected to the non-inverting input terminal (+) of the operational amplifier AMP. The other end of the resistor R12 is connected to the ground terminal. One end of the resistor R13 is connected to the other end (low potential end) of the sense resistor Rs. The other end of the resistor R13 is connected to the inverting input terminal (−) of the operational amplifier AMP. One end of the resistor R14 is connected to the inverting input terminal (−) of the operational amplifier AMP. The other end of the resistor R14 is connected to the output end of the operational amplifier AMP. That is, the operational amplifier AMP and the resistors R11 to R14 function as a detection voltage amplification unit that inverts and amplifies the detection voltage Va drawn from the other end of the sense resistor Rs to generate the amplified detection voltage Vx.
増幅検出電圧Vxの電圧値は、次の(1)式で算出することができる。なお、(1)式中において、「Vx」は増幅検出電圧Vxの電圧値、「Va」は検出電圧Vaの電圧値、「Vb」は抵抗R11と抵抗R12との接続ノードから引き出される基準電圧Vbの電圧値、「Vout」は出力電圧Voutの電圧値、及び、「R11」〜「R14」は抵抗R11〜R14の抵抗値をそれぞれ示している。 The voltage value of the amplification detection voltage Vx can be calculated by the following equation (1). In equation (1), “Vx” is the voltage value of the amplified detection voltage Vx, “Va” is the voltage value of the detection voltage Va, and “Vb” is the reference voltage drawn from the connection node between the resistor R11 and the resistor R12. The voltage value of Vb, “Vout” indicates the voltage value of the output voltage Vout, and “R11” to “R14” indicate the resistance values of the resistors R11 to R14, respectively.
上記(1)式から分かるように、検出電圧増幅部のゲイン及びオフセット量は、抵抗R11と抵抗R12との抵抗比、及び、抵抗R13と抵抗R14との抵抗比を適宜設定することによって任意に調整することが可能である。 As can be seen from the above equation (1), the gain and offset amount of the detection voltage amplification unit can be arbitrarily set by appropriately setting the resistance ratio between the resistor R11 and the resistor R12 and the resistance ratio between the resistor R13 and the resistor R14. It is possible to adjust.
抵抗R16の一端は、出力電圧Voutの印加端に接続されている。抵抗R16の他端は、トランジスタQ2のベースに接続されている。抵抗R17の一端は、トランジスタQ2のベースに接続されている。抵抗R17の他端は、接地端に接続されている。なお、抵抗R16と抵抗R17との接続ノードからは、所定の閾値電圧Vyが引き出される。すなわち、抵抗R16及び抵抗R17は、出力電圧Voutを分圧して所定の閾値電圧Vyを生成する閾値電圧生成部として機能する。上記の閾値電圧Vyは、抵抗R16と抵抗R17の抵抗比を適宜設定することによって任意に調整することが可能である。 One end of the resistor R16 is connected to the application end of the output voltage Vout. The other end of the resistor R16 is connected to the base of the transistor Q2. One end of the resistor R17 is connected to the base of the transistor Q2. The other end of the resistor R17 is connected to the ground terminal. A predetermined threshold voltage Vy is drawn from a connection node between the resistor R16 and the resistor R17. That is, the resistor R16 and the resistor R17 function as a threshold voltage generation unit that divides the output voltage Vout to generate a predetermined threshold voltage Vy. The threshold voltage Vy can be arbitrarily adjusted by appropriately setting the resistance ratio of the resistors R16 and R17.
トランジスタQ1のベースは、先にも述べた通り、閾値電圧Vyの印加端(抵抗R16と抵抗R17との接続ノード)に接続されている。トランジスタQ1のコレクタは、接地端に接続されている。トランジスタQ1のエミッタは、抵抗R15を介して出力電圧Voutの印加端に接続されている。トランジスタQ2のベースは、トランジスタQ1のエミッタに接続されている。トランジスタQ2のエミッタは、増幅検出電圧Vxの印加端(オペアンプAMPの出力端)に接続されている。トランジスタQ2のコレクタは、トランジスタP1のゲート(スイッチ制御端)に直接接続される一方、抵抗R18を介してトランジスタQ2のソースにも接続されている。すなわち、トランジスタQ1及びトランジスタQ2は、増幅検出電圧Vxが所定の閾値電圧Vyに達しているか否かに応じてトランジスタP1のオン/オフ制御を行う電圧比較部として機能する。 As described above, the base of the transistor Q1 is connected to the application terminal of the threshold voltage Vy (a connection node between the resistor R16 and the resistor R17). The collector of the transistor Q1 is connected to the ground terminal. The emitter of the transistor Q1 is connected to the application terminal of the output voltage Vout via the resistor R15. The base of the transistor Q2 is connected to the emitter of the transistor Q1. The emitter of the transistor Q2 is connected to the application end of the amplification detection voltage Vx (the output end of the operational amplifier AMP). The collector of the transistor Q2 is directly connected to the gate (switch control terminal) of the transistor P1, and is also connected to the source of the transistor Q2 via the resistor R18. That is, the transistor Q1 and the transistor Q2 function as a voltage comparison unit that performs on / off control of the transistor P1 depending on whether or not the amplified detection voltage Vx reaches a predetermined threshold voltage Vy.
上記の構成をまとめると、第1実施形態の出力電流制限回路2において、検出電圧増幅部(オペアンプAMP、及び、抵抗R11〜R14)、閾値電圧生成部(抵抗R16、R17)、並びに、電圧比較部(トランジスタQ1、Q2)は、検出電圧Vaに基づいて、出力電流Ioutが所定の上限値に達していないと判断されるときにはトランジスタP1をオンとし、出力電流Ioutが所定の上限値に達していると判断されるときにはトランジスタP1をオフとするスイッチ制御部として機能する。
To summarize the above configuration, in the output current limiting
次に、上記構成から成る電源装置の基本動作(電圧変換装置1の直流/直流変換動作)について詳細な説明を行う。 Next, the basic operation (DC / DC conversion operation of the voltage conversion device 1) of the power supply device having the above configuration will be described in detail.
トランジスタN1がオン状態にされると、コイルL1にはトランジスタN1を介して接地端に向けたスイッチ電流Iswが流れ、その電気エネルギが蓄えられる。なお、トランジスタN1のオン期間において、すでにコンデンサC1に電荷が蓄積されていた場合、負荷Zには、コンデンサC1から出力電流制限回路2を介して出力電流Ioutが流れることになる。また、このとき、ダイオードD1のアノード電位は、トランジスタN1を介してほぼ接地電位まで低下するため、ダイオードD1は逆バイアス状態となり、コンデンサC1からトランジスタN1に向けて電流が流れ込むことはない。
When the transistor N1 is turned on, a switch current Isw directed to the ground terminal flows through the coil L1 through the transistor N1, and the electric energy is stored. Note that if the charge has already been accumulated in the capacitor C1 during the ON period of the transistor N1, the output current Iout flows from the capacitor C1 through the output current limiting
一方、トランジスタN1がオフ状態にされると、コイルL1に生じた逆起電圧によってコイルL1に蓄積されていた電気エネルギが放出される。このとき、ダイオードD1は順バイアス状態となるため、ダイオードD1を介して流れる電流は、出力電流制限回路2を介して負荷Zに流れ込むとともに、コンデンサC1を介して接地端にも流れ込み、コンデンサC1を充電することになる。上記の動作が繰り返されることによって、負荷Zには、コンデンサC1によって昇圧され、かつ、平滑された直流出力が供給される。
On the other hand, when the transistor N1 is turned off, the electric energy accumulated in the coil L1 is released by the counter electromotive voltage generated in the coil L1. At this time, since the diode D1 is in the forward bias state, the current flowing through the diode D1 flows into the load Z through the output current limiting
このように、半導体装置10は、トランジスタN1のオン/オフ制御によってエネルギ貯蔵素子であるコイルL1を駆動することにより、入力電圧Vinを昇圧して出力電圧Voutを生成し、これを負荷Zに供給する電圧変換装置1(昇圧スイッチングレギュレータ)の一構成要素として機能する。
As described above, the
次に、上記構成から成る電源装置の出力電流制限動作について、先出の図1とともに、図2を参照しながら詳細に説明する。図2は、本発明に係る出力電流制限動作(垂下型)を説明するための模式図である。なお、図2の横軸は、出力電流Ioutを示しており、図2の縦軸は、出力電圧Voutを示している。 Next, the output current limiting operation of the power supply device configured as described above will be described in detail with reference to FIG. 2 together with FIG. FIG. 2 is a schematic diagram for explaining an output current limiting operation (descent type) according to the present invention. The horizontal axis in FIG. 2 indicates the output current Iout, and the vertical axis in FIG. 2 indicates the output voltage Vout.
センス抵抗Rsでの電圧降下量は、出力電流Ioutの電流値に比例して大きくなる。従って、出力電流Ioutが増大するほど、検出電圧Vaの電圧値は低下し、検出電圧Vaを反転増幅して得られる増幅検出電圧Vxの電圧値は上昇する。ここで、増幅検出電圧Vxが閾値電圧Vyよりも低い間には、トランジスタQ2をオンすることができるので、トランジスタP1もオンとなり、出力電流Ioutの電流経路は導通状態となる。一方、出力電流Ioutが所定の過電流保護値に達して、増幅検出電圧Vxが閾値電圧Vyよりも高くなると、トランジスタQ2をオンすることができなくなるので、トランジスタP1もオフとなり、出力電流Ioutの電流経路は遮断状態となる。 The amount of voltage drop at the sense resistor Rs increases in proportion to the current value of the output current Iout. Therefore, as the output current Iout increases, the voltage value of the detection voltage Va decreases, and the voltage value of the amplified detection voltage Vx obtained by inverting and amplifying the detection voltage Va increases. Here, since the transistor Q2 can be turned on while the amplification detection voltage Vx is lower than the threshold voltage Vy, the transistor P1 is also turned on, and the current path of the output current Iout is in a conductive state. On the other hand, when the output current Iout reaches a predetermined overcurrent protection value and the amplified detection voltage Vx becomes higher than the threshold voltage Vy, the transistor Q2 cannot be turned on, so that the transistor P1 is also turned off, and the output current Iout The current path is cut off.
このような出力電流制限動作によって出力電流Ioutが小さくなると、センス抵抗Rsでの電圧降下量も小さくなるので、増幅検出電圧Vxが閾値電圧Vyを下回り、トランジスタP1が再びオン状態に復帰する。 When the output current Iout is reduced by such an output current limiting operation, the amount of voltage drop at the sense resistor Rs is also reduced, so that the amplified detection voltage Vx falls below the threshold voltage Vy, and the transistor P1 returns to the on state again.
以後も、上記と同様の動作が繰り返されることにより、出力電流制限回路2が適用された電圧変換装置1では、出力電流Iinが所定の上限値に達すると、負荷Zにそれ以上の出力電流Ioutを供給することができなくなり、出力電流Ioutの電流値が所定の上限値で安定するようにフィードバックがかかる。すなわち、出力電流制限回路2は、負荷Zに対して一定の出力電流Ioutを出力する定電流源として機能するようになる。
Thereafter, by repeating the same operation as described above, in the
このように、本実施形態の出力電流制限回路2であれば、電圧変換装置1の動作をシャットダウンすることなく、出力電流Ioutの電流値を所定の上限値に維持したまま、出力電圧Voutが低下していく垂下型の出力電流制限特性(過電流保護カーブ)を実現することが可能となる。
As described above, with the output current limiting
すなわち、出力電流制限回路2が適用された電圧変換装置1であれば、用途毎の専用IC(例えば、USB電源専用のDC/DCコンバータICや、携帯電話機の充電器専用のDC/DCコンバータIC)を用意することなく、汎用の半導体装置10にわずか数点の外部素子を接続するだけで、過電流保護値を高精度かつ柔軟に設定することが可能な垂下型の過電流保護機能を容易かつ安価に実現することができるので、新セット開発時などに設計の簡素化を図ることが可能となる。
That is, if it is the
図3は、第2実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図である。本実施形態の出力電流制限回路2は、先出のセンス抵抗Rs及びトランジスタP1を有するほか、トランジスタP1のオン/オフを行うスイッチ制御部の回路要素として、コンパレータCMPと、抵抗R21〜R23と、コンデンサC21と、を有して成る。
FIG. 3 is a circuit diagram showing a configuration example of a power supply device using the output current limiting circuit of the second embodiment. The output current limiting
抵抗R21の一端は、センス抵抗Rsの一端(高電位端)に接続されている。抵抗R21の他端は、コンパレータCMPの非反転入力端(+)に接続されている。抵抗R22の一端は、コンパレータCMPの非反転入力端(+)に接続されている。抵抗R22の他端は、接地端に接続されている。すなわち、抵抗R21及び抵抗R22は、出力電圧Voutを分圧して所定の閾値電圧Vcを生成する閾値電圧生成部として機能する。上記の閾値電圧Vcは、抵抗R21と抵抗R22の抵抗比を適宜設定することによって任意に調整することが可能である。 One end of the resistor R21 is connected to one end (high potential end) of the sense resistor Rs. The other end of the resistor R21 is connected to the non-inverting input terminal (+) of the comparator CMP. One end of the resistor R22 is connected to the non-inverting input terminal (+) of the comparator CMP. The other end of the resistor R22 is connected to the ground terminal. That is, the resistor R21 and the resistor R22 function as a threshold voltage generation unit that divides the output voltage Vout and generates a predetermined threshold voltage Vc. The threshold voltage Vc can be arbitrarily adjusted by appropriately setting the resistance ratio between the resistors R21 and R22.
コンパレータCMPの非反転入力端(+)は、先にも述べた通り、閾値電圧Vcの印加端(抵抗R21と抵抗R22との接続ノード)に接続されている。コンパレータCMPの反転入力端(−)は、センス抵抗Rsの他端(低電位端)に接続されている。コンパレータCMPの出力端は、抵抗R23の一端に接続されている。抵抗R23の他端は、トランジスタP1のゲートに接続されている。コンデンサC21の一端は、トランジスタP1のゲートに出力されている。コンデンサC21の他端は、トランジスタP1のドレインに接続されている。すなわち、コンパレータCMPの出力端には、抵抗R23とコンデンサC21から成る位相補償部が接続されている。このような構成であれば、トランジスタP1のオン/オフ動作が頻繁に繰り返される状態(発振状態)に陥ることを未然に回避して、安定したフィードバック制御を行うことが可能となる。 As described above, the non-inverting input terminal (+) of the comparator CMP is connected to the threshold voltage Vc application terminal (a connection node between the resistor R21 and the resistor R22). The inverting input terminal (−) of the comparator CMP is connected to the other end (low potential terminal) of the sense resistor Rs. The output end of the comparator CMP is connected to one end of the resistor R23. The other end of the resistor R23 is connected to the gate of the transistor P1. One end of the capacitor C21 is output to the gate of the transistor P1. The other end of the capacitor C21 is connected to the drain of the transistor P1. That is, a phase compensation unit including a resistor R23 and a capacitor C21 is connected to the output terminal of the comparator CMP. With such a configuration, it is possible to avoid a situation in which the ON / OFF operation of the transistor P1 is frequently repeated (oscillation state) and to perform stable feedback control.
上記構成から成る出力電流制限回路2では、出力電流Ioutが増大するほど、検出電圧Vaの電圧値は低下する。ここで、検出電圧Vaが閾値電圧Vcよりも高いときには、コンパレータCMPの出力論理がローレベルとなり、トランジスタP1をオンすることができるので、出力電流Ioutの電流経路は導通状態となる。一方、出力電流Ioutが所定の過電流保護値に達して、検出電圧Vaが閾値電圧Vcよりも低くなると、コンパレータCMPの出力論理がハイレベルとなり、トランジスタP1をオンすることができなくなるので、出力電流Ioutの電流経路は遮断状態となる。
In the output current limiting
このような出力電流制限動作によって出力電流Ioutが小さくなると、センス抵抗Rsでの電圧降下量も小さくなるので、検出電圧Vaが閾値電圧Vcを上回り、トランジスタP1が再びオン状態に復帰する。 When the output current Iout is reduced by such an output current limiting operation, the amount of voltage drop at the sense resistor Rs is also reduced, so that the detection voltage Va exceeds the threshold voltage Vc, and the transistor P1 returns to the on state again.
以後も、上記と同様の動作が繰り返されることにより、出力電流制限回路2が適用された電圧変換装置1では、出力電流Iinが所定の上限値に達すると、負荷Zにそれ以上の出力電流Ioutを供給することができなくなり、出力電流Ioutの電流値が所定の上限値で安定するようにフィードバックがかかる。すなわち、出力電流制限回路2は、負荷Zに対して一定の出力電流Ioutを出力する定電流源として機能するようになる。
Thereafter, by repeating the same operation as described above, in the
このように、本実施形態の出力電流制限回路2であれば、先に説明した第1実施形態と同様、電圧変換装置1の動作をシャットダウンすることなく、出力電流Ioutの電流値を所定の上限値に維持したまま、出力電圧Voutが低下していく垂下型の出力電流制限特性(過電流保護カーブ)を実現することが可能となる。
Thus, in the case of the output current limiting
図4は、第3実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図である。本実施形態の出力電流制限回路2は、先出のセンス抵抗Rs及びトランジスタP1を有するほか、トランジスタP1のオン/オフを行うスイッチ制御部の回路要素として、コンパレータCMPと、抵抗R31〜R34と、を有して成る。
FIG. 4 is a circuit diagram showing a configuration example of a power supply device using the output current limiting circuit of the third embodiment. The output current limiting
抵抗R31の一端は、センス抵抗Rsの一端(高電位端)に接続されている。抵抗R31の他端は、コンパレータCMPの非反転入力端(+)に接続されている。抵抗R32の一端は、コンパレータCMPの非反転入力端(+)に接続されている。抵抗R32の他端は、接地端に接続されている。すなわち、抵抗R31及び抵抗R32は、出力電圧Voutを分圧して所定の閾値電圧Vcを生成する閾値電圧生成部として機能する。上記の閾値電圧Vcは、抵抗R31と抵抗R32の抵抗比を適宜設定することによって任意に調整することが可能である。 One end of the resistor R31 is connected to one end (high potential end) of the sense resistor Rs. The other end of the resistor R31 is connected to the non-inverting input terminal (+) of the comparator CMP. One end of the resistor R32 is connected to the non-inverting input terminal (+) of the comparator CMP. The other end of the resistor R32 is connected to the ground terminal. That is, the resistor R31 and the resistor R32 function as a threshold voltage generation unit that divides the output voltage Vout and generates a predetermined threshold voltage Vc. The threshold voltage Vc can be arbitrarily adjusted by appropriately setting the resistance ratio between the resistors R31 and R32.
抵抗R33の一端は、センス抵抗Rsの他端(低電位端)に接続されている。抵抗R33の他端は、コンパレータCMPの反転入力端(−)に接続されている。抵抗R34の一端は、コンパレータCMPの反転入力端(−)に接続されている。抵抗R34の他端は、接地端に接続されている。すなわち、抵抗R33及び抵抗R34は、検出電圧Vaを分圧して所定の分圧検出電圧Vdを生成する検出電圧分圧部として機能する。上記の分圧検出電圧Vdは、抵抗R33と抵抗R34の抵抗比を適宜設定することによって任意に調整することが可能である。 One end of the resistor R33 is connected to the other end (low potential end) of the sense resistor Rs. The other end of the resistor R33 is connected to the inverting input terminal (−) of the comparator CMP. One end of the resistor R34 is connected to the inverting input terminal (−) of the comparator CMP. The other end of the resistor R34 is connected to the ground terminal. That is, the resistor R33 and the resistor R34 function as a detection voltage dividing unit that divides the detection voltage Va to generate a predetermined divided detection voltage Vd. The divided voltage detection voltage Vd can be arbitrarily adjusted by appropriately setting the resistance ratio of the resistors R33 and R34.
コンパレータCMPの非反転入力端(+)は、先にも述べた通り、閾値電圧Vcの印加端(抵抗R31と抵抗R32との接続ノード)に接続されている。コンパレータCMPの反転入力端(−)は、先にも述べた通り、分圧検出電圧Vdの印加端(抵抗R33と抵抗R34との接続ノード)に接続されている。コンパレータCMPの出力端は、トランジスタP1のゲートに接続されている。 As described above, the non-inverting input terminal (+) of the comparator CMP is connected to the threshold voltage Vc application terminal (a connection node between the resistor R31 and the resistor R32). The inverting input terminal (−) of the comparator CMP is connected to the application terminal (connection node between the resistor R33 and the resistor R34) of the divided voltage detection voltage Vd as described above. The output terminal of the comparator CMP is connected to the gate of the transistor P1.
上記構成から成る出力電流制限回路2では、出力電流Ioutが増大するほど、分圧検出電圧Vdの電圧値が低下する。ここで、分圧検出電圧Vdが閾値電圧Vcよりも高いときには、コンパレータCMPの出力論理がローレベルとなり、トランジスタP1をオンすることができるので、出力電流Ioutの電流経路は導通状態となる。一方、出力電流Ioutが所定の過電流保護値に達して、分圧検出電圧Vdが閾値電圧Vcよりも低くなると、コンパレータCMPの出力論理がハイレベルとなり、トランジスタP1をオンすることができなくなるので、出力電流Ioutの電流経路は遮断状態となる。
In the output current limiting
このような出力電流制限動作によって出力電流Ioutが小さくなると、センス抵抗Rsでの電圧降下量も小さくなるので、分圧検出電圧Vdが閾値電圧Vcを上回り、トランジスタP1が再びオン状態に復帰する。 When the output current Iout is reduced by such an output current limiting operation, the amount of voltage drop at the sense resistor Rs is also reduced, so that the divided voltage detection voltage Vd exceeds the threshold voltage Vc, and the transistor P1 returns to the ON state again.
以後も、上記と同様の動作が繰り返されることにより、出力電流制限回路2が適用された電圧変換装置1では、出力電流Iinが所定の上限値に達すると、負荷Zにそれ以上の出力電流Ioutを供給することができなくなり、出力電流Ioutの電流値が所定の上限値で安定するようにフィードバックがかかる。すなわち、出力電流制限回路2は、負荷Zに対して一定の出力電流Ioutを出力する定電流源として機能するようになる。
Thereafter, by repeating the same operation as described above, in the
このように、本実施形態の出力電流制限回路2であれば、先に説明した第1実施形態や第2実施形態と同様、電圧変換装置1の動作をシャットダウンすることなく、出力電流Ioutの電流値を所定の上限値に維持したまま、出力電圧Voutが低下していく垂下型の出力電流制限特性(過電流保護カーブ)を実現することが可能となる。
Thus, in the case of the output current limiting
また、本実施形態の出力電流制限回路2であれば、先出の第2実施形態と異なり、検出電圧Vaを分圧して得られる分圧検出電圧Vdと所定の閾値電圧Vcとを比較する構成とされているので、出力電流Ioutの上限値(過電流保護値)をより任意に調整することが可能となる。
Further, in the case of the output current limiting
なお、上記の実施形態では、入力電圧Vinを昇圧して出力電圧Voutを生成する電圧変換装置1(昇圧スイッチングレギュレータ)の出力電流Ioutを制限するための手段として、本発明に係る入力電流制限回路2を適用した構成を例示したが、本発明に係る出力電流制限回路2の適用対象はこれに限定されるものではなく、例えば図5に示す昇降圧レギュレータ(いわゆるSEPIC[Single-Ended Primary Inductance Converter]回路)など、他形式の電圧変換装置にも広く適用することが可能である。
In the above embodiment, the input current limiting circuit according to the present invention is used as means for limiting the output current Iout of the voltage converter 1 (boost switching regulator) that boosts the input voltage Vin to generate the output voltage Vout. However, the application target of the output current limiting
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。 The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.
本発明は、例えば、入力電圧を所望の出力電圧に変換して負荷に供給する電圧変換装置に適用される出力電流制限回路として好適に利用可能な技術である。 The present invention is a technique that can be suitably used as, for example, an output current limiting circuit applied to a voltage converter that converts an input voltage into a desired output voltage and supplies the output voltage to a load.
1 電圧変換装置
2 出力電流制限回路
10 半導体装置(汎用DC/DCコンバータIC)
11 エラーアンプ
12 コントローラ
13 ドライバ
20 出力回路
30 位相補償回路
N1 Nチャネル型MOS電界効果トランジスタ(出力トランジスタ)
L1、L2 コイル
D1 ダイオード
C1、C2 コンデンサ
R1、R2 抵抗
T1〜T3 外部端子
Rx 抵抗
Cx コンデンサ
Rs センス抵抗
R11〜R18、R21〜R23、R31〜R34 抵抗
P1 Pチャネル型MOS電界効果トランジスタ
Q1 pnp型バイポーラトランジスタ
Q2 npn型バイポーラトランジスタ
AMP オペアンプ
CMP コンパレータ
C21 コンデンサ
Z 負荷
DESCRIPTION OF
11
L1, L2 Coil D1 Diode C1, C2 Capacitor R1, R2 Resistor T1-T3 External Terminal Rx Resistor Cx Capacitor Rs Sense Resistor R11-R18, R21-R23, R31-R34 Resistor P1 P-channel MOS Field Effect Transistor Q1 Pnp Bipolar Transistor Q2 npn type bipolar transistor AMP operational amplifier CMP comparator C21 capacitor Z load
Claims (9)
前記出力電流の電流値に応じて電圧値が変動する検出電圧を生成する電流検出部と;
前記電圧変換装置から前記負荷への電流経路上に挿入されたスイッチと;
前記検出電圧に基づいて、前記出力電流が所定の上限値に達していないと判断されるときには前記スイッチをオンとし、前記出力電流が所定の上限値に達していると判断されるときには前記スイッチをオフとするスイッチ制御部と;
を有して成ることを特徴とする出力電流制限回路。 An output current limiting circuit that is applied to a voltage conversion device that converts an input voltage into a desired output voltage and supplies the load to a load, and limits the output current to the load so as not to exceed a predetermined upper limit value,
A current detection unit that generates a detection voltage whose voltage value varies according to the current value of the output current;
A switch inserted on a current path from the voltage converter to the load;
Based on the detected voltage, the switch is turned on when it is determined that the output current has not reached the predetermined upper limit value, and the switch is turned on when it is determined that the output current has reached the predetermined upper limit value. A switch controller to turn off;
An output current limiting circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069353A JP2010226821A (en) | 2009-03-23 | 2009-03-23 | Output current limiting circuit and power unit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069353A JP2010226821A (en) | 2009-03-23 | 2009-03-23 | Output current limiting circuit and power unit using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010226821A true JP2010226821A (en) | 2010-10-07 |
Family
ID=43043415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069353A Pending JP2010226821A (en) | 2009-03-23 | 2009-03-23 | Output current limiting circuit and power unit using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010226821A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014180099A (en) * | 2013-03-14 | 2014-09-25 | Koito Mfg Co Ltd | Light source control device |
JP2016085591A (en) * | 2014-10-24 | 2016-05-19 | ローム株式会社 | Usb power supply device, electronic equipment using the same, and control method for usb power supply device |
US9763294B2 (en) | 2014-11-20 | 2017-09-12 | Panasonic Intellectual Property Management Co., Ltd. | Lighting device and lighting fixture using same |
CN116087747A (en) * | 2022-12-28 | 2023-05-09 | 中科可控信息产业有限公司 | Single board testing circuit and method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216548A (en) * | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | Linear regulator circuit and voltage-power- supply adjusting circuit |
JP2001136734A (en) * | 1999-11-08 | 2001-05-18 | Fdk Corp | Overcurrent protective circuit |
JP2004062374A (en) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | Voltage regulator |
JP2005167865A (en) * | 2003-12-05 | 2005-06-23 | Fuji Electric Device Technology Co Ltd | Clamp circuit and semiconductor device having same |
-
2009
- 2009-03-23 JP JP2009069353A patent/JP2010226821A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216548A (en) * | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | Linear regulator circuit and voltage-power- supply adjusting circuit |
JP2001136734A (en) * | 1999-11-08 | 2001-05-18 | Fdk Corp | Overcurrent protective circuit |
JP2004062374A (en) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | Voltage regulator |
JP2005167865A (en) * | 2003-12-05 | 2005-06-23 | Fuji Electric Device Technology Co Ltd | Clamp circuit and semiconductor device having same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014180099A (en) * | 2013-03-14 | 2014-09-25 | Koito Mfg Co Ltd | Light source control device |
JP2016085591A (en) * | 2014-10-24 | 2016-05-19 | ローム株式会社 | Usb power supply device, electronic equipment using the same, and control method for usb power supply device |
US9763294B2 (en) | 2014-11-20 | 2017-09-12 | Panasonic Intellectual Property Management Co., Ltd. | Lighting device and lighting fixture using same |
CN116087747A (en) * | 2022-12-28 | 2023-05-09 | 中科可控信息产业有限公司 | Single board testing circuit and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110061617B (en) | Switched capacitor converter and method for limiting the current during start-up thereof | |
JP4902390B2 (en) | Current detection circuit and current mode switching regulator | |
JP4908386B2 (en) | Switching power supply device and driving method thereof | |
US10680522B2 (en) | Switching regulator and control device therefor | |
JP4619822B2 (en) | Switching regulator and voltage control method thereof | |
JP5091027B2 (en) | Switching regulator | |
KR100967474B1 (en) | Switching regulator and electronic device incorporating the same | |
JP2009219179A (en) | Current mode control type switching regulator | |
KR20060049915A (en) | Dc-dc converter circuit | |
JP2009136105A5 (en) | ||
TW201618454A (en) | Multi-stage amplifier | |
JP4721274B2 (en) | DC / DC converter | |
JP2009118578A (en) | Power supply device | |
JP2010057222A (en) | Dc/dc converter | |
KR20160011604A (en) | Step-down circuit | |
JP2015130744A (en) | Power supply circuit | |
JP5029056B2 (en) | Detection circuit and power supply system | |
JP5514460B2 (en) | Input current limiting circuit and power supply device using the same | |
JP2010233368A (en) | Switching power supply | |
JP6160188B2 (en) | Switching regulator | |
JP2010226821A (en) | Output current limiting circuit and power unit using the same | |
JP2010183335A (en) | Pulse-width modulation circuit, pulse-width modulation method, and regulator | |
JP2009153249A (en) | Dc-dc converter | |
JP2012016123A (en) | Dc-dc converter | |
JP6993867B2 (en) | Switching regulator and its control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120315 |
|
A977 | Report on retrieval |
Effective date: 20130712 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |