JP2010226820A - Input current limiting circuit and power unit using the same - Google Patents

Input current limiting circuit and power unit using the same Download PDF

Info

Publication number
JP2010226820A
JP2010226820A JP2009069352A JP2009069352A JP2010226820A JP 2010226820 A JP2010226820 A JP 2010226820A JP 2009069352 A JP2009069352 A JP 2009069352A JP 2009069352 A JP2009069352 A JP 2009069352A JP 2010226820 A JP2010226820 A JP 2010226820A
Authority
JP
Japan
Prior art keywords
voltage
current
input current
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009069352A
Other languages
Japanese (ja)
Other versions
JP5514460B2 (en
Inventor
Kazuhiro Murakami
和宏 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009069352A priority Critical patent/JP5514460B2/en
Publication of JP2010226820A publication Critical patent/JP2010226820A/en
Application granted granted Critical
Publication of JP5514460B2 publication Critical patent/JP5514460B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an input current limiting circuit which can limit an input current properly with a simple configuration, and a power unit using the circuit. <P>SOLUTION: A voltage transducer 1, which converts an input voltage Vin from a power source into a desired output voltage Vout, is a step-up type switching DC/DC converter comprising a semiconductor device 10, an output circuit 20, and a phase compensating circuit 30. The input current limiting circuit 2 limits an input current Iin from the power source of the voltage transducer 1 so that it may not exceed a predetermined upper limit value. It has a current detector 40 which generates a detected voltage Vb whose value fluctuates according to the current value of the input current Iin, and a feedback current generator 50 which generates a feedback current Ifb whose value fluctuates according to the voltage value of the detected voltage Vb, and extracts the feedback current Ifb from the output end of an error amplifier 11 that forms the output feedback loop of the voltage transformer 1. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、入力電流制限回路、及び、これを用いた電源装置に関するものである。   The present invention relates to an input current limiting circuit and a power supply device using the same.

USB[Universal Serial Bus]電源など、出力可能な電流の上限値が厳しく制限されている電源を用いる場合、電源からの入力電圧を所望の出力電圧に変換して負荷に供給する電圧変換装置には、高い変換効率を維持しつつ、電源からの入力電流が所定の上限値を超えないように制限する能力が求められる。   When using a power supply whose upper limit of current that can be output is severely limited, such as a USB [Universal Serial Bus] power supply, a voltage converter that converts an input voltage from the power supply into a desired output voltage and supplies it to a load is used. The ability to limit the input current from the power supply so as not to exceed a predetermined upper limit while maintaining high conversion efficiency is required.

そのため、従来の電圧変換装置は、電源からの入力電流が所定の上限値近傍まで増大したときに、負荷への出力電圧を低下させることで負荷への出力電流を抑制し、延いては、電源からの入力電流が所定の上限値を超えないように制限する入力電流制限回路を備えた構成とされていた。   Therefore, the conventional voltage converter suppresses the output current to the load by lowering the output voltage to the load when the input current from the power source increases to the vicinity of a predetermined upper limit value. The input current limiting circuit is configured to limit the input current from the input current so as not to exceed a predetermined upper limit value.

なお、入力電流制限回路に関連する従来技術の一例として、特許文献1には、入力端間に接続される第1の抵抗とコンデンサとのRC時定数回路と、主回路に挿入されてベースに前記コンデンサの端子電圧が印加される第1のトランジスタと、主回路で該第1のトランジスタと直列に接続される第2の抵抗と、該第2の抵抗での電圧降下によって駆動され前記第1のトランジスタを制御する第2のトランジスタと、を具備している入力電流制限回路が開示・提案されている。   As an example of the related art related to the input current limiting circuit, Patent Document 1 discloses an RC time constant circuit including a first resistor and a capacitor connected between input terminals, and a base inserted into a main circuit. The first transistor to which the terminal voltage of the capacitor is applied, a second resistor connected in series with the first transistor in the main circuit, and a voltage drop across the second resistor are driven by the first transistor. An input current limiting circuit including a second transistor for controlling the first transistor is disclosed and proposed.

実開昭63−135411号公報Japanese Utility Model Publication No. 63-135411

しかしながら、電源には数多くの規格があり、その規格毎に出力可能な電流の上限値も千差万別であるため、これら一つ一つに適切な入力電流制限を行うためには、電源毎の専用IC(例えばUSB電源専用のDC/DCコンバータIC)を用意しなければならず、コストアップやモデルチェンジへの対応力不足などが問題となっていた。   However, there are many standards for power supplies, and the upper limit value of the current that can be output for each standard is various. Therefore, in order to limit the input current appropriately for each of these standards, Dedicated ICs (for example, DC / DC converter ICs dedicated to USB power supplies) have to be prepared, and problems such as increased costs and inadequate response to model changes have occurred.

本発明は、上記の問題点に鑑み、専用ICを要することなく、簡易な構成で適切な入力電流制限を行うことが可能な入力電流制限回路、及び、これを用いた電源装置を提供することを目的とする。   In view of the above problems, the present invention provides an input current limiting circuit capable of performing appropriate input current limiting with a simple configuration without requiring a dedicated IC, and a power supply device using the same. With the goal.

上記目的を達成するために、本発明に係る入力電流制限回路は、電源からの入力電圧を所望の出力電圧に変換する電圧変換装置に適用され、前記電源からの入力電流が所定の上限値を超えないように制限するものであって、前記入力電流の電流値に応じて電圧値が変動する検出電圧を生成する電流検出部と、前記検出電圧の電圧値に応じて電流値が変動する帰還電流を生成し、前記電圧変換装置の出力帰還ループを形成しているエラーアンプの出力端から前記帰還電流を引き抜く帰還電流生成部と、を有して成る構成(第1の構成)とされている。   In order to achieve the above object, an input current limiting circuit according to the present invention is applied to a voltage converter that converts an input voltage from a power source into a desired output voltage, and the input current from the power source has a predetermined upper limit value. A current detection unit that generates a detection voltage whose voltage value varies according to the current value of the input current, and feedback whose current value varies according to the voltage value of the detection voltage. A feedback current generation unit that generates current and draws out the feedback current from the output terminal of the error amplifier that forms the output feedback loop of the voltage converter (first configuration). Yes.

なお、上記第1の構成から成る入力電流制限回路において、前記電流検出部は、前記電圧変換装置の出力トランジスタに流れるスイッチ電流の電流値に応じて電圧値がパルス状に変動するスイッチ電圧を生成するセンス抵抗と、前記スイッチ電圧を平滑化して前記検出電圧を生成する平滑回路と、を有して成る構成(第2の構成)にするとよい。   In the input current limiting circuit having the first configuration, the current detection unit generates a switch voltage in which the voltage value varies in a pulse shape according to the current value of the switch current flowing in the output transistor of the voltage converter. It is preferable to have a configuration (second configuration) including a sense resistor that performs smoothing of the switch voltage to generate the detection voltage.

また、上記第1または第2の構成から成る入力電流制限回路において、前記帰還電流生成部は、抵抗と、前記抵抗の一端に前記検出電圧を印加して前記帰還電流を生成する検出電圧印加回路と、を有して成る構成(第3の構成)にするとよい。   In the input current limiting circuit having the first or second configuration, the feedback current generator includes a resistor and a detection voltage application circuit that generates the feedback current by applying the detection voltage to one end of the resistor. And (3rd configuration).

また、本発明に係る電源装置は、前記電圧変換装置の少なくとも一部を集積化した半導体装置と、前記半導体装置に外付けされた上記第1〜第3いずれかの構成から成る入力電流制限回路と、を有して成る構成(第4の構成)とされている。   A power supply device according to the present invention includes a semiconductor device in which at least a part of the voltage conversion device is integrated, and an input current limiting circuit including any one of the first to third configurations externally attached to the semiconductor device. And a configuration (fourth configuration).

本発明に係る入力電流制限回路、及び、これを用いた電源装置であれば、専用ICを要することなく、簡易な構成で適切な入力電流制限を行うことが可能となる。   With the input current limiting circuit according to the present invention and a power supply device using the same, it is possible to perform appropriate input current limiting with a simple configuration without requiring a dedicated IC.

本発明に係る入力電流制限回路を用いた電源装置の一構成例を示す回路図1 is a circuit diagram showing a configuration example of a power supply device using an input current limiting circuit according to the present invention. 入力電流制限動作を説明するための模式図Schematic diagram for explaining the input current limiting operation 本発明に係る入力電流制限回路を用いた電源装置の別構成例を示す回路図The circuit diagram which shows another structural example of the power supply device using the input current limiting circuit which concerns on this invention

図1は、本発明に係る入力電流制限回路を用いた電源装置の一構成例を示す回路図である。本構成例の電源装置は、出力可能な電流の上限値が厳しく制限されている電源(USB電源など)からの入力電圧Vinを所望の出力電圧Voutに変換する電圧変換装置1と、電圧変換装置1に適用されて、電源からの入力電流Iinが所定の上限値を超えないように制限する入力電流制限回路2と、を有して成る。なお、電圧変換装置1は、半導体装置10と、出力回路20と、位相補償回路30と、を有して成る昇圧スイッチングレギュレータ(昇圧チョッパレギュレータ)である。また、入力電流制限回路2は、電流検出部40と、帰還電流生成部50と、を有して成る。   FIG. 1 is a circuit diagram showing a configuration example of a power supply device using an input current limiting circuit according to the present invention. The power supply device of this configuration example includes a voltage conversion device 1 that converts an input voltage Vin from a power supply (such as a USB power supply) whose upper limit value of current that can be output is strictly limited to a desired output voltage Vout, and a voltage conversion device. And an input current limiting circuit 2 that limits the input current Iin from the power source so as not to exceed a predetermined upper limit value. The voltage conversion device 1 is a step-up switching regulator (step-up chopper regulator) including a semiconductor device 10, an output circuit 20, and a phase compensation circuit 30. The input current limiting circuit 2 includes a current detection unit 40 and a feedback current generation unit 50.

半導体装置10は、これに集積化された回路ブロックとして、エラーアンプ11と、コントローラ12と、ドライバ13と、を有するほか、外部との電気的な接続手段として、外部端子T1〜T3を有して成る汎用DC/DCコンバータICである。   The semiconductor device 10 includes an error amplifier 11, a controller 12, and a driver 13 as circuit blocks integrated therein, and external terminals T1 to T3 as electrical connection means to the outside. Is a general-purpose DC / DC converter IC.

エラーアンプ11は、非反転入力端(+)に入力される所定の参照電圧Vref(出力電圧Voutの目標値を設定するための一定電圧)と、外部端子T2を介して反転入力端(−)に入力される帰還電圧Vfb(出力電圧Voutの分圧電圧)との差分を増幅して誤差電圧Verrを生成する。すなわち、誤差電圧Verrの電圧レベルは、出力電圧Voutがその目標設定値よりも低いほど高レベルとなる。このように、エラーアンプ11は、電圧変換装置1の出力帰還ループを形成する回路要素の一つである。   The error amplifier 11 has a predetermined reference voltage Vref (a constant voltage for setting a target value of the output voltage Vout) input to the non-inverting input terminal (+) and the inverting input terminal (−) via the external terminal T2. An error voltage Verr is generated by amplifying the difference from the feedback voltage Vfb (divided voltage of the output voltage Vout) input to the output voltage Vr. That is, the voltage level of the error voltage Verr becomes higher as the output voltage Vout is lower than the target set value. Thus, the error amplifier 11 is one of the circuit elements that form the output feedback loop of the voltage conversion device 1.

コントローラ12は、エラーアンプ11から入力される誤差電圧Verrが小さくなるようにパルス幅変調信号S1(以下では、PWM[Pulse Width Modulation]信号S1と呼ぶ)を生成し、これをドライバ13に供給する。より具体的に述べると、コントローラ12は、誤差電圧Verrが大きいほど、トランジスタN1のオンデューティが大きくなるように、逆に、誤差電圧Verrが小さいほど、トランジスタN1のオンデューティが小さくなるように、PWM信号S1のデューティ制御を行う。   The controller 12 generates a pulse width modulation signal S <b> 1 (hereinafter referred to as a PWM [Pulse Width Modulation] signal S <b> 1) so that the error voltage Verr input from the error amplifier 11 becomes small, and supplies this to the driver 13. . More specifically, the controller 12 increases the on-duty of the transistor N1 as the error voltage Verr increases. Conversely, the controller 12 decreases the on-duty of the transistor N1 as the error voltage Verr decreases. The duty control of the PWM signal S1 is performed.

ドライバ13は、コントローラ12から入力されるPWM信号S1に基づいてゲート駆動信号S2を生成し、これを出力回路20に供給する。   The driver 13 generates a gate drive signal S2 based on the PWM signal S1 input from the controller 12, and supplies this to the output circuit 20.

なお、半導体装置10には、上記した回路ブロックのほか、その他の回路ブロック(例えば、低入力誤動作防止回路や温度保護回路などの保護回路ブロック)を適宜組み込んでも構わない。   In addition to the circuit blocks described above, other circuit blocks (for example, protection circuit blocks such as a low-input malfunction prevention circuit and a temperature protection circuit) may be appropriately incorporated in the semiconductor device 10.

出力回路20は、半導体装置10の外部に接続される素子として、Nチャネル型MOS[Metal Oxide Semiconductor]電界効果トランジスタN1と、コイルL1と、ダイオードD1と、コンデンサC1と、抵抗R1及び抵抗R2と、を有して成る。コイルL1の一端は、入力電圧Vinの入力端に接続されている。コイルL1の他端は、トランジスタN1のドレインとダイオードD1のアノードに接続されている。トランジスタN1のゲートは、半導体装置10の外部端子T1を介して、ドライバ13の出力端(ゲート信号S2の出力端)に接続されている。トランジスタN1のソース及びバックゲートは、入力電流制限回路2を形成するセンス抵抗41を介して接地端に接続されている。ダイオードD1のカソードは、出力電圧Voutの出力端に接続されている。なお、出力電圧Voutの出力端は、コンデンサC1を介して接地されている。また、出力電圧Voutの出力端は、抵抗R1と抵抗R2から成る抵抗分圧回路を介して接地されている。抵抗R1と抵抗R2との接続ノード(帰還電圧Vfbの出力端)は、半導体装置10の外部端子T2を介してエラーアンプ11の反転入力端(−)に接続されている。   The output circuit 20 includes, as elements connected to the outside of the semiconductor device 10, an N-channel MOS [Metal Oxide Semiconductor] field effect transistor N1, a coil L1, a diode D1, a capacitor C1, a resistor R1, and a resistor R2. , Comprising. One end of the coil L1 is connected to the input end of the input voltage Vin. The other end of the coil L1 is connected to the drain of the transistor N1 and the anode of the diode D1. The gate of the transistor N1 is connected to the output terminal of the driver 13 (the output terminal of the gate signal S2) via the external terminal T1 of the semiconductor device 10. The source and back gate of the transistor N1 are connected to the ground terminal via the sense resistor 41 that forms the input current limiting circuit 2. The cathode of the diode D1 is connected to the output terminal of the output voltage Vout. Note that the output terminal of the output voltage Vout is grounded via the capacitor C1. The output terminal of the output voltage Vout is grounded via a resistance voltage dividing circuit including a resistor R1 and a resistor R2. A connection node (output terminal of the feedback voltage Vfb) between the resistor R1 and the resistor R2 is connected to the inverting input terminal (−) of the error amplifier 11 via the external terminal T2 of the semiconductor device 10.

位相補償回路30は、抵抗RxとコンデンサCxを有して成る。抵抗Rxの一端は、半導体装置10の外部端子T3を介してエラーアンプ11の出力端に接続されている。抵抗Rxの他端は、コンデンサCxの一端に接続されている。コンデンサCxの他端は接地されている。   The phase compensation circuit 30 includes a resistor Rx and a capacitor Cx. One end of the resistor Rx is connected to the output terminal of the error amplifier 11 via the external terminal T3 of the semiconductor device 10. The other end of the resistor Rx is connected to one end of the capacitor Cx. The other end of the capacitor Cx is grounded.

電流検出部40は、トランジスタN1に流れるスイッチ電流Iswの電流値(延いては入力電流Iinの電流値)に応じて電圧値が変動する検出電圧Vbを生成する手段であって、センス抵抗41と、抵抗42と、コンデンサ43と、を有して成る。センス抵抗41の一端は、トランジスタN1のソースに接続されている。センス抵抗41の他端は、接地されている。抵抗42の一端は、センス抵抗41の一端に接続されている。抵抗42の他端は、コンデンサ43を介して接地される一方、検出電圧Vbの出力端として、帰還電流生成部50を形成するオペアンプ52の非反転入力端(+)にも接続されている。   The current detection unit 40 is a means for generating a detection voltage Vb whose voltage value varies according to the current value of the switch current Isw flowing through the transistor N1 (and hence the current value of the input current Iin). , A resistor 42 and a capacitor 43. One end of the sense resistor 41 is connected to the source of the transistor N1. The other end of the sense resistor 41 is grounded. One end of the resistor 42 is connected to one end of the sense resistor 41. The other end of the resistor 42 is grounded via the capacitor 43, and is also connected to the non-inverting input terminal (+) of the operational amplifier 52 forming the feedback current generating unit 50 as the output terminal of the detection voltage Vb.

すなわち、センス抵抗41は、出力トランジスタN1に流れるスイッチ電流Iswの電流値に応じて電圧値がパルス状に変動するスイッチ電圧Vaを生成する電流/電圧変換素子として機能し、抵抗42及びコンデンサ43は、スイッチ電圧Vaを平滑化(積分)して検出電圧Vbを生成する平滑回路として機能する。なお、センス抵抗41の抵抗値は、電圧変換装置1の変換効率を損なわないように、微小値に設定することが望ましい。   That is, the sense resistor 41 functions as a current / voltage conversion element that generates a switch voltage Va whose voltage value varies in a pulse shape according to the current value of the switch current Isw flowing through the output transistor N1, and the resistor 42 and the capacitor 43 are , And functions as a smoothing circuit that smoothes (integrates) the switch voltage Va to generate the detection voltage Vb. Note that the resistance value of the sense resistor 41 is desirably set to a minute value so as not to impair the conversion efficiency of the voltage conversion device 1.

帰還電流生成部50は、検出電圧Vbの電圧値に応じて電流値が変動する帰還電流Ifbを生成し、電圧変換装置1の出力帰還ループを形成しているエラーアンプ11の出力端から帰還電流Ifbを引き抜く手段であって、抵抗51と、オペアンプ52と、npn型バイポーラトランジスタ53と、を有して成る。先にも述べたように、オペアンプ52の非反転入力端(+)には、電流検出部40から検出電圧Vbが入力されている。オペアンプ52の反転入力端(−)は、トランジスタ53のエミッタに接続されている。オペアンプ52の出力端は、トランジスタ53のベースに接続されている。トランジスタ53のコレクタは、半導体装置10の外部端子T3を介してエラーアンプ11の出力端に接続されている。トランジスタ53のエミッタは、抵抗51を介して接地されている。   The feedback current generation unit 50 generates a feedback current Ifb whose current value varies according to the voltage value of the detection voltage Vb, and returns the feedback current from the output terminal of the error amplifier 11 forming the output feedback loop of the voltage conversion device 1. A means for extracting Ifb, which comprises a resistor 51, an operational amplifier 52, and an npn bipolar transistor 53. As described above, the detection voltage Vb is input from the current detection unit 40 to the non-inverting input terminal (+) of the operational amplifier 52. The inverting input terminal (−) of the operational amplifier 52 is connected to the emitter of the transistor 53. The output terminal of the operational amplifier 52 is connected to the base of the transistor 53. The collector of the transistor 53 is connected to the output terminal of the error amplifier 11 via the external terminal T3 of the semiconductor device 10. The emitter of the transistor 53 is grounded via the resistor 51.

なお、オペアンプ52は、非反転入力端(+)に入力される検出電圧Vbと、反転入力端(−)に入力される抵抗51の一端電圧とが一致するように、トランジスタ53の導通度を制御する。従って、抵抗51の抵抗値をRとした場合、帰還電流Ifbの電流値は、Vb/Rという数式に従って算出される。このように、帰還電流生成部50において、オペアンプ52とトランジスタ53は、抵抗51の一端に検出電圧Vbを印加して帰還電流Ifbを生成する検出電圧印加回路として機能する。   Note that the operational amplifier 52 sets the conductivity of the transistor 53 so that the detection voltage Vb input to the non-inverting input terminal (+) matches the one-end voltage of the resistor 51 input to the inverting input terminal (−). Control. Therefore, when the resistance value of the resistor 51 is R, the current value of the feedback current Ifb is calculated according to the mathematical formula Vb / R. Thus, in the feedback current generator 50, the operational amplifier 52 and the transistor 53 function as a detection voltage application circuit that generates the feedback current Ifb by applying the detection voltage Vb to one end of the resistor 51.

次に、上記構成から成る電源装置の基本動作(電圧変換装置1の直流/直流変換動作)について詳細な説明を行う。   Next, the basic operation (DC / DC conversion operation of the voltage conversion device 1) of the power supply device having the above configuration will be described in detail.

トランジスタN1がオン状態にされると、コイルL1にはトランジスタN1及びセンス抵抗41を介して接地端に向けたスイッチ電流Iswが流れ、その電気エネルギが蓄えられる。なお、トランジスタN1のオン期間において、すでにコンデンサC1に電荷が蓄積されていた場合、不図示の負荷には、コンデンサC1からの出力電流Ioutが流れることになる。また、このとき、ダイオードD1のアノード電位は、トランジスタN1及びセンス抵抗41を介して、ほぼ接地電位まで低下するため、ダイオードD1は逆バイアス状態となり、コンデンサC1からトランジスタN1に向けて電流が流れ込むことはない。   When the transistor N1 is turned on, a switch current Isw directed to the ground terminal flows through the coil L1 via the transistor N1 and the sense resistor 41, and the electrical energy is stored. Note that, when charge is already accumulated in the capacitor C1 during the ON period of the transistor N1, the output current Iout from the capacitor C1 flows through a load (not shown). Further, at this time, the anode potential of the diode D1 is lowered to almost the ground potential via the transistor N1 and the sense resistor 41, so that the diode D1 is in a reverse bias state and current flows from the capacitor C1 toward the transistor N1. There is no.

一方、トランジスタN1がオフ状態にされると、コイルL1に生じた逆起電圧によってコイルL1に蓄積されていた電気エネルギが放出される。このとき、ダイオードD1は順バイアス状態となるため、ダイオードD1を介して流れる電流は、不図示の負荷に流れ込むとともに、コンデンサC1を介して接地端にも流れ込み、コンデンサC1を充電することになる。上記の動作が繰り返されることによって、不図示の負荷には、コンデンサC1によって昇圧され、かつ、平滑された直流出力が供給される。   On the other hand, when the transistor N1 is turned off, the electric energy accumulated in the coil L1 is released by the counter electromotive voltage generated in the coil L1. At this time, since the diode D1 is in a forward bias state, the current flowing through the diode D1 flows into a load (not shown) and also flows into the ground terminal through the capacitor C1, thereby charging the capacitor C1. By repeating the above operation, a DC output boosted and smoothed by the capacitor C1 is supplied to a load (not shown).

このように、半導体装置10は、トランジスタN1のオン/オフ制御によってエネルギ貯蔵素子であるコイルL1を駆動することにより、入力電圧Vinを昇圧して出力電圧Voutを生成する電圧変換装置1(昇圧スイッチングレギュレータ)の一構成要素として機能する。   In this way, the semiconductor device 10 drives the coil L1 that is an energy storage element by on / off control of the transistor N1, thereby boosting the input voltage Vin and generating the output voltage Vout (boost switching). Regulator).

次に、上記構成から成る電源装置の入力電流制限動作について、先出の図1とともに、図2を参照しながら詳細な説明を行う。図2は、入力電流制限動作を説明するための模式図である。なお、図2の横軸は、出力電流Ioutを示しており、図2の縦軸は、出力電圧Voutないしは入力電流を示している。   Next, the input current limiting operation of the power supply device configured as described above will be described in detail with reference to FIG. 2 together with FIG. FIG. 2 is a schematic diagram for explaining the input current limiting operation. 2 represents the output current Iout, and the vertical axis in FIG. 2 represents the output voltage Vout or the input current.

先にも述べたように、電流検出部40は、トランジスタN1に流れるスイッチ電流Iswをセンス抵抗41で受けてパルス状のスイッチ電圧Vaを生成し、これを平滑化することで、スイッチ電流Isw(延いては入力電流Iin)の積分電流値に応じて電圧値が変動する検出電圧Vbを生成する。なお、検出電圧Vbの電圧値は、入力電流Iinが大きいほど高くなり、入力電流Iinが小さいほど低くなる。   As described above, the current detection unit 40 receives the switch current Isw flowing through the transistor N1 by the sense resistor 41, generates the pulsed switch voltage Va, and smoothes the switch voltage Isw ( As a result, the detection voltage Vb whose voltage value fluctuates according to the integrated current value of the input current Iin) is generated. Note that the voltage value of the detection voltage Vb increases as the input current Iin increases, and decreases as the input current Iin decreases.

一方、帰還電流生成部50は、抵抗51の一端に検出電圧Vbを印加することにより、検出電圧Vbの電圧値に応じて電流値が変動する帰還電流Ifbを生成し、これをエラーアンプ11の出力端から引き抜く。なお、検出電圧Vbの電圧値が高いほど、エラーアンプ11の出力端から引き抜かれる帰還電流Ifbの電流値は大きくなる。言い換えれば、入力電流Inの電流値が大きいほど、エラーアンプ11の出力端から引き抜かれる帰還電流Ifbの電流値は大きくなる。   On the other hand, the feedback current generator 50 applies the detection voltage Vb to one end of the resistor 51 to generate a feedback current Ifb whose current value varies according to the voltage value of the detection voltage Vb. Pull out from the output end. Note that the higher the voltage value of the detection voltage Vb, the larger the current value of the feedback current Ifb drawn from the output terminal of the error amplifier 11. In other words, the current value of the feedback current Ifb drawn from the output terminal of the error amplifier 11 increases as the current value of the input current In increases.

エラーアンプ11の電流出力能力の範囲内で、エラーアンプ11の出力端から帰還電流Ifbが引き抜かれている間、エラーアンプ11から出力される誤差電圧Verrの電圧値に大きな変動はなく、出力電圧Voutは通常通りに出力され、その電圧値は所定の目標値に維持される。   While the feedback current Ifb is drawn from the output terminal of the error amplifier 11 within the range of the current output capability of the error amplifier 11, the voltage value of the error voltage Verr output from the error amplifier 11 does not vary greatly, and the output voltage Vout is output as usual, and the voltage value is maintained at a predetermined target value.

一方、入力電流Iinの電流値が大きくなり、エラーアンプ11の出力端から引き抜かれる帰還電流Ifbの電流値がエラーアンプ11の電流出力能力(例えば30μA)を超えると、エラーアンプ11から出力される誤差電圧Vfbの電圧値が低下して、PWM信号S1に基づくトランジスタN1のオンデューティが小さくなり、出力電圧Voutが低下に転じる。その結果、負荷への出力電流Ioutが低下し、延いては電源からの入力電流Iinが低下する。   On the other hand, when the current value of the input current Iin increases and the current value of the feedback current Ifb drawn from the output terminal of the error amplifier 11 exceeds the current output capability of the error amplifier 11 (for example, 30 μA), it is output from the error amplifier 11. The voltage value of the error voltage Vfb decreases, the on-duty of the transistor N1 based on the PWM signal S1 decreases, and the output voltage Vout starts to decrease. As a result, the output current Iout to the load decreases, and as a result, the input current Iin from the power source decreases.

このような入力電流制限動作によって入力電流Iinが小さくなると、帰還電流Ifbの電流値も小さくなるので、エラーアンプ11から出力される誤差電圧Vfbの電圧値が回復し、PWM信号S1に基づくトランジスタN1のオンデューティが復帰して、出力電圧Voutが上昇に転じる。   When the input current Iin is reduced by such an input current limiting operation, the current value of the feedback current Ifb is also reduced. Therefore, the voltage value of the error voltage Vfb output from the error amplifier 11 is recovered, and the transistor N1 based on the PWM signal S1 is recovered. , The output voltage Vout starts to rise.

以後も、上記と同様の動作が繰り返されることにより、入力電流Iinの電流値に応じてエラーアンプ11から出力される誤差電圧Verrの電圧値が制限され、入力電流Iinを所定の上限値に維持したまま出力電圧Voutが低下していく。   Thereafter, by repeating the same operation as described above, the voltage value of the error voltage Verr output from the error amplifier 11 is limited according to the current value of the input current Iin, and the input current Iin is maintained at a predetermined upper limit value. As a result, the output voltage Vout decreases.

このように、入力電流制限回路2が適用された電圧変換装置1では、入力電流Iinが所定の上限値に達すると、電源からそれ以上の入力電流Iinを引き込むことができなくなり、入力電流Iin電流値が所定の上限値で安定するようにフィードバックがかかる。   As described above, in the voltage conversion device 1 to which the input current limiting circuit 2 is applied, when the input current Iin reaches a predetermined upper limit value, the input current Iin can no longer be drawn from the power source, and the input current Iin current Feedback is applied so that the value stabilizes at a predetermined upper limit.

すなわち、入力電流制限回路2が適用された電圧変換装置1であれば、電源毎の専用IC(例えばUSB電源専用のDC/DCコンバータIC)を用意することなく、汎用の半導体装置10にわずか数点の外部素子を接続するだけで、多種多様な電源の規格毎に必要となる入力電流制限特性を容易かつ安価に実現することができるので、新セット開発時などに設計の簡素化を図ることが可能となる。   That is, in the voltage conversion device 1 to which the input current limiting circuit 2 is applied, only a few general-purpose semiconductor devices 10 are provided without preparing a dedicated IC for each power source (for example, a DC / DC converter IC dedicated to a USB power source). By connecting only one external element, the input current limiting characteristics required for various power supply standards can be easily and inexpensively realized, so the design can be simplified when developing a new set. Is possible.

なお、入力電流Iinの上限値は、エラーアンプ11の出力端から引き抜かれる帰還電流Ifbがエラーアンプ11の電流出力能力と等しくなる電流値に相当する。すなわち、入力電流Iinの上限値は、抵抗51の抵抗値を調整することにより任意に調整することが可能である。   The upper limit value of the input current Iin corresponds to a current value at which the feedback current Ifb drawn from the output terminal of the error amplifier 11 becomes equal to the current output capability of the error amplifier 11. That is, the upper limit value of the input current Iin can be arbitrarily adjusted by adjusting the resistance value of the resistor 51.

また、帰還電流Ifbをエラーアンプ11の出力端から引き抜く構成であれば、帰還電流Ifbを引き抜くための外部端子として、既存の位相補償回路30を接続するための外部端子T3を流用することができるので、半導体装置10のピン数を不要に増大せずに済み合理的である。   Further, if the feedback current Ifb is extracted from the output terminal of the error amplifier 11, the external terminal T3 for connecting the existing phase compensation circuit 30 can be used as an external terminal for extracting the feedback current Ifb. Therefore, it is reasonable that the number of pins of the semiconductor device 10 is not increased unnecessarily.

また、上記の実施形態では、入力電圧Vinを昇圧して出力電圧Voutを生成する電圧変換装置1(昇圧スイッチングレギュレータ)の入力電流Iinを制限するための手段として、本発明に係る入力電流制限回路2を適用した構成を例示したが、本発明に係る入力電流制限回路2の適用対象はこれに限定されるものではなく、例えば、図3に示す昇降圧レギュレータ(いわゆるSEPIC[Single-Ended Primary Inductance Converter]回路)など、他形式の電圧変換装置にも広く適用することが可能である。   In the above embodiment, the input current limiting circuit according to the present invention is used as means for limiting the input current Iin of the voltage converter 1 (step-up switching regulator) that boosts the input voltage Vin to generate the output voltage Vout. However, the application target of the input current limiting circuit 2 according to the present invention is not limited to this. For example, a step-up / down regulator (so-called SEPIC [Single-Ended Primary Inductance] shown in FIG. It can be widely applied to other types of voltage conversion devices such as a converter circuit).

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。   The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.

本発明は、例えば、出力可能な電流の上限値が厳しく制限されている電源からの入力電圧を所望の出力電圧に変換する電圧変換装置に適用される入力電流制限回路として好適に利用可能な技術である。   The present invention is, for example, a technique that can be suitably used as an input current limiting circuit applied to a voltage conversion device that converts an input voltage from a power supply whose upper limit of outputable current is strictly limited to a desired output voltage. It is.

1 電圧変換装置
2 入力電流制限回路
10 半導体装置(汎用DC/DCコンバータIC)
11 エラーアンプ
12 コントローラ
13 ドライバ
20 出力回路
30 位相補償回路
40 電流検出部
41 センス抵抗
42 抵抗
43 コンデンサ
50 帰還電流生成部
51 抵抗
52 オペアンプ
53 npn型バイポーラトランジスタ
N1 Nチャネル型MOS電界効果トランジスタ(出力トランジスタ)
L1、L2 コイル
D1 ダイオード
C1、C2 コンデンサ
R1、R2 抵抗
T1〜T3 外部端子
Rx 抵抗
Cx コンデンサ
DESCRIPTION OF SYMBOLS 1 Voltage converter 2 Input current limiting circuit 10 Semiconductor device (general-purpose DC / DC converter IC)
DESCRIPTION OF SYMBOLS 11 Error amplifier 12 Controller 13 Driver 20 Output circuit 30 Phase compensation circuit 40 Current detection part 41 Sense resistance 42 Resistance 43 Capacitor 50 Feedback current generation part 51 Resistance 52 Operational amplifier 53 npn type bipolar transistor N1 N channel type MOS field effect transistor (output transistor) )
L1, L2 Coil D1 Diode C1, C2 Capacitor R1, R2 Resistor T1-T3 External terminal Rx Resistor Cx Capacitor

Claims (4)

電源からの入力電圧を所望の出力電圧に変換する電圧変換装置に適用され、前記電源からの入力電流が所定の上限値を超えないように制限する入力電流制限回路であって、
前記入力電流の電流値に応じて電圧値が変動する検出電圧を生成する電流検出部と、
前記検出電圧の電圧値に応じて電流値が変動する帰還電流を生成し、前記電圧変換装置の出力帰還ループを形成しているエラーアンプの出力端から前記帰還電流を引き抜く帰還電流生成部と、
を有して成ることを特徴とする入力電流制限回路。
An input current limiting circuit that is applied to a voltage conversion device that converts an input voltage from a power source into a desired output voltage and limits an input current from the power source so as not to exceed a predetermined upper limit value,
A current detection unit that generates a detection voltage whose voltage value varies according to the current value of the input current;
A feedback current generator that generates a feedback current whose current value varies according to the voltage value of the detection voltage, and draws the feedback current from an output terminal of an error amplifier that forms an output feedback loop of the voltage converter;
An input current limiting circuit comprising:
前記電流検出部は、前記電圧変換装置の出力トランジスタに流れるスイッチ電流の電流値に応じて電圧値がパルス状に変動するスイッチ電圧を生成するセンス抵抗と、前記スイッチ電圧を平滑化して前記検出電圧を生成する平滑回路と、を有して成ることを特徴とする請求項1に記載の入力電流制限回路。   The current detection unit includes a sense resistor that generates a switch voltage in which a voltage value varies in a pulse shape according to a current value of a switch current that flows through an output transistor of the voltage converter, and the detection voltage by smoothing the switch voltage. The input current limiting circuit according to claim 1, further comprising: a smoothing circuit that generates 前記帰還電流生成部は、抵抗と、前記抵抗の一端に前記検出電圧を印加して前記帰還電流を生成する検出電圧印加回路と、を有して成ることを特徴とする請求項1または請求項2に記載の入力電流制限回路。   2. The feedback current generation unit includes a resistor and a detection voltage application circuit that generates the feedback current by applying the detection voltage to one end of the resistor. 3. The input current limiting circuit according to 2. 前記電圧変換装置の少なくとも一部を集積化した半導体装置と、前記半導体装置に外付けされた請求項1〜請求項3のいずれかに記載の入力電流制限回路と、を有して成ることを特徴とする電源装置。   A semiconductor device in which at least a part of the voltage conversion device is integrated, and an input current limiting circuit according to any one of claims 1 to 3 externally attached to the semiconductor device. A featured power supply.
JP2009069352A 2009-03-23 2009-03-23 Input current limiting circuit and power supply device using the same Expired - Fee Related JP5514460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009069352A JP5514460B2 (en) 2009-03-23 2009-03-23 Input current limiting circuit and power supply device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069352A JP5514460B2 (en) 2009-03-23 2009-03-23 Input current limiting circuit and power supply device using the same

Publications (2)

Publication Number Publication Date
JP2010226820A true JP2010226820A (en) 2010-10-07
JP5514460B2 JP5514460B2 (en) 2014-06-04

Family

ID=43043414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069352A Expired - Fee Related JP5514460B2 (en) 2009-03-23 2009-03-23 Input current limiting circuit and power supply device using the same

Country Status (1)

Country Link
JP (1) JP5514460B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156700A (en) * 2011-01-25 2012-08-16 Ricoh Co Ltd Error amplification circuit and switching regulator
JP2013034306A (en) * 2011-08-02 2013-02-14 Denso Corp Dc-dc converter
KR101540147B1 (en) * 2012-10-31 2015-07-28 삼성전기주식회사 Power module having the preventing malfunction and method thereof
EP2977848A1 (en) * 2014-07-23 2016-01-27 DET International Holding Limited Impedance compensation
JP2021010221A (en) * 2019-06-28 2021-01-28 パナソニックIpマネジメント株式会社 Power supply device and overcurrent protector

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513822B1 (en) 2011-01-31 2015-04-20 신덴겐코교 가부시키가이샤 Power factor improvement circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1094246A (en) * 1996-08-28 1998-04-10 Samsung Electron Co Ltd Power-factor compensated power supply
JP2003189601A (en) * 2001-12-18 2003-07-04 Fuji Xerox Co Ltd Switching power unit
JP2004120982A (en) * 2002-09-30 2004-04-15 Rohm Co Ltd Switching power supply
JP2006340420A (en) * 2005-05-31 2006-12-14 Rohm Co Ltd Step-down switching regulator, its control circuit, and electronic equipment employing it

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1094246A (en) * 1996-08-28 1998-04-10 Samsung Electron Co Ltd Power-factor compensated power supply
JP2003189601A (en) * 2001-12-18 2003-07-04 Fuji Xerox Co Ltd Switching power unit
JP2004120982A (en) * 2002-09-30 2004-04-15 Rohm Co Ltd Switching power supply
JP2006340420A (en) * 2005-05-31 2006-12-14 Rohm Co Ltd Step-down switching regulator, its control circuit, and electronic equipment employing it

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156700A (en) * 2011-01-25 2012-08-16 Ricoh Co Ltd Error amplification circuit and switching regulator
JP2013034306A (en) * 2011-08-02 2013-02-14 Denso Corp Dc-dc converter
KR101540147B1 (en) * 2012-10-31 2015-07-28 삼성전기주식회사 Power module having the preventing malfunction and method thereof
EP2977848A1 (en) * 2014-07-23 2016-01-27 DET International Holding Limited Impedance compensation
US10141869B2 (en) 2014-07-23 2018-11-27 Det International Holding Limited Impedance compensation
US10312828B2 (en) 2014-07-23 2019-06-04 Det International Holding Limited Impedance compensation
JP2021010221A (en) * 2019-06-28 2021-01-28 パナソニックIpマネジメント株式会社 Power supply device and overcurrent protector
JP7223953B2 (en) 2019-06-28 2023-02-17 パナソニックIpマネジメント株式会社 Power supply and overcurrent protection

Also Published As

Publication number Publication date
JP5514460B2 (en) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5063474B2 (en) Current mode control switching regulator and operation control method thereof
TWI593224B (en) Buck-boost power converter and associated control circuit
JP5014772B2 (en) Current mode control switching regulator
US9608519B2 (en) Switching converter with adaptive off time control and the method thereof
CN102098030B (en) Semiconductor device and switching regulator using the device
US8970194B2 (en) Switch mode power supply system with dual ramp compensation associated controller and method
JP4896754B2 (en) Overcurrent protection circuit and power supply device using the same
KR100967474B1 (en) Switching regulator and electronic device incorporating the same
EP3361615A1 (en) Switching regulator and control device therefor
US20150155784A1 (en) Switch mode power supply with transient control and control method thereof
JP5514460B2 (en) Input current limiting circuit and power supply device using the same
JP6962687B2 (en) Switching power supply
JP2009219179A (en) Current mode control type switching regulator
JP2008131746A (en) Step-up/down switching regulator
KR20060049915A (en) Dc-dc converter circuit
JP2013070470A (en) Dc/dc converter
US20110227547A1 (en) Sensing capacitor for constant on-time and constant off-time switching regulators
JP2010051053A (en) Control circuit for boost dc-dc converters and boost dc-dc converter
JP2010273447A (en) Switching power supply device
JP5642349B2 (en) Pulse width modulation circuit, pulse width modulation method and regulator
JP6381963B2 (en) Switching power supply circuit
TWI501520B (en) Power supply apparatus relating to dc-dc voltage conversion and having short protection function
JP2011097732A (en) Step-up/down circuit
JP2009148129A (en) Dc-dc converter driving circuit
JP6993867B2 (en) Switching regulator and its control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5514460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees