JP2010218631A - 誤り訂正回路及びデータ記憶装置 - Google Patents
誤り訂正回路及びデータ記憶装置 Download PDFInfo
- Publication number
- JP2010218631A JP2010218631A JP2009064270A JP2009064270A JP2010218631A JP 2010218631 A JP2010218631 A JP 2010218631A JP 2009064270 A JP2009064270 A JP 2009064270A JP 2009064270 A JP2009064270 A JP 2009064270A JP 2010218631 A JP2010218631 A JP 2010218631A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ecc
- interleave
- redundant
- data sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1843—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a cyclic redundancy check [CRC]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
- G11B2220/2516—Hard disks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】インタリーブされたデータ列にECC冗長シンボルを作成し、ECC符号化するECC符号器において、バーストエラーに対する訂正能力を向上する。
【解決手段】データ列をインタリーブする際に、データ列の冗長シンボルの挿入位置のデータを、順番のインタリーブ位置からスキップして、次のインタリーブ位置に振り分け、各インタリーブのデータ列の冗長シンボルを生成する。このため、データ列でのインタリーブの並びが、均一に分散し、バーストエラーに対する訂正能力を向上できる。
【選択図】図3
【解決手段】データ列をインタリーブする際に、データ列の冗長シンボルの挿入位置のデータを、順番のインタリーブ位置からスキップして、次のインタリーブ位置に振り分け、各インタリーブのデータ列の冗長シンボルを生成する。このため、データ列でのインタリーブの並びが、均一に分散し、バーストエラーに対する訂正能力を向上できる。
【選択図】図3
Description
本発明は、インタリーブされたデータ列の誤り訂正符号(ECC)を作成し、データ列に誤り訂正符号(ECC)を付加する誤り訂正回路及びデータ記憶装置に関する。
信号再生分野において、誤り訂正技術の重要性が増加している。特に、ECC(Error Correction Code)による誤り訂正方法は、広く利用されている。例えば、ハードディスクドライブ(HDD)では、データを、ディスク媒体に書きこむ際に、データからECCの冗長シンボルを作成し、データに付加し、付加したデータ列を書き込む。
この際に、磁気記録では、符号に拘束条件を与えている。例えば、RLL(Run Length Limited)の拘束長を与えている。このため、このRLLの拘束長を守るために、ECCの冗長シンボルを、RLLでエンコード(符号化)されたデータの間に、挿入する方法を採用している。
一方、一般に、訂正コードワードが、そのECCの訂正可能コード長を超えた場合、インタリーブを用いて、訂正を行っている。HDDでの、ECCのインタリーブは、バーストエラーを、各インタリーブに分散することが主な目的であり、ディスク媒体に書き込むデータを、順に、各インタリーブに割り当てる方法を採用している。
図8は、従来のインタリーブにおけるECC符号化方法の説明図である。図8は、4個のインタリーブを持ち、8シンボル毎に、冗長シンボルが挿入される例で説明する。
図8において、データ100のブロック内の数字が、シンボル番号である。例えば、データ100は、3300シンボルで構成される。4インタリーブである場合には、データ100のシンボルを順番に、4つのインタリーブに振り分ける。この4つのインタリーブブロック102毎に、図8の横方向に、ECCの冗長シンボルを生成する。
例えば、インタリーブ1には、冗長シンボルP1−1,P1−2,・・・、P1−32を、インタリーブ2には、P2−1〜P2−32,インタリーブ3には、P3−1〜P3−32,インタリーブ4には、P4−1〜P4−32を生成する。
生成した冗長シンボルを、元のデータ列100の8シンボル毎に、9シンボル番目毎の位置に挿入する。従って、元のデータ列100の8シンボル毎に、ECCの冗長シンボルが挿入されたデータ列106が得られる。このデータ列を、ディスク媒体に記録する。
このインタリーブにより、データシンボルは、4シンボル毎に、異なるECCの冗長シンボルが付与されるため、バーストエラーが生じた場合、例えば、データシンボルD1〜D8にバーストエラーが生じても、各インターリーブにエラーが分散され、インタリーブのECCの冗長シンボルを用いて、訂正が可能となる。
このような複数インタリーブでのECC符号化は、例えば、特許文献1等に記載されている。
従来は、ECCの冗長シンボルを、インタリーブ毎に、生成した後、その冗長シンボルを、ユーザーデータに挿入していたため、データ列内で、インタリーブされたデータブロックの位置がずれ、均等にインタリーブを分散されなくなる場合がある。その結果、同じインタリーブに属するシンボルが連続して、ディスク媒体に書き込まれる部分が出現し、バーストエラーに対して、同じインタリーブに、エラーが偏ってしまう。
例えば、図9のデータ列110では、同じインタリーブに属するECCの冗長シンボルP1−1と、データシンボルD9が連続しており、矢印のようなバーストエラーが発生した場合、インタリーブブロック112で見ると、インタリーブ1には、エラーが2個、インタリーブ2には、エラーが1個、インタリーブ3には、エラーが0個、インタリーブ4には、エラーが1個となってしまい、エラーに偏りが生じる。
従って、本発明の目的は、符号化の拘束長を維持しつつ、データ列内で、同一インタリーブのデータシンボルとECCの冗長シンボルとが、連続することを防止するための誤り訂正回路及びデータ記憶装置を提供することにある。
この目的の達成のため、誤り訂正回路は、データ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成し、前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成するECC符号器と、前記冗長シンボルが挿入されたデータ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正するECC復号器とを有し、前記ECC符号器は、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、冗長シンボルを作成する。
又、データ記憶装置は、記録データ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成し、前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成するECC符号器と、前記ECC符号器からの前記ECC符号化データを、記録媒体に記録する記録ユニットと、前記記録媒体から前記冗長シンボルが挿入されたデータ列を読み出す読み出しユニットと、前記読み出された冗長シンボルが挿入されたデータ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、前記読み出された冗長シンボルが挿入されたデータ列を、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正するECC復号器とを有し、前記ECC符号器は、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、冗長シンボルを作成する。
データ列をインタリーブする際に、データ列の冗長シンボルの挿入位置のデータを、順番のインタリーブ位置からスキップして、次のインタリーブ位置に振り分け、各インタリーブのデータ列の冗長シンボルを生成するため、データ列でのインタリーブの並びが、均一に分散し、バーストエラーに対する訂正能力を向上できる。
以下、本発明の実施の形態を、データ記憶装置、ECC符号化、ECC符号化及び復号化構成、他の実施の形態の順で説明する。
(データ記憶装置)
図1は、本発明のデータ記憶装置の一実施の形態の外観図である。図1は、データ記憶装置として、磁気ディスク装置(ハードディスクドライブ)を例に示す。図1に示すように、ディスクエンクロージャ(DEという)1は、磁気ディスク装置の各構成要素を収容する。DE1内では、磁気記録媒体である磁気ディスク3が、スピンドルモータ4の回転軸に設けられている。
図1は、本発明のデータ記憶装置の一実施の形態の外観図である。図1は、データ記憶装置として、磁気ディスク装置(ハードディスクドライブ)を例に示す。図1に示すように、ディスクエンクロージャ(DEという)1は、磁気ディスク装置の各構成要素を収容する。DE1内では、磁気記録媒体である磁気ディスク3が、スピンドルモータ4の回転軸に設けられている。
DE1に取り付けられたスピンドルモータ4は、磁気ディスク3を回転する。アクチュエータ(VCMという)5は、アーム(ヘッドアクチュエータという)52を回転する。アーム52に設けられたサスペンションの先端には、磁気ヘッド53が設けられている。従って、VCM5は、磁気ヘッド53を磁気ディスク3の半径方向に移動する。アクチュエータ5は、回転軸を中心に回転するボイスコイルモータ(VCM)で構成される。
図1では、磁気ディスク装置に、1枚の磁気ディスク3が搭載され、2つの磁気ヘッド53が、同一のアクチュエータ5で同時に駆動される。磁気ヘッド53は、リード素子と、ライト素子とからなる。磁気ヘッド53は、スライダに、磁気抵抗(MR)素子を含むリード素子を積層し、その上にライトコイルを含むライト素子を積層して、構成される。
磁気ディスク3の外側には、磁気ヘッド53を磁気ディスク3から退避し、パーキングするためのランプ機構54が設けられる。
又、図1のDE1の下部には、プリント回路アッセンブリ(制御回路部)が設けられ、プリント回路アッセンブリには、図2以下で説明するハードディスクコントローラ(HDC)、マイクロコントローラ(MCU)、リード/ライトチャネル回路(RDC)、サーボコントロール回路、データバッファ(RAM)、ROM(リードオンリーメモリ)が設けられる。
図2は、本発明の一実施の形態の記録再生系の主要部の回路ブロック図である。図2に示すように、磁気ディスク装置の記録再生系は、大きく分けて、ハードディスクコントローラ(HDC)8、リードチャネル(RDC)7、そしてプリアンプ6とからなる。
先ず、記録系を説明する。記録データ列は、HDC8に入力する。HDC8内では、CRC符号器80は、記録データからCRC(Cyclic Redundacy Code)を作成し、記録データ列に作成したCRCを付加する。記録(RLL)符号器82は、CRCを付加された記録データ列を、RLL(Run Length Limited)符号などの拘束条件が満たされる列に変換する。そして、ECC符号器83は、記録符号器82の出力データ列に、ECC(Error Correction Code)の冗長シンボルを付加する。
HDC8のECC符号器83からの出力データ列は、RDC7に入力する。RDC7では、ライト同期補償器71が、出力データ列を、ライトクロックに同期して、補正する。このライト同期補償されたデータ列を、ドライバ72が、記録データ列に増幅し、プリアンプ6に送出する。
プリアンプ6では、ドライバ60が、この記録データ列に従い、記録ヘッド53−1へライト電流を発生する。
次に、再生系を説明する。再生ヘッド53−2からのアナログ電圧は、プリアンプ6のアンプ62によって、増幅された後、RDC7に出力される。RDC7においては、増幅されたアナログ信号が、可変利得アンプ(VGA:Variable Gain Amp)73、ローパスフィルタ(LPF)74、AD(アナログ・デジタル)コンバータ(ADC)75を経由して、デジタル信号へ変換される。
FIR(Finite Impulse Response)フィルタ76が、PR波形等化を行った後、ビタビ(Viterbi)検出器などの反復復号器78が、最尤復号を行う。
反復復号器78から出力された復号ビット列は、HDC8のECC復号器85に入力される。ECC復号器85は、リードソロモン(RS)符号を用いて、誤り訂正を行う。ECC復号が成功した場合は、ECC復号器85の出力データ列は、記録(RLL)復号器87、CRC復号器89を経て、再生データとして出力される。
図3は、図2のECC符号器83の符号化処理の説明図、図4は、図3による符号化データのバーストエラーの訂正動作の説明図である。図3では、図8と同様のデータ列100を、4インタリーブし、8シンボル毎に、冗長シンボルを挿入する例を示す。
まず、ECCの冗長シンボル生成の説明を行う。冗長シンボル生成を行うために、データ入力する際、冗長シンボル(ECC)生成回路は、1データシンボル入力毎に、そのデータを入力するインタリーブ番号を「1」増加させていき、インタリーブ番号が、M(図3では、「4」)まで、行ったら、1番目のインタリーブに戻すという操作繰り返す。ただし、冗長シンボルが挿入される部分は、インタリーブをスキップするため、入力されたデータが、(N−1)シンボルの倍数になるときは(図3では、N=9)、次に、データを入力するインタリーブ番号を、「2」増加する。この結果、RLLでエンコードされたデータ列の各シンボルの属するインタリーブが、データ先頭から最後に冗長シンボルが挿入される部分までの間、(N−1)シンボル毎に、1スキップされることになる。
図3で具体的に説明する。ECC生成回路は、インタリーブ毎に、図3のインタリーブブロック200の横方向に、1インタリーブにつき、32シンボル、4インタリーブで128シンボルの冗長シンボルを生成する。ここで、インタリーブブロック200において、9×L(L=1,2,3,・・、128)シンボル目は、ECCの冗長シンボルのために空けておくので、ECCの冗長シンボル生成回路は、8×128=1024シンボル目まで、8シンボル毎に、1インタリーブスキップする。例えば、データシンボルD9は、インタリーブ1に入力されず、インタリーブ2に入力され、データシンボルD17は、インタリーブ2に入力されず、インタリーブ3に入力される。
このECCの冗長シンボル生成回路では、インタリーブブロックにおいて、スキップされた部分のデータは、左につまるので、各インタリーブとデータシンボルとの対応を示すインタリーブブロック200は、データシンボルが左に詰まったブロック202となり、このインタリーブブロック202の横方向に、冗長シンボルを生成することと同じになる。即ち、インタリーブ1は、データシンボルD1,D5,D12,・・から、冗長シンボルを生成する。
次に、冗長シンボルの挿入の説明を行う。冗長シンボル生成において、入力データの各シンボルの属するインタリーブが、(N−1)シンボル毎に、1スキップされているので、挿入部分で、スキップされたインタリーブに属する冗長シンボルを、1シンボルずつ順に挿入していく。
ここで、Iを「1」から「T」(尚、Tは、総冗長シンボル数)までの整数とすると、スキップされたインタリーブの番号は、データ先頭から、順に、I×N%M(=(I×N)/Mの余り)(但し、(I×N)%M=0のときは、M)となる。つまり、(I×N%M)番目のインタリーブの冗長シンボルが、(N−1)シンボル毎に挿入される。
図3では、N=9,M=4であるから、RDCへの入力データフォーマット204は、以下のように作成される。I=1では、(I×N%M)=9%4=1であるから、1インタリーブ目の冗長シンボルP1−1を、N=9番目に挿入する。I=2では、18%2=2であるから、2インタリーブ目の冗長シンボルP2−1を、N*2=18番目に挿入する。I=3では、27%3=3となるので、3インタリーブ目の冗長シンボルP3−1を、N*3=27番目に挿入する。I=4では、36%4=0となるので、4インタリーブ目の冗長シンボルP4−1を36番目に挿入する。尚、「0」は、「4」として扱う。
データをリードし、ECC復号するときには、挿入されているI×N番目(I=1〜総冗長シンボル数)の冗長シンボルを、I×N%M(I×N%M=0のときは、M)番目のインタリーブに戻した後、冗長シンボル生成時と同様に、データ先頭から最後に冗長シンボルが挿入される部分までの間、(N−1)シンボル毎に、次の1インタリーブをスキップして、各インタリーブのシンドロームを生成する。エラーがあった場合、通常のECC訂正を行う。
このように、記録系には、インタリーブブロックで、図3のように、空けておいた部分に、各インタリーブの冗長シンボルが挿入され、図3のデータ列204の順番で送信される。このため、図4のデータ列において、矢印のようなバーストエラーが発生した場合、図4の対応するインタリーブブロック202−1に示すように、各インタリーブにエラーが、1個ずつとなり、エラーに偏りが生じない。即ち、図4のインタリーブブロック202−1のブロックの下線を引いた部分が、バーストエラーに対応し、各インタリーブ1〜4で、エラーが、1個ずつとなる。
このように、あらかじめ冗長シンボルを挿入する部分のインタリーブをとばして、冗長シンボルを生成する。その後、とばされた部分のインタリーブにあてはまる冗長シンボルを、順に挿入していく。これにより、媒体に記録されるデータのインタリーブの並びが、均一に分散する。尚、デコードの際も、生成した順序と同じ順序で、シンドローム(Syndrome)を生成し、訂正を行う。
(ECC符号化及び復号化構成)
次に、ECC符号化及び復号化構成を説明する。図5は、図2のECC符号器83のブロック図である。図5において、ECC符号器83は、FIFO(Fast In Fast Out)メモリ10と、ECC生成回路12と、セレクタ16とで構成される。
次に、ECC符号化及び復号化構成を説明する。図5は、図2のECC符号器83のブロック図である。図5において、ECC符号器83は、FIFO(Fast In Fast Out)メモリ10と、ECC生成回路12と、セレクタ16とで構成される。
RLL符号化されたデータ列(セクタデータ)は、FIFOメモリ10と、ECC生成回路12に並列に入力される。ECC生成回路12は、セクタデータが、全部入力された時点で、ECCの冗長シンボル生成を完了する。セレクタ16は、セクタデータの全部が、FIFOメモリ10、ECC生成回路12へ入力された後、FIFOメモリ10から出力されるセクタデータの8シンボルおきに、ECC生成回路12からのECCのパリティを挿入し、データ列を出力する。
ECC生成回路12は、インタリーブ回路20と、各インタリーブのECC生成回路22−1〜22−4と、セレクタ24とで構成される。インタリーブ回路20には、RLL符号化データ列が、D1,D2,D3,・・・の順に、入力される。インタリーブ回路20は、この順番で、入力されるデータ列を、それぞれのインタリーブのECC生成回路22−1〜22−4へ振り分ける順番を、従来方式と変更し、前述のように、1024シンボル目まで、データが8シンボル入力される毎に、入力されるインタリーブを、1つスキップする。
各インタリーブのECC生成回路22−1〜22−4は、入力されたデータシンボルから、ECCのパリテイを生成する。例えば、インタリーブのECC生成回路22−1〜22−4は、入力されたデータシンボルD1,D5,D12,D16,・・から、ECCのパリテイP1−1.P1−2,P1−3、・・・を生成する。
セレクタ24は、インタリーブ番号の順番で、各インタリーブのECC生成回路22−1〜22−4からのECCのパリテイを選択し、ECCパリテイを、P1−1,P2−1,P3−1,P4−1の順で、出力する。
このようにして、図3で説明したような、ECC符号化されたデータ列が、得られる。
次に、ECC復号化構成を説明する。図6は、図2のECC復号器85のブロック図、図7は、図6のECC訂正回路のブロック図である。
図6に示すように、ECC復号器85は、データ並び替え回路30と、FIFOメモリ32と、ECC訂正回路34とで構成される。
データ並び替え回路30は、磁気ディスク3から読み取られたセクタデータを、RDC7(図2参照)より、受ける。並び替え回路30は、8データシンボル毎に、ECCパリテイが付加されたデータ列から、ECCパリテイを抜き出し、データシンボル列D1,D2.・・・の後ろに、ECC(冗長シンボル)パリテイP1−1,P2−1,P3−1,P4−1,P1−2、P2−2・・に置き換える。
この置き換えられたデータ列は、FIFOメモリ32へ格納されると同時に、ECC訂正回路34へ入力される。ECC訂正回路34は、データシンボル列と、ECCの冗長シンボルから、ECCのシンドロームを生成し、誤り位置を求める。そして、ECC訂正回路34は、FIFOメモリ32内のデータシンボルに対して、誤り訂正を行う。訂正が完了すると、FIFOメモリ32から、データシンボル列D1,D2,D3,・・・が、RLL復号器87へ出力される。出力されたデータ列は、RLL復号器87で復号される。
図7により、ECC訂正回路34を説明する。ECC訂正回路34は、インタリーブ回路40と、各インタリーブのシンドローム計算回路42−1〜42−4と、セレクタ44と、BMA(バーレカンプマッシ法の演算器)46と、チエーンサーチ実行回路48とを有する。
インタリーブ回路40は、データ並び替え回路30から、データ部D1,D2,・・・と、ECCの冗長シンボル部P1−1,P2−1,P3−1、・・・が、順に入力される。インタリーブ回路40は、各インタリーブのシンドローム計算回路42−1〜42−4に、振り分ける順番を、従来方式と変更し、データ部は、1024シンボル目まで、8シンボルデータが入力される毎に、インタリーブをひとつスキップする。又、ECCの冗長シンボル部P1−1,・・・は、順番通りに並んでいるので、インタリーブをスキップしないで、振り分ける。
各インタリーブのシンドローム計算回路42−1〜42−4は、入力されたデータ列から、データ列のシンドローム多項式(多項式の係数s1,s2,..)を計算する。このようにして、データ部、ECCの冗長シンボル部の全てが入力され、各インタリーブのシンドロームが確定する。
BMA(誤り位置多項式計算器)46は、バーレカンプマッシ法により、シンドローム多項式から、誤り位置多項式を計算する。バーレカンプマッシ法では、周知のように、多項式の初期値から始めて、生成多項式の次数と同じ回数だけ多項式の更新を繰り返すことで、誤り位置多項式を計算する。
BMA46は、セレクタ44から、各インタリーブのシンドローム計算回路42−1〜42−4から、計算したシンドロームを受け、前述の誤り位置多項式を計算し、ECCの訂正能力範囲内のエラーがあるかを判定する。
チェーンサーチ実行回路48は、BMA46で、エラーがあると判断されたインタリーブについて、チェーンサーチにより誤り位置を求め、且つチェーンサーチで誤り位置が特定された場合は、誤り値を計算する。
この誤り位置と、誤り値により、FIFOメモリ32の該当する位置のデータシンボルが、訂正される。このようにして、図4で説明したように、データシンボルの誤り訂正が行われる。
(他の実施の形態)
上述の実施の形態では、ECCが、4インタリーブの構成で、挿入する間隔が、9シンボル毎の例で説明したが、挿入する間隔が、7シンボル毎であっても良い。7シンボル毎の場合、例えば、ECCを生成する際には、冗長シンボルを、最初に挿入する部分が、インタリーブの3番目、次の挿入位置が、インタリーブの2番目、次の挿入位置が、1番目に対応するため、出力されるECCの冗長シンボルの順番を切り替える。又、ECC訂正を行う際には、入力されるECCの冗長シンボルの順番が、P3−1,P2−1,P1−1、P4−1、・・・となるため、対応するインタリーブに、これに対応するECCの冗長シンボルを入力する。
上述の実施の形態では、ECCが、4インタリーブの構成で、挿入する間隔が、9シンボル毎の例で説明したが、挿入する間隔が、7シンボル毎であっても良い。7シンボル毎の場合、例えば、ECCを生成する際には、冗長シンボルを、最初に挿入する部分が、インタリーブの3番目、次の挿入位置が、インタリーブの2番目、次の挿入位置が、1番目に対応するため、出力されるECCの冗長シンボルの順番を切り替える。又、ECC訂正を行う際には、入力されるECCの冗長シンボルの順番が、P3−1,P2−1,P1−1、P4−1、・・・となるため、対応するインタリーブに、これに対応するECCの冗長シンボルを入力する。
又、インタリーブ数Mを、4で説明したが、本発明は、インタリーブ数が、2以上で有効であり、ECCの冗長シンボルを挿入する間隔は、ECCの冗長シンボル挿入後に、RDCに送信するデータが、RLLの拘束長を守れるような間隔であることが好ましい。
更に、この実施の形態では、ECCが4インタリーブの構成で、挿入する間隔が、9シンボル毎の例であったが、挿入する間隔が、8シンボルや10シンボルなど、インタリーブ数「4」に対し、最大公約数が、「1」以外の場合、スキップされるインタリーブが偏ってしまうおそれがあり、インタリーブ数Mに対し、挿入する間隔が、最大公約数が、「1」であることが、望ましい。
その上、磁気ディスク装置の記録再生系で説明したが、光媒体、半導体メモリ等の他のデータ記憶装置の記録再生系や、通信装置の符号化及び復調系にも、適用できる。
以上、本発明は、以下の付記を包含する。
(付記1)データ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成し、前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成するECC符号器と、前記冗長シンボルが挿入されたデータ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正するECC復号器とを有し、前記ECC符号器は、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、冗長シンボルを作成することを特徴とする誤り訂正回路。
(付記2)前記ECC復号器は、前記冗長シンボルが挿入されたデータ列を、前記データ列と、前記冗長シンボルとに並び替え、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正することを特徴とする付記1の誤り訂正回路。
(付記3)前記ECC符号器の前記インタリーブ数Mと、挿入位置Nとの最大公約数が、「1」であることを特徴とする付記1の誤り訂正回路。
(付記4)前記ECC符号器は、前記データ列を格納するメモリと、前記データ列をインタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成するECC生成回路と、前記メモリの前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成する作成回路とを有することを特徴とする付記1の誤り訂正回路。
(付記5)前記ECC生成回路は、前記データ列をインタリーブ数M(M>=2)の各インタリーブ位置に振り分けるインタリーブ回路と、各インタリーブされたデータ列に対し、冗長シンボルを作成するECC生成回路とを有することを特徴とする付記4の誤り訂正回路。
(付記6)前記ECC復号器は、前記冗長シンボルが挿入されたデータ列を、前記データ列と、前記冗長シンボルとに並び替える並び替え回路と、前記並び替えたデータ列を格納するメモリと、前記並び替えたデータ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、前記メモリのデータ列の誤り訂正を行うECC訂正回路とを有することを特徴とする付記2の誤り訂正回路。
(付記7)前記ECC訂正回路は、前記データ列をインタリーブ数M(M>=2)の各インタリーブ位置に振り分けるとともに、データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けるインタリーブ回路と、各インタリーブされたデータ列に対し、シンドロームを計算するシンドローム計算回路と、前記各インターリーブのシンドロームから誤り位置及び誤り値を特定する誤り特定回路とを有することを特徴とする付記6の誤り訂正回路。
(付記8)前記ECC訂正回路は、前記データ列を、RLL符号化されたデータ列を受けることを特徴とする付記1の誤り訂正回路。
(付記9)記録データ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成し、前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成するECC符号器と、前記ECC符号器からの前記ECC符号化データを、記録媒体に記録する記録ユニットと、前記記録媒体から前記冗長シンボルが挿入されたデータ列を読み出す読み出しユニットと、前記読み出された冗長シンボルが挿入されたデータ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、前記読み出された冗長シンボルが挿入されたデータ列を、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正するECC復号器とを有し、前記ECC符号器は、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、冗長シンボルを作成することを特徴とするデータ記憶装置。
(付記10)前記ECC復号器は、前記冗長シンボルが挿入されたデータ列を、前記データ列と、前記冗長シンボルとに並び替え、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正することを特徴とする付記9のデータ記憶装置。
(付記11)前記ECC符号器の前記インタリーブ数Mと、挿入位置Nとの最大公約数が、「1」であることを特徴とする付記9のデータ記憶装置。
(付記12)前記ECC符号器は、前記データ列を格納するメモリと、前記データ列をインタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成するECC生成回路と、前記メモリの前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成する作成回路とを有することを特徴とする付記9のデータ記憶装置。
(付記13)前記ECC生成回路は、前記データ列をインタリーブ数M(M>=2)の各インタリーブ位置に振り分けるインタリーブ回路と、各インタリーブされたデータ列に対し、冗長シンボルを作成するECC生成回路とを有することを特徴とする付記12のデータ記憶装置。
(付記14)前記ECC復号器は、前記冗長シンボルが挿入されたデータ列を、前記データ列と、前記冗長シンボルとに並び替える並び替え回路と、前記並び替えたデータ列を格納するメモリと、前記並び替えたデータ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、前記メモリのデータ列の誤り訂正を行うECC訂正回路とを有することを特徴とする付記10のデータ記憶装置。
(付記15)前記ECC訂正回路は、前記データ列をインタリーブ数M(M>=2)の各インタリーブ位置に振り分けるとともに、データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けるインタリーブ回路と、各インタリーブされたデータ列に対し、シンドロームを計算するシンドローム計算回路と、前記各インタリーブのシンドロームから誤り位置及び誤り値を特定する誤り特定回路とを有することを特徴とする付記14のデータ記憶装置。
(付記16)前記記録データ列をRLL符号化し、前記ECC符号器に入力するRLL符号器を更に有することを特徴とする付記9のデータ記憶装置。
(付記17)前記誤り訂正されたデータ列をRLL復号化するRLL復号器を更に有することを特徴とする付記16のデータ記憶装置。
(付記18)前記記憶媒体の前記書込みユニット及び読み出しユニットが、前記記憶媒体にデータを書き込み、読み出すヘッドからなることを特徴とする付記9のデータ記憶装置。
データ列をインタリーブする際に、データ列の冗長シンボルの挿入位置のデータを、順番のインタリーブ位置からスキップして、次のインタリーブ位置に振り分け、各インタリーブのデータ列の冗長シンボルを生成するため、データ列でのインタリーブの並びが、均一に分散し、バーストエラーに対する訂正能力を向上できる。
1 ディスク(データ記憶)装置
3 記憶媒体(磁気ディスク)
4 スピンドルモータ
5 アクチュエータ(VCM)
6 プリアンプ
7 リードチャネル
8 ハードディスクコントローラ
53 ヘッド(磁気ヘッド)
52 遠方イレーズ管理テーブル
82 RLL符号器
83 ECC符号器
85 ECC復号器
86 RLL復号器
10 FIFOメモリ
12 ECC生成回路
16 セレクタ
20 インタリーブ回路
22−1〜22−4 ECC生成回路
24 セレクタ
30 並べ替え回路
32 FIFOメモリ
34 ECC訂正回路
40 インタリーブ回路
42−1〜42−4 シンドローム計算回路
44 セレクタ
46、48 誤り位置計算回路
3 記憶媒体(磁気ディスク)
4 スピンドルモータ
5 アクチュエータ(VCM)
6 プリアンプ
7 リードチャネル
8 ハードディスクコントローラ
53 ヘッド(磁気ヘッド)
52 遠方イレーズ管理テーブル
82 RLL符号器
83 ECC符号器
85 ECC復号器
86 RLL復号器
10 FIFOメモリ
12 ECC生成回路
16 セレクタ
20 インタリーブ回路
22−1〜22−4 ECC生成回路
24 セレクタ
30 並べ替え回路
32 FIFOメモリ
34 ECC訂正回路
40 インタリーブ回路
42−1〜42−4 シンドローム計算回路
44 セレクタ
46、48 誤り位置計算回路
Claims (5)
- データ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成し、前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成するECC符号器と、
前記冗長シンボルが挿入されたデータ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正するECC復号器とを有し、
前記ECC符号器は、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、冗長シンボルを作成する
ことを特徴とする誤り訂正回路。 - 前記ECC復号器は、前記冗長シンボルが挿入されたデータ列を、前記データ列と、前記冗長シンボルとに並び替え、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正する
ことを特徴とする請求項1の誤り訂正回路。 - 前記ECC符号器の前記インタリーブ数Mと、挿入位置Nとの最大公約数が、「1」である
ことを特徴とする請求項1の誤り訂正回路。 - 記録データ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、冗長シンボルを作成し、前記データ列のN(N>=2)シンボル毎に、前記データ列に前記作成した冗長シンボルを挿入して、ECC符号化データを作成するECC符号器と、
前記ECC符号器からの前記ECC符号化データを、記録媒体に記録する記録ユニットと、
前記記録媒体から前記冗長シンボルが挿入されたデータ列を読み出す読み出しユニットと、
前記読み出された冗長シンボルが挿入されたデータ列を、インタリーブ数M(M>=2)の各インタリーブ位置に振り分け、各インタリーブされたデータ列に対し、前記読み出された冗長シンボルが挿入されたデータ列を、各インタリーブされたデータ列の冗長シンボルを用いて、誤り訂正するECC復号器とを有し、
前記ECC符号器は、前記データ列の前記冗長シンボルの挿入位置に対応する各データを、振り分ける順番のインタリーブ位置の次のインタリーブ位置に、振り分けて、前記各インタリーブされたデータ列に対し、冗長シンボルを作成する
ことを特徴とするデータ記憶装置。 - 前記ECC符号器の前記インタリーブ数Mと、挿入位置Nとの最大公約数が、「1」である
ことを特徴とする請求項4のデータ記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064270A JP2010218631A (ja) | 2009-03-17 | 2009-03-17 | 誤り訂正回路及びデータ記憶装置 |
US12/725,321 US20100241922A1 (en) | 2009-03-17 | 2010-03-16 | Error correction circuit and data storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064270A JP2010218631A (ja) | 2009-03-17 | 2009-03-17 | 誤り訂正回路及びデータ記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010218631A true JP2010218631A (ja) | 2010-09-30 |
Family
ID=42738683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009064270A Pending JP2010218631A (ja) | 2009-03-17 | 2009-03-17 | 誤り訂正回路及びデータ記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100241922A1 (ja) |
JP (1) | JP2010218631A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9065485B1 (en) * | 2011-01-05 | 2015-06-23 | Altera Corporation | Method and apparatus for interleaving using stored initial value |
US10734016B2 (en) | 2018-08-21 | 2020-08-04 | Marvell Asia Pte, Ltd. | Pulse-based writing for magnetic storage media |
US11450348B2 (en) | 2019-01-31 | 2022-09-20 | Marvell Asia Pte, Ltd. | Health management for magnetic storage media |
US11061582B2 (en) | 2019-02-26 | 2021-07-13 | Marvell Asia Pte, Ltd. | Codeword interleaving for magnetic storage media |
US10971187B2 (en) | 2019-03-11 | 2021-04-06 | Marvell Asia Pte, Ltd. | Constant-density writing for magnetic storage media |
-
2009
- 2009-03-17 JP JP2009064270A patent/JP2010218631A/ja active Pending
-
2010
- 2010-03-16 US US12/725,321 patent/US20100241922A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100241922A1 (en) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100766354B1 (ko) | 에러 정정 장치, 부호기, 복호기, 방법 및 정보 기억 장치 | |
US7849388B2 (en) | Signal decoding method and device, and signal storage system | |
JP5341207B2 (ja) | 磁気テープへのマルチトラック記録のための再書込効率の高いecc/インタリービング | |
JP4833173B2 (ja) | 復号化器、符号化・復号化装置及び記録再生装置 | |
US7877662B2 (en) | Reverse concatenation for product codes | |
US8276045B2 (en) | ECC interleaving for multi-track recording on magnetic tape | |
US7107510B2 (en) | Data storage device and data processing method | |
US9251846B2 (en) | Tape header protection scheme for use in a tape storage subsystem | |
JP2007087529A (ja) | 信号復号装置、信号復号方法、および記憶システム | |
US20030147167A1 (en) | Multiple level (ML), integrated sector format (ISF), error correction code (ECC) encoding and decoding processes for data storage or communication devices and systems | |
RU2504848C2 (ru) | Устройство и способ обработки данных и носитель записи, содержащий программу | |
US8788911B1 (en) | Parity insertion for inner architecture | |
WO1999005793A1 (en) | Concurrent row/column syndrome generator for a product code | |
JP4290688B2 (ja) | データ書込装置および記憶システム | |
JP2010218631A (ja) | 誤り訂正回路及びデータ記憶装置 | |
US8625220B2 (en) | Constrained on-the-fly interleaver address generator circuits, systems, and methods | |
US7127660B2 (en) | Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes | |
KR101120780B1 (ko) | 기록 쓰기 경로를 위한 리버스 연결 인코딩 시스템과 매체 상에 기록하기 위한 데이터를 인코딩하는 방법과 컴퓨터 판독가능한 기록 매체 | |
US7340663B2 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
JP2007299393A (ja) | 回転する記憶媒体の複数の層にデータを読み書きする方法、プログラム及びデータ記憶装置 | |
US9489977B1 (en) | Storage device, controller, and recording and reproducing method | |
WO2010097834A1 (ja) | 誤り訂正回路及びディスク記憶装置 | |
JP2005064608A (ja) | 信号処理方法及び信号処理回路 | |
JP2005285205A (ja) | 情報記録再生装置 | |
JP2002298517A (ja) | 誤り訂正装置 |