JP2010218138A - メモリカード読み書き装置、メモリカードの寿命管理方法およびそのプログラム - Google Patents

Abstract

【課題】メモリカードのデータ保持能力の劣化に伴う不具合の発生を未然に防止することを可能とするメモリカード読み書き装置などを提供する。
【解決手段】メモリカード１０に対するプロセッサ２１によるデータアクセスを監視するライトアクセス監視部２３を有し、このライトアクセス監視部は、メモリカード上に可能なデータアクセスの回数の上限を表す閾値を設定する閾値設定部４１と、データアクセスの回数を積算するライトアクセスカウント部４２と、閾値とデータアクセスの回数とを比較するライト回数比較部４３と、ライト回数比較部がデータアクセスの回数が閾値以上であることを検出した場合にプロセッサに割り込みを出力する割り込み生成部４４とを有する。
【選択図】図１

Description

本発明は、メモリカードを装着可能な小型電子機器に関し、特に該メモリカードの寿命の管理に関する。

デジタルカメラ、携帯電話端末、小型音楽プレーヤーなど、不揮発性記憶装置としてコンパクトフラッシュ（登録商標）カード、ＳＤメモリカード、メモリースティック、スマートメディアなど、フラッシュメモリを媒体として使用するメモリカードを装着可能な小型電子機器が最近特に多くなっている。これらのメモリカードは、普及に伴ってコストダウン、記憶容量の増大、サイズの小型化などが進行していて、そのために使用されるＮＡＮＤフラッシュメモリなどの半導体デバイスの設計プロセスが微細化する傾向にある。

図７は、メモリカード５１０を、通常のコンピュータ５００に実装した状態を示す説明図である。メモリカード５１０は、それらのメモリカードの中でよく使われる代表的なデバイスの一つである、コンパクトフラッシュ（登録商標）カードの規格に準拠したものである。

コンピュータ５００は、メモリカード５１０にデータを読み書きする主体であるＣＰＵ（Central Processing Unit）５０１と、メモリカード５１０を装着可能でありメモリカード５１０とＣＰＵ５０１との間を接続するカードスロット５０２とを有する。メモリカード５１０は、ＮＡＮＤフラッシュメモリなどの不揮発性メモリを利用し、コンピュータに対して着脱可能な補助記憶装置である。

メモリカード５１０とＣＰＵ５０１との間は、メモリカード５１０が選択されたことを示すチップイネーブル５２１、メモリカード５１０からの出力が可能であることを示すアウトプットイネーブル５２２、メモリカード５１０へのライトアクセスを示すライトイネーブル５２３、データ書き込みの対象となる物理アドレスを示すアドレスバス５２４、読み書きされるデータを示すデータバス５２５といった各々のバスによって接続される。ＣＰＵ５０１は、これらのバスを介してメモリカード５１０に対してリード／ライト信号を送受信し、これによってデータの読み書きを行う。

これに関連する技術として、次の各文献がある。特許文献１には、コンパクトフラッシュカードに書き込まれるデータを複数のパーティションに分割して、各パーティションを巡回しつつ順次書き込むという技術が記載されている。特許文献２には、コンパクトフラッシュカードで累積する代替セクタ数が閾値を超えたら、揮発性メモリに記憶されたデータを一括してコンパクトフラッシュカードに書き込むという技術が記載されている。

特許文献３には、コンピュータのリモートメンテナンス装置で、コンパクトフラッシュカードを不揮発性記憶手段として使用し、その寿命を「書き換え予備領域」の消費率によって予測する手段を有する装置が記載されている。特許文献４には、コンパクトフラッシュカードへのデータ書き込みで、バッファメモリを利用して複数回分のデータを１回で書き込んで該コンパクトフラッシュカードの寿命を延ばす技術が記載されている。特許文献５には、ＮＡＮＤフラッシュメモリを含む不揮発性メモリの管理に関する従来技術が記載されている。

特開２００５−０１８６５２号公報 特開２００６−１５５５３２号公報 特開２００７−１９３６３６号公報 特開２００８−１４６４６４号公報 特表２００８−５１１９２９号公報

図７に示したメモリカード５１０に内蔵されるＮＡＮＤフラッシュメモリなどのデバイスは、そのまま使用を続けて書き換えおよび消去を繰り返すと、データ保持能力が劣化して記憶内容の破損などのような不具合が生じやすくなる。特に、前述のように半導体デバイスの設計プロセスが微細化するに伴い、データの保持能力が劣化しやすくなり、また書き換えおよび消去に対する耐性も低下する傾向にある。このため、メモリカード５１０においてはライトアクセスの回数に対して製造者が上限値を設定しており、この上限値以内のライトアクセスについては記憶内容を保証している。

しかしながら、図７に示したコンピュータ５００では、メモリカード５１０に対して行われたライトアクセスの回数を把握する手段がない。このため、記憶内容の破損や読み出しエラーなどの不具合が実際に発生するまで、メモリカード５１０のデータ保持能力の劣化を知る方法がない。そして、この不具合によって実際に破損する記憶データを保証する方法もない。

メモリカード内部にコントローラを設けて代替ブロックの残数や書き換え／消去回数を管理する機能を持たせることは当然考えられるが、このことに対して統一仕様は特に存在せず、またこれはコストの上昇を招くので好ましい方法ではない。

前述の特許文献１〜５に記載の技術は、いずれもメモリカードのデータ保持能力の劣化による問題点は認識しており、ライトアクセスの回数をより少なくすることや、特定の領域に偏って使用されることを回避することなどによってその問題を解決しようとしていた。しかしながら、これらの技術はライトアクセスの回数に応じて生じる劣化の問題に対する抜本的な解決にはなっていないので、この問題を解決してメモリカードに対する信頼性を向上させることはできなかった。

本発明の目的は、メモリカードのデータ保持能力の劣化に伴う不具合の発生を未然に防止し、これによってメモリカードに対する信頼性を向上することを可能とするメモリカード読み書き装置、メモリカードの寿命管理方法およびそのプログラムを提供することにある。

上記目的を達成するため、本発明に係るメモリカード読み書き装置は、プロセッサを有し、メモリカードを装着して、該メモリカードに対してデータを読み書きすることが可能なメモリカード読み書き装置であって、メモリカード上に可能なデータアクセスの回数の上限を表す閾値を設定すると共にメモリカードに対するプロセッサによるデータアクセスを監視して該データアクセスの回数を積算し、データアクセスの回数が閾値以上である場合にプロセッサに割り込みを出力するライトアクセス監視部がプロセッサに併設されていることを特徴とする。

上記目的を達成するため、本発明に係るメモリカードの寿命管理方法は、プロセッサを有し、メモリカードを装着して、該メモリカードに対してデータを読み書きすることが可能なメモリカード読み書き装置にあって、該メモリカードの寿命を管理する方法であって、メモリカード上に可能なデータアクセスの回数の上限を表す閾値を、ライトアクセス監視部によって設定し、メモリカードに対するプロセッサによるデータアクセスを監視して、データアクセスがあった場合に、その回数をライトアクセス監視部が積算し、閾値とデータアクセスの回数とをライトアクセス監視部が比較し、データアクセスの回数が閾値以上である場合に、ライトアクセス監視部がプロセッサに割り込みを出力することを特徴とする。

上記目的を達成するため、本発明に係るメモリカードの寿命管理プログラムは、プロセッサを有し、メモリカードを装着して、該メモリカードに対してデータを読み書きすることが可能なメモリカード読み書き装置にあって、メモリカード読み書き装置が備えるコンピュータに、メモリカード上に可能なデータアクセスの回数の上限を表す閾値を設定する手順と、メモリカードに対するプロセッサによるデータアクセスを監視して、データアクセスがあった場合に、その回数を積算する手順と、閾値とデータアクセスの回数とを比較する手順と、データアクセスの回数が閾値以上である場合にプロセッサに割り込みを出力するする手順とを実行させることを特徴とする。

本発明は、上述したようにメモリカードに対する書き換え・消去回数があらかじめ設定された閾値に到達したらＣＰＵを通じてユーザに通知するように構成したので、ユーザはデータ保持能力の劣化した当該メモリカードを新品に交換することができる。これによって、メモリカードのデータ保持能力の劣化に伴う不具合の発生を未然に防止し、メモリカードに対する信頼性を向上することが可能であるという、優れた特徴を持つメモリカード読み書き装置、メモリカードの寿命管理方法およびそのプログラムを提供することができる。

メモリカードを、本発明の第１の実施形態に係るコンピュータに実装した状態を示す説明図である。 図１で示したライトアクセス監視部内部の構成をさらに詳しく示す説明図である。 図１〜２で示したコンピュータで行われる、メモリカードに対するアドレス指定の例を示す説明図である。 図１〜２に示したコンピュータで、メモリカードに対するライトアクセスの回数をカウントしてその回数が閾値に到達したらユーザに警告を発するという処理を表すフローチャートである。 メモリカードを、本発明の第２の実施形態に係るコンピュータに実装した状態を示す説明図である。 図５に示したコンピュータの中のライトアクセス監視部の内部構成を更に詳しく示す説明図である。 メモリカードを、通常のコンピュータに実装した状態を示す説明図である。

（第１の実施形態）
以下、本発明の第１の実施形態の構成について添付図１〜２に基づいて説明する。
最初に、本実施形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
本実施形態に係るメモリカード読み書き装置（コンピュータ２０）は、プロセッサ（ＣＰＵ２１）を有し、メモリカード１０を装着して、該メモリカードに対してデータを読み書きすることが可能である。この装置は、メモリカード上に可能なデータアクセスの回数の上限を表す閾値を設定すると共にメモリカードに対するプロセッサによるデータアクセスを監視して該データアクセスの回数を積算し、データアクセスの回数が閾値以上である場合にプロセッサに割り込みを出力するライトアクセス監視部２３がプロセッサ（ＣＰＵ２１）に併設されている。

このライトアクセス監視部２３は、より具体的にはメモリカード１０上に可能なデータアクセスの回数の上限を表す閾値を設定する閾値設定部４１と、データアクセスの回数を積算するライトアクセスカウント部４２と、閾値とデータアクセスの回数とを比較するライト回数比較部４３と、ライト回数比較部がデータアクセスの回数が閾値以上であることを検出した場合にプロセッサ（ＣＰＵ２１）に割り込みを出力する割り込み生成部４４とによって構成されている。

この閾値設定部４１は、データアクセスの監視対象となるメモリカード１０上のアドレス範囲を設定する機能を有し、同時にライトアクセスカウント部４２は、このアドレス範囲内に行われたデータアクセスの回数を積算する機能を有する。さらに閾値設定部４１は、プロセッサ（ＣＰＵ２１）２１からの閾値設定信号に基づいて閾値を設定する機能を有する。そしてメモリカード１０はコンパクトフラッシュ（登録商標）カードである。

以上の構成を備えることにより、コンピュータ２０は、メモリカード１０に対するデータアクセスの回数が閾値に到達したことをユーザに通知することが可能となり、その結果データ保持能力の劣化に伴う不具合の発生を未然に防止することが可能となる。
以下、これをより詳細に説明する。

図１は、メモリカード１０を、本発明の第１の実施形態に係るコンピュータ２０に実装した状態を示す説明図である。コンピュータ２０は、メモリカード１０にデータを読み書きする主体であるＣＰＵ（Central Processing Unit）２１と、メモリカード１０を装着可能でありメモリカード１０とＣＰＵ２１との間を接続するカードスロット２２と、メモリカード１０へのＣＰＵ２１によるデータアクセスを監視するライトアクセス監視部２３とを有する。

コンピュータ２０は、パーソナルコンピュータなどに限定されるものではなく、たとえばデジタルカメラ、携帯電話端末、ＰＤＡ（Personal Digital Assistant）など、メモリカード１０に対してデータを読み書きする主体となりうる装置であれば何でもよい。また、コンピュータ２０には、これら以外にも多くのデバイスが使用されているが、本明細書では本発明を説明する上で特に必要であるデバイスについてのみ説明している。

メモリカード１０は、ＮＡＮＤフラッシュメモリなどの不揮発性メモリを利用し、コンピュータに対して着脱可能な補助記憶装置である。ここでは、メモリカード１０はコンパクトフラッシュ（登録商標）カードの規格に準拠したものとして、以後の説明を行う。

メモリカード１０とＣＰＵ２１との間は、メモリカード１０が選択されたことを示すチップイネーブル３１、メモリカード１０からの出力が可能であることを示すアウトプットイネーブル３２、メモリカード１０へのライトアクセスを示すライトイネーブル３３、データ書き込みの対象となる物理アドレスを示すアドレスバス３４、読み書きされるデータを示すデータバス３５といった各々のバスによって接続される。

これらの各信号の役割と、実際に送信される信号の内容については公知である。これらの信号は、メモリカード１０に対して直接データの読み書きを行うものであるので、以後これらの信号を総称してリード／ライト信号という。このうち、チップイネーブル３１、ライトイネーブル３３、アドレスバス３４、データバス３５の各バスの信号は、ライトアクセス監視部２３にも分岐されている。

ライトアクセス監視部２３は、これらの各バスの信号を監視すると共に、ＣＰＵ２１と直結されたチップイネーブル３６、アウトプットイネーブル３７、ライトイネーブル３８、および割り込み３９といった各々のバスに接続されている。

このうち、チップイネーブル３６、アウトプットイネーブル３７、ライトイネーブル３８は、ＣＰＵ２１によるライトアクセス監視部２３の制御用信号である。これらの信号は、ライトアクセス監視部２３に対して後述するライト回数の閾値を設定するものであるので、以後これらの信号を総称して閾値設定信号という。割り込み３９は、ライトアクセス監視部２３からＣＰＵ２１へ対するサービス要求を通知する信号である。

図２は、図１で示したライトアクセス監視部２３内部の構成をさらに詳しく示す説明図である。ライトアクセス監視部２３は、ＣＰＵ２１が実行するメモリカード１０へ対するアクセスにおいて、ライト回数をカウント（モニタ）するアドレス範囲及びＣＰＵ２１へ通知するライト回数の閾値を設定する閾値設定部４１と、閾値設定部４１に設定されたアドレスに対するライトアクセスを積算するライトアクセスカウント部４２とを有する。

さらにライトアクセス監視部２３は、閾値設定部４１に設定されたライト回数閾値とライトアクセスカウント部４２により積算したライト回数を比較するライト回数比較部４３と、ライト回数比較部４３により閾値以上が検出された場合にＣＰＵ２１へ割り込みを出力する割り込み生成部４４とを有する。

ＣＰＵ２１は、ライトアクセス監視部２３内の閾値設定部４１へアドレスバス３４、データバス３５、チップイネーブル３６、アウトプットイネーブル３７、ライトイネーブル３８を使用し、モニタアドレスとライト回数閾値とを設定する。

図３は、図１〜２で示したコンピュータ２０で行われる、メモリカード１０に対するアドレス指定の例を示す説明図である。メモリカード１０に対するアドレス指定は、論理ブロックアドレス（ＬＢＡ）方式で行われる。図３で示したモニタアドレス範囲とライト回数閾値の設定の前提条件は、次の通りである。
（１）８Ｍバイトのファイルに対し上書き更新を行う。
（２）メモリカード１０に内蔵されるＮＡＮＤフラッシュメモリのブロックあたりの書き換え／消去回数の保証値は１０万回。
（３）１ブロックのサイズは１２８Ｋバイト。
（４）１セクタのサイズは５１２バイト。
（５）ＬＢＡ＝０からデータを格納する。

以上の条件から、ＬＢＡの上限は８Ｍバイト÷５１２バイト≒１５７４３となる。８Ｍバイトのファイルは６１ブロック（８Ｍバイト÷１２８Ｋバイト≒６１ブロック）から構成され、１ブロックあたりの書き換え／消去回数の保証値が１０万回であることからライト回数の閾値は６１ブロック×１０万回＝６１０万回となる。従って、ライトアクセスを監視するモニタアドレス範囲の下限値２０１は０、上限値２０２は１５７４３、ライト回数閾値２０３は６１０万回と求められる。

図１〜２に示したコンピュータ２０で、ＣＰＵ２１はリード／ライト信号によってメモリカード１０へ対するアクセスを制御し、そのうちのチップイネーブル３１、ライトイネーブル３３、アドレスバス３４、データバス３５の各信号は、ライトアクセス監視部２３内のライトアクセスカウント部４２へも接続されている。

さらに、そのうちのアドレスバス３４、データバス３５は、閾値設定部４１とライトアクセスカウント部４２とで共通して利用されるので、それらの両方に接続されている。また、閾値設定部４１からライトアクセスカウント部４２へは、図３で示したモニタアドレスの設定範囲（下限値２０１および上限値２０２）を伝達する範囲設定信号５１が接続されている。

図４は、図１〜２に示したコンピュータ２０で、メモリカード１０に対するライトアクセスの回数をカウントしてその回数がライト回数閾値２０３に到達したらユーザに警告を発するという処理を表すフローチャートである。メモリカード１０の使用を開始する時点で、ＣＰＵ２１は閾値設定信号によって、閾値設定部４１に対してカウント対象となるモニタアドレス範囲２０１〜２０２とライト回数閾値２０３とを設定する（ステップＳ３０１）。このモニタアドレス範囲２０１〜２０２は、範囲設定信号５１によってライトアクセスカウント部４２にも伝達される。

続いてライトアクセスカウント部４２が、ＣＰＵ２１により実行されるメモリカード１０へのライトアクセスを監視し、ライトアクセスが検出され（ステップＳ３０２：ＹＥＳ）、その対象となるアドレスがモニタアドレス範囲内であれば（ステップＳ３０３：ＹＥＳ）、ライトアクセスカウント部４２はこのライトアクセスの回数を積算する（ステップＳ３０４）。

続いてライト回数比較部４３が、ステップＳ３０１で閾値設定部４１に設定されたライト回数閾値２０３と、ステップＳ３０４でカウントされたライトアクセスの回数を比較し、ライトアクセスの回数がライト回数閾値２０３以上となっていれば（ステップＳ３０５：ＹＥＳ）、割り込み生成部４４へ閾値を超えた旨を通知し、割り込み生成部４４はＣＰＵ２１へ対し、割り込み３９を出力する（ステップＳ３０６）。

割り込み３９を受けたＣＰＵ２１は、メモリカード１０に内蔵のＮＡＮＤフラッシュメモリが書き換え寿命に到達したのでデータ保持能力が劣化する可能性があることを示し、メモリカード１０の交換を促すという旨の警告をユーザに発する（ステップＳ３０７）。なお、ステップＳ３０２、３０３、３０５の判断でＮＯとなった場合、全てステップＳ３０２の判断待ちの状態に戻る。

（第１の実施形態の全体的な動作）
次に、上記の実施形態の全体的な動作について説明する。本発明に係るメモリカードの寿命管理方法は、プロセッサ（ＣＰＵ２１）を有し、メモリカード１０を装着して、該メモリカードに対してデータを読み書きすることが可能なメモリカード読み書き装置（コンピュータ２０）にあって、該メモリカードの寿命を管理する方法である。まずメモリカード上に可能なデータアクセスの回数の上限を表すライト回数閾値２０３を閾値設定部４１によって設定し（図４：ステップＳ３０１）、メモリカードに対するプロセッサによるデータアクセスを監視して、データアクセスがあった場合に、その回数をライトアクセスカウント部４２が積算し（図４：ステップＳ３０２〜３０４）、ライト回数閾値２０３とデータアクセスの回数とをライト回数比較部４３が比較し（図４：ステップＳ３０５）、データアクセスの回数が閾値以上である場合に、割り込み生成部４４がプロセッサに割り込みを出力する（図４：ステップＳ３０６〜３０７）。

ここで、上記各動作ステップについては、これをコンピュータで実行可能にプログラム化し、これらを前記各ステップを直接実行する主体であるコンピュータ２０に実行させるようにしてもよい。
この構成および動作により、本実施形態は以下のような効果を奏する。

本実施形態では、メモリカードで最も書き換え頻度が高いアドレスへのライトアクセス回数をカウントし、そのファイルデータを保持するＮＡＮＤフラッシュメモリ内のブロックが保証する書き換え／消去回数を考慮した閾値と比較し、その閾値を超えた場合にはその旨をユーザに告知し、該メモリカードの交換を促すことができる。これにより、該メモリカードの内蔵ＮＡＮＤフラッシュメモリの書き換え寿命の到来に伴う不具合、データ保持能力の劣化により発生する格納データの破損や読み出し不良を未然に防止することができる。

また、メモリカード１０の側には、ライトアクセス回数をカウントして保持する手段を必要としない。このため本実施の形態には、メモリカード１０は通常通りのものでよく、コストの上昇が生じないという利点もある。

（第２の実施形態）
本発明の第２の実施形態に係るメモリカード読み書き装置（コンピュータ４２０）は、前述の第１の実施形態に係るメモリカード読み書き装置（コンピュータ２０）の構成に加えて、さらにライトアクセスカウント部４２３が、プロセッサ２１からのカウントリード信号に反応してデータアクセスの回数をプロセッサに出力する機能を有する構成とした。

この構成によっても、第１の実施形態と同じ効果を得ることが可能となる。さらに、定期的（特定の周期および日時）にモニタアドレス範囲内へのライトアクセス数を把握することが可能となり、障害発生時の調査などに対して有益な情報を得ることができる。
以下、これをより詳細に説明する。

図５は、メモリカード１０を、本発明の第２の実施形態に係るコンピュータ４２０に実装した状態を示す説明図である。メモリカード１０は、前述した第１の実施形態と同一である。コンピュータ４２０の構成も、ライトアクセス監視部４２３以外の構成は第１の実施形態に係るコンピュータ２０と同一である。

図６は、図５に示したコンピュータ４２０の中のライトアクセス監視部４２３の内部構成を更に詳しく示す説明図である。ライトアクセス監視部４２３の構成は、第１の実施形態に係るライトアクセス監視部２３と共通する要素を多く含んでいるので、ここではその相違点のみを説明する。共通する要素については要素名と参照番号を第１の実施形態と同一とする。

コンピュータ４２０は、コンピュータ２０と比べて、ＣＰＵ２１からライトアクセスカウント部４２をリードするための信号として、チップイネーブル６１、アウトプットイネーブル６２がさらに追加されている。以後、この両者を総称してカウントリード信号という。

チップイネーブル６１とアウトプットイネーブル６２は、いずれもライトアクセスカウント部４２へのバスアクセスのための制御信号である。アドレスバス３４でライトアクセスカウント部４２に割り付けたアドレスを指定し、チップイネーブル６１でライトアクセスカウント部４２を選択し、さらにアウトプットイネーブル６２で出力モードとすることで、ＣＰＵ２１はデータバス３５を経由してライトアクセスカウント部４２からの出力を得ることができる。この点以外は、コンピュータ４２０はコンピュータ２０と同一の構成を有し、同一の動作を行い、同一の効果を得ることができる。

この構成により、閾値設定部４１で設定されたモニタアドレス範囲（下限値２０１および上限値２０２）内のモニタアドレスに対するライトアクセス回数を、カウントリード信号によって任意のタイミングでリードすることができるようになるという効果を更に得ることができる。このことにより、定期的（特定の周期および日時）にモニタアドレス範囲内へのライトアクセス数を把握することが可能となる。

ＣＰＵ２１が定期的にリードしたライトアクセス数は、たとえばコンピュータ４２０に装備された別の不揮発性記憶手段（図示せず）、あるいはメモリカード１０上でモニタアドレス範囲とは異なるアドレスの特定の記憶領域に保存することができる。このライトアクセス数を保存しておくことにより、メモリカード１０に起因した障害発生時の調査などに対して有益な情報を得ることができる。

（第１〜２の実施形態の変形例）
また、前述の第１および第２の実施形態のいずれにおいても、メモリカード１０はコンピュータ２０または４２０に対して着脱自在なものであるので、複数のメモリカード１０を一意に識別可能な識別子をメモリカード１０上に記憶させ、ライトアクセスカウント部４２はその識別子ごとにライトアクセスを積算する構成とすることもできる。このようにすれば、複数のメモリカード１０が頻繁に着脱される環境にあっても、前述した効果を得ることができる。

これまで本発明について図面に示した特定の実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができる。

着脱式のメモリカードを利用するデバイスについて一般的に適用可能である。実施形態として説明したコンパクトフラッシュ（登録商標）カード以外にも、たとえばＳＤメモリカード、メモリースティック、スマートメディアなど、メモリカードについては複数の規格が使用されている。

これらはＣＰＵとの間のインターフェイスが、コンパクトフラッシュカードとは異なるので、ＣＰＵとの間で接続されるバスの名称およびそこを流れる信号の種類も異なる。しかしながら、閾値を設定し、ライトアクセスの回数をカウントして閾値と比較する手段さえ用意できれば、コンパクトフラッシュカード以外のメモリカードでも本発明を実施することは可能である。

１０ メモリカード
２０、４２０ コンピュータ
２１ ＣＰＵ
２２ カードスロット
２３、４２３ ライトアクセス監視部
３１ チップイネーブル（リード／ライト信号）
３２ アウトプットイネーブル（リード／ライト信号）
３３ ライトイネーブル（リード／ライト信号）
３４ アドレスバス（リード／ライト信号）
３５ データバス（リード／ライト信号）
３６ チップイネーブル（閾値設定信号）
３７ アウトプットイネーブル（閾値設定信号）
３８ ライトイネーブル（閾値設定信号）
３９ 割り込み
４１ 閾値設定部
４２ ライトアクセスカウント部
４３ ライト回数比較部
４４ 割り込み生成部
５１ 範囲設定信号
６１ チップイネーブル（カウントリード信号）
６２ アウトプットイネーブル（カウントリード信号）

Claims (8)

1. プロセッサを有し、メモリカードを装着して、該メモリカードに対してデータを読み書きすることが可能なメモリカード読み書き装置であって、
   前記メモリカード上に可能な前記データアクセスの回数の上限を表す閾値を設定すると共に前記メモリカードに対する前記プロセッサによるデータアクセスを監視して該データアクセスの回数を積算し、前記データアクセスの回数が前記閾値以上である場合に前記プロセッサに割り込みを出力するライトアクセス監視部が前記プロセッサに併設されていることを特徴とするメモリカード読み書き装置。
2. 前記ライトアクセス監視部は、
   前記閾値を設定する閾値設定部と、
   前記データアクセスの回数を積算するライトアクセスカウント部と、
   前記閾値と前記データアクセスの回数とを比較するライト回数比較部と、
   前記ライト回数比較部が前記データアクセスの回数が前記閾値以上であることを検出した場合に前記プロセッサに割り込みを出力する割り込み生成部と
   によって構成されることを特徴とする、請求項１に記載のメモリカード読み書き装置。
3. 前記閾値設定部が、前記データアクセスの監視対象となる前記メモリカード上のモニタアドレス範囲を設定する機能を有すると共に、
   前記ライトアクセスカウント部が、前記モニタアドレス範囲内に行われた前記データアクセスの回数を積算する機能を有することを特徴とする、請求項２に記載のメモリカード読み書き装置。
4. 前記閾値設定部が、前記プロセッサからの閾値設定信号に基づいて前記閾値を設定する機能を有することを特徴とする、請求項１に記載のメモリカード読み書き装置。
5. 前記ライトアクセスカウント部が、前記プロセッサからのカウントリード信号に反応して前記データアクセスの回数を前記プロセッサに出力する機能を有することを特徴とする、請求項２に記載のメモリカード読み書き装置。
6. 前記メモリカードがコンパクトフラッシュ（登録商標）カードであることを特徴とする、請求項１に記載のメモリカード読み書き装置。
7. プロセッサを有し、メモリカードを装着して、該メモリカードに対してデータを読み書きすることが可能なメモリカード読み書き装置にあって、該メモリカードの寿命を管理する方法であって、
   前記メモリカード上に可能な前記データアクセスの回数の上限を表す閾値を、ライトアクセス監視部によって設定し、
   前記メモリカードに対する前記プロセッサによるデータアクセスを監視して、前記データアクセスがあった場合に、その回数を前記ライトアクセス監視部が積算し、
   前記閾値と前記データアクセスの回数とを前記ライトアクセス監視部が比較し、
   前記データアクセスの回数が前記閾値以上である場合に、前記ライトアクセス監視部が前記プロセッサに割り込みを出力する
   ことを特徴とするメモリカードの寿命管理方法。
8. プロセッサを有し、メモリカードを装着して、該メモリカードに対してデータを読み書きすることが可能なメモリカード読み書き装置にあって、
   前記メモリカード読み書き装置が備えるコンピュータに、
   前記メモリカード上に可能な前記データアクセスの回数の上限を表す閾値を設定する手順と、
   前記メモリカードに対する前記プロセッサによるデータアクセスを監視して、前記データアクセスがあった場合に、その回数を積算する手順と、
   前記閾値と前記データアクセスの回数とを比較する手順と、
   前記データアクセスの回数が前記閾値以上である場合に前記プロセッサに割り込みを出力する手順と
   を実行させることを特徴とするメモリカードの寿命管理プログラム。

Images