JP2010206133A - Light emitting element, method of manufacturing the same, and electronic apparatus - Google Patents

Light emitting element, method of manufacturing the same, and electronic apparatus Download PDF

Info

Publication number
JP2010206133A
JP2010206133A JP2009053081A JP2009053081A JP2010206133A JP 2010206133 A JP2010206133 A JP 2010206133A JP 2009053081 A JP2009053081 A JP 2009053081A JP 2009053081 A JP2009053081 A JP 2009053081A JP 2010206133 A JP2010206133 A JP 2010206133A
Authority
JP
Japan
Prior art keywords
layer
electrode
contact layer
type
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009053081A
Other languages
Japanese (ja)
Inventor
Naoki Saka
直樹 坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009053081A priority Critical patent/JP2010206133A/en
Publication of JP2010206133A publication Critical patent/JP2010206133A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology for enhancing the light extraction efficiency without narrowing the interconnection width of an electrode on the light extraction side. <P>SOLUTION: A light emitting element 1 includes: an active layer 10; a pair of clad layers 9 and 11 that hold the active layer 10 in between; an n-type contact layer 12 formed in a form of dots on the n-type clad layer 11 on the light extraction side out of the pair of clad layers 9 and 11; and an n-type electrode 14 electrically connected to the n-type contact layer 12. The n-type electrode 14 has an electrode interconnection part 17 and an electrode relay part 18 which constitute a bridge structure. The electrode interconnection part 17 is separated from the n-type contact layer 12 in a thickness direction Z of the light emitting element and is so formed as to overlap the n-type contact layer 12 in a planar view. The electrode relay part 18 electrically connect the n-type contact layer 12 and the electrode interconnection part 17 at the sites where the n-type contact layer 12 is formed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、発光素子とその製造方法、及び電子機器に関する。   The present invention relates to a light emitting element, a manufacturing method thereof, and an electronic apparatus.

AlGaInP系の赤色LEDデバイスにおいて、高効率を得る代表的な構造として、次のような3つの構造がある。一つは、ブラッグ反射を利用したDBR−LED(DISTRIBUTED BRAGG REFLECTOR EHNHANCED ABSOBING SUBSTRATE LEDs)である。もう一つは、透明基板を用いたTS−LED(TRANSPARENT SUBSTRATE LEDs)である。他の一つは、反射板を用いたODR−LED(OMNIDIRECTIONAL REFLECTOR for LEDs)である。この中で特に、ODR−LEDは、高輝度を有し且つTS−LEDよりも価格が抑えられることから、これから期待されている赤色LEDデバイス構造である(例えば、特許文献1を参照)。   In an AlGaInP-based red LED device, there are the following three structures as typical structures for obtaining high efficiency. One is a DBR-LED (DISTRIBUTED BRAGG REFLECTOR EHNHANCED ABSOBING SUBSTRATE LEDs) using Bragg reflection. The other is TS-LED (TRANSPARENT SUBSTRATE LEDs) using a transparent substrate. The other is ODR-LED (OMNIDIRECTIONAL REFLECTOR for LEDs) using a reflector. Among these, the ODR-LED is a red LED device structure that is expected from now on because it has higher luminance and is less expensive than the TS-LED (see, for example, Patent Document 1).

ODR−LEDの構造では、光取り出し側となる上部電極がn型電極で、その反対側となる下部電極がp型電極になっている。また、p型電極はドット状に形成されている。p型電極の占める面積は、LEDのチップ面積の約1%で設計されることが多い。一方、n型電極の形状は、チップ全体に電流が流れるように、例えば図25(A)に示す「同心型」、同(B)に示す「卍型」、同(C)に示す「八木アンテナ型」など様々である。   In the structure of the ODR-LED, the upper electrode on the light extraction side is an n-type electrode, and the lower electrode on the opposite side is a p-type electrode. The p-type electrode is formed in a dot shape. The area occupied by the p-type electrode is often designed to be about 1% of the LED chip area. On the other hand, the shape of the n-type electrode is, for example, “concentric” shown in FIG. 25A, “saddle” shown in FIG. 25B, and “Yagi” shown in FIG. There are various types such as “antenna type”.

n型電極の配線総面積がチップ面積に対して数%(1〜10%)以下の場合は、n型電極の配線面積に対してチップ面積が相対的に大きくなる。このため、n型電極の配線はそれほど光取り出し効率に影響を与えることはない。これに対して、チップ面積が相対的に小さくなると、光取り出し面のなかで、ワイヤボンディング用のパッド部分を含めてn型電極の配線部分が占める面積の割合が高くなる。このため、ワイヤボンディング用パッドの配置やその大きさ、放射再結合箇所と光広がりや電流拡散を把握した適切なn型電極の配置、配線幅、配線長、電極形状などが、外部量子効率に非常に効いてくる。よって、LEDのチップを小型化する場合は、光取り出し側の電極形状や光広がりを考慮した電極配置が非常に重要になる。したがって、従来では光取り出し側の電極構造に関して様々な工夫がなされている(例えば、特許文献2〜4を参照)。   When the total wiring area of the n-type electrode is several percent (1 to 10%) or less with respect to the chip area, the chip area is relatively large with respect to the wiring area of the n-type electrode. For this reason, the wiring of the n-type electrode does not affect the light extraction efficiency so much. On the other hand, when the chip area is relatively small, the proportion of the area occupied by the wiring portion of the n-type electrode including the pad portion for wire bonding in the light extraction surface increases. For this reason, the arrangement and size of wire bonding pads, the arrangement of radiative recombination points, the appropriate arrangement of n-type electrodes that grasps the light spread and current diffusion, wiring width, wiring length, electrode shape, etc. Very effective. Therefore, when downsizing the LED chip, the electrode arrangement considering the light extraction side electrode shape and light spread is very important. Therefore, conventionally, various ideas have been made regarding the electrode structure on the light extraction side (see, for example, Patent Documents 2 to 4).

図26は従来の発光素子(ODR−LED)の構造を説明する上面図である。また、図27は図26のA′−B′断面図であり、図28は図26のC′−D′断面図である。図示した発光素子51は、大きくは、支持層52と、半導体層53と、光取り出し層54とを備えた構成となっている。半導体層53は支持層52の上に積層され、光取り出し層54は、半導体層53の上に積層されている。支持層52は、オーミック金属層55と、支持基板56と、反射金属層57と、絶縁層58とを、この順に積層した構造になっている。半導体層53は、p型クラッド層59と、活性層60と、n型クラッド層61と、n型コンタクト層62とを、この順に積層した構造になっている。光取り出し層54は、オーバーコート層63と、n型電極64とを有する構造になっている。絶縁層58には、複数のp型電極65がドット状に形成されている。n型クラッド層61の表面(上面)には、テクスチャーと呼ばれる凹凸66が形成されている。また、n型クラッド層61の表面には、凹凸66の形成部位を除いた部分に、n型コンタクト層62とn型電極64が形成されている。
ここではn型電極64の配線下に相当する部分に、n型コンタクト層62としてGaAs(ガリウムヒ素)層を形成し、その上に電極材料としてAuGe(金ゲルマニウム)−Ni(ニッケル)/Auを蒸着し、アロイをしてオーミック接合した構造になっている。このため、n型コンタクト層62は、GaAsによって形成され、n型電極64は、AuGe−Ni/Auによって形成されている。n型電極64は、前述した八木アンテナ型の配線形状に形成されている。また、p型電極65は、平面的にみてn型電極64と重ならない位置に配置されている。
FIG. 26 is a top view illustrating the structure of a conventional light emitting device (ODR-LED). 27 is a cross-sectional view taken along line A′-B ′ of FIG. 26, and FIG. 28 is a cross-sectional view taken along line C′-D ′ of FIG. 26. The illustrated light emitting element 51 is generally configured to include a support layer 52, a semiconductor layer 53, and a light extraction layer 54. The semiconductor layer 53 is stacked on the support layer 52, and the light extraction layer 54 is stacked on the semiconductor layer 53. The support layer 52 has a structure in which an ohmic metal layer 55, a support substrate 56, a reflective metal layer 57, and an insulating layer 58 are laminated in this order. The semiconductor layer 53 has a structure in which a p-type cladding layer 59, an active layer 60, an n-type cladding layer 61, and an n-type contact layer 62 are stacked in this order. The light extraction layer 54 has a structure having an overcoat layer 63 and an n-type electrode 64. A plurality of p-type electrodes 65 are formed in a dot shape on the insulating layer 58. On the surface (upper surface) of the n-type cladding layer 61, irregularities 66 called texture are formed. Further, an n-type contact layer 62 and an n-type electrode 64 are formed on the surface of the n-type cladding layer 61 in a portion excluding the formation portion of the irregularities 66.
Here, a GaAs (gallium arsenide) layer is formed as an n-type contact layer 62 at a portion corresponding to the wiring under the n-type electrode 64, and AuGe (gold germanium) -Ni (nickel) / Au is formed thereon as an electrode material. It has a structure in which it is vapor-deposited, alloyed, and ohmic joined. For this reason, the n-type contact layer 62 is made of GaAs, and the n-type electrode 64 is made of AuGe—Ni / Au. The n-type electrode 64 is formed in the aforementioned Yagi antenna type wiring shape. The p-type electrode 65 is disposed at a position where it does not overlap the n-type electrode 64 in plan view.

上記構成からなる発光素子51を動作させる場合は、n型電極64とp型電極65から、それぞれに対応するn型クラッド層61、p型クラッド層59を介して、活性層60にキャリア(電子、正孔)を注入する。これにより、pn接合をなす活性層60の内部で電子−正孔対の再結合により光が放射される。こうして活性層60から放射された光は、n型クラッド層61の表面(凹凸66が形成されている面)から半導体層53の外部に取り出される。   When operating the light emitting element 51 having the above-described configuration, carriers (electrons) are transferred from the n-type electrode 64 and the p-type electrode 65 to the active layer 60 via the corresponding n-type cladding layer 61 and p-type cladding layer 59, respectively. , Holes). Thus, light is emitted by recombination of electron-hole pairs inside the active layer 60 forming a pn junction. Thus, the light emitted from the active layer 60 is extracted from the surface of the n-type cladding layer 61 (the surface on which the irregularities 66 are formed) to the outside of the semiconductor layer 53.

特開2007−221029号公報JP 2007-221029 A 特開平5−145119号公報JP-A-5-145119 特開平6−5912号公報JP-A-6-5912 特開平6−5921号公報JP-A-6-5921

ところで、上記従来の発光素子51において、外部量子効率を上げるには、n型電極64とp型電極65の間に印加されるフォワード電圧を下げるか、半導体表面での光の反射を抑えて外部に取り出す光量を増やす必要がある。フォワード電圧を下げるためには、p型電極65の数を増やすことが有効である。ただし、上記図26に示すように、平面的に隣り合うp型電極65間の距離Lpや、n型電極64とこれに最も近いp型電極65との平面距離Lrが、光広がり領域に入るほど短くなると、電極による光吸収や光遮蔽が増える。このため、逆に発光効率を下げてしまう結果となる。例えば、より多くのp型電極65を配置するために、距離Lpを一定にして距離Lrを短くした場合は、図29に示すように、p型電極65の直上の活性層60でキャリアの再結合により放射した光が、光広がり領域に存在するn型電極65に遮られてしまう。また、GaAsからなるn型コンタクト層62では、そこに入射した光の一部が吸収される。このため、n型コンタクト層62に吸収された光は外部に取り出すことができなくなる。その結果、p型電極65の数を増やしたにもかかわらず、逆に外部量子効率を下げてしまう場合がある。また、n型電極64の配線幅を細くして、光取り出し面におけるn型電極64の占有率を下げることは、光出力を上げる有効的な手段となる。しかしながら、現状ではn型電極64の配線幅が、ある寸法以下になると、製造上、n型電極64を構成する金属層のリフトオフが困難になる。また、n型電極64の配線幅を狭くすると、特性的に配線抵抗が大きくなるため、フォワード電圧の増加を招いてしまう。   By the way, in the conventional light emitting device 51, in order to increase the external quantum efficiency, the forward voltage applied between the n-type electrode 64 and the p-type electrode 65 is decreased, or reflection of light on the semiconductor surface is suppressed to reduce the external quantum efficiency. It is necessary to increase the amount of light extracted. In order to lower the forward voltage, it is effective to increase the number of p-type electrodes 65. However, as shown in FIG. 26, the distance Lp between the p-type electrodes 65 adjacent in a plane and the plane distance Lr between the n-type electrode 64 and the p-type electrode 65 closest to the n-type electrode 64 enter the light spreading region. If it becomes shorter, light absorption and light shielding by the electrode increase. For this reason, on the contrary, the luminous efficiency is lowered. For example, in order to arrange more p-type electrodes 65, when the distance Lp is made constant and the distance Lr is shortened, the carrier is regenerated in the active layer 60 immediately above the p-type electrode 65 as shown in FIG. Light emitted by the coupling is blocked by the n-type electrode 65 existing in the light spreading region. Further, in the n-type contact layer 62 made of GaAs, a part of the light incident thereon is absorbed. For this reason, the light absorbed by the n-type contact layer 62 cannot be extracted to the outside. As a result, the external quantum efficiency may be lowered in spite of increasing the number of p-type electrodes 65. In addition, reducing the wiring width of the n-type electrode 64 to reduce the occupation ratio of the n-type electrode 64 on the light extraction surface is an effective means for increasing the light output. However, at present, when the wiring width of the n-type electrode 64 is less than a certain dimension, it becomes difficult to lift off the metal layer constituting the n-type electrode 64 in manufacturing. Further, if the wiring width of the n-type electrode 64 is narrowed, the wiring resistance increases characteristically, leading to an increase in the forward voltage.

本発明の主たる目的は、光取り出し側の電極の配線幅を細くしなくても、光取り出し効率を高めることができる技術を提供することにある。   A main object of the present invention is to provide a technique capable of increasing the light extraction efficiency without reducing the wiring width of the electrode on the light extraction side.

本発明は、活性層と、前記活性層を挟み込む一対のクラッド層と、前記一対のクラッド層のうち、光取り出し側のクラッド層の上にドット状に形成されたコンタクト層と、前記コンタクト層に電気的に接続する光取り出し側の電極とを備え、前記光取り出し側の電極は、前記コンタクト層から発光素子の厚み方向に離間し且つ当該コンタクト層と平面的に重なる状態で形成された電極配線部と、前記コンタクト層の形成部位で当該コンタクト層と前記電極配線部とを電気的に接続する電極中継部とを含むブリッジ構造で形成されている発光素子に係るものである。   The present invention provides an active layer, a pair of clad layers sandwiching the active layer, a contact layer formed in a dot shape on the clad layer on the light extraction side of the pair of clad layers, and the contact layer A light extraction side electrode that is electrically connected, and the light extraction side electrode is spaced apart from the contact layer in the thickness direction of the light emitting element and is formed to overlap the contact layer in a planar manner And a light emitting element formed in a bridge structure including an electrode relay portion that electrically connects the contact layer and the electrode wiring portion at a portion where the contact layer is formed.

本発明に係る発光素子においては、光取り出し側のクラッド層の上にコンタクト層をドット状に形成するとともに、光取り出し側の電極の電極配線部をコンタクト層から離間した状態で形成しているため、当該電極配線部の下からもクラッド層(半導体層)の外部に光を取り出すことが可能となる。   In the light emitting device according to the present invention, the contact layer is formed in a dot shape on the light extraction side cladding layer, and the electrode wiring portion of the light extraction side electrode is formed in a state of being separated from the contact layer. It is possible to extract light from below the electrode wiring portion to the outside of the cladding layer (semiconductor layer).

本発明によれば、光取り出し側の電極の配線幅を細くしなくても、光取り出し効率を高めることができる。このため、発光素子の外部量子効率を向上させることが可能となる。   According to the present invention, the light extraction efficiency can be increased without reducing the wiring width of the light extraction side electrode. For this reason, it becomes possible to improve the external quantum efficiency of a light emitting element.

本発明に係る発光素子の基本的な構造の一例を説明する上面図である。It is a top view explaining an example of the basic structure of the light emitting element which concerns on this invention. 図1のA−B断面図である。It is AB sectional drawing of FIG. 図1のC−D断面図である。It is CD sectional drawing of FIG. 発光素子の動作を説明する図である。It is a figure explaining operation | movement of a light emitting element. 電極の配置関係を比較した図である。It is the figure which compared the arrangement | positioning relationship of an electrode. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その1)である。It is FIG. (1) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その2)である。It is FIG. (2) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その3)である。It is FIG. (3) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その4)である。It is FIG. (4) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その5)である。It is FIG. (5) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その6)である。It is FIG. (6) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その7)である。It is FIG. (7) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その8)である。It is FIG. (8) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その9)である。It is FIG. (9) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その10)である。It is FIG. (10) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その11)である。It is a figure (the 11) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その12)である。It is FIG. (12) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その13)である。It is FIG. (13) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の一例を説明する図(その14)である。It is FIG. (14) explaining an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の他の例を説明する図(その1)である。It is FIG. (1) explaining the other example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の他の例を説明する図(その2)である。It is FIG. (2) explaining the other example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の他の例を説明する図(その3)である。It is FIG. (3) explaining the other example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の他の例を説明する図(その4)である。It is FIG. (4) explaining the other example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. 本発明の実施の形態に係る発光素子の製造方法の他の例を説明する図(その5)である。It is FIG. (5) explaining the other example of the manufacturing method of the light emitting element which concerns on embodiment of this invention. n型電極の配線形状の一例を説明する図である。It is a figure explaining an example of the wiring shape of an n-type electrode. 従来の発光素子の構造を説明する上面図である。It is a top view explaining the structure of the conventional light emitting element. 図26のA′−B′断面図である。It is A'-B 'sectional drawing of FIG. 図26のC′−D′断面図である。It is C'-D 'sectional drawing of FIG. 従来の発光素子における電極の配置例を示す図である。It is a figure which shows the example of arrangement | positioning of the electrode in the conventional light emitting element.

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。   Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the technical scope of the present invention is not limited to the embodiments described below, and various modifications and improvements have been made within the scope of deriving specific effects obtained by the constituent requirements of the invention and combinations thereof. Including form.

本発明の実施の形態については、以下の順序で説明する。
1.発光素子の構成
2.発光素子の動作
3.発光素子の製造方法
4.適用例
Embodiments of the present invention will be described in the following order.
1. 1. Configuration of light emitting element 2. Operation of light emitting element 3. Manufacturing method of light emitting element Application examples

<1.発光素子の構成>
図1〜図3は本発明に係る発光素子の基本的な構造の一例を説明するためのもので、図1は発光素子の上面図、図2は図1のA−B断面図、図3は図1のC−D断面図をそれぞれ示している。
<1. Configuration of light emitting element>
1 to 3 are diagrams for explaining an example of a basic structure of a light-emitting element according to the present invention. FIG. 1 is a top view of the light-emitting element, FIG. FIG. 1 shows a cross-sectional view along the line CD in FIG.

図示した発光素子1は、例えば、ODR(OMNIDIRECTIONAL REFLECTOR)構造を有するAlGaInP系の赤色発光ダイオードに適用されるものである。発光素子1は、全体的には、平面視四角形(正方形、長方形など)のチップ状に形成されている。図1〜図3においては、発光素子1の面方向をX方向及びY方向と定義し、発光素子1の厚み方向をZ方向と定義している。X方向、Y方向及びZ方向は、互いに直角をなす方向である。X方向は、発光素子1の外周部を規定する4つの辺のうちの1辺に平行な方向となっており、Y方向は他の1辺と平行な方向となっている。発光素子1は、大きくは、支持層2と、半導体層3と、光取り出し層4とを備えた構成となっている。半導体層3は支持層2の上に積層され、光取り出し層4は、半導体層3の上に積層されている。   The illustrated light emitting device 1 is applied to an AlGaInP red light emitting diode having an ODR (OMNIDIRECTIONAL REFLECTOR) structure, for example. The light emitting element 1 is generally formed in a chip shape having a square shape (square, rectangle, etc.) in plan view. 1 to 3, the surface direction of the light emitting element 1 is defined as the X direction and the Y direction, and the thickness direction of the light emitting element 1 is defined as the Z direction. The X direction, the Y direction, and the Z direction are directions perpendicular to each other. The X direction is a direction parallel to one of the four sides defining the outer peripheral portion of the light emitting element 1, and the Y direction is a direction parallel to the other one side. The light-emitting element 1 is generally configured to include a support layer 2, a semiconductor layer 3, and a light extraction layer 4. The semiconductor layer 3 is stacked on the support layer 2, and the light extraction layer 4 is stacked on the semiconductor layer 3.

[支持層の概略構成]
支持層2は、オーミック金属層5と、支持基板6と、反射金属層7と、絶縁層8とを、この順に積層した構造になっている。
[Schematic structure of support layer]
The support layer 2 has a structure in which an ohmic metal layer 5, a support substrate 6, a reflective metal layer 7, and an insulating layer 8 are laminated in this order.

[半導体層の概略構成]
半導体層3は、p型クラッド層9と、活性層10と、n型クラッド層11と、n型コンタクト層12とを、この順に積層した構造になっている。
[Schematic structure of semiconductor layer]
The semiconductor layer 3 has a structure in which a p-type cladding layer 9, an active layer 10, an n-type cladding layer 11, and an n-type contact layer 12 are stacked in this order.

[光取り出し層の概略構成]
光取り出し層4は、オーバーコート層13と、n型電極14とを有する構造になっている。
[Schematic configuration of light extraction layer]
The light extraction layer 4 has a structure having an overcoat layer 13 and an n-type electrode 14.

[支持層の詳細構成]
オーミック金属層5は、支持基板6の下面(裏面)に形成されている。オーミック金属層5は、例えばAuGe合金層、ニッケル層、Au層を、この順に積層した金属層によって形成されている。
[Detailed structure of support layer]
The ohmic metal layer 5 is formed on the lower surface (back surface) of the support substrate 6. The ohmic metal layer 5 is formed of, for example, a metal layer in which an AuGe alloy layer, a nickel layer, and an Au layer are stacked in this order.

支持基板6は、例えば平板形状のGaAs(ガリウム砒素)基板やGaP(ガリウム燐)基板などを用いて構成されている。支持基板6は、後述する発光素子1の製造工程の途中で貼り合わせられる貼り合わせ基板となる。反射金属層7は、支持基板6の上面(表面)に形成されている。   The support substrate 6 is configured using, for example, a flat plate-shaped GaAs (gallium arsenide) substrate, GaP (gallium phosphorus) substrate, or the like. The support substrate 6 is a bonded substrate that is bonded during the manufacturing process of the light-emitting element 1 described later. The reflective metal layer 7 is formed on the upper surface (front surface) of the support substrate 6.

反射金属層7は、発光素子1の発光波長領域(本形態例では赤色発光領域)で高い反射率を有する金属、例えばAu(金)やAg(銀)などの金属を用いて形成されている。反射金属層7は、活性層10に対して発光用の電気エネルギーとなるキャリアを注入するための電極層を兼ねている。   The reflective metal layer 7 is formed using a metal having a high reflectance in the light emission wavelength region of the light emitting element 1 (red light emission region in the present embodiment), for example, a metal such as Au (gold) or Ag (silver). . The reflective metal layer 7 also serves as an electrode layer for injecting carriers serving as electric energy for light emission into the active layer 10.

絶縁層8は、光学的に光を透過する成膜材料、例えばSiO2(酸化シリコン)等によって構成されている。絶縁層8の厚みは、絶縁層8に入射する光の波長を“λ”とし、絶縁層8の誘電率を“n”とすると、λ/(4n)となるように設定されている。このように絶縁層8の厚みを設定することにより、絶縁層8における光吸収が抑制される。このため、光の利用効率が高くなる。   The insulating layer 8 is made of a film forming material that optically transmits light, such as SiO2 (silicon oxide). The thickness of the insulating layer 8 is set to be λ / (4n) where “λ” is the wavelength of light incident on the insulating layer 8 and “n” is the dielectric constant of the insulating layer 8. By setting the thickness of the insulating layer 8 in this way, light absorption in the insulating layer 8 is suppressed. For this reason, the utilization efficiency of light becomes high.

絶縁層8には複数のp型電極15が埋設されている。p型電極15は、p型クラッド層9を介して活性層10にキャリア(正孔)を注入するための正電極となる。p型電極15は、発光素子1の面内(XY平面内)にドット状に形成されている。各々のp型電極15は平面視円形に形成されている。ただし、p型電極15の平面形状は円形に限らず、例えば四角形などの多角形であってもよい。p型電極15は、絶縁層8の層内に平面的に分散した状態で配置されている。p型電極15は、平面的に見て、n型電極14と重ならない位置に設けられている。p型電極15は、絶縁層8を貫通する状態で形成されている。p型電極15の下端部は反射金属層7に電気的に接続され、p型電極15の上端部はp型クラッド層9に電気的に接続されている。   A plurality of p-type electrodes 15 are embedded in the insulating layer 8. The p-type electrode 15 serves as a positive electrode for injecting carriers (holes) into the active layer 10 through the p-type cladding layer 9. The p-type electrode 15 is formed in a dot shape in the plane of the light emitting element 1 (in the XY plane). Each p-type electrode 15 is formed in a circular shape in plan view. However, the planar shape of the p-type electrode 15 is not limited to a circle, and may be a polygon such as a quadrangle. The p-type electrodes 15 are arranged in a state of being planarly dispersed in the insulating layer 8. The p-type electrode 15 is provided at a position where it does not overlap the n-type electrode 14 in plan view. The p-type electrode 15 is formed so as to penetrate the insulating layer 8. The lower end portion of the p-type electrode 15 is electrically connected to the reflective metal layer 7, and the upper end portion of the p-type electrode 15 is electrically connected to the p-type cladding layer 9.

[半導体層の詳細構成]
半導体層3は、AlGaInP系半導体を用いて構成されている。AlGaInP系半導体とは、長周期型周期表における3B属元素のAl(アルミニウム)、Ga(ガリウム)またはIn(インジウム)と、5B属元素のP(リン)とを含む化合物半導体をいう。p型クラッド層9は、絶縁層8を介して反射金属層7と対向する状態に配置されている。p型クラッド層9は、絶縁層8と活性層10の層間に設けられている。活性層10は、上下で一対をなすp型クラッド層9とn型クラッド層11によって挟み込まれている。
[Detailed structure of semiconductor layer]
The semiconductor layer 3 is configured using an AlGaInP-based semiconductor. The AlGaInP-based semiconductor refers to a compound semiconductor containing 3B group element Al (aluminum), Ga (gallium) or In (indium) in the long-period periodic table and 5B group element P (phosphorus). The p-type cladding layer 9 is disposed so as to face the reflective metal layer 7 with the insulating layer 8 interposed therebetween. The p-type cladding layer 9 is provided between the insulating layer 8 and the active layer 10. The active layer 10 is sandwiched between a p-type cladding layer 9 and an n-type cladding layer 11 that form a pair on the upper and lower sides.

活性層10は、n型電極14とp型電極15を通して注入されるキャリア(電子、正孔)の結合によって光を生成する層(発光層)となるものである。n型クラッド層11は、活性層10とオーバーコート層13の層間に配置されている。n型クラッド層11は、「光取り出し側のクラッド層」に相当するものである。光取り出し側とは、活性層10で生成された光を発光素子1の外部に取り出す場合の取り出し方向に位置する側をいう。図1に示す発光素子1の場合は、活性層10で生成された光を上方向に取り出すようになっている。このため、活性層10から見て上側が光取り出し側となる。   The active layer 10 is a layer (light emitting layer) that generates light by the combination of carriers (electrons and holes) injected through the n-type electrode 14 and the p-type electrode 15. The n-type cladding layer 11 is disposed between the active layer 10 and the overcoat layer 13. The n-type cladding layer 11 corresponds to “a cladding layer on the light extraction side”. The light extraction side is a side located in the extraction direction when the light generated in the active layer 10 is extracted outside the light emitting element 1. In the case of the light emitting device 1 shown in FIG. 1, the light generated in the active layer 10 is extracted upward. For this reason, the upper side when viewed from the active layer 10 is the light extraction side.

n型クラッド層11の表面には、テクスチャーと呼ばれる凹凸16が形成されている。凹凸16は、n型クラッド層11とオーバーコート層13の界面で光の透過率を高める機能を果たす。凹凸16は、断面略山形をなす微小な突起が二次元的に複数(多数)配列された構造になっている。凹凸16は、n型コンタクト層12の形成部位を除いて、n型クラッド層11の表面全体にわたって形成されている。   On the surface of the n-type cladding layer 11, irregularities 16 called texture are formed. The unevenness 16 functions to increase the light transmittance at the interface between the n-type cladding layer 11 and the overcoat layer 13. The concavo-convex 16 has a structure in which a plurality of (many) fine projections having a substantially mountain-shaped cross section are two-dimensionally arranged. The irregularities 16 are formed over the entire surface of the n-type cladding layer 11 except for the site where the n-type contact layer 12 is formed.

n型コンタクト層12は、n型クラッド層11の上(表面)に直接、形成されている。n型コンタクト層12は、平面的にp型電極15と重ならない位置にドット状に形成されている。n型コンタクト層12の平面形状は円形になっている。ただし、これに限らず、n型コンタクト層12の平面形状は、例えば四角形などの多角形であってもよい。n型コンタクト層12のドットの配列は、Y方向に一定の間隔で並んだ配列になっている。また、Y方向に1列に並ぶ複数個のn型コンタクト層12を1つの組とすると、n型コンタクト層12は、複数の組(図例では4つの組)に分けて、互いにX方向に位置をずらして4列の並びで配置されている。こうしたn型コンタクト層12の配列は、後述するn型電極14の電極配線部の平面形状(配線パターン形状)に対応している。   The n-type contact layer 12 is formed directly on the n-type cladding layer 11 (surface). The n-type contact layer 12 is formed in a dot shape at a position where it does not overlap the p-type electrode 15 in plan view. The planar shape of the n-type contact layer 12 is circular. However, the present invention is not limited to this, and the planar shape of the n-type contact layer 12 may be a polygon such as a quadrangle. The dot arrangement of the n-type contact layer 12 is arranged in the Y direction at regular intervals. Further, if a plurality of n-type contact layers 12 arranged in a line in the Y direction are made into one set, the n-type contact layers 12 are divided into a plurality of sets (four sets in the illustrated example) and mutually in the X direction. The positions are shifted and arranged in four rows. Such an arrangement of the n-type contact layer 12 corresponds to a planar shape (wiring pattern shape) of an electrode wiring portion of the n-type electrode 14 described later.

[光取り出し層の詳細構成]
オーバーコート層13は、活性層10で生成される光を透過する性質(光透過性)を有する層である。オーバーコート層13は、n型クラッド層11の表面(凹凸16を含む)を覆う状態で、当該n型クラッド層11の上に直接、積層されている。オーバーコート層13は、例えば窒化シリコン等によって構成されている。
[Detailed configuration of light extraction layer]
The overcoat layer 13 is a layer having a property of transmitting light generated in the active layer 10 (light transmittance). The overcoat layer 13 is laminated directly on the n-type cladding layer 11 so as to cover the surface of the n-type cladding layer 11 (including the irregularities 16). The overcoat layer 13 is made of, for example, silicon nitride.

n型電極14は、活性層10から見て上側に形成されている。このため、n型電極14は、「光取り出し側の電極」に相当するものとなっている。n型電極14は、n型クラッド層11を介して活性層10にキャリア(電子)を注入するための負電極となる。n型電極14は、電極配線部17と、電極中継部18と、電極パッド部19とによって構成されている。   The n-type electrode 14 is formed on the upper side when viewed from the active layer 10. For this reason, the n-type electrode 14 corresponds to “an electrode on the light extraction side”. The n-type electrode 14 serves as a negative electrode for injecting carriers (electrons) into the active layer 10 through the n-type cladding layer 11. The n-type electrode 14 includes an electrode wiring part 17, an electrode relay part 18, and an electrode pad part 19.

電極配線部17は、オーバーコート層13の上面にライン状に形成されている。電極配線部17は、電極パッド部19を中心とした配線パターンで形成されている。電極配線部17は、n型コンタクト層12からZ方向(上方)に離間した状態で形成されている。電極配線部17とn型クラッド層11の間には、n型コンタクト層12の形成部位を除いて、オーバーコート層13が介在している。電極配線部17は、上述したドット状のp型電極15と平面的に重ならない状態で形成されている。電極配線部17は、X方向に平行な1本の電極配線21とY方向に平行な4本の電極配線22を組み合わせたアンテナ形状に配置されている。このうち、各々の電極配線22は、上述したドット状のn型コンタクト層12と平面的に重なる状態で形成されている。具体的には、Y方向に1列に並ぶ複数個のn型コンタクト層12に対して、1本の電極配線22が平面的に重なる状態で配置されている。   The electrode wiring portion 17 is formed in a line shape on the upper surface of the overcoat layer 13. The electrode wiring portion 17 is formed in a wiring pattern with the electrode pad portion 19 as the center. The electrode wiring portion 17 is formed in a state separated from the n-type contact layer 12 in the Z direction (upward). An overcoat layer 13 is interposed between the electrode wiring portion 17 and the n-type cladding layer 11 except for the site where the n-type contact layer 12 is formed. The electrode wiring portion 17 is formed so as not to overlap the above-described dot-shaped p-type electrode 15 in plan view. The electrode wiring portion 17 is arranged in an antenna shape in which one electrode wiring 21 parallel to the X direction and four electrode wirings 22 parallel to the Y direction are combined. Among these, each electrode wiring 22 is formed so as to overlap with the above-described dot-shaped n-type contact layer 12 in a planar manner. Specifically, one electrode wiring 22 is arranged in a state of overlapping in a planar manner with respect to a plurality of n-type contact layers 12 arranged in a line in the Y direction.

電極中継部18は、n型コンタクト層12の上に直接、形成されている。電極中継部18は、n型コンタクト層12の形成部位に、当該n型コンタクト層12と1:1の関係で設けられている。このため、発光素子1のXY平面内においては、n型コンタクト層12と電極中継部18が同じ配列(位置関係)でドット状に設けられている。ただし、電極中継部18のドットサイズは、n型コンタクト層12のドットサイズよりも小さくなるように設定されている。上記電極配線部17の電極配線22は、n型コンタクト層12と同じドットの配列でY方向に1列に並ぶ複数の電極中継部18をY方向で橋渡しするようにライン状に形成されている。そして、n型電極14は、電極配線部17と電極中継部18によってブリッジ構造に形成されている。電極中継部18は、金属で形成されている。電極中継部18を金属で形成すれば、n型電極14の電極配線部17とn型コンタクト層12の直列抵抗を下げることができる。電極中継部18は、n型コンタクト層12の形成部位で、n型コンタクト層12と電極配線部17とを電気的に接続している。即ち、電極中継部18の下端部はn型コンタクト層12に電気的に接続され、電極中継部18の上端部は電極配線部17に電気的に接続されている。   The electrode relay portion 18 is formed directly on the n-type contact layer 12. The electrode relay portion 18 is provided in a 1: 1 relationship with the n-type contact layer 12 at the site where the n-type contact layer 12 is formed. For this reason, in the XY plane of the light emitting element 1, the n-type contact layer 12 and the electrode relay portion 18 are provided in a dot shape with the same arrangement (positional relationship). However, the dot size of the electrode relay portion 18 is set to be smaller than the dot size of the n-type contact layer 12. The electrode wiring 22 of the electrode wiring portion 17 is formed in a line shape so as to bridge a plurality of electrode relay portions 18 arranged in a line in the Y direction with the same dot arrangement as that of the n-type contact layer 12 in the Y direction. . The n-type electrode 14 is formed in a bridge structure by the electrode wiring portion 17 and the electrode relay portion 18. The electrode relay portion 18 is made of metal. If the electrode relay portion 18 is formed of metal, the series resistance of the electrode wiring portion 17 of the n-type electrode 14 and the n-type contact layer 12 can be lowered. The electrode relay portion 18 is an area where the n-type contact layer 12 is formed, and electrically connects the n-type contact layer 12 and the electrode wiring portion 17. That is, the lower end portion of the electrode relay portion 18 is electrically connected to the n-type contact layer 12, and the upper end portion of the electrode relay portion 18 is electrically connected to the electrode wiring portion 17.

電極パッド部19は、上記電極配線部17の電極配線21のライン途中に平面視円形のパッド形状で設けられている。電極パッド部19は、発光素子1のXY平面内の中央に設けられている。電極パッド部19は、例えば金線等のボンディングワイヤが接続される部分となる。電極パッド部19のパッドサイズは、ボンディングワイヤのボール径に対応して、当該ボール径よりも大きくなるように設定されている。   The electrode pad portion 19 is provided in a circular pad shape in plan view in the middle of the line of the electrode wiring 21 of the electrode wiring portion 17. The electrode pad portion 19 is provided at the center in the XY plane of the light emitting element 1. The electrode pad portion 19 is a portion to which a bonding wire such as a gold wire is connected. The pad size of the electrode pad portion 19 is set to be larger than the ball diameter corresponding to the ball diameter of the bonding wire.

<2.発光素子の動作>
上記構成からなる発光素子1を動作させる場合は、n型電極14とp型電極15から、それぞれに対応するn型クラッド層11、p型クラッド層9を介して、活性層10にキャリア(電子、正孔)を注入する。このとき、n型電極14からはキャリアとして電子が供給され、p型電極15からはキャリアとして正孔が供給される。また、n型電極14においては、電極パッド部19、電極配線部17及び電極中継部18を介してn型コンタクト層12にキャリアが供給される。
<2. Operation of light emitting element>
When operating the light emitting device 1 having the above-described configuration, carriers (electrons) are transferred from the n-type electrode 14 and the p-type electrode 15 to the active layer 10 via the corresponding n-type cladding layer 11 and p-type cladding layer 9. , Holes). At this time, electrons are supplied as carriers from the n-type electrode 14 and holes are supplied as carriers from the p-type electrode 15. In the n-type electrode 14, carriers are supplied to the n-type contact layer 12 through the electrode pad portion 19, the electrode wiring portion 17, and the electrode relay portion 18.

これにより、pn接合をなす活性層10の内部で電子−正孔対の再結合により光が放射される。このとき、活性層10の内部では、図4(A),(B)に示すように、p型電極15の直上で発光現象が起こり、そこを発光点として光が放射される。このうち、発光点から下側に放射された光は、徐々に広がりながら、p型クラッド層9及び絶縁層8を介して反射金属層7に到達し、そこで反射される。また、発光点から上側に放射された光は、徐々に広がりながら、n型クラッド層11の表面から半導体層3の外部に取り出される。また、反射金属層7で反射した光も、n型クラッド層11の表面から半導体層3の外部に取り出される。その際、n型クラッド層11の表面に凹凸16を形成しておけば、n型クラッド層11の表面で光の反射が抑えられる。このため、より多くの光を半導体層3の外部に取り出すことができる。   Thereby, light is emitted by recombination of electron-hole pairs inside the active layer 10 forming a pn junction. At this time, inside the active layer 10, as shown in FIGS. 4A and 4B, a light emission phenomenon occurs immediately above the p-type electrode 15, and light is emitted from the light emission point. Among these, light emitted downward from the light emitting point reaches the reflective metal layer 7 through the p-type cladding layer 9 and the insulating layer 8 while gradually spreading, and is reflected there. Further, light emitted upward from the light emitting point is extracted from the surface of the n-type cladding layer 11 to the outside of the semiconductor layer 3 while gradually spreading. The light reflected by the reflective metal layer 7 is also extracted from the surface of the n-type cladding layer 11 to the outside of the semiconductor layer 3. At this time, if the irregularities 16 are formed on the surface of the n-type cladding layer 11, reflection of light on the surface of the n-type cladding layer 11 can be suppressed. For this reason, more light can be extracted to the outside of the semiconductor layer 3.

ただし、活性層10で生成(放射)された光のうち、p型電極15に入射した光の一部は、当該p型電極15に吸収されるため、半導体層3の外部に取り出せなくなる。また、n型コンタクト層12に入射した光の一部は、当該n型コンタクト層12で吸収されるため、半導体層3の外部に取り出せなくなる。   However, of the light generated (radiated) in the active layer 10, part of the light incident on the p-type electrode 15 is absorbed by the p-type electrode 15 and cannot be extracted outside the semiconductor layer 3. In addition, part of the light incident on the n-type contact layer 12 is absorbed by the n-type contact layer 12 and cannot be extracted outside the semiconductor layer 3.

こうした現象に対して、上記の発光素子1においては、n型コンタクト層12をドット状に形成している。このため、従来のようにn型コンタクト層をライン状に形成する場合に比較すると、ドット状に形成した場合の方が、n型コンタクト層12の総面積が小さくなる。したがって、n型コンタクト層12への入射によって吸収される光の量を低減することができる。   With respect to such a phenomenon, in the light emitting element 1 described above, the n-type contact layer 12 is formed in a dot shape. For this reason, the total area of the n-type contact layer 12 is smaller when the n-type contact layer is formed in a line than when the n-type contact layer is formed in a line. Therefore, the amount of light absorbed by incidence on the n-type contact layer 12 can be reduced.

また、n型電極14の電極配線部17は、電極中継部18の介在によって、n型クラッド層11から上方に離間した位置に形成されている。また、電極配線部17とn型クラッド層11の間にはオーバーコート層13が介在し、当該オーバーコート層13を介して電極配線部17がn型クラッド層11の表面と向かい合っている。このため、n型コンタクト層12の形成部位を除けば、電極配線部17の下からでも半導体層3の外部に光を取り出すことができる。これに対して、従来の発光素子の構造では、ライン状のn型コンタクト層の上に、同じくライン状の電極配線を直接重ねて形成している。このため、電極配線の下から光を取り出すことはできない。したがって、従来構造と比較して、光の取り出し効率を高めることができる。さらに、n型クラッド層11の表面には、n型コンタクト層12の形成部位を除いて、電極配線部17の下にも凹凸16を形成することができる。このため、凹凸16の形成領域を広げて、光の取り出し効率をさらに高めることができる。   Further, the electrode wiring portion 17 of the n-type electrode 14 is formed at a position spaced upward from the n-type cladding layer 11 with the interposition of the electrode relay portion 18. Further, an overcoat layer 13 is interposed between the electrode wiring portion 17 and the n-type cladding layer 11, and the electrode wiring portion 17 faces the surface of the n-type cladding layer 11 through the overcoat layer 13. For this reason, light can be extracted outside the semiconductor layer 3 even from below the electrode wiring portion 17 except for the site where the n-type contact layer 12 is formed. On the other hand, in the structure of the conventional light emitting element, the line-shaped electrode wiring is also directly overlapped and formed on the line-shaped n-type contact layer. For this reason, light cannot be extracted from under the electrode wiring. Therefore, the light extraction efficiency can be increased as compared with the conventional structure. Furthermore, irregularities 16 can also be formed on the surface of the n-type cladding layer 11 under the electrode wiring portion 17 except for the site where the n-type contact layer 12 is formed. For this reason, it is possible to further increase the light extraction efficiency by expanding the formation region of the irregularities 16.

また、上記図28に示す従来の発光素子の構造では、n型クラッド層61の表面にライン状のn型コンタクト層62を直接形成し、さらにn型コンタクト層62の上にn型電極64の電極配線を直接、ライン状に形成している。このため、図5(A)に示すように、p型電極65を中心とした光の広がり領域の大きさを寸法L1で規定すると、半導体層の外部に出ようとする光をn型コンタクト層62やn型電極配線64に入射させないためには、次の条件を満たす必要がある。即ち、n型電極64の電極配線とこれに最も近いp型電極65との平面距離を上記寸法L1相当に設定する必要がある。   In the structure of the conventional light emitting device shown in FIG. 28, a line-shaped n-type contact layer 62 is formed directly on the surface of the n-type cladding layer 61, and the n-type electrode 64 is formed on the n-type contact layer 62. The electrode wiring is directly formed in a line shape. For this reason, as shown in FIG. 5A, when the size of the light spreading region centered on the p-type electrode 65 is defined by the dimension L1, the light that is about to go out of the semiconductor layer is emitted from the n-type contact layer. In order to prevent the light from entering 62 or the n-type electrode wiring 64, the following conditions must be satisfied. That is, it is necessary to set the plane distance between the electrode wiring of the n-type electrode 64 and the p-type electrode 65 closest thereto to the dimension L1.

これに対して、本発明の実施の形態に係る発光素子1では、n型クラッド層11の表面にn型コンタクト層12がドット状に形成されているため、Y方向で隣り合うn型コンタクト層12のドット間にn型コンタクト層12が存在しない。このため、図5(B)に示すように、n型コンタクト層12とp型電極15との平面距離を上記寸法L1相当に設定した上で、n型電極14の電極配線部17とこれに最も近いp型電極15との平面距離を上記寸法L1よりも小さい寸法L2まで狭めることができる。この場合、光広がり領域の一部が電極配線部17の配線領域に重なるものの、当該重なり部分にはn型コンタクト層12が存在しないため、そこから半導体層3の外部に光を取り出すことができる。さらに本発明構造では電極配線部17下に光取り出しに有利なテクスチャーを形成できるため、半導体層3の表面で光の反射を抑制し、従来に比して外部に光を取り出すことが可能となっている。また、n型電極14の電極配線部17とこれに最も近いp型電極15との平面距離が短くなることで、発光素子1のXY平面内に、より多くのp型電極15を配置することができる。その結果、p型電極15の電極数の増加に伴う電気抵抗の減少によってフォワード電圧を下げることができる。また、フォワード電圧を一定とした場合は、より多くのキャリアを活性層10に注入して光出力を上げることができる。   On the other hand, in the light emitting element 1 according to the embodiment of the present invention, since the n-type contact layer 12 is formed in a dot shape on the surface of the n-type cladding layer 11, the n-type contact layers adjacent in the Y direction. There is no n-type contact layer 12 between 12 dots. For this reason, as shown in FIG. 5B, the planar distance between the n-type contact layer 12 and the p-type electrode 15 is set to be equivalent to the dimension L1, and the electrode wiring portion 17 of the n-type electrode 14 and The planar distance from the nearest p-type electrode 15 can be reduced to a dimension L2 smaller than the dimension L1. In this case, although a part of the light spreading region overlaps with the wiring region of the electrode wiring portion 17, the n-type contact layer 12 does not exist in the overlapping portion, so that light can be extracted from the semiconductor layer 3 from there. . Furthermore, in the structure of the present invention, since a texture that is advantageous for light extraction can be formed under the electrode wiring portion 17, it is possible to suppress light reflection on the surface of the semiconductor layer 3 and to extract light to the outside as compared with the conventional case. ing. In addition, since the planar distance between the electrode wiring portion 17 of the n-type electrode 14 and the p-type electrode 15 closest thereto is shortened, more p-type electrodes 15 are arranged in the XY plane of the light emitting element 1. Can do. As a result, the forward voltage can be lowered by a decrease in electrical resistance accompanying an increase in the number of electrodes of the p-type electrode 15. When the forward voltage is constant, more carriers can be injected into the active layer 10 to increase the light output.

<3.発光素子の製造方法>
続いて、本発明の実施の形態に係る発光素子の製造方法の一例を説明する。
<3. Manufacturing method of light emitting element>
Then, an example of the manufacturing method of the light emitting element which concerns on embodiment of this invention is demonstrated.

[半導体層の製造工程]
図6(A)に示すように、n型のGaAs基板からなる成長基板100上に、例えばMOCVD法により、エッチングストッパー層101、n型コンタクト層102、n型クラッド層103、活性層104、p型クラッド層105を、この順に成長させて形成する。MOCVDは、「Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長」の略称である。
[Manufacturing process of semiconductor layer]
As shown in FIG. 6A, an etching stopper layer 101, an n-type contact layer 102, an n-type cladding layer 103, an active layer 104, p, and the like are formed on a growth substrate 100 made of an n-type GaAs substrate by, for example, MOCVD. A mold cladding layer 105 is formed by growing in this order. MOCVD is an abbreviation for “Metal Organic Chemical Vapor Deposition”.

次に、図6(B)に示すように、p型クラッド層105の表面(上面)に絶縁層106を形成する。絶縁層106は、例えば厚さλ/4nのSiO2をCVD法によって成膜することにより形成する。   Next, as shown in FIG. 6B, an insulating layer 106 is formed on the surface (upper surface) of the p-type cladding layer 105. The insulating layer 106 is formed, for example, by depositing SiO 2 having a thickness of λ / 4n by the CVD method.

次に、図7(A)に示すように、絶縁層106を覆う状態でレジスト107を形成した後、レジスト107を露光及び現像することにより、レジスト107に貫通孔108を形成する。貫通孔108は、上記p型電極15のドット配列に対応して形成される。次に、レジスト107をマスクとして絶縁膜106をウェットエッチングする。これにより、レジスト107の貫通孔108を通して絶縁膜106の一部が除去される。ウェットエッチングで除去された絶縁膜106の一部はコンタクトホールとなる。   Next, as illustrated in FIG. 7A, a resist 107 is formed so as to cover the insulating layer 106, and then the resist 107 is exposed and developed, whereby a through hole 108 is formed in the resist 107. The through holes 108 are formed corresponding to the dot arrangement of the p-type electrode 15. Next, the insulating film 106 is wet etched using the resist 107 as a mask. Thereby, a part of the insulating film 106 is removed through the through hole 108 of the resist 107. Part of the insulating film 106 removed by wet etching becomes a contact hole.

次に、図7(B)に示すように、レジスト107の上から、例えばTi(チタン)層とAuZn(金−亜鉛)合金層をこの順に蒸着することにより、金属層109を成膜する。その後、レジスト107を除去する。これにより、金属層109の一部109aが、p型電極15を構成する電極部として、絶縁膜106のコンタクトホール内に残る。   Next, as shown in FIG. 7B, a metal layer 109 is formed by depositing, for example, a Ti (titanium) layer and an AuZn (gold-zinc) alloy layer in this order on the resist 107. Thereafter, the resist 107 is removed. As a result, a part 109 a of the metal layer 109 remains in the contact hole of the insulating film 106 as an electrode part constituting the p-type electrode 15.

次に、図8(A)に示すように、絶縁膜106の全面(コンタクトホール部分を含む)に金属層110を蒸着法により形成する。金属層110は、絶縁膜106の上に、例えば、Al層、Au層、Ti層、Pt(白金)層、Au層を、この順に積層して形成する。   Next, as shown in FIG. 8A, a metal layer 110 is formed on the entire surface of the insulating film 106 (including the contact hole portion) by an evaporation method. The metal layer 110 is formed by stacking, for example, an Al layer, an Au layer, a Ti layer, a Pt (platinum) layer, and an Au layer in this order on the insulating film 106.

[貼り合わせ基板の製造工程]
図8(B)に示すように、n型のGaAs基板からなる支持基板111の片側全面に金属層112を蒸着法により形成する。金属層112は、支持基板11の上に、例えば、AuGe層、Ni層、Au層、Ti層、Pt層、Au層を、この順に積層して形成する。
[Manufacturing process of bonded substrates]
As shown in FIG. 8B, a metal layer 112 is formed by vapor deposition on the entire surface of one side of a support substrate 111 made of an n-type GaAs substrate. The metal layer 112 is formed on the support substrate 11 by, for example, stacking an AuGe layer, a Ni layer, an Au layer, a Ti layer, a Pt layer, and an Au layer in this order.

[基板の貼り合わせ工程]
次に、図9に示すように、成長基板100側に形成された金属層110と支持基板111側に形成された金属層112とを向かい合わせた状態で、成長基板100と支持基板111を貼り合わせる。基板の貼り合わせは、例えば400℃程度の高温下で、基板同士を加圧(圧着)することにより行なう。
[Board bonding process]
Next, as shown in FIG. 9, the growth substrate 100 and the support substrate 111 are pasted in a state where the metal layer 110 formed on the growth substrate 100 side and the metal layer 112 formed on the support substrate 111 side face each other. Match. The substrates are bonded together by pressurizing (bonding) the substrates at a high temperature of about 400 ° C., for example.

[後工程]
次に、図10(A)に示すように、上記成長基板100をラッピング加工により除去する。これにより、エッチングストッパー層101が外部に露出した状態となる。
[Post-process]
Next, as shown in FIG. 10A, the growth substrate 100 is removed by lapping. As a result, the etching stopper layer 101 is exposed to the outside.

次に、図10(B)に示すように、上記エッチングストッパー層101をウェットエッチングにより除去する。これにより、n型コンタクト層102が外部に露出した状態となる。   Next, as shown in FIG. 10B, the etching stopper layer 101 is removed by wet etching. As a result, the n-type contact layer 102 is exposed to the outside.

ここまでの工程で、図11(A)に示すように、支持基板111上に反射金属層132、絶縁層106、p型クラッド層105、活性層104、n型クラッド層103、n型コンタクト層102を、この順に積層した構造体が得られる。このうち、絶縁層106にはp型電極131が形成されている。p型電極131は、上記の金属層109a、110によって形成されたものである。反射金属層132は、上記の金属層110、112によって形成されたものである。   11A, the reflective metal layer 132, the insulating layer 106, the p-type cladding layer 105, the active layer 104, the n-type cladding layer 103, and the n-type contact layer are formed on the support substrate 111. A structure in which 102 is laminated in this order is obtained. Among these, the p-type electrode 131 is formed on the insulating layer 106. The p-type electrode 131 is formed by the metal layers 109a and 110 described above. The reflective metal layer 132 is formed by the metal layers 110 and 112 described above.

[光取り出し層の形成工程]
次に、図11(B)に示すように、n型コンタクト層102の全面に絶縁層113を形成する。絶縁層113は、n型コンタクト層102を覆う状態で、例えばSiO2をCVD法により成膜することで形成する。
[Step of forming light extraction layer]
Next, as shown in FIG. 11B, an insulating layer 113 is formed over the entire surface of the n-type contact layer 102. The insulating layer 113 is formed by depositing, for example, SiO2 by a CVD method so as to cover the n-type contact layer 102.

次に、図12(A)に示すように、絶縁層113の上にレジスト114を形成する。レジスト114は、レジスト材料の塗布、露光及び現像の各工程を経て、上記n型コンタクト層12のドット配列と上記電極パッド部19のパッド形状に対応したパターンに形成される。   Next, as illustrated in FIG. 12A, a resist 114 is formed over the insulating layer 113. The resist 114 is formed into a pattern corresponding to the dot arrangement of the n-type contact layer 12 and the pad shape of the electrode pad portion 19 through the steps of application of resist material, exposure and development.

次に、図12(B)に示すように、レジスト114をマスクとして絶縁層113をエッチングする。絶縁層113をSiO2で形成した場合は、HF液でSiO2をエッチングする。エッチングが終わったら、レジスト114を除去する。   Next, as illustrated in FIG. 12B, the insulating layer 113 is etched using the resist 114 as a mask. When the insulating layer 113 is formed of SiO2, the SiO2 is etched with HF liquid. When the etching is finished, the resist 114 is removed.

次に、図13(A)に示すように、上記エッチング後の絶縁層113をハードマスクとしてn型コンタクト層102をエッチングする。n型コンタクト層102をGaAsで形成した場合は、NH3+H2O2溶液でn型コンタクト層102をエッチングする。これにより、n型コンタクト層102がドット状に加工される。   Next, as shown in FIG. 13A, the n-type contact layer 102 is etched using the etched insulating layer 113 as a hard mask. When the n-type contact layer 102 is formed of GaAs, the n-type contact layer 102 is etched with an NH3 + H2O2 solution. Thereby, the n-type contact layer 102 is processed into a dot shape.

次に、図13(B)に示すように、n型クラッド層103の上にレジスト115を形成する。レジスト115は、レジスト材料の塗布、露光及び現像の各工程を経て、上記凹凸16の構造に対応したパターンに形成される。   Next, as shown in FIG. 13B, a resist 115 is formed on the n-type cladding layer 103. The resist 115 is formed into a pattern corresponding to the structure of the projections and depressions 16 through steps of application of resist material, exposure, and development.

次に、図14(A)に示すように、レジスト115をマスクとしてn型クラッド層103をエッチングする。n型クラッド層103のエッチングには硫酸水を用いる。これにより、n型クラッド層103の表面に凹凸(テクスチャー)116が形成される。   Next, as shown in FIG. 14A, the n-type cladding layer 103 is etched using the resist 115 as a mask. For etching the n-type cladding layer 103, sulfuric acid water is used. Thereby, unevenness (texture) 116 is formed on the surface of the n-type cladding layer 103.

次に、図14(B)に示すように、上記レジスト115を剥離した後、n型コンタクト層102を覆っている絶縁膜113をエッチングで除去する。絶縁膜113のエッチングにはHF液を用いる。   Next, as shown in FIG. 14B, after the resist 115 is removed, the insulating film 113 covering the n-type contact layer 102 is removed by etching. An HF liquid is used for etching the insulating film 113.

次に、図示はしないが、n型クラッド層103の上にレジスト材料の塗布、露光及び現像によりレジストのパターンを形成する。このとき、上記n型コンタクト層12の形成部位と、電極パッド部19の形成部位で、レジストに貫通孔を形成する。   Next, although not shown, a resist pattern is formed on the n-type clad layer 103 by applying a resist material, exposing and developing. At this time, a through hole is formed in the resist at the site where the n-type contact layer 12 is formed and the site where the electrode pad portion 19 is formed.

次に、n型クラッド層103を覆うレジストの上から、例えばAuGe層、Ni層及びAu層を、この順に蒸着した後、レジストと一緒に不要な金属層を除去する。これにより、図15(A)に示すように、上記n型コンタクト層12の形成部位と、上記電極パッド部19の形成部位に対応して、n型コンタクト層102の上に金属層117が形成される。なお、電極パッド部19の形成部位にはn型コンタクト層102があってもよいし、なくてもよい。   Next, after depositing, for example, an AuGe layer, a Ni layer, and an Au layer in this order on the resist covering the n-type cladding layer 103, unnecessary metal layers are removed together with the resist. Thereby, as shown in FIG. 15A, a metal layer 117 is formed on the n-type contact layer 102 corresponding to the formation site of the n-type contact layer 12 and the formation site of the electrode pad portion 19. Is done. It should be noted that the n-type contact layer 102 may or may not be present at the site where the electrode pad portion 19 is formed.

次に、図15(B)に示すように、n型クラッド層103の上にレジスト118を形成する。レジスト118は、レジスト材料の塗布、露光及び現像の各工程を経て、n型コンタクト層102のドット配列に対応したパターンに形成される。これにより、金属層117の表面がレジスト118の開口を通して露出した状態となる。   Next, as shown in FIG. 15B, a resist 118 is formed on the n-type cladding layer 103. The resist 118 is formed into a pattern corresponding to the dot arrangement of the n-type contact layer 102 through the steps of application of resist material, exposure, and development. As a result, the surface of the metal layer 117 is exposed through the opening of the resist 118.

次に、図16(A)に示すように、n型クラッド層103を覆うレジスト118の上から、例えばTi層、Pt層、Au層を、この順にスパッタ蒸着することにより、下地金属層119を形成する。   Next, as shown in FIG. 16A, for example, a Ti layer, a Pt layer, and an Au layer are sputter-deposited in this order on the resist 118 covering the n-type cladding layer 103, thereby forming the base metal layer 119. Form.

次に、図16(B)に示すように、下地金属層119の上にレジスト120を形成する。レジスト120は、レジスト材料の塗布、露光及び現像の各工程を経て、上記電極配線部17の配線パターンに対応したパターンに形成される。これにより、電極配線部17の形成部位に対応してレジスト120に開口溝が形成される。   Next, as illustrated in FIG. 16B, a resist 120 is formed over the base metal layer 119. The resist 120 is formed into a pattern corresponding to the wiring pattern of the electrode wiring portion 17 through the steps of application of resist material, exposure, and development. As a result, an opening groove is formed in the resist 120 corresponding to the formation site of the electrode wiring portion 17.

次に、図17(A)に示すように、レジスト120の開口溝部分で下地金属層119の上にAuをめっき成長させることにより、金属配線部121を形成する。   Next, as shown in FIG. 17A, the metal wiring part 121 is formed by plating and growing Au on the base metal layer 119 in the opening groove portion of the resist 120.

次に、図17(B)に示すように、上記レジスト120を剥離した後、上記電極配線部17の形成部位を除いた部分に付いている下地金属層119をイオンミリングにより除去する。これにより、n型コンタクト層102の上に、上記の下地金属層119と金属配線部121によってブリッジ構造のn型電極が形成される。   Next, as shown in FIG. 17B, after the resist 120 is peeled off, the base metal layer 119 attached to the portion excluding the formation portion of the electrode wiring portion 17 is removed by ion milling. As a result, an n-type electrode having a bridge structure is formed on the n-type contact layer 102 by the base metal layer 119 and the metal wiring part 121.

次に、図18(A)に示すように、上記レジスト118を除去する。これにより、金属配線部121とn型クラッド層103との間に介在していたレジスト118が除去される。このため、金属配線部121の下に空間が介在するエアーブリッジ構造が実現される。   Next, as shown in FIG. 18A, the resist 118 is removed. As a result, the resist 118 existing between the metal wiring part 121 and the n-type cladding layer 103 is removed. For this reason, an air bridge structure in which a space is interposed under the metal wiring part 121 is realized.

次に、図18(B)に示すように、オーバーコート層122を形成する。オーバーコート層122は、例えば窒化シリコンをCVD法で成膜することにより、n型クラッド層103の表面や、その上に形成されるn型コンタクト層102、金属層117、下地金属層119、金属配線部121等の表面を覆う状態で形成される。   Next, as shown in FIG. 18B, an overcoat layer 122 is formed. The overcoat layer 122 is formed, for example, by depositing silicon nitride by a CVD method, so that the surface of the n-type cladding layer 103, the n-type contact layer 102, the metal layer 117, the base metal layer 119, and the metal formed thereon are formed. It is formed so as to cover the surface of the wiring part 121 and the like.

次に、図示はしないが、オーバーコート層122の上にレジスト材料の塗布、露光及び現像によりレジスト(不図示)のパターンを形成する。このとき、上記電極パッド部19の形成部位でレジストを開口させる。   Next, although not shown, a resist (not shown) pattern is formed on the overcoat layer 122 by application of resist material, exposure, and development. At this time, the resist is opened at the site where the electrode pad portion 19 is formed.

次に、オーバーコート層122を覆うレジストをマスクとして、ドライエッチング法によりオーバーコート層122をエッチングする。これにより、図19(A)に示すように、上記電極パッド部19の形成部位で、金属配線部121の一部121aをパッド形状に露出させる。   Next, the overcoat layer 122 is etched by a dry etching method using a resist covering the overcoat layer 122 as a mask. As a result, as shown in FIG. 19A, a part 121a of the metal wiring part 121 is exposed in a pad shape at the portion where the electrode pad part 19 is formed.

次に、支持基板111をラッピングしてトータル膜厚を100μm程度にした後、図19(B)に示すように、支持基板111の裏面に、例えばAuGe層、Ni層及びAu層を、この順に全面蒸着することにより、金属層123を形成する。   Next, after wrapping the support substrate 111 to a total film thickness of about 100 μm, as shown in FIG. 19B, for example, an AuGe layer, a Ni layer, and an Au layer are formed on the back surface of the support substrate 111 in this order. By depositing the entire surface, the metal layer 123 is formed.

以上の製造工程によって得られる発光素子において、金属層123はオーミック金属層5に相当し、支持基板111は支持基板6に相当し、反射金属層132は反射金属層7に相当し、絶縁層106は絶縁層8に相当するものとなる。また、p型電極131はp型電極15に相当し、p型クラッド層105はp型クラッド層9に相当し、活性層114は活性層10に相当するものとなる。また、n型クラッド層103はn型クラッド層11に相当し、凹凸106は凹凸16に相当し、n型コンタクト層102はn型コンタクト層12に相当するものとなる。金属層117と下地金属層119と金属配線部121は、n型電極14(電極配線部17、電極中継部18、電極パッド部19)を構成するものとなり、オーバーコート層122はオーバーコート層13に相当するものとなる。   In the light-emitting element obtained by the above manufacturing process, the metal layer 123 corresponds to the ohmic metal layer 5, the support substrate 111 corresponds to the support substrate 6, the reflective metal layer 132 corresponds to the reflective metal layer 7, and the insulating layer 106. Corresponds to the insulating layer 8. The p-type electrode 131 corresponds to the p-type electrode 15, the p-type cladding layer 105 corresponds to the p-type cladding layer 9, and the active layer 114 corresponds to the active layer 10. The n-type cladding layer 103 corresponds to the n-type cladding layer 11, the unevenness 106 corresponds to the unevenness 16, and the n-type contact layer 102 corresponds to the n-type contact layer 12. The metal layer 117, the base metal layer 119, and the metal wiring portion 121 constitute the n-type electrode 14 (electrode wiring portion 17, electrode relay portion 18, electrode pad portion 19), and the overcoat layer 122 is the overcoat layer 13. It is equivalent to.

続いて、本発明の実施の形態に係る発光素子の製造方法の他の例を説明する。   Subsequently, another example of the method for manufacturing the light emitting element according to the embodiment of the present invention will be described.

まず、上記図6〜図14と同様の工程を行なうことにより、支持基板111、反射金属層132、絶縁層106、p型クラッド層105、活性層104、n型クラッド層103を、この順に積層した構造体を得る。この構造体の絶縁層106にはドット状にp型電極131が設けられている。また、n型クラッド層103の上にn型コンタクト層102がドット状に形成され、当該n型コンタクト層102の形成部位を除いて、n型クラッド層103の表面に凹凸106が形成されている。   First, the support substrate 111, the reflective metal layer 132, the insulating layer 106, the p-type cladding layer 105, the active layer 104, and the n-type cladding layer 103 are laminated in this order by performing the same processes as in FIGS. The obtained structure is obtained. A p-type electrode 131 is provided in a dot shape on the insulating layer 106 of this structure. Further, the n-type contact layer 102 is formed in a dot shape on the n-type clad layer 103, and irregularities 106 are formed on the surface of the n-type clad layer 103 except for the portion where the n-type contact layer 102 is formed. .

次に、図示はしないが、n型クラッド層103の上にレジスト材料の塗布、露光及び現像によりレジストのパターンを形成する。このとき、上記n型コンタクト層12の形成部位でレジストに貫通孔を形成する。   Next, although not shown, a resist pattern is formed on the n-type clad layer 103 by applying a resist material, exposing and developing. At this time, a through hole is formed in the resist at the site where the n-type contact layer 12 is formed.

次に、n型クラッド層103を覆うレジストの上から、例えばAuGe層、Ni層及びAu層を、この順に蒸着した後、レジストと一緒に不要な金属層を除去する。これにより、図20(A)に示すように、上記n型コンタクト層12の形成部位に対応して、n型コンタクト層102の上に金属層117が形成される。なお、電極パッド部19の形成部位にはn型コンタクト層102があってもよいし、なくてもよい。   Next, after depositing, for example, an AuGe layer, a Ni layer, and an Au layer in this order on the resist covering the n-type cladding layer 103, unnecessary metal layers are removed together with the resist. As a result, as shown in FIG. 20A, a metal layer 117 is formed on the n-type contact layer 102 corresponding to the formation site of the n-type contact layer 12. It should be noted that the n-type contact layer 102 may or may not be present at the site where the electrode pad portion 19 is formed.

次に、図20(B)に示すように、n型クラッド層103の上に透明導電膜140を形成する。透明導電膜140は、例えば、n型クラッド層103の全面(n型コンタクト層102及び金属層117の形成部位を含む)にITO(Indium Tin Oxide)をスパッタ蒸着することで形成する。   Next, as shown in FIG. 20B, a transparent conductive film 140 is formed on the n-type cladding layer 103. The transparent conductive film 140 is formed, for example, by sputtering vapor deposition of ITO (Indium Tin Oxide) on the entire surface of the n-type cladding layer 103 (including the formation site of the n-type contact layer 102 and the metal layer 117).

次に、図21(A)に示すように、透明導電膜140の上にレジスト141を形成する。レジスト141は、レジスト材料の塗布、露光及び現像の各工程を経て、上記電極配線部17の配線パターンに対応したパターンに形成される。   Next, as illustrated in FIG. 21A, a resist 141 is formed over the transparent conductive film 140. The resist 141 is formed into a pattern corresponding to the wiring pattern of the electrode wiring portion 17 through the steps of application of resist material, exposure, and development.

次に、図21(B)に示すように、レジスト141をマスクとして透明導電膜140をドライエッチングする。これにより、金属層117の表面が露出した状態となる。   Next, as shown in FIG. 21B, the transparent conductive film 140 is dry-etched using the resist 141 as a mask. Thereby, the surface of the metal layer 117 is exposed.

次に、図22(A)に示すように、上記レジスト141を剥離した後、透明導電膜140の上にレジスト142を形成する。   Next, as shown in FIG. 22A, after the resist 141 is removed, a resist 142 is formed over the transparent conductive film 140.

次に、図22(B)に示すように、透明導電膜140の上から、例えばTi層、Pt層、Au層を、この順にスパッタ蒸着することにより、金属配線部143を形成する。   Next, as shown in FIG. 22B, for example, a Ti layer, a Pt layer, and an Au layer are sputter-deposited in this order from the transparent conductive film 140 to form the metal wiring part 143.

次に、図23(A),(B)に示すように、上記レジスト142を剥離した後、必要に応じて透明導電膜140の上に金属配線部143を覆う状態でオーバーコート層(不図示)を形成する。オーバーコート層を形成した場合は、電極パッド部19の部分をエッチングで開口させる。金属配線部143は、上記電極パッド部19の形成部位を含めて、H字形の配線パターンで形成される。これにより、n型コンタクト層102の上に、上記の金属層117と金属配線部143によってブリッジ構造のn型電極が形成される。   Next, as shown in FIGS. 23A and 23B, after the resist 142 is peeled off, an overcoat layer (not shown) is formed so as to cover the metal wiring part 143 on the transparent conductive film 140 as necessary. ). When the overcoat layer is formed, the electrode pad portion 19 is opened by etching. The metal wiring part 143 is formed in an H-shaped wiring pattern including the formation part of the electrode pad part 19. As a result, an n-type electrode having a bridge structure is formed on the n-type contact layer 102 by the metal layer 117 and the metal wiring portion 143.

次に、支持基板111をラッピングしてトータル膜厚を100μm程度にした後、図24に示すように、支持基板111の裏面に、例えばAuGe層、Ni層及びAu層を、この順に全面蒸着することにより、金属層144を形成する。   Next, after wrapping the support substrate 111 to a total film thickness of about 100 μm, for example, an AuGe layer, a Ni layer, and an Au layer are vapor-deposited in this order on the back surface of the support substrate 111 as shown in FIG. Thereby, the metal layer 144 is formed.

以上の製造工程によって得られる発光素子において、金属層144はオーミック金属層5に相当し、支持基板111は支持基板6に相当し、反射金属層132は反射金属層7に相当し、絶縁層106は絶縁層8に相当するものとなる。また、p型電極131はp型電極15に相当し、p型クラッド層105はp型クラッド層9に相当し、活性層114は活性層10に相当するものとなる。また、n型クラッド層103はn型クラッド層11に相当し、凹凸106は凹凸16に相当し、n型コンタクト層102はn型コンタクト層12に相当するものとなる。透明導電膜140はオーバーコート層13に変えてn型クラッド層103の上に形成された膜である。金属層117と金属配線部143は、n型電極14(電極配線部17、電極中継部18、電極パッド部19)を構成するものとなる。   In the light-emitting element obtained by the above manufacturing process, the metal layer 144 corresponds to the ohmic metal layer 5, the support substrate 111 corresponds to the support substrate 6, the reflective metal layer 132 corresponds to the reflective metal layer 7, and the insulating layer 106. Corresponds to the insulating layer 8. The p-type electrode 131 corresponds to the p-type electrode 15, the p-type cladding layer 105 corresponds to the p-type cladding layer 9, and the active layer 114 corresponds to the active layer 10. The n-type cladding layer 103 corresponds to the n-type cladding layer 11, the unevenness 106 corresponds to the unevenness 16, and the n-type contact layer 102 corresponds to the n-type contact layer 12. The transparent conductive film 140 is a film formed on the n-type cladding layer 103 instead of the overcoat layer 13. The metal layer 117 and the metal wiring portion 143 constitute the n-type electrode 14 (electrode wiring portion 17, electrode relay portion 18, electrode pad portion 19).

かかる製造工程によって得られる発光素子では、上記図23(B)から分かるように、n型電極14の電極配線部17を構成する金属配線部143が、アンテナ形状ではなくH字形に形成されている。また、金属配線部143は、発光素子の平面内にドット状に形成されたコンタクト層102のうち、一部のコンタクト層102、より好ましくは電極パッド部分から相対的に遠い側に配置されたコンタクト層102と平面的に重なる状態で形成されている。このため、金属配線部143をすべてのコンタクト層102と平面的に重なる状態で形成する場合に比較して、n型電極14の配線面積を小さくすることができる。また、電極パッド部から遠い側に配置されたコンタクト層102に対しては、n型電極14(特に、電極配線部17、電極中継部18)を構成する金属配線部143と金属層117を通してキャリアを供給することができる。また、電極パッド部に近い側に配置されたコンタクト層102に対しては、透明導電膜140を介してキャリアを供給することができる。また、n型クラッド層103の表面を透明導電膜140で覆い、当該透明導電膜140の表面に、電極配線部17を構成する金属配線部143を形成しているため、n型電極から供給されるキャリアを透明導電膜140で拡散させることができる。   In the light emitting device obtained by such a manufacturing process, as can be seen from FIG. 23B, the metal wiring portion 143 constituting the electrode wiring portion 17 of the n-type electrode 14 is formed in an H shape instead of an antenna shape. . In addition, the metal wiring part 143 is a contact disposed on a part of the contact layer 102 formed in a dot shape in the plane of the light emitting element, more preferably on a side relatively far from the electrode pad part. It is formed so as to overlap with the layer 102 in a planar manner. For this reason, the wiring area of the n-type electrode 14 can be reduced as compared with the case where the metal wiring portion 143 is formed so as to overlap with all the contact layers 102 in a planar manner. In addition, for the contact layer 102 disposed on the side far from the electrode pad portion, the carrier passes through the metal wiring portion 143 and the metal layer 117 constituting the n-type electrode 14 (particularly, the electrode wiring portion 17 and the electrode relay portion 18). Can be supplied. Further, carriers can be supplied to the contact layer 102 disposed on the side close to the electrode pad portion through the transparent conductive film 140. Further, since the surface of the n-type clad layer 103 is covered with the transparent conductive film 140 and the metal wiring portion 143 constituting the electrode wiring portion 17 is formed on the surface of the transparent conductive film 140, the n-type electrode is supplied. Carriers can be diffused by the transparent conductive film 140.

なお、上記実施の形態においては、光取り出し側の電極がn型電極である発光素子を例に挙げて説明したが、本発明はこれに限らず、光取り出し側の電極がp型電極である発光素子に適用してもよい。   In the above embodiment, the light emitting element in which the light extraction side electrode is an n-type electrode has been described as an example. However, the present invention is not limited to this, and the light extraction side electrode is a p-type electrode. You may apply to a light emitting element.

<4.適用例>
本発明は、例えば、照明装置や表示装置などの電子機器に適用することができる。照明装置への適用に際しては、その光源として上記の発光素子を用いることができる。また、表示装置への適用に際しては、例えば、液晶表示装置のバックライトの光源として上記の発光素子を用いることができる。
<4. Application example>
The present invention can be applied to electronic devices such as a lighting device and a display device, for example. In application to a lighting device, the above light-emitting element can be used as the light source. In application to a display device, for example, the above light emitting element can be used as a light source of a backlight of a liquid crystal display device.

1…発光素子、2…支持層、3…半導体層、4…光取り出し層、6…支持基板、7…反射金属層、8…絶縁層、9…p型クラッド層、10…活性層、11…n型クラッド層、12…n型コンタクト層、13…オーバーコート層、14…n型電極、15…p型電極、16…凹凸、17…電極配線部、18…電極中継部、19…電極パッド部   DESCRIPTION OF SYMBOLS 1 ... Light emitting element, 2 ... Support layer, 3 ... Semiconductor layer, 4 ... Light extraction layer, 6 ... Support substrate, 7 ... Reflective metal layer, 8 ... Insulating layer, 9 ... P-type clad layer, 10 ... Active layer, 11 ... n-type cladding layer, 12 ... n-type contact layer, 13 ... overcoat layer, 14 ... n-type electrode, 15 ... p-type electrode, 16 ... unevenness, 17 ... electrode wiring part, 18 ... electrode relay part, 19 ... electrode Pad part

Claims (8)

活性層と、
前記活性層を挟み込む一対のクラッド層と、
前記一対のクラッド層のうち、光取り出し側のクラッド層の上にドット状に形成されたコンタクト層と、
前記コンタクト層に電気的に接続する光取り出し側の電極とを備え、
前記光取り出し側の電極は、
前記コンタクト層から発光素子の厚み方向に離間し且つ当該コンタクト層と平面的に重なる状態で形成された電極配線部と、
前記コンタクト層の形成部位で当該コンタクト層と前記電極配線部とを電気的に接続する電極中継部と
を含むブリッジ構造で形成されている
発光素子。
An active layer,
A pair of cladding layers sandwiching the active layer;
Of the pair of clad layers, a contact layer formed in a dot shape on the light extraction side clad layer, and
A light extraction side electrode electrically connected to the contact layer,
The electrode on the light extraction side is
An electrode wiring part formed in a state of being spaced apart from the contact layer in the thickness direction of the light emitting element and overlapping the contact layer in a plane;
A light emitting element formed of a bridge structure including an electrode relay portion that electrically connects the contact layer and the electrode wiring portion at a portion where the contact layer is formed.
前記光取り出し側のクラッド層の表面で、且つ前記コンタクト層の形成部位を除いた部分に、凹凸が形成されている
請求項1記載の発光素子。
The light emitting device according to claim 1, wherein unevenness is formed on a surface of the cladding layer on the light extraction side and excluding a portion where the contact layer is formed.
前記光取り出し側のクラッド層の表面を覆う透明導電膜を有し、
前記透明導電膜の表面に前記電極配線部が形成されている
請求項1又は2記載の発光素子。
A transparent conductive film covering a surface of the cladding layer on the light extraction side;
The light emitting device according to claim 1, wherein the electrode wiring portion is formed on a surface of the transparent conductive film.
前記電極中継部は、金属で形成されている
請求項1、2又は3記載の発光素子。
The light emitting element according to claim 1, wherein the electrode relay portion is made of metal.
前記電極配線部は、前記ドット状に形成されたコンタクト層のうち、一部のコンタクト層と平面的に重なる状態で形成されている
請求項3記載の発光素子。
The light-emitting element according to claim 3, wherein the electrode wiring portion is formed in a state of planarly overlapping a part of the contact layer formed in the dot shape.
前記光取り出し側の電極は、ワイヤボンディングのための電極パッド部を有し、
前記一部のコンタクト層は、前記電極パッド部から相対的に遠い側に配置されたコンタクト層である
請求項5記載の発光素子。
The light extraction side electrode has an electrode pad portion for wire bonding,
The light emitting element according to claim 5, wherein the part of the contact layer is a contact layer disposed on a side relatively far from the electrode pad portion.
支持基板上に反射金属層、絶縁層、第1クラッド層、活性層、第2クラッド層、コンタクト層をこの順に積層し、かつ前記絶縁層に第1電極を形成した構造体を作製する工程と、
前記コンタクト層をドット状に加工する工程と、
前記コンタクト層の上に第2電極をブリッジ構造で形成する工程と
を有する発光素子の製造方法。
Producing a structure in which a reflective metal layer, an insulating layer, a first cladding layer, an active layer, a second cladding layer, and a contact layer are stacked in this order on a support substrate, and a first electrode is formed on the insulating layer; ,
Processing the contact layer into dots,
Forming a second electrode with a bridge structure on the contact layer.
活性層と、
前記活性層を挟み込む一対のクラッド層と、
前記一対のクラッド層のうち、光取り出し側のクラッド層の上にドット状に形成されたコンタクト層と、
前記コンタクト層に電気的に接続する光取り出し側の電極とを備え、
前記光取り出し側の電極は、
前記コンタクト層から発光素子の厚み方向に離間し且つ当該コンタクト層と平面的に重なる状態で形成された電極配線部と、
前記コンタクト層の形成部位で当該コンタクト層と前記電極配線部とを電気的に接続する電極中継部と
を含むブリッジ構造で形成されている
発光素子を用いた
電子機器。
An active layer,
A pair of cladding layers sandwiching the active layer;
Of the pair of clad layers, a contact layer formed in a dot shape on the light extraction side clad layer, and
A light extraction side electrode electrically connected to the contact layer,
The electrode on the light extraction side is
An electrode wiring portion formed in a state of being spaced apart from the contact layer in the thickness direction of the light emitting element and overlapping the contact layer in a plane;
An electronic device using a light-emitting element that is formed in a bridge structure including: an electrode relay portion that electrically connects the contact layer and the electrode wiring portion at a portion where the contact layer is formed.
JP2009053081A 2009-03-06 2009-03-06 Light emitting element, method of manufacturing the same, and electronic apparatus Pending JP2010206133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009053081A JP2010206133A (en) 2009-03-06 2009-03-06 Light emitting element, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009053081A JP2010206133A (en) 2009-03-06 2009-03-06 Light emitting element, method of manufacturing the same, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2010206133A true JP2010206133A (en) 2010-09-16

Family

ID=42967296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053081A Pending JP2010206133A (en) 2009-03-06 2009-03-06 Light emitting element, method of manufacturing the same, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2010206133A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253388A (en) * 2012-09-14 2012-12-20 Toshiba Corp Semiconductor light-emitting element
JP2013033978A (en) * 2011-05-18 2013-02-14 Toshiba Corp Semiconductor light-emitting element
KR20150130732A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device
JP2017518633A (en) * 2014-05-08 2017-07-06 エルジー イノテック カンパニー リミテッド Light emitting element
JP2020194924A (en) * 2019-05-29 2020-12-03 Dowaエレクトロニクス株式会社 Semiconductor light-emitting element and manufacturing method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033978A (en) * 2011-05-18 2013-02-14 Toshiba Corp Semiconductor light-emitting element
JP2014042059A (en) * 2011-05-18 2014-03-06 Toshiba Corp Semiconductor light-emitting element
JP2015167248A (en) * 2011-05-18 2015-09-24 株式会社東芝 Semiconductor light emitting element
JP2012253388A (en) * 2012-09-14 2012-12-20 Toshiba Corp Semiconductor light-emitting element
JP2017518633A (en) * 2014-05-08 2017-07-06 エルジー イノテック カンパニー リミテッド Light emitting element
US10043947B2 (en) 2014-05-08 2018-08-07 Lg Innotek Co., Ltd. Light emitting device
KR20150130732A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device
KR102163984B1 (en) * 2014-05-14 2020-10-12 엘지이노텍 주식회사 Light emitting device
JP2020194924A (en) * 2019-05-29 2020-12-03 Dowaエレクトロニクス株式会社 Semiconductor light-emitting element and manufacturing method thereof
JP7252060B2 (en) 2019-05-29 2023-04-04 Dowaエレクトロニクス株式会社 Semiconductor light emitting device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP7384848B2 (en) Manufacturing method of semiconductor light emitting device
US20230155072A1 (en) Light emitting diode package and method of manufacturing the same
KR102641239B1 (en) Light emitting diode, method of fabricating the same, and light emitting device module having the same
KR102323686B1 (en) Light emitting device and method of fabricating the same
JP6338371B2 (en) Light emitting diode with trench and top contact
CN101641847B (en) Photonic crystal laser and method for manufacturing photonic crystal laser
US20160087149A1 (en) Semiconductor light-emitting device
CN110073505A (en) High reliability light emitting diode
JP2011507234A (en) Improved LED structure
TWI612694B (en) Method for manufacturing light emitting device
JP6087096B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2008141057A (en) Semiconductor light emitting element and manufacturing method therefor
JP2005513787A (en) Light emitting diode with planar omnidirectional reflector
JP2010219502A (en) Light emitting device
KR20150139194A (en) Light emitting diode and method of fabricating the same
US8426878B2 (en) Semiconductor light emitting device and method for manufacturing same
JP2009059969A (en) Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element
EP2228840B1 (en) Light emitting device, light emitting device package, and lighting system
US11251351B2 (en) Light emitting diode, light emitting diode module, and display device having the same
JP2008091862A (en) Nitride semiconductor light emitting device, and manufacturing method of nitride semiconductor light emitting device
JP6133076B2 (en) Semiconductor light emitting element and light emitting device
JP2012513681A (en) Optoelectronic semiconductor chip and method of manufacturing optoelectronic semiconductor chip
CN112289915B (en) Flip light-emitting diode chip and manufacturing method thereof
JP2010206133A (en) Light emitting element, method of manufacturing the same, and electronic apparatus
WO2010147012A1 (en) Epitaxial substrate, light-emitting element, light-emitting device, and method for producing epitaxial substrate