JP2010199512A - Printed board and electronic apparatus - Google Patents
Printed board and electronic apparatus Download PDFInfo
- Publication number
- JP2010199512A JP2010199512A JP2009045927A JP2009045927A JP2010199512A JP 2010199512 A JP2010199512 A JP 2010199512A JP 2009045927 A JP2009045927 A JP 2009045927A JP 2009045927 A JP2009045927 A JP 2009045927A JP 2010199512 A JP2010199512 A JP 2010199512A
- Authority
- JP
- Japan
- Prior art keywords
- length
- wiring
- adjustment unit
- delay time
- end portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、配線に流れる信号の遅延時間を調整するプリント基板、およびこのプリント基板を有する電子機器に関する。 The present invention relates to a printed circuit board for adjusting a delay time of a signal flowing in a wiring, and an electronic apparatus having the printed circuit board.
配線の入力側から信号を入力しても配線の出力側に信号が出力するまでに配線長に応じた遅延が生じる。信号を入力してから出力側に信号が出力されるまでの時間を遅延時間という。 Even if a signal is input from the input side of the wiring, a delay corresponding to the wiring length occurs until the signal is output to the output side of the wiring. The time from when a signal is input until the signal is output to the output side is called a delay time.
通常、回路は遅延時間を考慮して設計されている。しかし、遅延時間のばらつきが大きいと動作不良を起こすことがある。遅延時間のばらつきを抑えるために、複数の配線の長さを揃えることがある(特許文献1参照)。 Usually, the circuit is designed in consideration of the delay time. However, a large variation in delay time may cause malfunction. In order to suppress variations in delay time, the lengths of a plurality of wirings may be made uniform (see Patent Document 1).
ところが、配線の密度が高い場合、配線長をそろえるために配線を引き回すためのスペースを確保することが難しい。その結果、配線長を揃えることが困難であったり、短い方の配線を蛇腹状にして引き伸ばすことで配線の構造が複雑になったりする場合がある。 However, when the wiring density is high, it is difficult to secure a space for routing the wiring in order to align the wiring length. As a result, it may be difficult to make the wiring lengths uniform, or the structure of the wiring may become complicated by stretching the shorter wiring into a bellows shape.
本発明の目的は、短い配線に流れる信号を長い配線に流れる信号の遅延時間に近づけることが可能なプリント基板、およびこのプリント基板を有する電子機器を提供することにある。 An object of the present invention is to provide a printed circuit board capable of bringing a signal flowing in a short wiring closer to a delay time of a signal flowing in a long wiring, and an electronic apparatus having the printed circuit board.
本発明の一例に係わるプリント基板は、パッド或いはプラグが設けられている第1端部とパッド或いはプラグが設けられている第2端部とを有し、前記第1端部から前記第2端部迄の間の長さが第1長さである第1配線と、パッド或いはプラグが設けられている第3端部とパッド或いはプラグが設けられている第4端部とを有し、前記第3端部から前記第4端部迄の間の長さが前記第1長さより短い第2長さである第2配線と、前記第3端部および前記第4端部の少なくとも一方に設けられる第3長さを有する遅延時間調整部とを具備することを特徴とする。 A printed circuit board according to an example of the present invention includes a first end portion provided with a pad or a plug and a second end portion provided with a pad or a plug, and the second end from the first end portion. A first wiring having a first length between the first portion, a third end portion provided with a pad or a plug, and a fourth end portion provided with a pad or a plug, Provided in at least one of the third wiring and the fourth end, the second wiring having a second length shorter than the first length from the third end to the fourth end And a delay time adjusting unit having a third length.
本発明の一例に係わる、プリント基板を有する電子機器であって、前記プリント基板は、パッド或いはプラグが設けられている第1端部とパッド或いはプラグが設けられている第2端部とを有し、前記第1端部から前記第2端部迄の間の長さが第1長さである第1配線と、パッド或いはプラグが設けられている第3端部とパッド或いはプラグが設けられている第4端部とを有し、前記第3端部から前記第4端部迄の間の長さが前記第1長さより短い第2長さである第2配線と、前記第3端部に接続される第1調整部、および/または前記第4端部に接続される第2調整部を有し、前記第1遅延時間調整部と前記第2遅延時間調整部との合計の長さが第3長さである遅延時間調整部とを具備することを特徴とする。 An electronic apparatus having a printed circuit board according to an example of the present invention, wherein the printed circuit board has a first end portion provided with a pad or a plug and a second end portion provided with a pad or a plug. A first wiring having a first length from the first end to the second end, a third end provided with a pad or plug, and a pad or plug are provided. A second end, and a length between the third end and the fourth end is a second length shorter than the first length, and the third end A first adjustment unit connected to the first and / or second adjustment unit connected to the fourth end, the total length of the first delay time adjustment unit and the second delay time adjustment unit And a delay time adjustment unit having a third length.
本発明によれば、短い配線に流れる信号を長い配線に流れる信号の遅延時間に近づけることが可能になる。 According to the present invention, a signal flowing in a short wiring can be brought close to a delay time of a signal flowing in a long wiring.
本発明の実施の形態を以下に図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
まず、図1を参照して、本発明の一実施形態に係る電子装置の構成について説明する。この電子装置は、バッテリ駆動可能な携帯型のノートブック型パーソナルコンピュータ10として実現されている。
First, the configuration of an electronic device according to an embodiment of the present invention will be described with reference to FIG. This electronic apparatus is realized as a portable notebook
図1は、ノートブック型パーソナルコンピュータ10のディスプレイユニットを開いた状態における斜視図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成される。ディスプレイユニット12には、LCD17(Liquid Crystal Display)およびバックライトから構成される表示パネルが組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。LCD17は、透過型液晶パネルから構成されている。
FIG. 1 is a perspective view of the notebook
ディスプレイユニット12は、コンピュータ本体11に支持され、そのコンピュータ本体11に対してコンピュータ本体11の上面が露出される開放位置とコンピュータ本体11の上面を覆う閉塞位置との間を回動自由に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ10を電源オン/オフするためのパワーボタン14、入力操作パネル15、およびタッチパッド16などが配置されている。
The
入力操作パネル15は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数の機能をそれぞれ起動するための複数のボタンを備えている。
The
図2は、図1に示す電子装置の内部に設けられた半導体チップが実装されているプリント配線基板の一部の構成を示す平面図である。
図2に示すように、プリント配線基板100の表面に第1配線113、第2配線123、および第3配線133が設けられている。第1配線113は端部111および端部112を有する。端部111と端部112との間の長さはL1である。第2配線123は端部121および端部122を有する。端部121と端部122との間の配線123の長さはL2である。第3配線133は端部131および端部132を有する。端部131と端部132との間の配線133の長さはL3である。端部111,112,121,122,131,132は、パッドまたはプラグ(ビアプラグ、スループラグ等)で定義される。
FIG. 2 is a plan view showing a configuration of a part of a printed wiring board on which a semiconductor chip provided in the electronic device shown in FIG. 1 is mounted.
As shown in FIG. 2, the
第1配線113の長さL1、第2配線123の長さL2、および第3配線133の長さL3の関係は、L1>L2>L3である。3つの配線113,123,133の長さはそれぞれ異なる。配線に流れる信号の遅延時間は、配線長が長いほど長くなる。従って、第1配線113の遅延時間が最も長く、第3配線133の遅延時間が最も短い。
The relationship among the length L1 of the
なお、配線長が最も長い配線(本実施形態の場合、第1配線113)の一対の端部が第1端部および第2端部として定義される。そして、配線長が短い配線(本実施形態の場合、第2配線123および第3配線133)の一対の端部が第3端部および第4端部として定義される。
A pair of ends of the wiring having the longest wiring length (
遅延時間を調整するために、第2配線123の端部に遅延時間調整部としてのスタブ124A,124Bが接続されている。同様に、第3配線133の端部に遅延時間調整部としてのスタブ134A,134Bが接続されている。スタブをつけると遅延効果がある。スタブ124A,124Bが、第2配線123に対する遅延時間調整部である。同様に、スタブ134A,134Bが、第3配線133に対する遅延時間調整部である。なお、遅延時間を調整するために一つの端部に接続される部材を調整部とし、配線に対して設けられた調整部の全体を遅延時間調整部とする。また、遅延時間調整部の長さ(第3長さ)は、一対の端部に対してそれぞれ接続されている調整部の長さの和で定義される。
In order to adjust the delay time, stubs 124 </ b> A and 124 </ b> B as delay time adjustment units are connected to the end of the
図2では、第2配線123が接続する端部121に第1調整部としてのスタブ124Aが電気的に接続されている。また、第2配線123が接続する端部122に第2調整部としてのスタブ124Bが電気的に接続されている。同様に、第3配線133が接続する端部131に第1調整部としてのスタブ134Aが電気的に接続されている。第3配線133が接続する端部132に第2調整部としてのスタブ134Bが電気的に接続されている。配線123の場合、遅延時間調整部の長さ(第3長さ)は、端部に接続されるスタブ124A、124Bの長さの和で定義される。配線133の場合、遅延時間調整部の長さ(第3長さ)は、端部に接続されるスタブ134A、134Bの長さの和で定義される。
In FIG. 2, a
なお、配線に接続するそれぞれの端部にスタブを接続する必要はない。配線に接続する一対の端部の一方にスタブを接続しても良い。図3において、第2配線132の端部121にはスタブが接続されず、端部122に第2調整部としてのスタブ125が接続されている。また、配線133の端部131にはスタブが接続されず、端部132に第2調整部としてのスタブ135が接続されている。なお、端部121にスタブが接続され、端部122にスタブが接続されていない構成であっても良いも良い。また同様に、端部131にスタブが接続され、端部132にスタブが接続されていない構成であっても良い。
In addition, it is not necessary to connect a stub to each edge part connected to wiring. You may connect a stub to one of a pair of edge part connected to wiring. In FIG. 3, a stub is not connected to the
また、調整部の一部がプラグであっても良い。図4に示すように、第2端部としての端部122に対して、スタブ126Aおよびスループラグ126Bから構成される第2調整部が接続されている。第1調整用配線としてのスタブ126Aが端部122に接続されている。調整用プラグとしてのプラグ126Bがスタブ126Aに接続されている。第2端部としての端部132に対して、スタブ136Aおよびスループラグ136Bから構成される第2調整部が接続されている。第1調整用配線としてのスタブ136Aが端部132に接続されている。調整用プラグとしてのスループラグ136Bがスタブ136Aに接続されている。端部122に接続される調整部の長さは、スタブ126Aの長さとスループラグ136Bの長さとの和で定義される。また同様に、端部132に接続される調整部の長さは、スタブ136Aの長さとスループラグ136Bの長さとの和で定義される。
Further, a part of the adjustment unit may be a plug. As shown in FIG. 4, a second adjustment unit including a stub 126 </ b> A and a through plug 126 </ b> B is connected to the
なお、端部122にスタブ126Aおよびスループラグ126Bから構成される調整部を接続するのではなく、第2端部としての端部121に調整部を接続しても良い。また、端部121,122にそれぞれスタブおよびスループラグから構成される調整部を接続しても良い。同様に、端部132にスタブ136Aおよびスループラグ136Bから構成される調整部を接続するのではなく、第2端部としての端部131に調整部を接続しても良い。端部131,132にそれぞれスタブおよびスループラグから構成される調整部を接続しても良い。また、スループラグの代わりにビアプラグを用いても良い。なお、配線133の場合、調整部の長さは、端部に接続されるスタブ137Aの長さとプラグ137Bの長さとビアプラグ137Cの長さとの和で定義される。
Note that, instead of connecting the adjustment unit configured by the
また、調整部の一部を他の層に設けても良い。例えば、図5に示すように、第2端部としての端部132にスタブ137A、ビアプラグ137B、およびスタブ137Cから構成される第2調整部が接続されている。第2端部としての端部132に第1調整用配線としてのスタブ137Aが接続されている。スタブ137Aに調整用プラグとしてのビアプラグ137Bが接続されている。ビアプラグ137Bに第2調整用配線としてのスタブ137Cが接続されている。
Moreover, you may provide a part of adjustment part in another layer. For example, as illustrated in FIG. 5, a second adjustment unit including a
なお、端部132にスタブ137A、ビアプラグ137B、およびスタブ137Cから構成される調整部を接続するのではなく、第2端部としての端部131に調整部を接続しても良い。端部131,132にそれぞれスタブ、ビアプラグ、およびスタブから構成される調整部を接続しても良い。
Instead of connecting the adjustment unit configured by the
次に、遅延時間調整部の長さ、および信号が流れる方向が遅延時間に対して及ぼす影響について説明する。 Next, the influence of the length of the delay time adjustment unit and the direction in which the signal flows on the delay time will be described.
遅延時間に及ぼす影響を調べるために、配線の入力側(ドライバ)から信号を入力してから配線の出力側(レシーバ)に出力される信号をシミュレーションによって求めた。なお、基準となる配線の長さを200mm、遅延時間調整部を設けていない配線の長さを180mmに設定してシミュレーションを行った。シミュレーションにはHSPICE(登録商標)を用いた。 In order to investigate the influence on the delay time, a signal output from the input side (driver) of the wiring and then output to the output side (receiver) of the wiring was obtained by simulation. The simulation was performed by setting the length of the reference wiring to 200 mm and the length of the wiring without the delay time adjustment unit to 180 mm. HSPICE (registered trademark) was used for the simulation.
遅延時間調整部の長さが遅延時間に及ぼす影響を確認するために、遅延時間調整部の長さが10mm、20mm、および30mmの場合についてシミュレーションを行った。 In order to confirm the influence of the length of the delay time adjusting unit on the delay time, a simulation was performed in the case where the length of the delay time adjusting unit was 10 mm, 20 mm, and 30 mm.
また、信号が流れる方向が遅延時間に及ぼす影響を調べるために、基準となる長さの配線、遅延時間調整部を設けていない配線、レシーバ側に遅延時間調整部を設けた配線、ドライバ側に遅延時間調整部を設けた配線、並びにレシーバ側およびドライバ側の両方に遅延時間調整部を設けた場合のレシーバ側に出力される信号をシミュレーションによって求めた。 In addition, in order to investigate the influence of the signal flow direction on the delay time, the reference length of wiring, the wiring without the delay time adjustment unit, the wiring with the delay time adjustment unit on the receiver side, the driver side The wiring provided with the delay time adjustment unit and the signal output to the receiver side when the delay time adjustment unit is provided on both the receiver side and the driver side were obtained by simulation.
基準となる長さの配線、および遅延時間調整部を設けていない配線の場合、図6(A)に示すように、配線141の端部に信号を出力するドライバ142およびドライバ142が出力した信号を受信するレシーバ143が設けられているものとしてシミュレーションを行った。
In the case of a wiring having a reference length and a wiring not provided with a delay time adjustment unit, as shown in FIG. 6A, a
レシーバ側に遅延時間調整部を設けた配線の場合、図6(B)に示すように、配線151の端部にドライバ142およびレシーバ143が設けられ、配線151のレシーバ143側の端部に遅延時間調整部としてスタブ154が設けられているものとしてシミュレーションを行った。
In the case of a wiring provided with a delay time adjustment unit on the receiver side, as shown in FIG. 6B, a
ドライバ側に遅延時間調整部を設けた配線の場合、図6(C)に示すように、配線151の端部にドライバ142およびレシーバ143が設けられ、配線151のドライバ142側の端部に遅延時間調整部としてスタブ164が設けられているものとしてシミュレーションを行った。
In the case of a wiring provided with a delay time adjustment unit on the driver side, as shown in FIG. 6C, a
レシーバ側およびドライバ側の両方に遅延時間調整部を設けた配線の場合、図6(D)に示すように、配線151の端部にドライバ142およびレシーバ143が設けられ、配線151のドライバ142側の端部に遅延時間調整部としてスタブ174Aが設けられ、配線151のレシーバ143側の端部に遅延時間調整部としてスタブ174Bが設けられているものとしてシミュレーションを行った。
In the case of a wiring provided with a delay time adjustment unit on both the receiver side and the driver side, as shown in FIG. 6D, a
シミュレーション結果を図7〜図9に示す。図7〜図9において、横軸はレシーバが配線に信号を入力してからの時間、縦軸はドライバ側に出力される信号の電圧を示す。
遅延時間調整部の長さが10mmの場合のシミュレーション結果を図7に示す。遅延時間調整部の長さが10mmの場合、配線と遅延時間調整部とを合わせた長さが基準となる配線の長さ(200mm)より10mm短い。実線のL200が示す波形は基準となる配線のシミュレーション結果、破線のL180が示す波形は遅延時間調整部を設けていない配線のシミュレーション結果、一点破線のL180_S10Rが示す波形はレシーバ側にスタブ154を設けた配線のシミュレーション結果、二点破線のL180_S10Dが示す波形はドライバ側にスタブ164を設けた配線のシミュレーション結果、実線部がL180より長い破線のL180_S10RDが示す波形はレシーバおよびドライバ側に長さ5mmのスタブ174A、174Bを設けた配線のシミュレーション結果である。
The simulation results are shown in FIGS. 7 to 9, the horizontal axis indicates the time after the receiver inputs a signal to the wiring, and the vertical axis indicates the voltage of the signal output to the driver side.
FIG. 7 shows a simulation result when the length of the delay time adjustment unit is 10 mm. When the length of the delay time adjustment unit is 10 mm, the combined length of the wiring and the delay time adjustment unit is 10 mm shorter than the reference wiring length (200 mm). The waveform indicated by the solid line L200 is the simulation result of the reference wiring, the waveform indicated by the broken line L180 is the simulation result of the wiring not provided with the delay time adjustment unit, and the waveform indicated by the one-dot broken line L180_S10R is provided with the
図7に示すように、波形L180_S10R、L180_S10D、L180_S10RDは、波形L180より波形L200に近くなっていることが分かる。またレシーバ側に遅延時間調整部を設けた波形L180_S10Rが波形L200に近い。次に、レシーバおよびドライバ側に遅延時間調整部を設けた波形L180_S10RDが波形L200に近い。また、ドライバ側に遅延時間調整部を設けた波形L180_S10Dが波形L200から最も離れた波形である。従って、配線に流れる信号の向きが片方向の場合、レシーバ側に遅延時間調整部を設けることが好ましい。また、配線に流れる信号の向きが双方向の場合、レシーバおよびドライバ側に遅延時間調整部を設けることが好ましい。 As shown in FIG. 7, it can be seen that the waveforms L180_S10R, L180_S10D, and L180_S10RD are closer to the waveform L200 than the waveform L180. A waveform L180_S10R provided with a delay time adjustment unit on the receiver side is close to the waveform L200. Next, the waveform L180_S10RD in which the delay time adjustment unit is provided on the receiver and driver sides is close to the waveform L200. A waveform L180_S10D in which a delay time adjustment unit is provided on the driver side is the waveform farthest from the waveform L200. Therefore, when the direction of the signal flowing through the wiring is unidirectional, it is preferable to provide a delay time adjustment unit on the receiver side. In addition, when the direction of the signal flowing through the wiring is bidirectional, it is preferable to provide a delay time adjustment unit on the receiver and driver side.
遅延時間調整部の長さが20mmの場合のシミュレーション結果を図8に示す。遅延時間調整部の長さが20mmの場合、配線と遅延時間調整部とを合わせた長さが基準となる配線の長さ(200mm)に等しい。実線のL200が示す波形は基準となる配線のシミュレーション結果、破線のL180が示す波形は遅延時間調整部を設けていない配線のシミュレーション結果、一点破線のL180_S20Rが示す波形はレシーバ側にスタブ154を設けた配線のシミュレーション結果、二点破線のL180_S20Dが示す波形はドライバ側にスタブ164を設けた配線のシミュレーション結果、実線部がL180より長い破線のL180_S20RDが示す波形はレシーバおよびドライバ側に長さ10mmのスタブ174A、174Bを設けた配線のシミュレーション結果である。
FIG. 8 shows a simulation result when the length of the delay time adjustment unit is 20 mm. When the length of the delay time adjustment unit is 20 mm, the total length of the wiring and the delay time adjustment unit is equal to the reference wiring length (200 mm). The waveform indicated by the solid line L200 is the simulation result of the reference wiring, the waveform indicated by the broken line L180 is the simulation result of the wiring not provided with the delay time adjustment unit, and the waveform indicated by the one-dot dashed line L180_S20R is provided with the
図8に示すように、波形L180_S20R、L180_S20D、L180_S20RDは、波形L180より波形L200に近くなっていることが分かる。また、3V付近までにおいて、レシーバ側に遅延時間調整部を設けた波形L180_S20Rが波形L200に近い。3V付近以降では、レシーバおよびドライバ側に遅延時間調整部を設けた波形L180_S20RDが波形L200に近い。また、ドライバ側に遅延時間調整部を設けた波形L180_S20Dが波形L200から最も離れた波形である。従って、配線に流れる信号の向きが片方向の場合、レシーバ側に遅延時間調整部を設けることが好ましい。また、配線に流れる信号の向きが双方向の場合、レシーバおよびドライバ側に遅延時間調整部を設けることが好ましい。 As shown in FIG. 8, it can be seen that the waveforms L180_S20R, L180_S20D, and L180_S20RD are closer to the waveform L200 than the waveform L180. Also, up to about 3 V, the waveform L180_S20R in which the delay time adjustment unit is provided on the receiver side is close to the waveform L200. From around 3 V, the waveform L180_S20RD in which the delay time adjustment unit is provided on the receiver and driver sides is close to the waveform L200. A waveform L180_S20D in which a delay time adjustment unit is provided on the driver side is the waveform farthest from the waveform L200. Therefore, when the direction of the signal flowing through the wiring is unidirectional, it is preferable to provide a delay time adjustment unit on the receiver side. In addition, when the direction of the signal flowing through the wiring is bidirectional, it is preferable to provide a delay time adjustment unit on the receiver and driver side.
遅延時間調整部の長さが30mmの場合のシミュレーション結果を図9に示す。遅延時間調整部の長さが30mmの場合、配線と遅延時間調整部とを合わせた長さが基準となる配線の長さ(200mm)より10mm長い。実線のL200が示す波形は基準となる配線のシミュレーション結果、破線のL180が示す波形は遅延時間調整部を設けていない配線のシミュレーション結果、一点破線のL180_S30Rが示す波形はレシーバ側にスタブ154を設けた配線のシミュレーション結果、二点破線のL180_S30Dが示す波形はドライバ側にスタブ164を設けた配線のシミュレーション結果、実線部がL180より長い破線のL180_S30RDが示す波形はレシーバおよびドライバ側に長さ15mmのスタブ174A、174Bを設けた配線のシミュレーション結果である。
FIG. 9 shows a simulation result when the length of the delay time adjustment unit is 30 mm. When the length of the delay time adjustment unit is 30 mm, the combined length of the wiring and the delay time adjustment unit is 10 mm longer than the reference wiring length (200 mm). The waveform indicated by the solid line L200 is the simulation result of the reference wiring, the waveform indicated by the broken line L180 is the simulation result of the wiring not provided with the delay time adjustment unit, and the waveform indicated by the one-dot dashed line L180_S30R is provided with the
図7に示す結果より、配線に流れる信号の向きが片方向、且つ遅延時間調整部の長さと遅延時間調整部を端部に接続した配線の長さとを合わせた長さが基準となる配線の長さより短いの場合、レシーバ側に遅延時間調整部を設けることが好ましい。 From the results shown in FIG. 7, the direction of the signal flowing through the wiring is one-way, and the length of the wiring based on the length of the delay time adjusting unit and the length of the wiring connecting the delay time adjusting unit to the end is the reference. When the length is shorter than the length, it is preferable to provide a delay time adjustment unit on the receiver side.
図9に示すように、波形L180_S30R、L180_S30D、L180_S30RDは、波形L180より波形L200に近くなっていることが分かる。また、波形L180_S30R、L180_S30D、L180_S30RDの中でドライバ側に遅延時間調整部を設けた波形L180_S30Dが波形L200に最も近い。その次に、レシーバおよびドライバ側に遅延時間調整部を設けた波形L180_S30RDが波形L200に近い。そして、レシーバ側に遅延時間調整部を設けた波形L180_S30Rが波形L200から最も離れている。従って、配線に流れる信号の向きが片方向の場合、ドライバ側に遅延時間調整部を設けることが好ましい。また、配線に流れる信号の向きが双方向の場合、配線の両端に遅延時間調整部を設けることが好ましい。 As shown in FIG. 9, it can be seen that the waveforms L180_S30R, L180_S30D, and L180_S30RD are closer to the waveform L200 than the waveform L180. Of the waveforms L180_S30R, L180_S30D, and L180_S30RD, the waveform L180_S30D provided with the delay time adjustment unit on the driver side is closest to the waveform L200. Next, the waveform L180_S30RD in which the delay time adjustment unit is provided on the receiver and driver side is close to the waveform L200. And the waveform L180_S30R which provided the delay time adjustment part in the receiver side is furthest from the waveform L200. Therefore, when the direction of the signal flowing through the wiring is unidirectional, it is preferable to provide a delay time adjustment unit on the driver side. In addition, when the direction of the signal flowing through the wiring is bidirectional, it is preferable to provide a delay time adjusting unit at both ends of the wiring.
図9に示す結果より、配線に流れる信号の向きが片方向、且つ遅延時間調整部の長さと遅延時間調整部を端部に接続した配線の長さとを合わせた長さが基準となる配線の長さより長い場合、ドライバ側に遅延時間調整部を設けることが好ましい。 From the result shown in FIG. 9, the direction of the signal flowing through the wiring is one-way, and the length of the wiring based on the length of the delay time adjusting unit and the length of the wiring connecting the delay time adjusting unit to the end is the reference. When longer than the length, it is preferable to provide a delay time adjusting unit on the driver side.
図7〜図9に示すように、配線の端部に遅延時間調整部を設けることで、遅延時間調整部の長さにかかわらずに、信号の立ち上がりを遅らせる効果がある。その結果、第1配線113より短い第2配線112および第3配線113に流れる信号の遅延時間を第1配線111に流れる信号の遅延時間に近づけることが可能になる。
As shown in FIGS. 7 to 9, by providing the delay time adjustment unit at the end of the wiring, there is an effect of delaying the rise of the signal regardless of the length of the delay time adjustment unit. As a result, the delay time of the signal flowing through the
なお、通常、スタブの配線長とほぼ同じ分だけ配線の遅延時間が遅れる効果があるが、遅延時間調整部としてプラグや異なる層にスタブを設けた場合、配線の実効比誘電率が異なると必要な遅延時間調整部の長さは変わってくる。 Normally, there is an effect that the delay time of the wiring is delayed by the same amount as the wiring length of the stub, but it is necessary if the effective relative dielectric constant of the wiring is different when a plug or a stub is provided as a delay time adjustment unit. The length of the delay time adjustment unit varies.
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Further, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.
10…ノートブック型パーソナルコンピュータ、100…プリント配線基板、113…第1配線、123…第2配線、133…第3配線、111,112,121,122,131,132…端部、124A,124B,125,126A,137A,137C,134A,134B,135,136A…スタブ、126B,136B…スループラグ、137B…ビアプラグ。
DESCRIPTION OF
Claims (10)
パッド或いはプラグが設けられている第3端部とパッド或いはプラグが設けられている第4端部とを有し、前記第3端部から前記第4端部迄の間の長さが前記第1長さより短い第2長さである第2配線と、
前記第3端部に接続される第1調整部、および/または前記第4端部に接続される第2調整部を有し、前記第1遅延時間調整部と前記第2遅延時間調整部との合計の長さが第3長さである遅延時間調整部と
を具備することを特徴とするプリント基板。 A first end portion provided with a pad or a plug and a second end portion provided with a pad or a plug, and a length from the first end portion to the second end portion is a first length; A first wire that is long;
A third end portion provided with a pad or a plug and a fourth end portion provided with a pad or a plug, and a length from the third end portion to the fourth end portion is the first end portion; A second wiring having a second length shorter than one length;
A first adjustment unit connected to the third end and / or a second adjustment unit connected to the fourth end; the first delay time adjustment unit and the second delay time adjustment unit; And a delay time adjusting unit whose total length is a third length.
前記第2長さと前記第3長さを合わせた長さは前記第1長さより短く、
前記第4端部から前記第1調整部が設けられている前記第3端部に対して信号が流れることを特徴とする請求項1に記載のプリント基板。 The delay time adjustment unit has only the first adjustment unit,
The total length of the second length and the third length is shorter than the first length,
The printed circuit board according to claim 1, wherein a signal flows from the fourth end portion to the third end portion where the first adjustment portion is provided.
前記第2長さと前記第3長さとを合わせた長さは前記第1長さより長く、
前記第1調整部が設けられている前記第3端部から前記第4端部に対して信号が流れることを特徴とする請求項1に記載のプリント基板。 The delay time adjustment unit has only the first adjustment unit,
The total length of the second length and the third length is longer than the first length,
The printed circuit board according to claim 1, wherein a signal flows from the third end portion where the first adjustment unit is provided to the fourth end portion.
前記遅延時間調整部は前記第1調整部および前記第2調整部を有することを特徴とする請求項1に記載のプリント基板。 A signal flows between the third end and the fourth end,
The printed circuit board according to claim 1, wherein the delay time adjustment unit includes the first adjustment unit and the second adjustment unit.
前記プリント基板は、
パッド或いはプラグが設けられている第1端部とパッド或いはプラグが設けられている第2端部とを有し、前記第1端部から前記第2端部迄の間の長さが第1長さである第1配線と、
パッド或いはプラグが設けられている第3端部とパッド或いはプラグが設けられている第4端部とを有し、前記第3端部から前記第4端部迄の間の長さが前記第1長さより短い第2長さである第2配線と、
前記第3端部に接続される第1調整部、および/または前記第4端部に接続される第2調整部を有し、前記第1遅延時間調整部と前記第2遅延時間調整部との合計の長さが第3長さである遅延時間調整部と
を具備することを特徴とする電子機器。 An electronic device having a printed circuit board,
The printed circuit board is
A first end portion provided with a pad or a plug and a second end portion provided with a pad or a plug, and a length from the first end portion to the second end portion is a first length; A first wire that is long;
A third end portion provided with a pad or a plug and a fourth end portion provided with a pad or a plug, and a length from the third end portion to the fourth end portion is the first end portion; A second wiring having a second length shorter than one length;
A first adjustment unit connected to the third end and / or a second adjustment unit connected to the fourth end; the first delay time adjustment unit and the second delay time adjustment unit; An electronic device comprising: a delay time adjustment unit having a total length of a third length.
前記第2長さと前記第3長さを合わせた長さは前記第1長さより短く、
前記第4端部から前記第1調整部が設けられている前記第3端部に対して信号が流れることを特徴とする請求項7に記載の電子機器。 The delay time adjustment unit has only the first adjustment unit,
The total length of the second length and the third length is shorter than the first length,
The electronic apparatus according to claim 7, wherein a signal flows from the fourth end portion to the third end portion where the first adjustment portion is provided.
前記第2長さと前記第3長さとを合わせた長さは前記第1長さより長く、
前記第1調整部が設けられている前記第3端部から前記第4端部に対して信号が流れることを特徴とする請求項7に記載の電子機器。 The delay time adjustment unit has only the first adjustment unit,
The total length of the second length and the third length is longer than the first length,
The electronic apparatus according to claim 7, wherein a signal flows from the third end where the first adjustment unit is provided to the fourth end.
前記遅延時間調整部は前記第1調整部および前記第2調整部を有することを特徴とする請求項7に記載の電子機器。 A signal flows between the third end and the fourth end,
The electronic apparatus according to claim 7, wherein the delay time adjustment unit includes the first adjustment unit and the second adjustment unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045927A JP2010199512A (en) | 2009-02-27 | 2009-02-27 | Printed board and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045927A JP2010199512A (en) | 2009-02-27 | 2009-02-27 | Printed board and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199512A true JP2010199512A (en) | 2010-09-09 |
Family
ID=42823903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009045927A Pending JP2010199512A (en) | 2009-02-27 | 2009-02-27 | Printed board and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010199512A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101211A (en) * | 1998-09-25 | 2000-04-07 | Nippon Telegr & Teleph Corp <Ntt> | Structure of laminated wiring board |
JP2008071948A (en) * | 2006-09-14 | 2008-03-27 | Ricoh Co Ltd | Printed circuit board, method of mounting electronic component, and control device of image forming apparatus |
JP2008227376A (en) * | 2007-03-15 | 2008-09-25 | Toshiba Corp | Transmission substrate and computer |
-
2009
- 2009-02-27 JP JP2009045927A patent/JP2010199512A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101211A (en) * | 1998-09-25 | 2000-04-07 | Nippon Telegr & Teleph Corp <Ntt> | Structure of laminated wiring board |
JP2008071948A (en) * | 2006-09-14 | 2008-03-27 | Ricoh Co Ltd | Printed circuit board, method of mounting electronic component, and control device of image forming apparatus |
JP2008227376A (en) * | 2007-03-15 | 2008-09-25 | Toshiba Corp | Transmission substrate and computer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109102771B (en) | Display panel and display device | |
WO2016101594A1 (en) | Frame structure for touch screen and manufacturing method therefor, touch screen and display device | |
KR102483379B1 (en) | Display device | |
US20170192563A1 (en) | Touch panel and display device | |
CN204360062U (en) | Display pixel circuits and display pixel structure | |
KR20140036446A (en) | Fin transistor and semiconductor integrated circuit including the same | |
CN105319787A (en) | Liquid crystal display module | |
JP2006303003A (en) | Printed board and information processing apparatus | |
WO2015085710A1 (en) | Electronic device | |
JP2007067377A5 (en) | ||
TWI599130B (en) | Transfer module and electronic device | |
JP2010199512A (en) | Printed board and electronic apparatus | |
TWI345144B (en) | Expansion card | |
TW201501584A (en) | Integrated printed circuit board and electronic device | |
JP4841672B2 (en) | Drawer wiring method, drawer wiring program, and drawer wiring apparatus | |
TW201301960A (en) | Circuit board and method for manufacturing circuit board and electrical device using same | |
CN107506074B (en) | Touch display screen and touch terminal | |
JP2009054957A (en) | Wiring board, design method of the wiring board and electronic device | |
TWI795945B (en) | Touch display apparatus, driver integrated circuit and touch display panel | |
CN105101612A (en) | Printed circuit board | |
TW493138B (en) | Audio chip with changeable output direction and the method thereof | |
JP4387338B2 (en) | Semiconductor integrated circuit design method | |
TW201316862A (en) | Integrated circuit board and display system | |
JP2008250396A (en) | Method for designing semiconductor integrated circuit device, semiconductor integrated circuit device, microcomputer, and electronic equipment | |
TW522295B (en) | Control circuit and chipset for cutting down terminal resistance on mainboard and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |