JP2010199274A - Semiconductor laser device - Google Patents
Semiconductor laser device Download PDFInfo
- Publication number
- JP2010199274A JP2010199274A JP2009042042A JP2009042042A JP2010199274A JP 2010199274 A JP2010199274 A JP 2010199274A JP 2009042042 A JP2009042042 A JP 2009042042A JP 2009042042 A JP2009042042 A JP 2009042042A JP 2010199274 A JP2010199274 A JP 2010199274A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- substrate
- face
- laser chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体レーザ装置に関し、特に複数の半導体レーザチップが複数配置されてなる半導体レーザアレイ装置に関するものである。 The present invention relates to a semiconductor laser device, and more particularly to a semiconductor laser array device in which a plurality of semiconductor laser chips are arranged.
半導体レーザ装置は、高出力のレーザ光が求められていることから、複数の半導体レーザチップが配置された半導体レーザアレイ装置が検討されている。 Since semiconductor laser devices require high-power laser light, semiconductor laser array devices in which a plurality of semiconductor laser chips are arranged are being studied.
半導体レーザアレイ装置の一例を示すと、図8に示すようにサブマウントまたはヒートシンク311にダイボンドされたレーザバー312を配置したものがある。このレーザバーは複数の発光領域312aが設けられたマルチキャビティー型半導体レーザである。このようなレーザバーの内部にある発光領域の間隔は狭く、その内部で発生した熱が干渉を起こしやすい。熱干渉が発生すると、レーザバー内部の温度上昇が生じ、特に発光領域で温度上昇するために発光領域の劣化を招くことになり、その結果レーザバーの寿命特性を低下させる。
An example of the semiconductor laser array apparatus is one in which a
半導体レーザアレイ装置の他の例としては、サブマウントやヒートシンクといった基板上に複数の半導体レーザチップが所定の間隔を有して均等に配列されたものがある。これらの半導体レーザチップはそれぞれに電極を設けており、これらの電極に電流が注入されることにより、各半導体レーザチップは独立に動作し、各半導体レーザチップに形成される発光領域からレーザ光が出力される。 As another example of the semiconductor laser array device, there is one in which a plurality of semiconductor laser chips are evenly arranged with a predetermined interval on a substrate such as a submount or a heat sink. Each of these semiconductor laser chips is provided with electrodes, and when a current is injected into these electrodes, each semiconductor laser chip operates independently, and laser light is emitted from the light emitting region formed in each semiconductor laser chip. Is output.
このような半導体レーザ装置の構造では各半導体レーザチップの動作時に生ずる発熱を冷却させる放熱板として作用する上記基板ではあるが、半導体レーザチップが近接して配置されているために、この基板内で熱干渉が発生するという問題があった。 In the structure of such a semiconductor laser device, although it is the above-mentioned substrate that acts as a heat sink for cooling the heat generated during the operation of each semiconductor laser chip, the semiconductor laser chip is arranged close to the substrate, There was a problem that thermal interference occurred.
図7に示すようにサブマウント上に複数の半導体レーザチップ(端から順にLD1〜LD3)が均等の間隔で配列された場合、隣接する半導体レーザチップ間で熱干渉が生じることから、半導体レーザチップの温度上昇が懸念される。その結果、温度上昇が確認された半導体レーザチップは、光出力が低下するとともに電流が集中し易く、その半導体レーザチップ自体の寿命が短くなるという問題があった。 As shown in FIG. 7, when a plurality of semiconductor laser chips (LD1 to LD3 in order from the end) are arranged at equal intervals on the submount, thermal interference occurs between adjacent semiconductor laser chips, so that the semiconductor laser chip There is concern about the temperature rise. As a result, the semiconductor laser chip that has been confirmed to rise in temperature has a problem in that the optical output decreases and the current tends to concentrate, and the life of the semiconductor laser chip itself is shortened.
このような半導体レーザ装置の熱干渉を防ぐために、サブマウント上に配置された複数の半導体レーザチップの配置間隔を調整すること(特許文献2)や、複数の半導体レーザチップが配置されたサブマウントの表面上に、半導体レーザチップと隣接する別の半導体レーザチップとの間に溝を形成すること(特許文献4)が開示されている。また、半導体レーザ装置の放熱性を向上させるために、サブマウントに半導体レーザチップを配置する凹部を設け、この凹部間に隔壁を形成した後、凹部毎に半導体レーザチップを並列させること(特許文献1)が開示されている。その他には、サブマウントの厚さと、半導体レーザチップ同士の中心間の距離と、を調整すること(特許文献3)が開示されている。凹部間に隔壁を形成するだけではサブマウント内での熱干渉を抑制することは困難であり、これらの半導体レーザ装置の構成では各半導体レーザチップにおける熱均一性や放熱性は不十分であった。 In order to prevent such thermal interference of the semiconductor laser device, the arrangement interval of the plurality of semiconductor laser chips arranged on the submount is adjusted (Patent Document 2), or the submount in which the plurality of semiconductor laser chips are arranged (Patent Document 4) discloses forming a groove between a semiconductor laser chip and another semiconductor laser chip adjacent to the semiconductor laser chip. Further, in order to improve the heat dissipation of the semiconductor laser device, a recess for arranging the semiconductor laser chip is provided in the submount, and a partition wall is formed between the recesses, and then the semiconductor laser chip is juxtaposed for each recess (Patent Document) 1) is disclosed. In addition, adjusting the thickness of the submount and the distance between the centers of the semiconductor laser chips (Patent Document 3) is disclosed. It is difficult to suppress thermal interference in the submount only by forming a partition wall between the recesses, and these semiconductor laser device configurations have insufficient heat uniformity and heat dissipation in each semiconductor laser chip. .
本発明の目的は、サブマウント等の基板上に複数配置された半導体レーザチップにおける熱干渉の影響を低減し、基板における熱均一性を確保することが可能な半導体レーザ装置及びその製造方法を提供することである。また、複数の半導体レーザチップが同時に動作することにより発生する熱を効率よく放熱させることで、各々の半導体レーザチップの動作温度を一定にすることが可能な半導体レーザ装置及びその製造方法を提供することである。 An object of the present invention is to provide a semiconductor laser device capable of reducing the influence of thermal interference in a plurality of semiconductor laser chips arranged on a substrate such as a submount and ensuring thermal uniformity in the substrate, and a method for manufacturing the same. It is to be. Also provided are a semiconductor laser device and a method for manufacturing the same, which can efficiently dissipate heat generated by the simultaneous operation of a plurality of semiconductor laser chips to keep the operating temperature of each semiconductor laser chip constant. That is.
本発明は上記の課題を解決するためになされたものであり、複数の半導体レーザチップが基板上に配置された半導体レーザ装置において、前記半導体レーザチップにはフェイスダウン実装されるものとフェイスアップ実装されるものがあり、前記基板の表面には段差が形成されており、該基板の段差底部には前記半導体レーザチップがフェイスアップで実装されており、該基板の段差上部には半導体レーザチップがフェイスダウンで実装されていることを特徴とする。 The present invention has been made to solve the above problems, and in a semiconductor laser device in which a plurality of semiconductor laser chips are arranged on a substrate, the semiconductor laser chip is mounted face-down and face-up mounted. A step is formed on the surface of the substrate, the semiconductor laser chip is mounted face-up on the bottom of the step, and a semiconductor laser chip is mounted on the top of the step. It is mounted face down.
本発明は、このように複数の半導体レーザチップが基板の段差底部にはフェイスアップで実装されており、基板の段差上部(底部以外の領域)にはフェイスダウンで実装されていることで、基板内に広がる熱の範囲及び熱密度を調整することができる。まず基板の段差によって基板内に広がる熱の高低差、熱の縦方向の範囲及び熱密度を調整することができる。またフェイスアップで実装される半導体レーザチップとフェイスダウンで実装される半導体レーザチップを同一基板上に配置することで基板に広がる熱の幅、熱の横方向の範囲及び熱密度を調整することができる。これにより半導体レーザチップから基板に伝達される熱が局所的に集中してしまうことを避け、熱干渉を抑制することができる。 In the present invention, a plurality of semiconductor laser chips are mounted face-up on the step bottom of the substrate and mounted face-down on the step upper portion (region other than the bottom) of the substrate. The range and heat density of the heat spreading in can be adjusted. First, the height difference of the heat spread in the substrate, the range of the heat in the vertical direction, and the heat density can be adjusted by the step of the substrate. Also, by arranging the semiconductor laser chip mounted face-up and the semiconductor laser chip mounted face-down on the same substrate, it is possible to adjust the width of heat spreading in the substrate, the lateral range of heat and the heat density. it can. As a result, the heat transferred from the semiconductor laser chip to the substrate can be prevented from being concentrated locally, and thermal interference can be suppressed.
また、基板上に配置される複数の半導体レーザチップをフェイスダウン実装されるものとフェイスアップ実装されるものとを組み合わせることで、段差を有する基板上における発光領域の高さを調整することができ、基板上における半導体レーザチップの発光領域の高さを略均一にすることができる。 Also, by combining a plurality of semiconductor laser chips arranged on the substrate with those that are mounted face-down and those that are mounted face-up, the height of the light emitting region on the substrate having a step can be adjusted. The height of the light emitting region of the semiconductor laser chip on the substrate can be made substantially uniform.
本発明は上記の課題を解決するためになされたものであり、複数の半導体レーザチップが基板上に配置された半導体レーザ装置の製造方法において、表面に段差が形成された基板を準備する工程と、前記基板の段差底部に前記半導体レーザチップをフェイスアップで実装する工程と、前記基板の段差上部(底部以外の領域)に半導体レーザチップをフェイスダウンで実装する工程と、を具備していることを特徴とする。 The present invention has been made to solve the above problems, and in a method of manufacturing a semiconductor laser device in which a plurality of semiconductor laser chips are arranged on a substrate, a step of preparing a substrate having a step formed on the surface; Mounting the semiconductor laser chip face-up on the step bottom of the substrate, and mounting the semiconductor laser chip face-down on the top of the step (a region other than the bottom) of the substrate. It is characterized by.
このような製造方法により半導体レーザ装置を形成することで、基板内に広がる熱の範囲や熱密度を容易に調整することができ、熱干渉を抑制することができる。また、各半導体レーザチップの温度上昇が偏ることがなく、各半導体レーザチップの熱均一性を確保することができる。また、半導体レーザチップを電気的に並列接続した場合には、温度上昇して電流が集中する半導体レーザチップがないので、本発明ではこのような原因により半導体レーザチップの寿命が短くなるのを防ぐことができる。また、半導体レーザチップを電気的に直列接続した場合には、温度上昇により内部に配置された半導体レーザチップの出力低下がおこるが、本件発明ではこのような問題も解消することができる。 By forming the semiconductor laser device by such a manufacturing method, it is possible to easily adjust the heat range and heat density spreading in the substrate, and to suppress thermal interference. Further, the temperature rise of each semiconductor laser chip is not biased, and the thermal uniformity of each semiconductor laser chip can be ensured. In addition, when semiconductor laser chips are electrically connected in parallel, there is no semiconductor laser chip in which current increases due to temperature rise. Therefore, the present invention prevents the life of the semiconductor laser chip from being shortened due to such a cause. be able to. Further, when the semiconductor laser chips are electrically connected in series, the output of the semiconductor laser chip disposed inside is lowered due to the temperature rise. However, the present invention can also solve such a problem.
本発明に係る半導体レーザ装置によれば、半導体レーザチップ間で生じる熱干渉を抑制させることが可能であり、各半導体レーザチップの熱均一性を確保することができる。特定の半導体レーザチップが温度上昇することにより、その半導体レーザチップに電流が集中することを抑制することで、半導体レーザチップの寿命が短くなるのを防ぐことができる。また本発明に係る半導体レーザ装置によれば、基板内における熱飽和を抑制することができる。また本発明に係る半導体レーザ装置は、各半導体レーザチップの発光点の高さを均一に揃えることができ、各発光点の間隔も近距離内に調整することができるため、本発明に係る半導体レーザ装置は合波レーザ光源にも適している。 According to the semiconductor laser device of the present invention, it is possible to suppress the thermal interference generated between the semiconductor laser chips, and to ensure the thermal uniformity of each semiconductor laser chip. It is possible to prevent the lifetime of the semiconductor laser chip from being shortened by suppressing the concentration of current in the semiconductor laser chip due to the temperature rise of the specific semiconductor laser chip. Further, according to the semiconductor laser device of the present invention, thermal saturation in the substrate can be suppressed. Further, the semiconductor laser device according to the present invention can uniformly align the heights of the light emitting points of each semiconductor laser chip, and the interval between the light emitting points can be adjusted within a short distance. The laser device is also suitable for a combined laser light source.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図1は本実施の形態における半導体レーザ装置の構成を示す模式的断面図である。本実施形態の半導体レーザ装置30は、基板10上に、複数の半導体レーザチップ20が配置されている。この半導体レーザチップ20は、フェイスアップ実装された半導体レーザチップ20aとフェイスダウン実装された半導体レーザチップ20bがある。基板10の表面には段差が形成されており、該基板の段差底部10aには前記半導体レーザチップがフェイスアップで実装されており、該基板の段差上部(底部以外の領域)10bには半導体レーザチップがフェイスダウンで実装されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing the configuration of the semiconductor laser device according to the present embodiment. In the
図1では、ヒートシンクからなる基板10の表面上に、左端から段差底部10a、段差上部10b、段差底部10aが順に形成されている。この基板上に、3個の半導体レーザチップ20が左端からフェイスアップ実装された半導体レーザチップ20a、フェイスダウン実装された半導体レーザチップ20b、フェイスアップ実装された半導体レーザチップ20aの順に配置されている。尚、この図1は、本発明の一実施形態を例示するものであって、本発明はこのような構造に限定されるものではない。
In FIG. 1, a
このように、本発明の基板10の端部に配置される半導体レーザチップは、フェイスアップで実装された半導体レーザチップ20aであることが好ましい。その理由はフェイスアップ実装された半導体レーザチップは、発光点16からの熱が半導体レーザチップで一度分散し、半導体レーザチップの幅で基板10に放熱されるため、基板の端部も放熱領域として効率よく利用することができるためである。また、上述した構成により半導体レーザチップ間の熱干渉を抑制することができる。
Thus, it is preferable that the semiconductor laser chip disposed at the end portion of the
また、本発明の基板10の両端部に配置される半導体レーザチップは、フェイスアップで実装された半導体レーザチップ20aであることがより好ましい。その理由は、フェイスアップ実装された半導体レーザチップは、発光点からの熱が半導体レーザチップで一度分散し、基板10に放熱されるため、基板の両端部を放熱領域として効率よく利用することができるからである。また、半導体レーザチップ間の熱干渉を抑制することができる。
In addition, the semiconductor laser chips disposed on both ends of the
本発明の半導体レーザチップ20のチップ幅は、フェイスアップ実装されたものに比べてフェイスダウン実装されたものが狭いことが好ましい。フェイスダウン実装された半導体レーザチップは、フェイスアップ実装された半導体レーザチップに比べて放熱効率がチップ幅に依存しない。そのため、フェイスダウン実装された半導体レーザチップはチップ幅を狭くしても、放熱高効率を低下させることなく、半導体レーザ装置における発光点間距離をより密にすることが可能となる。
The chip width of the
本発明の半導体レーザチップ20は、隣接する半導体レーザチップ同士が電気的に接続していることが好ましい。これにより、基板と半導体レーザチップをワイヤーで接続させる必要がなくなる。また、半導体レーザチップが電気的に直列接合する場合には、基板に配線パターンを設けることによって、フェイスアップ実装された半導体レーザチップからフェイスダウン実装された半導体レーザチップへのワイヤー実装が不要になり、フェイスダウン実装された半導体レーザチップからフェイスアップ実装された半導体レーザチップへのワイヤー実装のみで半導体レーザ装置を動作させることが可能となる。また、別の形態としては、フェイスダウン実装された半導体レーザチップからフェイスアップ実装された半導体レーザチップへのワイヤー実装をなくし、フェイスアップ実装された半導体レーザチップからフェイスダウン実装された半導体レーザチップへのワイヤー実装のみで半導体レーザ装置を動作させることも可能となる。そのためフェイスダウン実装された半導体レーザチップとフェイスアップ実装された半導体レーザチップが隣接して配置されている構造の半導体レーザ装置は、小型化に有効である。
In the
本発明の半導体レーザチップ20は、フェイスアップ実装された半導体レーザチップ20aとフェイスダウン実装された半導体レーザチップ20bが交互に配置されていることが好ましい。この構成により、隣接する半導体レーザチップ同士が全てワイヤーだけでなく、基板上のパターン配線等で電気的に接続したものとすることが出来る。そのため、例えばフェイスアップ実装からフェイスダウン実装へのワイヤー実装が不要になり、半導体レーザ装置をより小型化することが出来る。これに対し、図7に示すような従来の半導体レーザ装置では、各半導体レーザチップを動作させるために、半導体レーザチップと基板とをワイヤー実装する必要があり、半導体レーザチップ同士間にこのようなワイヤー実装領域を設ける必要があった。
In the
本発明の半導体レーザ装置30は、基板上に配置された半導体レーザチップの発光点が略同一の高さにあることが好ましい。平坦な基板上に同一実装パターンで配置される半導体レーザチップであれば、その基板上での発光点の高さは略同一になるが、放熱が不十分であり熱干渉の問題があった。本発明の半導体レーザ装置30は、このような熱干渉といった問題を解決するものであるが、段差を有する基板10上に半導体レーザチップ20を実装する構造であるため、基板上での発光点の高さが異なるという新たな問題もある。しかしながら、本発明の半導体レーザ装置であれば、基板表面に形成される段差の高低差と、フェイスアップ実装される半導体レーザチップとフェイスダウン実装される半導体レーザチップとの発光点の高低差と、を調整することで、基板10上での発光点16の高さを略同一とすることができるため、このような問題も解消する。
In the
基板10の段差側面10cは、基板の段差底部10aに接合材40を介してフェイスアップ実装された半導体レーザチップ20aと接触しない配置をしていることが好ましい。この構成は、基板10の段差側面10cは、この半導体レーザチップ20aの側面と離間して配置している、というものである。熱伝播ルートのイメージ図である図5に示すように、基板の段差上面10bにフェイスダウン実装された半導体レーザチップ20bから放出される熱は基板の段差上面10bの表面に拡大しながら基板の下部方向に伝播する。このような矢印の方向及び範囲に熱拡散が生じるため、段差側面10c周辺にも熱が伝播することになる。この段差側面10c周辺の領域aに半導体レーザチップ20aの側面からも熱伝播があれば領域aで熱干渉が発生する畏れがある。しかしながら、本発明の半導体レーザ装置によれば、基板10の段差側面10cは、半導体レーザチップ20aの側面と離間して配置しているため(領域b)、このような問題は解消することになる。また、半導体レーザチップ20aから接合材40を介して基板側に伝播される熱は領域cまで拡散するが、フェイスダウン実装された半導体レーザチップ20bから基板側に伝播される熱はリッジ直下における領域の熱密度は高いものであるが、この半導体レーザチップ20bから領域cまで伝播される熱の密度は低いため、この領域cでは熱密度はそれほど高くならず、半導体レーザ装置の連続動作への影響は少ない。
The stepped
この基板10の形成方法は、基板の表面上に形成される段差をエッチングや研削により形成する。その他の基板の形成方法としては、平坦な基板を準備し、この基板上に、この基板と同一部材又は別部材を一定の間隔で離間させて接合させることで断面形状が凹凸形状を有する基板を形成するものがある。基板上に別部材を接合させて凹凸形状、段差を有する基板を形成する場合、基板と別部材との熱伝導率を異ならせることで熱拡散の範囲や熱密度を調整することもできる。
In this method of forming the
基板10の厚さは、50〜5000μmである。また、基板側面10cの高さ(h)は、20〜300μmである。基板の段差底部10aの幅は、100〜2000μm。また、その床面積は、0.05〜12mm2である。基板の段差側面の形状は、段差底部10aと垂直であることが好ましい。基板の段差上部10bの幅は、50〜1000μmである。基板の熱伝導は、50〜2000W/(m・k)である。
また、基板は単一部材から形成されているものに限定されるものではなく、複数の部材を貼り合わせたものであってもよい。
The thickness of the
Further, the substrate is not limited to one formed from a single member, and may be a laminate of a plurality of members.
本発明において、基板10とは、半導体レーザ素子で発生した熱を逃がす役割を果たすものであり、半導体レーザ素子を構成する半導体層や成長用基板よりも熱伝導率が高いものであることが好ましい。また、この基板10は、半導体レーザ素子と熱膨張係数が近いもの、半導体レーザ素子との熱応力を緩和させることができるものであることが好ましい。また、基板10は、その表面が有機材料ではなく、無機材料で構成されているものが好ましい。基板10の具体的な材料としては、所定の方向に熱を逃がすことができる材料(例えば、AlN、ダイヤモンド、Cu−ダイヤモンド)のいずれか、又は全てを備えているが好ましい。また、別の機能として自己形状保持力を有しているものであれば、半導体レーザ装置を容易に組み立てることができるため好ましい。このような機能を奏する基板としては、アルミナ(Al2O3)、SiC、AlN、Cu、Ag、Cu−W、Cu−Mo、Cu−ダイヤモンド、ダイヤモンド、カーボン、Si、GaN等が挙げられる。基板の別名称としては、サブマウントやヒートシンクがあり、ヒートシンク上にサブマウントが形成されたものであってもよい。
In the present invention, the
半導体レーザチップ20とは、半導体層の成長用基板である半導体基板や絶縁性基板上に半導体層を積層してレーザ構造を形成しているものである。例えば、成長用基板としてGaN基板を準備し、このGaN基板の一主面である成長面側に活性層を含む半導体層が積層されており、半導体層の最上面にはp電極が形成されている。また、GaN基板の半導体層の成長面側とは反対側の主面には裏面電極としてn電極が形成されている。このような半導体レーザチップ20は半田等の接合材40を介して基板10に実装される。また、複数の半導体レーザチップとは、2以上の半導体レーザチップを意味するが、本発明では3以上の半導体レーザチップであることが好ましい。本発明の効果は、3以上の半導体レーザチップを有する半導体レーザ装置30においてより顕著な効果を示すからである。
The
半導体レーザチップ20の一例としては、GaN基板上にGaN系化合物半導体を積層したものがある。このGaN系化合物半導体は、n側半導体層21、活性層22、p側半導体層23からなる。GaN系化合物半導体は、一般式がInxAlyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示される半導体層を積層したものである。これに加えて、III族元素としてBが一部に置換されたものを用いてもよいし、V族元素としてNの一部をP、Asで置換されたものを用いてもよい。n側半導体層21は、n型不純物として、Si、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素又はVI族元素等を1種類以上含有していてもよい。p側半導体層23は、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等を含有している。これらの不純物は、例えば、5×1016/cm3〜1×1021/cm3程度の濃度範囲で含有されていることが好ましい。また、多層で積層される半導体層の全てが不純物を含有していなくてもよい。活性層22は、単一量子井戸構造又は多重量子井戸構造のいずれでもよい。発光点16は、少なくとも活性層を構成する井戸層を含んだ領域を意味する。
半導体レーザチップにはリッジが形成されており、そのリッジの両側には絶縁性の電流狭窄層が形成される。また、リッジ上面には電極が形成されている。フェイスアップ実装される半導体レーザチップ20aであれば、この電極上にワイヤーボンディングされる。
As an example of the
A ridge is formed in the semiconductor laser chip, and an insulating current confinement layer is formed on both sides of the ridge. An electrode is formed on the upper surface of the ridge. In the case of the
半導体レーザチップの幅は、50μm〜1000μmであり、半導体レーザチップの共振器長は200μm〜5000μmである。また、フェイスアップ実装された半導体レーザチップ20aとフェイスダウン実装された半導体レーザチップ20bでは、半導体レーザチップの幅や共振器長に差異を持たせてもよい。フェイスアップ実装された半導体レーザチップ20aのチップ幅に比べて、フェイスダウン実装された半導体レーザチップ20bのチップ幅を狭くすることが好ましい。これにより、発光点間距離をより密にすることが可能となる。
The width of the semiconductor laser chip is 50 μm to 1000 μm, and the resonator length of the semiconductor laser chip is 200 μm to 5000 μm. Further, the
フェイスアップ実装とは、基板10上に配置させる半導体レーザチップ20の実装構造であって、半導体レーザチップ20の成長用基板に形成された裏面電極側を接合材40を介して基板10上に配置させる実装構造である。
フェイスダウン実装とは、基板10上に配置させる半導体レーザチップ20の実装構造であって、半導体レーザチップ20の半導体層の最上面に形成されたp電極側を接合材40を介して基板10上に配置させる実装構造である。この実装構造は、本実施形態の半導体レーザチップにおいては、半導体層に形成されたリッジ上部にp電極が形成されており、このp電極上に接合材40を介して配置させる実装構造である。
The face-up mounting is a mounting structure of the
The face-down mounting is a mounting structure of the
本発明の別の実施形態としては、図2に示すように、ヒートシンクからなる基板10の表面上に、左端から段差底部10a、段差上部10b、段差底部10a、段差上部10b、段差底部10aが順に形成されている。この基板上に、5個の半導体レーザチップ20が左端からフェイスアップ実装された半導体レーザチップ20a、フェイスダウン実装された半導体レーザチップ20b、フェイスアップ実装された半導体レーザチップ20a、フェイスダウン実装された半導体レーザチップ20b、フェイスアップ実装された半導体レーザチップ20aの順に配置されている。このように半導体レーザチップをフェイスアップ実装されたものとフェイスダウン実装されたものとを交互に配置させることで、フェイスアップ実装からフェイスダウン実装へのワイヤ−実装が不要になり小型化の効果がある。本実施形態の半導体レーザ装置は、半導体レーザチップ間で生じる熱干渉を抑制させることができ、また基板内における熱飽和を抑制することができる。なお、本実施形態を示す図2には、ワイヤーや他の電極等の部材は図示していない。
As another embodiment of the present invention, as shown in FIG. 2, a
本発明の別の実施形態としては、図3に示すように、ヒートシンクからなる基板10の表面上に、左端から段差底部10a、段差上部10b、段差底部10aが順に形成されている。この基板上に、5個の半導体レーザチップ20が実装されている。左端から基板の段差底部10a上にはフェイスアップ実装された半導体レーザチップ20aが配置しており、次に段差上部10b上には3個の半導体レーザチップ20bがフェイスダウン実装されている。更に、右端にはフェイスアップ実装された半導体レーザチップ20aが配置している。このようにフェイスアップ実装された半導体レーザチップ20aとフェイスアップ実装された半導体レーザチップ20aとの間に、フェイスダウン実装された半導体レーザチップ20bを複数配置させる構造とすることで、半導体レーザ装置としてより高い光出力を得ることができる。なお、本実施形態を示す図3には、ワイヤーや他の電極等の部材は図示していない。
As another embodiment of the present invention, as shown in FIG. 3, a
本発明の別の実施形態としては、図4A〜図4Cに示すように、基板10を2段階で形成するものである。この基板10は、第1基板11上に第2基板12が形成されたものであって、断面形状が凹凸形状をしている。図4Aに示す半導体レーザ装置は、基板上に、3個の半導体レーザチップ20が配置しており、左端からフェイスアップ実装された半導体レーザチップ20a、フェイスダウン実装された半導体レーザチップ20b、フェイスアップ実装された半導体レーザチップ20aの順に配置している。ここで、フェイスダウン実装された半導体レーザチップ20bは第2基板12を介して第1基板11上に配置している。第1基板11の露出面は他の実施形態での基板における段差底部になり、第2基板12上は段差上部になる。このような構造をした半導体レーザ装置の製造方法としては、まず平坦な第1基板11を準備する。次に、第2基板12を準備し、この第2基板上に半導体レーザチップをフェイスダウン実装されたものを準備する。次に、平坦な第1基板11上に半導体レーザチップをフェイスアップ実装する。最後に、フェイスアップ実装された半導体レーザチップ20aが配置されている領域を避けて、第1基板が露出している領域に、先ほどの半導体レーザチップをフェイスダウン実装した第2基板12を配置する。この工程順に半導体レーザチップを実装することで、実装治具の隣接チップへの干渉を抑制することができる。また、第2基板に第1基板とは異なる別部材を利用することで、フェイスダウン実装時のチップへの応力緩和効果がある。例えば、基板と半導体レ−ザチップの熱膨張係数が異なる場合、フェイスダウン実装されたチップへの応力がより大きくなってしまう。これを回避するために、フェイスダウン実装を行う半導体レーザチップと熱膨張係数が略等しい部材を上記第2基板12に用いる。
As another embodiment of this invention, as shown to FIG. 4A-FIG. 4C, the board |
図4Bに示す半導体レーザ装置は、基板上に、5個の半導体レーザチップ20が配置された構造をしている。左端からフェイスアップ実装された半導体レーザチップ20aが配置しており、次にフェイスダウン実装された半導体レーザチップ20bが3個配置しており、更に、右端にはフェイスアップ実装された半導体レーザチップ20aが配置している。ここで、フェイスダウン実装された3個の半導体レーザチップ20bは第2基板12を介して第1基板11上に配置している。図4Aの構造と同様に、第1基板11の露出面は他の実施形態での基板における段差底部になり、第2基板12上は段差上部になる。このような構成とすることで、半導体レーザ装置としてより高い光出力を得ることができ、かつ、図4Aに示す半導体レーザ装置と同様の効果がある。
The semiconductor laser device shown in FIG. 4B has a structure in which five
図4Cに示す半導体レーザ装置は、基板上に、3個の半導体レーザチップ20が配置された構造をしており、左端からフェイスアップ実装された半導体レーザチップ20a、フェイスダウン実装された半導体レーザチップ20b、フェイスアップ実装された半導体レーザチップ20aの順に配置している。フェイスアップ実装された半導体レーザチップ20a、フェイスダウン実装された半導体レーザチップ20bともに第2基板12を介して第1基板11上に配置している。このような構成とすることで、基板の電気伝導性に依存しない電気配線を実現することができる。また、各半導体レーザチップの熱膨張係数に合わせて各第2基板を選択することで、多波長レーザ光源を実現することができる。
The semiconductor laser device shown in FIG. 4C has a structure in which three
図4Cに示す半導体レーザ装置は、基板上に、3個の半導体レーザチップ20が配置しており、左端からフェイスアップ実装された半導体レーザチップ20a、フェイスダウン実装された半導体レーザチップ20b、フェイスアップ実装された半導体レーザチップ20aの順に配置している。この基板は、第1基板と第2基板からなるものである。例えば、半導体レーザチップ20aが実装される第2基板のみ第1基板と同一部材とし、半導体レーザチップ20bが実装される第2基板は第1基板と異なる部材からなるものとする。このような構成においても、上述した効果を奏する半導体レーザ装置を実現することができる。
In the semiconductor laser device shown in FIG. 4C, three
接合材40とは、半導体レーザチップと基板を接合させるものである。また、この接合材は、基板どうしを接合させるものである。この接合材の材料としては、金(Au)、銀(Ag)、錫(Sn)等を含むものであり、例えばAu−SnやAg−Sn等の合金やAgペースト、Ti−Pt−Au、Ti−Pt−Au−Ptのような多層構造をした熱融着が挙げられる。
ここで、上記基板がサブマウントとヒートシンクからなる場合には、サブマウントは、半導体レーザチップが実装される面とは反対側の面に接合材を介してヒートシンク上に配置されている。ここでの接合材は特に限定されないが、例えばAu−Sn,Ag−Sn半田などの共晶材である。
The
When the substrate includes a submount and a heat sink, the submount is disposed on the heat sink via a bonding material on a surface opposite to the surface on which the semiconductor laser chip is mounted. The bonding material here is not particularly limited, but is eutectic material such as Au—Sn, Ag—Sn solder.
ワイヤーボンディングにおいては、図1の左端のフェイスアップ実装された半導体レーザチップ20aから隣接するフェイスダウン実装された半導体レーザチップ20bへのワイヤーボンドを基板の電気配線によって省略することができる。また、フェイスダウン実装された半導体レーザチップとフェイスアップ実装された半導体レーザチップが交互に実装していることにより、半導体レーザチップ同士を直接ワイヤーボンドすることができるため、電気的に直列配線をすることが容易となる。
In wire bonding, the wire bond from the face-up mounted
本発明の半導体レーザ装置は、アレイレンズにおいて光学的に結合させる場合には、半導体レーザチップの発光点高さが均一であることにより、結合損失を小さくすることができる。
また、各半導体レーザチップの発振波長を変えることにより、熱均一性を確保した小型他波長レーザ光源とすることができる。とりわけ、各半導体レーザチップの波長を青色帯の430〜480nm、緑色帯の490nm〜570nm、赤色帯の580nm〜780nmとすることによりRGBのレーザ光源を実現することができる。また各半導体レーザチップの波長を770〜790nm、640〜660nm、400〜410nmとすることでCD・DVD・ブルーレイ用3波長光源を実現することができる。
When the semiconductor laser device of the present invention is optically coupled in the array lens, the coupling loss can be reduced by the uniform emission point height of the semiconductor laser chip.
Further, by changing the oscillation wavelength of each semiconductor laser chip, it is possible to obtain a compact other wavelength laser light source that ensures thermal uniformity. In particular, an RGB laser light source can be realized by setting the wavelength of each semiconductor laser chip to 430 to 480 nm in the blue band, 490 to 570 nm in the green band, and 580 to 780 nm in the red band. Further, by setting the wavelength of each semiconductor laser chip to 770 to 790 nm, 640 to 660 nm, and 400 to 410 nm, a three-wavelength light source for CD / DVD / Blu-ray can be realized.
半導体レーザチップの実装条件としては、フェイスアップ実装の場合には、無荷重でもよいが、好ましくは数十〜数百g/cm2の押圧力で押し付けつつ、接合材である半田材が溶融する温度まで基板をヒーターにより加熱して半田材を溶融させる。また、半導体レーザチップをフェイスダウン実装する場合の実装条件は、無荷重でもよいが、好ましくは数十〜数百g/cm2の押圧力で押し付けつつ、接合材である半田材が溶融する温度まで基板をヒーターにより加熱して半田材を溶融させる。このとき、Sn系半田材を使用する場合には、窒素などの不活性ガス雰囲気下で加熱を行うことが好ましい。
また、本実施形態の半導体レーザ装置の製造方法は、まず複数の半導体レーザチップと、表面に段差が形成された基板と、を準備する。次に、この基板の段差底部に半導体レーザチップを上述した条件でフェイスアップ実装する。次に、基板の段差上部に半導体レーザチップを上述した条件でフェイスダウン実装するものである。このような工程により形成した半導体レーザ装置は、基板内に広がる熱の範囲や熱密度を容易に調整することができ、熱干渉を抑制することができる。
As a mounting condition of the semiconductor laser chip, no load may be applied in the case of face-up mounting, but the solder material as a bonding material is melted while preferably pressing with a pressing force of several tens to several hundreds g / cm 2. The substrate is heated to a temperature with a heater to melt the solder material. The mounting conditions for face-down mounting of the semiconductor laser chip may be no load, but preferably a temperature at which the solder material as the bonding material melts while pressing with a pressing force of several tens to several hundreds g / cm 2. The substrate is heated by a heater until the solder material is melted. At this time, when using an Sn-based solder material, it is preferable to perform heating in an inert gas atmosphere such as nitrogen.
In the method of manufacturing the semiconductor laser device of this embodiment, first, a plurality of semiconductor laser chips and a substrate having a step formed on the surface are prepared. Next, the semiconductor laser chip is face-up mounted on the step bottom of the substrate under the above-described conditions. Next, the semiconductor laser chip is face-down mounted on the stepped portion of the substrate under the conditions described above. The semiconductor laser device formed by such a process can easily adjust the heat range and heat density spreading in the substrate, and can suppress thermal interference.
本発明の実施例として、段差を有する基板上にフェイスアップ実装された半導体レーザチップ20aとフェイスダウン実装された半導体レーザチップ20bとフェイスアップ実装された半導体レーザチップ20aを順に配置した半導体レーザ装置を用いる。また、その比較例として、平坦な基板上にフェイスアップ実装された半導体レーザチップを3個配置した半導体レーザ装置を用いる。この半導体レーザ装置を動作させたときの各半導体レーザチップの発光点の温度差を縦軸にとり、半導体レーザチップ間の発光点距離を横軸にとったグラフを図6に示す。ここでは、半導体レーザチップの数を3個とし、半導体レーザチップの間隔は、段差の高さを85μm、段差上部10bの幅を300μm、段差底部10aの幅を1500μm、段差底部10aから基板底部までの高さを200μmと設定している。また、半導体レーザチップの幅を200μm、半導体レーザチップの共振器長を1200μmとしている。基板10の熱伝導率は230W/(m・k)としている。図6に示すグラフは、各半導体レーザチップの発熱量を5Wとしたときのシミュレーション結果である。このグラフから本発明の実施例は、比較例に比べて半導体レーザ装置の動作時における各半導体レーザチップの発光点の温度差が少なく、各半導体レーザチップの熱均一性を維持していることがわかる。この効果は、半導体レーザチップの発光点同士の距離が近距離になるほど顕著に現れている。また、比較例にあるような発光点の温度差が半導体レーザチップ間に存在すると、発光点の温度が高い半導体レーザチップへの投入電流値が高くなる。それに伴い更に半導体レーザチップ間の発熱量や発光点の温度差が大きくなり、この連鎖を繰り返すことになり半導体レーザチップの寿命特性等のもばらつきが生じてしまう。フェイスアップ実装のみで半導体レーザチップを配置した場合に比べて、本発明のフェイスアップ実装とフェイスダウン実装とを組み合わせて配置した半導体レーザ装置は、同じ発光点距離の場合、半導体レーザチップの活性層温度差が減少している。つまり、本発明の半導体レーザ装置は、フェイスアップ実装のみで半導体レーザチップを配置した場合に比べて、より半導体レーザチップの発光点距離を狭くすることができる。以上の結果からも、本発明の半導体レーザ装置は信頼性がより向上しており、また半導体レーザ装置の小型化も実現できることがわかる。
As an embodiment of the present invention, a semiconductor laser device in which a
尚、上記シミュレーションデータは、GaN基板上にGaN系化合物半導体を積層した半導体レーザチップを用いたものであるが、本発明における半導体レーザチップには窒化ガリウム(GaN)系化合物半導体を用いたものに限定されるものではなく、ガリウムヒ素(GaAs)系化合物半導体やインジウム燐(InP)系化合物半導体といった他の材質にも適用できる。 The above simulation data is based on a semiconductor laser chip in which a GaN compound semiconductor is stacked on a GaN substrate. The semiconductor laser chip in the present invention is a gallium nitride (GaN) compound semiconductor. The present invention is not limited, and the present invention can also be applied to other materials such as gallium arsenide (GaAs) compound semiconductors and indium phosphide (InP) compound semiconductors.
本発明に係る半導体レーザ装置は、レーザ光を光源に採用するすべての用途に利用することができる。例えば、照明、露光、ディスプレイ、印刷、分析等に用いる光源、CD・MD・DVD・ブルーレイ等の情報記録・再生録画が可能な光ディスクシステム、医療用光源、レーザプリンタ、光通信ネットワークに用いる光源として種々の分野において利用することができる。 The semiconductor laser device according to the present invention can be used for all applications that employ laser light as a light source. For example, as a light source used for illumination, exposure, display, printing, analysis, etc., an optical disc system capable of recording / reproducing and recording information such as CD / MD / DVD / Blu-ray, medical light source, laser printer, light source used for optical communication network It can be used in various fields.
10 基板
11 サブマウント
12 ヒートシンク
16 発光点
20 半導体レーザチップ
21 n側半導体層
22 活性層
23 p側半導体層
30 半導体レーザ装置
40 接合材
41 ワイヤー
DESCRIPTION OF
Claims (13)
前記半導体レーザチップにはフェイスダウン実装されるものとフェイスアップ実装されるものがあり、
前記基板の表面には段差が形成されており、該基板の段差底部には前記半導体レーザチップがフェイスアップで実装されており、該基板の段差上部には半導体レーザチップがフェイスダウンで実装されていることを特徴とする半導体レーザ装置。 In a semiconductor laser device in which a plurality of semiconductor laser chips are arranged on a substrate,
Some of the semiconductor laser chips are face-down mounted and face-up mounted.
A step is formed on the surface of the substrate, the semiconductor laser chip is mounted face-up on the step bottom of the substrate, and a semiconductor laser chip is mounted face-down on the step top of the substrate. A semiconductor laser device.
前記半導体レーザチップを準備する工程と、
表面に段差が形成された基板を準備する工程と、
前記基板の段差底部に前記半導体レーザチップをフェイスアップで実装する工程と、
前記基板の段差上部に半導体レーザチップをフェイスダウンで実装する工程と、を具備していることを特徴とする半導体レーザ装置の製造方法。 In a method for manufacturing a semiconductor laser device in which a plurality of semiconductor laser chips are arranged on a substrate,
Preparing the semiconductor laser chip;
Preparing a substrate with a step formed on the surface;
Mounting the semiconductor laser chip face up on the step bottom of the substrate;
And a step of mounting the semiconductor laser chip face down on the stepped portion of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042042A JP5282605B2 (en) | 2009-02-25 | 2009-02-25 | Semiconductor laser device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042042A JP5282605B2 (en) | 2009-02-25 | 2009-02-25 | Semiconductor laser device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199274A true JP2010199274A (en) | 2010-09-09 |
JP5282605B2 JP5282605B2 (en) | 2013-09-04 |
Family
ID=42823711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009042042A Active JP5282605B2 (en) | 2009-02-25 | 2009-02-25 | Semiconductor laser device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282605B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016585A (en) * | 2011-07-01 | 2013-01-24 | Mitsubishi Electric Corp | Multi-wavelength semiconductor laser device |
WO2017098689A1 (en) * | 2015-12-09 | 2017-06-15 | パナソニック株式会社 | Semiconductor light emitting device |
WO2018003156A1 (en) * | 2016-06-29 | 2018-01-04 | シャープ株式会社 | Optical module |
WO2019003546A1 (en) * | 2017-06-30 | 2019-01-03 | シャープ株式会社 | Laser light source device |
JP2019216191A (en) * | 2018-06-13 | 2019-12-19 | 日亜化学工業株式会社 | Light source device |
WO2020110867A1 (en) * | 2018-11-26 | 2020-06-04 | 京セラ株式会社 | Electric element-mounting array package and electric device |
DE102020132133A1 (en) | 2020-12-03 | 2022-06-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | LASER RADIATION EMITTING DEVICE AND METHOD OF MANUFACTURING LASER RADIATION EMITTING DEVICE |
JP7550069B2 (en) | 2021-02-01 | 2024-09-12 | 京セラ株式会社 | Optical devices and light emitting devices |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61194789A (en) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | Light-emitting device and supporter incorporated into said device |
JPH01181490A (en) * | 1988-01-11 | 1989-07-19 | Canon Inc | Semiconductor laser device |
JPH0846280A (en) * | 1994-07-26 | 1996-02-16 | Mitsubishi Electric Corp | Semiconductor light emitting device |
JP2000196174A (en) * | 1998-12-25 | 2000-07-14 | Victor Co Of Japan Ltd | Semiconductor laser device and its manufacture |
JP2000299533A (en) * | 1999-04-12 | 2000-10-24 | Denso Corp | Semiconductor laser |
JP2005286244A (en) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | Semiconductor laser device and its manufacturing method |
JP2007201223A (en) * | 2006-01-27 | 2007-08-09 | Toshiba Corp | Multiple wavelength semiconductor laser device |
-
2009
- 2009-02-25 JP JP2009042042A patent/JP5282605B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61194789A (en) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | Light-emitting device and supporter incorporated into said device |
JPH01181490A (en) * | 1988-01-11 | 1989-07-19 | Canon Inc | Semiconductor laser device |
JPH0846280A (en) * | 1994-07-26 | 1996-02-16 | Mitsubishi Electric Corp | Semiconductor light emitting device |
JP2000196174A (en) * | 1998-12-25 | 2000-07-14 | Victor Co Of Japan Ltd | Semiconductor laser device and its manufacture |
JP2000299533A (en) * | 1999-04-12 | 2000-10-24 | Denso Corp | Semiconductor laser |
JP2005286244A (en) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | Semiconductor laser device and its manufacturing method |
JP2007201223A (en) * | 2006-01-27 | 2007-08-09 | Toshiba Corp | Multiple wavelength semiconductor laser device |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016585A (en) * | 2011-07-01 | 2013-01-24 | Mitsubishi Electric Corp | Multi-wavelength semiconductor laser device |
US10581218B2 (en) | 2015-12-09 | 2020-03-03 | Panasonic Corporation | Semiconductor light emitting device |
WO2017098689A1 (en) * | 2015-12-09 | 2017-06-15 | パナソニック株式会社 | Semiconductor light emitting device |
US11018472B2 (en) | 2015-12-09 | 2021-05-25 | Panasonic Corporation | Semiconductor light emitting device |
JPWO2017098689A1 (en) * | 2015-12-09 | 2018-10-04 | パナソニック株式会社 | Semiconductor light emitting device |
US20200185877A1 (en) * | 2016-06-29 | 2020-06-11 | Sharp Kabushiki Kaisha | Optical module |
JPWO2018003156A1 (en) * | 2016-06-29 | 2019-04-11 | シャープ株式会社 | Optical module |
WO2018003156A1 (en) * | 2016-06-29 | 2018-01-04 | シャープ株式会社 | Optical module |
WO2019003546A1 (en) * | 2017-06-30 | 2019-01-03 | シャープ株式会社 | Laser light source device |
JP2019216191A (en) * | 2018-06-13 | 2019-12-19 | 日亜化学工業株式会社 | Light source device |
JP7152652B2 (en) | 2018-06-13 | 2022-10-13 | 日亜化学工業株式会社 | Light source device |
JP7518412B2 (en) | 2018-06-13 | 2024-07-18 | 日亜化学工業株式会社 | Light source |
JP2022191293A (en) * | 2018-06-13 | 2022-12-27 | 日亜化学工業株式会社 | Light source device |
WO2020110867A1 (en) * | 2018-11-26 | 2020-06-04 | 京セラ株式会社 | Electric element-mounting array package and electric device |
JPWO2020110867A1 (en) * | 2018-11-26 | 2021-10-14 | 京セラ株式会社 | Array package and electrical equipment for mounting electrical elements |
DE102020132133A1 (en) | 2020-12-03 | 2022-06-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | LASER RADIATION EMITTING DEVICE AND METHOD OF MANUFACTURING LASER RADIATION EMITTING DEVICE |
JP7550069B2 (en) | 2021-02-01 | 2024-09-12 | 京セラ株式会社 | Optical devices and light emitting devices |
Also Published As
Publication number | Publication date |
---|---|
JP5282605B2 (en) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282605B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP3745763B2 (en) | Gallium nitride light emitting diode for flip chip bonding and method for manufacturing the same | |
US8031751B2 (en) | Nitride semiconductor laser device | |
JP2013191787A (en) | Semiconductor laser array and semiconductor laser device | |
US9735314B2 (en) | Nitride semiconductor light emitting device | |
JP2009021506A (en) | Semiconductor laser array, light emitting device, manufacturing method of semiconductor laser array and manufacturing method of light emitting device | |
JP2001168442A (en) | Method of manufacturing semiconductor laser element, installation substrate, and support substrate | |
JPH11168262A (en) | Planar optical device, manufacture thereof, and display device | |
JP2004274057A (en) | Sub-mount for semiconductor laser diode, its manufacturing method, and semiconductor laser diode assembly adopting the method | |
JP3736462B2 (en) | Semiconductor laser device | |
KR20150022771A (en) | Light emitting device comprising chip-on-board package substrate and method for manufacturing same | |
JP2006313907A (en) | Heat radiating structural body and light emitting assembly equipped therewith | |
JP2006216961A (en) | Semiconductor light emitting element having efficient cooling structure and manufacturing method thereof | |
JP2002118331A (en) | Laminated semiconductor light emitting device and its manufacturing method | |
WO2017145987A1 (en) | Semiconductor laser module and method for manufacturing same | |
JP3618989B2 (en) | Semiconductor laser device | |
JPH10308560A (en) | Semiconductor light emitting element and light emitting device | |
JP2005101149A (en) | Semiconductor light emitting device and its manufacturing method | |
JP2009004760A (en) | Semiconductor laser device | |
JP6678427B2 (en) | Laser light source device | |
JPH1093186A (en) | Nitride semiconductor laser element | |
JP3790677B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP4216011B2 (en) | Nitride semiconductor laser device chip and laser device including the same | |
US11942763B2 (en) | Semiconductor laser, operating method for a semiconductor laser, and method for determining the optimum fill factor of a semiconductor laser | |
WO2024162073A1 (en) | Light emitting device, light emitting module, method for producing light emitting device, and method for producing light emitting module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5282605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |