JP2010193527A

JP2010193527A - Device and method for displaying video signal

Info

Publication number: JP2010193527A
Application number: JP2010130108A
Authority: JP
Inventors: Hiroshi Yamaki; 比呂志山木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-06-07
Filing date: 2010-06-07
Publication date: 2010-09-02
Anticipated expiration: 2018-05-14
Also published as: JP4947192B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a system which is flexibly adaptive according to received video information, high in utilization and efficiency. <P>SOLUTION: A video signal display device has two systems from tuner sections to demultiplexer sections, receives an RF signal including a plurality of transport streams and extracts first compressed video data and second compressed video data in parallel when at least one of the first compressed video data or second compressed video data has large throughput per unit time based upon a profile and a level to display a desired image. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、映像信号処理装置に係わるものであり、より詳しくはＭＰＥＧ２の圧縮映像データ等の復号に係わる。 The present invention relates to a video signal processing apparatus, and more particularly to decoding of MPEG2 compressed video data and the like.

図９は日経マイクロデバイス１９９７年５月号６６ページに記載された従来の映像信号処理装置を示す図である。この図９において、１はアンテナ、２はチューナ、３は復調器、４はデマルチプレクサ、５１および５２はデコーダ、６はディスプレイプロセッサ、７は映像出力である。 FIG. 9 is a diagram showing a conventional video signal processing apparatus described in Nikkei Microdevice, May 1997, page 66. In FIG. 9, 1 is an antenna, 2 is a tuner, 3 is a demodulator, 4 is a demultiplexer, 51 and 52 are decoders, 6 is a display processor, and 7 is a video output.

図１０は、従来のデマルチプレクサ４を示す図である。この図１０において、４００はトランスポートストリームのパケットを分離する分配器、４０２はトランスポートストリームの入力、４０３は圧縮音声データ出力、４０４はその他のデータ出力、４０５は圧縮映像データ出力である。 FIG. 10 is a diagram showing a conventional demultiplexer 4. In FIG. 10, reference numeral 400 denotes a distributor for separating transport stream packets, 402 denotes a transport stream input, 403 denotes compressed audio data output, 404 denotes other data output, and 405 denotes compressed video data output.

図１１は従来のディスプレイプロセッサ６を示す図である。この図１１において、７は映像出力、６２０はスイッチ、６２１はデコード領域を判定する判定部、６３１および６３２はそれぞれデコーダ５１および５２の復号結果の入力、６４１および６４２は復号データを蓄積するメモリである。 FIG. 11 is a diagram showing a conventional display processor 6. In FIG. 11, 7 is a video output, 620 is a switch, 621 is a determination unit for determining a decoding area, 631 and 632 are input of decoding results of the decoders 51 and 52, and 641 and 642 are memories for storing decoded data. is there.

アンテナ１は、受信したＲＦ信号をチューナ２に出力する。但し、アンテナ１が衛星放送アンテナの場合には、その衛星放送アンテナに付属するコンバータからのＩＦ信号を出力する。チューナ２ではこのＲＦ信号あるいはＩＦ信号に対して周波数選択処理を行うことで選局が行われる。そして、取り出された信号は、復調器３によってトランスポートストリームに復元される。さらに、この復元されたトランスポートストリームは、デマルチプレクサ４の分配器４００によって、そのトランスポートストリームを構成しているデータ、例えば、圧縮映像や圧縮音声のデータが分離される。そして、分離された映像のデータは、デコーダ５１，５２に出力される。なお、デコーダを２つ備えているのは、高精細映像はこれをデコードするために必要な処理量が大きいため、現在実用化されているデコーダ１個だけではデコードしきれないからである。 The antenna 1 outputs the received RF signal to the tuner 2. However, when the antenna 1 is a satellite broadcast antenna, an IF signal is output from a converter attached to the satellite broadcast antenna. The tuner 2 performs channel selection by performing frequency selection processing on the RF signal or IF signal. The extracted signal is restored to a transport stream by the demodulator 3. Further, the restored transport stream is separated by the distributor 400 of the demultiplexer 4 into data constituting the transport stream, for example, compressed video and compressed audio data. The separated video data is output to the decoders 51 and 52. The reason why the two decoders are provided is that high-definition video requires a large amount of processing to decode the high-definition video, and cannot be decoded with only one decoder currently in practical use.

受けとった映像データが高精細映像（ここでは、１０８０ｉとする）であれば、デコーダ５１，５２が分担してこの映像データを復号する。例えば、画面を上下２つに分け、一方で上半分を、もう一方で下半分を復号する。受け取った映像データが標準映像（ここでは、４８０ｉとする）であれば、一方のデコーダだけで復号を行う。復号結果は、この後、ディスプレイプロセッサ６に渡される。なお、この場合、デコーダ５１は、デコード後の映像データと共に映像フォーマットを示す情報をデコード結果としてディスプレイプロセッサ６に渡す。 If the received video data is a high-definition video (in this case, 1080i), the decoders 51 and 52 share and decode the video data. For example, the screen is divided into upper and lower parts, and the upper half is decoded on the one hand and the lower half on the other hand. If the received video data is a standard video (here, 480i), decoding is performed by only one decoder. The decoding result is then passed to the display processor 6. In this case, the decoder 51 passes information indicating the video format together with the decoded video data to the display processor 6 as a decoding result.

ディスプレイプロセッサ６は、デコーダ５１，５２から渡された復号結果をそれぞれメモリ６４１，６４２に蓄積する。そして、メモリ６４１，６４２に蓄積された復号結果を読み出すことで、一の画面を構成する。この場合の読み出し方は、そのときの映像の種類、表示の態様によって異なる。 The display processor 6 stores the decoding results passed from the decoders 51 and 52 in the memories 641 and 642, respectively. Then, by reading the decoding results stored in the memories 641 and 642, one screen is configured. The reading method in this case differs depending on the video type and display mode at that time.

この時の映像が高精細映像（１０８０ｉ）の場合は、メモリ６４１およびメモリ６４２に蓄積された復号結果を組み合わせることで一の画面を構成する。この組み合わせは、スイッチ６２０によって、所定のタイミングで、映像データを読み出すメモリを切り替えることで実現する。例えば、画面上半分のデータを出力するときにはメモリ６４１から読み出しを行わせるように、また、画面下半分のデータを出力するときにはメモリ６４２から読み出しを行わせるように、スイッチ６２０を切り替える。 When the video at this time is a high-definition video (1080i), one screen is configured by combining the decoding results stored in the memory 641 and the memory 642. This combination is realized by switching the memory from which the video data is read at a predetermined timing by the switch 620. For example, the switch 620 is switched so that reading from the memory 641 is performed when data on the upper half of the screen is output, and reading is performed from the memory 642 when data at the lower half of the screen is output.

これに対しこの時の映像が標準映像（４８０ｉ）の場合は、デコーダ５１からのみ復号結果が出力される。ディスプレイプロセッサ６はこれをメモリ６４１に蓄積するとともに、これをそのまま読み出して一画面を構成する。この場合には、スイッチ６２０は常にメモリ６４１を選択した状態になっている。 On the other hand, when the video at this time is the standard video (480i), the decoding result is output only from the decoder 51. The display processor 6 stores this in the memory 641 and reads it out as it is to form one screen. In this case, the switch 620 is always in the state where the memory 641 is selected.

なお、スイッチ６２０の選択状態は、すなわち、このときの映像の種類は、以下のようにして判別されている。すなわち、デコーダ５１から出力され、メモリ６４１に格納されている復号結果中には、その映像の映像フォーマットを示す情報が含まれている。ディスプレイプロセッサ６内の判定部６２１がこの情報を読み出してその内容を判定することで、そのときの映像の種類を判別する。そして、その判別結果に応じて、スイッチ６２０が切り替わる。 Note that the selection state of the switch 620, that is, the type of video at this time is determined as follows. That is, the decoding result output from the decoder 51 and stored in the memory 641 includes information indicating the video format of the video. The determination unit 621 in the display processor 6 reads out this information and determines the content thereof, thereby determining the type of video at that time. Then, the switch 620 is switched according to the determination result.

従来の映像信号処理装置では、高精細映像を復号していないときには、一方のデコーダ、前述した例では、デコーダ５２を全く使用しておらず無駄になっていた。また、高精細映像の伝送が行われていないときには複数の４８０iまたは４８０ｐの映像信号が伝送されている可能性が高いにも関わらず、いずれか一方の映像しか見ることができないという問題があった。２つの映像を同時に見るためには図９に示した回路全体を２系統備える必要があり、コスト的に実現が困難であった。 In the conventional video signal processing apparatus, when high-definition video is not decoded, one decoder, in the above-described example, does not use the decoder 52 at all and is wasted. In addition, when high-definition video is not transmitted, there is a possibility that only one of the videos can be viewed even though a plurality of 480i or 480p video signals are likely transmitted. . In order to view two images at the same time, it is necessary to provide two systems of the entire circuit shown in FIG. 9, which is difficult to realize in terms of cost.

本発明は、デコーダの稼働率が高く、また、一画面で復数のデジタル映像を楽しむことが可能な映像信号処理装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a video signal processing apparatus that has a high decoder operation rate and that can enjoy a number of digital video images on a single screen.

本発明は上記目的を達成するためになされたものであり、高精細のデジタル映像信号または標準の複数種類のデジタル映像信号を含んで構成される入力信号に基づいて前記デジタル映像信号を再生し表示する映像信号表示装置であって、前記入力信号は、ＭＰＥＧ２に規定されているプロファイル及びレベル、または映像フォーマットを示す情報を含み、データ種別を識別するためのＩＤ番号をヘッダ部分に有するパケットから構成されるトランスポートストリームであって、前記複数種類のデジタル映像信号のうちの第１のデジタル映像信号を再生する第１の再生手段と、前記複数種類のデジタル映像信号のうち、前記第１のデジタル映像信号とは異なる第２のデジタル映像信号を再生する第２の再生手段と、前記第１のデジタル映像信号または前記第２のデジタル映像信号のいずれであるかを判別して、各デジタル映像信号を前記第１の再生手段または前記第２の再生手段に出力する分離手段と、前記分離手段は、前記トランスポートストリームから前記パケットを分離し、前記複数種類のデジタル映像信号を構成する手段であって、前記分離手段により分離された前記複数種類のデジタル映像信号を表示する表示手段とを備え、前記入力信号は、前記分離手段において前記第１のデジタル映像信号であるか前記第２のデジタル映像信号であるかを判別するための判別信号を含み、前記判別信号は、前記デジタル映像信号の前記プロファイル及びレベル、または映像フォーマットに対応する情報である映像関連情報を含み、前記第１のデジタル映像信号に対応する第１の映像関連情報と前記第２のデジタル映像信号に対応する第２の映像関連情報とが異なることを特徴とする映像信号表示装置が提供される。 The present invention has been made to achieve the above object, and reproduces and displays a digital video signal based on an input signal including a high-definition digital video signal or a plurality of standard digital video signals. A video signal display apparatus, wherein the input signal includes a profile and level defined in MPEG2 or information indicating a video format, and includes a packet having an ID number for identifying a data type in a header portion A first reproduction means for reproducing a first digital video signal of the plurality of types of digital video signals, and the first digital of the plurality of types of digital video signals. Second reproduction means for reproducing a second digital video signal different from the video signal; and the first digital video signal Or separating means for discriminating which of the second digital video signals and outputting each digital video signal to the first reproducing means or the second reproducing means, and the separating means, Means for separating the packets from a transport stream and constituting the plurality of types of digital video signals, comprising: display means for displaying the plurality of types of digital video signals separated by the separation unit; The signal includes a determination signal for determining whether the separation means is the first digital video signal or the second digital video signal, and the determination signal includes the profile of the digital video signal and A first video function corresponding to the first digital video signal, including video related information that is information corresponding to a level or a video format. Video signal display apparatus and the second image related information corresponding to the information and the second digital video signal are different from each other are provided.

本発明の映像信号処理装置によれば、受信する映像情報に応じて、柔軟に対応できる。また、稼働率が高く無駄の無いシステムを提供することができるという効果が得られる。 According to the video signal processing apparatus of the present invention, it is possible to flexibly cope with the received video information. In addition, it is possible to provide a system with a high operating rate and no waste.

さらには、複数のトランスポートストリームから任意に圧縮映像データを選択して復号できる。従って、異なる物理チャンネルや放送ネットワークを通じて送られてくる複数の映像を一度に処理できる。 Furthermore, it is possible to arbitrarily select and decode compressed video data from a plurality of transport streams. Therefore, it is possible to process a plurality of videos sent through different physical channels or broadcast networks at a time.

表示処理部が複数の映像を一画面上に同時に表示する構成をさらに備えた場合には、並行してデコードしている複数の映像を一画面上において一度に表示させることができる。 When the display processing unit further includes a configuration for simultaneously displaying a plurality of videos on one screen, the plurality of videos decoded in parallel can be displayed on one screen at a time.

本発明の実施の形態１における映像信号処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing apparatus in Embodiment 1 of this invention. 実施の形態１におけるデマルチプレクサの構成を示すブロック図である。3 is a block diagram illustrating a configuration of a demultiplexer according to Embodiment 1. FIG. 実施の形態１におけるディスプレイプロセッサの構成を示すブロック図である。3 is a block diagram illustrating a configuration of a display processor according to Embodiment 1. FIG. 本発明の実施の形態２における映像信号処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing apparatus in Embodiment 2 of this invention. 実施の形態２におけるデマルチプレクサの構成を示すブロック図である。6 is a block diagram illustrating a configuration of a demultiplexer according to Embodiment 2. FIG. 実施の形態２におけるディスプレイプロセッサの構成を示すブロック図である。6 is a block diagram illustrating a configuration of a display processor in Embodiment 2. FIG. 本発明の実施の形態３における映像信号処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing apparatus in Embodiment 3 of this invention. 本発明の実施の形態４における映像信号処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing apparatus in Embodiment 4 of this invention. 従来の映像信号処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional video signal processing apparatus. 従来のデマルチプレクサの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional demultiplexer. 従来のディスプレイプロセッサの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional display processor.

本発明の実施の形態を図面を用いて説明する。 Embodiments of the present invention will be described with reference to the drawings.

実施の形態１．本実施の形態１は、ＭＰＥＧ２（ＭｏｖｉｎｇＰｉｃｔｕｒｅＥｘｐｅｒｔｓＧｒｏｕｐＰｈａｓｅ２）に準拠した映像データを処理する映像信号処理装置である。特に本実施の形態においては、デコードに要する単位時間当たりの処理量の多い映像信号については複数のデコーダによって分担してデコードし、一方、デコードに要する単位時間当たりの処理量の少ない映像信号が複数含まれる場合はひとつひとつのデコーダで、それぞれ異なる映像信号をデコードすることを主な特徴としている。デコードに要する単位時間当たりの処理量は、基本的には画像の解像度が高いほど多い。しかし、この処理量は、解像度のみによって定まるものではなく、伝送時の伝送レート、圧縮方法などによっても異なるため、本実施の形態では、デコードする前においてはＭＰＥＧ２において規定されているプロファイル及びレベルに基づいて、またデコード後においては映像フォーマットに基づいて、分担の仕方をあらかじめ設定している。 Embodiment 1 FIG. The first embodiment is a video signal processing apparatus that processes video data in conformity with MPEG2 (Moving Picture Experts Group Phase 2). In particular, in the present embodiment, a video signal having a large processing amount per unit time required for decoding is decoded and shared by a plurality of decoders, while a plurality of video signals having a small processing amount per unit time required for decoding are provided. When included, the main feature is that each video signal is decoded by each decoder. The processing amount per unit time required for decoding is basically larger as the image resolution is higher. However, this processing amount is not determined only by the resolution, but also varies depending on the transmission rate at the time of transmission, the compression method, and the like. In this embodiment, before decoding, the processing amount is set to the profile and level defined in MPEG2. Based on this, and after decoding, the sharing method is preset based on the video format.

以下、実施の形態１を図１、図２および図３を用いて詳細に説明する。 Hereinafter, the first embodiment will be described in detail with reference to FIG. 1, FIG. 2, and FIG.

本実施の形態１の映像信号処理装置は、図１に示すとおり、デマルチプレクサ４、デコーダ５１，５２、ディスプレイプロセッサ６を備えて構成されている。なお、従来例と同じ機能構成部分には、同じ符号を付して説明を省略する。アンテナ１、チューナ２、復調器３は従来と同様である。 As shown in FIG. 1, the video signal processing apparatus according to the first embodiment includes a demultiplexer 4, decoders 51 and 52, and a display processor 6. In addition, the same code | symbol is attached | subjected to the same function structural part as a prior art example, and description is abbreviate | omitted. The antenna 1, the tuner 2 and the demodulator 3 are the same as in the prior art.

デマルチプレクサ４は、復調器３から入力されるトランスポートストリームのパケットに含まれている情報に基づいて、送られてきたデータの内容、例えば、映像であるか否か、また、映像の解像度等を判別し、それぞれを分離して出力するものである。ＭＰＥＧ２においては、パケットのヘッダ部分にパケットを識別するためのＩＤ番号が付与されている。また、各パケットの内容が、映像なのか、音声なのかといったことを識別するための情報として、ＩＤ＝０のパケットにはプログラムアソシエーションテーブルが、また、ＩＤ＝１のパケットにはプログラムマップテーブルが設けられている。デマルチプレクサ４は、このプログラムアソシエーションテーブル、プログラムマップテーブルに記載されている情報に基づいて、前述した判別を行うようになっている。また、デマルチプレクサ４が分離した映像データの構造は、ＭＰＥＧ２で規定された階層構造になっている。つまり、先頭に設けられたシーケンスヘッダやシーケンスエクステンションには、デコーダに要求される能力を規定したプロファイルおよびレベル、映像フォーマットを示す情報、例えば、横方向の画素数や走査線数が記述されている。 The demultiplexer 4 is based on the information included in the packet of the transport stream input from the demodulator 3, the content of the transmitted data, for example, whether it is a video, the resolution of the video, etc. Are separated and output separately. In MPEG2, an ID number for identifying a packet is assigned to the header portion of the packet. Further, as information for identifying whether the content of each packet is video or audio, a program association table is provided for a packet with ID = 0, and a program map table is provided for a packet with ID = 1. Is provided. The demultiplexer 4 performs the above-described determination based on information described in the program association table and the program map table. The structure of the video data separated by the demultiplexer 4 has a hierarchical structure defined by MPEG2. That is, the sequence header and sequence extension provided at the beginning describe the profile and level that define the capability required of the decoder, and information indicating the video format, for example, the number of pixels in the horizontal direction and the number of scanning lines. .

本実施の形態におけるデマルチプレクサ４は、具体的には、図２に示すとおり、分配器４００、スイッチ４０１を備えて構成されている。また、出力として、圧縮音声データ出力４０３、その他のデータ出力４０４、圧縮映像データ出力４０５，４０６を備えている。 Specifically, the demultiplexer 4 in the present embodiment includes a distributor 400 and a switch 401 as shown in FIG. As outputs, a compressed audio data output 403, other data outputs 404, and compressed video data outputs 405 and 406 are provided.

図２におけるスイッチ４０１は、出力４０５，４０６から出力される圧縮映像データを切り替えるためのものである。特に本実施の形態１においては、出力４０５，４０６からどのような圧縮映像データを出力するかは、実際には、ＭＰＥＧ２において規定されているプロファイル及びレベルに応じて、デマルチプレクサ４内においてあらかじめ設定されている。本実施の形態では、高精細映像の場合には、出力４０５と出力４０６との両方から同じ圧縮映像データを出力するようになっている。標準映像（４８０ｉ）や４８０ｐの映像が複数含まれる場合には、デマルチプレクサ４は、そのうちの２つを選んで、出力４０５，４０６から別々に出力するようになっている。なお、出力４０５はデコーダ５１に、一方、出力４０６はデコーダ５２に入力されている。 A switch 401 in FIG. 2 is for switching compressed video data output from the outputs 405 and 406. In particular, in the first embodiment, what kind of compressed video data is output from the outputs 405 and 406 is actually set in advance in the demultiplexer 4 in accordance with the profile and level defined in MPEG2. Has been. In the present embodiment, in the case of high definition video, the same compressed video data is output from both the output 405 and the output 406. When a plurality of standard videos (480i) and 480p videos are included, the demultiplexer 4 selects two of them and outputs them separately from the outputs 405 and 406. The output 405 is input to the decoder 51, while the output 406 is input to the decoder 52.

デコーダ５１，５２は、デマルチプレクサ４から入力された圧縮映像データをデコードするためのものである。このデコーダ５１，５２は、入力された圧縮映像データのシーケンスヘッダ等に記載されている映像フォーマットに応じて、デコードを施すデータ領域を自ら判断する機能を備えている。いずれの領域をデコードするかは、その映像の映像フォーマットに応じてあらかじめデコーダ５１，５２内において設定されている。具体的には、デコーダ５１は、高精細映像（本実施の形態では１０８０ｉあるいは７２０ｐ）が入力されてきた場合には、その上半分だけをデコードし、通常の標準画像が入力されてきた場合には全体をデコードするように設定されている。これに対し、デコーダ５２は、高精細映像が入力されてきた場合には、その下半分だけをデコードし、通常の標準画像が入力されてきた場合には全体をデコードするように設定されている。つまり、互いに同じ圧縮映像データが入力されるデコーダは、互いに分担してその圧縮映像データをデコードすることになるように、デコードを行う領域が設定されている。デコーダ５１，５２は、それぞれが少なくとも高精細映像の半分をデコードするのに必要且つ十分な能力を備えている。 The decoders 51 and 52 are for decoding the compressed video data input from the demultiplexer 4. The decoders 51 and 52 have a function of self-determining the data area to be decoded according to the video format described in the sequence header of the input compressed video data. Which area is to be decoded is preset in the decoders 51 and 52 in accordance with the video format of the video. Specifically, when a high-definition video (1080i or 720p in the present embodiment) is input, the decoder 51 decodes only the upper half and receives a normal standard image. Is set to decode the whole. On the other hand, the decoder 52 is set to decode only the lower half when a high-definition video is input, and to decode the whole when a normal standard image is input. . That is, the decoders to which the same compressed video data is input have a decoding area set so that the compressed video data is shared and decoded. Each of the decoders 51 and 52 has a necessary and sufficient capability for decoding at least half of the high-definition video.

なお、デコーダの能力（プロファイルおよびレベル）と、ＭＰＥＧ２に準拠した映像データとの対応関係は以下の通りである。すなわち、メインプロファイル＠メインレベルが４８０ｉの映像に対応する。メインプロファイル＠ハイレベル（１４４０）が４８０ｐの映像に対応する。メインプロファイル＠ハイレベルが高精細映像（１０８０ｉ、７２０ｐ）の映像に対応する。 The correspondence between the decoder capability (profile and level) and video data compliant with MPEG2 is as follows. That is, it corresponds to an image having a main profile @ main level of 480i. Main profile @ high level (1440) corresponds to a 480p video. Main profile @ high level corresponds to high definition video (1080i, 720p).

デコーダ５１，５２は、デコード結果をディスプレイプロセッサ６に出力するが、このデコード結果には、デコード後の映像データの他に、前述したシーケンスヘッダ等に含まれていた映像フォーマットも含まれている。 The decoders 51 and 52 output the decoding result to the display processor 6. The decoding result includes the video format included in the above-described sequence header and the like in addition to the decoded video data.

ディスプレイプロセッサ６は、デコーダ５１，５２からのデコード結果を受け取り、このデコード結果に含まれている映像データによって一つの画面を構成するものである。ディスプレイプロセッサ６は、図３に示すとおり、メモリ６４１，６４２、判定部６２１、スイッチ６２０、フィルタ６５０，６５１を備えて構成されている。 The display processor 6 receives the decoding results from the decoders 51 and 52, and constitutes one screen by the video data included in the decoding results. As shown in FIG. 3, the display processor 6 includes memories 641 and 642, a determination unit 621, a switch 620, and filters 650 and 651.

メモリ６４１は、デコーダ５１から送られてきたデコード結果を蓄積するものである。メモリ６４２は、デコーダ５２から送られてきたデコード結果を蓄積するものである。 The memory 641 stores the decoding result sent from the decoder 51. The memory 642 accumulates the decoding result sent from the decoder 52.

判定部６２１およびスイッチ６２０は、メモリ６４１，６４２に蓄積されたデコード結果に含まれている映像フォーマットに応じてそのとき読み出すデータの出所（メモリ６４１、メモリ６４２）を切り替えるものである。この判定部６２１等の動作の仕方によって一画面の構成の仕方、例えば、画面全体に一つの映像を表示するか、あるいは、一画面を左右二つに分けてそれぞれの領域に異なる映像を表示させるか、といったことが決定されることになる。これらの動作の仕方、つまり、スイッチ６２０の切り替えは、映像フォーマットに応じてあらかじめディスプレイプロセッサ６内において設定されている。 The determination unit 621 and the switch 620 switch the source (memory 641 and memory 642) of data to be read at that time according to the video format included in the decoding results stored in the memories 641 and 642. Depending on how the determination unit 621 and the like operate, one screen is configured, for example, one image is displayed on the entire screen, or one screen is divided into two left and right to display different images in the respective areas. It will be decided. These operation methods, that is, switching of the switch 620 is preset in the display processor 6 in accordance with the video format.

フィルタ６５０，６５１は、映像データの画素補間を行うものである。これらフィルタ６５０，６５１によって画素補間を行うことで、映像データの解像度が表示装置の解像度と異なっている場合でも、表示装置の画面全体に映像を表示させることができる。 Filters 650 and 651 perform pixel interpolation of video data. By performing pixel interpolation using these filters 650 and 651, video can be displayed on the entire screen of the display device even when the resolution of the video data is different from the resolution of the display device.

特許請求の範囲において言う「分離部」とは、本実施の形態においてはデマルチプレクサ４に相当する。「デコード部」はデコーダ５１，５２に相当する。「表示処理部」はディスプレイプロセッサ６に相当する。「多重化圧縮映像信号」とはトランスポートストリームに相当する。「出力ポート」とは、デマルチプレクサ４の出力４０５，４０６に相当する。「復号映像データ」とは、デコーダ５１，５２の出力するデコード結果に相当する。 The “separator” in the claims corresponds to the demultiplexer 4 in the present embodiment. The “decoding unit” corresponds to the decoders 51 and 52. The “display processing unit” corresponds to the display processor 6. The “multiplexed compressed video signal” corresponds to a transport stream. The “output port” corresponds to the outputs 405 and 406 of the demultiplexer 4. “Decoded video data” corresponds to a decoding result output from the decoders 51 and 52.

次に動作を説明する。 Next, the operation will be described.

アンテナ１によって受信されたＲＦ信号がチューナ２に出力される。但し、アンテナ１が衛星放送アンテナの場合には、その衛星放送アンテナに付属するコンバータからのＩＦ信号がチューナ２に出力される。チューナ２ではこのＲＦ信号あるいはＩＦ信号に対して周波数選択処理、すなわち、選局が行なわれる。そして、取り出された信号は、復調器３によってトランスポートストリームに復元される。そして、このトランスポートストリームは、デマルチプレクサ４の入力４０２へ出力されることになる。 An RF signal received by the antenna 1 is output to the tuner 2. However, when the antenna 1 is a satellite broadcast antenna, an IF signal from a converter attached to the satellite broadcast antenna is output to the tuner 2. The tuner 2 performs frequency selection processing, that is, channel selection, on the RF signal or IF signal. The extracted signal is restored to a transport stream by the demodulator 3. This transport stream is output to the input 402 of the demultiplexer 4.

デマルチプレクサ４は、復調器３から入力されたトランスポートストリームのパケットから映像データ、音声データ等を分離する。分離された各データは、分配器４００によって振り分けられて、それぞれに対応する出力４０３，４０４等から出力される。この場合、圧縮映像データについては、さらに、その圧縮映像データのプロファイルおよびレベルに応じてスイッチ４０１が切り替わることで、出力４０５，４０６から出力する圧縮映像データが切り替えられる。具体的には、データが高精細映像の場合には、出力４０５と出力４０６との両方から同じ圧縮映像データを出力する。一方、標準映像（４８０ｉ）や４８０ｐの映像が複数含まれる場合には、デマルチプレクサ４は、そのうちの２つを選んで、出力４０５，４０６から別々に出力する。この場合、デマルチプレクサ４が分離した映像データの構造は、ＭＰＥＧ２で規定された階層構造になっており、シーケンスヘッダやシーケンスエクステンションには、プロファイル及びレベル、映像フォーマットを示す情報（例えば、横方向の画素数や走査線数、アスペクト比、フレームレート、インタレース／プログレッシブ）等が記述されている。 The demultiplexer 4 separates video data, audio data, and the like from the transport stream packet input from the demodulator 3. Each separated data is distributed by the distributor 400 and output from the corresponding outputs 403, 404, and the like. In this case, for the compressed video data, the switch 401 is switched according to the profile and level of the compressed video data, so that the compressed video data output from the outputs 405 and 406 is switched. Specifically, when the data is a high definition video, the same compressed video data is output from both the output 405 and the output 406. On the other hand, when a plurality of standard videos (480i) and 480p videos are included, the demultiplexer 4 selects two of them and outputs them separately from the outputs 405 and 406. In this case, the structure of the video data separated by the demultiplexer 4 has a hierarchical structure defined by MPEG2, and the sequence header and sequence extension include information indicating the profile, level, and video format (for example, horizontal direction). The number of pixels, the number of scanning lines, aspect ratio, frame rate, interlace / progressive, etc. are described.

デコーダ５１，５２は、そのときデマルチプレクサ４から入力された映像データのシーケンスヘッダ等を確認することでその映像の映像フォーマットを確認する。そして、その映像フォーマットに応じてあらかじめ設定されている領域のみをデコードする。高精細映像が入力されている場合、デコードすることを設定されている領域はデコーダ５１とデコーダ５２とで互いに異なっている。従って、結果として、デコーダ５１とデコーダ５２とは互いに分担して高精細映像の全体をデコードすることになる。デコーダ５１，５２は、このデコード後の映像データおよび映像フォーマット等を含んだデコード結果を、ディスプレイプロセッサ６へ出力する。 The decoders 51 and 52 confirm the video format of the video by checking the sequence header of the video data input from the demultiplexer 4 at that time. Then, only the area set in advance according to the video format is decoded. When high-definition video is input, areas set to be decoded are different between the decoder 51 and the decoder 52. Therefore, as a result, the decoder 51 and the decoder 52 share each other and decode the entire high-definition video. The decoders 51 and 52 output the decoding result including the decoded video data and the video format to the display processor 6.

ディスプレイプロセッサ６は、デコーダ５１，５２から入力されたデコード結果を、それぞれメモリ６４１とメモリ６４２に蓄積する。ディスプレイプロセッサ６の判定部６２１はデコード結果に含まれていた映像フォーマットを判定し、その判定結果に応じて所定のタイミングでスイッチ６２０を切り替えることで一つの映像を構成する。すなわち、元の映像が一つの高精細映像であった場合、従来例と同じように、スイッチ６２０を１フィールドの半分の位置で切り替えてひとつの画面を構成する。一方、デコーダ５１とデコーダ５２が別々の映像を復号している場合は、スイッチ６２０を１ラインの半分の位置で切り替える。これにより、一つの画面の右半分の領域と左半分の領域とに分け、領域ごとに異なる映像を表示させることができる。なお、図には示していない操作部においてユーザによる選択指示を受け付けた場合には、複数の映像のうちいずれか選択された映像だけを表示する。 The display processor 6 stores the decoding results input from the decoders 51 and 52 in the memory 641 and the memory 642, respectively. The determination unit 621 of the display processor 6 determines a video format included in the decoding result, and configures one video by switching the switch 620 at a predetermined timing according to the determination result. That is, when the original video is one high-definition video, the switch 620 is switched at a half position of one field to configure one screen as in the conventional example. On the other hand, when the decoder 51 and the decoder 52 are decoding different videos, the switch 620 is switched at a half position of one line. Thereby, it can divide | segment into the area | region of the right half and the area | region of the left half of one screen, and can display a different image | video for every area | region. Note that when a selection instruction from the user is received in an operation unit (not shown), only one of the plurality of videos selected is displayed.

２つの映像信号を一画面の左右に表示した場合、映像データとディスプレイの解像度とがマッチしないこともある。例えば、水平１９２０画素・垂直１０８０ラインの高精細ディスプレイに、水平７２０画素・垂直４８０ラインで構成される標準映像を２つ表示させる場合、画面いっぱいには表示されない。しかし、フィルタ６５０，６５１によって画素補間を行えば画面全体に表示できる。デコーダが復号しているのが高精細映像である場合、フィルタ６５０，６５１は無効状態となる。しかし、一画面全体に１つの標準映像を表示する場合、あるいは、一画面に２つの標準映像を左右に並べて表示する場合等には、フィルタ６５０等が画素補間を行うことで、入力された標準映像を１９２０×１０８０の画像に変換する。 When two video signals are displayed on the left and right of one screen, the video data and the resolution of the display may not match. For example, when two standard images composed of horizontal 720 pixels and vertical 480 lines are displayed on a high-definition display having horizontal 1920 pixels and vertical 1080 lines, they are not displayed on the full screen. However, if pixel interpolation is performed by the filters 650 and 651, the image can be displayed on the entire screen. If the decoder is decoding high-definition video, the filters 650 and 651 are disabled. However, when one standard video is displayed on the entire screen, or when two standard videos are displayed side by side on the same screen, the input standard is obtained by the pixel interpolation by the filter 650 or the like. The video is converted into a 1920 × 1080 image.

一度に２つ以上の映像を表示する場合には、音声についてはユーザによる選択を受け付け、選択された映像の圧縮音声データのみを分配器４００が分離し音声データ出力４０３から出力する。 When two or more videos are displayed at a time, selection by the user is accepted for audio, and only the compressed audio data of the selected video is separated and output from the audio data output 403 by the distributor 400.

以上説明した本実施の形態１の映像信号処理装置によれば、デコードに要する単位時間当たりの処理量が大きい映像信号のときは複数のデコーダを使って復号し、デコードに要する単位時間当たりの処理量が小さい映像信号が複数含まれる場合は、ひとつひとつのデコーダで、それぞれの映像信号を復号する。また、ディスプレイプロセッサは単一または複数の復号映像信号を一つの画面上に、一つまたは画面を分割して表示できる。従って、デコーダ等をより有効に活用できる。 According to the video signal processing apparatus of the first embodiment described above, when a video signal having a large processing amount per unit time required for decoding is decoded using a plurality of decoders, processing per unit time required for decoding is performed. When a plurality of video signals having a small amount are included, each video signal is decoded by each decoder. In addition, the display processor can display one or a plurality of decoded video signals on one screen or one or a divided screen. Therefore, a decoder or the like can be used more effectively.

本実施の形態では各デコーダについてデコードする領域をあらかじめ設定しておくことで、各デコーダは互いに連絡を取り合うことなく分担してデコードを行っていた。しかし、分担の仕方は、本実施の形態に限定されるものではない。例えば、独立した制御部を設け、該制御部が映像フォーマットを判定した上で、各デコーダにデコードを担当させる領域をその都度指示するようにしてもよい。 In the present embodiment, by setting the decoding area for each decoder in advance, each decoder performs the decoding without sharing each other. However, the sharing method is not limited to the present embodiment. For example, an independent control unit may be provided, and after the control unit determines the video format, an area to be assigned to each decoder for decoding may be indicated each time.

実施の形態２．本実施の形態２は、４つのデコーダを備え、これらを映像データのプロファイル及びレベル、映像フォーマット等に応じて使い分けることを主な特徴としている。本実施の形態２の構成は、デコーダを４つ備えていることに対応して、デマルチプレクサ４の出力、ディスプレイプロセッサ６内のメモリ等が４系統に分かれている点を除き、実施の形態１と同様である。従って、以下の説明は実施の形態１とは異なる点を中心に行う。 Embodiment 2. FIG. The main feature of the second embodiment is that it includes four decoders and uses them according to the profile and level of video data, the video format, and the like. The configuration of the second embodiment corresponds to the provision of four decoders, except that the output of the demultiplexer 4 and the memory in the display processor 6 are divided into four systems. It is the same. Therefore, the following description will be focused on points different from the first embodiment.

図４は、実施の形態２における映像信号処理装置の概要を示すブロック図である。図５は、本実施の形態２におけるデマルチプレクサ４の構成を示すブロック図である。図６は、実施の形態２のディスプレイプロセッサ６の構成を示すブロック図である。図４において５１，５２，５３，５４はデコーダである。図５において、４００は、ａ，ｂ，ｃ，ｄ４系統の出力を備えた分配器である。４０１は、系統ａ，ｂ，ｃ，ｄから出力されたデータのうち、出力４０５，４０６，４０７，４０８から出力させる圧縮映像データを切り替えるスイッチである。このスイッチ４０１の設定状態は、プロファイル及びレベルに応じてあらかじめ決定されており、具体的には、表１に示したとおりとなっている。図６において、６３１，６３２，６３３，６３４はデコーダからのデコード結果入力、６４１，６４２，６４３，６４４はメモリ、６６１，６６２はスイッチ、６７１，６７２はメモリである。 FIG. 4 is a block diagram showing an outline of the video signal processing apparatus according to the second embodiment. FIG. 5 is a block diagram showing a configuration of the demultiplexer 4 in the second embodiment. FIG. 6 is a block diagram illustrating a configuration of the display processor 6 according to the second embodiment. In FIG. 4, reference numerals 51, 52, 53 and 54 denote decoders. In FIG. 5, reference numeral 400 denotes a distributor having outputs of a, b, c, and d4 systems. Reference numeral 401 denotes a switch for switching compressed video data to be output from the outputs 405, 406, 407, and 408 among the data output from the systems a, b, c, and d. The setting state of the switch 401 is determined in advance according to the profile and the level, and specifically, as shown in Table 1. In FIG. 6, 631, 632, 633, and 634 are decoding result inputs from the decoder, 641, 642, 643, and 644 are memories, 661 and 662 are switches, and 671 and 672 are memories.

デマルチプレクサ４は、圧縮映像データの出力を４系統（ａ，ｂ，ｃ，ｄ）備えている点を除き、基本的には実施の形態１と同様のものである。 The demultiplexer 4 is basically the same as that of the first embodiment except that it includes four systems (a, b, c, d) for outputting compressed video data.

デマルチプレクサ４では、内部の分配器４００およびスイッチ４０１が連携して作動することで、所定の圧縮映像データをあらかじめ定められた所定の系統から出力する。 In the demultiplexer 4, the internal distributor 400 and the switch 401 operate in cooperation to output predetermined compressed video data from a predetermined system.

分離された圧縮映像データが一つの高精細映像についてのものであれば、分配器４００はこれを系統ａに出力する。スイッチ４０１の状態は、表１に示すとおり、入力される映像のフォーマットに応じて変化する。表１に示されているとおり、この場合には、出力４０５，４０６，４０７，４０８のすべてに系統ａの圧縮映像データを出力させる。 If the separated compressed video data is for one high-definition video, distributor 400 outputs this to system a. As shown in Table 1, the state of the switch 401 changes according to the format of the input video. As shown in Table 1, in this case, all the outputs 405, 406, 407, and 408 output the compressed video data of the system a.

分離された圧縮映像データが２つの４８０ｐの線順次映像についてのものであれば、分配器４００は一方の圧縮映像データを系統ａに、また他方の圧縮映像データを系統ｃに出力する。この場合、表１に示されているとおり、スイッチ４０１は系統ａに入力された圧縮映像データを出力４０５，４０６に、また、系統ｃに入力された圧縮映像データを出力４０７，４０８に出力させる。 If the separated compressed video data is for two 480p line-sequential videos, distributor 400 outputs one compressed video data to system a and the other compressed video data to system c. In this case, as shown in Table 1, the switch 401 outputs the compressed video data input to the system a to the outputs 405 and 406, and the compressed video data input to the system c to the outputs 407 and 408. .

分離された圧縮映像データが一つの４８０ｐの線順次映像についてのものと２つの標準映像についてのものとであれば、分配器４００は、系統ａに４８０ｐの線順次映像の圧縮映像データを、また系統ｃには一方の標準映像の圧縮映像データを、系統ｄには他方の標準映像の圧縮映像データを出力する。この場合、表１に示されているとおり、スイッチ４０１は系統ａに入力された４８０ｐの線順次映像の圧縮映像データを出力４０５，４０６に出力させる。また、系統ｃに入力された４８０ｉの標準映像信号を出力４０７に、また、系統ｄに入力された４８０ｉの標準映像の圧縮映像データを出力４０８に出力させる。 If the separated compressed video data is for one 480p line-sequential video and two standard videos, the distributor 400 sends the compressed video data of 480p line-sequential video to the system a, The compressed video data of one standard video is output to the system c, and the compressed video data of the other standard video is output to the system d. In this case, as shown in Table 1, the switch 401 causes the output 405 and 406 to output the compressed video data of the 480p line-sequential video input to the system a. In addition, the standard video signal of 480i input to the system c is output to the output 407, and the compressed video data of the standard video of 480i input to the system d is output to the output 408.

分離された圧縮映像データが４つの標準映像についてのものであれば、分配器４００は、系統ａ、ｂ、ｃ、ｄのそれぞれに標準映像の圧縮映像データを１つずつ割り当てて出力する。この場合、表１に示されているとおり、スイッチ４０１は系統ａに入力された標準映像の圧縮映像データを出力４０５に出力させる。同様に、系統ｂに入力された標準映像の圧縮映像データを出力４０６に、系統ｃに入力された標準映像の圧縮映像データを出力４０７に、また、系統ｄに入力された標準映像の圧縮映像データを出力４０８に出力させる。 If the separated compressed video data is for four standard videos, distributor 400 assigns and outputs one standard video compressed video data to each of systems a, b, c, and d. In this case, as shown in Table 1, the switch 401 causes the output 405 to output the compressed video data of the standard video input to the system a. Similarly, the compressed video data of the standard video input to the system b is output to the output 406, the compressed video data of the standard video input to the system c is output to the output 407, and the compressed video of the standard video input to the system d is also output. Data is output to output 408.

出力４０５，４０６，４０７，４０８から出力された圧縮映像データはそれぞれデコーダ５１，５２，５３，５４に入力され、ここで復号される。この場合、出力４０５に出力された圧縮映像データはデコーダ５１に、出力４０６に出力された圧縮映像データはデコーダ５２に、出力４０７に出力された圧縮映像データはデコーダ５３に、出力４０８に出力された圧縮映像データはデコーダ５４に入力されている。 The compressed video data output from the outputs 405, 406, 407, and 408 are input to the decoders 51, 52, 53, and 54, respectively, where they are decoded. In this case, the compressed video data output to the output 405 is output to the decoder 51, the compressed video data output to the output 406 is output to the decoder 52, and the compressed video data output to the output 407 is output to the decoder 53 and the output 408. The compressed video data is input to the decoder 54.

この場合、各デコーダ間における復号する領域の分担は、以下のようになっている。圧縮映像データが高精細映像についてのものである場合、垂直方向について映像を４分割し、各区分をデコーダ５１，５２，５３，５４が一つずつ分担する。また、４８０ｐ線順次映像についてのものである場合、垂直方向について映像を２分割し、ひとつのデコーダが上半分を、他方のデコーダが下半分を受け持つように分担する。各デコーダがいずれの区分をデコードするかは、各デコーダ内において映像フォーマットに応じてあらかじめ設定されている。なお、ひとつひとつのデコーダは、１０８０ｉの映像の４分の１を復号する能力があれば、標準映像信号（４８０ｉ）についても余裕を持って復号できる。このようにして復号された映像データは、ディスプレイプロセッサ６へ出力される。 In this case, the division of the decoding area among the decoders is as follows. When the compressed video data is for a high-definition video, the video is divided into four in the vertical direction, and the decoders 51, 52, 53, and 54 share each division one by one. Also, in the case of 480p line sequential video, the video is divided into two in the vertical direction, with one decoder serving the upper half and the other decoder serving the lower half. Which section each decoder decodes is preset in accordance with the video format in each decoder. Each decoder can decode the standard video signal (480i) with a margin as long as it has the ability to decode a quarter of the 1080i video. The video data decoded in this way is output to the display processor 6.

ディスプレイプロセッサ６は４つのデコーダ５１，５２，５３，５４から入力されたデコード結果から、元の映像フォーマットに沿って画面を構成する。以下ディスプレイプロセッサ６内部での動作を図６を用いて詳細に述べる。 The display processor 6 configures a screen according to the original video format from the decoding results input from the four decoders 51, 52, 53, and 54. Hereinafter, the operation in the display processor 6 will be described in detail with reference to FIG.

ディスプレイプロセッサ６の入力６３１にはデコーダ５１の出力するデコード結果が入力されており、入力されたデータはメモリ６４１に蓄積される。同様に、デコーダ５２のデコード結果は、入力６３２を通じてメモリ６４２に蓄積される。デコーダ５３のデコード結果は、入力６３３を通じてメモリ６４３に蓄積される。デコーダ５４のデコード結果は、入力６３４を通じてメモリ６４４に蓄積される。 The decoding result output from the decoder 51 is input to the input 631 of the display processor 6, and the input data is stored in the memory 641. Similarly, the decoding result of the decoder 52 is stored in the memory 642 through the input 632. The decoding result of the decoder 53 is stored in the memory 643 through the input 633. The decoding result of the decoder 54 is stored in the memory 644 through the input 634.

ディスプレイプロセッサ６は、この時入力されている映像の映像フォーマットに応じてスイッチ６６１，６６２，６２０を切り替えることで一つの画面を構成する。スイッチ６６１，６６２，６２０の設定内容を表２に示した。 The display processor 6 configures one screen by switching the switches 661, 662, and 620 according to the video format of the video input at this time. Table 2 shows the setting contents of the switches 661, 662, and 620.

例えば、この時の映像データが高精細映像についてのものであれば、メモリ６４１には、一つの画像の上側４分の１が蓄積されている。同様に、メモリ６４２，６４３，６４４にも、一つの画像の４分の１ずつが順に蓄積されている。従って、スイッチ６６１をメモリ６４１からメモリ６４２へデータが連続するように切り替えることで、画面の上半分を構成する。そして、構成した上半分の画像をメモリ６７１に蓄積する。同様に、スイッチ６６２をメモリ６４３からメモリ６４４へデータが連続するように切り替えることで、画面の下半分を構成する。そして、構成した下半分の画像をメモリ６７２に蓄積する。さらに、スイッチ６２０を実施の形態１と同様に、フィールドの半分の位置で切り替えることで一画面を構成する。スイッチ６６１，６６２，６２の切り替えは、デコード結果に含まれている映像フォーマットを判定部６２１が判定した結果に基づいて行われる。 For example, if the video data at this time is for high-definition video, the upper quarter of one image is stored in the memory 641. Similarly, in the memories 642, 643, and 644, one-fourth of one image is sequentially stored. Therefore, the upper half of the screen is configured by switching the switch 661 so that data is continuous from the memory 641 to the memory 642. Then, the constructed upper half image is stored in the memory 671. Similarly, the lower half of the screen is configured by switching the switch 662 from the memory 643 to the memory 644 so that data is continuous. The constructed lower half image is stored in the memory 672. Further, similarly to the first embodiment, one screen is configured by switching the switch 620 at a half position of the field. The switches 661, 662, and 62 are switched based on the result of the determination unit 621 determining the video format included in the decoding result.

この時の映像データが２つの異なる４８０ｐ線順次映像についてのものであれば、画面を左右に二分割し、各映像を左右に並べて表示させる。この場合、一方の映像の上半分がメモリ６４１に、また、下半分がメモリ６４２に蓄積されている。従って、スイッチ６６１をフィールドの半分の位置で切り替えることで一画面を構成し、この構成した画面をメモリ６７１に蓄積する。他方の映像についても、上半分がメモリ６４３に、また、下半分がメモリ６４４に蓄積されている。従って、同様にスイッチ６６２をフィールドの半分の位置で切り替えることで一画面を構成し、この構成した映像をメモリ６７２に蓄積する。さらに、１ラインの半分の位置でスイッチ６２０を切り替えることで、メモリ６７１に蓄積された映像と、メモリ６７２に蓄積された映像とを、画面の左右に分けて表示する。 If the video data at this time is for two different 480p line sequential videos, the screen is divided into left and right, and each video is displayed side by side. In this case, the upper half of one video is stored in the memory 641 and the lower half is stored in the memory 642. Therefore, one screen is configured by switching the switch 661 at a half position of the field, and the configured screen is stored in the memory 671. As for the other video, the upper half is stored in the memory 643 and the lower half is stored in the memory 644. Accordingly, similarly, one screen is formed by switching the switch 662 at a half position of the field, and the constructed video is stored in the memory 672. Further, by switching the switch 620 at a position half of one line, the video stored in the memory 671 and the video stored in the memory 672 are displayed separately on the left and right sides of the screen.

この時の映像データが、１つの４８０ｐ線順次映像と２つの異なる４８０ｉ線順次映像との合計３つについてのものであれば、このうちの１つあるいは２つを選択して表示させる。映像を２つ表示させる場合には、画面を左右に二分割し、２つの映像を左右に並べて表示させる。この場合、４８０ｐの映像の上半分がメモリ６４１に、また、下半分がメモリ６４２に蓄積されている。従って、スイッチ６６１をフィールドの半分の位置で切り替えることで一映像を構成し、この構成した映像をメモリ６７１に蓄積する。２つの４８０ｉの映像については、一方がメモリ６４３に、また、他方がメモリ６４４に蓄積されている。従って、スイッチ６６２によってメモリ６４３とメモリ６４４とのいずれかを選択した状態にすることで、いずれか一方の映像のみを読み出してメモリ６７２に蓄積する。さらに、１ラインの半分の位置でスイッチ６２０を切り替えることで、メモリ６７１に蓄積された映像と、メモリ６７２に蓄積された映像とを、画面の左右に分けて表示する。この場合、メモリ６７２に蓄積された映像は、フィルタ６５１によって処理されることで４８０ｐに変換されて出力される。 If the video data at this time is for a total of three of one 480p line sequential video and two different 480i line sequential videos, one or two of them are selected and displayed. When two images are displayed, the screen is divided into left and right parts, and the two images are displayed side by side. In this case, the upper half of the 480p video is stored in the memory 641, and the lower half is stored in the memory 642. Accordingly, one image is formed by switching the switch 661 at a half position of the field, and the formed image is stored in the memory 671. As for two 480i videos, one is stored in the memory 643 and the other is stored in the memory 644. Therefore, by setting either the memory 643 or the memory 644 with the switch 662, only one of the videos is read and stored in the memory 672. Further, by switching the switch 620 at a position half of one line, the video stored in the memory 671 and the video stored in the memory 672 are displayed separately on the left and right sides of the screen. In this case, the video stored in the memory 672 is processed by the filter 651, converted into 480p, and output.

この時の映像データが４つの４８０ｉ標準映像についてのものである場合には、メモリ６４１，６４２，６４３，６４４にはそれぞれ一つの標準映像が蓄積されている。従って、この場合には、画面を上下左右の４分割し、それぞれの領域に映像を一つずつ表示させる。このような表示は、スイッチ６６１およびスイッチ６６２をそれぞれフィールド半分の位置で切り替えるとともに、スイッチ６２０を１ラインの半分で切り替えることで可能である。あるいは、逆にスイッチ６６１およびスイッチ６６２を１ラインの半分で切り替えるとともに、スイッチ６２０をフィールド半分で切り替えることでも可能である。 If the video data at this time is for four 480i standard videos, one standard video is stored in each of the memories 641, 642, 643, 644. Therefore, in this case, the screen is divided into upper, lower, left, and right, and one image is displayed in each area. Such a display can be performed by switching the switch 661 and the switch 662 at half the position of the field and switching the switch 620 at the half of one line. Or, conversely, the switch 661 and the switch 662 can be switched by half of one line, and the switch 620 can be switched by half of the field.

但し、上述したいずれの場合についてもユーザの選択に従って、いずれか１個の映像のみを表示させることが可能になっていることは言うまでもない。 However, it goes without saying that in any of the above cases, only one video can be displayed according to the user's selection.

実施の形態３．本実施の形態３は、デコーダのみならずデマルチプレクサも複数持つことによって、複数のトランスポートストリームからそれぞれ別個に映像データを取り出しさらにデコーダによって別々に復号している点が上述した実施の形態とは異なる。また、後述するスイッチ８によって、デマルチプレクサとデコーダとの対応関係を変更可能にしたことを特徴としている。以下、詳細に説明する。 Embodiment 3 FIG. The third embodiment is different from the above-described embodiment in that not only the decoder but also a plurality of demultiplexers are provided so that video data is separately extracted from a plurality of transport streams and further decoded by the decoder. Different. In addition, the correspondence between the demultiplexer and the decoder can be changed by a switch 8 described later. Details will be described below.

図７に実施の形態３をあらわすブロック図を示す。図７において、４１，４２はデマルチプレクサ、８はスイッチである。また、本実施の形態３における復調器３はひとつの物理チャンネルから２つのトランスポートストリームを出力できる能力を備えている。 FIG. 7 is a block diagram showing the third embodiment. In FIG. 7, 41 and 42 are demultiplexers, and 8 is a switch. Further, the demodulator 3 according to the third embodiment has a capability of outputting two transport streams from one physical channel.

ひとつの物理チャンネルに２つ以上のトランスポートストリームが含まれる場合は、復調器３は所定個数（この実施の形態では２つ）のトランスポートストリームを分離し、それぞれのトランスポートストリームを別々のデマルチプレクサ４１，４２へ出力する。このとき、デコードに要する単位時間の処理量の大きい高精細映像についてはデマルチプレクサ４１側へ出力する。実際には、復調器３内においてＭＰＥＧ２において規定されているプロファイル及びレベルに応じて出力先があらかじめ設定されており、その設定に従って出力先を選択している。 When two or more transport streams are included in one physical channel, the demodulator 3 separates a predetermined number (two in this embodiment) of transport streams, and separates each transport stream into a separate demultiplexer. Output to multiplexers 41 and 42. At this time, high-definition video having a large processing amount per unit time required for decoding is output to the demultiplexer 41 side. Actually, the output destination is preset in the demodulator 3 according to the profile and level defined in MPEG2, and the output destination is selected according to the setting.

デマルチプレクサ４１，４２は図１０に示される従来と同様のデマルチプレクサであり、それぞれ圧縮映像データを分離して出力する。 The demultiplexers 41 and 42 are demultiplexers similar to the conventional one shown in FIG. 10, and each outputs the compressed video data separately.

通常、スイッチ８は、デコーダ５２をデマルチプレクサ４１に接続している。但し、デコーダ５１から制御信号５０１が出力されているときだけは、デコーダ５２をデマルチプレクサ４２の側にデコーダ５２を接続するようにその状態が切り替わる。デマルチプレクサ４１の出力が高精細映像についての圧縮映像データであった場合、デコーダ５１は制御信号５０１を出力しない。従って、デコーダ５１およびデコーダ５２には、共に、デマルチプレクサ４１の出力である高精細映像の圧縮映像データが入力される。一方、デマルチプレクサ４１の出力が標準映像（４８０ｉ）についての圧縮映像データであった場合、デコーダ５１は制御信号５０１をスイッチ８に対して出力する。スイッチ８はこれに応じて、デマルチプレクサ４１の側に切り替わる。その結果、デコーダ５１にはデマルチプレクサ４１の出力が、一方、デコーダ５２にはデマルチプレクサ４２の出力が、入力されることになる。デコーダ５１，５２の出力は、これ以降、実施の形態１と同様に処理されて、映像出力７から出力される。 Normally, the switch 8 connects the decoder 52 to the demultiplexer 41. However, only when the control signal 501 is output from the decoder 51, the state is switched so that the decoder 52 is connected to the demultiplexer 42 side. When the output of the demultiplexer 41 is compressed video data for high-definition video, the decoder 51 does not output the control signal 501. Accordingly, both the decoder 51 and the decoder 52 are supplied with compressed video data of high-definition video that is the output of the demultiplexer 41. On the other hand, when the output of the demultiplexer 41 is compressed video data for the standard video (480i), the decoder 51 outputs a control signal 501 to the switch 8. In response to this, the switch 8 switches to the demultiplexer 41 side. As a result, the decoder 51 receives the output of the demultiplexer 41, while the decoder 52 receives the output of the demultiplexer 42. Thereafter, the outputs of the decoders 51 and 52 are processed in the same manner as in the first embodiment and output from the video output 7.

なお、特許請求の範囲において言う「切替手段」は、本実施の形態においては、デコーダ５１およびスイッチ８によって実現されている。 In the present embodiment, the “switching means” referred to in the claims is realized by the decoder 51 and the switch 8.

実施の形態４．本実施の形態４の映像信号処理装置は、チューナ、復調器、デマルチプレクサについても複数備えた例である。 Embodiment 4 FIG. The video signal processing apparatus according to the fourth embodiment is an example in which a plurality of tuners, demodulators, and demultiplexers are provided.

図８に実施の形態４をあらわすブロック図を示す。図８において２１，２２はチューナ、３１，３２は復調器であり、その外の部分は実施の形態３と同様の構成である。 FIG. 8 is a block diagram showing the fourth embodiment. In FIG. 8, reference numerals 21 and 22 denote tuners, 31 and 32 denote demodulators, and the other parts have the same configuration as that of the third embodiment.

複数の物理チャンネル（ＢＳとＣＳといったネットワークが異なる場合も含まれる）からの複数のトランスポートストリームを受け取る場合は、それぞれ、別々のチューナ、復調器、デマルチプレクサを経て複数（図では２つ）の圧縮映像データを得る。これ以降は実施の形態３と同様である。 When receiving a plurality of transport streams from a plurality of physical channels (including cases where the networks such as BS and CS are different), a plurality of (two in the figure) are passed through different tuners, demodulators, and demultiplexers, respectively. Get compressed video data. The subsequent steps are the same as in the third embodiment.

以上説明した実施の形態では、デマルチプレクサ、デコーダ等を２個あるいは４個備えていた。しかし、これらの個数は
これに限定されるものではない。 In the embodiment described above, two or four demultiplexers and decoders are provided. However, the number of these is not limited to this.

上述した実施の形態では、ＭＰＥＧ２に準拠した映像データを処理する装置について説明した。しかし、本発明の適用の対象となるのは、ＭＰＥＧ２に準拠した映像データを処理する装置に限られるものではない。また、一つの圧縮映像データに対して割り当てるデコーダの個数も上述した例に限定されるものではない。その圧縮映像データのデコードに要する単位時間当たりの処理量、デコーダの処理能力に応じて設定すればよい。 In the above-described embodiment, an apparatus for processing video data compliant with MPEG2 has been described. However, the application of the present invention is not limited to apparatuses that process video data compliant with MPEG2. Further, the number of decoders assigned to one compressed video data is not limited to the above example. What is necessary is just to set according to the processing amount per unit time required for the decoding of the compressed video data, and the processing capacity of the decoder.

１アンテナ、２チューナ、３復調器、４デマルチプレクサ、６ディスプレイプロセッサ、８スイッチ、２１，２２チューナ、３１，３２復調器、４１，４２デマルチプレクサ、５１，５２，５３，５４デコーダ、４００分配器、４０１スイッチ、６２０スイッチ、６２１判定部、６４１，６４２，６４３，６４４，６７１，６７２メモリ、６６１，６６２スイッチ、６５０，６５１フィルタ。 1 antenna, 2 tuner, 3 demodulator, 4 demultiplexer, 6 display processor, 8 switch, 21 and 22 tuner, 31, 32 demodulator, 41, 42 demultiplexer, 51, 52, 53, 54 decoder, 400 distributor , 401 switch, 620 switch, 621 determination unit, 641, 642, 643, 644, 671, 672 memory, 661, 662 switch, 650, 651 filter.

Claims

A video signal display device that reproduces and displays the digital video signal based on an input signal that includes a high-definition digital video signal or a plurality of standard digital video signals,
The input signal is a transport stream that includes information indicating a profile and level defined in MPEG2 or a video format, and includes a packet having an ID number for identifying a data type in a header portion,
First reproducing means for reproducing a first digital video signal of the plurality of types of digital video signals;
Second reproduction means for reproducing a second digital video signal different from the first digital video signal among the plurality of types of digital video signals;
Determining whether the first digital video signal or the second digital video signal;
Separating means for outputting each digital video signal to the first reproducing means or the second reproducing means;
The separation means is means for separating the packet from the transport stream and configuring the plurality of types of digital video signals,
Display means for displaying the plurality of types of digital video signals separated by the separation means,
The input signal includes a determination signal for determining whether the separation means is the first digital video signal or the second digital video signal;
The determination signal includes video-related information that is information corresponding to the profile and level of the digital video signal, or a video format,
The video signal display device, wherein the first video related information corresponding to the first digital video signal and the second video related information corresponding to the second digital video signal are different.

A video signal display method for reproducing and displaying the digital video signal based on a high-definition digital video signal or an input signal including a plurality of standard digital video signals,
The input signal is a transport stream that includes information indicating a profile and level defined in MPEG2 or a video format, and includes a packet having an ID number for identifying a data type in a header portion,
Separating the packet from the transport stream of the plurality of types of digital video signals, and playing back the configured first digital video signal in a first playback means;
Of the plurality of types of digital video signals, the packet is separated from the transport stream, and a second digital video signal different from the configured first digital video signal is played back by a second playback means,
Displaying an image corresponding to the first digital video signal or the second digital video signal,
When reproducing the first digital video signal or the second digital video signal, determining whether the first digital video signal or the second digital video signal;
Based on the result of the determination, each digital video signal is output to the first reproduction means or the second reproduction means,
The input signal includes a determination signal for determining whether the input signal is the first digital video signal or the second digital video signal;
The determination signal includes video-related information that is information corresponding to the profile and level of the digital video signal, or a video format,
A video signal display method, wherein the first video related information corresponding to the first digital video signal and the second video related information corresponding to the second digital video signal are different.