JP2010187298A - Band pass delta/sigma a/d converter - Google Patents

Band pass delta/sigma a/d converter Download PDF

Info

Publication number
JP2010187298A
JP2010187298A JP2009031270A JP2009031270A JP2010187298A JP 2010187298 A JP2010187298 A JP 2010187298A JP 2009031270 A JP2009031270 A JP 2009031270A JP 2009031270 A JP2009031270 A JP 2009031270A JP 2010187298 A JP2010187298 A JP 2010187298A
Authority
JP
Japan
Prior art keywords
circuit
signal
converter
resonance
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009031270A
Other languages
Japanese (ja)
Inventor
Naohisa Takayama
直久 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009031270A priority Critical patent/JP2010187298A/en
Publication of JP2010187298A publication Critical patent/JP2010187298A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Networks Using Active Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To upgrade the sensitivity of a receiver as a whole by enhancing an S/N in a reception signal band even if signals different in center frequency are received. <P>SOLUTION: A band pass delta/sigma A/D converter includes: an integration circuit 2 for integrating a differential signal outputted from a subtractor 1; a quantizer 3 for quantizing the differential signal integrated by the integration circuit 2; a D/A converter 4 for converting the quantized signal outputted from the quantizer 3 into an analog signal; and a differentiation circuit 5 for differentiating the analog signal outputted from the D/A converter 4 and outputting a result of the differentiation to the subtractor 1 as a feedback signal. A switching circuit 7 switches a resonant frequency of a resonance circuit 6 constituted of the integration circuit 2 and the differentiation circuit 5. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、受信信号帯域において、バンドパスフィルタの機能を有するバンドパス・デルタシグマＡ／Ｄ変換器に関するものである。   The present invention relates to a bandpass delta sigma A / D converter having a function of a bandpass filter in a reception signal band.

従来のバンドパス・デルタシグマＡ／Ｄ変換器が取り扱う受信信号の伝送速度は、予めシステム上で設定された１種類の伝送速度であり、受信信号の伝送速度が変更された場合には、その受信信号を取り扱うことができない。
従来のバンドパス・デルタシグマＡ／Ｄ変換器は、例えば、以下の特許文献１に開示されている。 The transmission rate of the received signal handled by the conventional bandpass delta-sigma A / D converter is one type of transmission rate set in advance on the system. When the transmission rate of the received signal is changed, The received signal cannot be handled.
A conventional bandpass delta-sigma A / D converter is disclosed in, for example, Patent Document 1 below.

図７は特許文献１に開示されているバンドパス・デルタシグマＡ／Ｄ変換器を示す構成図である。
図７のバンドパス・デルタシグマＡ／Ｄ変換器では、ＢＰ（バンドパス）フィルタ内には係数がなく、ＢＰフィルタ外の係数バッファにおいても、係数値が固定である。
このことは、図７のバンドパス・デルタシグマＡ／Ｄ変換器の共振周波数が固定であることを意味している。 FIG. 7 is a block diagram showing a bandpass delta sigma A / D converter disclosed in Patent Document 1. In FIG.
In the bandpass / delta sigma A / D converter of FIG. 7, there is no coefficient in the BP (bandpass) filter, and the coefficient value is fixed in the coefficient buffer outside the BP filter.
This means that the resonance frequency of the bandpass delta sigma A / D converter of FIG. 7 is fixed.

図７のバンドパス・デルタシグマＡ／Ｄ変換器では、共振周波数が固定であるため、受信信号の中心周波数が共振周波数と一致する場合には、ノイズシェーピングによって、受信信号帯域においてＳＮ比（信号対雑音比）が上がり、バンドパスフィルタとして機能を有することになる。
したがって、バンドパス・デルタシグマＡ／Ｄ変換器を含む受信機全体の感度を上げることができる。 In the bandpass delta sigma A / D converter of FIG. 7, since the resonance frequency is fixed, when the center frequency of the reception signal matches the resonance frequency, the SN ratio (signal) in the reception signal band is obtained by noise shaping. (Noise ratio) is increased, and a function as a band pass filter is obtained.
Therefore, the sensitivity of the entire receiver including the bandpass delta sigma A / D converter can be increased.

特開平７−１８３８０６号公報（図１）Japanese Unexamined Patent Publication No. 7-183806 (FIG. 1)

従来のバンドパス・デルタシグマＡ／Ｄ変換器は以上のように構成されているので、中心周波数が共振周波数と異なる受信信号を受信すると、受信信号帯域におけるＳＮ比が劣化して、バンドパスフィルタとして機能を十分に発揮することができず、受信機全体の感度を最適化することができないなどの課題があった。   Since the conventional bandpass delta-sigma A / D converter is configured as described above, when a reception signal having a center frequency different from the resonance frequency is received, the SN ratio in the reception signal band deteriorates, and the bandpass filter As a result, the function cannot be fully exhibited, and the sensitivity of the entire receiver cannot be optimized.

この発明は上記のような課題を解決するためになされたもので、中心周波数が異なる信号が受信されても、受信信号帯域におけるＳＮ比を高めて、受信機全体の感度を高めることができるバンドパス・デルタシグマＡ／Ｄ変換器を得ることを目的とする。   The present invention has been made in order to solve the above-described problems. Even when signals having different center frequencies are received, the band that can increase the SN ratio in the received signal band and increase the sensitivity of the entire receiver. The object is to obtain a path delta-sigma A / D converter.

この発明に係るバンドパス・デルタシグマＡ／Ｄ変換器は、減算器から出力された差分信号を積分する積分回路と、積分回路により積分された差分信号を量子化する量子化器と、量子化器から出力された量子化信号をアナログ信号に変換するＤ／Ａ変換器と、Ｄ／Ａ変換器から出力されたアナログ信号を微分し、その微分の結果を帰還信号として減算器に出力する微分回路とを設け、共振周波数切換手段が、上記積分回路と上記微分回路から構成される共振回路の共振周波数を切り換えるようにしたものである。   A bandpass delta-sigma A / D converter according to the present invention includes an integration circuit that integrates a difference signal output from a subtractor, a quantizer that quantizes the difference signal integrated by the integration circuit, and a quantization A D / A converter that converts the quantized signal output from the converter into an analog signal and a differential that differentiates the analog signal output from the D / A converter and outputs the result of the differentiation to the subtracter as a feedback signal And a resonance frequency switching means switches the resonance frequency of the resonance circuit composed of the integration circuit and the differentiation circuit.

この発明によれば、減算器から出力された差分信号を積分する積分回路と、積分回路により積分された差分信号を量子化する量子化器と、量子化器から出力された量子化信号をアナログ信号に変換するＤ／Ａ変換器と、Ｄ／Ａ変換器から出力されたアナログ信号を微分し、その微分の結果を帰還信号として減算器に出力する微分回路とを設け、共振周波数切換手段が、上記積分回路と上記微分回路から構成される共振回路の共振周波数を切り換えるように構成したので、中心周波数が異なる信号が受信されても、受信信号帯域におけるＳＮ比を高めて、受信機全体の感度を高めることができる効果がある。   According to the present invention, the integrating circuit that integrates the difference signal output from the subtractor, the quantizer that quantizes the difference signal integrated by the integrating circuit, and the quantized signal output from the quantizer are analogized. A D / A converter for converting into a signal, and a differentiating circuit for differentiating the analog signal output from the D / A converter and outputting the result of the differentiation to the subtractor as a feedback signal. Since the resonance frequency of the resonance circuit composed of the integration circuit and the differentiation circuit is switched, even when signals having different center frequencies are received, the SN ratio in the reception signal band is increased, There is an effect of increasing the sensitivity.

この発明の実施の形態１によるバンドパス・デルタシグマＡ／Ｄ変換器を示す構成図である。It is a block diagram which shows the band pass delta-sigma A / D converter by Embodiment 1 of this invention. この発明の実施の形態１によるバンドパス・デルタシグマＡ／Ｄ変換器の積分回路２及び微分回路５の内部を示す構成図である。It is a block diagram which shows the inside of the integration circuit 2 and the differentiation circuit 5 of the band pass delta-sigma A / D converter by Embodiment 1 of this invention. この発明の実施の形態１によるバンドパス・デルタシグマＡ／Ｄ変換器の処理内容を示すフローチャートである。It is a flowchart which shows the processing content of the band pass delta-sigma A / D converter by Embodiment 1 of this invention. バンドパス・デルタシグマＡ／Ｄ変換器の入出力信号の一例を示す説明図である。It is explanatory drawing which shows an example of the input-output signal of a band pass delta-sigma A / D converter. 受信信号と量子化雑音が表わされているスペクトラムを示す説明図である。It is explanatory drawing which shows the spectrum by which the received signal and the quantization noise are represented. 共振周波数ｆｒと制御電圧（１）と係数Ｇとの関係を示すテーブルの説明図である。It is explanatory drawing of the table which shows the relationship between the resonant frequency fr, the control voltage (1), and the coefficient G. 特許文献１に開示されているバンドパス・デルタシグマＡ／Ｄ変換器を示す構成図である。1 is a configuration diagram showing a bandpass delta sigma A / D converter disclosed in Patent Document 1. FIG.

実施の形態１．
図１はこの発明の実施の形態１によるバンドパス・デルタシグマＡ／Ｄ変換器を示す構成図である。
図１において、減算器１は図示せぬ受信回路により受信された受信信号から微分回路５より出力された帰還信号を減算し、その減算結果である差分信号を積分回路２に出力する処理を実施する。
積分回路２は減算器１から出力された差分信号を積分し、その積分結果を量子化器３に出力する処理を実施する。 Embodiment 1 FIG.
FIG. 1 is a block diagram showing a bandpass delta-sigma A / D converter according to Embodiment 1 of the present invention.
In FIG. 1, a subtracter 1 performs a process of subtracting a feedback signal output from a differentiation circuit 5 from a reception signal received by a reception circuit (not shown) and outputting a difference signal as a subtraction result to an integration circuit 2. To do.
The integration circuit 2 integrates the difference signal output from the subtracter 1 and performs a process of outputting the integration result to the quantizer 3.

量子化器３は積分回路２により積分された差分信号を量子化して、“＋１”又は“−１”の２値信号を量子化信号として出力する処理を実施する。
Ｄ／Ａ変換器４は量子化器３から出力された量子化信号をデジタル／アナログ変換して、アナログ信号を微分回路５に出力する処理を実施する。 The quantizer 3 quantizes the differential signal integrated by the integrating circuit 2 and executes a process of outputting a binary signal “+1” or “−1” as a quantized signal.
The D / A converter 4 performs digital / analog conversion on the quantized signal output from the quantizer 3 and outputs an analog signal to the differentiating circuit 5.

微分回路５はＤ／Ａ変換器４から出力されたアナログ信号を微分し、その微分結果である帰還信号を減算器１に出力する処理を実施する。
共振回路６は積分回路２及び微分回路５から構成されており、共振回路６は受信信号の中心周波数ｆｃが共振周波数ｆｒと一致する場合、量子化雑音を共振周波数ｆｒの周りにノイズシェーピングすることによって、受信信号帯域ＢＷにおけるＳＮ比を高めるバンドパスフィルタとして機能する。
切換回路７は受信信号の伝送速度又は中心周波数ｆｃに合わせて、共振回路６の共振周波数ｆｒを切り換える処理を実施する。なお、切換回路７は共振周波数切換手段を構成している。 The differentiating circuit 5 differentiates the analog signal output from the D / A converter 4 and executes a process of outputting a feedback signal as a result of the differentiation to the subtractor 1.
The resonance circuit 6 includes an integration circuit 2 and a differentiation circuit 5. The resonance circuit 6 noise-shapes the quantization noise around the resonance frequency fr when the center frequency fc of the received signal matches the resonance frequency fr. Therefore, it functions as a bandpass filter that increases the S / N ratio in the reception signal band BW.
The switching circuit 7 performs a process of switching the resonance frequency fr of the resonance circuit 6 in accordance with the transmission speed of the reception signal or the center frequency fc. The switching circuit 7 constitutes resonance frequency switching means.

図２はこの発明の実施の形態１によるバンドパス・デルタシグマＡ／Ｄ変換器の積分回路２及び微分回路５の内部を示す構成図である。
図２において、積分回路２の減算器２１は減算器１より出力された差分信号から係数バッファ２６の出力信号を減算する処理を実施する。
加算器２２は減算器２１の出力信号とＤフリップフロップ２３の出力信号を加算する処理を実施する。
Ｄフリップフロップ２３は加算器２２の出力信号を１クロック時間だけ保持してから出力する処理を実施する。 FIG. 2 is a block diagram showing the inside of the integrating circuit 2 and the differentiating circuit 5 of the bandpass delta sigma A / D converter according to the first embodiment of the present invention.
In FIG. 2, the subtractor 21 of the integration circuit 2 performs a process of subtracting the output signal of the coefficient buffer 26 from the difference signal output from the subtracter 1.
The adder 22 performs a process of adding the output signal of the subtracter 21 and the output signal of the D flip-flop 23.
The D flip-flop 23 performs a process of holding the output signal of the adder 22 for one clock time and outputting it.

加算器２４は減算器２２の出力信号とＤフリップフロップ２５の出力信号を加算する処理を実施する。
Ｄフリップフロップ２５は加算器２４の出力信号を１クロック時間だけ保持してから出力する処理を実施する。
係数バッファ２６は切換回路６から出力される制御電圧（１）に対応する係数Ｇが設定され、その係数ＧをＤフリップフロップ２５の出力信号に乗算する処理を実施する。 The adder 24 performs a process of adding the output signal of the subtracter 22 and the output signal of the D flip-flop 25.
The D flip-flop 25 performs a process of holding the output signal of the adder 24 for one clock time and outputting it.
In the coefficient buffer 26, a coefficient G corresponding to the control voltage (1) output from the switching circuit 6 is set, and the coefficient G is multiplied by the output signal of the D flip-flop 25.

微分回路５のＤフリップフロップ５１はＤ／Ａ変換器４から出力されたアナログ信号を１クロック時間だけ保持してから出力する処理を実施する。
Ｄフリップフロップ５２はＤフリップフロップ５１の出力信号を１クロック時間だけ保持してから出力する処理を実施する。
係数バッファ５３は“−１”をＤフリップフロップ５２の出力信号に乗算する処理を実施する。 The D flip-flop 51 of the differentiating circuit 5 performs a process of holding the analog signal output from the D / A converter 4 for one clock time before outputting it.
The D flip-flop 52 performs a process of holding the output signal of the D flip-flop 51 for one clock time and outputting it.
The coefficient buffer 53 performs a process of multiplying the output signal of the D flip-flop 52 by “−1”.

係数バッファ５４は切換回路６から出力される制御電圧（２）に対応する係数２−Ｇが設定され、その係数２−ＧをＤフリップフロップ５１の出力信号に乗算する処理を実施する。
加算器５５は係数バッファ５３の出力信号と係数バッファ５４の出力信号とを加算し、その加算結果である帰還信号を減算器１に出力する処理を実施する。
図３はこの発明の実施の形態１によるバンドパス・デルタシグマＡ／Ｄ変換器の処理内容を示すフローチャートである。 In the coefficient buffer 54, a coefficient 2-G corresponding to the control voltage (2) output from the switching circuit 6 is set, and the coefficient 2-G is multiplied by the output signal of the D flip-flop 51.
The adder 55 adds the output signal of the coefficient buffer 53 and the output signal of the coefficient buffer 54 and performs a process of outputting a feedback signal as a result of the addition to the subtracter 1.
FIG. 3 is a flowchart showing the processing contents of the bandpass delta sigma A / D converter according to the first embodiment of the present invention.

次に動作について説明する。
バンドパス・デルタシグマＡ／Ｄ変換器が起動されると（ステップＳＴ１）、図示せぬ受信回路により受信された受信信号が減算器１に入力される。
ここでは、図４（ａ）に示すような受信信号（マンチェスタ符号でサブキャリア変調がない信号）が入力されるものとする。 Next, the operation will be described.
When the bandpass delta-sigma A / D converter is activated (step ST1), a reception signal received by a reception circuit (not shown) is input to the subtractor 1.
Here, it is assumed that a received signal (a signal without Manchester carrier subcarrier modulation) as shown in FIG.

減算器１は、受信回路により受信された受信信号を入力すると、その受信信号から微分回路５より出力された帰還信号を減算し、その減算結果である差分信号を積分回路２に出力する。
積分回路２は、減算器１から差分信号を受けると、その差分信号を積分して、その積分結果を量子化器３に出力する。 When the subtracter 1 receives the reception signal received by the reception circuit, the subtracter 1 subtracts the feedback signal output from the differentiation circuit 5 from the reception signal, and outputs the difference signal as the subtraction result to the integration circuit 2.
When the integration circuit 2 receives the difference signal from the subtractor 1, the integration circuit 2 integrates the difference signal and outputs the integration result to the quantizer 3.

量子化器３は、積分回路２から差分信号の積分結果を受けると、その積分結果を量子化（２値化）することで、図４（ｂ）に示すような“＋１”又は“−１”の２値信号を量子化信号として出力する。
Ｄ／Ａ変換器４は、量子化器３から量子化信号を受けると、その量子化信号をデジタル／アナログ変換して、アナログ信号を微分回路５に出力する。
微分回路５は、Ｄ／Ａ変換器４からアナログ信号を受けると、そのアナログ信号を微分し、その微分結果である帰還信号を減算器１に出力する。 When the quantizer 3 receives the integration result of the difference signal from the integration circuit 2, the quantizer 3 quantizes (binarizes) the integration result to obtain “+1” or “−1” as shown in FIG. The binary signal "" is output as a quantized signal.
When receiving the quantized signal from the quantizer 3, the D / A converter 4 performs digital / analog conversion on the quantized signal and outputs an analog signal to the differentiating circuit 5.
When receiving the analog signal from the D / A converter 4, the differentiating circuit 5 differentiates the analog signal and outputs a feedback signal as a result of the differentiation to the subtractor 1.

ここで、積分回路２及び微分回路５から構成されている共振回路６は、受信信号の中心周波数ｆｃが共振周波数ｆｒと一致する場合、量子化雑音を共振周波数ｆｒの周りにノイズシェーピングすることによって、受信信号帯域ＢＷにおけるＳＮ比を高めるバンドパスフィルタとして機能する。
図５は受信信号と量子化雑音が表わされているスペクトラムを示す説明図である。
図５の例では、伝送速度が２１２ｋｂｐｓの受信信号（マンチェスタ符号）Ｒ１、伝送速度が４２４ｋｂｐｓの受信信号（マンチェスタ符号）Ｒ２、伝送速度が８４７ｋｂｐｓの受信信号（マンチェスタ符号）Ｒ３が表わされている。
Ｎ１は受信信号Ｒ１が入力されるとき、共振回路６の共振周波数ｆｒが２１２ｋＨｚに設定された場合の量子化雑音、Ｎ２は受信信号Ｒ２が入力されるとき、共振回路６の共振周波数ｆｒが４２４ｋＨｚに設定された場合の量子化雑音、Ｎ３は受信信号Ｒ３が入力されるとき、共振回路６の共振周波数ｆｒが８４７ｋＨｚに設定された場合の量子化雑音である。 Here, the resonance circuit 6 composed of the integration circuit 2 and the differentiation circuit 5 performs noise shaping of the quantization noise around the resonance frequency fr when the center frequency fc of the received signal matches the resonance frequency fr. It functions as a bandpass filter that increases the SN ratio in the received signal band BW.
FIG. 5 is an explanatory diagram showing a spectrum in which received signals and quantization noise are represented.
In the example of FIG. 5, a reception signal (Manchester code) R1 with a transmission rate of 212 kbps, a reception signal (Manchester code) R2 with a transmission rate of 424 kbps, and a reception signal (Manchester code) R3 with a transmission rate of 847 kbps are shown. .
N1 is quantization noise when the resonance frequency fr of the resonance circuit 6 is set to 212 kHz when the reception signal R1 is input, and N2 is the resonance frequency fr of the resonance circuit 6 when the reception signal R2 is input is 424 kHz. And N3 is a quantization noise when the resonance frequency fr of the resonance circuit 6 is set to 847 kHz when the reception signal R3 is input.

切換回路７は、共振回路６がバンドパスフィルタとして機能するようにするために、受信信号の伝送速度又は中心周波数ｆｃに合わせて、共振回路６の共振周波数ｆｒを切り換える処理を実施する。
即ち、切換回路７は、図６に示すようなテーブル（共振周波数ｆｒと制御電圧（１）と係数Ｇとの関係を示すテーブル）を保持しており、例えば、受信信号の中心周波数ｆｃが２１２ｋＨｚであれば（ステップＳＴ２）、共振回路６の共振周波数ｆｒを２１２ｋＨｚに設定する必要があるため、制御電圧（１）（制御電圧Ｖ１）に対応する係数Ｇとして“０．００９６”を積分回路２の係数バッファ２６に出力する。
また、制御電圧（２）（制御電圧Ｖ１’）に対応する係数２−Ｇとして“１．９９０４”を微分回路５の係数バッファ５４に出力する。 The switching circuit 7 performs a process of switching the resonance frequency fr of the resonance circuit 6 in accordance with the transmission speed of the reception signal or the center frequency fc so that the resonance circuit 6 functions as a bandpass filter.
That is, the switching circuit 7 holds a table as shown in FIG. 6 (a table showing the relationship between the resonance frequency fr, the control voltage (1), and the coefficient G). For example, the center frequency fc of the received signal is 212 kHz. If so (step ST2), it is necessary to set the resonance frequency fr of the resonance circuit 6 to 212 kHz, so that “0.0096” is set as the coefficient G corresponding to the control voltage (1) (control voltage V1). Are output to the coefficient buffer 26.
Further, “1.9904” is output to the coefficient buffer 54 of the differentiating circuit 5 as the coefficient 2-G corresponding to the control voltage (2) (control voltage V1 ′).

切換回路７は、例えば、受信信号の中心周波数ｆｃが４２４ｋＨｚであれば（ステップＳＴ３）、共振回路６の共振周波数ｆｒを４２４ｋＨｚに設定する必要があるため、制御電圧（１）（制御電圧Ｖ２）に対応する係数Ｇとして“０．０３８３”を積分回路２の係数バッファ２６に出力する。
また、制御電圧（２）（制御電圧Ｖ２’）に対応する係数２−Ｇとして“１．９６１７”を微分回路５の係数バッファ５４に出力する。 For example, if the center frequency fc of the received signal is 424 kHz (step ST3), the switching circuit 7 needs to set the resonance frequency fr of the resonance circuit 6 to 424 kHz, so that the control voltage (1) (control voltage V2). “0.0383” is output to the coefficient buffer 26 of the integration circuit 2 as the coefficient G corresponding to.
Further, “1.9617” is output to the coefficient buffer 54 of the differentiating circuit 5 as the coefficient 2-G corresponding to the control voltage (2) (control voltage V2 ′).

切換回路７は、例えば、受信信号の中心周波数ｆｃが８４７ｋＨｚであれば（ステップＳＴ４）、共振回路６の共振周波数ｆｒを８４７ｋＨｚに設定する必要があるため、制御電圧（１）（制御電圧Ｖ３）に対応する係数Ｇとして“０．１５２１”を積分回路２の係数バッファ２６に出力する。
また、制御電圧（２）（制御電圧Ｖ３’）に対応する係数２−Ｇとして“１．８４７９”を微分回路５の係数バッファ５４に出力する。
なお、切換回路７の切換処理は、ユーザが手動で実施してもよいが、切換回路７が受信信号のクロス点を検出するなどによって、受信信号の伝送速度（中心周波数）を測定し、切換回路７が伝送速度等に応じて自動的に切り換えるようにしてもよい。 For example, if the center frequency fc of the received signal is 847 kHz (step ST4), the switching circuit 7 needs to set the resonance frequency fr of the resonance circuit 6 to 847 kHz, so that the control voltage (1) (control voltage V3). “0.1521” is output to the coefficient buffer 26 of the integration circuit 2 as the coefficient G corresponding to.
Further, “1.8479” is output to the coefficient buffer 54 of the differentiating circuit 5 as the coefficient 2-G corresponding to the control voltage (2) (control voltage V3 ′).
The switching process of the switching circuit 7 may be performed manually by the user. However, the switching circuit 7 measures the switching speed of the received signal (center frequency) by detecting the crossing point of the received signal, etc. The circuit 7 may be automatically switched according to the transmission speed or the like.

切換回路７から制御電圧Ｖ１に対応する係数Ｇとして“０．００９６”が出力され、制御電圧Ｖ１’に対応する係数２−Ｇとして“１．９９０４”が出力されると、積分回路２の係数バッファ２６の係数Ｇが“０．００９６”に設定され、微分回路５の係数バッファ５４の係数２−Ｇが“１．９９０４”に設定される（ステップＳＴ５）。
この結果、共振回路６の共振周波数ｆｒが２１２ｋＨｚに設定されるため（ステップＳＴ６）、共振回路６の共振周波数ｆｒが受信信号の中心周波数ｆｃと一致し、共振回路６がバンドパスフィルタとして機能するようになる。
したがって、伝送速度が２１２ｋｂｐｓの受信信号Ｒ１が入力されると、図５に示すように、量子化雑音Ｎ１が共振周波数ｆｒの周りにノイズシェーピングされて、受信信号帯域ＢＷにおけるＳＮ比が高められる（ステップＳＴ７）。 When “0.0096” is output as the coefficient G corresponding to the control voltage V1 from the switching circuit 7 and “1.9904” is output as the coefficient 2-G corresponding to the control voltage V1 ′, the coefficient of the integrating circuit 2 is output. The coefficient G of the buffer 26 is set to “0.0096”, and the coefficient 2-G of the coefficient buffer 54 of the differentiating circuit 5 is set to “1.9904” (step ST5).
As a result, since the resonance frequency fr of the resonance circuit 6 is set to 212 kHz (step ST6), the resonance frequency fr of the resonance circuit 6 matches the center frequency fc of the received signal, and the resonance circuit 6 functions as a bandpass filter. It becomes like this.
Accordingly, when a reception signal R1 having a transmission rate of 212 kbps is input, as shown in FIG. 5, the quantization noise N1 is noise-shaped around the resonance frequency fr, and the SN ratio in the reception signal band BW is increased ( Step ST7).

切換回路７から制御電圧Ｖ２に対応する係数Ｇとして“０．０３８３”が出力され、制御電圧Ｖ２’に対応する係数２−Ｇとして“１．９６１７”が出力されると、積分回路２の係数バッファ２６の係数Ｇが“０．０３８３”に設定され、微分回路５の係数バッファ５４の係数２−Ｇが“１．９６１７”に設定される（ステップＳＴ８）。
この結果、共振回路６の共振周波数ｆｒが４２４ｋＨｚに設定されるため（ステップＳＴ９）、共振回路６の共振周波数ｆｒが受信信号の中心周波数ｆｃと一致し、共振回路６がバンドパスフィルタとして機能するようになる。
したがって、伝送速度が４２４ｋｂｐｓの受信信号Ｒ２が入力されると、図５に示すように、量子化雑音Ｎ２が共振周波数ｆｒの周りにノイズシェーピングされて、受信信号帯域ＢＷにおけるＳＮ比が高められる（ステップＳＴ１０）。 When “0.0383” is output as the coefficient G corresponding to the control voltage V2 from the switching circuit 7 and “1.9617” is output as the coefficient 2-G corresponding to the control voltage V2 ′, the coefficient of the integrating circuit 2 is output. The coefficient G of the buffer 26 is set to “0.0383”, and the coefficient 2-G of the coefficient buffer 54 of the differentiating circuit 5 is set to “1.9617” (step ST8).
As a result, since the resonance frequency fr of the resonance circuit 6 is set to 424 kHz (step ST9), the resonance frequency fr of the resonance circuit 6 matches the center frequency fc of the received signal, and the resonance circuit 6 functions as a bandpass filter. It becomes like this.
Therefore, when a reception signal R2 having a transmission rate of 424 kbps is input, as shown in FIG. 5, the quantization noise N2 is noise-shaped around the resonance frequency fr, and the SN ratio in the reception signal band BW is increased ( Step ST10).

切換回路７から制御電圧Ｖ３に対応する係数Ｇとして“０．１５２１”が出力され、制御電圧Ｖ３’に対応する係数２−Ｇとして“１．８４７９”が出力されると、積分回路２の係数バッファ２６の係数Ｇが“０．１５２１”に設定され、微分回路５の係数バッファ５４の係数２−Ｇが“１．８４７９”に設定される（ステップＳＴ１１）。
この結果、共振回路６の共振周波数ｆｒが８４７ｋＨｚに設定されるため（ステップＳＴ１２）、共振回路６の共振周波数ｆｒが受信信号の中心周波数ｆｃと一致し、共振回路６がバンドパスフィルタとして機能するようになる。
したがって、伝送速度が８４７ｋｂｐｓの受信信号Ｒ３が入力されると、図５に示すように、量子化雑音Ｎ３が共振周波数ｆｒの周りにノイズシェーピングされて、受信信号帯域ＢＷにおけるＳＮ比が高められる（ステップＳＴ１３）。 When “0.1521” is output as the coefficient G corresponding to the control voltage V3 from the switching circuit 7 and “1.8479” is output as the coefficient 2-G corresponding to the control voltage V3 ′, the coefficient of the integrating circuit 2 is output. The coefficient G of the buffer 26 is set to “0.1521”, and the coefficient 2-G of the coefficient buffer 54 of the differentiating circuit 5 is set to “1.8479” (step ST11).
As a result, since the resonance frequency fr of the resonance circuit 6 is set to 847 kHz (step ST12), the resonance frequency fr of the resonance circuit 6 matches the center frequency fc of the received signal, and the resonance circuit 6 functions as a bandpass filter. It becomes like this.
Therefore, when a reception signal R3 having a transmission rate of 847 kbps is input, as shown in FIG. 5, the quantization noise N3 is noise-shaped around the resonance frequency fr, and the SN ratio in the reception signal band BW is increased ( Step ST13).

なお、受信信号の中心周波数ｆｃが２１２ｋＨｚ、４２４ｋＨｚ、８４７ｋＨｚ以外である場合、共振回路６の共振周波数ｆｒが２１２ｋＨｚ、４２４ｋＨｚ、８４７ｋＨｚ以外の周波数に設定される（ステップＳＴ１４）。
即ち、ここでは、受信信号の中心周波数ｆｃが３種類である例を示したが、受信信号の中心周波数ｆｃが４種類以上ある場合、受信信号の中心周波数ｆｃと一致するように、共振回路６の共振周波数ｆｒが２１２ｋＨｚ、４２４ｋＨｚ、８４７ｋＨｚ以外の周波数に設定される。 If the center frequency fc of the received signal is other than 212 kHz, 424 kHz, and 847 kHz, the resonance frequency fr of the resonance circuit 6 is set to a frequency other than 212 kHz, 424 kHz, and 847 kHz (step ST14).
That is, here, an example in which the center frequency fc of the received signal is three types has been shown, but when there are four or more types of center frequencies fc of the received signal, the resonance circuit 6 is matched with the center frequency fc of the received signal. Is set to a frequency other than 212 kHz, 424 kHz, and 847 kHz.

以上で明らかなように、この実施の形態１によれば、減算器１から出力された差分信号を積分する積分回路２と、積分回路２により積分された差分信号を量子化する量子化器３と、量子化器３から出力された量子化信号をアナログ信号に変換するＤ／Ａ変換器４と、Ｄ／Ａ変換器４から出力されたアナログ信号を微分し、その微分の結果を帰還信号として減算器１に出力する微分回路５とを設け、切換回路７が、積分回路２と微分回路５から構成される共振回路６の共振周波数ｆｒを切り換えるように構成したので、中心周波数ｆｃが異なる受信信号が受信されても、受信信号帯域ＢＷにおけるＳＮ比を高めて、受信機全体の感度を高めることができる効果を奏する。   As apparent from the above, according to the first embodiment, the integration circuit 2 that integrates the difference signal output from the subtractor 1 and the quantizer 3 that quantizes the difference signal integrated by the integration circuit 2. A D / A converter 4 that converts the quantized signal output from the quantizer 3 into an analog signal; an analog signal output from the D / A converter 4 is differentiated; and the result of the differentiation is a feedback signal. And the switching circuit 7 is configured to switch the resonance frequency fr of the resonance circuit 6 composed of the integration circuit 2 and the differentiation circuit 5, so that the center frequency fc is different. Even if a received signal is received, the SN ratio in the received signal band BW can be increased, and the sensitivity of the entire receiver can be increased.

１ 減算器、２ 積分回路、３ 量子化器、４ Ｄ／Ａ変換器、５ 微分回路、６ 共振回路、７ 切換回路（共振周波数切換手段）、２１ 減算器、２２ 加算器、２３ Ｄフリップフロップ、２４ 加算器、２５ Ｄフリップフロップ、２６ 係数バッファ、５１ Ｄフリップフロップ、５２ Ｄフリップフロップ、５３ 係数バッファ、５４ 係数バッファ、５５ 加算器。   DESCRIPTION OF SYMBOLS 1 Subtractor, 2 Integration circuit, 3 Quantizer, 4 D / A converter, 5 Differentiation circuit, 6 Resonance circuit, 7 Switching circuit (resonance frequency switching means), 21 Subtractor, 22 Adder, 23 D flip-flop , 24 adder, 25 D flip-flop, 26 coefficient buffer, 51 D flip-flop, 52 D flip-flop, 53 coefficient buffer, 54 coefficient buffer, 55 adder.

Claims (2)

受信信号と帰還信号の差分を求める減算器と、上記減算器から出力された差分信号を積分する積分回路と、上記積分回路により積分された差分信号を量子化する量子化器と、上記量子化器から出力された量子化信号をアナログ信号に変換するＤ／Ａ変換器と、上記Ｄ／Ａ変換器から出力されたアナログ信号を微分し、その微分の結果を上記帰還信号として上記減算器に出力する微分回路と、上記積分回路と上記微分回路から構成される共振回路の共振周波数を切り換える共振周波数切換手段とを備えたバンドパス・デルタシグマＡ／Ｄ変換器。   A subtractor for obtaining a difference between the received signal and the feedback signal, an integration circuit for integrating the difference signal output from the subtractor, a quantizer for quantizing the difference signal integrated by the integration circuit, and the quantization A D / A converter that converts the quantized signal output from the converter into an analog signal, and an analog signal output from the D / A converter are differentiated, and the result of the differentiation is used as the feedback signal to the subtractor. A bandpass delta-sigma A / D converter comprising a differentiating circuit for outputting, and a resonance frequency switching means for switching a resonance frequency of a resonance circuit composed of the integration circuit and the differentiation circuit. 共振周波数切換手段は、受信信号の伝送速度又は中心周波数に合わせて、積分回路と微分回路から構成される共振回路の共振周波数を切り換えることを特徴とする請求項１記載のバンドパス・デルタシグマＡ／Ｄ変換器。   The bandpass delta-sigma A according to claim 1, wherein the resonance frequency switching means switches the resonance frequency of the resonance circuit composed of the integration circuit and the differentiation circuit in accordance with the transmission speed or center frequency of the received signal. / D converter.
JP2009031270A 2009-02-13 2009-02-13 Band pass delta/sigma a/d converter Pending JP2010187298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009031270A JP2010187298A (en) 2009-02-13 2009-02-13 Band pass delta/sigma a/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009031270A JP2010187298A (en) 2009-02-13 2009-02-13 Band pass delta/sigma a/d converter

Publications (1)

Publication Number Publication Date
JP2010187298A true JP2010187298A (en) 2010-08-26

Family

ID=42767658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031270A Pending JP2010187298A (en) 2009-02-13 2009-02-13 Band pass delta/sigma a/d converter

Country Status (1)

Country Link
JP (1) JP2010187298A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051641A1 (en) * 2011-10-04 2013-04-11 住友電気工業株式会社 Design method for bandpass δς modulator, bandpass δς modulator, device having bandpass δς modulator, and method using bandpass δς modulation
JP2013254996A (en) * 2012-06-05 2013-12-19 Sumitomo Electric Ind Ltd Transmitter, mobile body mounted with the same, and signal processing device
JP2014064236A (en) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd Signal processing device and radio

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051641A1 (en) * 2011-10-04 2013-04-11 住友電気工業株式会社 Design method for bandpass δς modulator, bandpass δς modulator, device having bandpass δς modulator, and method using bandpass δς modulation
US9264063B2 (en) 2011-10-04 2016-02-16 Sumitomo Electric Industries, Ltd. Method for designing band pass delta-sigma modulator, band pass delta-sigma modulator, signal processing device, and radio transceiver
JP2013254996A (en) * 2012-06-05 2013-12-19 Sumitomo Electric Ind Ltd Transmitter, mobile body mounted with the same, and signal processing device
JP2014064236A (en) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd Signal processing device and radio

Similar Documents

Publication Publication Date Title
US10375475B2 (en) Systems and methods for compressing a digital signal in a digital microphone system
JP3895325B2 (en) Delta-sigma modulator
US7557744B2 (en) PWM driver and class D amplifier using same
US5010347A (en) Analog-to-digital converter having an excellent signal-to-noise ratio for small signals
US9048861B2 (en) Analogue to digital converter
CN104115406B (en) Continuous -time mash sigma -delta analogue to digital conversion
US10348326B2 (en) Digital silicon microphone with interpolation
EP3447922A1 (en) Noise shaping circuit and trigonometric integral digital-to-analog converter
JP2005244993A5 (en)
JP2010187298A (en) Band pass delta/sigma a/d converter
US20180048326A1 (en) Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator
TW201617802A (en) Touch control detection system, delta-sigma modulator and modulating method thereof
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
TWI493883B (en) Methods and apparatus for direct synthesis of rf signals using delta-sigma modulator
US7298307B2 (en) ΣΔ-analog-to-digital modulator and digital filter for improved noise immunity
US11855659B2 (en) Isolator
US9172494B2 (en) Modulator device
JPH01117527A (en) Code converter
CN107222216B (en) Second-order continuous-time SD analog-to-digital converter using self-noise coupling
JP3438018B2 (en) A / D converter and D / A converter
KR100878250B1 (en) Sigma-Delta Pulse Width Modulator and Sigma-Delta Modulator
JP2012195929A (en) Frequency modulation device
KR101136969B1 (en) Bandpass modulator
WO2015170491A1 (en) Signal processing device and communication device
TW202040946A (en) Σ-δ analog-to-digital converter and operation method thereof