JP2010187298A - Band pass delta/sigma a/d converter - Google Patents
Band pass delta/sigma a/d converter Download PDFInfo
- Publication number
- JP2010187298A JP2010187298A JP2009031270A JP2009031270A JP2010187298A JP 2010187298 A JP2010187298 A JP 2010187298A JP 2009031270 A JP2009031270 A JP 2009031270A JP 2009031270 A JP2009031270 A JP 2009031270A JP 2010187298 A JP2010187298 A JP 2010187298A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- converter
- resonance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Networks Using Active Elements (AREA)
Abstract
Description
この発明は、受信信号帯域において、バンドパスフィルタの機能を有するバンドパス・デルタシグマA/D変換器に関するものである。 The present invention relates to a bandpass delta sigma A / D converter having a function of a bandpass filter in a reception signal band.
従来のバンドパス・デルタシグマA/D変換器が取り扱う受信信号の伝送速度は、予めシステム上で設定された1種類の伝送速度であり、受信信号の伝送速度が変更された場合には、その受信信号を取り扱うことができない。
従来のバンドパス・デルタシグマA/D変換器は、例えば、以下の特許文献1に開示されている。
The transmission rate of the received signal handled by the conventional bandpass delta-sigma A / D converter is one type of transmission rate set in advance on the system. When the transmission rate of the received signal is changed, The received signal cannot be handled.
A conventional bandpass delta-sigma A / D converter is disclosed in, for example,
図7は特許文献1に開示されているバンドパス・デルタシグマA/D変換器を示す構成図である。
図7のバンドパス・デルタシグマA/D変換器では、BP(バンドパス)フィルタ内には係数がなく、BPフィルタ外の係数バッファにおいても、係数値が固定である。
このことは、図7のバンドパス・デルタシグマA/D変換器の共振周波数が固定であることを意味している。
FIG. 7 is a block diagram showing a bandpass delta sigma A / D converter disclosed in
In the bandpass / delta sigma A / D converter of FIG. 7, there is no coefficient in the BP (bandpass) filter, and the coefficient value is fixed in the coefficient buffer outside the BP filter.
This means that the resonance frequency of the bandpass delta sigma A / D converter of FIG. 7 is fixed.
図7のバンドパス・デルタシグマA/D変換器では、共振周波数が固定であるため、受信信号の中心周波数が共振周波数と一致する場合には、ノイズシェーピングによって、受信信号帯域においてSN比(信号対雑音比)が上がり、バンドパスフィルタとして機能を有することになる。
したがって、バンドパス・デルタシグマA/D変換器を含む受信機全体の感度を上げることができる。
In the bandpass delta sigma A / D converter of FIG. 7, since the resonance frequency is fixed, when the center frequency of the reception signal matches the resonance frequency, the SN ratio (signal) in the reception signal band is obtained by noise shaping. (Noise ratio) is increased, and a function as a band pass filter is obtained.
Therefore, the sensitivity of the entire receiver including the bandpass delta sigma A / D converter can be increased.
従来のバンドパス・デルタシグマA/D変換器は以上のように構成されているので、中心周波数が共振周波数と異なる受信信号を受信すると、受信信号帯域におけるSN比が劣化して、バンドパスフィルタとして機能を十分に発揮することができず、受信機全体の感度を最適化することができないなどの課題があった。 Since the conventional bandpass delta-sigma A / D converter is configured as described above, when a reception signal having a center frequency different from the resonance frequency is received, the SN ratio in the reception signal band deteriorates, and the bandpass filter As a result, the function cannot be fully exhibited, and the sensitivity of the entire receiver cannot be optimized.
この発明は上記のような課題を解決するためになされたもので、中心周波数が異なる信号が受信されても、受信信号帯域におけるSN比を高めて、受信機全体の感度を高めることができるバンドパス・デルタシグマA/D変換器を得ることを目的とする。 The present invention has been made in order to solve the above-described problems. Even when signals having different center frequencies are received, the band that can increase the SN ratio in the received signal band and increase the sensitivity of the entire receiver. The object is to obtain a path delta-sigma A / D converter.
この発明に係るバンドパス・デルタシグマA/D変換器は、減算器から出力された差分信号を積分する積分回路と、積分回路により積分された差分信号を量子化する量子化器と、量子化器から出力された量子化信号をアナログ信号に変換するD/A変換器と、D/A変換器から出力されたアナログ信号を微分し、その微分の結果を帰還信号として減算器に出力する微分回路とを設け、共振周波数切換手段が、上記積分回路と上記微分回路から構成される共振回路の共振周波数を切り換えるようにしたものである。 A bandpass delta-sigma A / D converter according to the present invention includes an integration circuit that integrates a difference signal output from a subtractor, a quantizer that quantizes the difference signal integrated by the integration circuit, and a quantization A D / A converter that converts the quantized signal output from the converter into an analog signal and a differential that differentiates the analog signal output from the D / A converter and outputs the result of the differentiation to the subtracter as a feedback signal And a resonance frequency switching means switches the resonance frequency of the resonance circuit composed of the integration circuit and the differentiation circuit.
この発明によれば、減算器から出力された差分信号を積分する積分回路と、積分回路により積分された差分信号を量子化する量子化器と、量子化器から出力された量子化信号をアナログ信号に変換するD/A変換器と、D/A変換器から出力されたアナログ信号を微分し、その微分の結果を帰還信号として減算器に出力する微分回路とを設け、共振周波数切換手段が、上記積分回路と上記微分回路から構成される共振回路の共振周波数を切り換えるように構成したので、中心周波数が異なる信号が受信されても、受信信号帯域におけるSN比を高めて、受信機全体の感度を高めることができる効果がある。 According to the present invention, the integrating circuit that integrates the difference signal output from the subtractor, the quantizer that quantizes the difference signal integrated by the integrating circuit, and the quantized signal output from the quantizer are analogized. A D / A converter for converting into a signal, and a differentiating circuit for differentiating the analog signal output from the D / A converter and outputting the result of the differentiation to the subtractor as a feedback signal. Since the resonance frequency of the resonance circuit composed of the integration circuit and the differentiation circuit is switched, even when signals having different center frequencies are received, the SN ratio in the reception signal band is increased, There is an effect of increasing the sensitivity.
実施の形態1.
図1はこの発明の実施の形態1によるバンドパス・デルタシグマA/D変換器を示す構成図である。
図1において、減算器1は図示せぬ受信回路により受信された受信信号から微分回路5より出力された帰還信号を減算し、その減算結果である差分信号を積分回路2に出力する処理を実施する。
積分回路2は減算器1から出力された差分信号を積分し、その積分結果を量子化器3に出力する処理を実施する。
FIG. 1 is a block diagram showing a bandpass delta-sigma A / D converter according to
In FIG. 1, a
The
量子化器3は積分回路2により積分された差分信号を量子化して、“+1”又は“−1”の2値信号を量子化信号として出力する処理を実施する。
D/A変換器4は量子化器3から出力された量子化信号をデジタル/アナログ変換して、アナログ信号を微分回路5に出力する処理を実施する。
The
The D /
微分回路5はD/A変換器4から出力されたアナログ信号を微分し、その微分結果である帰還信号を減算器1に出力する処理を実施する。
共振回路6は積分回路2及び微分回路5から構成されており、共振回路6は受信信号の中心周波数fcが共振周波数frと一致する場合、量子化雑音を共振周波数frの周りにノイズシェーピングすることによって、受信信号帯域BWにおけるSN比を高めるバンドパスフィルタとして機能する。
切換回路7は受信信号の伝送速度又は中心周波数fcに合わせて、共振回路6の共振周波数frを切り換える処理を実施する。なお、切換回路7は共振周波数切換手段を構成している。
The differentiating
The
The
図2はこの発明の実施の形態1によるバンドパス・デルタシグマA/D変換器の積分回路2及び微分回路5の内部を示す構成図である。
図2において、積分回路2の減算器21は減算器1より出力された差分信号から係数バッファ26の出力信号を減算する処理を実施する。
加算器22は減算器21の出力信号とDフリップフロップ23の出力信号を加算する処理を実施する。
Dフリップフロップ23は加算器22の出力信号を1クロック時間だけ保持してから出力する処理を実施する。
FIG. 2 is a block diagram showing the inside of the integrating
In FIG. 2, the
The adder 22 performs a process of adding the output signal of the
The D flip-
加算器24は減算器22の出力信号とDフリップフロップ25の出力信号を加算する処理を実施する。
Dフリップフロップ25は加算器24の出力信号を1クロック時間だけ保持してから出力する処理を実施する。
係数バッファ26は切換回路6から出力される制御電圧(1)に対応する係数Gが設定され、その係数GをDフリップフロップ25の出力信号に乗算する処理を実施する。
The
The D flip-
In the
微分回路5のDフリップフロップ51はD/A変換器4から出力されたアナログ信号を1クロック時間だけ保持してから出力する処理を実施する。
Dフリップフロップ52はDフリップフロップ51の出力信号を1クロック時間だけ保持してから出力する処理を実施する。
係数バッファ53は“−1”をDフリップフロップ52の出力信号に乗算する処理を実施する。
The D flip-
The D flip-
The
係数バッファ54は切換回路6から出力される制御電圧(2)に対応する係数2−Gが設定され、その係数2−GをDフリップフロップ51の出力信号に乗算する処理を実施する。
加算器55は係数バッファ53の出力信号と係数バッファ54の出力信号とを加算し、その加算結果である帰還信号を減算器1に出力する処理を実施する。
図3はこの発明の実施の形態1によるバンドパス・デルタシグマA/D変換器の処理内容を示すフローチャートである。
In the
The
FIG. 3 is a flowchart showing the processing contents of the bandpass delta sigma A / D converter according to the first embodiment of the present invention.
次に動作について説明する。
バンドパス・デルタシグマA/D変換器が起動されると(ステップST1)、図示せぬ受信回路により受信された受信信号が減算器1に入力される。
ここでは、図4(a)に示すような受信信号(マンチェスタ符号でサブキャリア変調がない信号)が入力されるものとする。
Next, the operation will be described.
When the bandpass delta-sigma A / D converter is activated (step ST1), a reception signal received by a reception circuit (not shown) is input to the
Here, it is assumed that a received signal (a signal without Manchester carrier subcarrier modulation) as shown in FIG.
減算器1は、受信回路により受信された受信信号を入力すると、その受信信号から微分回路5より出力された帰還信号を減算し、その減算結果である差分信号を積分回路2に出力する。
積分回路2は、減算器1から差分信号を受けると、その差分信号を積分して、その積分結果を量子化器3に出力する。
When the
When the
量子化器3は、積分回路2から差分信号の積分結果を受けると、その積分結果を量子化(2値化)することで、図4(b)に示すような“+1”又は“−1”の2値信号を量子化信号として出力する。
D/A変換器4は、量子化器3から量子化信号を受けると、その量子化信号をデジタル/アナログ変換して、アナログ信号を微分回路5に出力する。
微分回路5は、D/A変換器4からアナログ信号を受けると、そのアナログ信号を微分し、その微分結果である帰還信号を減算器1に出力する。
When the
When receiving the quantized signal from the
When receiving the analog signal from the D /
ここで、積分回路2及び微分回路5から構成されている共振回路6は、受信信号の中心周波数fcが共振周波数frと一致する場合、量子化雑音を共振周波数frの周りにノイズシェーピングすることによって、受信信号帯域BWにおけるSN比を高めるバンドパスフィルタとして機能する。
図5は受信信号と量子化雑音が表わされているスペクトラムを示す説明図である。
図5の例では、伝送速度が212kbpsの受信信号(マンチェスタ符号)R1、伝送速度が424kbpsの受信信号(マンチェスタ符号)R2、伝送速度が847kbpsの受信信号(マンチェスタ符号)R3が表わされている。
N1は受信信号R1が入力されるとき、共振回路6の共振周波数frが212kHzに設定された場合の量子化雑音、N2は受信信号R2が入力されるとき、共振回路6の共振周波数frが424kHzに設定された場合の量子化雑音、N3は受信信号R3が入力されるとき、共振回路6の共振周波数frが847kHzに設定された場合の量子化雑音である。
Here, the
FIG. 5 is an explanatory diagram showing a spectrum in which received signals and quantization noise are represented.
In the example of FIG. 5, a reception signal (Manchester code) R1 with a transmission rate of 212 kbps, a reception signal (Manchester code) R2 with a transmission rate of 424 kbps, and a reception signal (Manchester code) R3 with a transmission rate of 847 kbps are shown. .
N1 is quantization noise when the resonance frequency fr of the
切換回路7は、共振回路6がバンドパスフィルタとして機能するようにするために、受信信号の伝送速度又は中心周波数fcに合わせて、共振回路6の共振周波数frを切り換える処理を実施する。
即ち、切換回路7は、図6に示すようなテーブル(共振周波数frと制御電圧(1)と係数Gとの関係を示すテーブル)を保持しており、例えば、受信信号の中心周波数fcが212kHzであれば(ステップST2)、共振回路6の共振周波数frを212kHzに設定する必要があるため、制御電圧(1)(制御電圧V1)に対応する係数Gとして“0.0096”を積分回路2の係数バッファ26に出力する。
また、制御電圧(2)(制御電圧V1’)に対応する係数2−Gとして“1.9904”を微分回路5の係数バッファ54に出力する。
The
That is, the switching
Further, “1.9904” is output to the
切換回路7は、例えば、受信信号の中心周波数fcが424kHzであれば(ステップST3)、共振回路6の共振周波数frを424kHzに設定する必要があるため、制御電圧(1)(制御電圧V2)に対応する係数Gとして“0.0383”を積分回路2の係数バッファ26に出力する。
また、制御電圧(2)(制御電圧V2’)に対応する係数2−Gとして“1.9617”を微分回路5の係数バッファ54に出力する。
For example, if the center frequency fc of the received signal is 424 kHz (step ST3), the switching
Further, “1.9617” is output to the
切換回路7は、例えば、受信信号の中心周波数fcが847kHzであれば(ステップST4)、共振回路6の共振周波数frを847kHzに設定する必要があるため、制御電圧(1)(制御電圧V3)に対応する係数Gとして“0.1521”を積分回路2の係数バッファ26に出力する。
また、制御電圧(2)(制御電圧V3’)に対応する係数2−Gとして“1.8479”を微分回路5の係数バッファ54に出力する。
なお、切換回路7の切換処理は、ユーザが手動で実施してもよいが、切換回路7が受信信号のクロス点を検出するなどによって、受信信号の伝送速度(中心周波数)を測定し、切換回路7が伝送速度等に応じて自動的に切り換えるようにしてもよい。
For example, if the center frequency fc of the received signal is 847 kHz (step ST4), the switching
Further, “1.8479” is output to the
The switching process of the
切換回路7から制御電圧V1に対応する係数Gとして“0.0096”が出力され、制御電圧V1’に対応する係数2−Gとして“1.9904”が出力されると、積分回路2の係数バッファ26の係数Gが“0.0096”に設定され、微分回路5の係数バッファ54の係数2−Gが“1.9904”に設定される(ステップST5)。
この結果、共振回路6の共振周波数frが212kHzに設定されるため(ステップST6)、共振回路6の共振周波数frが受信信号の中心周波数fcと一致し、共振回路6がバンドパスフィルタとして機能するようになる。
したがって、伝送速度が212kbpsの受信信号R1が入力されると、図5に示すように、量子化雑音N1が共振周波数frの周りにノイズシェーピングされて、受信信号帯域BWにおけるSN比が高められる(ステップST7)。
When “0.0096” is output as the coefficient G corresponding to the control voltage V1 from the switching
As a result, since the resonance frequency fr of the
Accordingly, when a reception signal R1 having a transmission rate of 212 kbps is input, as shown in FIG. 5, the quantization noise N1 is noise-shaped around the resonance frequency fr, and the SN ratio in the reception signal band BW is increased ( Step ST7).
切換回路7から制御電圧V2に対応する係数Gとして“0.0383”が出力され、制御電圧V2’に対応する係数2−Gとして“1.9617”が出力されると、積分回路2の係数バッファ26の係数Gが“0.0383”に設定され、微分回路5の係数バッファ54の係数2−Gが“1.9617”に設定される(ステップST8)。
この結果、共振回路6の共振周波数frが424kHzに設定されるため(ステップST9)、共振回路6の共振周波数frが受信信号の中心周波数fcと一致し、共振回路6がバンドパスフィルタとして機能するようになる。
したがって、伝送速度が424kbpsの受信信号R2が入力されると、図5に示すように、量子化雑音N2が共振周波数frの周りにノイズシェーピングされて、受信信号帯域BWにおけるSN比が高められる(ステップST10)。
When “0.0383” is output as the coefficient G corresponding to the control voltage V2 from the switching
As a result, since the resonance frequency fr of the
Therefore, when a reception signal R2 having a transmission rate of 424 kbps is input, as shown in FIG. 5, the quantization noise N2 is noise-shaped around the resonance frequency fr, and the SN ratio in the reception signal band BW is increased ( Step ST10).
切換回路7から制御電圧V3に対応する係数Gとして“0.1521”が出力され、制御電圧V3’に対応する係数2−Gとして“1.8479”が出力されると、積分回路2の係数バッファ26の係数Gが“0.1521”に設定され、微分回路5の係数バッファ54の係数2−Gが“1.8479”に設定される(ステップST11)。
この結果、共振回路6の共振周波数frが847kHzに設定されるため(ステップST12)、共振回路6の共振周波数frが受信信号の中心周波数fcと一致し、共振回路6がバンドパスフィルタとして機能するようになる。
したがって、伝送速度が847kbpsの受信信号R3が入力されると、図5に示すように、量子化雑音N3が共振周波数frの周りにノイズシェーピングされて、受信信号帯域BWにおけるSN比が高められる(ステップST13)。
When “0.1521” is output as the coefficient G corresponding to the control voltage V3 from the switching
As a result, since the resonance frequency fr of the
Therefore, when a reception signal R3 having a transmission rate of 847 kbps is input, as shown in FIG. 5, the quantization noise N3 is noise-shaped around the resonance frequency fr, and the SN ratio in the reception signal band BW is increased ( Step ST13).
なお、受信信号の中心周波数fcが212kHz、424kHz、847kHz以外である場合、共振回路6の共振周波数frが212kHz、424kHz、847kHz以外の周波数に設定される(ステップST14)。
即ち、ここでは、受信信号の中心周波数fcが3種類である例を示したが、受信信号の中心周波数fcが4種類以上ある場合、受信信号の中心周波数fcと一致するように、共振回路6の共振周波数frが212kHz、424kHz、847kHz以外の周波数に設定される。
If the center frequency fc of the received signal is other than 212 kHz, 424 kHz, and 847 kHz, the resonance frequency fr of the
That is, here, an example in which the center frequency fc of the received signal is three types has been shown, but when there are four or more types of center frequencies fc of the received signal, the
以上で明らかなように、この実施の形態1によれば、減算器1から出力された差分信号を積分する積分回路2と、積分回路2により積分された差分信号を量子化する量子化器3と、量子化器3から出力された量子化信号をアナログ信号に変換するD/A変換器4と、D/A変換器4から出力されたアナログ信号を微分し、その微分の結果を帰還信号として減算器1に出力する微分回路5とを設け、切換回路7が、積分回路2と微分回路5から構成される共振回路6の共振周波数frを切り換えるように構成したので、中心周波数fcが異なる受信信号が受信されても、受信信号帯域BWにおけるSN比を高めて、受信機全体の感度を高めることができる効果を奏する。
As apparent from the above, according to the first embodiment, the
1 減算器、2 積分回路、3 量子化器、4 D/A変換器、5 微分回路、6 共振回路、7 切換回路(共振周波数切換手段)、21 減算器、22 加算器、23 Dフリップフロップ、24 加算器、25 Dフリップフロップ、26 係数バッファ、51 Dフリップフロップ、52 Dフリップフロップ、53 係数バッファ、54 係数バッファ、55 加算器。
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009031270A JP2010187298A (en) | 2009-02-13 | 2009-02-13 | Band pass delta/sigma a/d converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009031270A JP2010187298A (en) | 2009-02-13 | 2009-02-13 | Band pass delta/sigma a/d converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010187298A true JP2010187298A (en) | 2010-08-26 |
Family
ID=42767658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009031270A Pending JP2010187298A (en) | 2009-02-13 | 2009-02-13 | Band pass delta/sigma a/d converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010187298A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013051641A1 (en) * | 2011-10-04 | 2013-04-11 | 住友電気工業株式会社 | Design method for bandpass δς modulator, bandpass δς modulator, device having bandpass δς modulator, and method using bandpass δς modulation |
JP2013254996A (en) * | 2012-06-05 | 2013-12-19 | Sumitomo Electric Ind Ltd | Transmitter, mobile body mounted with the same, and signal processing device |
JP2014064236A (en) * | 2012-09-24 | 2014-04-10 | Sumitomo Electric Ind Ltd | Signal processing device and radio |
-
2009
- 2009-02-13 JP JP2009031270A patent/JP2010187298A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013051641A1 (en) * | 2011-10-04 | 2013-04-11 | 住友電気工業株式会社 | Design method for bandpass δς modulator, bandpass δς modulator, device having bandpass δς modulator, and method using bandpass δς modulation |
US9264063B2 (en) | 2011-10-04 | 2016-02-16 | Sumitomo Electric Industries, Ltd. | Method for designing band pass delta-sigma modulator, band pass delta-sigma modulator, signal processing device, and radio transceiver |
JP2013254996A (en) * | 2012-06-05 | 2013-12-19 | Sumitomo Electric Ind Ltd | Transmitter, mobile body mounted with the same, and signal processing device |
JP2014064236A (en) * | 2012-09-24 | 2014-04-10 | Sumitomo Electric Ind Ltd | Signal processing device and radio |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10375475B2 (en) | Systems and methods for compressing a digital signal in a digital microphone system | |
JP3895325B2 (en) | Delta-sigma modulator | |
US7557744B2 (en) | PWM driver and class D amplifier using same | |
US5010347A (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
US9048861B2 (en) | Analogue to digital converter | |
CN104115406B (en) | Continuous -time mash sigma -delta analogue to digital conversion | |
US10348326B2 (en) | Digital silicon microphone with interpolation | |
EP3447922A1 (en) | Noise shaping circuit and trigonometric integral digital-to-analog converter | |
JP2005244993A5 (en) | ||
JP2010187298A (en) | Band pass delta/sigma a/d converter | |
US20180048326A1 (en) | Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator | |
TW201617802A (en) | Touch control detection system, delta-sigma modulator and modulating method thereof | |
US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
TWI493883B (en) | Methods and apparatus for direct synthesis of rf signals using delta-sigma modulator | |
US7298307B2 (en) | ΣΔ-analog-to-digital modulator and digital filter for improved noise immunity | |
US11855659B2 (en) | Isolator | |
US9172494B2 (en) | Modulator device | |
JPH01117527A (en) | Code converter | |
CN107222216B (en) | Second-order continuous-time SD analog-to-digital converter using self-noise coupling | |
JP3438018B2 (en) | A / D converter and D / A converter | |
KR100878250B1 (en) | Sigma-Delta Pulse Width Modulator and Sigma-Delta Modulator | |
JP2012195929A (en) | Frequency modulation device | |
KR101136969B1 (en) | Bandpass modulator | |
WO2015170491A1 (en) | Signal processing device and communication device | |
TW202040946A (en) | Σ-δ analog-to-digital converter and operation method thereof |