JP2010181367A - Power supply device and semiconductor testing device - Google Patents
Power supply device and semiconductor testing device Download PDFInfo
- Publication number
- JP2010181367A JP2010181367A JP2009027247A JP2009027247A JP2010181367A JP 2010181367 A JP2010181367 A JP 2010181367A JP 2009027247 A JP2009027247 A JP 2009027247A JP 2009027247 A JP2009027247 A JP 2009027247A JP 2010181367 A JP2010181367 A JP 2010181367A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- dut
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
Description
本発明は、電源の供給を行う電源装置、及び当該電源装置を備える半導体試験装置に関する。 The present invention relates to a power supply device that supplies power and a semiconductor test apparatus including the power supply device.
半導体試験装置を用いた半導体デバイス(以下、DUT(Device Under Test)という)の試験は、直流試験と交流試験とに大別される。ここで、直流試験とは、DUTの特定のピンに直流信号を印加したときに測定される直流信号が予め定められた規格内であるか否かを判定する試験であり、交流試験とは、パルス状の試験信号をDUTに印加したときに、期待通りの信号が得られるか否かを判定する試験である。上記の直流試験の試験項目の1つに、DUTの電源電圧変動除去(Power-Supply Rejection)特性の試験がある。かかる試験を実現するために、半導体試験装置は、DUTに対して交流信号が重畳された直流電源を供給することが可能な電源装置を備える。 A test of a semiconductor device (hereinafter referred to as a DUT (Device Under Test)) using a semiconductor test apparatus is roughly divided into a DC test and an AC test. Here, the DC test is a test for determining whether or not a DC signal measured when a DC signal is applied to a specific pin of the DUT is within a predetermined standard. This is a test for determining whether or not an expected signal is obtained when a pulsed test signal is applied to the DUT. One of the test items of the DC test is a test of the power-supply rejection characteristic of the DUT. In order to realize such a test, the semiconductor test apparatus includes a power supply device capable of supplying a DC power source on which an AC signal is superimposed on the DUT.
図6は、半導体試験装置が備える従来の電源装置の一例を示すブロック図である。図6に示す通り、従来の電源装置100は、交流信号源110、デバイス電源部120、及びセンスアンプ130を備えており、交流信号が重畳された直流電源(直流電圧)をDUT200に供給する。交流信号源110は、コンデンサ111を介してデバイス電源部120に接続されており、DUT200に供給される直流電圧に重畳される交流信号をデバイス電源部120に出力する。
FIG. 6 is a block diagram showing an example of a conventional power supply device provided in the semiconductor test apparatus. As shown in FIG. 6, the conventional
デバイス電源部120は、DAC(ディジタル/アナログ変換器)121、アンプ122〜125、及び抵抗126〜129を備えており、DUT200に供給すべき直流電圧を生成するとともに、生成した直流電圧に対して交流信号源110から出力される交流信号を重畳してDUT200に供給する。このデバイス電源部120は、2本の信号線L111,L112を介してDUT200の電源ピンP100と電気的に接続され、一端がデバイス電源部120の内部で接地された1本の信号線L121を介してDUT200の接地ピン(グランドピン)P200と電気的に接続される。
The device
DAC121は、DUT200の電源ピンP100に印加すべき電圧(目標電圧)を示すディジタル信号(図示省略)を入力としており、このディジタル信号をアナログ信号に変換して出力する。DAC121の出力端は、抵抗126を介してアンプ122の反転入力端に接続されている。アンプ122は、反転入力端に入力される信号と非反転入力端に入力される信号との差を抵抗126,127の抵抗値で定まる増幅率で増幅して出力する。このアンプ122の出力端は、抵抗128を介して信号線L111に接続されている。
The
アンプ123,124,125は、何れも出力端と反転入力端とが接続された増幅率が「1」であるアンプである。アンプ123は、信号線L112が接続されている非反転入力端に入力される電圧を出力端から出力する。このアンプ123の出力端は、抵抗127を介してアンプ122の反転入力端に接続されている。アンプ124はセンスアンプ130から出力される電圧をアンプ122の非反転入力端に入力するために設けられる。また、アンプ125は交流信号源110から出力される交流信号を、抵抗129を介してアンプ122の反転入力端に入力するために設けられる。
Each of the
センスアンプ130は、出力端と反転入力端とが接続された増幅率が「1」であるアンプであり、DUT200の接地ピンP200に現れる電圧を測定するために設けられる。このセンスアンプ130は、その非反転入力端に信号線L122が接続されており、この信号線L122を介してDUT200の接地ピンP200と電気的に接続される。
The
上記構成の電源装置100において、DAC121から出力された信号(目標電圧を示す信号)は抵抗126を介してアンプ122の反転入力端に入力され、センスアンプ130から出力されてアンプ124を介した信号(DUT200の接地ピンP200に現れる電圧を示す信号)はアンプ122の非反転入力端に入力される。アンプ122ではこれらの差分が増幅され、増幅された信号に応じた直流電圧がDUT200の電源ピンP100に印加される。
In the
ここで、アンプ122の反転入力端には、アンプ125及び抵抗129を介して交流信号源110から出力される交流信号も入力されるため、DUT200の電源ピンP100には交流信号が重畳された直流電圧が印加されることになる。尚、DUT200の電源ピンP100に現れる電圧は、信号線L112、アンプ123、及び抵抗127を介してアンプ122の反転入力端にフィードバックされる。
Here, since the AC signal output from the
このように、交流信号が重畳がされた直流電圧がDUT200に印加されることによって、DUTの電源電圧変動除去特性を試験することができる。尚、以下の特許文献1は、直流電圧に対して交流信号を重畳させるものではないが、DUTに印加すべき電圧に対して重畳電圧を重畳することで、DUTに印加される電圧を低下させる技術が開示されている。
In this way, the DC voltage superimposed with the AC signal is applied to the
ところで、複数のDUTに対する直流試験を並列して実施可能な半導体試験装置、或いは複数の電源を必要とするDUTの試験が可能な半導体試験装置は、図6に示すデバイス電源部120が複数設けられ、交流信号源110から出力される交流信号が各々のデバイス電源部120に分配される電源装置を備える。例えば、アナログ信号とディジタル信号との双方が用いられるDUT(例えば、ミックスドシグナルIC)や、複数の機能が集積されるDUT(例えば、SOC:System On a Chip)の試験を行う従来の半導体試験装置は、同測数(同時に試験可能なDUTの数)が数個〜数十個程度である。このため、これらの半導体試験装置は、デバイス電源部120が数個〜数十個程度設けられた電源装置を備える。
Incidentally, a semiconductor test apparatus capable of performing DC tests on a plurality of DUTs in parallel, or a semiconductor test apparatus capable of testing a DUT requiring a plurality of power supplies, includes a plurality of device
ここで、前述した通り、デバイス電源部120は、交流信号源110から出力される交流信号をDUT200に供給する直流電圧に重畳させるためにアンプ125及び抵抗129を備える。デバイス電源部120を複数備える電源装置は、デバイス電源部120の各々にこれらアンプ125及び抵抗129が設けられるため、デバイス電源部120の回路規模が増大してしまう。
Here, as described above, the device
電源装置に設けられるデバイス電源部120の数が数個〜数十個程度であれば電源装置の回路規模やコストはさほど増大はしないが、同測数が増大するにつれて電源装置の回路規模やコストの上昇を無視することはできなくなる。特に、半導体メモリの試験を行うメモリテスタでは、同測数が500以上のものが実用化されており、このような半導体試験装置に上記の電源装置を適用しようとした場合には、電源装置の回路規模及びコストが飛躍的に増大してしまうという問題がある。
If the number of device
本発明は上記事情に鑑みてなされたものであり、回路規模及びコストの増大を極力抑えることができる電源装置、及び当該電源装置を備えることによりコストの低減を図ることができる半導体試験装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a power supply device capable of suppressing an increase in circuit scale and cost as much as possible, and a semiconductor test apparatus capable of reducing cost by including the power supply device. The purpose is to do.
上記課題を解決するために、本発明の電源装置は、直流電源を供給すべき被供給対象(40、40a〜40n、41)の接地電位を測定する測定部(20)と、当該測定部で測定される接地電位を基準として前記被供給対象に対して所定の直流電源を供給する電源部(10、10a〜10n)とを備える電源装置(1〜4)において、前記測定部の入力端に接続されて、前記測定部で測定される接地電位に重畳されるべき交流信号を出力する交流信号源(30)を備えることを特徴としている。
この発明によると、測定部で測定された被供給対象の接地電位に対して交流信号源からの交流信号が重畳され、この交流信号が重畳された接地電位を基準として電源部で被供給対象に供給すべき所定の直流電源が生成されて被測定対象に供給される。
また、本発明の電源装置は、前記電源部が、複数設けられており、前記測定部で測定されて前記交流信号が重畳された接地電位は、複数設けられた前記電源部の各々に分配されることを特徴としている。
また、本発明の電源装置は、前記測定部が、一方の入力端が前記被供給対象の接地電極(P2)と電気的に接続され、他方の入力端が前記交流信号源と電気的に接続された差動増幅器を備えることを特徴としている。
また、本発明の電源装置は、前記被供給対象の接地電位を、前記測定部を含めた複数の部位に分配する分配部(50)を備えることを特徴としている。
また、本発明の電源装置は、複数のスイッチを備えており、当該スイッチの開閉状態に応じて前記被供給対象の接地電位を複数に分配可能な第1スイッチ部(61)と、前記第1スイッチ部が備える前記複数のスイッチに対して排他的に開閉する複数のスイッチを備えており、当該スイッチの開閉状態に応じて前記測定部で測定されて前記交流信号が重畳された接地電位を複数に分配可能な第2スイッチ部(62)とを備えることを特徴としている。
本発明の半導体試験装置は、半導体デバイスの試験を行う半導体試験装置において、前記被供給対象としての前記半導体デバイスに対して前記交流信号が重畳された直流電源を供給する上記の何れかに記載の電源装置を備えることを特徴としている。
In order to solve the above-described problem, a power supply device of the present invention includes a measurement unit (20) that measures a ground potential of a supply target (40, 40a to 40n, 41) to which a DC power supply is to be supplied, and the measurement unit. In a power supply device (1 to 4) including a power supply unit (10, 10a to 10n) for supplying a predetermined DC power to the supply target with reference to a measured ground potential, an input terminal of the measurement unit An AC signal source (30) that is connected and outputs an AC signal to be superimposed on the ground potential measured by the measurement unit is provided.
According to the present invention, the AC signal from the AC signal source is superimposed on the ground potential of the supply target measured by the measurement unit, and the supply target is supplied to the power supply unit based on the ground potential on which the AC signal is superimposed. A predetermined DC power supply to be supplied is generated and supplied to the object to be measured.
In the power supply device of the present invention, a plurality of the power supply units are provided, and the ground potential measured by the measurement unit and superimposed with the AC signal is distributed to each of the plurality of power supply units provided. It is characterized by that.
In the power supply device of the present invention, the measurement unit has one input end electrically connected to the ground electrode (P2) to be supplied and the other input end electrically connected to the AC signal source. It is characterized by comprising a differential amplifier.
Moreover, the power supply device of the present invention is characterized by including a distribution unit (50) that distributes the ground potential to be supplied to a plurality of parts including the measurement unit.
In addition, the power supply device of the present invention includes a plurality of switches, and a first switch unit (61) capable of distributing the ground potential of the supply target to a plurality according to an open / closed state of the switches, and the first switch A plurality of switches that open and close exclusively with respect to the plurality of switches included in the switch unit; And a second switch section (62) that can be distributed to the first and second switches.
The semiconductor test apparatus of the present invention is the semiconductor test apparatus for testing a semiconductor device, wherein the semiconductor device as the supply target supplies the direct-current power on which the alternating current signal is superimposed. A power supply device is provided.
本発明によれば、測定部で測定された被供給対象の接地電位に対して交流信号源からの交流信号を重畳し、この交流信号を重畳した接地電位を基準として被供給対象に供給すべき所定の直流電源を電源部で生成して被供給対象に供給している。このため、交流信号が重畳された直流電圧を被供給対象に供給するという機能は維持しつつ、電源装置の回路規模及びコストの増大を極力抑えることができることができる。また、かかる電源装置を半導体試験装置に備えることで、半導体試験装置のコストの低減を図ることもできる。 According to the present invention, the AC signal from the AC signal source should be superimposed on the ground potential of the supply target measured by the measurement unit, and supplied to the supply target based on the ground potential on which the AC signal is superimposed. A predetermined DC power source is generated by the power supply unit and supplied to the supply target. For this reason, it is possible to suppress the increase in the circuit scale and cost of the power supply device as much as possible while maintaining the function of supplying the DC voltage on which the AC signal is superimposed to the supply target. Further, by providing such a power supply device in the semiconductor test apparatus, the cost of the semiconductor test apparatus can be reduced.
以下、図面を参照して本発明の実施形態による電源装置及び半導体試験装置について詳細に説明する。尚、以下では、本発明の実施形態による電源装置が、半導体試験装置に設けられているものとして説明する。 Hereinafter, a power supply device and a semiconductor test apparatus according to embodiments of the present invention will be described in detail with reference to the drawings. In the following description, it is assumed that the power supply apparatus according to the embodiment of the present invention is provided in a semiconductor test apparatus.
図1は、本発明の第1実施形態による電源装置の要部構成を示すブロック図である。図1に示す通り、本実施形態の電源装置1は、デバイス電源部10(電源部)、センスアンプ20(測定部)、及び交流信号源30を備えており、交流信号が重畳された直流電源(直流電圧)をDUT40(被供給対象)に供給する。ここで、図1に示す通り、DUT40は、電源ピンP1と接地ピン(グランドピン)P2(接地電極)とを備えており、上記の交流信号が重畳された直流電圧はDUT40の電源ピンP1に印加される。
FIG. 1 is a block diagram showing a main configuration of the power supply device according to the first embodiment of the present invention. As shown in FIG. 1, the
デバイス電源部10は、DAC(ディジタル/アナログ変換器)11、アンプ12〜14、及び抵抗15〜17を備えており、DUT40に供給すべき直流電圧を生成するとともに、生成した直流電圧に対して交流信号源30から出力される交流信号を重畳してDUT40に供給する。このデバイス電源部10は、2本の信号線L11,L12を介してDUT40の電源ピンP1と電気的に接続され、1本の信号線L21を介してDUT40の接地ピンP2と電気的に接続される。
The device
上記の信号線L11は直流電圧(交流信号が重畳された直流電圧)をDUT40の電源ピンP1に印加するために用いられる信号線であり、信号線L12はDUT40の電源ピンP1に実際に現れる電圧を測定するために用いられる信号線である。また、上記の信号線L21は、一端がデバイス電源部10の内部で接地されており、デバイス電源部10のグランド(図示省略)とDUT40の接地ピンP2とを電気的に接続するために用いられる信号線である。
The signal line L11 is a signal line used to apply a DC voltage (DC voltage on which an AC signal is superimposed) to the power supply pin P1 of the
DAC11は、DUT40の電源ピンP1に印加すべき電圧(目標電圧)を示すディジタル信号(図示省略)を入力としており、このディジタル信号をアナログ信号に変換して出力する。DAC11の出力端は、抵抗15を介してアンプ12の反転入力端に接続されている。アンプ12(差動増幅器)は、反転入力端に入力される信号と非反転入力端に入力される信号との差を抵抗15,16の抵抗値で定まる増幅率で増幅して出力する。尚、アンプ12及び抵抗15,16は、反転増幅器を構成している。アンプ12の出力端は、抵抗17を介して信号線L11に接続されている。
The
アンプ13,14は、出力端と反転入力端とが接続された増幅率が「1」であるアンプである。アンプ13は、信号線L12が接続されている非反転入力端に入力される電圧を出力端から出力する。このアンプ13の出力端は、抵抗16を介してアンプ12の反転入力端に接続されている。アンプ14はセンスアンプ20から出力される電圧をアンプ12の反転入力端に入力するために設けられる。また、アンプ125は交流信号源30から出力される交流信号を、抵抗129を介してアンプ12の非反転入力端に入力するために設けられる。
The
センスアンプ20は、出力端と反転入力端とが抵抗21を介して接続されたアンプであり、DUT40の接地ピンP2に現れる電圧(接地電位)を測定するために設けられる。このセンスアンプ20は、その非反転入力端に信号線L22が接続されており、この信号線L22を介してDUT40の接地ピンP2と電気的に接続される。尚、信号線L22は、接地ピンP2に現れる電圧を測定するために用いられる信号線である。
The
また、センスアンプ20の反転入力端には、コンデンサ31を介して交流信号源30が接続される。交流信号源30は、センスアンプ20で測定される電圧に重畳されるべき交流信号を出力する。ここで、交流信号源30がコンデンサ31を介してセンスアンプ20の反転入力端に接続されているため、直流成分に対するセンスアンプ20の増幅率は抵抗21の抵抗値に拘わらず「1」である。これに対し、交流成分(交流信号源30から出力される交流信号)に対するセンスアンプ20の増幅率は、抵抗21の抵抗値と交流信号源30の出力抵抗の抵抗値とによって決定される。尚、交流成分に対するセンスアンプ20の増幅率を設定し、或いは調整するために、交流信号源30とコンデンサ31との間に抵抗を設けても良い。
An
上記構成の電源装置1において、DUT40の電源ピンP1に印加すべき電圧(目標電圧)を示すディジタル信号がデバイス電源部10入力されると、デバイス電源部10のDAC11においてアナログ信号に変換される。このアナログ信号は、抵抗15を介してアンプ12の反転入力端に入力される。一方、DUT40の接地ピンP2に現れる電圧がセンスアンプ20で測定され、その測定結果を示す信号がセンスアンプ20から出力されてアンプ14を介してアンプ12の非反転入力端に入力される。
In the
ここで、センスアンプ20の反転入力端には、交流信号源30から出力されてコンデンサ31を介した交流信号が入力されている。このため、センスアンプ20から出力される信号は、DUT40の接地ピンP2に現れる電圧に対して、交流信号源30からの交流信号が重畳された信号であり、アンプ12の非反転入力端には交流信号が重畳された信号が入力される。
Here, an AC signal output from the
アンプ12では、反転入力端に入力される信号と非反転入力端に入力される信号との差分が増幅され、増幅された信号に応じた直流電圧がDUT40の電源ピンP1に印加される。ここで、仮に反転入力される信号が一定の信号であったとしても、非反転入力端に入力される信号は交流信号が重畳された信号であるため、DUT40の電源ピンP1に印加される直流電圧は交流信号が重畳されたものになる。尚、DUT40の電源ピンP1に現れる電圧は、信号線L12、アンプ13、及び抵抗16を介してアンプ12の反転入力端にフィードバックされる。
In the
以上説明した通り、本実施形態では、DUT40に印加する直流電圧を生成するデバイス電源部10とは別に設けられてDUT40の接地ピンP2に現れる電圧を測定するセンスアンプ20の入力端に交流信号源30を接続しているため、交流信号が重畳された直流電圧をDUT40の電源ピンP1に供給するという機能は維持しつつ、デバイス電源部10の構成を従来よりも簡略化することができる。具体的には、図6に示す従来のデバイス電源部120に設けられていたアンプ125及び抵抗129(交流信号源110からの交流信号をアンプ122の反転入力端に入力するための構成)を簡略化することができる。
As described above, in this embodiment, an AC signal source is provided at the input terminal of the
〔第2実施形態〕
図2,図3は、本発明の第2実施形態による電源装置の要部構成を示すブロック図である。図2,図3に示す通り、本実施形態の電源装置2は、複数のデバイス電源部10a〜10n、センスアンプ20、及び交流信号源30を備える。デバイス電源部10a〜10nは、図1に示すデバイス電源部10と同様の構成である。また、第1実施形態と同様に、センスアンプ20の出力端と反転入力端とは抵抗21を介して接続されており、センスアンプ20の反転入力端にはコンデンサ31を介して交流信号源30が接続されている。
[Second Embodiment]
2 and 3 are block diagrams showing the main configuration of the power supply device according to the second embodiment of the present invention. As shown in FIGS. 2 and 3, the
図2は、複数のDUT40a〜40nに対して、電源装置2が備えるデバイス電源部10a〜10nの各々を接続した状態を示す図である。図2に示す通り、デバイス電源部10a〜10nとDUT40a〜40nの各々に設けられる電源ピンP1とは、信号線L11,L12を介してそれぞれ個別に接続される。また、DUT40a〜40nの各々に設けられる接地ピンP2は、例えば信号線L30を介して相互に接続される。更に、信号線L30を介して相互に接続された接地ピンP2とセンスアンプ20の非反転入力端とは信号線L22を介して接続され、同接地ピンP2とデバイス電源部10a〜10nとは信号線L21を介して接続される。
FIG. 2 is a diagram illustrating a state in which each of the device
図3は、複数の電源ピンを有する1つのDUT41に対して、電源装置2が備える複数のデバイス電源部10a〜10nを接続した状態を示す図である。図2に示す通り、デバイス電源部10a〜10nとDUT41に設けられる複数の電源ピンP11〜P1nとは、信号線L11,L12を介してそれぞれ個別に接続される。また、DUT41の接地ピンP20とセンスアンプ20の非反転入力端とは信号線L22を介して接続され、同接地ピンP20とデバイス電源部10a〜10nとは信号線L21を介して接続される。
FIG. 3 is a diagram illustrating a state in which a plurality of device
以上の通り、本実施形態においても、デバイス電源部10a〜10nとは別に設けられたセンスアンプ20の入力端に交流信号源30を接続しているため、交流信号が重畳された直流電圧をDUT40a〜40nの電源ピンP1の各々、又はDUT41の複数の電源ピンP11〜P1nに供給するという機能は維持しつつ、デバイス電源部10a〜10nの構成を従来よりも簡略化することができる。このような簡略化された構成のデバイス電源部10a〜10nを複数備えることによって、従来よりも電源装置の回路規模及びコストの増大を抑えることができる。
As described above, also in this embodiment, since the
〔第3実施形態〕
図4は、本発明の第3実施形態による電源装置の要部構成の一部を示すブロック図である。図4に示す通り、本実施形態の電源装置3は、図1に示すデバイス電源部10(図4では図示を省略している)、センスアンプ20、及び交流信号源30に加えて分配部50を備える。分配部50は、出力端と反転入力端とが接続された増幅率が「1」であるアンプ51と、アンプ51の出力端に接続される複数の接続線L31〜L3nとからなり、DUT40の接地ピンP2に現れる電圧を複数に分配するものである。尚、アンプ51の非反転入力端は、信号線L2を介してDUT40の接地ピンP2に接続される。
[Third Embodiment]
FIG. 4 is a block diagram showing a part of the main configuration of the power supply device according to the third embodiment of the present invention. As shown in FIG. 4, the
DUT40の接地ピンP2に現れる電圧を測定するために設けられるセンスアンプ20の反転入力端には交流信号源30が接続されており、センスアンプ20から出力される電圧には交流信号が重畳されている。このため、DUT40の接地ピンP2に現れる電圧が必要となるユニットに対してセンスアンプ20で測定された電圧を供給することはできない。分配部50は、これらのユニットに対してDUT40の接地ピンP2に現れる電圧を分配するために設けられる。
An
分配部50における分配数は任意である。図4に示す例では、分配部50に設けられる複数の信号線L31〜L3nのうちの1つの信号線L3nは、センスアンプ20の非反転入力端に接続されている。他の信号線L31〜L33等は、例えば半導体試験装置が備えるピンエレクトロニクスやPMU(DCパラメトリック測定装置)等の各種ユニットに接続することができる。尚、本実施形態の電源装置3は、複数のデバイス電源部10が複数設けられる場合にも適用可能である。
The number of distribution in the
〔第4実施形態〕
図5は、本発明の第4実施形態による電源装置の要部構成の一部を示すブロック図である。図5に示す通り、本実施形態の電源装置4は、図1に示すデバイス電源部10(図5では図示を省略している)、センスアンプ20、及び交流信号源30に加えてアンプ60、スイッチ部61(第1スイッチ部)、及びスイッチ部62(第2スイッチ部)を備える。アンプ60は、出力端と反転入力端とが接続された増幅率が「1」であり、非反転入力端が信号線L2を介してDUT40の接地ピンP2に接続される。尚、センスアンプ20の非反転入力端は、アンプ60の反転入力端(出力端)に接続されている。
[Fourth Embodiment]
FIG. 5 is a block diagram showing a part of the main configuration of the power supply device according to the fourth embodiment of the present invention. As shown in FIG. 5, the
スイッチ部61は、アンプ60の出力端に接続された1つの入力端と、複数の信号線L41〜L4nに接続された複数の出力端と、一端が1つの入力端に共通して接続されるとともに他端が複数の出力端の各々に接続された複数のスイッチ(図示省略)とを備える。かかる構成のスイッチ部61は、複数設けられたスイッチの開閉状態に応じて、アンプ60から出力される信号(DUT40の接地ピンP2に現れる電圧を示す信号)を複数に分配可能である。
The
スイッチ部62は、センスアンプ20の出力端に接続された1つの入力端と、複数の信号線L41〜L4nに接続された複数の出力端と、一端が1つの入力端に共通して接続されるとともに他端が複数の出力端の各々に接続され、スイッチ部61が備えるスイッチに対して排他的に開閉する複数のスイッチ(図示省略)とを備える。例えば、スイッチ部61に設けられた複数のスイッチのうちの信号線L41と電気的に接続されているスイッチが開状態である場合には、スイッチ部62に設けられた複数のスイッチのうちの信号線L41と電気的に接続されたスイッチが閉状態になる。かかる構成のスイッチ部62は、複数設けられたスイッチの開閉状態に応じて、センスアンプ20から出力される信号(交流信号が重畳された信号)を複数に分配可能である。
The
尚、本実施形態においても、アンプ60から出力される信号の分配数、及びセンスアンプ20から出力される信号の分配数は任意である。また、信号線L41〜L4nには、例えば、デバイス電源部10、半導体試験装置が備えるピンエレクトロニクスやPMU等の各種ユニット等を接続することができる。更に、本実施形態の電源装置3は、複数のデバイス電源部10が複数設けられる場合にも適用可能である。
Also in this embodiment, the distribution number of the signal output from the
以上、本発明の実施形態による電源装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、以上説明した実施形態では、DAC11、アンプ12〜14、及び抵抗15〜17からなるデバイス電源部10,10a〜10nを備える電源装置を例に挙げて説明したが、デバイス電源部10,10a〜10nの構成は適宜変更することが可能である。
Although the power supply device according to the embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. For example, in the embodiment described above, the power supply device including the device
また、本発明の電源装置は、メモリの試験を行うメモリテスタといわれる半導体試験装置、半導体論理回路を試験するロジックテスタといわれる半導体試験装置、及びLCD(Liquid Crystal Display:液晶表示ディスプレイ)の駆動ドライバを試験するトライバテスタといわれる半導体試験装置、その他の各種の半導体試験装置の何れにも適用することが可能である。特に、同測数が500以上であるメモリテスタに適用すると、大幅にコストを削減することができる。尚、本発明の電源装置は、半導体試験装置以外であっても、所定の直流電源を供給する必要がある任意の装置に適用することが可能である。 Further, the power supply device of the present invention includes a semiconductor test device called a memory tester for testing a memory, a semiconductor test device called a logic tester for testing a semiconductor logic circuit, and a driver for driving an LCD (Liquid Crystal Display). The present invention can be applied to any of a semiconductor test apparatus called a tribat tester for testing and various other semiconductor test apparatuses. In particular, when applied to a memory tester having the same measurement number of 500 or more, the cost can be significantly reduced. Note that the power supply device of the present invention can be applied to any device that needs to supply a predetermined DC power supply other than a semiconductor test device.
1〜4 電源装置
10 デバイス電源部
10a〜10n デバイス電源部
20 センスアンプ
30 交流信号源
40 DUT
40a〜40n DUT
41 DUT
50 分配部
61,62 スイッチ部
P2 接地ピン
1 to 4
40a-40n DUT
41 DUT
50
Claims (6)
前記測定部の入力端に接続されて、前記測定部で測定される接地電位に重畳されるべき交流信号を出力する交流信号源を備えることを特徴とする電源装置。 A measurement unit that measures a ground potential of a supply target to be supplied with a DC power source, and a power supply unit that supplies a predetermined DC power source to the supply target with reference to the ground potential measured by the measurement unit. In power supply,
A power supply apparatus comprising: an AC signal source connected to an input end of the measurement unit and outputting an AC signal to be superimposed on a ground potential measured by the measurement unit.
前記測定部で測定されて前記交流信号が重畳された接地電位は、複数設けられた前記電源部の各々に分配される
ことを特徴とする請求項1記載の電源装置。 A plurality of the power supply units are provided,
The power supply apparatus according to claim 1, wherein the ground potential measured by the measurement unit and overlaid with the AC signal is distributed to each of the plurality of power supply units.
前記第1スイッチ部が備える前記複数のスイッチに対して排他的に開閉する複数のスイッチを備えており、当該スイッチの開閉状態に応じて前記測定部で測定されて前記交流信号が重畳された接地電位を複数に分配可能な第2スイッチ部と
を備えることを特徴とする請求項1から請求項3の何れか一項に記載の電源装置。 A first switch unit comprising a plurality of switches, and capable of distributing the ground potential of the supply target to a plurality according to the open / closed state of the switches;
A plurality of switches that open and close exclusively with respect to the plurality of switches included in the first switch unit, and are measured by the measurement unit according to the open / closed state of the switches and are grounded on which the AC signal is superimposed The power supply apparatus according to any one of claims 1 to 3, further comprising: a second switch unit capable of distributing the potential to a plurality of parts.
前記被供給対象としての前記半導体デバイスに対して前記交流信号が重畳された直流電源を供給する請求項1から請求項5の何れか一項に記載の電源装置を備えることを特徴とする半導体試験装置。 In semiconductor testing equipment for testing semiconductor devices,
A semiconductor test comprising the power supply apparatus according to claim 1, wherein a DC power supply on which the AC signal is superimposed is supplied to the semiconductor device as the supply target. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027247A JP2010181367A (en) | 2009-02-09 | 2009-02-09 | Power supply device and semiconductor testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027247A JP2010181367A (en) | 2009-02-09 | 2009-02-09 | Power supply device and semiconductor testing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010181367A true JP2010181367A (en) | 2010-08-19 |
Family
ID=42763009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027247A Pending JP2010181367A (en) | 2009-02-09 | 2009-02-09 | Power supply device and semiconductor testing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010181367A (en) |
-
2009
- 2009-02-09 JP JP2009027247A patent/JP2010181367A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7609081B2 (en) | Testing system and method for testing an electronic device | |
CN104729539B (en) | Measurement system comprising an accessory with an internal calibration signal | |
JP2015040858A (en) | Probe and use method of the same | |
JP5093590B2 (en) | Method for correcting a pulse IV measurement system | |
US7482829B2 (en) | Electric power applying circuit and test apparatus | |
TW201809700A (en) | Combining current sourced by channels of automatic test equipment | |
US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
US8405382B2 (en) | Selectable delta or wye voltage configuration for power measurement | |
JP2010181367A (en) | Power supply device and semiconductor testing device | |
JP4720696B2 (en) | Signal measuring device | |
US20030030446A1 (en) | Method for providing compensation current and test device using the same | |
US6825653B2 (en) | Load compensating power supply having minimally invasive device current analyzer | |
KR101823762B1 (en) | Devices and methods for testing integrated circuits | |
WO2009081522A1 (en) | Test apparatus and measurement device | |
US5030919A (en) | Zero impedance switch | |
JP2009115745A (en) | Current detection circuit and inspecting method of current detection circuit | |
KR102563797B1 (en) | Quality measuring device, measuring method thereof and recording medium thereof | |
US20170205449A1 (en) | Test device and alternating current power detection method of the same | |
US8421474B2 (en) | Circuit test apparatus | |
US7906977B1 (en) | Dual output stage source measure circuit | |
JP2023162550A (en) | Contact resistance measurement device and impedance measurement device | |
JP2010054279A (en) | Semiconductor testing apparatus | |
JP2001056353A (en) | Inspection method for power conversion efficiency of electronic component | |
JP2008167118A (en) | Current-voltage amplifier circuit and semiconductor testing apparatus | |
JPH08220157A (en) | Method and apparatus for measuring impedance |