JP2010175552A - Probe card and method for manufacturing the same - Google Patents

Probe card and method for manufacturing the same Download PDF

Info

Publication number
JP2010175552A
JP2010175552A JP2010055017A JP2010055017A JP2010175552A JP 2010175552 A JP2010175552 A JP 2010175552A JP 2010055017 A JP2010055017 A JP 2010055017A JP 2010055017 A JP2010055017 A JP 2010055017A JP 2010175552 A JP2010175552 A JP 2010175552A
Authority
JP
Japan
Prior art keywords
probe
guide
wafer
substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010055017A
Other languages
Japanese (ja)
Other versions
JP5047322B2 (en
Inventor
Takaharu Ishikawa
貴治 石川
Fumio Kurotori
文夫 黒鳥
Tadao Saito
忠男 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010055017A priority Critical patent/JP5047322B2/en
Publication of JP2010175552A publication Critical patent/JP2010175552A/en
Application granted granted Critical
Publication of JP5047322B2 publication Critical patent/JP5047322B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a probe card capable of keeping highly needle location accuracy of probe pins to the external terminal of a semiconductor wafer or the connection terminal of a substrate, and a method for manufacturing the same. <P>SOLUTION: The probe card 1 includes: a plurality of probe pins 50 the one end side of which is a wafer-side plunger 51 and the other end side of which is a substrate-side plunger 52; a probe guide supporting a plurality of the probe pins 50 such that, while arranging a plurality of the probe pins 50 corresponding to arrangement of the external terminal of a semiconductor wafer, at least the wafer-side plunger 51 of the probe pins 50 is exposed, and a printed-circuit board 10 having a connection terminal 14 with which the substrate side plunger 52 of the probe pins 50 supported by the probe guide get into touch, while the probe guide is organized by stacking a substrate-side probe guide 30 at which the substrate-side plunger 52 of the probe pins 50 is located and a wafer-side probe guide 40 at which the wafer-side plunger 51 of the probe pins 50. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカード及びその製造方法に関するものである。   The present invention provides a probe card that is electrically connected to a test head of a semiconductor wafer testing apparatus and that is in electrical contact with an external terminal of the semiconductor wafer to collectively test each integrated circuit of the semiconductor wafer. And a manufacturing method thereof.

半導体集積回路を有するICデバイス等の電子部品を製造する場合、その製造歩留まりを向上させるために、通常、電子部品の段階(後工程)だけでなく、半導体ウエハの段階(前工程)でも集積回路の動作テストが行われる。   When an electronic component such as an IC device having a semiconductor integrated circuit is manufactured, in order to improve the manufacturing yield, the integrated circuit is usually used not only at the electronic component stage (post-process) but also at the semiconductor wafer stage (pre-process). An operation test is performed.

そのような試験には通常プローバが使用され、テストヘッドに電気的に接続された多数のプローブピンを備えたプローブカードと被試験半導体ウエハとを近接させて、プローブピンの先端部と半導体ウエハの外部端子とを電気的に接触させ、電気信号の授受を行うことにより、集積回路の動作テストを行っていた。   A prober is usually used for such a test. A probe card having a large number of probe pins electrically connected to a test head is placed close to the semiconductor wafer to be tested, and the tip of the probe pin and the semiconductor wafer are connected to each other. An operation test of an integrated circuit has been performed by making electrical contact with an external terminal and exchanging electrical signals.

しかしながら、従来のプローブカード、特に垂直型のスプリングプローブピンを使用したプローブカードによって1回のコンタクトで試験することのきる半導体ウエハ中の集積回路の個数は限られており、したがって1枚の半導体ウエハ中における全ての集積回路を試験するには複数回のコンタクトを必要とし、試験に長時間を要していた。   However, the number of integrated circuits in a semiconductor wafer that can be tested with a single contact by a conventional probe card, particularly a probe card using vertical spring probe pins, is limited. Testing all the integrated circuits inside required multiple contacts and required a long time for testing.

また、携帯電話やPDAなどのデジタル電子機器は低価格化が進んでおり、それに伴って、デジタル電子機器に組み込まれるフラッシュメモリ等のICデバイスについても、低価格化の要求が高まっている。   In addition, the price of digital electronic devices such as mobile phones and PDAs has been reduced, and along with this, there has been an increasing demand for lower prices for IC devices such as flash memory incorporated in the digital electronic device.

試験の高スループット化及び低コスト化を図るために、半導体ウエハ中の全ての集積回路を一括して試験することが考えられる。しかし、近年の半導体ウエハは、8インチ、12インチと大型化しており、しかも集積回路は高密度化しているため、そのような半導体ウエハに対応するプローブカードを製造する場合、半導体ウエハの外部端子又は基板の接続端子に対するプローブピンの針位置精度が問題となる。   In order to increase the test throughput and cost, it is conceivable to test all the integrated circuits in the semiconductor wafer at once. However, recent semiconductor wafers have been enlarged to 8 inches and 12 inches, and integrated circuits have become denser. Therefore, when manufacturing a probe card corresponding to such a semiconductor wafer, external terminals of the semiconductor wafer are used. Or the needle position accuracy of the probe pin with respect to the connection terminal of the board becomes a problem.

本発明は、このような実状に鑑みてなされたものであり、半導体ウエハの外部端子又は基板の接続端子に対するプローブピンの針位置精度を高く維持することのできるプローブカード及びその製造方法を提供することを目的とする。   The present invention has been made in view of such a situation, and provides a probe card capable of maintaining high probe pin needle position accuracy with respect to an external terminal of a semiconductor wafer or a connection terminal of a substrate, and a method of manufacturing the same. For the purpose.

上記目的を達成するために、第1に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、一端側がウエハ側プローブ部、他端側が基板側プローブ部となっている複数のプローブピンと、前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、前記プローブガイドは、半導体ウエハの熱膨張係数(線熱膨張係数)と実質的に同じ熱膨張係数(線熱膨張係数)を有する材料から構成されていることを特徴とするプローブカードを提供する(発明1)。 In order to achieve the above object, firstly, the present invention is electrically connected to a test head of a semiconductor wafer test apparatus and is in electrical contact with an external terminal of the semiconductor wafer. A probe card that can be collectively subjected to a test, wherein one end side is a wafer side probe portion and the other end side is a substrate side probe portion, and the plurality of probe pins are external terminals of a semiconductor wafer. A probe guide that supports the plurality of probe pins so that at least a wafer side probe portion of the probe pins is exposed, and a substrate for the probe pins supported by the probe guides. And a substrate having a connection terminal with which the side probe portion contacts, and the probe guide has a coefficient of thermal expansion (linear thermal expansion) of the semiconductor wafer. Providing a probe card which is characterized by being composed of a material having a coefficient) and substantially the same coefficient of thermal expansion (coefficient of linear thermal expansion) (invention 1).

半導体ウエハ試験装置では、様々な試験条件下において、プローブカードと半導体ウエハの外部端子との針先位置精度を確保することが必要である。特に、半導体ウエハの加熱試験などを行うときには、一例として85℃程度の温度まで半導体ウエハが加熱され、プローブカードも同様に加熱される。したがって、半導体ウエハと、プローブピンを支持しているプローブガイドとの熱膨張係数が異なっている場合には、加熱時に半導体ウエハの外部端子とプローブピンとの間に相対的な位置ずれが発生する。この位置ずれは、プローブカードにおけるプローブエリアが大きいほど大きくなり、プローブピンと半導体ウエハの外部端子とのコンタクトミスが生じることとなる。   In the semiconductor wafer test apparatus, it is necessary to ensure the accuracy of the needle tip position between the probe card and the external terminal of the semiconductor wafer under various test conditions. In particular, when a semiconductor wafer heating test or the like is performed, the semiconductor wafer is heated to a temperature of about 85 ° C. as an example, and the probe card is similarly heated. Therefore, when the thermal expansion coefficients of the semiconductor wafer and the probe guide supporting the probe pins are different, a relative positional shift occurs between the external terminal of the semiconductor wafer and the probe pins during heating. This positional deviation increases as the probe area in the probe card increases, and a contact error between the probe pin and the external terminal of the semiconductor wafer occurs.

上記発明(発明1)のプローブカードでは、プローブガイドは半導体ウエハの熱膨張係数と実質的に同じ熱膨張係数を有する材料から構成されているため、加熱下でのテスト時にも、半導体ウエハの外部端子とプローブピンとは、半導体ウエハとプローブガイドとの熱膨張差によるウエハ平面方向での位置ずれが発生しない。 In the probe card of the above invention ( Invention 1), the probe guide is made of a material having a thermal expansion coefficient substantially the same as the thermal expansion coefficient of the semiconductor wafer. The terminal and the probe pin are not displaced in the wafer plane direction due to the difference in thermal expansion between the semiconductor wafer and the probe guide.

第2に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、両端部に、弾性体によりそれぞれ外方に付勢されたウエハ側プローブ部及び基板側プローブ部を有する複数のプローブピンと、前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、前記プローブガイドは、前記プローブピンの基板側プローブ部を前記基板側に付勢した状態で、前記プローブガイドの周縁部及び平面方向内部において前記基板に固定されていることを特徴とするプローブカードを提供する(発明2)。 Secondly, the present invention is electrically connected to a test head of a semiconductor wafer testing apparatus and is in electrical contact with an external terminal of the semiconductor wafer to collectively test each integrated circuit of the semiconductor wafer. A plurality of probe pins each having a wafer-side probe portion and a substrate-side probe portion biased outwardly by elastic bodies at both ends, and the plurality of probe pins are external terminals of a semiconductor wafer. A probe guide that supports the plurality of probe pins so that at least a wafer side probe portion of the probe pins is exposed, and a substrate for the probe pins supported by the probe guides. The probe guide is connected to the probe pin on the substrate side of the probe pin. Parts in a state where the biasing on the substrate side, it provides a probe card, characterized in that fixed to the substrate at the periphery and the plane direction within the probe guide (invention 2).

上記発明(発明2)のプローブカードでは、プローブガイドはプローブピンの基板側プローブ部を基板側に付勢しているため、プローブピンの基板側プローブ部と基板の接続端子との電気的な接続を確実に行うことができる。ただし、そのような構成を採用することにより、プローブガイドには、プローブピンによって基板の反対方向にプリロードが印加され、プローブピンの本数が多いとそのプリロードが大きくなり、プローブガイドは基板から浮き上がろうとする。 In the probe card of the above invention ( invention 2), since the probe guide biases the substrate side probe portion of the probe pin toward the substrate side, the electrical connection between the substrate side probe portion of the probe pin and the connection terminal of the substrate Can be performed reliably. However, by adopting such a configuration, a preload is applied to the probe guide in the opposite direction of the substrate by the probe pin. When the number of probe pins is large, the preload increases and the probe guide floats from the substrate. I will try.

上記発明(発明2)のプローブカードでは、プローブガイドは、その周縁部だけでなく、平面方向内部においても基板に固定されているため、プローブピンのプリロードに起因するプローブガイドの反りや歪みが防止され、半導体ウエハの外部端子に対するプローブピンの針位置精度を高く維持することができる。 In the probe card of the above invention ( invention 2), since the probe guide is fixed to the substrate not only in the peripheral portion but also in the plane direction, the probe guide is prevented from warping or distortion due to preloading of the probe pins. In addition, the probe pin needle position accuracy with respect to the external terminal of the semiconductor wafer can be maintained high.

上記発明(発明2)においては、前記基板における前記プローブガイドの反対側には補強部材が設けられており、前記プローブガイドは、前記基板及び前記補強部材に固定されているのが好ましい(発明3)。 In the said invention ( invention 2), the reinforcement member is provided in the other side of the said probe guide in the said board | substrate, and it is preferable that the said probe guide is being fixed to the said board | substrate and the said reinforcement member ( invention 3). ).

上記発明(発明3)によれば、プローブガイドの反りや歪みをより効果的に防止することができる。 According to the said invention ( invention 3), the curvature and distortion of a probe guide can be prevented more effectively.

上記発明(発明3)において、前記プローブガイドは、前記プローブガイドの平面方向内部において、前記補強部材側から挿入されるねじによって、前記基板及び前記補強部材に固定されているのが好ましい(発明4)。 In the said invention ( invention 3), it is preferable that the said probe guide is being fixed to the said board | substrate and the said reinforcement member with the screw inserted from the said reinforcement member side inside the planar direction of the said probe guide ( invention 4). ).

上記発明(発明4)によれば、ねじは、その頭部ではなく軸部の断面積分のスペースだけしかプローブガイドを占有しないから、プローブガイドにおけるプローブピン相互間のスペースが狭い場合にも対応可能である。 According to the above invention ( invention 4), the screw occupies only the space of the cross-sectional integral of the shaft portion, not the head portion thereof, so that it is possible to cope with a case where the space between the probe pins in the probe guide is narrow. It is.

第3に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、一端側がウエハ側プローブ部、他端側が基板側プローブ部となっている複数のプローブピンと、前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、前記プローブガイドは、前記プローブピンの基板側プローブ部が位置する基板側プローブガイドと、前記プローブピンのウエハ側プローブ部が位置するウエハ側プローブガイドとを積重してなることを特徴とするプローブカードを提供する(発明5)。 Thirdly, the present invention is electrically connected to a test head of a semiconductor wafer testing apparatus and electrically contacts an external terminal of the semiconductor wafer to collectively test each integrated circuit of the semiconductor wafer. A plurality of probe pins, one end side of which is a wafer-side probe portion and the other end side is a substrate-side probe portion, and the plurality of probe pins are arranged corresponding to the arrangement of external terminals of the semiconductor wafer. A probe terminal supporting the plurality of probe pins so that at least the wafer-side probe portion of the probe pin protrudes, and a connection terminal that contacts the substrate-side probe portion of the probe pin supported by the probe guide A substrate side probe on which a substrate side probe portion of the probe pin is located. And id, provides a probe card, wherein the wafer-side probe portion of the probe pin formed by stacked and wafer-side probe guide located (invention 5).

第4に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードの製造方法であって、プローブピンの基板側プローブ部が接触する接続端子を有する基板に対し、プローブピンの基板側プローブ部を収納する(案内する場合を含む。)収納孔が形成されている基板側プローブガイドを、前記基板の接続端子と前記基板側プローブガイドのガイド孔との位置合わせをした上で固定し、次いで、プローブピンのウエハ側プローブ部を案内するガイド孔が形成されているウエハ側プローブガイドを、プローブピンのウエハ側プローブ部が前記ウエハ側プローブガイドのガイド孔に挿入され、プローブピンの基板側プローブ部が前記基板側プローブガイドの収納孔に挿入されるようにして、前記基板側プローブガイドに積重して固定し、もって前記基板側プローブガイドと前記ウエハ側プローブガイドとにより、前記複数のプローブピンを半導体ウエハの外部端子の配列に対応するように配列して支持することを特徴とするプローブカードの製造方法を提供する(発明6)。 Fourthly, the present invention is electrically connected to a test head of a semiconductor wafer testing apparatus and electrically contacted with an external terminal of the semiconductor wafer to collectively test each integrated circuit of the semiconductor wafer. A method for manufacturing a probe card, in which a board-side probe part of a probe pin is housed (including a case where it is guided) with respect to a board having a connection terminal with which the board-side probe part of the probe pin contacts. The substrate-side probe guide is fixed after the connection terminal of the substrate and the guide hole of the substrate-side probe guide are aligned, and then a guide hole for guiding the wafer-side probe portion of the probe pin is formed The wafer side probe guide is inserted into the guide hole of the wafer side probe guide, and the probe pin The substrate-side probe portion is inserted into the receiving hole of the substrate-side probe guide, and is stacked and fixed on the substrate-side probe guide, so that the substrate-side probe guide and the wafer-side probe guide Provided is a method of manufacturing a probe card, wherein the plurality of probe pins are arranged and supported so as to correspond to the arrangement of external terminals of a semiconductor wafer ( Invention 6).

一般的に、プローブガイドと比較して基板の加工精度は低く、基板に形成される孔の位置等が必ずしも正確ではない場合があるが、上記発明(発明5,発明6)によれば、基板側プローブガイドの収納孔と基板の接続端子との位置合わせを、プローブピンに邪魔されることなく目視により確認して行った上で、基板側プローブガイドを基板に固定することができるため、基板の接続端子に対するプローブピンの針位置精度を高く維持することができる。 Generally, the processing accuracy of the substrate as compared to the probe guide is low, but there is a case where the position or the like of the holes formed in the substrate is not always accurate, the present invention (invention 5, the invention 6) According to the substrate The board-side probe guide can be fixed to the board after the alignment of the receiving hole of the side probe guide and the connection terminal of the board is confirmed by visual inspection without being obstructed by the probe pins. It is possible to maintain high probe position accuracy of the probe pin with respect to the connection terminal.

本発明のプローブカードによれば、半導体ウエハの外部端子又は基板の接続端子に対するプローブピンの針位置精度を高く維持することができるため、半導体ウエハ中の複数の集積回路を一括して確実に試験することができ、試験の高スループット化及び低コスト化を図ることができる。  According to the probe card of the present invention, since the pin position accuracy of the probe pin with respect to the external terminal of the semiconductor wafer or the connection terminal of the substrate can be maintained high, a plurality of integrated circuits in the semiconductor wafer can be reliably tested collectively. Therefore, it is possible to achieve high throughput and low cost of the test.

本発明の一実施形態に係るプローブカードの平面図である。It is a top view of the probe card which concerns on one Embodiment of this invention. 図1に示すプローブカードの側面図である。It is a side view of the probe card shown in FIG. 図1に示すプローブカードの裏面図である。It is a reverse view of the probe card shown in FIG. 図1に示すプローブカードの各構成部材を示す分解斜視図である。It is a disassembled perspective view which shows each structural member of the probe card shown in FIG. 図1に示すプローブカードの基本構造を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the basic structure of the probe card shown in FIG. プローブピンの単体構造の一例を示す部分断面図である。It is a fragmentary sectional view showing an example of the simple substance structure of a probe pin.

以下、本発明の一実施形態に係るプローブカードを図面に基づいて説明する。
本実施形態に係るプローブカード1は、図1〜図5に示すように、プリント基板10と、プリント基板10のテストヘッド側に設けられた補強部材(スティフナ)20と、プリント基板10のテストヘッドの反対側に設けられた上下2つのプローブガイド30,40と、プローブガイド30,40に支持された複数のプローブピン50とを備えて構成されている。
Hereinafter, a probe card according to an embodiment of the present invention will be described with reference to the drawings.
As shown in FIGS. 1 to 5, the probe card 1 according to the present embodiment includes a printed circuit board 10, a reinforcing member (stiffener) 20 provided on the test head side of the printed circuit board 10, and a test head of the printed circuit board 10. The upper and lower two probe guides 30 and 40 provided on the opposite side, and a plurality of probe pins 50 supported by the probe guides 30 and 40 are configured.

プローブガイド30は、プリント基板10におけるテストヘッドの反対側の面(表面)上に直接配置されるものであって、基板側プローブガイドを構成している(以下「プローブガイド30」を「基板側プローブガイド30」という場合がある)。また、プローブガイド40は、プローブガイド30上に積重して固定されるものであり、ウエハ側プローブガイドを構成している(以下「プローブガイド40」を「ウエハ側プローブガイド40」という場合がある)。   The probe guide 30 is directly disposed on the surface (front surface) of the printed circuit board 10 opposite to the test head, and constitutes a substrate-side probe guide (hereinafter, the “probe guide 30” is referred to as “substrate side”). Sometimes referred to as “probe guide 30”). The probe guide 40 is stacked and fixed on the probe guide 30 and constitutes a wafer-side probe guide (hereinafter, the “probe guide 40” is sometimes referred to as “wafer-side probe guide 40”). is there).

プローブガイド30,40には、被試験半導体ウエハに対応するプローブエリア31,41が形成され、そのプローブエリア31,41に、半導体ウエハの外部端子の配列に対応するように複数のプローブピン50が配列される。   The probe guides 30 and 40 are provided with probe areas 31 and 41 corresponding to the semiconductor wafer to be tested, and a plurality of probe pins 50 are provided in the probe areas 31 and 41 so as to correspond to the arrangement of external terminals of the semiconductor wafer. Arranged.

基板側プローブガイド30の周縁部には、ねじ61が貫通する貫通孔32及びねじ62が貫通する貫通孔33がそれぞれ交互に複数形成されており、基板側プローブガイド30の中心部には、ねじ63が貫通する貫通孔34が1つ形成されている。また、ウエハ側プローブガイド40の周縁部には、ねじ61が貫通する貫通孔42が複数形成されており、ウエハ側プローブガイド40の中心部裏側には、ねじ63が螺合するねじ穴43が1つ形成されている。   A plurality of through-holes 32 through which the screw 61 passes and a plurality of through-holes 33 through which the screw 62 passes are alternately formed in the peripheral portion of the substrate-side probe guide 30. One through hole 34 through which 63 penetrates is formed. Further, a plurality of through holes 42 through which the screw 61 passes are formed in the peripheral portion of the wafer side probe guide 40, and a screw hole 43 into which the screw 63 is screwed is formed on the back side of the center portion of the wafer side probe guide 40. One is formed.

2つのプローブガイド30,40は、例えば、セラミックス、シリコン、ガラス等の材料から構成され、本実施形態では、被試験半導体ウエハの熱膨張係数(線熱膨張係数)と実質的に同じ熱膨張係数(線熱膨張係数)を有する材料から構成されている。   The two probe guides 30 and 40 are made of, for example, a material such as ceramics, silicon, or glass. In this embodiment, the thermal expansion coefficient is substantially the same as the thermal expansion coefficient (linear thermal expansion coefficient) of the semiconductor wafer to be tested. It is comprised from the material which has (linear thermal expansion coefficient).

本実施形態におけるプリント基板10は、プローブガイド30,40より大きな径を有する薄い円板形状をなしている。このプリント基板10の表面中央部には、接続端子としてのパッド13が、半導体ウエハの外部端子の配列に対応するようにして複数形成されている。また、プリント基板10の裏面外周部には、テストヘッドとの電気信号の授受を行うための接続端子14が形成されている。   The printed circuit board 10 in the present embodiment has a thin disk shape having a larger diameter than the probe guides 30 and 40. A plurality of pads 13 as connection terminals are formed at the center of the surface of the printed board 10 so as to correspond to the arrangement of external terminals of the semiconductor wafer. In addition, a connection terminal 14 for transmitting and receiving an electrical signal with the test head is formed on the outer peripheral portion of the back surface of the printed circuit board 10.

プリント基板10におけるプローブガイド30,40の貫通孔32,42及びプローブガイド30の貫通孔33に対応する位置には、ねじ61が貫通する貫通孔11及びねじ62が貫通する貫通孔12がそれぞれ交互に複数形成されている。また、プリント基板10の中心部には、ねじ63が貫通する貫通孔15が1つ形成されている。   In the printed circuit board 10, the through holes 11 through which the screws 61 pass and the through holes 12 through which the screws 62 pass are alternately arranged at positions corresponding to the through holes 32 and 42 of the probe guides 30 and 40 and the through holes 33 of the probe guide 30. A plurality are formed. Further, one through hole 15 through which the screw 63 passes is formed at the center of the printed circuit board 10.

補強部材20は、プリント基板10の裏面中央部に設けられており、本実施形態では、全体として略皿状の形状を有し、周縁部はフランジ部23を形成している。このフランジ部23におけるプローブガイド30,40のねじ孔32,42及びプローブガイド30のねじ孔33に対応する位置には、ねじ61が螺合するねじ孔25及びねじ62が螺合するねじ孔26がそれぞれ交互に複数形成されている。   The reinforcing member 20 is provided in the center of the back surface of the printed circuit board 10. In the present embodiment, the reinforcing member 20 has a substantially dish-like shape as a whole, and the peripheral portion forms a flange portion 23. The screw hole 25 into which the screw 61 is screwed and the screw hole 26 into which the screw 62 is screwed are located at positions corresponding to the screw holes 32 and 42 of the probe guides 30 and 40 and the screw hole 33 of the probe guide 30 in the flange portion 23. Are formed alternately.

また、補強部材20の中心部には、ねじ63の頭部を収容する凹部21と、ねじ63が貫通する貫通孔22とが形成されている。   In addition, a concave portion 21 that accommodates the head of the screw 63 and a through hole 22 through which the screw 63 passes are formed in the central portion of the reinforcing member 20.

次に、2つのプローブガイド30,40に支持されているプローブピン50について説明する。   Next, the probe pin 50 supported by the two probe guides 30 and 40 will be described.

本実施形態におけるプローブピン50としては、図5及び図6に示すように、垂直型スプリングプローブ(ポゴピン)が使用される。   As the probe pin 50 in the present embodiment, a vertical spring probe (pogo pin) is used as shown in FIGS.

プローブピン50は、円筒状のチューブ53と、その中に収納された導電性のコイルスプリング54と、コイルスプリング54の弾撥力によって、ウエハ側に付勢されつつチューブ53の上端部に係止する導電性のウエハ側プランジャ51及び基板側に付勢されつつチューブ53の下端部に係止する導電性の基板側プランジャ52とから構成されている。   The probe pin 50 is locked to the upper end portion of the tube 53 while being urged toward the wafer side by the cylindrical tube 53, the conductive coil spring 54 housed therein, and the elastic force of the coil spring 54. The conductive wafer side plunger 51 and the conductive substrate side plunger 52 which are urged toward the substrate side and are engaged with the lower end portion of the tube 53 are configured.

このような垂直型のプローブピン50は、それ自体単体で取り扱うことができるため、メンテナンス性に優れている。   Since such a vertical probe pin 50 can be handled by itself, it has excellent maintainability.

基板側プローブガイド30には、プローブピン50のチューブ53を支持するとともに、基板側プランジャ52を収納するための収納孔30aが、基板側プローブガイド30を貫通するように形成されている。また、ウエハ側プローブガイド40には、プローブピン50のチューブ53を支持する支持孔40aと、ウエハ側プランジャ51を案内するためのガイド孔40bとが、ウエハ側プローブガイド40を貫通するように形成されている。   The board-side probe guide 30 is formed with an accommodation hole 30 a for supporting the tube 53 of the probe pin 50 and for accommodating the board-side plunger 52 so as to penetrate the board-side probe guide 30. In addition, a support hole 40 a for supporting the tube 53 of the probe pin 50 and a guide hole 40 b for guiding the wafer side plunger 51 are formed in the wafer side probe guide 40 so as to penetrate the wafer side probe guide 40. Has been.

プローブピン50のウエハ側プランジャ51は、ウエハ側プローブガイド40のガイド孔40bから所定量臨出しており、コイルスプリング54の弾撥力によって下方向に弾性的に後退可能となっている。一方、プローブピン50の基板側プランジャ52は、基板側プローブガイド30の収納孔30aに収納された状態で、コイルスプリング54の弾撥力によってプリント基板10のパッド13に所定の接圧で接触している。   The wafer-side plunger 51 of the probe pin 50 protrudes from the guide hole 40 b of the wafer-side probe guide 40 by a predetermined amount, and can be elastically retracted downward by the elastic force of the coil spring 54. On the other hand, the substrate-side plunger 52 of the probe pin 50 contacts the pad 13 of the printed circuit board 10 with a predetermined contact pressure by the elastic force of the coil spring 54 while being accommodated in the accommodation hole 30 a of the substrate-side probe guide 30. ing.

この状態において、プローブピン50のチューブ53の上端部は、コイルスプリング54の弾撥力によって付勢され、ウエハ側プローブガイド40における支持孔40aの上端面に当接している。このように、ウエハ側プローブガイド40には、プローブピン50によって上方へのプリロードが印加されている。   In this state, the upper end portion of the tube 53 of the probe pin 50 is urged by the elastic force of the coil spring 54 and is in contact with the upper end surface of the support hole 40 a in the wafer side probe guide 40. Thus, the preload upward is applied to the wafer-side probe guide 40 by the probe pins 50.

上記のようなプローブカード1を製造するには、最初に、基板側プローブガイド30をプリント基板10の上面で位置決めする。このとき、基板側プローブガイド30には、基板側プローブガイド30を貫通する収納孔30aが形成されているため、プリント基板10に形成された各パッド13が基板側プローブガイド30の収納孔30aから見えるようにして基板側プローブガイド30を位置決めすればよい。   In order to manufacture the probe card 1 as described above, first, the board-side probe guide 30 is positioned on the upper surface of the printed board 10. At this time, the board-side probe guide 30 is formed with a storage hole 30 a penetrating the board-side probe guide 30, so that each pad 13 formed on the printed circuit board 10 extends from the storage hole 30 a of the board-side probe guide 30. The substrate-side probe guide 30 may be positioned so that it can be seen.

そして、ねじ62を基板側プローブガイド30の貫通孔33及びプリント基板10の貫通孔12に挿入し、補強部材20のねじ孔26に螺合することにより、基板側プローブガイド30をプリント基板10及び補強部材20に固定する。   Then, the screw 62 is inserted into the through hole 33 of the board-side probe guide 30 and the through-hole 12 of the printed board 10 and screwed into the screw hole 26 of the reinforcing member 20, whereby the board-side probe guide 30 is inserted into the printed board 10 and the printed board 10. Fix to the reinforcing member 20.

次いで、プローブピン50のウエハ側プランジャ51をウエハ側プローブガイド40のガイド孔40bに挿入し、プローブピン50のチューブ53をウエハ側プローブガイド40の支持孔40aに挿入するとともに、プローブピン50の基板側プランジャ52を基板側プローブガイド30の収納孔30aに挿入するようにして、ウエハ側プローブガイド40を基板側プローブガイド30に積重する。そして、ねじ61をウエハ側プローブガイド40の貫通孔42、基板側プローブガイド30の貫通孔32及びプリント基板10の貫通孔11に挿入し、補強部材20のねじ孔25に螺合するとともに、ねじ63を補強部材20の貫通孔22、プリント基板10の貫通孔15、基板側プローブガイド30の貫通孔34に挿入し、ウエハ側プローブガイド40のねじ穴43に螺合することにより、ウエハ側プローブガイド40を基板側プローブガイド30、プリント基板10及び補強部材20に固定する。   Next, the wafer-side plunger 51 of the probe pin 50 is inserted into the guide hole 40b of the wafer-side probe guide 40, the tube 53 of the probe pin 50 is inserted into the support hole 40a of the wafer-side probe guide 40, and the probe pin 50 substrate. The wafer side probe guide 40 is stacked on the substrate side probe guide 30 such that the side plunger 52 is inserted into the accommodation hole 30 a of the substrate side probe guide 30. Then, the screw 61 is inserted into the through hole 42 of the wafer side probe guide 40, the through hole 32 of the substrate side probe guide 30 and the through hole 11 of the printed circuit board 10, and screwed into the screw hole 25 of the reinforcing member 20. 63 is inserted into the through hole 22 of the reinforcing member 20, the through hole 15 of the printed circuit board 10, and the through hole 34 of the substrate side probe guide 30, and screwed into the screw hole 43 of the wafer side probe guide 40. The guide 40 is fixed to the board-side probe guide 30, the printed board 10, and the reinforcing member 20.

一般的に、プローブガイド30,40と比較してプリント基板10の加工精度は低く、プリント基板10に形成される貫通孔32の位置が必ずしも正確ではない場合があるが、以上のようなプローブカード1の製造方法によれば、基板側プローブガイド30の収納孔30aとプリント基板10のパッド13との位置合わせを、プローブピン50に邪魔されることなく目視により確認して行った上で、基板側プローブガイド30をプリント基板10に固定することができるため、プリント基板10のパッド13に対するプローブピン50の針位置精度を高く維持することができる。   Generally, the processing accuracy of the printed circuit board 10 is lower than that of the probe guides 30 and 40, and the position of the through hole 32 formed in the printed circuit board 10 may not always be accurate. According to the first manufacturing method, after the alignment between the accommodation hole 30a of the substrate-side probe guide 30 and the pad 13 of the printed circuit board 10 is visually confirmed without being obstructed by the probe pins 50, the substrate Since the side probe guide 30 can be fixed to the printed circuit board 10, the needle position accuracy of the probe pin 50 with respect to the pad 13 of the printed circuit board 10 can be maintained high.

また、本実施形態のプローブカード1では、ウエハ側プローブガイド40は、その周縁部だけでなく、平面方向内部である中心部において、ねじ63によって基板側プローブガイド30、プリント基板10及び補強部材20に固定されている。仮に、ウエハ側プローブガイド40がその周縁部だけで基板側プローブガイド30、プリント基板10及び補強部材20に固定された場合には、多数のプローブピン50によるプリロードによって、ウエハ側プローブガイド40の中央部が浮き上がるように反ってしまうおそれがあるが、上記のようにウエハ側プローブガイド40の中心部においても基板側プローブガイド30、プリント基板10及び補強部材20に固定されることにより、ウエハ側プローブガイド40の中央部の浮き上がりが防止され、半導体ウエハの外部端子に対するプローブピン50の針位置精度を高く維持することができる。かかるウエハ側プローブガイド40の反り防止効果は、補強部材20による補強によって、より顕著なものとなる。   Further, in the probe card 1 of the present embodiment, the wafer-side probe guide 40 is not limited to the peripheral portion but also in the central portion in the plane direction, by the screw 63 with the substrate-side probe guide 30, the printed board 10, and the reinforcing member 20. It is fixed to. If the wafer-side probe guide 40 is fixed to the substrate-side probe guide 30, the printed circuit board 10, and the reinforcing member 20 only at the periphery, the center of the wafer-side probe guide 40 is preloaded by a large number of probe pins 50. The wafer-side probe may be warped so as to be lifted, but the wafer-side probe is fixed to the substrate-side probe guide 30, the printed board 10, and the reinforcing member 20 at the center of the wafer-side probe guide 40 as described above. It is possible to prevent the central portion of the guide 40 from being lifted, and to maintain high accuracy of the probe pin 50 with respect to the external terminal of the semiconductor wafer. The warp prevention effect of the wafer-side probe guide 40 becomes more prominent due to reinforcement by the reinforcing member 20.

なお、ウエハ側プローブガイド40中心部に螺合されるねじ63は、補強部材20側からら挿入され、ねじ63はその頭部ではなく軸部の断面積分のスペースだけしかプローブガイド30,40を占有しないから、プローブガイド30,40におけるプローブピン50相互間のスペースが狭い場合にも対応可能である。   The screw 63 screwed into the central portion of the wafer-side probe guide 40 is inserted from the reinforcing member 20 side, and the screw 63 does not move the probe guides 30 and 40 only in the space of the cross-sectional integral of the shaft portion instead of the head. Since it is not occupied, it is possible to cope with a case where the space between the probe pins 50 in the probe guides 30 and 40 is narrow.

本実施形態のプローブカード1を使用して加熱下で試験を行った場合、被試験半導体ウエハ及びプローブガイド30,40はそれぞれ熱によって膨張するが、プローブガイド30,40は、半導体ウエハの熱膨張係数と実質的に同じ熱膨張係数を有する材料から構成されているため、半導体ウエハの外部端子とプローブガイド30,40に支持されたプローブピン50とは、ウエハ平面方向での位置ずれが発生せず、したがって両者を確実にコンタクトさせることが可能である。   When a test is performed under heating using the probe card 1 of the present embodiment, the semiconductor wafer under test and the probe guides 30 and 40 are expanded by heat, respectively, but the probe guides 30 and 40 are thermally expanded of the semiconductor wafer. Since it is made of a material having a coefficient of thermal expansion that is substantially the same as the coefficient, the external terminals of the semiconductor wafer and the probe pins 50 supported by the probe guides 30 and 40 are not displaced in the wafer plane direction. Therefore, it is possible to contact the two reliably.

以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。   The embodiment described above is described for facilitating understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

例えば、プローブカード1は、必ずしも補強部材20を備えている必要はないし、プローブガイド30,40は、一体化されていてもよい。また、プローブガイド30,40をその平面方向内部でプリント基板10に固定するねじ63は、複数本設けられてもよいし、プローブガイド40の表面側から設けられてもよいし、省略されてもよい。   For example, the probe card 1 does not necessarily need to include the reinforcing member 20, and the probe guides 30 and 40 may be integrated. In addition, a plurality of screws 63 for fixing the probe guides 30 and 40 to the printed circuit board 10 inside the planar direction may be provided, may be provided from the surface side of the probe guide 40, or may be omitted. Good.

このような本発明のプローブカードは、例えば、フラッシュメモリ等のICデバイスの前工程試験として、半導体ウエハを1回のコンタクトで試験を行うのに有用である。   Such a probe card of the present invention is useful for testing a semiconductor wafer with a single contact as a pre-process test of an IC device such as a flash memory.

1…プローブカード1 ... Probe card
10…プリント基板10 ... Printed circuit board
11,12,15…貫通孔    11, 12, 15 ... through hole
13…パッド    13 ... Pad
14…接続端子    14 ... Connection terminal
20…補強部材20 ... Reinforcing member
21…凹部    21 ... Recess
22…貫通孔    22 ... Through hole
23…フランジ部    23 ... Flange
25,26…ねじ孔    25, 26 ... Screw holes
30,40…プローブガイド30, 40 ... Probe guide
30a…収納孔    30a ... Storage hole
40a…支持孔    40a ... support hole
40b…ガイド孔    40b ... Guide hole
31,41…プローブエリア    31, 41 ... probe area
32,33,34,42,…貫通孔    32, 33, 34, 42, ... through hole
43…ねじ穴    43 ... Screw hole
50…プローブピン50 ... probe pin
51…ウエハ側プランジャ    51. Wafer side plunger
52…基板側プランジャ    52 .. Plunger on the substrate side
53…チューブ    53 ... Tube
54…コイルスプリング    54 ... Coil spring
61,62,63…ねじ61, 62, 63 ... screw

Claims (1)

半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、
一端側がウエハ側プローブ部、他端側が基板側プローブ部となっている複数のプローブピンと、
前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、
前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、
前記プローブガイドは、前記プローブピンの基板側プローブ部が位置する基板側プローブガイドと、前記プローブピンのウエハ側プローブ部が位置するウエハ側プローブガイドとを積重してなることを特徴とするプローブカード。
A probe card that is electrically connected to a test head of a semiconductor wafer testing apparatus and that is in electrical contact with an external terminal of the semiconductor wafer and can collectively test each integrated circuit of the semiconductor wafer,
A plurality of probe pins in which one end side is a wafer side probe portion and the other end side is a substrate side probe portion;
The probe guides that support the plurality of probe pins so that the plurality of probe pins are arranged corresponding to the arrangement of external terminals of the semiconductor wafer, and at least the wafer side probe portion of the probe pins is exposed,
A substrate having a connection terminal with which the probe portion of the probe pin supported by the probe guide contacts;
The probe guide is formed by stacking a substrate-side probe guide where the substrate-side probe portion of the probe pin is located and a wafer-side probe guide where the wafer-side probe portion of the probe pin is located. card.
JP2010055017A 2010-03-11 2010-03-11 Probe card and manufacturing method thereof Expired - Fee Related JP5047322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010055017A JP5047322B2 (en) 2010-03-11 2010-03-11 Probe card and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055017A JP5047322B2 (en) 2010-03-11 2010-03-11 Probe card and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006519070A Division JPWO2005083773A1 (en) 2004-02-27 2004-02-27 Probe card and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010175552A true JP2010175552A (en) 2010-08-12
JP5047322B2 JP5047322B2 (en) 2012-10-10

Family

ID=42706637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055017A Expired - Fee Related JP5047322B2 (en) 2010-03-11 2010-03-11 Probe card and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5047322B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012145509A (en) * 2011-01-14 2012-08-02 Japan Electronic Materials Corp Probe card
JP2017534872A (en) * 2014-11-10 2017-11-24 テラダイン、 インコーポレイテッド Assembly of equipment for probe card inspection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340326A (en) * 1999-05-31 2000-12-08 S Ii R:Kk Ic socket
WO2003003027A1 (en) * 2001-06-28 2003-01-09 Nhk Spring Co., Ltd. Support body assembly for conductive contactor
JP2004340794A (en) * 2003-05-16 2004-12-02 Alps Electric Co Ltd Apparatus for measuring electronic circuit unit
JP2005044693A (en) * 2003-07-24 2005-02-17 Akutowan:Kk Measuring ic socket

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340326A (en) * 1999-05-31 2000-12-08 S Ii R:Kk Ic socket
WO2003003027A1 (en) * 2001-06-28 2003-01-09 Nhk Spring Co., Ltd. Support body assembly for conductive contactor
JP2004340794A (en) * 2003-05-16 2004-12-02 Alps Electric Co Ltd Apparatus for measuring electronic circuit unit
JP2005044693A (en) * 2003-07-24 2005-02-17 Akutowan:Kk Measuring ic socket

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012145509A (en) * 2011-01-14 2012-08-02 Japan Electronic Materials Corp Probe card
JP2017534872A (en) * 2014-11-10 2017-11-24 テラダイン、 インコーポレイテッド Assembly of equipment for probe card inspection

Also Published As

Publication number Publication date
JP5047322B2 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
US7482821B2 (en) Probe card and the production method
JP5426161B2 (en) Probe card
US7372286B2 (en) Modular probe card
JP5306192B2 (en) Probe card fixing device
KR101164011B1 (en) Probe card
JP6209376B2 (en) Electrical connection device
JPH0792479B2 (en) Parallelism adjustment method for probe device
JP4986592B2 (en) Electrical inspection apparatus and inspection method for inspection of electrical components under test
JP6209375B2 (en) Electrical connection device
KR102163321B1 (en) Probe Card and Manufacturing Method thereof
JP2016095141A (en) Inspection unit for semiconductor device
JP2006349692A (en) Probe card
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
JP5047322B2 (en) Probe card and manufacturing method thereof
JP4962929B2 (en) PROBER DEVICE AND PROBE ASSEMBLY USED FOR THE SAME
KR101115958B1 (en) Probe card
KR20140054380A (en) Probe card-securing device, probe inspection device, probe inspection method, and probe card
KR20100089694A (en) Probe card
JP4941169B2 (en) Probe card mechanism
KR20080005591U (en) Probe card and Needle of Probe card
KR100725456B1 (en) Probe card for wafer test
JP2015055511A (en) Semiconductor device inspection unit
US11057989B1 (en) Adjustable mount for contacting probes to a dense pattern of pads in a circuit board
KR100865770B1 (en) Probe card for inspecting semiconductor wafer
JP2006105801A (en) Probe card device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120704

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees