JP2010171274A - METHOD OF BONDING Si WAFERS - Google Patents

METHOD OF BONDING Si WAFERS Download PDF

Info

Publication number
JP2010171274A
JP2010171274A JP2009013419A JP2009013419A JP2010171274A JP 2010171274 A JP2010171274 A JP 2010171274A JP 2009013419 A JP2009013419 A JP 2009013419A JP 2009013419 A JP2009013419 A JP 2009013419A JP 2010171274 A JP2010171274 A JP 2010171274A
Authority
JP
Japan
Prior art keywords
wafer
wafers
bonding
diameter
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009013419A
Other languages
Japanese (ja)
Inventor
Naoya Kimura
直矢 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Torex Semiconductor Ltd
Original Assignee
Torex Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Torex Semiconductor Ltd filed Critical Torex Semiconductor Ltd
Priority to JP2009013419A priority Critical patent/JP2010171274A/en
Publication of JP2010171274A publication Critical patent/JP2010171274A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of bonding Si wafers, by which second and third Si wafers each having a diameter almost equal to that of a first Si wafer and protecting plural MEMS functional elements are bonded to both sides of the first Si wafer with the plural MEMS functional elements such that the centers of the diameters are almost identical, and at the same time to provide the method of bonding the Si wafers with high productivity and high reliability in a hermetic sealing manner. <P>SOLUTION: Notches are provided on the perimeters of the third Si wafer, and the first to third Si wafers are all bonded by melting a low fusing point metal. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本願発明は、MEMS(Micro Electro Mechanical Sys
tem)機能素子を設けた、半導体センサウエハの接合技術に関するものである。
The present invention relates to MEMS (Micro Electro Mechanical Sys).
tem) The present invention relates to a semiconductor sensor wafer bonding technique provided with a functional element.

近年、MEMS機能素子の気密封止に、WLP(Wafer level packa
ge)技術を用いる方法が盛んに試みられている。WLP技術の一つとして、機能素子を
配したウエハに別のキャップウエハを接合し、各機能素子をウエハ状態のまま気密封止す
る技術が知られている。従来技術では、機能素子を形成したチップは個片化されてパッケ
ージング容器等に封止されるが、WLP技術を用いれば、ウエハ内に配した機能素子全て
を、ウエハ状態のまま一括に封止することができる。WLP技術を用いれば、従来技術で
用いたパッケージング容器は不要になり、製造コストを下げることができる。また、パッ
ケージ自体を小型化することもできる。
In recent years, WLP (Wafer level packa) is used for hermetic sealing of MEMS functional elements.
ge) A method using a technique has been actively tried. As one of the WLP techniques, a technique is known in which another cap wafer is bonded to a wafer on which functional elements are arranged, and each functional element is hermetically sealed in the wafer state. In the prior art, the chips on which the functional elements are formed are separated into pieces and sealed in a packaging container or the like. However, if the WLP technology is used, all the functional elements arranged in the wafer are collectively sealed in the wafer state. Can be stopped. If the WLP technique is used, the packaging container used in the conventional technique becomes unnecessary, and the manufacturing cost can be reduced. Further, the package itself can be reduced in size.

WLP技術を適用できるMEMS機能素子の一つに、MEMS加速度センサがある。タ
イプ別に静電容量型やピエゾ抵抗型などが知られており、いずれのタイプにおいても、印
加される加速度に応じて変形する可動部と、それを支える支持部でセンサは構成される。
この構造では、可動部の動きが周囲の温度・湿度等の雰囲気に影響されないよう、加速度
センサ素子全体をパッケージング容器に密閉して封止するか、素子内の可動部を含む部分
の表裏両面、またはどちらか一方にキャップ等を設けて可動部を密閉して封止する必要が
ある。WLP技術は後者の封止に用いることができる。WLP技術を用いて表裏両面から
封止する場合、3枚の基板を接合する必要がある。
One MEMS functional element to which the WLP technology can be applied is a MEMS acceleration sensor. A capacitance type, a piezoresistive type, and the like are known for each type, and in each type, a sensor includes a movable part that deforms according to applied acceleration and a support part that supports the movable part.
In this structure, the entire acceleration sensor element is hermetically sealed in a packaging container so that the movement of the movable part is not affected by the ambient temperature, humidity, or other atmosphere, or both front and back surfaces of the part including the movable part in the element Alternatively, it is necessary to provide a cap or the like on either side to seal and seal the movable part. WLP technology can be used for the latter encapsulation. When sealing from both front and back surfaces using WLP technology, it is necessary to join three substrates.

MEMS機能素子の可動部をWLP技術で封止する例は、特許文献1や特許文献2など
に開示されている。特許文献1では、可動部を有するMEMSチップがキャップチップで
封止されたMEMS組立体が開示されており、これらMEMS組立体は、MEMS基板と
キャップ基板を密着させた後に個片化することで得られるとしている。また、特許文献2
の実施例には、MEMS技術で加速度センサ素子を形成した基板の表裏面に、パッケージ
用基板を接合した例が開示されている。
Examples of sealing the movable part of the MEMS functional element by the WLP technique are disclosed in Patent Document 1, Patent Document 2, and the like. Patent Document 1 discloses a MEMS assembly in which a MEMS chip having a movable portion is sealed with a cap chip, and these MEMS assemblies are separated into individual pieces after the MEMS substrate and the cap substrate are brought into close contact with each other. It is supposed to be obtained. Patent Document 2
This example discloses an example in which a package substrate is bonded to the front and back surfaces of a substrate on which an acceleration sensor element is formed by MEMS technology.

3枚の基板を接合する例は、特許文献2、特許文献3及び特許文献4に開示されている
。特許文献2の実施例では、MEMS技術で加速度センサ素子を形成した基板の表裏面に
、Si−Siの常温接合でパッケージ用基板を接合する例が開示されている。また、特許
文献3及び特許文献4には、インクジェットヘッドを構成する複数の基板を接合する例が
開示されている。特許文献3ではキャビティープレートの上下面に、ノズルプレートと電
極基板とを陽極接合で接合する例が開示されており、特許文献4では、貫通孔を有するガ
ラス製の部品基板の上下面に、貫通孔と切り欠き部を有するSi製部品基板とSi製溝形
成基板とを陽極接合で同時に接合する例が開示されている。
Examples of joining three substrates are disclosed in Patent Document 2, Patent Document 3, and Patent Document 4. In an example of Patent Document 2, an example is disclosed in which a package substrate is bonded to a front surface and a back surface of a substrate on which an acceleration sensor element is formed by a MEMS technique by Si-Si room temperature bonding. Patent Documents 3 and 4 disclose examples in which a plurality of substrates constituting an inkjet head are joined. Patent Document 3 discloses an example in which the nozzle plate and the electrode substrate are bonded to the upper and lower surfaces of the cavity plate by anodic bonding. In Patent Document 4, the upper and lower surfaces of the glass component substrate having through holes are An example in which a Si component substrate having a through hole and a notch and a Si groove forming substrate are simultaneously bonded by anodic bonding is disclosed.

特開2008―91845号 公報JP 2008-91845 A 特開2007―201196号 公報JP 2007-201196 A 特開平11−192712号 公報Japanese Patent Laid-Open No. 11-192712 特開平2008−62414号 公報JP 2008-62414 A

MEMS機能素子を配したSiウエハと、MEMS機能素子を表裏面から保護するSi
ウエハ2枚の表面には、フォトリソグラフィー技術で微細パターンが形成される。これら
ウエハは、製造コスト的に同一の製造ラインで製造したいものであり、同一径のSiウエ
ハであることが好ましい。また、これら3枚のSiウエハは、微細パターンを精度良く位
置合わせして接合する必要がある。このように、同一径の3枚のSi基板を精度良く位置
決めして接合するSiウエハの接合方法は、特許文献1から3のいずれにも開示されてい
ない。
Si wafer provided with MEMS functional elements and Si protecting the MEMS functional elements from the front and back surfaces
A fine pattern is formed on the surface of the two wafers by photolithography. These wafers are to be manufactured on the same manufacturing line in terms of manufacturing cost, and are preferably Si wafers having the same diameter. Further, these three Si wafers need to be joined by aligning fine patterns with high accuracy. As described above, none of Patent Documents 1 to 3 discloses a Si wafer bonding method for positioning and bonding three Si substrates having the same diameter with high accuracy.

また、MEMS機能素子を配したSi基板と、表裏面に接合されるウエハ2枚との接合
界面に生じる残留応力は、MEMS機能素子の特性に影響を与えないようになるべく小さ
く、かつバランスがとられていることが好ましい。MEMS機能素子の上下接合界面に残
留応力の差が生じると、初期状態においてMEMS機能素子の可動部が変形してしまうの
と同時に、温度変化に対する特性変動が生じてしまう可能性がある。これらは、信頼性の
観点から好ましいものではない。
Further, the residual stress generated at the bonding interface between the Si substrate on which the MEMS functional element is arranged and the two wafers bonded to the front and back surfaces is as small as possible and does not affect the characteristics of the MEMS functional element. It is preferable that When a difference in residual stress occurs at the upper and lower bonding interfaces of the MEMS functional element, the movable part of the MEMS functional element is deformed in the initial state, and at the same time, there is a possibility that characteristic fluctuations due to temperature changes occur. These are not preferable from the viewpoint of reliability.

特許文献3では、陽極接合で基板を接合しているが、中基板と下基板とを接合した後に
、中基板と上基板とを接合している。この方法では、上下接合界面の状態を等しくし、上
下接合界面の残留応力バランスをとることは困難である。インクジェットヘッドの場合、
接合界面に生じる残留応力にバランスがとれなくても、インク吐出特性に与える影響は小
さいが、MEMS加速度センサのように可動部の微細な動きを検出する機能素子では、こ
のような接合界面の残留応力バランスが特性に与える影響は無視できない。また、特許文
献4では、陽極接合で3枚の基板を接合しているが、この場合異種材料の基板を接合して
おり、残留応力の発生は避けられない。さらに特許文献4では、切り欠き部を有した部品
を接合しているが、この切り欠き部の目的は陽極接合のための電極接点をとることであり
、ウエハ全体を固定する目的は言及されていない。
In Patent Document 3, the substrates are joined by anodic bonding. However, after joining the middle substrate and the lower substrate, the middle substrate and the upper substrate are joined. In this method, it is difficult to equalize the state of the upper and lower joint interfaces and balance the residual stress at the upper and lower joint interfaces. In the case of an inkjet head,
Even if the residual stress generated at the bonding interface is not balanced, the effect on the ink ejection characteristics is small. However, in a functional element that detects a minute movement of the movable part such as a MEMS acceleration sensor, such a residual of the bonding interface is present. The effect of stress balance on properties cannot be ignored. In Patent Document 4, three substrates are bonded by anodic bonding. In this case, substrates of different materials are bonded, and generation of residual stress is inevitable. Further, in Patent Document 4, parts having notches are joined. The purpose of the notches is to take electrode contacts for anodic joining, and the purpose of fixing the entire wafer is mentioned. Absent.

特許文献2の方法では、接合に熱を加えないので、センサ基板と表裏のパッケージ用基
板の接合界面に生じる残留応力差を小さくすることができるが、接合直前の接合表面を、
脱ガス処理、イオンビーム照射、プラズマ照射等の多くのプロセスを用いて表面活性化処
理を施す必要がある。また、接合状態は接合前の接合部表面状態に非常に敏感なため、接
合前の接合部表面状態を十分管理しないと、接合状態の品質にばらつきが生じてしまう可
能性がある。従って、工業的には、生産性が高く気密封止性に信頼の高い他の接合方法を
採用するほうが好ましいものである。
In the method of Patent Document 2, since no heat is applied to the bonding, the residual stress difference generated at the bonding interface between the sensor substrate and the front and back package substrates can be reduced.
It is necessary to perform surface activation treatment using many processes such as degassing treatment, ion beam irradiation, and plasma irradiation. In addition, since the bonding state is very sensitive to the surface state of the bonded portion before bonding, the quality of the bonded state may vary unless the bonding surface state before bonding is sufficiently managed. Therefore, industrially, it is more preferable to employ another joining method that is highly productive and highly reliable for hermetic sealing.

本願発明は、複数のMEMS機能素子を設けた第1のSiウエハの表裏に、前記第1の
Siウエハと径が略等しく、前記MEMS機能素子を保護する第2のSiウエハと、前記
第1のSiウエハと径が略等しく、前記MEMS機能素子を保護する第3のSiウエハと
が、径の中心を略一致するようにして接合するSiウエハの接合方法を提供するのと同時
に、生産性が高く気密封止性に信頼の高いSiウエハの接合方法を提供するものである。
In the present invention, a first Si wafer provided with a plurality of MEMS functional elements, a second Si wafer having a diameter substantially equal to that of the first Si wafer and protecting the MEMS functional elements, and the first Si wafer, A Si wafer bonding method in which the diameter of the Si wafer is substantially equal to that of the Si wafer and the third Si wafer protecting the MEMS functional element is bonded so that the centers of the diameters substantially coincide with each other. Therefore, the present invention provides a method for bonding Si wafers, which has a high reliability and high hermetic sealing performance.

本願発明のSiウエハの接合方法は、複数のMEMS機能素子を設けた第1のSiウエ
ハの表裏に、前記第1のSiウエハと径が略等しく、前記機能素子を保護する第2のSi
ウエハと、前記第1のSiウエハと径が略等しく、外周に切り欠き部を有し、前記MEM
S機能素子を保護する第3のSiウエハとを、径の中心が略一致するようにして接合する
Siウエハの接合方法であって、前記第1と第2のSiウエハを径の中心が略一致するよ
うに位置合わせして外周の一部をクランプ固定する工程と、前記第3のSiウエハの外周
に切り欠き部を設ける工程と、前記第3のSiウエハに設けた切り欠き部に、前記第1と
第2のSiウエハのクランプ固定部を逃がすようにしつつ、前記第1と第3のSiウエハ
を径の中心が略一致するように位置合わせして外周を固定する工程と、外力により前記第
1から第3のSiウエハを一括で接合する工程とを特徴としている。
In the Si wafer bonding method of the present invention, the first Si wafer provided with a plurality of MEMS functional elements has a diameter substantially equal to that of the first Si wafer and protects the functional elements.
The wafer and the first Si wafer have substantially the same diameter, have a notch on the outer periphery, and the MEM
A Si wafer bonding method in which a third Si wafer for protecting an S functional element is bonded so that the centers of diameters thereof substantially coincide with each other, wherein the first and second Si wafers have an approximately center of diameter. A step of clamping and fixing a part of the outer periphery so as to match, a step of providing a cutout portion on the outer periphery of the third Si wafer, and a cutout portion provided in the third Si wafer, A step of fixing the outer periphery by aligning the first and third Si wafers so that the centers of the diameters substantially coincide with each other while allowing the clamp fixing portions of the first and second Si wafers to escape; and an external force And a step of collectively bonding the first to third Si wafers.

本願発明のSiウエハの接合方法では、第3のSiウエハの切り欠き部を、ウエハの径
の中心を対称に複数配することを特徴としている。
The Si wafer bonding method of the present invention is characterized in that a plurality of notches of the third Si wafer are arranged symmetrically with respect to the center of the wafer diameter.

本願発明のSiウエハの接合方法では、第1のSiウエハにSOIウエハを用いること
を特徴としている。
The Si wafer bonding method of the present invention is characterized in that an SOI wafer is used as the first Si wafer.

本願発明のSiウエハの接合方法では、第1と第2のSiウエハ、および第1と第3の
Siウエハとを、低融点金属の熔融により接合することを特徴としている。
The Si wafer bonding method of the present invention is characterized in that the first and second Si wafers and the first and third Si wafers are bonded by melting a low melting point metal.

本願発明によれば、複数のMEMS機能素子を設けた第1のSiウエハの表裏に、前記
第1のSiウエハと径が略等しく、前記MEMS機能素子を保護する第2のSiウエハと
、前記第1のSiウエハと径が略等しく、前記MEMS機能素子を保護する第3のSiウ
エハとを、径の中心を略一致するようにして接合するのと同時に、生産性が高く気密封止
性に信頼の高いSiウエハの接合方法を提供することができる。
According to the present invention, on the front and back of the first Si wafer provided with a plurality of MEMS functional elements, the second Si wafer having a diameter substantially equal to that of the first Si wafer and protecting the MEMS functional elements, The third Si wafer having a diameter substantially equal to that of the first Si wafer and protecting the MEMS functional element is bonded so that the centers of the diameters substantially coincide with each other, and at the same time, the productivity is high and the hermetic sealing property is high. In addition, a highly reliable Si wafer bonding method can be provided.

実施例において、固定した第1から第3のSiウエハの位置関係を示す上面模式図である。In an Example, it is an upper surface schematic diagram which shows the positional relationship of the fixed 1st to 3rd Si wafer. 実施例において、第1から第3のSiウエハの固定手順を示す側面模式図である。In an Example, it is a side surface schematic diagram which shows the fixation procedure of the 1st to 3rd Si wafer. 実施例において、固定した第1から第3のSiウエハ上に、押圧を可能にするウエハ固定用治具を重ねた状態を示す側面模式図である。In an Example, it is a side surface schematic diagram which shows the state which piled up the wafer fixing jig | tool which enables a press on the fixed 1st-3rd Si wafer. 実施例において、固定した第1から第3のSiウエハに、押圧・加熱処理を行う接合装置を示す断面模式図である。In an Example, it is a cross-sectional schematic diagram which shows the joining apparatus which presses and heat-processes to the fixed 1st-3rd Si wafer.

以下、本願発明について図面を参照しながら実施例に基づいて詳細に説明する。説明を
判り易くするため、同一の部品、部位には同じ符号を用いている。
Hereinafter, the present invention will be described in detail based on examples with reference to the drawings. In order to make the explanation easy to understand, the same reference numerals are used for the same parts and parts.

(実施例)
本実施例の第1のSiウエハ1には、1.18mm×1.32mmのピエゾ抵抗型加速
度センサ素子を配した外径6インチφ、厚さ0.4mmのSOIウエハを用いた。ピエゾ
抵抗型加速度センサ素子は、ドライエッチング技術で枠部と可動部を形成したMEMS機
能素子である。ピエゾ抵抗型加速度センサ素子(以下、加速度センサ素子)は、多くの技
術文献にその構造が開示されているので、ここでは詳細についての説明を省略する。加速
度センサ素子の枠部の表裏面には、厚さ2μmのAuめっきを施した。また、第2のSi
ウエハ2と第3のSiウエハ3には、外径6インチφ、厚さ0.4mmのSiウエハを用
いた。これらSiウエハには、第1のSiウエハ1のAuめっきパターンと対向する位置
に、低融点金属であるAu−20Snはんだめっきのパターンを施した。本実施例では、
これらAu−20Snはんだめっきを加熱・熔融し、第1のSiウエハ1に施したAuめ
っきと拡散反応させることで、第1から第3のSiウエハを接合した。
(Example)
As the first Si wafer 1 of the present example, an SOI wafer having an outer diameter of 6 inches φ and a thickness of 0.4 mm provided with a piezoresistive acceleration sensor element of 1.18 mm × 1.32 mm was used. The piezoresistive acceleration sensor element is a MEMS functional element in which a frame part and a movable part are formed by a dry etching technique. Since the structure of a piezoresistive acceleration sensor element (hereinafter referred to as an acceleration sensor element) is disclosed in many technical literatures, detailed description thereof is omitted here. Au plating with a thickness of 2 μm was applied to the front and back surfaces of the frame portion of the acceleration sensor element. The second Si
As the wafer 2 and the third Si wafer 3, Si wafers having an outer diameter of 6 inches φ and a thickness of 0.4 mm were used. These Si wafers were provided with a Au-20Sn solder plating pattern, which is a low melting point metal, at a position facing the Au plating pattern of the first Si wafer 1. In this example,
These Au-20Sn solder platings were heated and melted, and the first to third Si wafers were joined by a diffusion reaction with the Au plating applied to the first Si wafer 1.

本実施例では、第1のSiウエハ1として加速度センサ素子を配したSOIウエハを用
いたが、MEMS機能素子としてジャイロセンサ素子や圧力センサ素子などを用いること
もできる。また、SOIウエハでなくSi基板を用いることもできる。エッチングで薄肉
部を形成し、錘部に金属を接着したようなSiウエハを用い、加速度センサ素子を形成す
ることもできる。
In the present embodiment, an SOI wafer provided with an acceleration sensor element is used as the first Si wafer 1, but a gyro sensor element, a pressure sensor element, or the like can also be used as the MEMS functional element. In addition, a Si substrate can be used instead of the SOI wafer. An acceleration sensor element can also be formed using a Si wafer in which a thin portion is formed by etching and a metal is bonded to the weight portion.

また、本実施例の第1から第3のSiウエハは、外径が同じ6インチφのウエハを用い
た。外径が同じウエハを用いることで、第1から第3のSiウエハを同一の製造ラインで
製造することができるので、製造上大変好ましいものである。また、第1から第3のSi
ウエハの外形を同じにすることで、第1のSiウエハ1の素子形成可能領域全面に加速度
センサ素子を形成することができる。ウエハ当たりの素子取れ数を多くすることができ、
製造コスト的に好ましいものになる。
In addition, the first to third Si wafers of this example were wafers having the same outer diameter of 6 inches φ. By using wafers having the same outer diameter, the first to third Si wafers can be manufactured on the same manufacturing line, which is very preferable in manufacturing. Also, the first to third Si
By making the outer shape of the wafer the same, the acceleration sensor element can be formed on the entire surface of the first Si wafer 1 where the element can be formed. The number of devices that can be removed per wafer can be increased.
This is preferable in terms of manufacturing cost.

また、本実施例では、第1から第3のSiウエハを接続する低融点金属として、Au−
20Snはんだめっきを用いたが、他の低融点金属を用いることもできる。例えば、Au
−20〜37.6Sn(wt%)、Au−90Sn、Sn−9Zn、Sn−3.5Ag、
Sn−3Ag−0.5Cu、Pb−5Sn、Pb−10Sn、Sn−37Pb、Sn−5
7Biなど、電子部品実装に広く用いられている、はんだ材を適用することができる。は
んだの組成はこれらに限定されるものではなく、微量な合金元素を含むものや、多少組成
がずれたものでも良い。
In this example, as the low melting point metal for connecting the first to third Si wafers, Au—
Although 20Sn solder plating was used, other low melting point metals can also be used. For example, Au
-20 to 37.6Sn (wt%), Au-90Sn, Sn-9Zn, Sn-3.5Ag,
Sn-3Ag-0.5Cu, Pb-5Sn, Pb-10Sn, Sn-37Pb, Sn-5
A solder material widely used for electronic component mounting, such as 7Bi, can be applied. The composition of the solder is not limited to these, and the solder may contain a trace amount of alloy elements or may have a slightly different composition.

本実施例のような、Au−20Snはんだを用いたSiウエハの接合では、加熱により
Au−20Snはんだが熔融して接合界面に濡れ広がり、Auと拡散反応することでSi
ウエハどうしが接合される。本方法を採ることで、本実施例で要求されるような気密封止
性は、はんだの濡れ広がりで容易に確認できるので、製品の品質保証上好ましいプロセス
であるといえる。また本方法は、接合界面に表面活性化処理のような特殊な前処理をする
必要がなく、高品質で安定した接合状態を実現することができる。従って、本実施例のよ
うなはんだを用いた接合は生産性が高く、Siウエハどうしの接合には好ましい方法とい
える。
In the bonding of Si wafers using Au-20Sn solder as in this embodiment, the Au-20Sn solder is melted by heating and spreads on the bonding interface, and diffuses and reacts with Au.
Wafers are bonded together. By adopting this method, the hermetic sealing property required in the present embodiment can be easily confirmed by the spread of the wetness of the solder. Therefore, it can be said that this is a preferable process in terms of product quality assurance. Moreover, this method does not require special pretreatment such as surface activation treatment at the bonding interface, and can realize a high quality and stable bonding state. Therefore, joining using solder as in this embodiment has high productivity, and can be said to be a preferable method for joining Si wafers.

図1は、円形板状カーボン製のウエハ固定用治具4A上に固定した、第1のSiウエハ
1および第2のSiウエハ2(隠れて図示されない)、第3のSiウエハ3の位置関係を
示す上面図である。径が略等しい第1から第3のSiウエハは、径の中心が略一致するよ
うに位置合わせして、第1のウエハ固定用爪5A、5Bと第2のウエハ固定用爪6A、6
Bでウエハ固定用治具1A上にクランプ固定した。第3のSiウエハ3には、第1のウエ
ハ固定用爪5A、5Bが第1のSiウエハ1および第2のSiウエハ2を直接クランプ固
定できるように、切り欠き部7A、7Bを設けた。
FIG. 1 shows the positional relationship between a first Si wafer 1, a second Si wafer 2 (not shown), and a third Si wafer 3 fixed on a circular plate-like carbon wafer fixing jig 4A. FIG. The first to third Si wafers having substantially the same diameter are aligned so that the centers of the diameters substantially coincide, and the first wafer fixing claws 5A and 5B and the second wafer fixing claws 6A and 6 are aligned.
B was clamped on the wafer fixing jig 1A. The third Si wafer 3 is provided with notches 7A and 7B so that the first wafer fixing claws 5A and 5B can clamp and fix the first Si wafer 1 and the second Si wafer 2 directly. .

ウエハ固定用治具4A上に、第1のSiウエハ1および第2のSiウエハ2、第3のS
iウエハ3、を固定する手順を図2に示す。まず、(a)円形板状カーボン製のウエハ固
定用治具4A上に、第2のSiウエハ2を乗せ、次に、(b)第2のSiウエハ2上に第
1のSiウエハ1を配置した。このとき、第1のSiウエハ1と第2のSiウエハ2は、
ウエハの径の中心を略一致させ、第1のSiウエハ1のAuめっきパターンに第2のSi
ウエハ2のはんだめっきパターンを位置合わして重ねた。次に、(c)第1のSiウエハ
1と第2のSiウエハ2を、第1のウエハ固定用爪5A、5Bでウエハ固定用治具4Aに
クランプ固定した。次に、(d)あらかじめ設けた切り欠き部7A、7Bが第1のウエハ
固定用爪5A、5Bを避けるように、第1のSiウエハ1上に第3のSiウエハ3を配置
した。このとき、第1のSiウエハ1と第3のSiウエハ3は、径の中心を略一致させ、
第1のSiウエハ1のAuめっきパターンに第3のSiウエハ3のはんだめっきパターン
を位置合わせして重ねた。最後に、第1から第3のSiウエハを、第2のウエハ固定用爪
6A、6Bでウエハ固定用治具4A上にクランプ固定した。
On the wafer fixing jig 4A, the first Si wafer 1, the second Si wafer 2, and the third S
The procedure for fixing the i-wafer 3 is shown in FIG. First, (a) the second Si wafer 2 is placed on the circular plate-like carbon wafer fixing jig 4A, and then (b) the first Si wafer 1 is placed on the second Si wafer 2. Arranged. At this time, the first Si wafer 1 and the second Si wafer 2 are
The center of the diameter of the wafer is made to substantially coincide with the Au plating pattern of the first Si wafer 1 and the second Si
The solder plating patterns of the wafer 2 were aligned and overlapped. Next, (c) the first Si wafer 1 and the second Si wafer 2 were clamped and fixed to the wafer fixing jig 4A by the first wafer fixing claws 5A and 5B. Next, (d) the third Si wafer 3 was arranged on the first Si wafer 1 so that the notches 7A and 7B provided in advance avoid the first wafer fixing claws 5A and 5B. At this time, the first Si wafer 1 and the third Si wafer 3 have substantially the same diameter center,
The solder plating pattern of the third Si wafer 3 was aligned and overlapped with the Au plating pattern of the first Si wafer 1. Finally, the first to third Si wafers were clamped and fixed on the wafer fixing jig 4A by the second wafer fixing claws 6A and 6B.

Siウエハどうしの位置合わせは、Siウエハ表面に形成された位置合わせマークを赤
外線顕微鏡で読み取り、ウエハの位置関係を微調整することで行った。位置合わせ作業を
円滑に行うには、読み取った位置合わせマークを画像処理し、Siウエハの位置関係を自
動に調整するような機構を用いるのが良い。また、本実施例では、第1のSiウエハ1と
第2のSiウエハ2を位置合わせした後、第1のSiウエハ1と第2のSiウエハ2を固
定し、更に、第3のSiウエハ3を位置合わせして、第1から第3のSiウエハを固定し
たが、第1から第3のSiウエハを同時に位置合わせして、同時に第1から第3のSiウ
エハを固定する方法を用いても良い。この場合、第1のSiウエハ1に対して第2のSi
ウエハ2を位置合わせする機構と、第2のSiウエハ2に対して第3のSiウエハ3を位
置合わせする機構とを、それぞれ別個に備える装置を用いるのが良い。
The alignment of the Si wafers was performed by reading an alignment mark formed on the Si wafer surface with an infrared microscope and finely adjusting the positional relationship of the wafers. In order to perform the alignment operation smoothly, it is preferable to use a mechanism that performs image processing on the read alignment mark and automatically adjusts the positional relationship of the Si wafer. Further, in this embodiment, after the first Si wafer 1 and the second Si wafer 2 are aligned, the first Si wafer 1 and the second Si wafer 2 are fixed, and further the third Si wafer. 3 is fixed and the first to third Si wafers are fixed. However, the first to third Si wafers are simultaneously aligned and the first to third Si wafers are fixed simultaneously. May be. In this case, the second Si with respect to the first Si wafer 1
It is preferable to use an apparatus provided with a mechanism for aligning the wafer 2 and a mechanism for aligning the third Si wafer 3 with respect to the second Si wafer 2.

切り欠き部7A、7B無しでは、第1のSiウエハ1と第2のSiウエハ2を位置合わ
せした後固定することができず、第1のSiウエハ1と第3のSiウエハ3を位置合わせ
したときに、第1のSiウエハ1と第2のSiウエハ2の位置関係がずれてしまう可能性
がある。また、第1のSiウエハ1と第2のSiウエハ2を位置合わせして固定した後、
まずこれら2枚のSiウエハを接合してから第1のSiウエハ1と第3のSiウエハ3を
位置合わせして接合する方法も考えられるが、この方法では接合が2回になるので、第1
のSiウエハ1上下の接合界面の状態に差が生じる可能性があり、接合界面に生じる残留
応力のアンバランスが加速度センサの特性に影響を与える可能性があるので好ましくない
。本実施例のように、第3のSiウエハ3に切り欠き部7A、7Bを設ければ、容易に第
1から第3のSiウエハを一括接合することができるものである。
Without the notches 7A and 7B, the first Si wafer 1 and the second Si wafer 2 cannot be fixed after being aligned, and the first Si wafer 1 and the third Si wafer 3 are aligned. In this case, the positional relationship between the first Si wafer 1 and the second Si wafer 2 may be shifted. After the first Si wafer 1 and the second Si wafer 2 are aligned and fixed,
A method of joining these two Si wafers and then joining the first Si wafer 1 and the third Si wafer 3 by positioning is also conceivable. However, in this method, the joining is performed twice. 1
There is a possibility that a difference occurs in the state of the bonding interface between the upper and lower Si wafers 1, and an unbalance of residual stress generated at the bonding interface may affect the characteristics of the acceleration sensor, which is not preferable. If the notches 7A and 7B are provided in the third Si wafer 3 as in this embodiment, the first to third Si wafers can be easily joined together.

第3のSiウエハ3の切り欠き部7A、7Bは、第1から第3のSiウエハそれぞれの
径の中心を略一致させ、第1のSiウエハ1のAuめっきパターンに、第2のSiウエハ
2および第3のSiウエハ3のはんだめっきパターンを位置合わせして重ねたとき、第1
のSiウエハ1と第2のSiウエハ2とを固定する第1のウエハ固定用爪5A、5Bの位
置に設ける。それぞれのウエハを均等の力で固定する為には、第1のウエハ固定用爪5A
、5Bと第2のウエハ固定用爪6A、6Bは、ウエハの径の中心に対して対称に配置され
るのが好ましい。従って、第1のウエハ固定用爪5A、5Bの位置に対応する第3のSi
ウエハ3の切り欠き部7A、7Bの位置も、ウエハの径の中心に対して対称に配置される
のが好ましい。また、本実施例では、第1のウエハ固定用爪と第2のウエハ固定用爪をそ
れぞれ2箇所づつ配したが、3箇所以上の複数箇所設けても良い。その際、ウエハ固定用
爪はウエハの径の中心に対して対称に配置されるのが好ましく、第1のウエハ固定用爪の
位置に対応させるように、第3のSiウエハに複数の切り欠き部を設けるのは言うまでも
無い。
The cutout portions 7A and 7B of the third Si wafer 3 have the diameter centers of the first to third Si wafers substantially coincided with each other so that the Au plating pattern of the first Si wafer 1 has the second Si wafer. When the solder plating patterns of the second and third Si wafers 3 are aligned and overlapped, the first
The first wafer fixing claws 5A and 5B for fixing the Si wafer 1 and the second Si wafer 2 are provided. In order to fix each wafer with equal force, the first wafer fixing claw 5A is used.
5B and the second wafer fixing claws 6A and 6B are preferably arranged symmetrically with respect to the center of the diameter of the wafer. Therefore, the third Si corresponding to the position of the first wafer fixing claws 5A, 5B.
The positions of the cutout portions 7A and 7B of the wafer 3 are also preferably arranged symmetrically with respect to the center of the wafer diameter. Further, in this embodiment, the first wafer fixing claws and the second wafer fixing claws are arranged in two places, respectively, but three or more places may be provided. At this time, it is preferable that the wafer fixing claws are arranged symmetrically with respect to the center of the diameter of the wafer, and a plurality of notches are formed on the third Si wafer so as to correspond to the positions of the first wafer fixing claws. Needless to say, a part is provided.

また、第3のSiウエハ3に設ける切り欠き部7A、7Bの形状は、第1のSiウエハ
1に第3のSiウエハ3を重ねるにあたり、第1のウエハ固定用爪5A、5Bの干渉を避
けられれば如何なる形状でも良いが、本実施例のような直線的な形状が、ダイシング等の
容易な加工で形成できるので好ましいものである。ダイシングを用いて切り欠き部7A、
7Bを形成した場合、ダイシングによる基板汚染は加速度センサの信頼性に影響を与える
ので、接合前に十分な洗浄処理を施す必要がある。
Further, the shape of the notches 7A and 7B provided on the third Si wafer 3 is such that the interference of the first wafer fixing claws 5A and 5B is caused when the third Si wafer 3 is stacked on the first Si wafer 1. Any shape can be used as long as it can be avoided, but a linear shape as in the present embodiment is preferable because it can be formed by easy processing such as dicing. Notch 7A using dicing,
When 7B is formed, substrate contamination due to dicing affects the reliability of the acceleration sensor, and thus it is necessary to perform a sufficient cleaning process before bonding.

また、切り欠き部7A、7Bの大きさは、ウエハのハンドリング部(装置の搬送アーム
などがウエハに触れる部分)に収まる大きさにするのが好ましい。ウエハのハンドリング
部はプロセス上素子を形成できない部分である。この部分に切り欠き部7A、7Bを形成
すれば、第1のSiウエハ1の素子形成可能領域全面を用いて素子を形成することができ
るので、製造コスト的に大変好ましいものになる。
Further, it is preferable that the size of the notches 7A and 7B is set so as to fit in the wafer handling part (the part where the transfer arm of the apparatus touches the wafer). The wafer handling portion is a portion where elements cannot be formed in the process. If the notches 7A and 7B are formed in this portion, the element can be formed using the entire element formable region of the first Si wafer 1, which is very preferable in terms of manufacturing cost.

図2の手順で、ウエハ固定用治具4A上に固定された第1から第3のSiウエハには、
図3に示すような押圧を可能にするウエハ固定用治具4Bを重ねて接合装置に供した。ウ
エハ固定用治具4Bはウエハ固定用治具4Aと同じカーボン製であり、第3のSiウエハ
3と面接触する際にウエハ固定用爪と干渉しないよう逃げ加工が施されている。
In the procedure of FIG. 2, the first to third Si wafers fixed on the wafer fixing jig 4A are
A wafer-fixing jig 4B that enables pressing as shown in FIG. The wafer fixing jig 4B is made of the same carbon as the wafer fixing jig 4A, and is subjected to relief processing so as not to interfere with the wafer fixing claws when being in surface contact with the third Si wafer 3.

ウエハ固定用治具に固定した第1から第3のSiウエハを、本実施例に用いた接合装置
にセットした状態の模式図を図4に示す。ウエハ固定用治具に固定した第1から第3のS
iウエハは、さらに板状のカーボン製ヒータ8A、8Bで挟むようにして加熱し、熱と電
気を絶縁する石英板9A、9Bを介して押圧ロッド10A、10Bで押圧して一括接合し
た。第1から第3のSiウエハを接合する雰囲気は、チャンバ11内を排気した後、雰囲
気ガスを導入することで調整した。
FIG. 4 is a schematic diagram showing a state in which the first to third Si wafers fixed to the wafer fixing jig are set in the bonding apparatus used in this embodiment. First to third S fixed on a wafer fixing jig
The i-wafer was further heated by being sandwiched between plate-like carbon heaters 8A and 8B, and pressed together by pressing rods 10A and 10B via quartz plates 9A and 9B that insulate heat and electricity. The atmosphere for bonding the first to third Si wafers was adjusted by introducing the atmosphere gas after evacuating the chamber 11.

本実施例では、まず、ウエハ固定用治具4A、4Bに固定した第1から第3のSiウエ
ハを、カーボン製ヒータ8A、8Bの間にセットし、チャンバ11内を真空引きした後に
ガスを導入してN雰囲気とした。その後、カーボン製ヒータ8A、8Bを介して、
押圧ロッド10A、10Bで第1から第3のSiウエハを1000kgの荷重で押圧し、
カーボン製ヒータ8A、8Bを通電することでAu−20Snはんだの融点278℃以上
の305℃まで昇温し、5分間305℃で保持した後、チャンバ内をNガス置換しなが
らウエハを冷却して接合処理を完了した。
In this embodiment, first, the first to third Si wafers fixed to the wafer fixing jigs 4A and 4B are set between the carbon heaters 8A and 8B, and the inside of the chamber 11 is evacuated and then N 2. Gas was introduced to create an N 2 atmosphere. After that, through the carbon heaters 8A and 8B,
The first to third Si wafers are pressed with a load of 1000 kg with the pressing rods 10A and 10B,
By energizing the heaters 8A and 8B made of carbon, the temperature was raised to 305 ° C. above the melting point of Au-20Sn solder of 278 ° C. and held at 305 ° C. for 5 minutes, and then the wafer was cooled while N 2 gas was replaced in the chamber. To complete the joining process.

本実施例では、チャンバ11内の雰囲気ガスにNガスを用いたが、ArなどのN
外の不活性ガスを用いても良い。また、低融点金属としてAu−20Sn以外のはんだを
用いる場合、はんだの種類によって押圧量と加熱温度を調整すれば良い。
In this embodiment, N 2 gas is used as the atmospheric gas in the chamber 11, but an inert gas other than N 2 such as Ar may be used. In addition, when a solder other than Au-20Sn is used as the low melting point metal, the pressing amount and the heating temperature may be adjusted depending on the type of solder.

本実施例で接合した第1から第3のSiウエハを加速度センサ素子毎に個片化した後、
特性評価用の基板に実装してセンサ特性を評価したところ、素子可動部の変形に起因して
発生する出力電圧の初期オフセットずれや、温度変化を加えた時の出力電圧の温度係数異
常は認められなかった。この結果は、本実施例の接合方法を用いることで、ウエハ接合界
面に生じる残留応力が加速度センサ素子の特性に与える影響を非常に小さくできたことを
意味している。
After separating the first to third Si wafers bonded in this example for each acceleration sensor element,
When the sensor characteristics were evaluated by mounting on a board for characteristic evaluation, initial offset deviation of the output voltage caused by deformation of the element movable part and abnormal temperature coefficient of the output voltage when temperature change was recognized. I couldn't. This result means that by using the bonding method of the present embodiment, the influence of the residual stress generated at the wafer bonding interface on the characteristics of the acceleration sensor element can be extremely reduced.

また、第1から第3のSiウエハの接合断面をSEM観察したところ、第1のSiウエ
ハ1と第2のSiウエハ2との接合界面、および第1のSiウエハ1と第3のSiウエハ
3の接合界面共に、Au−20Snはんだが十分濡れ広がっており、第1のSiウエハ1
に設けられた加速度センサ素子が十分に気密封止されていることが確認できた。また、第
1のSiウエハ1と第2のSiウエハ2との接合界面、および第1のSiウエハ1と第3
のSiウエハ3の接合界面共に、Au−20SnはんだとAuめっきとがほぼ同等に拡散
していることも確認できた。さらに、第1のSiウエハ1と第2のSiウエハ2、および
第1のSIウエハ1と第3のSiウエハ3との接合強度をシェア試験で破壊評価したとこ
ろ、いずれの接合界面も接合強度が十分であり、接合界面からSiウエハが剥離するよう
なことは無かった。
Further, when the bonding cross section of the first to third Si wafers was observed by SEM, the bonding interface between the first Si wafer 1 and the second Si wafer 2 and the first Si wafer 1 and the third Si wafer were observed. The Au-20Sn solder is sufficiently wetted and spread at both of the bonding interfaces of the first Si wafer 1.
It was confirmed that the acceleration sensor element provided in the above was sufficiently hermetically sealed. Further, the bonding interface between the first Si wafer 1 and the second Si wafer 2, and the first Si wafer 1 and the third Si wafer 1
It was also confirmed that Au-20Sn solder and Au plating were diffused almost equally at the bonding interface of the Si wafer 3. Furthermore, when the joint strength between the first Si wafer 1 and the second Si wafer 2 and between the first SI wafer 1 and the third Si wafer 3 was evaluated by a shear test, the joint strength was found at any joint interface. Was sufficient, and the Si wafer did not peel off from the bonding interface.

比較例として、第1のSiウエハ1と第2のSiウエハ2とを位置合わせした後に、ま
ず2枚のSiウエハのみを押圧・加熱して接合し、その後、第1のSiウエハ1に第3の
Siウエハ3を位置合わせして、第1から第3のSiウエハを押圧・加熱して接合したサ
ンプルを作製した。本比較例のSiウエハも実施例と同様に加速度センサ素子毎に個片化
して特性評価したところ、出力電圧の初期オフセットが大きかったのと同時に、温度を加
えた時の出力電圧の温度係数が素子毎に大きくばらついていた。また、接合界面をSEM
観察したところ、第1のSiウエハ1と第3のSiウエハ3の接合界面に比較して、第1
のSiウエハ1と第2のSiウエハ2の接合界面では、Au−20SnはんだとAuめっ
きとの拡散が進行していることが確認された。比較例の加速度センサ素子で、以上のよう
な結果が得られた原因は、第1から第3のSiウエハを一括接合しなかったために、加速
度センサ素子上下面での接合状態に差が生じ、残留応力のアンバランスが加速度センサ素
子の可動部を変形させてしまったものと考えられる。
As a comparative example, after aligning the first Si wafer 1 and the second Si wafer 2, first, only two Si wafers are pressed and heated, and then bonded to the first Si wafer 1. Three Si wafers 3 were aligned, and a sample was manufactured by pressing and heating the first to third Si wafers. Similarly to the example, the Si wafer of this comparative example was singulated for each acceleration sensor element and evaluated for characteristics. As a result, the initial offset of the output voltage was large, and at the same time, the temperature coefficient of the output voltage when the temperature was applied was It varied widely from device to device. Also, the bonding interface is SEM
As a result of observation, the first Si wafer 1 and the third Si wafer 3 are compared with the bonding interface in the first.
It was confirmed that the diffusion of Au-20Sn solder and Au plating was progressing at the bonding interface between the Si wafer 1 and the second Si wafer 2. The reason why the above results were obtained in the acceleration sensor element of the comparative example was that the first to third Si wafers were not collectively bonded, so that a difference occurred in the bonding state on the upper and lower surfaces of the acceleration sensor element, It is considered that the unbalance of the residual stress has deformed the movable part of the acceleration sensor element.

以上から、本実施例のようなSiウエハの接合方法をとることで、第1のSiウエハ1
と第2のSiウエハ2、および第1のSIウエハ1と第3のSiウエハ3はほほ等しい接
合界面をもって接合でき、気密封止性が良好であり、かつ、第1のSiウエハ1に設けた
加速度センサ素子の特性に影響を与えること無く、第1から第3のSiウエハを接合でき
ることが確認できた。
From the above, the first Si wafer 1 can be obtained by using the Si wafer bonding method as in the present embodiment.
And the second Si wafer 2, and the first SI wafer 1 and the third Si wafer 3 can be bonded with substantially equal bonding interfaces, have good hermetic sealing properties, and are provided on the first Si wafer 1. It was confirmed that the first to third Si wafers can be bonded without affecting the characteristics of the acceleration sensor element.

1 第1のSiウエハ、
2 第2のSiウエハ、
3 第3のSiウエハ、
4A、4B ウエハ固定用治具、
5A、5B 第1のウエハ固定用爪、
6A、6B 第2のウエハ固定用爪、
7A、7B 切り欠き部、
8A、8B ヒータ、
9A、9B 石英板、
10A、10B 押圧ロッド、
11 チャンバ。
1 first Si wafer,
2 second Si wafer,
3 Third Si wafer,
4A, 4B Wafer fixing jig,
5A, 5B First wafer fixing claw,
6A, 6B Second wafer fixing claw,
7A, 7B Notch,
8A, 8B heater,
9A, 9B quartz plate,
10A, 10B pressing rod,
11 Chamber.

Claims (4)

複数のMEMS機能素子を設けた第1のSiウエハの表裏に、前記第1のSiウエハと
径が略等しく、前記機能素子を保護する第2のSiウエハと、前記第1のSiウエハと径
が略等しく、外周に切り欠き部を有し、前記MEMS機能素子を保護する第3のSiウエ
ハとを、径の中心が略一致するようにして接合するSiウエハの接合方法において、前記
第1と第2のSiウエハを径の中心が略一致するように位置合わせして外周の一部をクラ
ンプ固定する工程と、前記第3のSiウエハの外周に切り欠き部を設ける工程と、前記第
3のSiウエハに設けた切り欠き部に、前記第1と第2のSiウエハのクランプ固定部を
逃がすようにしつつ、前記第1と第3のSiウエハを径の中心が略一致するように位置合
わせして外周を固定する工程と、外力により前記第1から第3のSiウエハを一括で接合
する工程とを特徴とするSiウエハの接合方法。
A first Si wafer provided with a plurality of MEMS functional elements has a diameter substantially the same as that of the first Si wafer and protects the functional elements, and a diameter of the first Si wafer and the diameter of the first Si wafer. In the Si wafer bonding method, the first Si wafer is bonded to a third Si wafer having substantially the same diameter and having a cutout portion on the outer periphery and protecting the MEMS functional element so that the centers of the diameters are substantially coincident with each other. And a second Si wafer are aligned so that the centers of their diameters are substantially coincident, and a part of the outer periphery is clamped and fixed, a step of providing a notch on the outer periphery of the third Si wafer, The center of the diameter of the first and third Si wafers are substantially coincided with each other while allowing the clamp fixing parts of the first and second Si wafers to escape into the cutouts provided in the three Si wafers. A process of aligning and fixing the outer periphery; Bonding method of the Si wafer, wherein the step of joining in bulk third Si wafer from the first by an external force.
前記第3のSiウエハの切り欠き部が、ウエハの径の中心を対称に複数配されているこ
とを特徴とする請求項1に記載のSiウエハの接合方法。
2. The Si wafer bonding method according to claim 1, wherein a plurality of cutout portions of the third Si wafer are arranged symmetrically with respect to the center of the diameter of the wafer.
前記第1のSiウエハが、SOIウエハであることを特徴とする請求項1に記載のSi
ウエハの接合方法。
2. The Si according to claim 1, wherein the first Si wafer is an SOI wafer.
Wafer bonding method.
前記第1と第2のSiウエハ、および前記第1と第3のSiウエハとが、低融点金属の
熔融により接合されていることを特徴とする請求項1に記載のSiウエハの接合方法。
2. The method for bonding Si wafers according to claim 1, wherein the first and second Si wafers and the first and third Si wafers are bonded together by melting a low melting point metal.
JP2009013419A 2009-01-23 2009-01-23 METHOD OF BONDING Si WAFERS Pending JP2010171274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009013419A JP2010171274A (en) 2009-01-23 2009-01-23 METHOD OF BONDING Si WAFERS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009013419A JP2010171274A (en) 2009-01-23 2009-01-23 METHOD OF BONDING Si WAFERS

Publications (1)

Publication Number Publication Date
JP2010171274A true JP2010171274A (en) 2010-08-05

Family

ID=42703100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009013419A Pending JP2010171274A (en) 2009-01-23 2009-01-23 METHOD OF BONDING Si WAFERS

Country Status (1)

Country Link
JP (1) JP2010171274A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169376A (en) * 2011-02-10 2012-09-06 Seiko Instruments Inc Positive electrode junction device, package manufacturing method, piezoelectric vibrator, oscillator, electronic apparatus, and radio controlled clock

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169376A (en) * 2011-02-10 2012-09-06 Seiko Instruments Inc Positive electrode junction device, package manufacturing method, piezoelectric vibrator, oscillator, electronic apparatus, and radio controlled clock

Similar Documents

Publication Publication Date Title
KR101650971B1 (en) Method and apparatus for wafer bonding with enhanced wafer mating
KR100943370B1 (en) Functional device package
KR102117726B1 (en) Crimping device and crimping method
JP4888660B2 (en) Micro device package with vacuum seal and getter
JP4961342B2 (en) Method and apparatus for mutual contact of two wafers
KR102514884B1 (en) System and related techniques for handling aligned substrate pairs
KR20200019772A (en) Flexible substrate holder, device and method for detaching a first substrate
JP4475976B2 (en) Airtight sealed package
EP3255659A1 (en) Bonding method and bonded body
JP2009241164A (en) Semiconductor sensor apparatus and manufacturing method therefor
JP5052459B2 (en) Semiconductor sensor device
US7584536B2 (en) Process for precise alignment of packaging caps on a substrate
JP2010171274A (en) METHOD OF BONDING Si WAFERS
US20200385264A1 (en) Generating a mems device with glass cover and mems device
JP2008298205A (en) Vacuum sealing device
JP2010165731A (en) Function element package
JP5577585B2 (en) Substrate holding member, bonding apparatus, and bonding method
JP4926630B2 (en) Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus
JP2001244355A (en) Packcage for semiconductor element
JP2010125525A (en) Method for metal alloying
JP5419970B2 (en) Manufacturing method for micromachining type component, corresponding component composite, and corresponding micromachining type component
JP2010199190A (en) Bonding method and device manufacturing method
JP2007329156A (en) Semiconductor device, manufacturing method thereof, and electronic component
US20210313194A1 (en) Method for manufacturing semiconductor device and manufacturing apparatus
KR101900400B1 (en) Bonding and debonding apparatus for handling single crystal ultra-thin wafer for solar cell and method for the same