JP2010171251A - Substrate unit and wiring unit - Google Patents

Substrate unit and wiring unit Download PDF

Info

Publication number
JP2010171251A
JP2010171251A JP2009013109A JP2009013109A JP2010171251A JP 2010171251 A JP2010171251 A JP 2010171251A JP 2009013109 A JP2009013109 A JP 2009013109A JP 2009013109 A JP2009013109 A JP 2009013109A JP 2010171251 A JP2010171251 A JP 2010171251A
Authority
JP
Japan
Prior art keywords
substrate
board
unit
wiring
sheet metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009013109A
Other languages
Japanese (ja)
Inventor
Masanori Kato
真規 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2009013109A priority Critical patent/JP2010171251A/en
Publication of JP2010171251A publication Critical patent/JP2010171251A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology for suppressing the radiation of electromagnetic waves in a substrate unit having sheet metal and a wiring board fixed to this sheet metal. <P>SOLUTION: A clock line 22 is provided on a second surface 21b that is the opposite side of a first surface 21a opposed to the sheet metal 3 on a wiring board 2. On the first surface 21a, a ground 23a is provided in such a manner as to be positioned between the clock line 22 and the sheet metal 3. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、板金及び基板を備える基板ユニット、並びにこの基板ユニットを備える配線ユニットに関する。   The present invention relates to a substrate unit including a sheet metal and a substrate, and a wiring unit including the substrate unit.

従来、配線基板上に配線パターンを如何に形成するか、種々の提案がなされている(特許文献1)。   Conventionally, various proposals have been made on how to form a wiring pattern on a wiring board (Patent Document 1).

例えば、特許文献1には、光トランシーバが記載されており、この光トランシーバは、
光受信サブアセンブリ(ROSA)と、ROSAからの電気信号を処理する受信回路を搭載するプリント基板と、ROSAとプリント基板とを接続するフレキシブル基板と、を備えており、フレキシブル基板は、グランド層の設けられた面と信号ラインの設けられた面とを備える。クロストークノイズを低減するために、フレキシブル基板は、グランド層の設けられた面をプリント基板側に向けて配置されている。
For example, Patent Document 1 describes an optical transceiver, and this optical transceiver is
An optical receiving subassembly (ROSA), a printed circuit board on which a receiving circuit for processing an electrical signal from the ROSA is mounted, and a flexible circuit board that connects the ROSA and the printed circuit board. A provided surface and a surface provided with a signal line. In order to reduce crosstalk noise, the flexible substrate is disposed with the surface on which the ground layer is provided facing the printed circuit board.

特開2007−43496号公報(図6等)JP 2007-43496 A (FIG. 6 etc.)

例えば撮像素子のようなセンサ類は、精確なデータを得るために、その位置が厳密に規定されていることが求められる。よって、熱による配線基板(プリント基板)の反り及び振動による撮像素子の位置のずれを防ぐために、撮像素子を搭載した配線基板は、板金に固定することが好ましい。このように板金に基板を固定した場合、板金から大量の電磁波が放射される。しかしながら、従来の技術では、板金からの電磁波放射については考慮されては居なかった。   For example, in order to obtain accurate data, sensors such as an image sensor are required to have their positions strictly defined. Therefore, in order to prevent warpage of the wiring board (printed circuit board) due to heat and displacement of the position of the imaging element due to vibration, it is preferable that the wiring board on which the imaging element is mounted is fixed to a sheet metal. When the substrate is fixed to the sheet metal in this way, a large amount of electromagnetic waves are radiated from the sheet metal. However, in the prior art, electromagnetic radiation from the sheet metal has not been considered.

本発明は、このような従来技術の問題点に鑑み、板金からの電磁波の放射を抑制することを課題とする。   An object of the present invention is to suppress radiation of electromagnetic waves from a sheet metal in view of such problems of the prior art.

請求項1の配線ユニットは、上記課題を解決するために、板金と、配線基板と、を備え、配線基板は、上記板金に第1面が対向するように固定された基板と、上記第1面に配置されたグランドと、上記基板の第2面に、上記第1面上のグランドと重なるように配置された高周波信号用ラインと、を備える。   In order to solve the above problems, the wiring unit according to claim 1 includes a sheet metal and a wiring board, and the wiring board is fixed to the sheet metal so that the first surface faces the sheet metal, and the first A ground disposed on the surface, and a high-frequency signal line disposed on the second surface of the substrate so as to overlap the ground on the first surface.

この配線ユニットでは、高周波信号用のラインが、基板の2つの面のうち板金に対向する第1面とは逆の第2面に、第1面上のグランドと重なるように配置されるので、板金よりもグランドにリターン電流が流れやすい。すなわち板金にリターン電流が流れにくいため、板金からの電磁波の放射が抑制される。   In this wiring unit, the high-frequency signal line is arranged on the second surface opposite to the first surface facing the sheet metal of the two surfaces of the substrate so as to overlap the ground on the first surface. Return current flows more easily to ground than sheet metal. That is, since return current does not easily flow through the sheet metal, radiation of electromagnetic waves from the sheet metal is suppressed.

また、請求項2に記載するように、請求項1の基板ユニットにおいて、上記高周波信号用のラインはクロックラインであってもよい。   According to a second aspect of the present invention, in the substrate unit of the first aspect, the high-frequency signal line may be a clock line.

また、請求項3に記載するように、請求項1又は2の基板ユニットにおいて、上記配線基板上に搭載された撮像素子をさらに備えてもよい。   In addition, as described in claim 3, the board unit according to claim 1 or 2 may further include an image pickup device mounted on the wiring board.

また、請求項4に記載の配線ユニットは、請求項1〜3のいずれか1項の2つ以上の基板ユニットを備えると共に、或る上記基板ユニットの上記高周波信号用ラインと、他の上記基板ユニットの上記高周波信号用ラインとを接続する第1配線と、上記或る基板ユニットの上記グラントと、上記他の基板ユニットの上記グランドとを接続する第2配線と、をさらに備える。   According to a fourth aspect of the present invention, there is provided a wiring unit including the two or more board units according to any one of the first to third aspects, the high-frequency signal line of the certain board unit, and the other board. A first wiring that connects the high-frequency signal line of the unit; a second wiring that connects the grant of the certain board unit and the ground of the other board unit;

また、請求項5に記載するように、請求項4の配線ユニットにおいて、上記或る基板ユニットは、上記配線基板上に配置されたクロック源をさらに備え、上記或る基板ユニットの上記高周波信号用ラインは、上記クロック源に接続されたクロックラインであってもよい。   The wiring unit according to claim 4, wherein the certain board unit further includes a clock source disposed on the wiring board, and the high frequency signal for the certain board unit is provided. The line may be a clock line connected to the clock source.

また、請求項6に記載するように、請求項4又は5の配線ユニットにおいて、上記他の基板ユニットは、上記配線基板上に搭載された撮像素子をさらに備え、上記他の基板ユニットの上記高周波信号用ラインは、上記撮像素子に接続されていてもよい。   According to a sixth aspect of the present invention, in the wiring unit according to the fourth or fifth aspect, the other board unit further includes an image pickup device mounted on the wiring board, and the high frequency of the other board unit. The signal line may be connected to the image sensor.

本発明の基板ユニットは、板金よりもグランドにリターン電流が流れやすい。すなわち板金にリターン電流が流れにくいため、板金からの電磁波の放射が抑制される。   In the substrate unit of the present invention, the return current flows more easily to the ground than the sheet metal. That is, since return current does not easily flow through the sheet metal, radiation of electromagnetic waves from the sheet metal is suppressed.

本発明の実施の一形態に係る基板ユニット1の要部構成を示す分解斜視図。The disassembled perspective view which shows the principal part structure of the board | substrate unit 1 which concerns on one Embodiment of this invention. 基板ユニット1の要部構成を示す断面図。FIG. 3 is a cross-sectional view showing the main configuration of the substrate unit 1. 基板ユニット1を組み込んだ複合機100の外観を示す斜視図。FIG. 2 is a perspective view showing an external appearance of a multifunction machine 100 in which the substrate unit 1 is incorporated. 複合機100の内部構成の一部(配線ユニットの一例)を示す斜視図。FIG. 3 is a perspective view illustrating a part of an internal configuration of the multifunction peripheral 100 (an example of a wiring unit). 基板ユニット13の要部構成を示す断面図。Sectional drawing which shows the principal part structure of the board | substrate unit 13. FIG. 複合機100内に形成されるループ電流の流れを模試的に示す図。FIG. 3 is a diagram schematically showing a flow of a loop current formed in the multifunction machine 100. 本発明の他の実施形態に係る基板ユニット14の要部構成を示す断面図。Sectional drawing which shows the principal part structure of the board | substrate unit 14 which concerns on other embodiment of this invention. 本発明のさらに他の実施形態に係る基板ユニット15の要部構成を示す分解斜視図。The disassembled perspective view which shows the principal part structure of the board | substrate unit 15 which concerns on further another embodiment of this invention. 比較形態に係る基板ユニット500の断面図。Sectional drawing of the board | substrate unit 500 which concerns on a comparison form. 比較形態におけるループ電流の流れを模式的に示す図。The figure which shows typically the flow of the loop current in a comparison form.

〔1〕第1実施形態
以下、本発明の実施の一形態について、図面を参照して説明する。
[1] First Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

(1-1)基板ユニット1
まず、図1を参照して、本実施形態の基板ユニット1の概略構成について説明する。図1は基板ユニット1の要部構成を示す分解斜視図である。
(1-1) Board unit 1
First, a schematic configuration of the substrate unit 1 of the present embodiment will be described with reference to FIG. FIG. 1 is an exploded perspective view showing a main configuration of the substrate unit 1.

図1に示すように、基板ユニット1は、撮像素子搭載基板2、基板固定板金3、撮像素子4、及びビス5を備える。   As shown in FIG. 1, the substrate unit 1 includes an image sensor mounting substrate 2, a substrate fixing sheet metal 3, an image sensor 4, and screws 5.

撮像素子搭載基板2及び基板固定板金3には、それぞれビス孔20及び30が設けられる。ビス5がビス孔20及び30に貫通することにより、撮像素子搭載基板2は基板固定板金3に固定される。撮像素子搭載基板2の詳細については後述する。   Screw holes 20 and 30 are provided in the image pickup device mounting substrate 2 and the substrate fixing sheet metal 3, respectively. When the screw 5 penetrates the screw holes 20 and 30, the imaging element mounting substrate 2 is fixed to the substrate fixing sheet metal 3. Details of the imaging element mounting substrate 2 will be described later.

基板固定板金3は金属の板部材である。撮像素子搭載基板2の搭載面、つまりビス孔30が設けられた面に垂直な方向の断面においてL字形に形成されている。つまり、基板固定板金3は、上記搭載面に垂直な方向に延びる部分をさらに備え、その部分にさらにビス孔32が設けられている。基板固定板金3は、このビス孔32を介して、図示しないビスにより、後述の底板6に固定される。   The substrate fixing sheet metal 3 is a metal plate member. It is formed in an L shape in a cross section in a direction perpendicular to the mounting surface of the image sensor mounting substrate 2, that is, the surface provided with the screw holes 30. That is, the substrate fixing sheet metal 3 further includes a portion extending in a direction perpendicular to the mounting surface, and a screw hole 32 is further provided in the portion. The substrate fixing sheet metal 3 is fixed to the bottom plate 6 (described later) with screws (not shown) through the screw holes 32.

撮像素子4は撮像素子搭載基板2に搭載される。撮像素子4としては、例えばCCDが好適に用いられる。   The image sensor 4 is mounted on the image sensor mounting substrate 2. For example, a CCD is preferably used as the imaging element 4.

なお、撮像素子搭載基板2は、撮像素子4以外にも、撮像素子のタイミングジェネレータ、撮像素子の駆動回路、及びアナログフロントエンド等の各種素子を搭載していてもよい。また、撮像素子4以外のこれらの素子は、他の基板上に搭載されてもよい。   In addition to the image sensor 4, the image sensor mounting substrate 2 may be mounted with various elements such as an image sensor timing generator, an image sensor drive circuit, and an analog front end. Further, these elements other than the imaging element 4 may be mounted on another substrate.

次に、図2を参照して、基板ユニット1の構成についてより詳細に説明する。図2は、基板ユニット1の要部構成を示す断面図である。なお、図2では、説明の便宜上、ビス孔20及び30、ビス5、並びに撮像素子4については図示を省略する。   Next, the configuration of the substrate unit 1 will be described in more detail with reference to FIG. FIG. 2 is a cross-sectional view showing the main configuration of the substrate unit 1. In FIG. 2, the illustration of the screw holes 20 and 30, the screw 5, and the image sensor 4 is omitted for convenience of explanation.

図2に示すように、撮像素子搭載基板2は、コア21、コア21の第1面21a上に形成された第1パターン層201、コア21の第2面21b上に形成された第2パターン層202、第1パターン層201及び第2パターン層202のそれぞれを覆うレジスト層24を備える。図2に示すように、撮像素子搭載基板2は、基板の一例であるコア21の第1面21aが、基板固定板金3に対向するように、上述のビス5によって固定される。   As shown in FIG. 2, the imaging device mounting substrate 2 includes a core 21, a first pattern layer 201 formed on the first surface 21 a of the core 21, and a second pattern formed on the second surface 21 b of the core 21. A resist layer 24 covering each of the layer 202, the first pattern layer 201, and the second pattern layer 202 is provided. As shown in FIG. 2, the imaging element mounting substrate 2 is fixed by the above-described screws 5 so that the first surface 21 a of the core 21, which is an example of the substrate, faces the substrate fixing sheet metal 3.

図2に示すように、第1パターン層201は、全てグランド23aとなっている。このグランド23aは、クロックライン22のグランドである。第2パターン層202には、複数のクロックライン22が形成されている。また、第2パターン層202には、クロックラインの他に、グランド23b、電源ライン、及びその他の配線も形成されている。   As shown in FIG. 2, the first pattern layer 201 is entirely the ground 23a. This ground 23 a is the ground of the clock line 22. A plurality of clock lines 22 are formed in the second pattern layer 202. In addition to the clock line, the second pattern layer 202 is also formed with a ground 23b, a power supply line, and other wiring.

このように、クロックライン22は第1面21aには形成されず、第2面21bにのみ形成されている。また、グランド23aは、第1面21aの略全体に渡って形成される。その結果、第2面21b上のクロックライン22は、コア21を挟んで、第1面21a上のグランド23aと重なるように配置される。言い換えると、第1面21a上のグランド23aは、クロックライン22と基板固定板金3との間に配置される。つまり、クロックライン22と基板固定板金3とを最短距離で結ぶ線分(クロックライン22から基板固定板金3の表面に垂直に延びる線分)は、グランド23aによって遮られる。特に、本実施形態では、図2に示すように、第2面21b上のクロックライン22から第1面21a上のグランド23aまでの距離L1と、第2面21b上のクロックライン22から基板固定板金3までの距離L2は、L1<L2となっている。   Thus, the clock line 22 is not formed on the first surface 21a, but is formed only on the second surface 21b. The ground 23a is formed over substantially the entire first surface 21a. As a result, the clock line 22 on the second surface 21b is arranged so as to overlap the ground 23a on the first surface 21a with the core 21 in between. In other words, the ground 23 a on the first surface 21 a is disposed between the clock line 22 and the substrate fixing sheet metal 3. That is, a line segment connecting the clock line 22 and the substrate fixing sheet metal 3 with the shortest distance (a line segment extending perpendicularly from the clock line 22 to the surface of the substrate fixing sheet metal 3) is blocked by the ground 23a. In particular, in the present embodiment, as shown in FIG. 2, the distance L1 from the clock line 22 on the second surface 21b to the ground 23a on the first surface 21a and the substrate from the clock line 22 on the second surface 21b are fixed. The distance L2 to the sheet metal 3 is L1 <L2.

グランド23aがこのように配置されていることによって、クロックライン22にクロック信号が流れることによるリターン電流が、グランド23a内を流れやすくなる。つまり、リターン電流が基板固定板金3に流れることが防止される。リターン電流については、後に詳述する。   By arranging the ground 23a in this way, a return current due to the flow of the clock signal through the clock line 22 can easily flow in the ground 23a. That is, the return current is prevented from flowing through the substrate fixing sheet metal 3. The return current will be described in detail later.

なお、第2面21bには、クロックライン22以外の配線が形成されていてもよい。   Note that wirings other than the clock line 22 may be formed on the second surface 21b.

(1-2)複合機100
基板ユニット1を搭載した複合機100について、図面を参照して説明する。なお、以下で「上」及び「下」は、複合機通常の設置姿勢における上方向及び下方向をそれぞれ意味する。
(1-2) MFP 100
The multi-function device 100 on which the substrate unit 1 is mounted will be described with reference to the drawings. In the following description, “up” and “down” mean an upward direction and a downward direction, respectively, in the normal installation posture of the multifunction machine.

まず、複合機100の概要について、図3を参照して説明する。図3は複合機100の外観を示す斜視図である。   First, an overview of the multifunction peripheral 100 will be described with reference to FIG. FIG. 3 is a perspective view showing the external appearance of the multifunction peripheral 100.

図3に示すように、複合機100は、本体部101及び原稿搬送装置102を備える。原稿搬送装置102は本体部101の上に配置される。   As shown in FIG. 3, the multifunction peripheral 100 includes a main body 101 and a document conveying device 102. The document feeder 102 is disposed on the main body 101.

本体部101は、スキャナ104、印刷部105、用紙カセット106、及びプラテンガラス107を備える。プラテンガラス107は、本体部101の上面で、原稿搬送装置102と対向する位置に配置され、スキャナ104は本体部101の上側、つまりプラテンガラス107の直下に設けられ、印刷部105はスキャナ4の下方に設けられ、用紙カセット106はさらに下方、本体部101の底部に設けられる。   The main body 101 includes a scanner 104, a printing unit 105, a paper cassette 106, and a platen glass 107. The platen glass 107 is disposed on the upper surface of the main body unit 101 at a position facing the document conveying device 102, the scanner 104 is provided on the upper side of the main body unit 101, that is, directly below the platen glass 107, and the printing unit 105 The sheet cassette 106 is provided at the bottom and further on the bottom of the main body 101.

スキャナ104は、上述の基板ユニット1を備えると共に、光源、ミラー、及びレンズ等を備える。光源からの光はミラーによってプラテンガラス107へ導かれ、プラテンガラス上の原稿で反射した光は、ミラー及びレンズによって撮像素子4へ導かれる。撮像素子4は、光をアナログの電気信号に変換する。その後、図示しないアナログフロントエンド回路により、アナログ信号がデジタル信号に変換される。このデジタル信号は図示しない画像処理回路を経て、画像データとして印刷又は送信に用いられる。スキャナ104は、プラテンガラス107上に載置された原稿及び原稿搬送装置102によって搬送されプラテンガラス107上を通過する原稿の両方から画像を読み取ることができる。   The scanner 104 includes the substrate unit 1 described above, and includes a light source, a mirror, a lens, and the like. The light from the light source is guided to the platen glass 107 by the mirror, and the light reflected by the original on the platen glass is guided to the image sensor 4 by the mirror and the lens. The image sensor 4 converts light into an analog electrical signal. Thereafter, an analog signal is converted into a digital signal by an analog front end circuit (not shown). This digital signal is used for printing or transmission as image data through an image processing circuit (not shown). The scanner 104 can read an image from both a document placed on the platen glass 107 and a document conveyed by the document conveying device 102 and passing on the platen glass 107.

印刷部105は、画像データを用紙上に印刷するようになっており、具体的には、電子写真方式又はインクジェット方式を用いた画像形成装置が用いられる。   The printing unit 105 prints image data on a sheet. Specifically, an image forming apparatus using an electrophotographic method or an inkjet method is used.

用紙カセット106は、印刷部105に供給される用紙を収容する。   The paper cassette 106 stores paper supplied to the printing unit 105.

原稿搬送装置102は、複数のローラ及びこれらのローラを回転させる駆動装置等を備え、回転するローラによって、プラテンガラス107上を通過するように原稿を搬送する。   The document conveying device 102 includes a plurality of rollers and a driving device that rotates these rollers, and conveys the document so as to pass over the platen glass 107 by the rotating rollers.

(1-3)複合機100の内部構成
図4を参照して、複合機100の内部の構成のうち、基板ユニット1に関連する部分について説明する。図4は、複合機100の内部構成の一部を示す斜視図である。
(1-3) Internal Configuration of Multifunction Device 100 With reference to FIG. 4, a portion related to the substrate unit 1 in the internal configuration of the multifunction device 100 will be described. FIG. 4 is a perspective view illustrating a part of the internal configuration of the multifunction peripheral 100.

図4に示すように、複合機100は、スキャナ104の底面を構成する底板6と、本体部101の背面に平行に配置される側板7と、をさらに備える。底板6及び側板7はいずれも金属の板部材である。底板6と側板7とは、隙間Gを介して垂直を成すように配置されている。底板6上には、基板ユニット1、特に基板固定板金3が固定される。側板7上にはクロック生成基板8が固定される。板金とそれに固定された配線基板を含む1単位を基板ユニットと考えると、底板6と基板ユニット1とによって新たな基板ユニット12が構成されると共に、側板7とクロック生成基板8とによって別個の基板ユニット13が構成されているといえる。   As shown in FIG. 4, the multifunction peripheral 100 further includes a bottom plate 6 that forms the bottom surface of the scanner 104, and a side plate 7 that is arranged in parallel to the back surface of the main body 101. Both the bottom plate 6 and the side plate 7 are metal plate members. The bottom plate 6 and the side plate 7 are arranged so as to be perpendicular to each other with a gap G therebetween. A substrate unit 1, particularly a substrate fixing sheet metal 3, is fixed on the bottom plate 6. A clock generation board 8 is fixed on the side plate 7. Assuming that one unit including the sheet metal and the wiring board fixed thereto is a substrate unit, a new substrate unit 12 is formed by the bottom plate 6 and the substrate unit 1, and a separate substrate is formed by the side plate 7 and the clock generation substrate 8. It can be said that the unit 13 is configured.

図4に示すように、クロック生成基板8上には、クロック源81が搭載される。クロック源81は、クロック信号を生成するクロック生成回路を含む。   As shown in FIG. 4, a clock source 81 is mounted on the clock generation board 8. The clock source 81 includes a clock generation circuit that generates a clock signal.

複合機100は、クロック生成基板8と撮像素子搭載基板2とを接続するケーブル91をさらに備える。   The multi-function device 100 further includes a cable 91 that connects the clock generation board 8 and the image sensor mounting board 2.

ケーブル91は配線の一例であり、ケーブル91中では、撮像素子搭載基板2のクロックライン22が、クロック生成基板8の後述のクロックライン82に接続するように延びている。ケーブル91中にはさらに、クロック生成基板8の後述のグランド83aが、撮像素子搭載基板2のグランド23aに接続するように延びている。   The cable 91 is an example of wiring. In the cable 91, the clock line 22 of the image sensor mounting board 2 extends so as to be connected to a clock line 82 described later of the clock generation board 8. Further, a later-described ground 83 a of the clock generation board 8 extends in the cable 91 so as to be connected to the ground 23 a of the imaging element mounting board 2.

ケーブル91内のクロックライン22とグランド83aは、できるだけ互いに平行になるように、かつできるだけ短くなるように配置されることが好ましい。例えば、ケーブル91は、撮像素子搭載基板2とクロック生成基板8との間を最短距離で結ぶように配置されることが好ましい。このように配置されることによって、後述のループ面積が小さくなる。   The clock line 22 and the ground 83a in the cable 91 are preferably arranged so as to be as parallel as possible to each other and as short as possible. For example, the cable 91 is preferably arranged so as to connect the imaging element mounting substrate 2 and the clock generation substrate 8 with the shortest distance. By arranging in this way, the loop area described later is reduced.

(1-4)基板ユニット13
基板ユニット13、特にそれに含まれるクロック生成基板8について、図5の断面図を参照して説明する。
(1-4) Board unit 13
The board unit 13, particularly the clock generation board 8 included therein, will be described with reference to the cross-sectional view of FIG.

図5に示すように、クロック生成基板8は、コア811、コア811の第1面811a上に形成された第1パターン層801、コア811の第2面811b上に形成された第2パターン層802、第1パターン層801及び第2パターン層802のそれぞれを覆うレジスト層84を備える。クロック生成基板8は、第1面811aを側板7に向けて固定されている。クロック生成基板8の固定には、撮像素子搭載基板2の固定と同様に、ビスを使用可能である。   As shown in FIG. 5, the clock generation substrate 8 includes a core 811, a first pattern layer 801 formed on the first surface 811 a of the core 811, and a second pattern layer formed on the second surface 811 b of the core 811. 802, a resist layer 84 covering each of the first pattern layer 801 and the second pattern layer 802 is provided. The clock generation board 8 is fixed with the first surface 811 a facing the side plate 7. For fixing the clock generation board 8, screws can be used as in the case of fixing the image sensor mounting board 2.

第1パターン層801は、全てグランド83aとなっている。第2パターン層802には、クロック源81に接続されたクロックライン82が形成されている。また、第2パターン層802には、クロックライン82以外にも、グランド83b等の他の配線も形成されている。   The first pattern layer 801 is all a ground 83a. A clock line 82 connected to the clock source 81 is formed in the second pattern layer 802. In addition to the clock line 82, other wiring such as the ground 83b is also formed in the second pattern layer 802.

このように、クロックライン82は第1面811aには形成されず、第2面811bにのみ形成されている。また、グランド83aは、第1面811aの略全体に渡って形成される。その結果、第2面811b上のグランド83aは、コア811を挟んで、第1面82a上のグランド23aと重なるように配置される。言い換えると、第1面811a上のグランド23aは、クロックライン82と基板固定板金3との間に位置する。つまり、クロックライン82と側板7とを最短距離で結ぶ線分(クロックライン23aから側板7の表面に垂直に延びる線分)は、グランド83aによって遮られる。特に、図5に示すように、クロックライン82からグランド83aまでの距離L81と、クロックライン82から側板7までの距離L82は、L81<L82となっている。   In this way, the clock line 82 is not formed on the first surface 811a, but only on the second surface 811b. The ground 83a is formed over substantially the entire first surface 811a. As a result, the ground 83a on the second surface 811b is disposed so as to overlap the ground 23a on the first surface 82a with the core 811 interposed therebetween. In other words, the ground 23 a on the first surface 811 a is located between the clock line 82 and the substrate fixing sheet metal 3. That is, the line segment connecting the clock line 82 and the side plate 7 with the shortest distance (the line segment extending perpendicularly from the clock line 23a to the surface of the side plate 7) is blocked by the ground 83a. In particular, as shown in FIG. 5, the distance L81 from the clock line 82 to the ground 83a and the distance L82 from the clock line 82 to the side plate 7 are L81 <L82.

すなわち、クロック生成基板8におけるクロックライン82及びグランド83aの配置は、撮像素子搭載基板2におけるクロックライン22及びグランド23aの配置と略同様となっている。グランド83aがこのように配置されていることによって、クロックライン82にクロック信号が流れることによるリターン電流がグランド83a内を流れやすくなり、リターン電流が側板7に流れるのを防止することができる。リターン電流については、後に詳述する。   That is, the arrangement of the clock line 82 and the ground 83a on the clock generation board 8 is substantially the same as the arrangement of the clock line 22 and the ground 23a on the imaging element mounting board 2. By arranging the ground 83a in this way, a return current caused by a clock signal flowing through the clock line 82 can easily flow through the ground 83a, and the return current can be prevented from flowing into the side plate 7. The return current will be described in detail later.

(1-5)ループ電流
図6を参照して、複合機100内に流れるループ電流について説明する。図6は、複合機100内に形成されるループ電流の流れを模式的に示す図面である。図6は模式的な図面なので、基板固定板金3、底板6、及び側板7等の各部材の向き及び配置は、説明の便宜上、実際のものから変更されている。
(1-5) Loop Current With reference to FIG. 6, the loop current flowing in the multi-function device 100 will be described. FIG. 6 is a drawing schematically showing the flow of loop current formed in the multi-function device 100. Since FIG. 6 is a schematic drawing, the orientation and arrangement of each member such as the substrate fixing sheet metal 3, the bottom plate 6, and the side plate 7 are changed from actual ones for convenience of explanation.

図6に点線矢印で示すように、クロック生成基板8で生成されたクロック信号は、クロック生成基板8のクロックライン82、及びケーブル91を通って、撮像素子搭載基板2に伝達される。   As shown by a dotted arrow in FIG. 6, the clock signal generated by the clock generation board 8 is transmitted to the image sensor mounting board 2 through the clock line 82 and the cable 91 of the clock generation board 8.

図6に点線矢印で示すように、撮像素子搭載基板2内では、上述の通り、クロックライン22でクロック信号が伝達されることにより発生したリターン電流が、グランド23a内を流れる。そして、このリターン電流は、ケーブル91を通ってクロック生成基板8に伝達される。このリターン電流はクロック生成基板8内のグランド83aを流れる。   As indicated by a dotted arrow in FIG. 6, in the image pickup device mounting substrate 2, as described above, the return current generated by transmitting the clock signal through the clock line 22 flows in the ground 23a. The return current is transmitted to the clock generation board 8 through the cable 91. This return current flows through the ground 83a in the clock generation board 8.

このようにして、図6に点線矢印で示すように、2つの基板ユニット12と13との間にループ電流が流れる。つまり、クロックライン82、ケーブル91、クロックライン22、グランド23a、及びグランド83aによって、ループアンテナが形成される。   In this way, a loop current flows between the two substrate units 12 and 13 as shown by the dotted arrows in FIG. That is, the loop antenna is formed by the clock line 82, the cable 91, the clock line 22, the ground 23a, and the ground 83a.

しかし、リターン電流がグランド23a及び83a内を通り、板金3、6、及び7を通らないので、ループ面積(図6中の点線矢印で囲まれた面積)は、小さく抑えられる。よって、電磁波の放射量も低減される。   However, since the return current passes through the grounds 23a and 83a and does not pass through the sheet metals 3, 6, and 7, the loop area (the area surrounded by the dotted arrow in FIG. 6) can be kept small. Therefore, the amount of electromagnetic radiation is also reduced.

なお、撮像素子搭載基板2及びクロック生成基板8のようにクロックラインを全て配線基板の片面に配置した場合、クロックラインの配線にバイアホールを使用しないことになる。基板の両面にクロックラインを設ける場合、基板にバイアホールを設けて、このバイアホールにクロックラインを通すことになる。しかし、このようにクロックラインをバイアホールに通すことは、電磁波放射を増大させることがある。よって、この観点からも、本実施形態の構成は好ましい。配線基板において、クロックラインが配置される面で信号線の交差が発生する場合には、ジャンパ抵抗を使用することにより、片面での配線を可能としている。   Note that when all the clock lines are arranged on one side of the wiring board as in the imaging device mounting board 2 and the clock generation board 8, via holes are not used for wiring of the clock lines. When providing clock lines on both sides of the substrate, via holes are provided in the substrate, and the clock lines are passed through the via holes. However, passing the clock line through the via hole in this manner may increase electromagnetic radiation. Therefore, also from this viewpoint, the configuration of the present embodiment is preferable. In the wiring board, when crossing of signal lines occurs on the surface where the clock line is arranged, wiring on one side is enabled by using a jumper resistor.

〔2〕他の実施形態
(2-1)第1実施形態では、基板ユニットの例として、基板ユニット1、12、及びオ13を挙げた。すなわち、基板固定板金3、底板6、及び側板7は板金の例であり、撮像素子搭載基板2、及びクロック生成基板8は配線基板の例である。
[2] Other Embodiments (2-1) In the first embodiment, the board units 1, 12, and 13 are given as examples of the board unit. That is, the substrate fixing sheet metal 3, the bottom plate 6, and the side plate 7 are examples of sheet metal, and the image sensor mounting substrate 2 and the clock generation substrate 8 are examples of wiring boards.

ただし、基板ユニットは、板金とそれに固定された配線基板とを備えていればよく、それ以外の構成については限定されない。例えば、基板ユニットでは、2以上の配線基板が1の板金上に固定されていてもよいし、複数(例えば3以上)の板金が組合せられていてもよい。また、板金と配線基板以外にさらに他の構成を備えていてもよいし、板金への配線基板の固定方法も特に限定されるものではない。   However, the substrate unit only needs to include a sheet metal and a wiring substrate fixed thereto, and the other configurations are not limited. For example, in the board unit, two or more wiring boards may be fixed on one sheet metal, or a plurality of (for example, three or more) sheet metals may be combined. In addition to the sheet metal and the wiring board, another configuration may be provided, and the method for fixing the wiring board to the sheet metal is not particularly limited.

(2-2)クロックライン22及び82は、配線基板上に設けられる高周波信号用のラインの一例に過ぎない。高周波信号用ラインとは、高周波数の信号を伝達する配線である。「高周波数」とは、信号の周波数の下限が例えば1MHz以上、又は数MHz以上、より具体的には5MHz以上、さらに具体的には10MHz以上である場合に用いられる用語である。   (2-2) The clock lines 22 and 82 are merely examples of high-frequency signal lines provided on the wiring board. The high-frequency signal line is a wiring that transmits a high-frequency signal. “High frequency” is a term used when the lower limit of the frequency of a signal is, for example, 1 MHz or more, or several MHz or more, more specifically 5 MHz or more, and more specifically 10 MHz or more.

高周波信号用ラインが、配線基板上で、板金に対向する第1面とは逆の第2面に形成され、かつ第1面のグランドと重なるように配置されることによって、高周波信号用ラインと板金との間にグランドが配置されるので、リターン電流がグランド内を流れやすくなり、板金内には流れにくくなる。   The high-frequency signal line is formed on the second surface opposite to the first surface facing the sheet metal on the wiring board, and is disposed so as to overlap the ground of the first surface, thereby Since the ground is disposed between the sheet metal and the return current, the return current easily flows in the ground and does not easily flow in the sheet metal.

なお、1の配線基板において、高周波信号用ラインとしてクロックライン及び他の高周波信号用ラインの両方が含まれていてもよい。   One wiring board may include both a clock line and other high-frequency signal lines as high-frequency signal lines.

なお、1つの配線基板中の全ての高周波信号用ラインが第2面に形成され、かつ全ての高周波信号用ラインがグランドと重なるように配置されていれば、電磁波放射の抑制効果は高い。しかし、高周波信号用ラインの一部のみが第2面でグランドと重なるような配置になっている場合も、電磁波放射の抑制効果は期待できる。つまり、高周波信号用ラインの一部が第1面に形成されていたり、第2面に形成された高周波信号用ラインの一部が、グランドからずれて(グランドと重ならないように)形成されていたりすることは、許容される。1の配線基板中の高周波信号用ラインのうち、上記配置になっている割合は、50%以上が好ましく、70%以上がより好ましく、80%以上がさらに好ましく、90%以上がさらに好ましく、95%以上が特に好ましい。   If all the high-frequency signal lines in one wiring board are formed on the second surface and all the high-frequency signal lines are arranged so as to overlap the ground, the effect of suppressing electromagnetic radiation is high. However, even when only a part of the high-frequency signal line overlaps the ground on the second surface, an effect of suppressing electromagnetic wave radiation can be expected. That is, a part of the high-frequency signal line is formed on the first surface, or a part of the high-frequency signal line formed on the second surface is shifted from the ground (so as not to overlap the ground). It is permissible. Of the high-frequency signal lines in one wiring board, the ratio of the arrangement is preferably 50% or more, more preferably 70% or more, further preferably 80% or more, more preferably 90% or more, 95 % Or more is particularly preferable.

(2-3)グランドは、第2面上のクロックラインを第1面上で覆う程度、より好ましくは、第2面上のクロックラインの周辺も覆うように配置されていることが、板金内をリターン電流が流れることを防止するためには好ましい。   (2-3) The ground is arranged to cover the clock line on the second surface on the first surface, and more preferably to cover the periphery of the clock line on the second surface. Is preferable to prevent the return current from flowing.

第1実施形態では、グランド23a及び83aが、第1面21a及び811a上の配線パターンが形成されうる領域の全体を覆っている。このように、グランドが第1面を広く覆うことで、リターン電流が板金を流れることを効果的に防止できる。   In the first embodiment, the grounds 23a and 83a cover the entire area where the wiring patterns on the first surfaces 21a and 811a can be formed. Thus, the ground can cover the first surface widely, so that the return current can be effectively prevented from flowing through the sheet metal.

ただし、グランドは、第1面のパターン形成領域の一部にのみ形成されていてもよい。   However, the ground may be formed only in a part of the pattern formation region on the first surface.

(2-4)また、基板の第1面には、グランド以外の配線が設けられてもよい。その配線としては、電源ライン及び低周波信号用ラインが挙げられる。低周波信号用ラインとは、低周波数の信号を伝達する配線である。低周波数とは、信号の周波数の上限が例えば1MHz未満、又は数百kHz以下であるときに用いられる用語である。   (2-4) Further, wiring other than the ground may be provided on the first surface of the substrate. Examples of the wiring include a power line and a low frequency signal line. The low frequency signal line is a wiring for transmitting a low frequency signal. Low frequency is a term used when the upper limit of the frequency of a signal is, for example, less than 1 MHz or several hundred kHz or less.

例えば、撮像素子の水平同期信号は、数百kHz程度の周波数であり、低周波信号であるといえる。水平同期信号は、垂直同期信号及びクロック信号と共に、図示しないタイミングジェネレータにおける撮像素子駆動信号の生成に用いられる。   For example, the horizontal synchronizing signal of the image sensor has a frequency of about several hundred kHz and can be said to be a low frequency signal. The horizontal synchronization signal is used to generate an image sensor driving signal in a timing generator (not shown) together with the vertical synchronization signal and the clock signal.

図7に具体的な形態を示す。図7に示すように、本形態の基板ユニット14は、撮像素子搭載基板2に代えて配線基板200を備える以外は、第1実施形態の撮像素子搭載基板2と同様の構成である。よって、既に説明した部材と同様の機能を有する部材については、同符号を付してその説明を省略する。   FIG. 7 shows a specific form. As shown in FIG. 7, the substrate unit 14 of the present embodiment has the same configuration as that of the image sensor mounting substrate 2 of the first embodiment, except that a wiring substrate 200 is provided instead of the image sensor mounting substrate 2. Therefore, members having the same functions as those already described are denoted by the same reference numerals and description thereof is omitted.

図7に示すように、配線基板200は、第1面21a上に電源ライン231及び低周波信号用ライン232が形成されている以外は、撮像素子搭載基板2と同様の構成である。配線基板200では、第1実施形態の撮像素子搭載基板2と同様に、第2面21bのクロックライン22は、第1面21aのグランド23aと重なるように配置される。図7に示すように、グランド23aは、クロックライン22及びその周辺の領域と重なるように設けられることが好ましい。つまり、クロックライン22よりも広く設けられることで、リターン電流が基板固定板金3に流れることをより効果的に防止できる。   As shown in FIG. 7, the wiring board 200 has the same configuration as that of the imaging element mounting board 2 except that the power supply line 231 and the low frequency signal line 232 are formed on the first surface 21a. In the wiring board 200, like the imaging device mounting board 2 of the first embodiment, the clock line 22 on the second surface 21b is arranged so as to overlap the ground 23a on the first surface 21a. As shown in FIG. 7, the ground 23 a is preferably provided so as to overlap the clock line 22 and the surrounding area. That is, by providing a wider area than the clock line 22, it is possible to more effectively prevent the return current from flowing through the substrate fixing sheet metal 3.

なお、電源ライン及び低周波信号用ラインは、第1面21aのみならず、第2面21bに形成されていてもよい。   The power supply line and the low frequency signal line may be formed not only on the first surface 21a but also on the second surface 21b.

(2-5)第1実施形態では、配線基板上に配置される要素として、撮像素子4及びクロック源81を例に挙げたが、配線基板上に配置される素子及び回路は、これに限定されるものではない。また、1の配線基板上に複数の素子及び回路が設けられていてもよい。特に、位置変異を嫌う部品を搭載した配線基板は板金上に固定されることが多いので、本発明を好適に用いることができる。このような部品としては、各種センサ、特に光学センサ、さらには電子写真方式の画像形成装置における描画用のレーザ光源等が挙げられる
(2-6)基板ユニットは、配線ユニットに組み込まれてもよい。配線ユニットは、2以上の基板ユニットと、これらの基板ユニットの高周波信号用ライン同士及びグランド同士をそれぞれ接続する配線とを備える。図4に示す構成は、配線ユニットの構成の一例として、基板ユニット1(12)及び13を含み、第1配線及び第2配線の一例であるケーブル91とを有する。
(2-5) In the first embodiment, the image pickup device 4 and the clock source 81 are exemplified as the elements arranged on the wiring board. However, the elements and circuits arranged on the wiring board are limited to this. Is not to be done. A plurality of elements and circuits may be provided on one wiring board. In particular, since a wiring board on which a component that dislikes position variation is often fixed on a sheet metal, the present invention can be suitably used. Examples of such components include various sensors, particularly optical sensors, and also a laser light source for drawing in an electrophotographic image forming apparatus. (2-6) The board unit may be incorporated in the wiring unit. . The wiring unit includes two or more board units and wirings for connecting the high-frequency signal lines and the grounds of these board units. The configuration shown in FIG. 4 includes substrate units 1 (12) and 13 as an example of the configuration of the wiring unit, and includes a cable 91 that is an example of the first wiring and the second wiring.

なお、図4では、基板ユニット12と13とで板金は分離しているが、2以上の基板ユニットにおいて、板金は接続されていてもよいし、板金は連続していてもよい。つまり、1の板金上に2つの配線基板が配置されており、この配線基板間が配線で接続されている場合、この板金及び2つの配線基板を、2つの基板ユニットであると考えてもよい。   In FIG. 4, the sheet metal is separated between the substrate units 12 and 13, but in two or more substrate units, the sheet metal may be connected or the sheet metal may be continuous. That is, when two wiring boards are arranged on one sheet metal and the wiring boards are connected by wiring, the sheet metal and the two wiring boards may be considered as two board units. .

(2-7)第1実施形態では、基板ユニット1(12)及びそれに接続される基板ユニット13の両方において、クロックラインは板金と対向する面とは逆の面に配置され、板金とクロックラインとの間にグランドが配置された構成となっている。つまり、互いに接続された2つの基板ユニットの両方が、上記(2-1)〜(2-4)に述べた構成を備えている。   (2-7) In the first embodiment, in both the substrate unit 1 (12) and the substrate unit 13 connected thereto, the clock line is arranged on the surface opposite to the surface facing the sheet metal, and the sheet metal and the clock line are arranged. The ground is arranged between the two. That is, both of the two substrate units connected to each other have the configuration described in (2-1) to (2-4) above.

第1実施形態のように、互いに接続された複数の基板が、全てこのような構成であれば、電磁波放射量の低減効果は高い。ただし、互いに接続された複数の基板のうち、いずれか1つがこのような構成を備えていれば、ループ面積の低減、ひいては電磁波放射量の低減が期待される。   If the plurality of substrates connected to each other have such a configuration as in the first embodiment, the effect of reducing the amount of electromagnetic wave radiation is high. However, if any one of a plurality of substrates connected to each other has such a configuration, it is expected that the loop area will be reduced and consequently the amount of electromagnetic radiation will be reduced.

(2-8)図8に、さらに他の実施形態に係る基板ユニット15を示す。図8に示すように、撮像素子4は、撮像素子搭載基板2上で第1面21a側に設けられていてもよい。この場合、基板固定板金3には撮像素子4が通る程度の大きさの開口31が設けられる。撮像素子搭載基板2が基板固定板金3上にビス5で固定されると、開口31に撮像素子4が嵌るので、撮像素子4は外部からの光を受けることができ、撮像が可能となる。   (2-8) FIG. 8 shows a substrate unit 15 according to still another embodiment. As illustrated in FIG. 8, the imaging element 4 may be provided on the first surface 21 a side on the imaging element mounting substrate 2. In this case, the substrate fixing sheet metal 3 is provided with an opening 31 large enough to allow the imaging element 4 to pass therethrough. When the image pickup device mounting substrate 2 is fixed on the substrate fixing sheet metal 3 with the screws 5, the image pickup device 4 is fitted into the opening 31, so that the image pickup device 4 can receive light from the outside and image pickup is possible.

(2-9)本発明の実施の一形態として、第1実施形態ではスキャナ104を搭載した複合機100を挙げたが、本発明は、これ以外の種々の電気機器に適用可能である。   (2-9) As an embodiment of the present invention, the MFP 100 including the scanner 104 has been described in the first embodiment, but the present invention can be applied to various other electric devices.

(2-10)以上に挙げた各実施形態をそれぞれ組み合わせて得られる技術も、本発明の実施の形態に含まれる。   (2-10) Techniques obtained by combining the embodiments described above are also included in the embodiments of the present invention.

〔3〕比較形態
図9に、比較形態に係る基板ユニット500の断面図を示す。図9に示すように、本比較形態の基板ユニット500は、撮像素子搭載基板2に代えて、配線基板502を備える以外は、第1実施形態の基板ユニット1と同様の構成である。よって、既に説明した部材と同様の機能を有する部材については、同符号を付してその説明を省略することがある。
[3] Comparative Embodiment FIG. 9 shows a cross-sectional view of a substrate unit 500 according to the comparative embodiment. As shown in FIG. 9, the board unit 500 of this comparative embodiment has the same configuration as that of the board unit 1 of the first embodiment except that a wiring board 502 is provided instead of the image sensor mounting board 2. Therefore, members having the same functions as those already described may be denoted by the same reference numerals and description thereof may be omitted.

図9に示すように、配線基板502では、コア21の第1面21aにクロックライン22が配置されている。よって、第2面21b上にはグランド23が形成されているものの、第1面21a上のクロックライン22と基板固定板金3との間には、グランドが形成されておらず、クロックライン22は基板固定板金3に近接して配置される。それゆえ、クロックライン22をクロック信号が流れることにより発生するリターン電流が、基板固定板金3内を流れやすい。つまり、本比較形態の基板ユニット500は、クロックライン22と基板固定板金3とが、ループアンテナを形成しやすい構成になっている。詳細には、本比較形態では、第1面21a上のクロックライン22から第2面21b上のグランド23までの距離L501と、第1面21a上のクロックライン22から基板固定板金3までの距離L502とが、L501>L502となっているので、リターン電流は第2面21bのグランド23よりも基板固定板金3に流れやすくなっている。   As shown in FIG. 9, in the wiring board 502, the clock line 22 is disposed on the first surface 21 a of the core 21. Therefore, although the ground 23 is formed on the second surface 21b, no ground is formed between the clock line 22 on the first surface 21a and the substrate fixing sheet metal 3, and the clock line 22 is It is arranged close to the substrate fixing sheet metal 3. Therefore, the return current generated when the clock signal flows through the clock line 22 easily flows through the substrate fixing sheet metal 3. That is, in the substrate unit 500 of this comparative embodiment, the clock line 22 and the substrate fixing sheet metal 3 are configured to easily form a loop antenna. Specifically, in this comparative embodiment, the distance L501 from the clock line 22 on the first surface 21a to the ground 23 on the second surface 21b and the distance from the clock line 22 on the first surface 21a to the substrate fixing sheet metal 3 Since L501 is L501> L502, the return current is more likely to flow to the substrate fixing sheet metal 3 than the ground 23 of the second surface 21b.

第1実施形態の基板ユニット1に代えて、この基板ユニット500を複合機に適用した場合に形成されるループアンテナを、図10に模式的に示す。基板ユニット12及び13が基板ユニット512及び513に置き換えられている以外、本形態の構成は第1実施形態の複合機100と同様である。よって、図3〜図6等を参照して既に説明した部材と同様の機能を有する部材については、同符号を付してその説明を省略することがある。   FIG. 10 schematically shows a loop antenna formed when the substrate unit 500 is applied to a multifunction machine instead of the substrate unit 1 of the first embodiment. Except for the substrate units 12 and 13 being replaced by the substrate units 512 and 513, the configuration of the present embodiment is the same as that of the MFP 100 of the first embodiment. Therefore, members having the same functions as those already described with reference to FIGS. 3 to 6 and the like may be denoted by the same reference numerals and description thereof may be omitted.

基板ユニット512は、撮像素子搭載基板2に代えて配線基板502を備える以外は、第1実施形態の基板ユニット12と同様の構成である。   The board unit 512 has the same configuration as that of the board unit 12 of the first embodiment except that the wiring board 502 is provided instead of the imaging element mounting board 2.

基板ユニット513は、クロック生成基板8に代えてクロック生成基板508を備える以外は、第1実施形態の基板ユニット12と同様の構成である。クロック生成基板508はクロック源に接続されたクロックラインが、図9に示す配線基板502と同様に、側板7に対向する第1面に配置される。   The board unit 513 has the same configuration as that of the board unit 12 of the first embodiment, except that a clock generation board 508 is provided instead of the clock generation board 8. In the clock generation board 508, the clock line connected to the clock source is arranged on the first surface facing the side plate 7 like the wiring board 502 shown in FIG.

図10に示すように、クロック信号は、第1実施形態(図6)と同様に、クロック生成基板508からケーブル91を介して配線基板502に至る。このとき生じるリターン電流は、上述したように、基板ユニット500において基板固定板金3を流れるので、図10に示すように、このリターン電流は、基板固定板金3を流れ、さらに底板6を流れる。   As shown in FIG. 10, the clock signal reaches from the clock generation board 508 to the wiring board 502 via the cable 91 as in the first embodiment (FIG. 6). Since the return current generated at this time flows through the substrate fixing sheet metal 3 in the substrate unit 500 as described above, the return current flows through the substrate fixing sheet metal 3 and further through the bottom plate 6 as shown in FIG.

図4を参照して説明したように、隙間Gの存在により、底板6と側板7とは互いに直接は触れ合っていない。しかし、底板6及び側板7は、他の板金等の導電部材を介して電気的に接続されている。それゆえ、図10に示すように、リターン電流は、底板6から、種々の導電部材を経て、側板7に到達する。つまり、基板ユニット512及び513並びに他の導電部材により、ループアンテナが形成される。図10に点線で、リターン電流は第1実施形態(図6)と比較して、大きく迂回することになる。こうして形成されたループ電流の流れる経路は、図10に点線で示す通りである。   As described with reference to FIG. 4, due to the presence of the gap G, the bottom plate 6 and the side plate 7 are not in direct contact with each other. However, the bottom plate 6 and the side plate 7 are electrically connected via a conductive member such as another sheet metal. Therefore, as shown in FIG. 10, the return current reaches the side plate 7 from the bottom plate 6 through various conductive members. That is, the loop antenna is formed by the substrate units 512 and 513 and other conductive members. As indicated by the dotted line in FIG. 10, the return current is largely bypassed as compared with the first embodiment (FIG. 6). The path through which the loop current formed in this way is as shown by a dotted line in FIG.

図6と図10とを比較すると明らかなように、比較形態におけるループ面積は、第1実施形態におけるループ面積よりも大きくなる。その結果、放射される電磁波量も大きくなる。   As is clear when FIG. 6 and FIG. 10 are compared, the loop area in the comparative embodiment is larger than the loop area in the first embodiment. As a result, the amount of radiated electromagnetic waves also increases.

特に、図4を参照して説明したように、ケーブル91と底板6との距離は一様ではなく、距離L3のように広い部分がある。そのため、ケーブル91をクロック信号及びリターン電流が流れる第1実施形態と比較して、さらにループ面積が大きくなる。   In particular, as described with reference to FIG. 4, the distance between the cable 91 and the bottom plate 6 is not uniform, and there is a wide portion such as a distance L3. Therefore, the loop area is further increased as compared with the first embodiment in which the clock signal and the return current flow through the cable 91.

また、図10では底板6及び側板7は、平坦な形状に描かれているが、実際は複合機内の部材の配置に合わせて、曲げられていたり、凹凸を有したり等、複雑な形状となっている。それゆえ、ループ面積は、上述の各実施形態に比べて非常に大きくなる。   In FIG. 10, the bottom plate 6 and the side plate 7 are drawn in a flat shape, but in reality, the bottom plate 6 and the side plate 7 have complicated shapes such as being bent or having unevenness according to the arrangement of the members in the multifunction machine. ing. Therefore, the loop area is very large compared to the above-described embodiments.

本発明の基板ユニットは、スキャナ及びデジタルカメラ等の撮像装置、複合機、その他電気機器に広く用いることができる。   The substrate unit of the present invention can be widely used in imaging devices such as scanners and digital cameras, multifunction devices, and other electrical devices.

1、12〜15 基板ユニット
2 撮像素子搭載基板(配線基板の一例)
21、81 コア(基板の一例)
21a 第1面
21b 第2面
22、82 クロックライン(高周波信号用ラインの一例)
23a、23b、83a、83b グランド
3 基板固定板金(板金の一例)
4 撮像素子
5 ビス
6 底板(板金の一例)
7 側板(板金の一例)
8 クロック生成基板(配線基板の一例)
91 ケーブル(第1及び第2配線)
1, 12 to 15 Substrate unit 2 Imaging device mounting substrate (an example of a wiring substrate)
21, 81 core (example of substrate)
21a First surface 21b Second surface 22, 82 Clock line (an example of a high-frequency signal line)
23a, 23b, 83a, 83b Ground 3 substrate fixing sheet metal (an example of sheet metal)
4 Image sensor 5 Screw 6 Bottom plate (an example of sheet metal)
7 Side plate (an example of sheet metal)
8 Clock generation board (an example of wiring board)
91 cable (first and second wiring)

Claims (6)

板金と、
上記板金に第1面が対向するように固定された基板と、上記第1面に配置されたグランドと、上記基板の第2面に、上記第1面上のグランドと重なるように配置された高周波信号用ラインと、を備える配線基板と、
を備える基板ユニット。
Sheet metal,
The substrate fixed so that the first surface faces the sheet metal, the ground disposed on the first surface, and the second surface of the substrate are disposed so as to overlap the ground on the first surface. A wiring board comprising a high-frequency signal line;
A substrate unit comprising:
上記高周波信号用のラインはクロックラインである
請求項1に記載の基板ユニット。
2. The board unit according to claim 1, wherein the high-frequency signal line is a clock line.
上記配線基板上に搭載された撮像素子をさらに備える
請求項1又は2に記載の基板ユニット。
The board unit according to claim 1, further comprising an image pickup device mounted on the wiring board.
請求項1〜3のいずれか1項に記載の2つ以上の基板ユニットを備えると共に、
或る上記基板ユニットの上記高周波信号用ラインと、他の上記基板ユニットの上記高周波信号用ラインとを接続する第1配線と、
上記或る基板ユニットの上記グラントと、上記他の基板ユニットの上記グランドとを接続する第2配線と、
をさらに備える
配線ユニット。
While comprising two or more substrate units according to any one of claims 1 to 3,
A first wiring connecting the high-frequency signal line of a certain substrate unit and the high-frequency signal line of another substrate unit;
A second wiring connecting the grant of the certain board unit and the ground of the other board unit;
A wiring unit further comprising:
上記或る基板ユニットは、上記配線基板上に配置されたクロック源をさらに備え、
上記或る基板ユニットの上記高周波信号用ラインは、上記クロック源に接続されたクロックラインである
請求項4に記載の配線ユニット。
The certain board unit further includes a clock source disposed on the wiring board,
5. The wiring unit according to claim 4, wherein the high-frequency signal line of the certain board unit is a clock line connected to the clock source.
上記他の基板ユニットは、上記配線基板上に搭載された撮像素子をさらに備え、
上記他の基板ユニットの上記高周波信号用ラインは、上記撮像素子に接続されている
請求項4又は5に記載の配線ユニット。
The other board unit further includes an image sensor mounted on the wiring board,
The wiring unit according to claim 4 or 5, wherein the high-frequency signal line of the other board unit is connected to the imaging element.
JP2009013109A 2009-01-23 2009-01-23 Substrate unit and wiring unit Pending JP2010171251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009013109A JP2010171251A (en) 2009-01-23 2009-01-23 Substrate unit and wiring unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009013109A JP2010171251A (en) 2009-01-23 2009-01-23 Substrate unit and wiring unit

Publications (1)

Publication Number Publication Date
JP2010171251A true JP2010171251A (en) 2010-08-05

Family

ID=42703080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009013109A Pending JP2010171251A (en) 2009-01-23 2009-01-23 Substrate unit and wiring unit

Country Status (1)

Country Link
JP (1) JP2010171251A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140585A (en) * 2004-11-10 2006-06-01 Fuji Xerox Co Ltd Optical signal transmission apparatus and optical signal transmission system employing optical signal transmission apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140585A (en) * 2004-11-10 2006-06-01 Fuji Xerox Co Ltd Optical signal transmission apparatus and optical signal transmission system employing optical signal transmission apparatus

Similar Documents

Publication Publication Date Title
JP6597729B2 (en) Imaging unit and imaging apparatus
JP2018029180A (en) Imaging unit, imaging device, substrate, and electronic equipment
US8562149B2 (en) Flexibly connectable digital micromirror device module and projecting apparatus employing same
WO2009013988A1 (en) Print circuit board and electronic device using the same
JP2009274447A (en) Light-emitting base device, print head, and image forming apparatus
JP5226453B2 (en) Image reading device
JP4767778B2 (en) Flexible substrate and photographing apparatus
JP5269157B2 (en) Imaging device
JP2011239040A (en) Image pickup device
CN205792913U (en) Camera module
JP2010171251A (en) Substrate unit and wiring unit
JP5428936B2 (en) Recording head and image forming apparatus
JP2004122584A (en) Electronic apparatus, flat cable mounting method, and flat cable mounting member
JP2015115437A (en) Flexible wiring board, and electronic apparatus
JP5084357B2 (en) Image forming apparatus
JP2010230805A (en) Image forming apparatus
JP7195736B2 (en) Imaging device
JP5178574B2 (en) Substrate unit and scanner
JP5188412B2 (en) Imaging apparatus and electronic apparatus
JP2007081776A (en) Image reader and image forming apparatus
JP2016039444A (en) Image forming apparatus
JP2013201567A (en) Imaging apparatus and electronic apparatus
JP2019050277A (en) Electronic device
JP5678601B2 (en) Image reading device
KR20120054903A (en) Camera module

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110421

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120620

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A02 Decision of refusal

Effective date: 20130305

Free format text: JAPANESE INTERMEDIATE CODE: A02