JP2010165744A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2010165744A
JP2010165744A JP2009005047A JP2009005047A JP2010165744A JP 2010165744 A JP2010165744 A JP 2010165744A JP 2009005047 A JP2009005047 A JP 2009005047A JP 2009005047 A JP2009005047 A JP 2009005047A JP 2010165744 A JP2010165744 A JP 2010165744A
Authority
JP
Japan
Prior art keywords
film
layer
semiconductor device
substrate
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009005047A
Other languages
Japanese (ja)
Inventor
Mitsuru Senda
満 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009005047A priority Critical patent/JP2010165744A/en
Publication of JP2010165744A publication Critical patent/JP2010165744A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce changes in the thickness of a semiconductor layer which is made to be polycrystalline, while simplifying processes. <P>SOLUTION: A semiconductor device 1 includes: a lightproof film 14 which is formed in a flat surface of a substrate 11; a flat layer 15 which is formed in the substrate 11 by directly covering the lightproof film 14 and includes a planarized surface; and a semiconductor layer 16 which is formed on the flat layer 15 so as to overlap the lightproof film 14 and is made to be polycrystalline. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば液晶表示装置等に用いられる半導体装置、及びその製造方法に関するものである。   The present invention relates to a semiconductor device used for, for example, a liquid crystal display device and a manufacturing method thereof.

例えば液晶表示装置は、TFT(薄膜トランジスタ)及びこれに接続された画素電極が複数マトリクス状に配置されたTFT基板と、このTFT基板に対向して配置されると共にカラーフィルタ及び共通電極等が形成された対向基板と、これら対向基板及びTFT基板の間に設けられた液晶層とを備えている。対向基板の液晶層と反対側には、光源であるバックライトが設けられている。また、TFT基板にPINフォトダイオードからなる光センサを形成して、液晶表示装置にタッチパネル等の機能をもたせることも知られている。   For example, in a liquid crystal display device, a TFT substrate (thin film transistor) and a plurality of pixel electrodes connected thereto are arranged in a matrix, a TFT substrate is arranged opposite to the TFT substrate, and a color filter, a common electrode, and the like are formed. And a liquid crystal layer provided between the counter substrate and the TFT substrate. On the opposite side of the counter substrate from the liquid crystal layer, a backlight as a light source is provided. It is also known that an optical sensor made of a PIN photodiode is formed on a TFT substrate so that the liquid crystal display device has functions such as a touch panel.

TFT基板にはガラス基板が好適に用いられている。ガラス基板上に光センサを形成する場合、バックライトの光が光センサに入射しないように、遮光膜を設けることが必要になる。また、TFTについても、リーク電流及び光劣化を防止するために、バックライトの光を遮断する遮光膜を設けることは有効である(例えば、特許文献1参照)。   A glass substrate is preferably used as the TFT substrate. When an optical sensor is formed on a glass substrate, it is necessary to provide a light-shielding film so that backlight light does not enter the optical sensor. For TFTs, it is effective to provide a light-shielding film that blocks light from the backlight in order to prevent leakage current and light degradation (see, for example, Patent Document 1).

特許文献1には、ガラス基板に比較的広い凹部を形成し、その凹部底面に遮光膜を形成した後に、遮光膜よりも小さい面積で半導体層を形成して、TFTを製造することが開示されている。   Patent Document 1 discloses manufacturing a TFT by forming a relatively wide recess in a glass substrate, forming a light shielding film on the bottom of the recess, and then forming a semiconductor layer with a smaller area than the light shielding film. ing.

また、特許文献2には、拡大断面図である図14に示すように、ガラス基板101に比較的広い凹部102を形成した後に、当該凹部102内に遮光膜103を埋め込んで形成し、遮光膜103の表面とガラス基板101の表面とを平坦化することが開示されている。上記遮光膜103及びガラス基板101は、絶縁層104によって覆われている。その絶縁層104の表面には、遮光膜103よりも小さい面積で半導体層105が形成されている。半導体層105はゲート絶縁膜106により覆われ、そのゲート絶縁膜106の表面にゲート電極107が形成されている。こうして、遮光膜103上にTFT110が形成されている。   Further, in Patent Document 2, as shown in FIG. 14 which is an enlarged cross-sectional view, a relatively wide recess 102 is formed in a glass substrate 101 and then a light shielding film 103 is embedded in the recess 102. It is disclosed that the surface of 103 and the surface of the glass substrate 101 are flattened. The light shielding film 103 and the glass substrate 101 are covered with an insulating layer 104. A semiconductor layer 105 is formed on the surface of the insulating layer 104 with a smaller area than the light shielding film 103. The semiconductor layer 105 is covered with a gate insulating film 106, and a gate electrode 107 is formed on the surface of the gate insulating film 106. Thus, the TFT 110 is formed on the light shielding film 103.

また、非特許文献1には、ラテラル結晶とダブルゲート構造とを組み合わせて、高いオン電流を得る方法が開示されており、非特許文献2には、ラテラル結晶とボトムゲート構造とを組み合わせて、従来の非晶質シリコンの製造ラインにレーザ装置を追加するだけで、ポリシリコンTFTを製造することができる方法が開示されている。   Further, Non-Patent Document 1 discloses a method of obtaining a high on-current by combining a lateral crystal and a double gate structure, and Non-Patent Document 2 combines a lateral crystal and a bottom gate structure, A method is disclosed in which a polysilicon TFT can be produced simply by adding a laser device to a conventional amorphous silicon production line.

特開2002−108244号公報JP 2002-108244 A 特開2006−190836号公報JP 2006-190836 A

Japanese Journal of Applied Physics 43 (2004) pp.L790-L793Japanese Journal of Applied Physics 43 (2004) pp.L790-L793 Society for Information Display(SID) 08 DIGEST pp.1066-1069Society for Information Display (SID) 08 DIGEST pp.1066-1069

しかし、本発明者は、鋭意研究を重ねた結果、基板上に形成した遮光膜や下部電極よりも大きい面積で半導体層を形成し、その半導体層をアニールすると、半導体層の厚みが不均一になり、歩留まりが低下する問題があることを見出した。   However, as a result of extensive research, the inventor formed a semiconductor layer with a larger area than the light-shielding film and the lower electrode formed on the substrate, and when the semiconductor layer was annealed, the thickness of the semiconductor layer became non-uniform. It was found that there is a problem that the yield decreases.

すなわち、拡大断面図である図12に示すように、ガラス基板101上には、遮光膜又は下部電極103が比較的小さく形成されている。遮光膜又は下部電極103は絶縁層104によって覆われている。絶縁層104の表面には、遮光膜又は下部電極103よりも大きな面積で、非単結晶の半導体層105(アモルファスシリコン等)が形成される。半導体層105は、遮光膜又は下部電極103の厚みを反映して凸面状に形成されている。   That is, as shown in FIG. 12 which is an enlarged cross-sectional view, the light shielding film or the lower electrode 103 is formed relatively small on the glass substrate 101. The light shielding film or lower electrode 103 is covered with an insulating layer 104. A non-single-crystal semiconductor layer 105 (amorphous silicon or the like) is formed on the surface of the insulating layer 104 with a larger area than the light-shielding film or the lower electrode 103. The semiconductor layer 105 is formed in a convex shape reflecting the thickness of the light shielding film or the lower electrode 103.

そして、この半導体層105にCWレーザ光112を走査してラテラル結晶化すると、図13に示すように、絶縁層104の段差近傍で半導体層105の厚みが大きく変動して形成される結果、当該部分において断線が生じる虞があり、歩留まりの低下を招いてしまう。   When the semiconductor layer 105 is scanned with the CW laser beam 112 for lateral crystallization, as shown in FIG. 13, the thickness of the semiconductor layer 105 is greatly changed in the vicinity of the step of the insulating layer 104. There is a possibility that disconnection may occur in the portion, leading to a decrease in yield.

さらに、アニール後に、上記半導体層105を遮光膜又は下部電極103よりも小さい面積にパターニングした場合にも、その膜厚が不均一に変動した状態で残るため、形成した素子の特性が低下することは避けられない。   Furthermore, even if the semiconductor layer 105 is patterned to a smaller area than the light-shielding film or the lower electrode 103 after annealing, the thickness of the film remains unevenly changed, so that the characteristics of the formed element deteriorate. Is inevitable.

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、工程を簡単にしながらも、多結晶化された半導体層の厚みの変動を可及的に低減することにある。   The present invention has been made in view of these points, and an object of the present invention is to reduce the variation in the thickness of the polycrystalline semiconductor layer as much as possible while simplifying the process. is there.

上記の目的を達成するために、本発明に係る半導体装置は、全体に亘って平坦な表面を有する基板と、上記基板の平坦な表面に形成された遮光膜又は下部電極と、上記遮光膜又は下部電極を直接に覆って上記基板に形成されると共に、平坦化された表面を有する平坦層と、上記遮光膜の少なくとも一部、又は上記下部電極の少なくとも一部に重なるように上記平坦層上に形成され、多結晶化された半導体層とを備えている。   In order to achieve the above object, a semiconductor device according to the present invention includes a substrate having a flat surface throughout, a light shielding film or a lower electrode formed on the flat surface of the substrate, and the light shielding film or A flat layer is formed on the substrate directly covering the lower electrode, and has a flattened surface, and on the flat layer so as to overlap at least a part of the light shielding film or at least a part of the lower electrode. And a polycrystallized semiconductor layer.

上記基板上には、薄膜トランジスタ及びフォトダイオードが形成され、上記薄膜トランジスタ及びフォトダイオードは、それぞれ上記半導体層を有していてもよい。   A thin film transistor and a photodiode are formed over the substrate, and the thin film transistor and the photodiode may each include the semiconductor layer.

上記平坦層は、SOG膜により構成されていてもよい。   The flat layer may be composed of an SOG film.

上記平坦層は、表面がCMP法により平坦化されていてもよい。   The surface of the flat layer may be flattened by a CMP method.

上記半導体層は、ラテラル結晶化されていてもよい。   The semiconductor layer may be laterally crystallized.

また、本発明に係る半導体装置の製造方法は、全体に亘って平坦な表面を有する基板に対し、該平坦な表面に遮光膜又は下部電極を形成する工程と、上記基板の平坦な表面に、上記遮光膜を直接に覆うと共に平坦化された表面を有する平坦層を形成する工程と、上記平坦層上に、上記遮光膜の少なくとも一部、又は上記下部電極の少なくとも一部に重なると共に、上記遮光膜又は下部電極よりも大きい面積で半導体層を形成する工程と、上記半導体層を、レーザアニールして多結晶化する工程とを有する。   Further, in the method for manufacturing a semiconductor device according to the present invention, a step of forming a light-shielding film or a lower electrode on a flat surface of the substrate having a flat surface over the entire surface, and a flat surface of the substrate, Forming a flat layer directly covering the light-shielding film and having a planarized surface; overlying at least a part of the light-shielding film or at least a part of the lower electrode on the flat layer; A step of forming a semiconductor layer with an area larger than that of the light-shielding film or the lower electrode, and a step of polycrystallizing the semiconductor layer by laser annealing.

上記平坦層を形成する工程では、上記基板の平坦な表面にSOG膜を塗布することにより、上記平坦層を形成してもよい。   In the step of forming the flat layer, the flat layer may be formed by applying an SOG film to the flat surface of the substrate.

上記平坦層を形成する工程では、上記基板の平坦な表面に形成した絶縁膜の表面を、CMP法により平坦化することにより、上記平坦層を形成してもよい。   In the step of forming the flat layer, the flat layer may be formed by planarizing the surface of the insulating film formed on the flat surface of the substrate by a CMP method.

上記多結晶化された半導体層を複数形成し、上記多結晶化された半導体層をそれぞれ有する薄膜トランジスタ及びフォトダイオードを形成するようにしてもよい。   A plurality of the polycrystalline semiconductor layers may be formed, and a thin film transistor and a photodiode each having the polycrystalline semiconductor layer may be formed.

上記半導体層をレーザアニールする工程では、上記半導体層をラテラル結晶化するようにしてもよい。   In the step of laser annealing the semiconductor layer, the semiconductor layer may be laterally crystallized.

−作用−
次に、本発明の作用について説明する。
-Action-
Next, the operation of the present invention will be described.

上記半導体装置を製造する場合には、まず、全体に亘って平坦な表面を有する基板に対し、その平坦な表面に遮光膜又は下部電極を形成する。次に、その基板の平坦な表面に、遮光膜又は下部電極を直接に覆うと共に平坦化された表面を有する平坦層を形成する。   In manufacturing the semiconductor device, first, a light shielding film or a lower electrode is formed on a flat surface of a substrate having a flat surface throughout. Next, a flat layer is formed on the flat surface of the substrate, which directly covers the light shielding film or the lower electrode and has a flattened surface.

この平坦層は、基板の平坦な表面にSOG膜などの平坦化膜を塗布することによって形成することが可能である。また、基板の平坦な表面に形成した絶縁膜の表面を、CMP法により平坦化することによっても形成することが可能である。   This flat layer can be formed by applying a flattening film such as an SOG film on the flat surface of the substrate. Further, it can be formed by planarizing the surface of the insulating film formed on the flat surface of the substrate by a CMP method.

次に、平坦層上に、遮光膜又は下部電極に重なると共に遮光膜又は下部電極よりも大きい面積で半導体層を形成する。その後、半導体層を、レーザアニールして多結晶化する。そうして、上記半導体装置を製造する。特に、半導体装置が、遮光膜又は下部電極に重なって配置された薄膜トランジスタ及びフォトダイオードを有する場合には、好適に製造できることとなる。   Next, a semiconductor layer is formed on the flat layer so as to overlap the light shielding film or the lower electrode and to have a larger area than the light shielding film or the lower electrode. Thereafter, the semiconductor layer is crystallized by laser annealing. Thus, the semiconductor device is manufactured. In particular, when the semiconductor device has a thin film transistor and a photodiode disposed so as to overlap the light shielding film or the lower electrode, it can be preferably manufactured.

したがって、本発明によると、半導体層が平坦な平坦化層上に形成されているため、レーザアニールした半導体層の厚みの変動が低減され、多結晶化された半導体層の厚みを均一化することが可能になる。また、基板に所定の凹部を形成する必要もないため、工程を容易にすることも可能になる。   Therefore, according to the present invention, since the semiconductor layer is formed on the flat planarized layer, the variation in the thickness of the laser annealed semiconductor layer is reduced, and the thickness of the polycrystalline semiconductor layer is made uniform. Is possible. Further, since it is not necessary to form a predetermined recess in the substrate, the process can be facilitated.

本発明によれば、基板の平坦な表面に遮光膜又は下部電極を覆うように平坦層を形成し、その平坦層上に遮光膜又は下部電極に重なるように形成した半導体層をレーザアニールして多結晶化するようにしたので、基板に所定の凹部を形成する必要がなく工程を容易にしながらも、多結晶化された半導体層の厚みを均一化することができる。   According to the present invention, a flat layer is formed on the flat surface of the substrate so as to cover the light shielding film or the lower electrode, and the semiconductor layer formed on the flat layer so as to overlap the light shielding film or the lower electrode is subjected to laser annealing. Since polycrystallization is performed, the thickness of the polycrystallized semiconductor layer can be made uniform while facilitating the process without the need to form a predetermined recess in the substrate.

図1は、本実施形態1の半導体装置に含まれるTFTの概略構造を示す断面図である。FIG. 1 is a cross-sectional view showing a schematic structure of a TFT included in the semiconductor device of the first embodiment. 図2は、本実施形態1の半導体装置に含まれるフォトダイオードの概略構造を示す断面図である。FIG. 2 is a cross-sectional view showing a schematic structure of a photodiode included in the semiconductor device of the first embodiment. 図3は、ガラス基板上に形成された遮光膜を示す断面図である。FIG. 3 is a cross-sectional view showing a light shielding film formed on a glass substrate. 図4は、ガラス基板上に形成された平坦層を示す断面図である。FIG. 4 is a cross-sectional view showing a flat layer formed on a glass substrate. 図5は、平坦層の表面に形成された半導体層を示す断面図である。FIG. 5 is a cross-sectional view showing the semiconductor layer formed on the surface of the flat layer. 図6は、レーザアニールされる半導体層を示す断面図である。FIG. 6 is a cross-sectional view showing a semiconductor layer to be laser annealed. 図7は、所定のパターンに形成された半導体層を示す断面図である。FIG. 7 is a cross-sectional view showing a semiconductor layer formed in a predetermined pattern. 図8は、ガラス基板上に形成された絶縁膜を示す断面図である。FIG. 8 is a cross-sectional view showing an insulating film formed on a glass substrate. 図9は、ガラス基板上に形成された平坦層を示す断面図である。FIG. 9 is a cross-sectional view showing a flat layer formed on a glass substrate. 図10は、本実施形態3の半導体装置に含まれるTFTの概略構造を示す断面図である。FIG. 10 is a cross-sectional view showing a schematic structure of a TFT included in the semiconductor device of the third embodiment. 図11は、本実施形態3の半導体装置に含まれるTFTの概略構造を示す断面図である。FIG. 11 is a cross-sectional view showing a schematic structure of a TFT included in the semiconductor device of the third embodiment. 図12は、従来の絶縁層上に形成された半導体層を示す断面図である。FIG. 12 is a cross-sectional view showing a semiconductor layer formed on a conventional insulating layer. 図13は、従来のレーザアニールされる半導体層を示す断面図である。FIG. 13 is a cross-sectional view showing a conventional semiconductor layer to be laser annealed. 図14は、従来のTFTの構造を示す断面図である。FIG. 14 is a cross-sectional view showing the structure of a conventional TFT.

以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiment.

《発明の実施形態1》
図1〜図7は、本発明の実施形態1を示している。
Embodiment 1 of the Invention
1 to 7 show Embodiment 1 of the present invention.

図1は、本実施形態1の半導体装置1に含まれる薄膜トランジスタ(以下、TFTと略称する)12の概略構造を示す断面図である。図2は、本実施形態1の半導体装置1に含まれるフォトダイオード13の概略構造を示す断面図である。   FIG. 1 is a cross-sectional view showing a schematic structure of a thin film transistor (hereinafter abbreviated as TFT) 12 included in the semiconductor device 1 of the first embodiment. FIG. 2 is a cross-sectional view showing a schematic structure of the photodiode 13 included in the semiconductor device 1 of the first embodiment.

また、図3は、ガラス基板11上に形成された遮光膜14を示す断面図である。図4は、ガラス基板11上に形成された平坦層15を示す断面図である。図5は、平坦層15の表面に形成された半導体層16を示す断面図である。図6は、レーザアニールされる半導体層16を示す断面図である。図7は、所定のパターンに形成された半導体層16を示す断面図である。   FIG. 3 is a cross-sectional view showing the light shielding film 14 formed on the glass substrate 11. FIG. 4 is a cross-sectional view showing the flat layer 15 formed on the glass substrate 11. FIG. 5 is a cross-sectional view showing the semiconductor layer 16 formed on the surface of the flat layer 15. FIG. 6 is a cross-sectional view showing the semiconductor layer 16 to be laser annealed. FIG. 7 is a cross-sectional view showing the semiconductor layer 16 formed in a predetermined pattern.

−半導体装置の構成−
半導体装置1は、絶縁性基板としてのガラス基板11に形成されたTFT12及びフォトダイオード13を含むデバイスとして構成されている。半導体装置1は、図示を省略するが、例えば、液晶表示装置の表示パネルを構成している。
-Structure of semiconductor device-
The semiconductor device 1 is configured as a device including a TFT 12 and a photodiode 13 formed on a glass substrate 11 as an insulating substrate. Although not shown, the semiconductor device 1 configures a display panel of a liquid crystal display device, for example.

液晶表示装置は、図示を省略するが、画素電極及びこれに接続されたスイッチング素子としてのTFTが複数の画素毎に形成されたTFT基板と、TFT基板に対向して配置された対向基板と、これらTFT基板と対向基板との間に設けられた液晶層とを有している。   Although not shown in the figure, the liquid crystal display device includes a TFT substrate on which a pixel electrode and a TFT as a switching element connected thereto are formed for each of a plurality of pixels, a counter substrate disposed to face the TFT substrate, A liquid crystal layer is provided between the TFT substrate and the counter substrate.

TFT基板は、アクティブマトリクス基板に構成されると共に、その非表示領域に上記複数の画素を駆動するドライバが直接に作り込まれている。本実施形態における上記TFT12は、例えばこのドライバを構成している。また、複数の上記フォトダイオード13も、光センサとして上記TFT基板に形成されている。   The TFT substrate is configured as an active matrix substrate, and a driver for driving the plurality of pixels is directly formed in the non-display area. The TFT 12 in this embodiment constitutes, for example, this driver. The plurality of photodiodes 13 are also formed on the TFT substrate as optical sensors.

(TFT及びフォトダイオードの構成)
半導体装置1は、透明基板としてのガラス基板11と、ガラス基板11上に形成されたTFT12及びフォトダイオード13とを有している。また、ガラス基板11は、上記TFT基板を構成し、全体に亘って平坦な表面を有している。本実施形態のガラス基板11は、その両面が全体に亘って平坦に形成されている。
(Configuration of TFT and photodiode)
The semiconductor device 1 has a glass substrate 11 as a transparent substrate, and a TFT 12 and a photodiode 13 formed on the glass substrate 11. Moreover, the glass substrate 11 comprises the said TFT substrate, and has the flat surface over the whole. As for the glass substrate 11 of this embodiment, the both surfaces are formed flat over the whole.

ガラス基板11の平坦な表面には、遮光膜14が島状に形成されている。遮光膜14は、例えばMo等の金属膜により構成されている。また、この遮光膜14は、のちにコンタクトホールを形成して導通されることにより、TFT12の下部電極として機能させることも可能である。   A light shielding film 14 is formed in an island shape on the flat surface of the glass substrate 11. The light shielding film 14 is made of a metal film such as Mo. Further, the light shielding film 14 can function as a lower electrode of the TFT 12 by forming a contact hole later and conducting.

さらに、ガラス基板11には、遮光膜14を直接に覆うと共に平坦化された表面を有する平坦層15が形成されている。平坦層15は、SOG(Spin on glass)膜等の平坦化膜によって構成されている。   Further, the glass substrate 11 is formed with a flat layer 15 that directly covers the light shielding film 14 and has a flattened surface. The flat layer 15 is made of a flattening film such as an SOG (Spin on glass) film.

平坦層15の表面には、図1及び図2に示すように、TFT12及びフォトダイオード13をそれぞれ構成する半導体層16が、遮光膜14に重なるように形成されているが、フォトリソグラフィにおける位置ずれ等を考慮して、半導体層16の面積を遮光膜14の面積よりも小さくし、確実に遮光できるようにしてもよい。半導体層16は、その全体が平坦層15の表面に沿って平坦に形成されている。この半導体層16は、チャネル領域17、ソース領域18及びドレイン領域19を有している。また、半導体層16は、多結晶化されたシリコンによって構成され、特にラテラル結晶化されている。   As shown in FIGS. 1 and 2, the semiconductor layer 16 constituting each of the TFT 12 and the photodiode 13 is formed on the surface of the flat layer 15 so as to overlap the light shielding film 14. For example, the area of the semiconductor layer 16 may be smaller than the area of the light shielding film 14 so that light can be reliably shielded. The entire semiconductor layer 16 is formed flat along the surface of the flat layer 15. The semiconductor layer 16 has a channel region 17, a source region 18 and a drain region 19. The semiconductor layer 16 is made of polycrystallized silicon and is particularly laterally crystallized.

上記平坦層15の表面には、半導体層16を直接に覆うゲート絶縁膜20が形成されている。ここで、TFT12は、図1に示すように、ゲート絶縁膜20の表面に形成されて上記半導体層16のチャネル領域17に対向するゲート電極21を有している。そして、ゲート絶縁膜20の表面には、ゲート電極21を直接に覆う層間絶縁膜22が形成されている。一方、フォトダイオード13は、ゲート電極を有しておらず、ゲート絶縁膜20の表面に直接に層間絶縁膜22が積層されている。   A gate insulating film 20 that directly covers the semiconductor layer 16 is formed on the surface of the flat layer 15. Here, as shown in FIG. 1, the TFT 12 has a gate electrode 21 formed on the surface of the gate insulating film 20 and facing the channel region 17 of the semiconductor layer 16. An interlayer insulating film 22 that directly covers the gate electrode 21 is formed on the surface of the gate insulating film 20. On the other hand, the photodiode 13 does not have a gate electrode, and an interlayer insulating film 22 is laminated directly on the surface of the gate insulating film 20.

尚、平坦層15の表面に、シリコン酸化膜又はシリコン窒化膜等の他の膜を形成し、その膜を平坦層15と半導体層16との間に介在させるようにしてもよい。   Note that another film such as a silicon oxide film or a silicon nitride film may be formed on the surface of the flat layer 15, and the film may be interposed between the flat layer 15 and the semiconductor layer 16.

層間絶縁膜22及びゲート絶縁膜20には、ソース領域18及びドレイン領域19の各上方位置にコンタクトホール23が貫通形成されている。そして、層間絶縁膜22の表面には、コンタクトホール23を介してソース領域18に電気的に接続されたソース電極24と、コンタクトホール23を介してドレイン領域19に電気的に接続されたドレイン電極25とがそれぞれ形成されている。   Contact holes 23 are formed through the interlayer insulating film 22 and the gate insulating film 20 at positions above the source region 18 and the drain region 19. A source electrode 24 electrically connected to the source region 18 through the contact hole 23 and a drain electrode electrically connected to the drain region 19 through the contact hole 23 are formed on the surface of the interlayer insulating film 22. 25 are formed.

−製造方法−
次に、上記半導体装置1の製造方法について説明する。本実施形態における半導体装置1の製造方法では、多結晶化された半導体層16を有するTFT12及びフォトダイオード13を形成する。
-Manufacturing method-
Next, a method for manufacturing the semiconductor device 1 will be described. In the method for manufacturing the semiconductor device 1 in the present embodiment, the TFT 12 and the photodiode 13 having the polycrystalline semiconductor layer 16 are formed.

まず、図3に示すように、全体に亘って平坦な表面を有するガラス基板11に対し、その平坦な表面に遮光膜14を形成する。例えば、ガラス基板11の表面にMo膜等の金属膜をスパッタリング法などにより30〜500nm程度、例えば100nmの厚みに形成し、当該金属膜をフォトリソグラフィによって島状にパターニングする。   First, as shown in FIG. 3, a light shielding film 14 is formed on a flat surface of a glass substrate 11 having a flat surface throughout. For example, a metal film such as a Mo film is formed on the surface of the glass substrate 11 by a sputtering method or the like to a thickness of about 30 to 500 nm, for example, 100 nm, and the metal film is patterned into an island shape by photolithography.

尚、本実施形態では、基板11の材料にガラスを用いているが、これに限定されることはなく、上記ガラス以外にも、例えば石英又はプラスチック等の透光性が高い絶縁膜を用いることが可能である。   In this embodiment, glass is used as the material of the substrate 11, but the present invention is not limited to this. In addition to the glass, an insulating film having high translucency such as quartz or plastic is used. Is possible.

また、遮光膜14としても、本実施形態においては、第1の導電膜をTaNとし、第2の導電膜をWとしているが、特に限定されず、その他に例えばTa、W、Ti、Mo、Al、Cu、Cr、Pd、及びNd等から選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料によって遮光膜14を形成してもよい。また、これらの金属膜を遮光膜としてではなく、下部電極として用いてもよい。遮光膜として使用する場合には、バックライトの光を十分に遮光できる膜厚とする。単に下部電極としてのみ用いる場合には、断線しない程度に薄膜化することができる。   Also, as the light shielding film 14, in the present embodiment, the first conductive film is TaN and the second conductive film is W. However, the present invention is not particularly limited. For example, Ta, W, Ti, Mo, The light shielding film 14 may be formed of an element selected from Al, Cu, Cr, Pd, Nd, or the like, or an alloy material or compound material containing the element as a main component. Further, these metal films may be used as the lower electrode instead of the light shielding film. When used as a light-shielding film, the film thickness is such that the light from the backlight can be sufficiently shielded. When it is used only as the lower electrode, it can be thinned to such an extent that it is not disconnected.

次に、図4に示すように、上記ガラス基板11の平坦な表面に、遮光膜14を直接に覆うと共に平坦化された表面を有する平坦層15を形成する。すなわち、ガラス基板11の平坦な表面に平坦化膜であるSOG膜をスピンコートにより塗布することによって、平坦層15を平坦化できる厚さで100nm〜1μm程度形成し、硬化する温度まで過熱する。   Next, as shown in FIG. 4, a flat layer 15 is formed on the flat surface of the glass substrate 11 so as to directly cover the light shielding film 14 and to have a flattened surface. That is, by applying an SOG film, which is a flattening film, to the flat surface of the glass substrate 11 by spin coating, the flat layer 15 is formed to a thickness that can be flattened to about 100 nm to 1 μm, and is heated to a curing temperature.

SOG膜上にさらに、シリコン酸化膜、シリコン窒化膜、又はシリコン窒化酸化膜等の絶縁性物質からなる下地保護膜を積層することも可能であるが、この下地保護膜は平坦層15からの不純物拡散やレーザ照射時の発熱による基板へのダメージを防ぐための膜であり、その虞がない場合等は無くても構わない。下地保護膜の厚みは、複数層の積層膜に構成された場合も含めて、全体として50nm〜2μm程度とする。   A base protective film made of an insulating material such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film can be further stacked on the SOG film. It is a film for preventing damage to the substrate due to heat generation during diffusion or laser irradiation, and may be omitted if there is no such risk. The thickness of the base protective film is about 50 nm to 2 μm as a whole, including the case where it is formed of a multilayer film having a plurality of layers.

続いて、図5に示すように、上記平坦層15の平坦な表面に対し、遮光膜14に重なると共に遮光膜14よりも大きい面積で、半導体層16を形成する。半導体層16は、例えば非晶質シリコン等の非単結晶半導体によって構成され、その略全体に亘って平坦に形成されている。   Subsequently, as shown in FIG. 5, the semiconductor layer 16 is formed on the flat surface of the flat layer 15 so as to overlap the light shielding film 14 and to have an area larger than the light shielding film 14. The semiconductor layer 16 is made of, for example, a non-single crystal semiconductor such as amorphous silicon, and is formed flat over substantially the whole.

上記半導体層16は、例えばLPCVD法、プラズマCVD法、又はスパッタ法等によって形成され、30nm〜250nm程度、例えば50nmの厚みの非単結晶半導体薄膜により形成されている。上記非単結晶半導体薄膜16としては、非晶質シリコン、多結晶シリコン、非晶質ゲルマニウム、多結晶ゲルマニウム、非晶質シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、非晶質シリコン・カーバイド、及び多結晶シリコン・カーバイド等が挙げられる。上記非単結晶半導体薄膜16をプラズマCVD法等により形成した場合には、その後に400℃〜600℃程度の脱水素処理を行うようにしてもよい。   The semiconductor layer 16 is formed by, for example, an LPCVD method, a plasma CVD method, a sputtering method, or the like, and is formed of a non-single-crystal semiconductor thin film having a thickness of about 30 nm to 250 nm, for example, 50 nm. Examples of the non-single crystal semiconductor thin film 16 include amorphous silicon, polycrystalline silicon, amorphous germanium, polycrystalline germanium, amorphous silicon / germanium, polycrystalline silicon / germanium, amorphous silicon / carbide, and polycrystalline silicon. Examples thereof include crystalline silicon carbide. When the non-single crystal semiconductor thin film 16 is formed by a plasma CVD method or the like, a dehydrogenation treatment at about 400 ° C. to 600 ° C. may be performed thereafter.

また、非単結晶半導体薄膜16の上に2nm〜100nm程度のシリコン酸化膜、シリコン窒化膜、又はシリコン窒化酸化膜等の絶縁膜、あるいはそれらの積層膜を形成するようにしてもよい。   Further, an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film having a thickness of about 2 nm to 100 nm, or a laminated film thereof may be formed on the non-single crystal semiconductor thin film 16.

次に、図6に示すように、上記半導体層16にレーザ光27を照射しながら走査して、半導体層16をレーザアニールして多結晶化する。このとき、レーザ光には、CWレーザ光を用いて半導体層16をラテラル結晶化することが好ましい。   Next, as shown in FIG. 6, the semiconductor layer 16 is scanned while being irradiated with laser light 27, and the semiconductor layer 16 is laser annealed to be polycrystallized. At this time, it is preferable to laterally crystallize the semiconductor layer 16 using CW laser light as the laser light.

ここで、非単結晶半導体薄膜の結晶化を行うレーザビーム(レーザ光)について説明する。   Here, a laser beam (laser light) for crystallizing a non-single-crystal semiconductor thin film will be described.

多結晶半導体膜16を結晶化する際には、各種のレーザビームを使用することが可能である。本実施形態では、一例として、レーザ発振機から出射された、連続発振レーザビームを使用した。   When the polycrystalline semiconductor film 16 is crystallized, various laser beams can be used. In this embodiment, as an example, a continuous wave laser beam emitted from a laser oscillator is used.

レーザは、固体レーザ、半導体レーザ、及び気体レーザに分類することができる。   Lasers can be classified into solid state lasers, semiconductor lasers, and gas lasers.

上記固体レーザとしては、例えば、YAGレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、及びチタンサファイアレーザ等がある。 Examples of the solid-state laser include a YAG laser, a YVO 4 laser, a YLF laser, a YAlO 3 laser, a glass laser, a ruby laser, an alexandrite laser, and a titanium sapphire laser.

また、上記気体レーザとしては、例えば、エキシマレーザ、Arレーザ、及びKrレーザ等が挙げられる。また、レーザ作用をする活性種としては、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、及びTi3+)を使用することができる。 Examples of the gas laser include an excimer laser, an Ar laser, and a Kr laser. In addition, as the active species having a laser action, for example, trivalent ions (Cr 3+ , Nd 3+ , Yb 3+ , Tm 3+ , Ho 3+ , Er 3+ , and Ti 3+ ) can be used.

その他に、半導体レーザ、ディスクレーザ、又はファイバーレーザを使用することも可能である。   In addition, a semiconductor laser, a disk laser, or a fiber laser can be used.

上記レーザアニールに用いるレーザビームとしては、基本波の波長が700nmよりも長い場合は、非線形光学素子により高調波に変換されていることが望ましい。例えば、YAGレーザは、基本波として、波長1064nmのレーザビームを出射することが知られている。このレーザビームのシリコン膜に対する吸収係数は非常に低く、このままでは半導体膜の1つである非晶質シリコン膜の結晶化を行うことは困難である。   The laser beam used for the laser annealing is preferably converted into a harmonic by a nonlinear optical element when the wavelength of the fundamental wave is longer than 700 nm. For example, it is known that a YAG laser emits a laser beam having a wavelength of 1064 nm as a fundamental wave. The absorption coefficient of the laser beam with respect to the silicon film is very low, and it is difficult to crystallize an amorphous silicon film which is one of the semiconductor films.

ところが、このレーザビームはLBO、CLBO、BBO、又はCBO等の非線形光学素子を用いることにより、より短波長に変換することができる。高調波としては、第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)、第5高調波(213nm)が挙げられる。これらの高調波は、非晶質シリコン膜に対して吸収係数が高いので、非晶質シリコン膜の結晶化に用いることができる。   However, this laser beam can be converted to a shorter wavelength by using a nonlinear optical element such as LBO, CLBO, BBO, or CBO. Examples of the harmonic include second harmonic (532 nm), third harmonic (355 nm), fourth harmonic (266 nm), and fifth harmonic (213 nm). Since these harmonics have a higher absorption coefficient than the amorphous silicon film, they can be used for crystallization of the amorphous silicon film.

尚、レーザの発振方式は、連続発振型でもよいし、パルス発振型でもよいが、パルス発振型の場合には、レーザビーム(あるいはステージ)の走査方向に結晶が連続的に成長するように、周波数が数10MHz以上の高周波パルスである、いわゆる擬似連続発振レーザビームを用いることが好ましい。レーザビームの照射条件(例えば、周波数、パワー密度、エネルギー密度、及びビームプロファイル等)は、材料の性質や厚さ、レーザビーム走査速度などを考慮して適宜調整する。   The laser oscillation method may be a continuous oscillation type or a pulse oscillation type. In the case of the pulse oscillation type, the crystal is continuously grown in the scanning direction of the laser beam (or stage). It is preferable to use a so-called pseudo continuous wave laser beam which is a high-frequency pulse having a frequency of several tens of MHz or more. Laser beam irradiation conditions (for example, frequency, power density, energy density, beam profile, and the like) are appropriately adjusted in consideration of material properties and thickness, laser beam scanning speed, and the like.

尚、多結晶化された半導体層16は、異方性を有するラテラル結晶以外に、異方性を有しない粒状結晶からなる半導体層であってもよい。   The polycrystalline semiconductor layer 16 may be a semiconductor layer made of granular crystals having no anisotropy other than the lateral crystals having anisotropy.

以下では、本実施形態の一例として、レーザビームとして用いる連続発振(CW)のNd:YVOレーザの第2高調波(波長532nm)についてさらに詳しく説明する。 Hereinafter, as an example of the present embodiment, the second harmonic (wavelength of 532 nm) of a continuous wave (CW) Nd: YVO 4 laser used as a laser beam will be described in more detail.

結晶化用レーザビームは、レーザパワーや、必要とするサイズに応じてビーム整形光学系及び集光レンズにより整形する。ビーム整形光学系は、ビームエキスパンダー、ホモジナイザ、回折光学素子、パウエルレンズ、及びfθレンズ等の組合せにより、ビームを整形する。   The laser beam for crystallization is shaped by a beam shaping optical system and a condensing lens according to the laser power and the required size. The beam shaping optical system shapes a beam by a combination of a beam expander, a homogenizer, a diffractive optical element, a Powell lens, an fθ lens, and the like.

集光レンズは、ビーム整形光学系を通過した結晶化用ビームを、被処理基板の面上に集光する。集光レンズとしては、シリンドリカルレンズ等が挙げられるが、シリンドリカルレンズを2枚組み合わせることによってビームを整形し、ビーム整形光学系を省略することも可能である。ビーム整形光学系及び集光レンズは、結晶化を行うための光学系である改質光学系を構成している。これらの組合せにより、結晶化用ビームの形状を、線状、楕円状、又は矩形状等の所望の形状に整形して、結晶化を行う。   The condensing lens condenses the crystallization beam that has passed through the beam shaping optical system on the surface of the substrate to be processed. Examples of the condensing lens include a cylindrical lens, but it is possible to shape the beam by combining two cylindrical lenses and to omit the beam shaping optical system. The beam shaping optical system and the condensing lens constitute a modified optical system that is an optical system for crystallization. By combining these, the shape of the crystallization beam is shaped into a desired shape such as a linear shape, an elliptical shape, or a rectangular shape, and crystallization is performed.

ビーム幅は、数10μmから数10mm×数μm〜100μm程度、例えば500μm×20μmの線状に整形し、ビーム短軸方向を走査方向とする。   The beam width is shaped into a linear shape of several tens of μm to several tens of mm × several μm to 100 μm, for example, 500 μm × 20 μm, and the minor axis direction of the beam is the scanning direction.

線走査速度は、毎秒10cm〜20m程度が可能であるが、ここでは一定で50cm/sとする。また、レーザパワーは10Wとし、基板サイズは730×920mmとする。走査方法としては、基板位置を固定としてレーザビームを走査しても、基板を乗せたステージを移動させて走査するようにしてもよい。 The line scanning speed can be about 10 cm to 20 m per second, but here it is fixed at 50 cm / s. The laser power is 10 W, and the substrate size is 730 × 920 mm 2 . As a scanning method, the substrate position may be fixed and the laser beam may be scanned, or the stage on which the substrate is placed may be moved for scanning.

尚、被処理基板が透明である場合には、当該基板の裏側から非単結晶半導体薄膜にレーザビームを照射してもよい。また、レーザビームは、一方向のみに走査してもよく、往復して走査するようにしてもよいが、本実施形態の一例としては、結晶化用レーザビームを少しずつ重ねながら走査して半導体層16の全面について結晶改質を行い、例えば1回の走査で帯状のラテラル結晶ができる幅が500μmとすると、例えば450μmピッチで、往復走査で結晶化する。これにより、50μm幅のレーザビームの重なり部が生じることとなる。   Note that in the case where the substrate to be processed is transparent, the non-single-crystal semiconductor thin film may be irradiated with a laser beam from the back side of the substrate. Further, the laser beam may be scanned only in one direction or may be scanned back and forth. However, as an example of this embodiment, the semiconductor laser is scanned while overlapping the crystallization laser beam little by little. Crystal modification is performed on the entire surface of the layer 16 and, for example, assuming that the width of a band-like lateral crystal formed by one scan is 500 μm, crystallization is performed by reciprocating scan at a pitch of 450 μm. As a result, an overlapping portion of laser beams having a width of 50 μm is generated.

この連続発振(CW)レーザビームの照射により、非単結晶半導体薄膜は、多結晶化され、多結晶半導体薄膜が得られる。この多結晶半導体薄膜中の結晶は、従来のエキシマレーザによるパルス状の照射により得られる粒状結晶の10〜100倍の大きさであり、レーザ走査方向に細長い帯状の結晶となるとともに、さらには、結晶粒の長さを5μm以上とすることも可能である。   By irradiation with this continuous wave (CW) laser beam, the non-single-crystal semiconductor thin film is polycrystallized to obtain a polycrystalline semiconductor thin film. The crystal in the polycrystalline semiconductor thin film is 10 to 100 times larger than the granular crystal obtained by pulsed irradiation with a conventional excimer laser, becomes a strip-like crystal elongated in the laser scanning direction, It is also possible to make the length of crystal grains 5 μm or more.

上述したように、非単結晶半導体膜の結晶化において、パルス発振のレーザよりも連続発振のレーザや擬似連続発振レーザを用いる方が、半導体膜内に形成される結晶の粒径が大きくなる。半導体層16内の結晶粒径が大きくなると、該半導体層16を用いて形成されるTFT12の電子移動度が高くなるため、高速駆動特性が要求されるTFTの製作に好適である。   As described above, in crystallization of a non-single-crystal semiconductor film, the crystal grain size formed in the semiconductor film is larger when a continuous wave laser or a pseudo continuous wave laser is used than when a pulsed laser is used. When the crystal grain size in the semiconductor layer 16 is increased, the electron mobility of the TFT 12 formed using the semiconductor layer 16 is increased, which is suitable for manufacturing a TFT requiring high-speed driving characteristics.

次に、多結晶化された上記半導体層16をフォトリソグラフィによってパターニングすることによって、図7に示すように、所定形状の半導体層16を形成する。   Next, the polycrystalline semiconductor layer 16 is patterned by photolithography to form a semiconductor layer 16 having a predetermined shape as shown in FIG.

その後、平坦層15の表面に上記半導体層16を直接に覆うようにゲート絶縁膜20として、シリコン酸化膜、シリコン窒化膜、又はシリコン酸化窒化膜を、例えばここではシリコン酸化膜を、PECVD法などにより、約200nm又はそれ以下の厚みに、ここでは例えば80nmに形成し、このゲート絶縁膜20によって多結晶半導体膜16を覆う。尚、必要があれば、引き続いてTFT12やフォトダイオード13の特性を制御するために微量な不純物元素(ボロン又はリン)のドーピングを行う。   Thereafter, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is used as the gate insulating film 20 so as to directly cover the semiconductor layer 16 on the surface of the flat layer 15. Thus, it is formed to a thickness of about 200 nm or less, for example 80 nm, and the polycrystalline semiconductor film 16 is covered with this gate insulating film 20. If necessary, a small amount of impurity element (boron or phosphorus) is subsequently doped to control the characteristics of the TFT 12 and the photodiode 13.

TFT12を形成する場合には、続いて、ゲート電極21として、厚みが10〜100nm程度で例えば30nmである第1の導電膜としてのTaN膜と、厚みが50〜500nm程度で例えば370nmである第2の導電膜としてのW膜とを互いに積層する。TaN膜は、スパッタ法により形成する。すなわち、Taのターゲットを用いて窒素を含む雰囲気内でスパッタする。また、W膜は、ターゲットを用いたスパッタ法で形成する。   In the case of forming the TFT 12, subsequently, as the gate electrode 21, a TaN film as a first conductive film having a thickness of about 10 to 100 nm and, for example, 30 nm, and a first electrode having a thickness of about 50 to 500 nm, for example, 370 nm. A W film as the second conductive film is stacked on each other. The TaN film is formed by sputtering. That is, sputtering is performed in an atmosphere containing nitrogen using a Ta target. Further, the W film is formed by sputtering using a target.

尚、本実施形態の一例としては、第1の導電膜をTaNとし、第2の導電膜をWとしたが、特に限定はされず、その他にもTa、W、Ti、Mo、Al、Cu、Cr、Pd、及びNd等から選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料によって上記各導電膜を形成してもよい。また、多結晶シリコン等に代表される半導体膜に、リン又はボロン等の不純物をドーピングしたものでもよい。   As an example of the present embodiment, the first conductive film is TaN and the second conductive film is W. However, there is no particular limitation, and Ta, W, Ti, Mo, Al, Cu are not limited thereto. Each conductive film may be formed of an element selected from Cr, Pd, Nd, or the like, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by polycrystalline silicon or the like may be doped with an impurity such as phosphorus or boron.

次いで、フォトリソグラフィによって所望のゲート電極形状を形成した後に、当該ゲート電極21を直接に覆うようにゲート絶縁膜20の表面に層間絶縁膜22を形成する。   Next, after forming a desired gate electrode shape by photolithography, an interlayer insulating film 22 is formed on the surface of the gate insulating film 20 so as to directly cover the gate electrode 21.

このとき、TFT領域においては、多結晶半導体膜16の結晶の長軸方向が電流の流れる方向となるようにすることが好ましい。ただし、画素領域等の必ずしも大きな電流が必要でない場合はその限りではない。一方、フォトダイオード13を形成する場合には、ゲート電極21を形成しないで、ゲート絶縁膜20の表面に層間絶縁膜22を直接に積層する。   At this time, in the TFT region, it is preferable that the major axis direction of the crystal of the polycrystalline semiconductor film 16 is the direction in which the current flows. However, this is not the case when a large current is not necessarily required in the pixel region or the like. On the other hand, when forming the photodiode 13, the interlayer insulating film 22 is directly laminated on the surface of the gate insulating film 20 without forming the gate electrode 21.

次いで、NMOSのTFT12を形成する場合には、フォトレジストを使用して所定のパターンにパターニングし、n型不純物であるPを例えば45keV、及びドーズ量5×1015cm−2の条件でイオンドープし、1×1018〜1×1020の濃度範囲でn型の不純物元素を添加する。そのことによって、上記多結晶半導体膜16に高濃度ソース領域と高濃度ドレイン領域とを形成する。PINフォトダイオード13を形成する場合には、n型領域にも同様にイオンドープする。 Next, in the case of forming the NMOS TFT 12, it is patterned into a predetermined pattern using a photoresist, and an n-type impurity P is ion-doped under the conditions of 45 keV and a dose of 5 × 10 15 cm −2 , for example. Then, an n-type impurity element is added in a concentration range of 1 × 10 18 to 1 × 10 20 . As a result, a high concentration source region and a high concentration drain region are formed in the polycrystalline semiconductor film 16. When the PIN photodiode 13 is formed, the n-type region is similarly ion-doped.

尚、上記加速電圧及びドーズ量は、絶縁膜の膜厚や必要な特性に応じて、適宜調整することができる。   Note that the acceleration voltage and the dose can be appropriately adjusted according to the thickness of the insulating film and the required characteristics.

次に、PMOSのTFT12を形成する場合には、フォトレジストを使用して所定のパターンにパターニングし、p型不純物であるBを例えば60keV、及びドーズ量5×1015cm−2の条件でイオンドープし、1×1018〜1×1020の濃度範囲でp型の不純物元素を添加する。そのことによって、上記多結晶半導体膜16に高濃度ソース領域と高濃度ドレイン領域とを形成する。PINフォトダイオード13を形成する場合には、p型領域にも同様にイオンドープする。 Next, in the case of forming the PMOS TFT 12, patterning is performed using a photoresist into a predetermined pattern, and B, which is a p-type impurity, is ionized under the conditions of, for example, 60 keV and a dose of 5 × 10 15 cm −2. Doping is performed, and a p-type impurity element is added in a concentration range of 1 × 10 18 to 1 × 10 20 . As a result, a high concentration source region and a high concentration drain region are formed in the polycrystalline semiconductor film 16. When the PIN photodiode 13 is formed, the p-type region is similarly ion-doped.

次いで、フォトレジストからなるマスクを除去して、不純物の活性化及び半導体層16の結晶性の回復を熱処理により行う(450℃〜680℃で1分〜12時間程度)が、ランプアニールや結晶化に使用したのと同様のレーザを使用してもよい。   Next, the mask made of photoresist is removed, and activation of impurities and recovery of crystallinity of the semiconductor layer 16 are performed by heat treatment (450 ° C. to 680 ° C. for about 1 minute to 12 hours). A laser similar to that used in the above may be used.

次に、スパッタ法やプラズマCVD法等によって、シリコン酸化膜、シリコン窒化膜、又はシリコン酸化窒化膜等、あるいはその積層膜からなる層間絶縁膜を、30nmから1500nm程度の厚みで成膜する。ここでは、厚みが50nmであるシリコン酸化膜、厚みが250nmであるシリコン窒化膜、及び厚みが700nmであるシリコン酸化膜の積層膜とする。   Next, an interlayer insulating film made of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like, or a laminated film thereof is formed to a thickness of about 30 nm to 1500 nm by a sputtering method, a plasma CVD method, or the like. Here, a stacked film of a silicon oxide film having a thickness of 50 nm, a silicon nitride film having a thickness of 250 nm, and a silicon oxide film having a thickness of 700 nm is used.

さらに、300℃〜550℃で30分から12時間程度の熱処理を行うことにより、水素化を行う。これは、上記絶縁膜に含まれる水素により、半導体層16のダングリングボンド等の欠陥を終端するための工程である。水素プラズマや、水素が3〜100%含まれる雰囲気中で、300℃〜450℃で熱処理を行うことによっても、水素化をすることができる。   Furthermore, hydrogenation is performed by performing heat treatment at 300 ° C. to 550 ° C. for about 30 minutes to 12 hours. This is a process for terminating defects such as dangling bonds in the semiconductor layer 16 with hydrogen contained in the insulating film. Hydrogenation can also be performed by performing heat treatment at 300 ° C. to 450 ° C. in an atmosphere containing hydrogen plasma or 3 to 100% of hydrogen.

次に、層間絶縁膜22及びゲート絶縁膜20を貫通するコンタクトホール23をフォトリソグラフィによって形成する。続いて、層間絶縁膜22の表面及びコンタクトホール23の内部に堆積させた金属膜をフォトリソグラフィによってパターニングすることによって、ソース電極24及びドレイン電極25をそれぞれ形成する。こうして、TFT12及びフォトダイオード13を形成し、液晶表示装置のTFT基板を構成する半導体装置1を製造する。   Next, a contact hole 23 that penetrates the interlayer insulating film 22 and the gate insulating film 20 is formed by photolithography. Subsequently, the source electrode 24 and the drain electrode 25 are formed by patterning the metal film deposited on the surface of the interlayer insulating film 22 and the inside of the contact hole 23 by photolithography. Thus, the TFT 12 and the photodiode 13 are formed, and the semiconductor device 1 constituting the TFT substrate of the liquid crystal display device is manufactured.

金属膜としては、例えば、厚みが100nmであるTi、厚みが350nmであるAl、及び厚みが100nmであるTiの積層膜を形成し、フォトリソグラフィによって上記金属膜を所望のソース及びドレイン電極用のパターンに形成する。本実施形態の一例としては、金属膜をTi/Al/Tiの積層膜としているが、特に限定はされず、Ta、W、Ti、Mo、Al、Cu、Cr、Pd、及びNd等から選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料により、必要に応じて積層構造として形成してもよい。   As the metal film, for example, a laminated film of Ti having a thickness of 100 nm, Al having a thickness of 350 nm, and Ti having a thickness of 100 nm is formed, and the metal film is formed for a desired source and drain electrode by photolithography. Form into a pattern. As an example of this embodiment, the metal film is a laminated film of Ti / Al / Ti, but is not particularly limited, and is selected from Ta, W, Ti, Mo, Al, Cu, Cr, Pd, Nd, and the like. A laminated structure may be formed as necessary using the above-described elements, or an alloy material or compound material containing the element as a main component.

−実施形態1の効果−
したがって、この実施形態1によると、ガラス基板11の平坦な表面に遮光膜14を覆うように平坦層15としてのSOG膜(平坦化膜)を形成し、その平坦層15上に遮光膜14に重なるように形成した半導体層16をレーザアニールして多結晶化するようにしたので、従来のようにガラス基板11に所定の凹部を形成する必要がなく工程を容易にしながらも、多結晶化された半導体層16の厚みを高精度に均一化することができる。その結果、形成したTFT12及びフォトダイオード13の特性を高めることができ、歩留まりを向上させることができる。特にこの効果は、CWレーザ光を用いた半導体層16のラテラル結晶化を行う場合に顕著である。
-Effect of Embodiment 1-
Therefore, according to the first embodiment, the SOG film (flattening film) as the flat layer 15 is formed on the flat surface of the glass substrate 11 so as to cover the light shielding film 14, and the light shielding film 14 is formed on the flat layer 15. Since the semiconductor layer 16 formed so as to overlap is crystallized by laser annealing, it is not necessary to form a predetermined recess in the glass substrate 11 as in the prior art, and the process is facilitated while the process is simplified. The thickness of the semiconductor layer 16 can be made uniform with high accuracy. As a result, the characteristics of the formed TFT 12 and photodiode 13 can be improved, and the yield can be improved. In particular, this effect is remarkable when lateral crystallization of the semiconductor layer 16 is performed using CW laser light.

さらに、予め広い面積に形成した半導体層16を、一括に且つ高精度に厚みを均一化しつつレーザアニールした後に、各個別の半導体層16に分割してパターニングできるため、ラテラル結晶化等された半導体層16を、効率良く且つ高精度に、形成することができる。   Further, the semiconductor layer 16 formed in advance in a large area can be patterned by dividing into individual semiconductor layers 16 after laser annealing while uniforming the thickness in a batch and with high accuracy, so that a semiconductor that has been laterally crystallized, etc. The layer 16 can be formed efficiently and with high accuracy.

また、本実施形態では、半導体層16を遮光膜14に重なるように形成しているが、フォトリソグラフィにおける位置ずれ等を考慮して、半導体層16の面積を遮光膜14の面積よりも小さくすれば、確実に遮光することができる。   In this embodiment, the semiconductor layer 16 is formed so as to overlap the light shielding film 14, but the area of the semiconductor layer 16 is made smaller than the area of the light shielding film 14 in consideration of misalignment in photolithography. Thus, light can be reliably shielded.

《発明の実施形態2》
図8及び図9は、本発明の実施形態2を示している。
<< Embodiment 2 of the Invention >>
8 and 9 show Embodiment 2 of the present invention.

図8は、ガラス基板11上に形成された絶縁膜30を示す断面図である。図9は、ガラス基板11上に形成された平坦層15を示す断面図である。尚、以降の各実施形態では、図1〜図7と同じ部分については同じ符号を付して、その詳細な説明を省略する。   FIG. 8 is a cross-sectional view showing the insulating film 30 formed on the glass substrate 11. FIG. 9 is a cross-sectional view showing the flat layer 15 formed on the glass substrate 11. In the following embodiments, the same portions as those in FIGS. 1 to 7 are denoted by the same reference numerals, and detailed description thereof is omitted.

上記実施形態1では、平坦層15をSOG膜等の平坦化膜によって構成したのに対し、本実施形態2における平坦層15は、表面がCMP法によって平坦化された絶縁膜により構成されている。   In the first embodiment, the flat layer 15 is made of a flattening film such as an SOG film, whereas the flat layer 15 in the second embodiment is made of an insulating film whose surface is flattened by the CMP method. .

すなわち、本実施形態2の半導体装置1を製造する場合には、図8に示すように、ガラス基板11の平坦な表面に、遮光膜14を直接に覆うように絶縁膜30を形成する。このとき、絶縁膜30の表面は、遮光膜14の形状を反映して凸面状に形成される。   That is, when manufacturing the semiconductor device 1 of Embodiment 2, the insulating film 30 is formed on the flat surface of the glass substrate 11 so as to directly cover the light shielding film 14 as shown in FIG. At this time, the surface of the insulating film 30 is formed in a convex shape reflecting the shape of the light shielding film 14.

次に、図9に示すように、絶縁膜30の表面をCMP法によって研磨し、その表面を平坦化する。そのことにより、段差がない平坦な平坦層15が形成される。その後の工程を上記実施形態1と同様にして行うことにより、半導体装置1を製造する。   Next, as shown in FIG. 9, the surface of the insulating film 30 is polished by a CMP method to flatten the surface. As a result, a flat layer 15 having no step is formed. The semiconductor device 1 is manufactured by performing the subsequent steps in the same manner as in the first embodiment.

したがって、本実施形態2においても、CMP法により平坦化された平坦層15上に、半導体層16を遮光膜14に重ねて形成するようにしたので、上記実施形態1と同様に、工程を容易にしながらも、多結晶化された半導体層16の厚みを高精度に均一化することができる。その結果、形成したTFT12及びフォトダイオード13の特性を高めることができ、歩留まりを向上させることができる。   Therefore, also in the second embodiment, since the semiconductor layer 16 is formed on the light shielding film 14 on the flat layer 15 flattened by the CMP method, the process can be easily performed as in the first embodiment. However, the thickness of the polycrystalline semiconductor layer 16 can be made uniform with high accuracy. As a result, the characteristics of the formed TFT 12 and photodiode 13 can be improved, and the yield can be improved.

また、本実施形態では、半導体層16を遮光膜14に重なるように形成しているが、フォトリソグラフィにおける位置ずれ等を考慮して、半導体層16の面積を遮光膜14の面積よりも小さくすれば、確実に遮光することができる。   In this embodiment, the semiconductor layer 16 is formed so as to overlap the light shielding film 14, but the area of the semiconductor layer 16 is made smaller than the area of the light shielding film 14 in consideration of misalignment in photolithography. Thus, light can be reliably shielded.

《発明の実施形態3》
図10及び図11は、本発明の実施形態3を示している。
<< Embodiment 3 of the Invention >>
10 and 11 show Embodiment 3 of the present invention.

図10及び図11は、本実施形態3の半導体装置1に含まれるTFT12の概略構造を示す断面図である。   10 and 11 are sectional views showing a schematic structure of the TFT 12 included in the semiconductor device 1 of the third embodiment.

上記実施形態1では、ガラス基板11の表面に遮光膜14が形成されているのに対し、本実施形態3では、ガラス基板11の表面に下部電極34が形成されている点で相違している。   In the first embodiment, the light shielding film 14 is formed on the surface of the glass substrate 11, whereas in the third embodiment, the lower electrode 34 is formed on the surface of the glass substrate 11. .

すなわち、下部電極34は、上記遮光膜14と同様の金属膜によって構成されているが、その面積が遮光膜14よりも小さく、図10に示すように、半導体層16のチャネル領域に対向する領域に形成されている。半導体層16は、下部電極34の少なくとも一部に重なるように平坦層上に形成されていればよい。そうして、図10に示すTFT1は、いわゆるダブルゲートTFTに構成されている。   That is, the lower electrode 34 is made of the same metal film as the light shielding film 14, but its area is smaller than that of the light shielding film 14 and is a region facing the channel region of the semiconductor layer 16 as shown in FIG. Is formed. The semiconductor layer 16 may be formed on the flat layer so as to overlap at least a part of the lower electrode 34. Thus, the TFT 1 shown in FIG. 10 is configured as a so-called double gate TFT.

また、図11に示すTFT1は、上記下部電極34を有する一方、ゲート電極21を有していない。そのことにより、この図11に示すTFT1は、いわゆるボトムゲートTFTに構成されている。   Further, the TFT 1 shown in FIG. 11 has the lower electrode 34, but does not have the gate electrode 21. Accordingly, the TFT 1 shown in FIG. 11 is configured as a so-called bottom gate TFT.

したがって、本実施形態3によれば、CMP法により平坦化された平坦層15上に、半導体層16を下部電極34に重ねて形成するようにしたので、上記実施形態1と同様に、工程を容易にしながらも、多結晶化された半導体層16の厚みを高精度に均一化することができる。その結果、形成したTFT12及びフォトダイオード13の特性を高めることができ、歩留まりを向上させることができる。   Therefore, according to the third embodiment, since the semiconductor layer 16 is formed on the lower electrode 34 on the flat layer 15 flattened by the CMP method, the process is performed as in the first embodiment. Although easy, the thickness of the polycrystalline semiconductor layer 16 can be uniformized with high accuracy. As a result, the characteristics of the formed TFT 12 and photodiode 13 can be improved, and the yield can be improved.

以上説明したように、本発明は、例えば液晶表示装置等に用いられる半導体装置、及びその製造方法について有用である。   As described above, the present invention is useful for a semiconductor device used in, for example, a liquid crystal display device and a manufacturing method thereof.

1 半導体装置
11 ガラス基板
12 TFT
13 フォトダイオード
14 遮光膜
15 平坦層
16 半導体層
22 層間絶縁膜
27 レーザ光
30 絶縁膜
34 下部電極
1 Semiconductor device
11 Glass substrate
12 TFT
13 Photodiode
14 Shading film
15 Flat layer
16 Semiconductor layer
22 Interlayer insulation film
27 Laser light
30 Insulating film
34 Lower electrode

Claims (10)

全体に亘って平坦な表面を有する基板と、
上記基板の平坦な表面に形成された遮光膜又は下部電極と、
上記遮光膜又は下部電極を直接に覆って上記基板に形成されると共に、平坦化された表面を有する平坦層と、
上記遮光膜の少なくとも一部、又は上記下部電極の少なくとも一部に重なるように上記平坦層上に形成され、多結晶化された半導体層とを備えている
ことを特徴とする半導体装置。
A substrate having a flat surface throughout;
A light shielding film or a lower electrode formed on the flat surface of the substrate;
A flat layer directly covering the light shielding film or the lower electrode and formed on the substrate and having a flattened surface;
A semiconductor device comprising: a polycrystalline semiconductor layer formed on the flat layer so as to overlap at least part of the light shielding film or at least part of the lower electrode.
請求項1に記載された半導体装置において、
上記基板上には、薄膜トランジスタ及びフォトダイオードが形成され、
上記薄膜トランジスタ及びフォトダイオードは、それぞれ上記半導体層を有している
ことを特徴とする半導体装置。
The semiconductor device according to claim 1,
A thin film transistor and a photodiode are formed on the substrate,
The thin film transistor and the photodiode each include the semiconductor layer.
請求項1又は2に記載された半導体装置において、
上記平坦層は、SOG膜により構成されている
ことを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
2. The semiconductor device according to claim 1, wherein the flat layer is composed of an SOG film.
請求項1又は2に記載された半導体装置において、
上記平坦層は、表面がCMP法により平坦化されている
ことを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
A semiconductor device, wherein the flat layer has a surface flattened by a CMP method.
請求項1乃至4の何れか1つに記載された半導体装置において、
上記半導体層は、ラテラル結晶化されている
ことを特徴とする半導体装置。
The semiconductor device according to any one of claims 1 to 4, wherein
The semiconductor device is characterized in that the semiconductor layer is laterally crystallized.
全体に亘って平坦な表面を有する基板に対し、該平坦な表面に遮光膜又は下部電極を形成する工程と、
上記基板の平坦な表面に、上記遮光膜又は下部電極を直接に覆うと共に平坦化された表面を有する平坦層を形成する工程と、
上記平坦層上に、上記遮光膜の少なくとも一部、又は上記下部電極の少なくとも一部に重なると共に、上記遮光膜又は下部電極よりも大きい面積で半導体層を形成する工程と、
上記半導体層を、レーザアニールして多結晶化する工程とを有する
ことを特徴とする半導体装置の製造方法。
Forming a light shielding film or a lower electrode on the flat surface of the substrate having a flat surface throughout;
Forming a flat layer directly covering the light shielding film or the lower electrode and having a flattened surface on the flat surface of the substrate;
Forming a semiconductor layer on the flat layer overlying at least a part of the light shielding film or at least a part of the lower electrode and having a larger area than the light shielding film or the lower electrode;
A method of manufacturing a semiconductor device, comprising: a step of polycrystallizing the semiconductor layer by laser annealing.
請求項6に記載された半導体装置の製造方法において、
上記平坦層を形成する工程では、上記基板の平坦な表面にSOG膜を塗布することにより、上記平坦層を形成する
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 6,
In the step of forming the flat layer, the flat layer is formed by applying an SOG film to the flat surface of the substrate.
請求項6に記載された半導体装置の製造方法において、
上記平坦層を形成する工程では、上記基板の平坦な表面に形成した絶縁膜の表面を、CMP法により平坦化することにより、上記平坦層を形成する
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 6,
In the step of forming the flat layer, the flat layer is formed by flattening the surface of the insulating film formed on the flat surface of the substrate by a CMP method.
請求項6乃至8の何れか1つに記載された半導体装置の製造方法において、
上記多結晶化された半導体層を複数形成し、
上記多結晶化された半導体層をそれぞれ有する薄膜トランジスタ及びフォトダイオードを形成する
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to any one of claims 6 to 8,
Forming a plurality of polycrystalline semiconductor layers,
A method of manufacturing a semiconductor device, comprising: forming a thin film transistor and a photodiode each having the polycrystalline semiconductor layer.
請求項6乃至9の何れか1つに記載された半導体装置の製造方法において、
上記半導体層をレーザアニールする工程では、上記半導体層をラテラル結晶化する
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device as described in any one of Claim 6 thru | or 9,
A method of manufacturing a semiconductor device, wherein in the step of laser annealing the semiconductor layer, the semiconductor layer is laterally crystallized.
JP2009005047A 2009-01-13 2009-01-13 Semiconductor device and method for manufacturing the same Pending JP2010165744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009005047A JP2010165744A (en) 2009-01-13 2009-01-13 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009005047A JP2010165744A (en) 2009-01-13 2009-01-13 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010165744A true JP2010165744A (en) 2010-07-29

Family

ID=42581721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005047A Pending JP2010165744A (en) 2009-01-13 2009-01-13 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010165744A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146805A (en) * 2011-01-12 2012-08-02 Sony Corp Radiation imaging apparatus, radiation imaging display system and transistor
JP2016046466A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
WO2019167448A1 (en) * 2018-02-28 2019-09-06 株式会社ジャパンディスプレイ Optical sensor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146805A (en) * 2011-01-12 2012-08-02 Sony Corp Radiation imaging apparatus, radiation imaging display system and transistor
JP2016046466A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
WO2019167448A1 (en) * 2018-02-28 2019-09-06 株式会社ジャパンディスプレイ Optical sensor device
US11581358B2 (en) 2018-02-28 2023-02-14 Japan Display Inc. Optical sensor device

Similar Documents

Publication Publication Date Title
KR101019137B1 (en) Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device
JP5997802B2 (en) Semiconductor device
JP4209606B2 (en) Method for manufacturing semiconductor device
US8044372B2 (en) Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
US6844523B2 (en) Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
JP4245915B2 (en) Thin film transistor manufacturing method and display device manufacturing method
KR20030036034A (en) Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
KR100700681B1 (en) Crystallization of semiconductor thin film and manufacturing method of thin film semiconductor device
TWI381431B (en) Semiconductor device and method for producing the same
KR101133827B1 (en) Thin-film transistor manufacturing method and thin-film transistor
JP4169073B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
JP2011165717A (en) Display device and method of manufacturing the same
JP4364930B2 (en) Semiconductor device
JP2010165744A (en) Semiconductor device and method for manufacturing the same
JP5244832B2 (en) Method for manufacturing semiconductor device
JP4566503B2 (en) Laser processing apparatus and semiconductor device manufacturing method
JP2009290168A (en) Thin film transistor, thin film transistor array board, method of manufacturing the transistor and the board, and display device
JP4430130B2 (en) Semiconductor device
US20040175874A1 (en) Manufacturing method of a semiconductor thin film using a solid laser beam
JP2011054826A (en) Polycrystalline semiconductor film, and method of manufacturing the same
JP4137461B2 (en) Method for manufacturing semiconductor device
JPH1197708A (en) Semiconductor device and manufacture of the same
JP2011009294A (en) Semiconductor substrate, method for manufacturing the same, and semiconductor device
JP2010113098A (en) Substrate for active matrix display, active matrix display, and method of manufacturing the substrate for active matrix display
JP2010141040A (en) Substrate for display device and method of manufacturing the same, display device, laser annealing device, and method of manufacturing crystallized semiconductor film