JP2010165713A - Thermal treatment method and thermal treatment apparatus - Google Patents

Thermal treatment method and thermal treatment apparatus Download PDF

Info

Publication number
JP2010165713A
JP2010165713A JP2009004406A JP2009004406A JP2010165713A JP 2010165713 A JP2010165713 A JP 2010165713A JP 2009004406 A JP2009004406 A JP 2009004406A JP 2009004406 A JP2009004406 A JP 2009004406A JP 2010165713 A JP2010165713 A JP 2010165713A
Authority
JP
Japan
Prior art keywords
light
light irradiation
light emission
emission output
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009004406A
Other languages
Japanese (ja)
Other versions
JP5828997B2 (en
Inventor
Shinichi Kato
慎一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2009004406A priority Critical patent/JP5828997B2/en
Priority to US12/648,737 priority patent/US8461033B2/en
Publication of JP2010165713A publication Critical patent/JP2010165713A/en
Priority to US13/759,658 priority patent/US8835813B2/en
Application granted granted Critical
Publication of JP5828997B2 publication Critical patent/JP5828997B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thermal treatment method that can attain both the activation of injected impurities and the recovery of introduced failures while preventing damage imparted to a substrate, and to provide a thermal treatment apparatus. <P>SOLUTION: Within a range of one second or shorter in the total time of light irradiation, a target value is set at light emission L1 and a semiconductor wafer W is subjected to first light irradiation. Then, second light irradiation is performed in such an output waveform that a peak becomes a light emission output L2 that is larger than the maximum value of a light emission output at the light emission L1 and the first light irradiation, and furthermore, additional third light irradiation is performed at a smaller light emission output than the light emission output L2 after the peak passes over. When the second light irradiation is applied to the semiconductor wafer W preheated by the first light irradiation, damage to the semiconductor wafer W is prevented and the injected impurities can be efficiently activated. In addition, the temperature on the surface of the semiconductor wafer is decreased for a certain period of time by the third light irradiation, and failures can be also recovered. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体ウェハーや液晶表示装置用ガラス基板等（以下、単に「基板」と称する）に対して光を照射することによって該基板を加熱する熱処理方法および熱処理装置に関する。   The present invention relates to a heat treatment method and a heat treatment apparatus for heating a substrate by irradiating light onto a semiconductor wafer, a glass substrate for a liquid crystal display device or the like (hereinafter simply referred to as “substrate”).

従来より、イオン注入後の半導体ウェハーのイオン（不純物）活性化工程においては、ハロゲンランプを使用したランプアニール装置が一般的に使用されていた。このようなランプアニール装置においては、半導体ウェハーを、例えば、１０００℃ないし１１００℃程度の温度に加熱（アニール）することにより、半導体ウェハーのイオン活性化を実行している。そして、このような熱処理装置においては、ハロゲンランプより照射される光のエネルギーを利用することにより、毎秒数百度程度の速度で半導体ウェハーを昇温する構成となっている。   Conventionally, a lamp annealing apparatus using a halogen lamp has been generally used in an ion (impurity) activation process of a semiconductor wafer after ion implantation. In such a lamp annealing apparatus, ion activation of a semiconductor wafer is performed by heating (annealing) the semiconductor wafer to a temperature of about 1000 ° C. to 1100 ° C., for example. In such a heat treatment apparatus, the temperature of the semiconductor wafer is increased at a rate of several hundred degrees per second by using the energy of light emitted from the halogen lamp.

一方、近年、半導体デバイスの高集積化が進展し、ゲート長が短くなるにつれて接合深さも浅くすることが望まれている。しかしながら、毎秒数百度程度の速度で半導体ウェハーを昇温する上記ランプアニール装置を使用して半導体ウェハーのイオン活性化を実行した場合においても、半導体ウェハーに打ち込まれたボロンやリン等の不純物が熱によって深く拡散するという現象が生ずることが判明した。このような現象が発生した場合においては、接合深さが要求よりも深くなり過ぎ、良好なデバイス形成に支障が生じることが懸念される。   On the other hand, in recent years, as semiconductor devices have been highly integrated, it is desired to reduce the junction depth as the gate length becomes shorter. However, even when ion activation of the semiconductor wafer is performed using the above-described lamp annealing apparatus that raises the temperature of the semiconductor wafer at a speed of about several hundred degrees per second, impurities such as boron and phosphorus implanted in the semiconductor wafer are heated. It was found that the phenomenon of deep diffusion occurs. When such a phenomenon occurs, there is a concern that the junction depth becomes deeper than required, which hinders good device formation.

このため、キセノンフラッシュランプ（以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する）を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、イオンが注入された半導体ウェハーの表面のみを極めて短時間（数ミリセカンド以下）に昇温させる技術が提案されている（例えば、特許文献１，２）。キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリセカンド以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。   For this reason, the surface of the semiconductor wafer into which ions have been implanted by irradiating the surface of the semiconductor wafer with flash light using a xenon flash lamp (hereinafter simply referred to as “flash lamp” means xenon flash lamp). Has been proposed (for example, Patent Documents 1 and 2) in which the temperature is raised only for a very short time (several milliseconds or less). The radiation spectral distribution of a xenon flash lamp ranges from the ultraviolet region to the near infrared region, has a shorter wavelength than the conventional halogen lamp, and almost coincides with the fundamental absorption band of a silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with flash light from the xenon flash lamp, the semiconductor wafer can be rapidly heated with little transmitted light. Further, it has been found that if the flash light is irradiated for a very short time of several milliseconds or less, only the vicinity of the surface of the semiconductor wafer can be selectively heated. For this reason, if the temperature is raised for a very short time by the xenon flash lamp, only the impurity activation can be performed without deeply diffusing the impurities.

特開２００４−５５８２１号公報JP 2004-55821 A 特開２００４−８８０５２号公報JP 2004-88052 A

ところで、フラッシュ加熱を行う前工程でのイオン注入時に高エネルギーのイオンを打ち込んだ結果、半導体ウェハーのシリコン結晶には多数の欠陥が導入される。このような欠陥は、イオン注入層よりもやや深い位置に導入される傾向がある。フラッシュ加熱を行う際には、不純物活性化のみらず、導入された欠陥の回復をも併せて行うことが望ましい。   By the way, as a result of implanting high-energy ions at the time of ion implantation in the previous step of performing flash heating, a large number of defects are introduced into the silicon crystal of the semiconductor wafer. Such a defect tends to be introduced at a position slightly deeper than the ion implantation layer. When performing flash heating, it is desirable to perform not only impurity activation but also recovery of introduced defects.

しかしながら、フラッシュランプの発光時間が１ミリセカンド程度の極短時間照射の場合、半導体ウェハーの表面の温度上昇速度の方がシリコンの熱伝導によって熱がウェハー内部に伝わるよりも早いため、イオン注入層の昇温は可能であるものの、欠陥が導入されている深さ位置までの昇温は困難であった。もっとも、フラッシュランプから極めて高いエネルギーの光を照射すれば、１ミリセカンド程度の極短時間照射であっても欠陥が導入されている深さ位置まで昇温することができ、欠陥の回復を行うことはできるものの、表面温度が著しく上昇して半導体ウェハーにダメージを与え、最悪の場合半導体ウェハーが割れる(Shattering)という問題が発生する。   However, when the flash lamp emits light for an extremely short time of about 1 millisecond, the temperature rise rate on the surface of the semiconductor wafer is faster than the heat transferred to the inside of the wafer due to the heat conduction of silicon. However, it was difficult to raise the temperature to the depth where the defect was introduced. However, if extremely high energy light is irradiated from the flash lamp, the temperature can be raised to a depth position where the defect is introduced even if the irradiation is performed for an extremely short time of about 1 millisecond, and the defect is recovered. However, there is a problem that the surface temperature is significantly increased to damage the semiconductor wafer, and in the worst case, the semiconductor wafer is shattered.

また、フラッシュランプに電力供給を行う電源回路のコイル定数を調整することによってフラッシュランプの発光時間を数ミリセカンド程度に伸ばすことができる。発光時間を数ミリセカンド程度とすれば、半導体ウェハーの表面のみならず内部をもある程度昇温することができ、イオン注入時に導入された欠陥の回復には有効であると考えられる。ところが、フラッシュランプの発光時間を数ミリセカンド程度と長くすると、半導体ウェハーの表面が昇温し続けて新たな結晶欠陥が発生するおそれがある。   Further, the light emission time of the flash lamp can be extended to several milliseconds by adjusting the coil constant of the power supply circuit that supplies power to the flash lamp. If the light emission time is set to several milliseconds, not only the surface of the semiconductor wafer but also the inside can be heated to some extent, and it is considered effective for recovery of defects introduced at the time of ion implantation. However, if the light emission time of the flash lamp is increased to about several milliseconds, the surface of the semiconductor wafer may continue to rise in temperature and new crystal defects may be generated.

本発明は、上記課題に鑑みてなされたものであり、基板に与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる熱処理方法および熱処理装置を提供することを目的とする。   The present invention has been made in view of the above problems, and a heat treatment method and a heat treatment apparatus capable of both activating implanted impurities and recovering introduced defects while suppressing damage to the substrate. The purpose is to provide.

上記課題を解決するため、請求項１の発明は、基板に対して光を照射することによって該基板を加熱する熱処理方法において、目標値を第１の発光出力として基板に光照射を行う第１光照射工程と、第１光照射工程に引き続いてピークが第１の発光出力および第１光照射工程における発光出力の最大値よりも大きな第２の発光出力となる出力波形にて基板に光照射を行う第２光照射工程と、前記ピークを過ぎた後に第２の発光出力よりも小さな発光出力にて基板に追加の光照射を行う第３光照射工程と、を備え、第１光照射工程での光照射時間、第２光照射工程での光照射時間および第３光照射工程での光照射時間の合計が１秒以下であることを特徴とする。   In order to solve the above-mentioned problem, the invention of claim 1 is a heat treatment method for heating a substrate by irradiating the substrate with light, wherein the substrate is irradiated with light with a target value as a first light emission output. Following the light irradiation step and the first light irradiation step, the substrate is irradiated with light with an output waveform in which the peak is the first light emission output and the second light emission output is greater than the maximum value of the light emission output in the first light irradiation step. And a third light irradiation step of performing additional light irradiation on the substrate with a light emission output smaller than the second light emission output after passing the peak, the first light irradiation step The total of the light irradiation time in, the light irradiation time in the second light irradiation step, and the light irradiation time in the third light irradiation step is 1 second or less.

また、請求項２の発明は、請求項１の発明に係る熱処理方法において、第１光照射工程は、平均値が第１の発光出力であって第１の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第１定出力照射工程を含むことを特徴とする。   According to a second aspect of the present invention, in the heat treatment method according to the first aspect of the present invention, the first light irradiation step has an average value of the first light emission output and a variation within ± 30% from the first light emission output. It includes a first constant power irradiation step for maintaining a light emission output within a range of 5 milliseconds to 100 milliseconds within a width range.

また、請求項３の発明は、請求項１または請求項２の発明に係る熱処理方法において、第２光照射工程での光照射時間は１ミリセカンド以上５ミリセカンド以下であることを特徴とする。   The invention according to claim 3 is the heat treatment method according to claim 1 or claim 2, wherein the light irradiation time in the second light irradiation step is not less than 1 millisecond and not more than 5 milliseconds. .

また、請求項４の発明は、請求項１から請求項３のいずれかの発明に係る熱処理方法において、第３光照射工程は、平均値が第２の発光出力よりも小さな第３の発光出力であって第３の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第２定出力照射工程を含むことを特徴とする。   According to a fourth aspect of the present invention, in the heat treatment method according to any one of the first to third aspects, the third light irradiation step includes a third light emission output having an average value smaller than the second light emission output. And a second constant power irradiation step of maintaining the light emission output within a range of fluctuation within ± 30% from the third light emission output within a range of 5 milliseconds to 100 milliseconds.

また、請求項５の発明は、請求項４の発明に係る熱処理方法において、第３の発光出力は第１の発光出力よりも大きく、第３光照射工程での光照射時間は第１光照射工程での光照射時間よりも長いことを特徴とする。   Further, the invention according to claim 5 is the heat treatment method according to claim 4, wherein the third light emission output is larger than the first light emission output, and the light irradiation time in the third light irradiation step is the first light irradiation. It is characterized by being longer than the light irradiation time in the process.

また、請求項６の発明は、請求項１から請求項３のいずれかの発明に係る熱処理方法において、第３光照射工程は、５ミリセカンド以上１００ミリセカンド以下の間に漸次発光出力を低下させつつ光照射を行うことを特徴とする。   The invention according to claim 6 is the heat treatment method according to any one of claims 1 to 3, wherein the third light irradiation step gradually decreases the light emission output between 5 milliseconds and 100 milliseconds. It is characterized in that light irradiation is performed.

また、請求項７の発明は、請求項１から請求項６のいずれかの発明に係る熱処理方法において、不純物が注入された基板に対してフラッシュランプから第１光照射工程、第２光照射工程および第３光照射工程の光照射を行うことを特徴とする。   The invention of claim 7 is the heat treatment method according to any one of claims 1 to 6, wherein the first light irradiation step and the second light irradiation step from the flash lamp to the substrate into which the impurity is implanted. And the light irradiation of a 3rd light irradiation process is performed, It is characterized by the above-mentioned.

また、請求項８の発明は、基板に対して光を照射することによって該基板を加熱する熱処理装置において、基板を保持する保持手段と、前記保持手段に保持された基板に光を照射する光照射手段と、前記光照射手段の発光出力を制御する発光制御手段と、を備え、前記発光制御手段は、光照射の総時間が１秒以下となる範囲内にて、目標値を第１の発光出力として基板に第１の光照射を行い、引き続いてピークが第１の発光出力および第１の光照射の発光出力の最大値よりも大きな第２の発光出力となる出力波形にて基板に第２の光照射を行い、さらに前記ピークを過ぎた後に第２の発光出力よりも小さな発光出力にて基板に追加の第３の光照射を行うように前記光照射手段の発光出力を制御することを特徴とする。   According to an eighth aspect of the present invention, there is provided a heat treatment apparatus for heating a substrate by irradiating the substrate with light, a holding unit for holding the substrate, and light for irradiating the substrate held by the holding unit with light. And a light emission control means for controlling a light emission output of the light irradiation means, wherein the light emission control means sets the first target value within a range where the total light irradiation time is 1 second or less. The substrate is irradiated with the first light as the light emission output, and subsequently the substrate has an output waveform in which the peak is the second light emission output which is larger than the first light emission output and the maximum value of the light emission output of the first light irradiation. The second light irradiation is performed, and the light emission output of the light irradiation unit is controlled so that an additional third light irradiation is performed on the substrate with a light emission output smaller than the second light emission output after passing the peak. It is characterized by that.

また、請求項９の発明は、請求項８の発明に係る熱処理装置において、前記発光制御手段は、平均値が第１の発光出力であって第１の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第１定出力照射を第１の光照射に含めるように前記光照射手段を制御することを特徴とする。   The invention of claim 9 is the heat treatment apparatus according to the invention of claim 8, wherein the light emission control means has an average value of the first light emission output and a fluctuation range within ± 30% from the first light emission output. The light irradiation means is controlled so that the first light irradiation includes the first constant power irradiation that maintains the light emission output within the range of 5 milliseconds to 100 milliseconds.

また、請求項１０の発明は、請求項８または請求項９の発明に係る熱処理装置において、第２の光照射の光照射時間は１ミリセカンド以上５ミリセカンド以下であることを特徴とする。   The invention of claim 10 is the heat treatment apparatus according to claim 8 or claim 9, wherein the light irradiation time of the second light irradiation is not less than 1 millisecond and not more than 5 milliseconds.

また、請求項１１の発明は、請求項８から請求項１０のいずれかの発明に係る熱処理装置において、前記発光制御手段は、平均値が第２の発光出力よりも小さな第３の発光出力であって第３の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第２定出力照射を第３の光照射に含めるように前記光照射手段を制御することを特徴とする。   The eleventh aspect of the present invention is the heat treatment apparatus according to any of the eighth to tenth aspects of the present invention, wherein the light emission control means has a third light emission output whose average value is smaller than the second light emission output. The light irradiation is performed so that the second light output is included in the third light irradiation so that the light output is maintained within a range of 5 milliseconds to 100 milliseconds within a range of fluctuation within ± 30% from the third light output. The means is controlled.

また、請求項１２の発明は、請求項１１の発明に係る熱処理装置において、第３の発光出力は第１の発光出力よりも大きく、第３の光照射の光照射時間は第１の光照射の光照射時間よりも長いことを特徴とする。   The invention of claim 12 is the heat treatment apparatus according to claim 11, wherein the third light output is larger than the first light output, and the light irradiation time of the third light irradiation is the first light irradiation. It is characterized by being longer than the light irradiation time.

また、請求項１３の発明は、請求項８から請求項１０のいずれかの発明に係る熱処理装置において、前記発光制御手段は、第３の光照射にて５ミリセカンド以上１００ミリセカンド以下の間に漸次発光出力を低下させつつ光照射を行うように前記光照射手段を制御することを特徴とする。   The invention of claim 13 is the heat treatment apparatus according to any one of claims 8 to 10, wherein the light emission control means is between 5 milliseconds and 100 milliseconds in the third light irradiation. The light irradiation means is controlled to perform light irradiation while gradually decreasing the light emission output.

また、請求項１４の発明は、請求項８から請求項１３のいずれかの発明に係る熱処理装置において、前記光照射手段はフラッシュランプを備えることを特徴とする。   According to a fourteenth aspect of the present invention, in the heat treatment apparatus according to any one of the eighth to thirteenth aspects, the light irradiation means includes a flash lamp.

請求項１から請求項７の発明によれば、第１光照射工程にてある程度予熱された基板に対して第２光照射工程のピークを有する波形の光照射が行われることとなるため、第２光照射工程において基板の表面が瞬間的に昇温するときの昇温幅を小さくして基板に与えるダメージを抑制しつつ、注入された不純物の活性化を効率良く行うことができる。また、追加の光照射を行う第３光照射工程によって、基板の表面温度がある程度時間をかけて降温することとなり、基板に導入された欠陥の回復をも行うことができる。   According to the first to seventh aspects of the invention, light irradiation having a waveform having a peak of the second light irradiation step is performed on the substrate preheated to some extent in the first light irradiation step. In the two-light irradiation process, the implanted impurity can be activated efficiently while reducing the temperature rise width when the temperature of the substrate temperature rises instantaneously and suppressing damage to the substrate. Further, the surface temperature of the substrate is lowered over a period of time by the third light irradiation step for performing additional light irradiation, and the defects introduced into the substrate can be recovered.

特に、請求項２の発明によれば、第１光照射工程は、平均値が第１の発光出力であって第１の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第１定出力照射工程を含むため、第２光照射工程の前に基板を確実に予熱することができる。   In particular, according to the invention of claim 2, in the first light irradiation step, the average value is the first light emission output, and the light emission output is 5 within the range of fluctuation within ± 30% from the first light emission output. Since the first constant power irradiation step for maintaining at least milliseconds and not more than 100 milliseconds is included, the substrate can be reliably preheated before the second light irradiation step.

特に、請求項４の発明によれば、第３光照射工程は、平均値が第２の発光出力よりも小さな第３の発光出力であって第３の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第２定出力照射工程を含むため、基板表面の降温速度を確実に低下させて、欠陥の回復を確実に行うことができる。   In particular, according to the invention of claim 4, the third light irradiation step is a third light emission output whose average value is smaller than the second light emission output, and a fluctuation range within ± 30% from the third light emission output. In this range, the second constant output irradiation step of maintaining the light emission output in the range of 5 milliseconds to 100 milliseconds is included, so that the temperature lowering rate of the substrate surface can be reliably reduced and the defect can be reliably recovered.

特に、請求項６の発明によれば、第３光照射工程は、５ミリセカンド以上１００ミリセカンド以下の間に漸次発光出力を低下させつつ光照射を行うため、基板表面の降温速度を確実に低下させて、欠陥の回復を確実に行うことができる。   In particular, according to the invention of claim 6, the third light irradiation step performs the light irradiation while gradually decreasing the light emission output between 5 milliseconds and 100 milliseconds, so that the temperature lowering rate of the substrate surface is ensured. It is possible to reduce the defect and reliably recover the defect.

また、請求項８から請求項１４の発明によれば、第１の光照射にてある程度予熱された基板に対してピークを有する波形にて第２の光照射が行われることとなるため、第２の光照射において基板の表面が瞬間的に昇温するときの昇温幅を小さくして基板に与えるダメージを抑制しつつ、注入された不純物の活性化を効率良く行うことができる。また、追加の光照射を行う第３の光照射によって、基板の表面温度がある程度時間をかけて降温することとなり、基板に導入された欠陥の回復をも行うことができる。   According to the inventions of claims 8 to 14, since the second light irradiation is performed with a waveform having a peak with respect to the substrate preheated to some extent by the first light irradiation, The implanted impurities can be activated efficiently while suppressing the damage to the substrate by reducing the temperature rise width when the temperature of the substrate surface rises instantaneously in the light irradiation of 2. Further, the surface temperature of the substrate is lowered over time by the third light irradiation for performing additional light irradiation, and the defects introduced into the substrate can be recovered.

特に、請求項９の発明によれば、平均値が第１の発光出力であって第１の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第１定出力照射を第１の光照射に含めるため、第２の光照射の前に基板を確実に予熱することができる。   In particular, according to the invention of claim 9, the average value is the first light emission output, and the light emission output is within the range of fluctuation within ± 30% from the first light emission output, and the light emission output is not less than 5 milliseconds and not more than 100 milliseconds. Since the first constant power irradiation to be maintained is included in the first light irradiation, the substrate can be reliably preheated before the second light irradiation.

特に、請求項１１の発明によれば、平均値が第２の発光出力よりも小さな第３の発光出力であって第３の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第２定出力照射を第３の光照射に含めるため、基板表面の降温速度を確実に低下させて、欠陥の回復を確実に行うことができる。   In particular, according to the invention of claim 11, the light emission output is within the range of the third light emission output whose average value is smaller than the second light emission output and within ± 30% of the fluctuation range from the third light emission output. Since the second constant power irradiation that maintains 5 milliseconds or more and 100 milliseconds or less is included in the third light irradiation, it is possible to reliably reduce the temperature lowering rate of the substrate surface and reliably recover the defect.

特に、請求項１３の発明によれば、第３の光照射にて５ミリセカンド以上１００ミリセカンド以下の間に漸次発光出力を低下させつつ光照射を行うため、基板表面の降温速度を確実に低下させて、欠陥の回復を確実に行うことができる。   In particular, according to the invention of claim 13, since the light irradiation is performed while gradually decreasing the light emission output between 5 milliseconds and 100 milliseconds in the third light irradiation, the temperature lowering rate of the substrate surface is ensured. It is possible to reduce the defect and reliably recover the defect.

本発明に係る熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus which concerns on this invention. 図１の熱処理装置のガス路を示す断面図である。It is sectional drawing which shows the gas path of the heat processing apparatus of FIG. 保持部の構成を示す断面図である。It is sectional drawing which shows the structure of a holding | maintenance part. ホットプレートを示す平面図である。It is a top view which shows a hot plate. 図１の熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus of FIG. フラッシュランプの駆動回路を示す図である。It is a figure which shows the drive circuit of a flash lamp. 図１の熱処理装置での処理対象となる半導体ウェハーに形成された素子の構造を示す図である。It is a figure which shows the structure of the element formed in the semiconductor wafer used as the process target with the heat processing apparatus of FIG. 予備加熱が開始されてからの半導体ウェハーの表面温度の変化を示す図である。It is a figure which shows the change of the surface temperature of the semiconductor wafer after preheating is started. パルス信号の波形と回路に流れる電流との相関の一例を示す図である。It is a figure which shows an example of the correlation with the waveform of a pulse signal, and the electric current which flows into a circuit. フラッシュランプの発光出力プロファイルの一例を示す図である。It is a figure which shows an example of the light emission output profile of a flash lamp. フラッシュランプの発光出力プロファイルの他の例を示す図である。It is a figure which shows the other example of the light emission output profile of a flash lamp. フラッシュランプの発光出力プロファイルの他の例を示す図である。It is a figure which shows the other example of the light emission output profile of a flash lamp. フラッシュランプの発光出力プロファイルの他の例を示す図である。It is a figure which shows the other example of the light emission output profile of a flash lamp.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

まず、本発明に係る熱処理装置の全体構成について概説する。図１は、本発明に係る熱処理装置１の構成を示す縦断面図である。熱処理装置１は基板として略円形の半導体ウェハーＷに光を照射してその半導体ウェハーＷを加熱するランプアニール装置である。   First, the overall configuration of the heat treatment apparatus according to the present invention will be outlined. FIG. 1 is a longitudinal sectional view showing a configuration of a heat treatment apparatus 1 according to the present invention. The heat treatment apparatus 1 is a lamp annealing apparatus that irradiates a substantially circular semiconductor wafer W as a substrate with light and heats the semiconductor wafer W.

熱処理装置１は、半導体ウェハーＷを収容する略円筒形状のチャンバー６と、複数のフラッシュランプＦＬを内蔵するランプハウス５と、を備える。また、熱処理装置１は、チャンバー６およびランプハウス５に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。   The heat treatment apparatus 1 includes a substantially cylindrical chamber 6 that accommodates a semiconductor wafer W, and a lamp house 5 that houses a plurality of flash lamps FL. Further, the heat treatment apparatus 1 includes a control unit 3 that controls each operation mechanism provided in the chamber 6 and the lamp house 5 to execute the heat treatment of the semiconductor wafer W.

チャンバー６は、ランプハウス５の下方に設けられており、略円筒状の内壁を有するチャンバー側部６３、および、チャンバー側部６３の下部を覆うチャンバー底部６２によって構成される。また、チャンバー側部６３およびチャンバー底部６２によって囲まれる空間が熱処理空間６５として規定される。熱処理空間６５の上方は上部開口６０とされており、上部開口６０にはチャンバー窓６１が装着されて閉塞されている。   The chamber 6 is provided below the lamp house 5 and includes a chamber side 63 having a substantially cylindrical inner wall and a chamber bottom 62 covering the lower part of the chamber side 63. A space surrounded by the chamber side 63 and the chamber bottom 62 is defined as a heat treatment space 65. An upper opening 60 is formed above the heat treatment space 65, and a chamber window 61 is attached to the upper opening 60 to be closed.

チャンバー６の天井部を構成するチャンバー窓６１は、石英により形成された円板形状部材であり、ランプハウス５から出射された光を熱処理空間６５に透過する石英窓として機能する。チャンバー６の本体を構成するチャンバー底部６２およびチャンバー側部６３は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部６３の内側面の上部のリング６３１は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム（Ａｌ）合金等で形成されている。   The chamber window 61 constituting the ceiling portion of the chamber 6 is a disk-shaped member made of quartz and functions as a quartz window that transmits the light emitted from the lamp house 5 to the heat treatment space 65. The chamber bottom 62 and the chamber side 63 constituting the main body of the chamber 6 are formed of, for example, a metal material having excellent strength and heat resistance such as stainless steel, and a ring on the upper side of the inner side surface of the chamber side 63. 631 is formed of an aluminum (Al) alloy or the like having durability superior to stainless steel against deterioration due to light irradiation.

また、熱処理空間６５の気密性を維持するために、チャンバー窓６１とチャンバー側部６３とはＯリングによってシールされている。すなわち、チャンバー窓６１の下面周縁部とチャンバー側部６３との間にＯリングを挟み込むとともに、クランプリング９０をチャンバー窓６１の上面周縁部に当接させ、そのクランプリング９０をチャンバー側部６３にネジ止めすることによって、チャンバー窓６１をＯリングに押し付けている。   Further, in order to maintain the airtightness of the heat treatment space 65, the chamber window 61 and the chamber side portion 63 are sealed by an O-ring. That is, the O-ring is sandwiched between the lower surface peripheral portion of the chamber window 61 and the chamber side portion 63, the clamp ring 90 is brought into contact with the upper peripheral portion of the chamber window 61, and the clamp ring 90 is attached to the chamber side portion 63. The chamber window 61 is pressed against the O-ring by screwing.

チャンバー底部６２には、保持部７を貫通して半導体ウェハーＷをその下面（ランプハウス５からの光が照射される側とは反対側の面）から支持するための複数（本実施の形態では３本）の支持ピン７０が立設されている。支持ピン７０は、例えば石英により形成されており、チャンバー６の外部から固定されているため、容易に取り替えることができる。   The chamber bottom 62 has a plurality (in this embodiment) for supporting the semiconductor wafer W from the lower surface (surface opposite to the side irradiated with light from the lamp house 5) through the holding portion 7. 3) support pins 70 are provided upright. The support pin 70 is made of, for example, quartz and is fixed from the outside of the chamber 6 and can be easily replaced.

チャンバー側部６３は、半導体ウェハーＷの搬入および搬出を行うための搬送開口部６６を有し、搬送開口部６６は、軸６６２を中心に回動するゲートバルブ１８５により開閉可能とされる。チャンバー側部６３における搬送開口部６６とは反対側の部位には熱処理空間６５に処理ガス（例えば、窒素（Ｎ2）ガスやヘリウム（Ｈｅ）ガス、アルゴン（Ａｒ）ガス等の不活性ガス、あるいは、酸素（０2）ガス等）を導入する導入路８１が形成され、その一端は弁８２を介して図示省略の給気機構に接続され、他端はチャンバー側部６３の内部に形成されるガス導入バッファ８３に接続される。また、搬送開口部６６には熱処理空間６５内の気体を排出する排出路８６が形成され、弁８７を介して図示省略の排気機構に接続される。 The chamber side 63 has a transfer opening 66 for carrying in and out the semiconductor wafer W, and the transfer opening 66 can be opened and closed by a gate valve 185 that rotates about a shaft 662. A portion of the chamber side 63 opposite to the transfer opening 66 is provided with a processing gas (for example, an inert gas such as nitrogen (N 2 ) gas, helium (He) gas, argon (Ar) gas) in the heat treatment space 65, Alternatively, an introduction path 81 for introducing oxygen (0 2 ) gas or the like is formed, one end of which is connected to an air supply mechanism (not shown) via a valve 82, and the other end is formed inside the chamber side portion 63. Connected to the gas introduction buffer 83. A discharge passage 86 for discharging the gas in the heat treatment space 65 is formed in the transfer opening 66 and is connected to an exhaust mechanism (not shown) via a valve 87.

図２は、チャンバー６をガス導入バッファ８３の位置にて水平面で切断した断面図である。図２に示すように、ガス導入バッファ８３は、図１に示す搬送開口部６６の反対側においてチャンバー側部６３の内周の約１／３に亘って形成されており、導入路８１を介してガス導入バッファ８３に導かれた処理ガスは、複数のガス供給孔８４から熱処理空間６５内へと供給される。   FIG. 2 is a cross-sectional view of the chamber 6 cut along a horizontal plane at the position of the gas introduction buffer 83. As shown in FIG. 2, the gas introduction buffer 83 is formed over about ３ of the inner periphery of the chamber side 63 on the opposite side of the transfer opening 66 shown in FIG. Then, the processing gas guided to the gas introduction buffer 83 is supplied into the heat treatment space 65 from the plurality of gas supply holes 84.

また、熱処理装置１は、チャンバー６の内部において半導体ウェハーＷを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーＷの予備加熱を行う略円板状の保持部７と、保持部７をチャンバー６の底面であるチャンバー底部６２に対して昇降させる保持部昇降機構４と、を備える。図１に示す保持部昇降機構４は、略円筒状のシャフト４１、移動板４２、ガイド部材４３（本実施の形態ではシャフト４１の周りに３本配置される）、固定板４４、ボールネジ４５、ナット４６およびモータ４０を有する。チャンバー６の下部であるチャンバー底部６２には保持部７よりも小さい直径を有する略円形の下部開口６４が形成されており、ステンレススチール製のシャフト４１は、下部開口６４を挿通して、保持部７（厳密には保持部７のホットプレート７１）の下面に接続されて保持部７を支持する。   The heat treatment apparatus 1 also includes a substantially disk-shaped holding unit 7 that holds the semiconductor wafer W in a horizontal position in the chamber 6 and performs preheating of the semiconductor wafer W held before light irradiation, and a holding unit. And a holding unit elevating mechanism 4 that elevates 7 with respect to the chamber bottom 62 which is the bottom surface of the chamber 6. 1 includes a substantially cylindrical shaft 41, a moving plate 42, guide members 43 (three arranged around the shaft 41 in the present embodiment), a fixed plate 44, a ball screw 45, It has a nut 46 and a motor 40. A substantially circular lower opening 64 having a smaller diameter than the holding portion 7 is formed in the chamber bottom 62 which is the lower portion of the chamber 6, and the stainless steel shaft 41 is inserted through the lower opening 64 to hold the holding portion. 7 (strictly speaking, the hot plate 71 of the holding unit 7) is connected to the lower surface of the holding unit 7 to support it.

移動板４２にはボールネジ４５と螺合するナット４６が固定されている。また、移動板４２は、チャンバー底部６２に固定されて下方へと伸びるガイド部材４３により摺動自在に案内されて上下方向に移動可能とされる。また、移動板４２は、シャフト４１を介して保持部７に連結される。   A nut 46 that is screwed into the ball screw 45 is fixed to the moving plate 42. The moving plate 42 is slidably guided by a guide member 43 that is fixed to the chamber bottom 62 and extends downward, and is movable in the vertical direction. Further, the moving plate 42 is connected to the holding unit 7 via the shaft 41.

モータ４０は、ガイド部材４３の下端部に取り付けられる固定板４４に設置され、タイミングベルト４０１を介してボールネジ４５に接続される。保持部昇降機構４により保持部７が昇降する際には、駆動部であるモータ４０が制御部３の制御によりボールネジ４５を回転し、ナット４６が固定された移動板４２がガイド部材４３に沿って鉛直方向に移動する。この結果、移動板４２に固定されたシャフト４１が鉛直方向に沿って移動し、シャフト４１に接続された保持部７が図１に示す半導体ウェハーＷの受渡位置と図５に示す半導体ウェハーＷの処理位置との間で滑らかに昇降する。   The motor 40 is installed on a fixed plate 44 attached to the lower end of the guide member 43, and is connected to the ball screw 45 via the timing belt 401. When the holding part 7 is raised and lowered by the holding part raising / lowering mechanism 4, the motor 40 as the driving part rotates the ball screw 45 under the control of the control part 3, and the moving plate 42 to which the nut 46 is fixed follows the guide member 43. Move vertically. As a result, the shaft 41 fixed to the moving plate 42 moves along the vertical direction, and the holding unit 7 connected to the shaft 41 moves between the delivery position of the semiconductor wafer W shown in FIG. 1 and the semiconductor wafer W shown in FIG. Move up and down smoothly between the processing positions.

移動板４２の上面には略半円筒状（円筒を長手方向に沿って半分に切断した形状）のメカストッパ４５１がボールネジ４５に沿うように立設されており、仮に何らかの異常により移動板４２が所定の上昇限界を超えて上昇しようとしても、メカストッパ４５１の上端がボールネジ４５の端部に設けられた端板４５２に突き当たることによって移動板４２の異常上昇が防止される。これにより、保持部７がチャンバー窓６１の下方の所定位置以上に上昇することはなく、保持部７とチャンバー窓６１との衝突が防止される。   On the upper surface of the moving plate 42, a mechanical stopper 451 having a substantially semi-cylindrical shape (a shape obtained by cutting the cylinder in half along the longitudinal direction) is provided so as to extend along the ball screw 45. If the upper limit of the mechanical stopper 451 is struck against the end plate 452 provided at the end of the ball screw 45, the moving plate 42 is prevented from rising abnormally. Thereby, the holding part 7 does not rise above a predetermined position below the chamber window 61, and the collision between the holding part 7 and the chamber window 61 is prevented.

また、保持部昇降機構４は、チャンバー６の内部のメンテナンスを行う際に保持部７を手動にて昇降させる手動昇降部４９を有する。手動昇降部４９はハンドル４９１および回転軸４９２を有し、ハンドル４９１を介して回転軸４９２を回転することより、タイミングベルト４９５を介して回転軸４９２に接続されるボールネジ４５を回転して保持部７の昇降を行うことができる。   The holding unit lifting mechanism 4 has a manual lifting unit 49 that manually lifts and lowers the holding unit 7 when performing maintenance inside the chamber 6. The manual elevating part 49 has a handle 491 and a rotating shaft 492. By rotating the rotating shaft 492 via the handle 491, the ball screw 45 connected to the rotating shaft 492 is rotated via the timing belt 495 to hold the holding part. 7 can be moved up and down.

チャンバー底部６２の下側には、シャフト４１の周囲を囲み下方へと伸びる伸縮自在のベローズ４７が設けられ、その上端はチャンバー底部６２の下面に接続される。一方、ベローズ４７の下端はベローズ下端板４７１に取り付けられている。べローズ下端板４７１は、鍔状部材４１１によってシャフト４１にネジ止めされて取り付けられている。保持部昇降機構４により保持部７がチャンバー底部６２に対して上昇する際にはベローズ４７が収縮され、下降する際にはべローズ４７が伸張される。そして、保持部７が昇降する際にも、ベローズ４７が伸縮することによって熱処理空間６５内の気密状態が維持される。   A telescopic bellows 47 that surrounds the shaft 41 and extends downward is provided below the chamber bottom 62, and its upper end is connected to the lower surface of the chamber bottom 62. On the other hand, the lower end of the bellows 47 is attached to the bellows lower end plate 471. The bellows lower end plate 471 is attached by being screwed to the shaft 41 by a flange-shaped member 411. The bellows 47 is contracted when the holding portion 7 is raised with respect to the chamber bottom 62 by the holding portion lifting mechanism 4, and the bellows 47 is expanded when the holding portion 7 is lowered. When the holding unit 7 moves up and down, the airtight state in the heat treatment space 65 is maintained by the expansion and contraction of the bellows 47.

図３は、保持部７の構成を示す断面図である。保持部７は、半導体ウェハーＷを予備加熱（いわゆるアシスト加熱）するホットプレート（加熱プレート）７１、および、ホットプレート７１の上面（保持部７が半導体ウェハーＷを保持する側の面）に設置されるサセプタ７２を有する。保持部７の下面には、既述のように保持部７を昇降するシャフト４１が接続される。サセプタ７２は石英（あるいは、窒化アルミニウム（ＡＩＮ）等であってもよい）により形成され、その上面には半導体ウェハーＷの位置ずれを防止するピン７５が設けられる。サセプタ７２は、その下面をホットプレート７１の上面に面接触させてホットプレート７１上に設置される。これにより、サセプタ７２は、ホットプレート７１からの熱エネルギーを拡散してサセプタ７２上面に載置された半導体ウェハーＷに伝達するとともに、メンテナンス時にはホットプレート７１から取り外して洗浄可能とされる。   FIG. 3 is a cross-sectional view showing the configuration of the holding unit 7. The holding unit 7 is installed on a hot plate (heating plate) 71 that preheats the semiconductor wafer W (so-called assist heating), and an upper surface of the hot plate 71 (a surface on the side where the holding unit 7 holds the semiconductor wafer W). The susceptor 72 is provided. As described above, the shaft 41 that moves up and down the holding unit 7 is connected to the lower surface of the holding unit 7. The susceptor 72 is made of quartz (or may be aluminum nitride (AIN) or the like), and a pin 75 for preventing displacement of the semiconductor wafer W is provided on the upper surface thereof. The susceptor 72 is installed on the hot plate 71 with its lower surface in surface contact with the upper surface of the hot plate 71. Thus, the susceptor 72 diffuses the thermal energy from the hot plate 71 and transmits it to the semiconductor wafer W placed on the upper surface of the susceptor 72, and can be removed from the hot plate 71 and cleaned during maintenance.

ホットプレート７１は、ステンレススチール製の上部プレート７３および下部プレート７４にて構成される。上部プレート７３と下部プレート７４との間には、ホットプレート７１を加熱するニクロム線等の抵抗加熱線７６が配設され、導電性のニッケル（Ｎｉ）ロウが充填されて封止されている。また、上部プレート７３および下部プレート７４の端部はロウ付けにより接着されている。   The hot plate 71 includes an upper plate 73 and a lower plate 74 made of stainless steel. A resistance heating wire 76 such as a nichrome wire for heating the hot plate 71 is disposed between the upper plate 73 and the lower plate 74, and is filled with a conductive nickel (Ni) solder and sealed. The end portions of the upper plate 73 and the lower plate 74 are bonded by brazing.

図４は、ホットプレート７１を示す平面図である。図４に示すように、ホットプレート７１は、保持される半導体ウェハーＷと対向する領域の中央部に同心円状に配置される円板状のゾーン７１１および円環状のゾーン７１２、並びに、ゾーン７１２の周囲の略円環状の領域を周方向に４等分割した４つのゾーン７１３〜７１６を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート７１には、支持ピン７０が挿通される３つの貫通孔７７が、ゾーン７１１とゾーン７１２との隙間の周上に１２０°毎に設けられる。   FIG. 4 is a plan view showing the hot plate 71. As shown in FIG. 4, the hot plate 71 includes a disc-shaped zone 711 and an annular zone 712 that are concentrically arranged in a central portion of a region facing the held semiconductor wafer W, and a zone 712. There are four zones 713 to 716 obtained by equally dividing a peripheral substantially annular region into four equal parts in the circumferential direction, and a slight gap is formed between the zones. The hot plate 71 is provided with three through holes 77 through which the support pins 70 are inserted, every 120 ° on the circumference of the gap between the zone 711 and the zone 712.

６つのゾーン７１１〜７１６のそれぞれには、相互に独立した抵抗加熱線７６が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部７に保持された半導体ウェハーＷは、６つのゾーン７１１〜７１６に内蔵されたヒータにより加熱される。また、ゾーン７１１〜７１６のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ７１０が設けられている。各センサ７１０は略円筒状のシャフト４１の内部を通り制御部３に接続される。   In each of the six zones 711 to 716, heaters are individually formed so that mutually independent resistance heating wires 76 circulate, and each zone is individually formed by a heater built in each zone. Heated. The semiconductor wafer W held by the holding unit 7 is heated by heaters built in the six zones 711 to 716. Each of the zones 711 to 716 is provided with a sensor 710 that measures the temperature of each zone using a thermocouple. Each sensor 710 passes through the inside of a substantially cylindrical shaft 41 and is connected to the control unit 3.

ホットプレート７１が加熱される際には、センサ７１０により計測される６つのゾーン７１１〜７１６のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線７６への電力供給量が制御部３により制御される。制御部３による各ゾーンの温度制御はＰＩＤ(Proportional,Integral,Derivative)制御により行われる。ホットプレート７１では、半導体ウェハーＷの熱処理（複数の半導体ウェハーＷを連続的に処理する場合は、全ての半導体ウェハーＷの熱処理）が終了するまでゾーン７１１〜７１６のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線７６への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。   When the hot plate 71 is heated, the resistance heating wire disposed in each zone is set so that the temperature of each of the six zones 711 to 716 measured by the sensor 710 becomes a predetermined temperature. The amount of power supplied to 76 is controlled by the control unit 3. The temperature control of each zone by the control unit 3 is performed by PID (Proportional, Integral, Derivative) control. In the hot plate 71, the temperature of each of the zones 711 to 716 is continuously measured until the heat treatment of the semiconductor wafer W (when plural semiconductor wafers W are continuously processed, the heat treatment of all the semiconductor wafers W) is completed. Then, the power supply amount to the resistance heating wire 76 disposed in each zone is individually controlled, that is, the temperature of the heater built in each zone is individually controlled, and the temperature of each zone becomes the set temperature. Maintained. The set temperature of each zone can be changed by an offset value set individually from the reference temperature.

６つのゾーン７１１〜７１６にそれぞれ配設される抵抗加熱線７６は、シャフト４１の内部を通る電力線を介して電力供給源（図示省略）に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア（マグネシウム酸化物）等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト４１の内部は大気開放されている。   The resistance heating wires 76 respectively disposed in the six zones 711 to 716 are connected to a power supply source (not shown) via a power line passing through the inside of the shaft 41. On the way from the power supply source to each zone, the power lines from the power supply source are arranged so as to be electrically insulated from each other inside a stainless tube filled with an insulator such as magnesia (magnesium oxide). The The interior of the shaft 41 is open to the atmosphere.

次に、ランプハウス５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、ランプハウス５の筐体５１の底部にはランプ光放射窓５３が装着されている。ランプハウス５の床部を構成するランプ光放射窓５３は、石英により形成された板状部材である。ランプハウス５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３がチャンバー窓６１と相対向することとなる。ランプハウス５は、チャンバー６内にて保持部７に保持される半導体ウェハーＷにランプ光放射窓５３およびチャンバー窓６１を介してフラッシュランプＦＬから光を照射することにより半導体ウェハーＷを加熱する。   Next, the lamp house 5 includes a light source composed of a plurality of (30 in this embodiment) xenon flash lamps FL inside the housing 51, and a reflector 52 provided so as to cover the light source, It is configured with. A lamp light emission window 53 is attached to the bottom of the casing 51 of the lamp house 5. The lamp light radiation window 53 constituting the floor of the lamp house 5 is a plate-like member made of quartz. By installing the lamp house 5 above the chamber 6, the lamp light emission window 53 faces the chamber window 61. The lamp house 5 heats the semiconductor wafer W by irradiating the semiconductor wafer W held by the holding unit 7 in the chamber 6 with light from the flash lamp FL through the lamp light emission window 53 and the chamber window 61.

複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。   Each of the plurality of flash lamps FL is a rod-shaped lamp having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.

図６は、フラッシュランプＦＬの駆動回路を示す図である。同図に示すように、コンデンサ９３と、コイル９４と、フラッシュランプＦＬと、スイッチング素子９６とが直列に接続されている。フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサ９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。また、トリガー電極９１にはトリガー回路９７から電圧を印加することができる。トリガー回路９７がトリガー電極９１に電圧を印加するタイミングは制御部３によって制御される。   FIG. 6 is a diagram showing a driving circuit for the flash lamp FL. As shown in the figure, a capacitor 93, a coil 94, a flash lamp FL, and a switching element 96 are connected in series. The flash lamp FL includes a rod-shaped glass tube (discharge tube) 92 in which xenon gas is sealed and an anode and a cathode are disposed at both ends thereof, and a trigger electrode provided on the outer peripheral surface of the glass tube 92. 91. A predetermined voltage is applied to the capacitor 93 by the power supply unit 95, and a charge corresponding to the applied voltage is charged. A voltage can be applied from the trigger circuit 97 to the trigger electrode 91. The timing at which the trigger circuit 97 applies a voltage to the trigger electrode 91 is controlled by the control unit 3.

本実施の形態では、スイッチング素子９６として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ；Insulated gate bipolar transistor）を用いている。ＩＧＢＴは、ゲート部にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。スイッチング素子９６のゲートには制御部３のパルス発生器３１からパルス信号が印加される。   In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as the switching element 96. The IGBT is a bipolar transistor in which a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is incorporated in a gate portion, and is a switching element suitable for handling high power. A pulse signal is applied from the pulse generator 31 of the control unit 3 to the gate of the switching element 96.

コンデンサ９３が充電された状態でスイッチング素子９６のゲートにパルスが出力されてガラス管９２の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガー回路９７がトリガー電極９１に電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管９２内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。   Even if a pulse is output to the gate of the switching element 96 and the high voltage is applied to both end electrodes of the glass tube 92 with the capacitor 93 being charged, the xenon gas is electrically an insulator. In this state, electricity does not flow in the glass tube 92. However, when the trigger circuit 97 applies a voltage to the trigger electrode 91 to break the insulation, an electric current instantaneously flows in the glass tube 92 due to the discharge between the two end electrodes, and the excitation of the xenon atoms or molecules at that time Light is emitted.

また、図１のリフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射された光を保持部７の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ５２の表面が完全な鏡面であると、複数のフラッシュランプＦＬからの反射光の強度に規則パターンが生じて半導体ウェハーＷの表面温度分布の均一性が低下するためである。   Further, the reflector 52 of FIG. 1 is provided above the plurality of flash lamps FL so as to cover all of them. The basic function of the reflector 52 is to reflect the light emitted from the plurality of flash lamps FL toward the holding unit 7. The reflector 52 is formed of an aluminum alloy plate, and the surface (the surface facing the flash lamp FL) is roughened by blasting to exhibit a satin pattern. The roughening process is performed when the surface of the reflector 52 is a perfect mirror surface, and a regular pattern is generated in the intensity of the reflected light from the plurality of flash lamps FL, so that the surface temperature distribution of the semiconductor wafer W is obtained. This is because the uniformity of the is reduced.

制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行うＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。また、制御部３は、パルス発生器３１および波形設定部３２を備えるとともに、入力部３３に接続されている。入力部３３としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部３３からの入力内容に基づいて波形設定部３２がパルス信号の波形を設定し、その波形に従ってパルス発生器３１がパルス信号を発生する。   The control unit 3 controls the various operation mechanisms provided in the heat treatment apparatus 1. The configuration of the control unit 3 as hardware is the same as that of a general computer. That is, the control unit 3 stores a CPU that performs various arithmetic processes, a ROM that is a read-only memory that stores basic programs, a RAM that is a readable and writable memory that stores various information, control software, data, and the like. It is configured with a magnetic disk. The control unit 3 includes a pulse generator 31 and a waveform setting unit 32 and is connected to the input unit 33. As the input unit 33, various known input devices such as a keyboard, a mouse, and a touch panel can be employed. The waveform setting unit 32 sets the waveform of the pulse signal based on the input content from the input unit 33, and the pulse generator 31 generates the pulse signal according to the waveform.

上記の構成以外にも熱処理装置１は、半導体ウェハーＷの熱処理時にフラッシュランプＦＬおよびホットプレート７１から発生する熱エネルギーによるチャンバー６およびランプハウス５の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６のチャンバー側部６３およびチャンバー底部６２には水冷管（図示省略）が設けられている。また、ランプハウス５は、内部に気体流を形成して排熱するための気体供給管５５および排気管５６が設けられて空冷構造とされている（図１，５参照）。また、チャンバー窓６１とランプ光放射窓５３との間隙にも空気が供給され、ランプハウス５およびチャンバー窓６１を冷却する。   In addition to the above configuration, the heat treatment apparatus 1 is used for various cooling purposes in order to prevent excessive temperature rise of the chamber 6 and the lamp house 5 due to the heat energy generated from the flash lamp FL and the hot plate 71 during the heat treatment of the semiconductor wafer W. It has the structure of For example, water-cooled tubes (not shown) are provided on the chamber side 63 and the chamber bottom 62 of the chamber 6. The lamp house 5 has an air cooling structure provided with a gas supply pipe 55 and an exhaust pipe 56 for exhausting heat by forming a gas flow therein (see FIGS. 1 and 5). Air is also supplied to the gap between the chamber window 61 and the lamp light emission window 53 to cool the lamp house 5 and the chamber window 61.

次に、熱処理装置１における半導体ウェハーＷの処理手順について説明する。ここで処理対象となる半導体ウェハーＷはイオン注入法により不純物（イオン）が添加された半導体基板である。図７は、熱処理装置１での処理対象となる半導体ウェハーＷに形成された素子の構造を示す図である。シリコン基板１１にはソース・ドレイン領域１２とエクステンション領域１３とが形成されるとともに、その上面にはゲート電極１５が設けられる。エクステンション領域１３はソース・ドレイン領域１２とチャネルとの電気的接続部である。金属のゲート電極１５はゲート絶縁膜１４を介してシリコン基板１１上に設けられており、その測方にはセラミックスのサイドウォール１６が形成される。ソース・ドレイン領域１２およびエクステンション領域１３にはイオン注入法によって不純物が導入されており、その不純物の活性化が熱処理装置１による光照射加熱処理（アニール）により実行される。以下に説明する熱処理装置１の処理手順は、制御部３が熱処理装置１の各動作機構を制御することにより進行する。   Next, a processing procedure for the semiconductor wafer W in the heat treatment apparatus 1 will be described. The semiconductor wafer W to be processed here is a semiconductor substrate to which impurities (ions) are added by an ion implantation method. FIG. 7 is a view showing the structure of elements formed on the semiconductor wafer W to be processed in the heat treatment apparatus 1. A source / drain region 12 and an extension region 13 are formed on the silicon substrate 11, and a gate electrode 15 is provided on the upper surface thereof. The extension region 13 is an electrical connection between the source / drain region 12 and the channel. A metal gate electrode 15 is provided on the silicon substrate 11 via a gate insulating film 14, and a ceramic side wall 16 is formed for the measurement. Impurities are introduced into the source / drain regions 12 and the extension regions 13 by an ion implantation method, and the activation of the impurities is performed by light irradiation heat treatment (annealing) by the heat treatment apparatus 1. The processing procedure of the heat treatment apparatus 1 described below proceeds by the control unit 3 controlling each operation mechanism of the heat treatment apparatus 1.

まず、保持部７が図５に示す処理位置から図１に示す受渡位置に下降する。「処理位置」とは、フラッシュランプＦＬから半導体ウェハーＷに光照射が行われるときの保持部７の位置であり、図５に示す保持部７のチャンバー６内における位置である。また、「受渡位置」とは、チャンバー６に半導体ウェハーＷの搬出入が行われるときの保持部７の位置であり、図１に示す保持部７のチャンバー６内における位置である。熱処理装置１における保持部７の基準位置は処理位置であり、処理前にあっては保持部７は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図１に示すように、保持部７が受渡位置にまで下降するとチャンバー底部６２に近接し、支持ピン７０の先端が保持部７を貫通して保持部７の上方に突出する。   First, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. The “processing position” is the position of the holding unit 7 when the semiconductor wafer W is irradiated with light from the flash lamp FL, and is the position in the chamber 6 of the holding unit 7 shown in FIG. Further, the “delivery position” is the position of the holding unit 7 when the semiconductor wafer W is carried in and out of the chamber 6, and is the position of the holding unit 7 shown in FIG. The reference position of the holding unit 7 in the heat treatment apparatus 1 is the processing position. Before the processing, the holding unit 7 is located at the processing position, and this is lowered to the delivery position at the start of processing. As shown in FIG. 1, when the holding portion 7 is lowered to the delivery position, the holding portion 7 comes close to the chamber bottom portion 62, and the tip of the support pin 70 penetrates the holding portion 7 and protrudes above the holding portion 7.

次に、保持部７が受渡位置に下降したときに、弁８２および弁８７が開かれてチャンバー６の熱処理空間６５内に常温の窒素ガスが導入される。続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介して半導体ウェハーＷがチャンバー６内に搬入され、複数の支持ピン７０上に載置される。   Next, when the holding unit 7 is lowered to the delivery position, the valve 82 and the valve 87 are opened, and normal temperature nitrogen gas is introduced into the heat treatment space 65 of the chamber 6. Subsequently, the gate valve 185 is opened to open the transfer opening 66, and the semiconductor wafer W is loaded into the chamber 6 through the transfer opening 66 by the transfer robot outside the apparatus and placed on the plurality of support pins 70. Is done.

半導体ウェハーＷの搬入時におけるチャンバー６への窒素ガスのパージ量は約４０リットル／分とされ、供給された窒素ガスはチャンバー６内においてガス導入バッファ８３から図２中に示す矢印ＡＲ４の方向へと流れ、図１に示す排出路８６および弁８７を介してユーティリティ排気により排気される。また、チャンバー６に供給された窒素ガスの一部は、べローズ４７の内側に設けられる排出口（図示省略）からも排出される。なお、以下で説明する各ステップにおいて、チャンバー６には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーＷの処理工程に合わせて様々に変更される。   The purge amount of nitrogen gas into the chamber 6 when the semiconductor wafer W is loaded is about 40 liters / minute, and the supplied nitrogen gas is moved from the gas introduction buffer 83 in the direction of the arrow AR4 shown in FIG. Then, the exhaust gas is exhausted by utility exhaust via the discharge path 86 and the valve 87 shown in FIG. A part of the nitrogen gas supplied to the chamber 6 is also discharged from an outlet (not shown) provided inside the bellows 47. In each step described below, nitrogen gas is continuously supplied to and exhausted from the chamber 6, and the supply amount of the nitrogen gas is variously changed according to the processing process of the semiconductor wafer W.

半導体ウェハーＷがチャンバー６内に搬入されると、ゲートバルブ１８５により搬送開口部６６が閉鎖される。そして、保持部昇降機構４により保持部７が受渡位置からチャンバー窓６１に近接した処理位置にまで上昇する。保持部７が受渡位置から上昇する過程において、半導体ウェハーＷは支持ピン７０から保持部７のサセプタ７２へと渡され、サセプタ７２の上面に載置・保持される。保持部７が処理位置にまで上昇するとサセプタ７２に保持された半導体ウェハーＷも処理位置に保持されることとなる。   When the semiconductor wafer W is loaded into the chamber 6, the transfer opening 66 is closed by the gate valve 185. The holding unit lifting mechanism 4 raises the holding unit 7 from the delivery position to a processing position close to the chamber window 61. In the process in which the holding unit 7 is lifted from the delivery position, the semiconductor wafer W is transferred from the support pins 70 to the susceptor 72 of the holding unit 7 and is placed and held on the upper surface of the susceptor 72. When the holding unit 7 is raised to the processing position, the semiconductor wafer W held by the susceptor 72 is also held at the processing position.

ホットプレート７１の６つのゾーン７１１〜７１６のそれぞれは、各ゾーンの内部（上部プレート７３と下部プレート７４との間）に個別に内蔵されたヒータ（抵抗加熱線７６）により所定の温度まで加熱されている。保持部７が処理位置まで上昇して半導体ウェハーＷが保持部７と接触することにより、その半導体ウェハーＷはホットプレート７１に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。   Each of the six zones 711 to 716 of the hot plate 71 is heated to a predetermined temperature by a heater (resistive heating wire 76) individually incorporated in each zone (between the upper plate 73 and the lower plate 74). ing. When the holding unit 7 rises to the processing position and the semiconductor wafer W comes into contact with the holding unit 7, the semiconductor wafer W is preheated by the heater built in the hot plate 71 and the temperature gradually rises.

図８は、予備加熱が開始されてからの半導体ウェハーＷの表面温度の変化を示す図である。処理位置にて時間ｔｐの予備加熱が行われ、半導体ウェハーＷの温度が予め設定された予備加熱温度Ｔ１まで上昇する。予備加熱温度Ｔ１は、半導体ウェハーＷに添加された不純物が熱により拡散する恐れのない、２００℃ないし８００℃程度、好ましくは３５０℃ないし６００℃程度とされる（本実施の形態では６００℃）。また、半導体ウェハーＷの予備加熱を行う時間ｔｐは、約３秒〜２００秒とされる（本実施の形態では６０秒）。なお、保持部７とチャンバー窓６１との間の距離は、保持部昇降機構４のモータ４０の回転量を制御することにより任意に調整することが可能とされている。   FIG. 8 is a diagram showing a change in the surface temperature of the semiconductor wafer W since the preheating is started. Preheating is performed for a time tp at the processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 800 ° C., preferably about 350 ° C. to 600 ° C. (in this embodiment, 600 ° C.) at which impurities added to the semiconductor wafer W are not likely to diffuse due to heat. . The time tp for preheating the semiconductor wafer W is about 3 seconds to 200 seconds (60 seconds in the present embodiment). The distance between the holding unit 7 and the chamber window 61 can be arbitrarily adjusted by controlling the rotation amount of the motor 40 of the holding unit lifting mechanism 4.

時間ｔｐの予備加熱時間が経過した後、時刻ＡにてフラッシュランプＦＬによる半導体ウェハーＷの光照射加熱が開始される。フラッシュランプＦＬからの光照射を行うに際しては、予め電源ユニット９５によってコンデンサ９３に電荷を蓄積しておく。そして、コンデンサ９３に電荷が蓄積された状態にて、制御部３のパルス発生器３１からスイッチング素子９６にパルス信号を出力する。   After the preheating time of time tp has elapsed, light irradiation heating of the semiconductor wafer W by the flash lamp FL is started at time A. When irradiating light from the flash lamp FL, charges are accumulated in the capacitor 93 by the power supply unit 95 in advance. Then, a pulse signal is output from the pulse generator 31 of the control unit 3 to the switching element 96 in a state where charges are accumulated in the capacitor 93.

図９は、パルス信号の波形と回路に流れる電流との相関の一例を示す図である。ここでは、図９（ａ）に示すような波形のパルス信号がパルス発生器３１から出力される。パルス信号の波形は、入力部３３からパルスの立ち上がっている時間（オン時間）とパルス間のスペース時間（オフ時間）とを順次設定したレシピを入力することによって規定することができる。このようなレシピをオペレータが入力部３３から制御部３に入力すると、制御部３の波形設定部３２は図９（ａ）に示すようなパルス波形を設定する。図９（ａ）に示すパルス波形においては、まず最初に比較的長い単一のパルスＰＡが設定され、それに続いて比較的短い複数のパルスＰＢが設定される。さらに、続いて比較的長い単一のパルスＰＣが設定され、その後に比較的短い複数のパルスＰＤが設定されている。そして、波形設定部３２によって設定されたパルス波形に従ってパルス発生器３１がパルス信号を出力する。その結果、スイッチング素子９６のゲートには図９（ａ）のような波形のパルス信号が印加され、スイッチング素子９６のオンオフ駆動が制御されることとなる。   FIG. 9 is a diagram illustrating an example of the correlation between the waveform of the pulse signal and the current flowing through the circuit. Here, a pulse signal having a waveform as shown in FIG. 9A is output from the pulse generator 31. The waveform of the pulse signal can be defined by inputting a recipe in which a pulse rising time (on time) and a space time between pulses (off time) are sequentially set from the input unit 33. When the operator inputs such a recipe from the input unit 33 to the control unit 3, the waveform setting unit 32 of the control unit 3 sets a pulse waveform as shown in FIG. In the pulse waveform shown in FIG. 9A, a relatively long single pulse PA is first set, and then a plurality of relatively short pulses PB are set. Subsequently, a relatively long single pulse PC is set, and thereafter a plurality of relatively short pulses PD are set. Then, the pulse generator 31 outputs a pulse signal according to the pulse waveform set by the waveform setting unit 32. As a result, a pulse signal having a waveform as shown in FIG. 9A is applied to the gate of the switching element 96, and the on / off driving of the switching element 96 is controlled.

また、パルス発生器３１から出力するパルス信号がオンになるタイミングと同期して制御部３がトリガー回路９７を制御してトリガー電極９１に電圧を印加する。これにより、スイッチング素子９６のゲートに入力されるパルス信号がオンのときにはガラス管９２内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。制御部３からスイッチング素子９６のゲートに図９（ａ）の波形のパルス信号を出力するとともに、該パルス信号がオンになるタイミングと同期してトリガー電極９１に電圧を印加することにより、フラッシュランプＦＬを含む回路中に図９（ｂ）に示すような波形の電流が流れる。すなわち、スイッチング素子９６のゲートに入力されるパルス信号がオンのときにはフラッシュランプＦＬのガラス管９２内に流れる電流値が増加し、オフのときには電流値が減少する。なお、各パルスに対応する個々の電流波形はコイル９４の定数によって規定される。   In addition, the control unit 3 controls the trigger circuit 97 and applies a voltage to the trigger electrode 91 in synchronization with the timing when the pulse signal output from the pulse generator 31 is turned on. Thus, when the pulse signal input to the gate of the switching element 96 is on, a current always flows between the two end electrodes in the glass tube 92, and light is emitted by excitation of the xenon atoms or molecules at that time. The control unit 3 outputs a pulse signal having the waveform of FIG. 9A to the gate of the switching element 96 and applies a voltage to the trigger electrode 91 in synchronization with the timing when the pulse signal is turned on. A current having a waveform as shown in FIG. 9B flows in a circuit including FL. That is, the value of the current flowing in the glass tube 92 of the flash lamp FL increases when the pulse signal input to the gate of the switching element 96 is on, and the current value decreases when the pulse signal is off. Each current waveform corresponding to each pulse is defined by a constant of the coil 94.

図９（ｂ）に示すような波形の電流が流れてフラッシュランプＦＬが発光する。フラッシュランプＦＬの発光出力は、フラッシュランプＦＬに流れる電流にほぼ比例する。従って、フラッシュランプＦＬの発光出力の出力波形（プロファイル）は図１０に示すようなパターンとなる。図１０に示す如きフラッシュランプＦＬからの出力波形にて、処理位置の保持部７に保持された半導体ウェハーＷに光照射が行われる。   A current having a waveform as shown in FIG. 9B flows, and the flash lamp FL emits light. The light emission output of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. Therefore, the output waveform (profile) of the light emission output of the flash lamp FL has a pattern as shown in FIG. With the output waveform from the flash lamp FL as shown in FIG. 10, the semiconductor wafer W held by the processing position holding unit 7 is irradiated with light.

従来のように、スイッチング素子９６を使用することなくフラッシュランプＦＬを発光させた場合には、コンデンサ９３に蓄積されていた電荷が１回の発光で消費され、フラッシュランプＦＬからの出力波形は幅が０．１ミリセカンドないし１０ミリセカンド程度のシングルパルスとなる。これに対して、本実施の形態のように、回路中にスイッチング素子９６を接続してそのゲートに図９（ａ）のようなパルス信号を出力することにより、いわばフラッシュランプＦＬの発光がチョッパ制御されることとなり、コンデンサ９３に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプＦＬが点滅を繰り返す。なお、図９に示すように、電流値が完全に”０”になる前に次のパルスがスイッチング素子９６のゲートに印加されて電流値が再度増加するため、フラッシュランプＦＬが点滅を繰り返している間も発光出力が完全に”０”になるものではない。   When the flash lamp FL is caused to emit light without using the switching element 96 as in the prior art, the charge accumulated in the capacitor 93 is consumed by one light emission, and the output waveform from the flash lamp FL has a width. Becomes a single pulse of about 0.1 to 10 milliseconds. On the other hand, as in the present embodiment, the switching element 96 is connected in the circuit and the pulse signal as shown in FIG. As a result, the electric charge accumulated in the capacitor 93 is divided and consumed, and the flash lamp FL repeatedly blinks in a very short time. As shown in FIG. 9, since the next pulse is applied to the gate of the switching element 96 before the current value completely becomes “0” and the current value increases again, the flash lamp FL repeatedly blinks. The light emission output does not become “0” completely during the period.

図１０に示す如き光の出力波形は、３段階の光照射を行っているものとみなすことができる。すなわち、比較的小さくフラットな出力波形にて半導体ウェハーＷに光照射を行う第１の光照射と、比較的大きなピークを有する出力波形にて半導体ウェハーＷに光照射を行う第２の光照射と、そのピークが過ぎた後に再度比較的小さなフラットな出力波形にて半導体ウェハーＷに追加の光照射を行う第３の光照射と、によって構成される３段照射を行っている。   The output waveform of light as shown in FIG. 10 can be regarded as performing three levels of light irradiation. That is, the first light irradiation for irradiating the semiconductor wafer W with a relatively small and flat output waveform, and the second light irradiation for irradiating the semiconductor wafer W with an output waveform having a relatively large peak, Then, after the peak has passed, three-stage irradiation is performed, which is constituted by the third light irradiation for performing additional light irradiation on the semiconductor wafer W again with a relatively small flat output waveform.

より詳細に述べれば、まずパルス発生器３１がスイッチング素子９６のゲートに比較的長いパルスＰＡを出力することによって、スイッチング素子９６が継続してオン状態となってフラッシュランプＦＬを含む回路に流れる電流、すなわちフラッシュランプＦＬからの発光出力が目標値Ｌ１まで増大する。続いて、パルス発生器３１がスイッチング素子９６のゲートに比較的短い複数のパルスＰＢを断続的に出力することによって、スイッチング素子９６がオンオフを繰り返してフラッシュランプＦＬを含む回路に平均値がほぼ一定となる図９（ｂ）前半に示すようなのこぎり波形の電流が流れる。その結果、図１０の前半に示すような平均値が発光出力Ｌ１（第１の発光出力）となる概ねフラットな出力波形にてフラッシュランプＦＬが発光する。この段階までが第１の光照射である。すなわち、第１の光照射は、フラッシュランプＦＬからの発光出力が目標値Ｌ１まで増大する過程の照射と、平均値が発光出力Ｌ１を維持する第１定出力照射と、を含む。   More specifically, first, the pulse generator 31 outputs a relatively long pulse PA to the gate of the switching element 96, so that the switching element 96 is continuously turned on and the current flowing through the circuit including the flash lamp FL. That is, the light emission output from the flash lamp FL increases to the target value L1. Subsequently, when the pulse generator 31 intermittently outputs a plurality of relatively short pulses PB to the gate of the switching element 96, the switching element 96 is repeatedly turned on and off, and the average value is substantially constant in the circuit including the flash lamp FL. A current having a sawtooth waveform as shown in the first half of FIG. As a result, the flash lamp FL emits light with a substantially flat output waveform in which the average value as shown in the first half of FIG. 10 becomes the light emission output L1 (first light emission output). Up to this stage is the first light irradiation. That is, the first light irradiation includes irradiation in a process in which the light emission output from the flash lamp FL increases to the target value L1, and first constant output irradiation in which the average value maintains the light emission output L1.

第１定出力照射での発光出力は、平均値が発光出力Ｌ１であって発光出力Ｌ１から±３０％以内の変動幅の範囲内に収まる。また、第１定出力照射の光照射時間ｔ１は５ミリセカンド以上１００ミリセカンド以下である。   The light emission output in the first constant output irradiation has an average value of the light emission output L1 and falls within a range of fluctuation within ± 30% from the light emission output L1. Further, the light irradiation time t1 of the first constant output irradiation is not less than 5 milliseconds and not more than 100 milliseconds.

次に、パルス発生器３１がスイッチング素子９６のゲートに比較的長い単一のパルスＰＣを出力することによって、スイッチング素子９６が暫時オン状態を維持した後にオフとなり、フラッシュランプＦＬを含む回路に図９（ｂ）の中程に示すようなピークを有する波形の電流が流れる。その結果、図１０に示すような、ピークの値が発光出力Ｌ１および第１の光照射における発光出力の最大値よりも大きな発光出力Ｌ２（第２の発光出力）となる出力波形にてフラッシュランプＦＬが発光して半導体ウェハーＷに第２の光照射が行われる。第２の光照射の光照射時間ｔ２は１ミリセカンド以上５ミリセカンド以下である。   Next, the pulse generator 31 outputs a relatively long single pulse PC to the gate of the switching element 96, so that the switching element 96 is turned off after maintaining the ON state for a while, and the circuit including the flash lamp FL is shown in FIG. A current having a waveform having a peak as shown in the middle of 9 (b) flows. As a result, as shown in FIG. 10, the flash lamp has an output waveform in which the peak value becomes the light emission output L1 and the light emission output L2 (second light emission output) larger than the maximum value of the light emission output in the first light irradiation. FL emits light and the semiconductor wafer W is irradiated with the second light. The light irradiation time t2 of the second light irradiation is not less than 1 millisecond and not more than 5 milliseconds.

続いて、第２の光照射のピークが過ぎた後、パルス発生器３１がスイッチング素子９６のゲートに比較的短い複数のパルスＰＤを断続的に出力することによって、スイッチング素子９６がオンオフを繰り返してフラッシュランプＦＬを含む回路に平均値がほぼ一定となる図９（ｂ）後半に示すようなのこぎり波形の電流が流れる。その結果、図１０の後半に示すような平均値が発光出力Ｌ３（第３の発光出力）となる概ねフラットな出力波形にてフラッシュランプＦＬが発光する。そして、複数のパルスＰＤの出力が完全に終了した後、スイッチング素子９６が継続してオフ状態となり、発光出力が急速に低下してフラッシュランプＦＬが完全に消灯する。ピークを過ぎた後、フラッシュランプＦＬが完全に消灯するまでが第３の光照射である。すなわち、第３の光照射は、平均値が発光出力Ｌ３を維持する第２定出力照射と、フラッシュランプＦＬが発光出力Ｌ３から完全に消灯するまでの照射と、を含む。   Subsequently, after the second light irradiation peak has passed, the pulse generator 31 intermittently outputs a plurality of relatively short pulses PD to the gate of the switching element 96, whereby the switching element 96 is repeatedly turned on and off. A current having a sawtooth waveform as shown in the latter half of FIG. 9B flows through the circuit including the flash lamp FL, the average value of which is substantially constant. As a result, the flash lamp FL emits light with a substantially flat output waveform in which the average value as shown in the second half of FIG. 10 becomes the light emission output L3 (third light emission output). Then, after the output of the plurality of pulses PD is completely completed, the switching element 96 is continuously turned off, the light emission output is rapidly reduced, and the flash lamp FL is completely turned off. After passing the peak, the third light irradiation is until the flash lamp FL is completely turned off. That is, the third light irradiation includes second constant output irradiation whose average value maintains the light emission output L3 and irradiation until the flash lamp FL is completely extinguished from the light emission output L3.

第２定出力照射での発光出力は、平均値が発光出力Ｌ３であって発光出力Ｌ３から±３０％以内の変動幅の範囲内に収まる。また、第２定出力照射の光照射時間ｔ３は５ミリセカンド以上１００ミリセカンド以下である。なお、本実施形態においては第３の光照射の発光出力Ｌ３は第１の光照射の発光出力Ｌ１と等しく、よって第２の光照射の発光出力Ｌ２よりも小さい。また、１回の加熱処理におけるフラッシュランプＦＬの光照射の総時間、つまり第１の光照射での光照射時間、第２の光照射での光照射時間および第３の光照射での光照射時間の合計は１秒以下である。   The light emission output in the second constant output irradiation has an average value of the light emission output L3 and falls within a range of fluctuation within ± 30% from the light emission output L3. Further, the light irradiation time t3 of the second constant output irradiation is not less than 5 milliseconds and not more than 100 milliseconds. In the present embodiment, the light output L3 of the third light irradiation is equal to the light output L1 of the first light irradiation, and is therefore smaller than the light output L2 of the second light irradiation. Also, the total light irradiation time of the flash lamp FL in one heat treatment, that is, the light irradiation time in the first light irradiation, the light irradiation time in the second light irradiation, and the light irradiation in the third light irradiation. The total time is less than 1 second.

図１０に示すような３段階の光照射を行うことによって、半導体ウェハーＷの表面温度は予備加熱温度Ｔ１から処理温度Ｔ２にまで昇温される（図８参照）。より詳細には、最初の第１の光照射において、平均値が発光出力Ｌ１であって発光出力Ｌ１から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第１定出力照射を半導体ウェハーＷに行うことにより、半導体ウェハーＷが予熱されて予備加熱温度Ｔ１からある程度昇温する。これによって、続く第２の光照射での瞬間的な昇温幅が少なくなり、半導体ウェハーＷに与える熱的ダメージを低減して割れを防止できるとともに、第２の光照射での不純物活性化効率を向上させることができる。   By performing light irradiation in three stages as shown in FIG. 10, the surface temperature of the semiconductor wafer W is raised from the preheating temperature T1 to the processing temperature T2 (see FIG. 8). More specifically, in the first first light irradiation, the average value is the light emission output L1, and the light emission output is maintained within 5 milliseconds to 100 milliseconds within a range of fluctuation within ± 30% from the light emission output L1. By performing the first constant power irradiation to the semiconductor wafer W, the semiconductor wafer W is preheated and raised to some extent from the preheating temperature T1. As a result, the instantaneous temperature rise in the subsequent second light irradiation is reduced, the thermal damage given to the semiconductor wafer W can be reduced to prevent cracking, and the impurity activation efficiency in the second light irradiation. Can be improved.

次に、第２の光照射において、ピークの値が発光出力Ｌ２となる出力波形にて半導体ウェハーＷに光照射を行うことによって、半導体ウェハーＷの表面温度が目標とする処理温度Ｔ２にまで昇温する。これによって、半導体ウェハーＷのソース・ドレイン領域１２およびエクステンション領域１３に注入された不純物の活性化が行われる。なお、処理温度Ｔ２は１０００℃以上である。   Next, in the second light irradiation, the surface temperature of the semiconductor wafer W is increased to the target processing temperature T2 by irradiating the semiconductor wafer W with an output waveform in which the peak value is the light emission output L2. Warm up. As a result, the impurities implanted into the source / drain region 12 and the extension region 13 of the semiconductor wafer W are activated. The processing temperature T2 is 1000 ° C. or higher.

続く第３の光照射において、平均値が発光出力Ｌ３であって発光出力Ｌ３から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第２定出力照射を半導体ウェハーＷに行うことにより、半導体ウェハーＷの表面温度は処理温度Ｔ２から急速には降温せずにある程度時間をかけて降温することとなる。これによって、イオン注入時にシリコン基板１１に導入された欠陥の回復を進めることができる。   In the subsequent third light irradiation, the second constant output irradiation is performed so that the average value is the light emission output L3 and the light emission output is maintained within a range of ± 30% from the light emission output L3 within a range of 5 milliseconds to 100 milliseconds. Is performed on the semiconductor wafer W, the surface temperature of the semiconductor wafer W is not lowered rapidly from the processing temperature T2, but is lowered over a certain period of time. Thereby, the recovery of defects introduced into the silicon substrate 11 at the time of ion implantation can be promoted.

第３の光照射も終了すると、半導体ウェハーＷの表面温度は急速に降温する。そして、フラッシュランプＦＬによる３段階の光照射加熱が終了し、処理位置における約１０秒間の待機の後、保持部７が保持部昇降機構４により再び図１に示す受渡位置まで下降し、半導体ウェハーＷが保持部７から支持ピン７０へと渡される。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、支持ピン７０上に載置された半導体ウェハーＷは装置外部の搬送ロボットにより搬出され、熱処理装置１における半導体ウェハーＷの光照射加熱処理が完了する。   When the third light irradiation is completed, the surface temperature of the semiconductor wafer W is rapidly lowered. Then, the three-stage light irradiation heating by the flash lamp FL is completed, and after waiting for about 10 seconds at the processing position, the holding unit 7 is lowered again to the delivery position shown in FIG. W is passed from the holding portion 7 to the support pin 70. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, and the semiconductor wafer W placed on the support pins 70 is unloaded by the transfer robot outside the apparatus, and the light of the semiconductor wafer W in the heat treatment apparatus 1 is transferred. Irradiation heat treatment is completed.

既述のように、熱処理装置１における半導体ウェハーＷの熱処理時には窒素ガスがチャンバー６に継続的に供給されており、その供給量は、保持部７が処理位置に位置するときには約３０リットル／分とされ、保持部７が処理位置以外の位置に位置するときには約４０リットル／分とされる。   As described above, nitrogen gas is continuously supplied to the chamber 6 during the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, and the supply amount is about 30 liters / minute when the holding unit 7 is located at the processing position. When the holding unit 7 is located at a position other than the processing position, the rate is about 40 liters / minute.

本実施形態においては、最初に第１の光照射にて５ミリセカンド以上１００ミリセカンド以下の間ほぼ一定の発光出力Ｌ１にて光照射を行い、それに続いてピークの値が発光出力Ｌ１よりも大きな発光出力Ｌ２となる出力波形にて半導体ウェハーＷに第２の光照射を行っている。第１の光照射によってある程度予熱された半導体ウェハーＷに対してピークを有する波形にて第２の光照射が行われることとなるため、第２の光照射において半導体ウェハーＷの表面が瞬間的に昇温するときの昇温幅を小さくして半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化を効率良く行うことができる。その結果、従来のようにシングルパルスで同じエネルギーのフラッシュ光照射を行った場合に比較して、半導体ウェハーＷが割れる頻度を少なくしてシート抵抗値を下げることができる。なお、シート抵抗値は、イオンが打ち込まれた半導体ウェハーＷの特性を示す指標であり、不純物の活性化によって半導体ウェハーＷの表面のシート抵抗値が低下する。よって、一般にはシート抵抗値が低くなっているほど良好な不純物活性化処理がなされたとされる。   In this embodiment, first, light irradiation is performed at a substantially constant light output L1 between 5 milliseconds and 100 milliseconds in the first light irradiation, and then the peak value is higher than the light output L1. The semiconductor wafer W is irradiated with the second light with an output waveform that provides a large light emission output L2. Since the second light irradiation is performed with a waveform having a peak with respect to the semiconductor wafer W preheated to some extent by the first light irradiation, the surface of the semiconductor wafer W is instantaneously caused by the second light irradiation. It is possible to efficiently activate the implanted impurities while suppressing the damage given to the semiconductor wafer W by reducing the temperature rise width when raising the temperature. As a result, the sheet resistance value can be reduced by reducing the frequency with which the semiconductor wafer W breaks, as compared with the conventional case where flash light irradiation with the same energy is performed with a single pulse. The sheet resistance value is an index indicating the characteristics of the semiconductor wafer W into which ions are implanted, and the sheet resistance value on the surface of the semiconductor wafer W is reduced by the activation of impurities. Therefore, generally, the lower the sheet resistance value, the better the impurity activation process is performed.

また、本実施形態においては、ピークを有する第２の光照射に続いて５ミリセカンド以上１００ミリセカンド以下の間ほぼ一定の発光出力Ｌ３にて光照射を行う第２定出力照射を含む第３の光照射を行っている。このような第３の光照射を行うことによって、半導体ウェハーＷの表面温度がある程度時間をかけて降温することとなり、イオン注入時に半導体ウェハーＷに導入された欠陥の回復をも行うことができる。すなわち、半導体ウェハーＷに対して図１０に示すような３段階の光照射を行うことによって、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる。   Further, in the present embodiment, a second constant output irradiation including a second constant output irradiation in which light irradiation is performed at a substantially constant light emission output L3 between 5 milliseconds and 100 milliseconds, following the second light irradiation having a peak. Of light irradiation. By performing such third light irradiation, the surface temperature of the semiconductor wafer W is lowered over a certain period of time, and it is possible to recover defects introduced into the semiconductor wafer W during ion implantation. That is, by irradiating the semiconductor wafer W with three stages of light as shown in FIG. 10, while suppressing damage to the semiconductor wafer W, activation of the implanted impurities and recovery of the introduced defects are achieved. Both can be done.

以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、フラッシュランプＦＬの発光出力の出力波形は図１０の例に限定されるものではなく、図１１〜図１３に示すようなものであっても良い。図１１に示す例においても、３段階の光照射を行っている。３段階のうち、比較的小さくフラットな出力波形にて半導体ウェハーＷに光照射を行う第１の光照射および比較的大きなピークを有する出力波形にて半導体ウェハーＷに光照射を行う第２の光照射は図１０と同様である。図１１の出力波形の第３の光照射は、第２の光照射のピークが過ぎた後に漸次発光出力を低下させつつ半導体ウェハーＷに追加の光照射を行う。   While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, the output waveform of the light emission output of the flash lamp FL is not limited to the example of FIG. 10, and may be as shown in FIGS. Also in the example shown in FIG. 11, three-stage light irradiation is performed. Of the three stages, the first light irradiation for irradiating the semiconductor wafer W with a relatively small and flat output waveform and the second light for irradiating the semiconductor wafer W with an output waveform having a relatively large peak Irradiation is the same as in FIG. In the third light irradiation of the output waveform of FIG. 11, additional light irradiation is performed on the semiconductor wafer W while gradually decreasing the light emission output after the peak of the second light irradiation has passed.

具体的には、第１の光照射および第２の光照射については、パルス発生器３１がスイッチング素子９６のゲートに上記実施形態と同様のパルスを出力することによって実行される。第２の光照射のピークが過ぎた後、パルス発生器３１がスイッチング素子９６のゲートにオン時間が徐々に短くなるとともに、オフ時間が徐々に長くなるような複数のパルスを出力する。これによって、スイッチング素子９６がオン時間が徐々に短くなるとともに、オフ時間が徐々に長くなるようにオンオフを繰り返してフラッシュランプＦＬを含む回路に流れる電流が徐々に低下する。その結果、図１１の後半に示すような発光出力が漸次低下するような出力波形にてフラッシュランプＦＬが発光する。第３の光照射の光照射時間は５ミリセカンド以上１００ミリセカンド以下である。なお、第１の光照射での光照射時間、第２の光照射での光照射時間および第３の光照射での光照射時間の合計は１秒以下である。   Specifically, the first light irradiation and the second light irradiation are executed by the pulse generator 31 outputting the same pulse as that of the above embodiment to the gate of the switching element 96. After the second light irradiation peak has passed, the pulse generator 31 outputs a plurality of pulses to the gate of the switching element 96 such that the ON time gradually decreases and the OFF time gradually increases. As a result, the on-time of the switching element 96 is gradually shortened, and the on-off is repeated so that the off-time is gradually increased, and the current flowing through the circuit including the flash lamp FL gradually decreases. As a result, the flash lamp FL emits light with an output waveform in which the light emission output gradually decreases as shown in the second half of FIG. The light irradiation time of the third light irradiation is not less than 5 milliseconds and not more than 100 milliseconds. The total of the light irradiation time in the first light irradiation, the light irradiation time in the second light irradiation, and the light irradiation time in the third light irradiation is 1 second or less.

図１１に示す出力波形にて半導体ウェハーＷに光照射を行ったとしても、上記実施形態と同様の効果を得ることができる。すなわち、第１の光照射および第２の光照射によって、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性を効率良く行うことができる。そして、第３の光照射にて、５ミリセカンド以上１００ミリセカンド以下の間に漸次発光出力を低下させつつ光照射を行うことにより、半導体ウェハーＷの表面温度は処理温度Ｔ２から急速には降温せずにある程度時間をかけて降温することとなるため、イオン注入時に半導体ウェハーＷに導入された欠陥の回復を進めることができる。   Even if the semiconductor wafer W is irradiated with light with the output waveform shown in FIG. 11, the same effects as those of the above embodiment can be obtained. That is, the implanted impurity can be efficiently activated while suppressing damage to the semiconductor wafer W by the first light irradiation and the second light irradiation. Then, in the third light irradiation, the surface temperature of the semiconductor wafer W is rapidly decreased from the processing temperature T2 by performing light irradiation while gradually reducing the light emission output between 5 milliseconds and 100 milliseconds. Accordingly, the temperature is lowered over a certain amount of time, so that the recovery of defects introduced into the semiconductor wafer W during the ion implantation can be promoted.

図１２に示す例でも、３段階の光照射を行っている。図１２の３段階の光照射は、上記実施形態と同様に、比較的小さくフラットな出力波形にて半導体ウェハーＷに光照射を行う第１の光照射と、比較的大きなピークを有する出力波形にて半導体ウェハーＷに光照射を行う第２の光照射と、そのピークが過ぎた後に再度比較的小さなフラットな出力波形にて半導体ウェハーＷに追加の光照射を行う第３の光照射と、を含む。図１２の出力波形においては、第１の光照射に含まれる第１定出力照射の発光出力Ｌ１および光照射時間ｔ１が第３の光照射に含まれる第２定出力照射の発光出力Ｌ３および光照射時間ｔ３と異なる。   Also in the example shown in FIG. 12, three-stage light irradiation is performed. The three-stage light irradiation of FIG. 12 is similar to the above-described embodiment, in the first light irradiation for irradiating the semiconductor wafer W with a relatively small and flat output waveform and the output waveform having a relatively large peak. Second light irradiation for irradiating the semiconductor wafer W with light, and third light irradiation for performing additional light irradiation on the semiconductor wafer W again with a relatively small flat output waveform after the peak has passed. Including. In the output waveform of FIG. 12, the light emission output L1 of the first constant output irradiation included in the first light irradiation and the light output L3 of the second constant output irradiation and the light irradiation time t1 included in the third light irradiation. Different from the irradiation time t3.

具体的には、図１２の例においては、第１定出力照射での発光出力は、平均値が発光出力Ｌ１であって発光出力Ｌ１から±３０％以内の変動幅の範囲内に収まる。一方、第２定出力照射での発光出力は、平均値が発光出力Ｌ３であって発光出力Ｌ３から±３０％以内の変動幅の範囲内に収まる。そして、第２定出力照射の発光出力Ｌ３は第１定出力照射の発光出力Ｌ１よりも大きい。また、第１定出力照射の光照射時間ｔ１および第２定出力照射の光照射時間ｔ３はともに５ミリセカンド以上１００ミリセカンド以下ではあるものの、第２定出力照射の光照射時間ｔ３の方が第１定出力照射の光照射時間ｔ１よりも長い。すなわち、第２定出力照射の方が第１定出力照射よりも強く長い光照射を行う。なお、第１の光照射での光照射時間、第２の光照射での光照射時間および第３の光照射での光照射時間の合計は１秒以下である。   Specifically, in the example of FIG. 12, the light emission output by the first constant output irradiation has an average value of the light emission output L1 and falls within a range of fluctuation within ± 30% from the light emission output L1. On the other hand, the light emission output in the second constant output irradiation has an average value of the light emission output L3 and falls within a range of fluctuation within ± 30% from the light emission output L3. The light emission output L3 of the second constant output irradiation is larger than the light emission output L1 of the first constant output irradiation. Further, the light irradiation time t1 of the first constant output irradiation and the light irradiation time t3 of the second constant output irradiation are both 5 milliseconds or more and 100 milliseconds or less, but the light irradiation time t3 of the second constant output irradiation is more. It is longer than the light irradiation time t1 of the first constant output irradiation. In other words, the second constant power irradiation is stronger and longer than the first constant power irradiation. Note that the total of the light irradiation time in the first light irradiation, the light irradiation time in the second light irradiation, and the light irradiation time in the third light irradiation is 1 second or less.

図１２に示す出力波形にて半導体ウェハーＷに３段階の光照射を行っても、上記実施形態と同様に、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる。図１２に示す出力波形は、第２定出力照射の方が第１定出力照射よりも強く長い光照射を行うため、処理温度Ｔ２からの半導体ウェハーＷの表面温度の降温速度がさらに遅くなり、効果的な欠陥回復を行うのに好適である。   Even if the semiconductor wafer W is irradiated in three stages with the output waveform shown in FIG. 12, the implanted impurities are activated and introduced while suppressing damage to the semiconductor wafer W, as in the above embodiment. Both recovery of defective defects can be performed. In the output waveform shown in FIG. 12, the second constant output irradiation performs light irradiation that is stronger and longer than the first constant output irradiation, so that the rate of temperature decrease of the surface temperature of the semiconductor wafer W from the processing temperature T2 is further slowed down. It is suitable for effective defect recovery.

図１３に示す例でも、３段階の光照射を行っている。図１３の３段階の光照射は、上記実施形態と同様に、比較的小さくフラットな出力波形にて半導体ウェハーＷに光照射を行う第１の光照射と、比較的大きなピークを有する出力波形にて半導体ウェハーＷに光照射を行う第２の光照射と、そのピークが過ぎた後に再度比較的小さなフラットな出力波形にて半導体ウェハーＷに追加の光照射を行う第３の光照射と、を含む。図１３の出力波形においては、第１の光照射に含まれる第１定出力照射の発光出力Ｌ１および光照射時間ｔ１が第３の光照射に含まれる第２定出力照射の発光出力Ｌ３および光照射時間ｔ３と異なる。   In the example shown in FIG. 13, three-stage light irradiation is performed. The three-stage light irradiation of FIG. 13 is similar to the above-described embodiment, in the first light irradiation for irradiating the semiconductor wafer W with a relatively small and flat output waveform and the output waveform having a relatively large peak. Second light irradiation for irradiating the semiconductor wafer W with light, and third light irradiation for performing additional light irradiation on the semiconductor wafer W again with a relatively small flat output waveform after the peak has passed. Including. In the output waveform of FIG. 13, the light emission output L1 of the first constant output irradiation included in the first light irradiation and the light output L3 of the second constant output irradiation and the light irradiation time t1 included in the third light irradiation. Different from the irradiation time t3.

具体的には、図１３の例においては、第１定出力照射での発光出力は、平均値が発光出力Ｌ１であって発光出力Ｌ１から±３０％以内の変動幅の範囲内に収まる。一方、第２定出力照射での発光出力は、平均値が発光出力Ｌ３であって発光出力Ｌ３から±３０％以内の変動幅の範囲内に収まる。そして、第２定出力照射の発光出力Ｌ３は第１定出力照射の発光出力Ｌ１よりも小さい。また、第１定出力照射の光照射時間ｔ１および第２定出力照射の光照射時間ｔ３はともに５ミリセカンド以上１００ミリセカンド以下ではあるものの、第２定出力照射の光照射時間ｔ３の方が第１定出力照射の光照射時間ｔ１よりも長い。すなわち、第２定出力照射の方が第１定出力照射よりも弱く長い光照射を行う。なお、第１の光照射での光照射時間、第２の光照射での光照射時間および第３の光照射での光照射時間の合計は１秒以下である。   Specifically, in the example of FIG. 13, the light emission output by the first constant output irradiation has an average value of the light emission output L1 and falls within a range of fluctuation within ± 30% from the light emission output L1. On the other hand, the light emission output in the second constant output irradiation has an average value of the light emission output L3 and falls within a range of fluctuation within ± 30% from the light emission output L3. The light emission output L3 of the second constant output irradiation is smaller than the light emission output L1 of the first constant output irradiation. Further, the light irradiation time t1 of the first constant output irradiation and the light irradiation time t3 of the second constant output irradiation are both 5 milliseconds or more and 100 milliseconds or less, but the light irradiation time t3 of the second constant output irradiation is more. It is longer than the light irradiation time t1 of the first constant output irradiation. That is, the second constant output irradiation is weaker and longer than the first constant output irradiation. The total of the light irradiation time in the first light irradiation, the light irradiation time in the second light irradiation, and the light irradiation time in the third light irradiation is 1 second or less.

図１３に示す出力波形にて半導体ウェハーＷに３段階の光照射を行っても、上記実施形態と同様に、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる。図１３に示す出力波形は、注入された不純物の活性化を促進して半導体ウェハーＷの表面のシート抵抗値を下げるのに好適である。   Even if the semiconductor wafer W is irradiated with light in three stages with the output waveform shown in FIG. 13, the implanted impurities are activated and introduced while suppressing damage to the semiconductor wafer W, as in the above embodiment. Both recovery of defective defects can be performed. The output waveform shown in FIG. 13 is suitable for promoting the activation of the implanted impurities and reducing the sheet resistance value on the surface of the semiconductor wafer W.

集約すれば、目標値を発光出力Ｌ１として半導体ウェハーＷに第１の光照射を行い、それに引き続いてピークが発光出力Ｌ１および第１の光照射における発光出力の最大値よりも大きな発光出力Ｌ２となる出力波形にて半導体ウェハーＷに第２の光照射を行い、さらにそのピークが過ぎた後に発光出力Ｌ２よりも小さな発光出力にて半導体ウェハーＷに追加の第３の光照射を行うものであれば良い。このような３段階の光照射加熱処理を行えば、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる。   In summary, the first light irradiation is performed on the semiconductor wafer W with the target value as the light emission output L1, and subsequently the light emission output L2 having a peak larger than the light emission output L1 and the maximum value of the light emission output in the first light irradiation. The semiconductor wafer W is irradiated with the second light with the output waveform as follows, and after the peak has passed, the semiconductor wafer W is irradiated with the additional third light with the light emission output smaller than the light emission output L2. It ’s fine. By performing such three-stage light irradiation heat treatment, it is possible to both activate the implanted impurities and recover the introduced defects while suppressing damage to the semiconductor wafer W.

また、パルス信号の波形の設定は、入力部３３から逐一パルス幅等のパラメータを入力することに限定されるものではなく、例えば、オペレータが入力部３３から波形を直接グラフィカルに入力するようにしても良いし、以前に設定されて磁気ディスク等の記憶部に記憶されていた波形を読み出すようにしても良いし、或いは熱処理装置１の外部からダウンロードするようにしても良い。   The setting of the waveform of the pulse signal is not limited to inputting parameters such as the pulse width one by one from the input unit 33. For example, the operator directly inputs the waveform graphically from the input unit 33. Alternatively, the waveform previously set and stored in the storage unit such as a magnetic disk may be read, or may be downloaded from the outside of the heat treatment apparatus 1.

また、上記実施形態においては、パルス信号がオンになるタイミングと同期してトリガー電極９１に電圧を印加するようにしていたが、トリガー電圧を印加するタイミングはこれに限定されるものではなく、パルス信号の波形とは無関係に一定間隔で印加するようにしても良い。また、パルス信号のスペース幅が狭く、あるパルスによってフラッシュランプＦＬを流れた電流の電流値が所定値以上残っている状態で次のパルスによって通電を開始されるような場合であれば、そのままフラッシュランプＦＬに電流が流れ続けるため、パルス毎にトリガー電圧を印加する必要はない。上記実施形態の図９（ａ）のように、パルス信号の全てのスペース幅が狭い場合には、最初のパルスが印加されたときのみにトリガー電圧を印加するようにしても良く、その後はトリガー電圧を印加せずともスイッチング素子９６のゲートに図９（ａ）のパルス信号を出力するだけで図９（ｂ）のような電流波形を形成することができる。つまり、パルス信号がオンになるときに、フラッシュランプＦＬに電流が流れるタイミングであれば、トリガー電圧の印加タイミングは任意である。   In the above embodiment, the voltage is applied to the trigger electrode 91 in synchronization with the timing when the pulse signal is turned on. However, the timing at which the trigger voltage is applied is not limited to this. You may make it apply at fixed intervals irrespective of the waveform of a signal. If the current width of the pulse signal is narrow and the current value of the current flowing through the flash lamp FL by a certain pulse remains above a predetermined value, energization is started by the next pulse. Since the current continues to flow through the lamp FL, it is not necessary to apply a trigger voltage for each pulse. As shown in FIG. 9A of the above embodiment, when all the space widths of the pulse signal are narrow, the trigger voltage may be applied only when the first pulse is applied. A current waveform as shown in FIG. 9B can be formed by merely outputting the pulse signal of FIG. 9A to the gate of the switching element 96 without applying a voltage. That is, the application timing of the trigger voltage is arbitrary as long as the current flows through the flash lamp FL when the pulse signal is turned on.

また、上記実施形態においては、ランプハウス５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。   In the above embodiment, the lamp house 5 is provided with 30 flash lamps FL. However, the present invention is not limited to this, and the number of flash lamps FL can be any number. The flash lamp FL is not limited to a xenon flash lamp, and may be a krypton flash lamp.

また、上記実施形態においては、スイッチング素子９６としてＩＧＢＴを使用していたが、これに限定されるものではなく、ＩＧＢＴ以外の他のトランジスタであっても良いし、入力されたパルス信号の波形に応じて回路をオンオフできる素子であれば良い。もっとも、フラッシュランプＦＬの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したＩＧＢＴやＧＴＯ(Gate Turn Off)サイリスタをスイッチング素子９６として採用するのが好ましい。   In the above-described embodiment, the IGBT is used as the switching element 96. However, the present invention is not limited to this, and other transistors other than the IGBT may be used. The waveform of the input pulse signal may be used. Any element can be used as long as the circuit can be turned on and off accordingly. However, since a considerable amount of power is consumed for the light emission of the flash lamp FL, it is preferable to employ an IGBT or a GTO (Gate Turn Off) thyristor suitable for handling a large amount of power as the switching element 96.

また、３段階の光照射を行うことができれば、図６とは異なる回路構成であっても良く、例えば、コイル定数の異なる３つの電力供給回路を１つのフラッシュランプＦＬに接続するようにしても良い。   Further, as long as light irradiation in three stages can be performed, a circuit configuration different from that in FIG. 6 may be used. For example, three power supply circuits having different coil constants may be connected to one flash lamp FL. good.

さらに、３段階の光照射を行うことができれば、光源としてはフラッシュランプＦＬに限定されるものではなく、照射時間が１秒以下の光照射が可能なものであれば良く、例えばレーザであっても良い。   Furthermore, as long as light irradiation in three stages can be performed, the light source is not limited to the flash lamp FL, and any light source capable of light irradiation with an irradiation time of 1 second or less may be used. Also good.

また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などに用いるガラス基板であっても良い。また、本発明に係る技術は、金属とシリコンとの接合、或いはポリシリコンの結晶化に適用するようにしても良い。   The substrate to be processed by the heat treatment apparatus according to the present invention is not limited to a semiconductor wafer, and may be a glass substrate used for a liquid crystal display device or the like. Further, the technique according to the present invention may be applied to bonding of metal and silicon or crystallization of polysilicon.

１ 熱処理装置
３ 制御部
４ 保持部昇降機構
５ ランプハウス
６ チャンバー
７ 保持部
３１ パルス発生器
３２ 波形設定部
３３ 入力部
６０ 上部開口
６１ チャンバー窓
６５ 熱処理空間
７１ ホットプレート
７２ サセプタ
９１ トリガー電極
９２ ガラス管
９３ コンデンサ
９４ コイル
９５ 電源ユニット
９６ スイッチング素子
９７ トリガー回路
ＦＬ フラッシュランプ
Ｗ 半導体ウェハー DESCRIPTION OF SYMBOLS 1 Heat processing apparatus 3 Control part 4 Holding part raising / lowering mechanism 5 Lamphouse 6 Chamber 7 Holding part 31 Pulse generator 32 Waveform setting part 33 Input part 60 Upper opening 61 Chamber window 65 Heat treatment space 71 Hot plate 72 Susceptor 91 Trigger electrode 92 Glass tube 93 Capacitor 94 Coil 95 Power supply unit 96 Switching element 97 Trigger circuit FL Flash lamp W Semiconductor wafer

Claims (14)

基板に対して光を照射することによって該基板を加熱する熱処理方法であって、
目標値を第１の発光出力として基板に光照射を行う第１光照射工程と、
第１光照射工程に引き続いてピークが第１の発光出力および第１光照射工程における発光出力の最大値よりも大きな第２の発光出力となる出力波形にて基板に光照射を行う第２光照射工程と、
前記ピークを過ぎた後に第２の発光出力よりも小さな発光出力にて基板に追加の光照射を行う第３光照射工程と、
を備え、
第１光照射工程での光照射時間、第２光照射工程での光照射時間および第３光照射工程での光照射時間の合計が１秒以下であることを特徴とする熱処理方法。 A heat treatment method for heating a substrate by irradiating the substrate with light,
A first light irradiation step of irradiating the substrate with a target value as a first light emission output;
Subsequent to the first light irradiation step, the second light irradiates the substrate with an output waveform whose peak is the first light emission output and the second light emission output that is larger than the maximum value of the light emission output in the first light irradiation step. Irradiation process;
A third light irradiation step of performing additional light irradiation on the substrate with a light emission output smaller than the second light emission output after passing the peak;
With
A heat treatment method, wherein the total of the light irradiation time in the first light irradiation step, the light irradiation time in the second light irradiation step, and the light irradiation time in the third light irradiation step is 1 second or less. 請求項１記載の熱処理方法において、
第１光照射工程は、平均値が第１の発光出力であって第１の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第１定出力照射工程を含むことを特徴とする熱処理方法。 The heat treatment method according to claim 1,
In the first light irradiation step, the average value is the first light emission output, and the light emission output is maintained within the range of ± 30% from the first light emission output within the range of 5 milliseconds to 100 milliseconds. A heat treatment method comprising a constant power irradiation step. 請求項１または請求項２記載の熱処理方法において、
第２光照射工程での光照射時間は１ミリセカンド以上５ミリセカンド以下であることを特徴とする熱処理方法。 In the heat processing method of Claim 1 or Claim 2,
The light irradiation time in a 2nd light irradiation process is 1 millisecond or more and 5 milliseconds or less, The heat processing method characterized by the above-mentioned. 請求項１から請求項３のいずれかに記載の熱処理方法において、
第３光照射工程は、平均値が第２の発光出力よりも小さな第３の発光出力であって第３の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第２定出力照射工程を含むことを特徴とする熱処理方法。 In the heat processing method in any one of Claims 1-3,
In the third light irradiation step, the average value is a third light emission output smaller than the second light emission output, and the light emission output is 5 milliseconds or more within a range of fluctuation within ± 30% from the third light emission output. A heat treatment method characterized by including a second constant power irradiation step of maintaining 100 milliseconds or less. 請求項４記載の熱処理方法において、
第３の発光出力は第１の発光出力よりも大きく、
第３光照射工程での光照射時間は第１光照射工程での光照射時間よりも長いことを特徴とする熱処理方法。 The heat treatment method according to claim 4, wherein
The third light output is greater than the first light output,
A heat treatment method characterized in that the light irradiation time in the third light irradiation step is longer than the light irradiation time in the first light irradiation step. 請求項１から請求項３のいずれかに記載の熱処理方法において、
第３光照射工程は、５ミリセカンド以上１００ミリセカンド以下の間に漸次発光出力を低下させつつ光照射を行うことを特徴とする熱処理方法。 In the heat processing method in any one of Claims 1-3,
In the third light irradiation step, the light irradiation is performed while gradually decreasing the light emission output between 5 milliseconds and 100 milliseconds. 請求項１から請求項６のいずれかに記載の熱処理方法において、
不純物が注入された基板に対してフラッシュランプから第１光照射工程、第２光照射工程および第３光照射工程の光照射を行うことを特徴とする熱処理方法。 In the heat processing method in any one of Claims 1-6,
A heat treatment method comprising performing light irradiation of a first light irradiation step, a second light irradiation step, and a third light irradiation step from a flash lamp on a substrate into which impurities are implanted. 基板に対して光を照射することによって該基板を加熱する熱処理装置であって、
基板を保持する保持手段と、
前記保持手段に保持された基板に光を照射する光照射手段と、
前記光照射手段の発光出力を制御する発光制御手段と、
を備え、
前記発光制御手段は、光照射の総時間が１秒以下となる範囲内にて、目標値を第１の発光出力として基板に第１の光照射を行い、引き続いてピークが第１の発光出力および第１の光照射の発光出力の最大値よりも大きな第２の発光出力となる出力波形にて基板に第２の光照射を行い、さらに前記ピークを過ぎた後に第２の発光出力よりも小さな発光出力にて基板に追加の第３の光照射を行うように前記光照射手段の発光出力を制御することを特徴とする熱処理装置。 A heat treatment apparatus for heating a substrate by irradiating the substrate with light,
Holding means for holding the substrate;
Light irradiation means for irradiating light onto the substrate held by the holding means;
Light emission control means for controlling the light emission output of the light irradiation means;
With
The light emission control means performs the first light irradiation on the substrate with the target value as the first light emission output within a range where the total light irradiation time is 1 second or less, and subsequently the peak has the first light emission output. The substrate is irradiated with the second light with an output waveform that becomes a second light emission output larger than the maximum value of the light emission output of the first light irradiation, and after the peak, the second light emission output is exceeded. A heat treatment apparatus, wherein the light emission output of the light irradiation means is controlled so that additional third light irradiation is performed on the substrate with a small light emission output. 請求項８記載の熱処理装置において、
前記発光制御手段は、平均値が第１の発光出力であって第１の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第１定出力照射を第１の光照射に含めるように前記光照射手段を制御することを特徴とする熱処理装置。 The heat treatment apparatus according to claim 8, wherein
The light emission control means maintains a light emission output within a range of ± 30% within a range of ± 30% from the first light emission output, the average value being the first light emission output, and maintaining the light emission output between 5 milliseconds and 100 milliseconds. A heat treatment apparatus, wherein the light irradiation means is controlled to include output irradiation in the first light irradiation. 請求項８または請求項９記載の熱処理装置において、
第２の光照射の光照射時間は１ミリセカンド以上５ミリセカンド以下であることを特徴とする熱処理装置。 In the heat treatment apparatus according to claim 8 or 9,
A heat treatment apparatus characterized in that the light irradiation time of the second light irradiation is 1 millisecond or more and 5 milliseconds or less. 請求項８から請求項１０のいずれかに記載の熱処理装置において、
前記発光制御手段は、平均値が第２の発光出力よりも小さな第３の発光出力であって第３の発光出力から±３０％以内の変動幅の範囲内で発光出力を５ミリセカンド以上１００ミリセカンド以下維持する第２定出力照射を第３の光照射に含めるように前記光照射手段を制御することを特徴とする熱処理装置。 In the heat processing apparatus in any one of Claims 8-10,
The light emission control means is a third light emission output whose average value is smaller than the second light emission output, and has a light emission output of 5 milliseconds or more within a range of fluctuation within ± 30% from the third light emission output. A heat treatment apparatus, wherein the light irradiation means is controlled so that the second constant power irradiation maintained for less than a millisecond is included in the third light irradiation. 請求項１１記載の熱処理装置において、
第３の発光出力は第１の発光出力よりも大きく、
第３の光照射の光照射時間は第１の光照射の光照射時間よりも長いことを特徴とする熱処理装置。 The heat treatment apparatus according to claim 11, wherein
The third light output is greater than the first light output,
A heat treatment apparatus characterized in that the light irradiation time of the third light irradiation is longer than the light irradiation time of the first light irradiation. 請求項８から請求項１０のいずれかに記載の熱処理装置において、
前記発光制御手段は、第３の光照射にて５ミリセカンド以上１００ミリセカンド以下の間に漸次発光出力を低下させつつ光照射を行うように前記光照射手段を制御することを特徴とする熱処理装置。 In the heat processing apparatus in any one of Claims 8-10,
The light emission control means controls the light irradiation means to perform light irradiation while gradually decreasing the light emission output between 5 milliseconds and 100 milliseconds in the third light irradiation. apparatus. 請求項８から請求項１３のいずれかに記載の熱処理装置において、
前記光照射手段はフラッシュランプを備えることを特徴とする熱処理装置。 The heat treatment apparatus according to any one of claims 8 to 13,
The heat irradiation apparatus, wherein the light irradiation means includes a flash lamp.
JP2009004406A 2009-01-13 2009-01-13 Heat treatment method and heat treatment apparatus Active JP5828997B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009004406A JP5828997B2 (en) 2009-01-13 2009-01-13 Heat treatment method and heat treatment apparatus
US12/648,737 US8461033B2 (en) 2009-01-13 2009-12-29 Heat treatment apparatus and method for heating substrate by light-irradiation
US13/759,658 US8835813B2 (en) 2009-01-13 2013-02-05 Heat treatment apparatus and method for heating substrate by light-irradiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009004406A JP5828997B2 (en) 2009-01-13 2009-01-13 Heat treatment method and heat treatment apparatus

Publications (2)

Publication Number Publication Date
JP2010165713A true JP2010165713A (en) 2010-07-29
JP5828997B2 JP5828997B2 (en) 2015-12-09

Family

ID=42581696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009004406A Active JP5828997B2 (en) 2009-01-13 2009-01-13 Heat treatment method and heat treatment apparatus

Country Status (1)

Country Link
JP (1) JP5828997B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018020742A1 (en) * 2016-07-25 2018-02-01 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment device
JP2019125762A (en) * 2018-01-19 2019-07-25 富士電機株式会社 Impurity introduction method and method for manufacturing semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198322A (en) * 2000-12-27 2002-07-12 Ushio Inc Heat treatment method and its apparatus
JP2002252174A (en) * 2000-12-08 2002-09-06 Sony Corp Method of forming semiconductor film, method of manufacturing semiconductor device and electro-optical device, and apparatus used for executing the methods, and the semiconductor device and electron-optical device
JP2008277599A (en) * 2007-05-01 2008-11-13 Ihi Corp Laser annealing method and laser anneal apparatus
JP2009070948A (en) * 2007-09-12 2009-04-02 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
JP2009164201A (en) * 2007-12-28 2009-07-23 Ushio Inc Substrate heating device and substrate heating method
JP2009302373A (en) * 2008-06-16 2009-12-24 Nec Electronics Corp Method of manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252174A (en) * 2000-12-08 2002-09-06 Sony Corp Method of forming semiconductor film, method of manufacturing semiconductor device and electro-optical device, and apparatus used for executing the methods, and the semiconductor device and electron-optical device
JP2002198322A (en) * 2000-12-27 2002-07-12 Ushio Inc Heat treatment method and its apparatus
JP2008277599A (en) * 2007-05-01 2008-11-13 Ihi Corp Laser annealing method and laser anneal apparatus
JP2009070948A (en) * 2007-09-12 2009-04-02 Dainippon Screen Mfg Co Ltd Heat treatment apparatus
JP2009164201A (en) * 2007-12-28 2009-07-23 Ushio Inc Substrate heating device and substrate heating method
JP2009302373A (en) * 2008-06-16 2009-12-24 Nec Electronics Corp Method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018020742A1 (en) * 2016-07-25 2018-02-01 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment device
JP2018018847A (en) * 2016-07-25 2018-02-01 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
US11574824B2 (en) 2016-07-25 2023-02-07 SCREEN Holdings Co., Ltd. Heat treatment method including low temperature degassing before flash lamp anneal and heat treatment apparatus thereof
JP2019125762A (en) * 2018-01-19 2019-07-25 富士電機株式会社 Impurity introduction method and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5828997B2 (en) 2015-12-09

Similar Documents

Publication Publication Date Title
JP5356725B2 (en) Heat treatment equipment
JP5221099B2 (en) Heat treatment apparatus and heat treatment method
JP5346484B2 (en) Heat treatment method and heat treatment apparatus
JP5465373B2 (en) Heat treatment equipment
JP2008198674A (en) Thermal treatment apparatus
US8559799B2 (en) Heat treatment apparatus and method for heating substrate by photo-irradiation
US8835813B2 (en) Heat treatment apparatus and method for heating substrate by light-irradiation
JP5642359B2 (en) Heat treatment method and heat treatment apparatus
JP2009272399A (en) Heat treatment equipment
JP5465416B2 (en) Heat treatment method
JP5238729B2 (en) Heat treatment method and heat treatment apparatus
JP5828998B2 (en) Manufacturing method of semiconductor device
JP5378817B2 (en) Heat treatment apparatus and heat treatment method
JP5828997B2 (en) Heat treatment method and heat treatment apparatus
JP5507195B2 (en) Heat treatment method and heat treatment apparatus
JP5627736B2 (en) Heat treatment method and heat treatment apparatus
JP2010045106A (en) Thermal processing apparatus
JP5847905B2 (en) Heat treatment method and heat treatment apparatus
JP5813291B2 (en) Heat treatment apparatus and heat treatment method
JP5998191B2 (en) Heat treatment method
JP6087874B2 (en) Heat treatment method and heat treatment apparatus
JP5718975B2 (en) Heat treatment method
JP6062146B2 (en) Heat treatment method
JP2011082439A (en) Heat treatment method and heat treatment apparatus
JP6062145B2 (en) Heat treatment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140804

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151021

R150 Certificate of patent or registration of utility model

Ref document number: 5828997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250