JP2010161250A - Method of manufacturing semiconductor device, and semiconductor device - Google Patents

Method of manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
JP2010161250A
JP2010161250A JP2009003105A JP2009003105A JP2010161250A JP 2010161250 A JP2010161250 A JP 2010161250A JP 2009003105 A JP2009003105 A JP 2009003105A JP 2009003105 A JP2009003105 A JP 2009003105A JP 2010161250 A JP2010161250 A JP 2010161250A
Authority
JP
Japan
Prior art keywords
germanium
semiconductor device
silicon substrate
boron
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009003105A
Other languages
Japanese (ja)
Inventor
Yasushi Akasaka
泰志 赤坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009003105A priority Critical patent/JP2010161250A/en
Publication of JP2010161250A publication Critical patent/JP2010161250A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device, which can reduce contact resistance as compared with a conventional one by forming an interface containing heavily-doped germanium, and to provide a semiconductor device. <P>SOLUTION: An interlayer dielectric 7 is formed on a silicon substrate 1 with a p-type diffusion layer 5 formed thereon. Then, a contact hole 10 reaching a part, where the p-type diffusion layer 5 of the silicon substrate 1 is formed, is formed on the interlayer dielectric 7. A cluster ion beam 20 containing boron and germanium is radiated onto the silicon substrate 1 at a bottom part of the contact hole 10, and a silicon layer 11 containing the boron and germanium is formed in the silicon substrate 1. Then, the cluster ion beam 20 containing boron and germanium is radiated to form a layer 12 containing the boron and germanium above a surface of the silicon substrate 1. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。     The present invention relates to a semiconductor device manufacturing method and a semiconductor device.

従来から、半導体装置例えばＭＯＳトランジスタ等の製造分野においては、絶縁膜にコンタクトホールを形成して、ｐ型又はｎ型拡散層が形成されたシリコン基板のソース、ドレイン領域と接続されたコンタクトを形成することが知られている（例えば、特許文献１、特許文献２参照。）。   Conventionally, in the field of manufacturing semiconductor devices such as MOS transistors, contact holes are formed in an insulating film, and contacts connected to the source and drain regions of a silicon substrate on which a p-type or n-type diffusion layer is formed. (For example, refer to Patent Document 1 and Patent Document 2).

また、不純物としてホウ素（Ｂ）が拡散されたｐ型拡散層が形成されたシリコン基板上にコンタクトを形成する場合、ｐ型拡散層にゲルマニウム（Ｇｅ）を添加する技術が知られている。その目的は大きく２つある。   In addition, when a contact is formed on a silicon substrate on which a p-type diffusion layer in which boron (B) is diffused as an impurity is formed, a technique of adding germanium (Ge) to the p-type diffusion layer is known. There are two main purposes.

第１の目的は、Ｇｅをイオン注入することでＳｉ基板をアモルファス化し、その後行うＢのイオン注入でＢイオンが基板の深い部分にチャネリングするのを防ぐことである。   The first purpose is to make the Si substrate amorphous by ion implantation of Ge, and to prevent B ions from channeling to a deep portion of the substrate by subsequent B ion implantation.

第２の目的はアモルファス化したＳｉが再結晶化する際にＢを結晶格子中に取り込むため、電気的に活性化したＢの濃度が高まることである。   The second purpose is to increase the concentration of electrically activated B because B is taken into the crystal lattice when the amorphized Si is recrystallized.

これらは、Ｇｅイオンを１０15〜１０16atoms/ｃｍ2注入したときに得られる効果であり、Ｇｅの典型的なＳｉ基板中濃度は１０21atoms/ｃｍ3程度である。また、この濃度は、一般的に拡散層形成に用いられるイオン注入装置でドーピングできる濃度のほぼ上限に近い値である。 These are effects obtained when Ge ions are implanted at 10 15 to 10 16 atoms / cm 2 , and the typical concentration of Ge in the Si substrate is about 10 21 atoms / cm 3 . This concentration is close to the upper limit of the concentration that can be doped by an ion implantation apparatus generally used for forming a diffusion layer.

しかしながら、これよりさらに一桁程度高いＧｅ濃度を実現することにより、さらに別の効果が期待できる。それは、半導体基板の荷電子帯のエネルギー位置が変化することによるコンタクト抵抗の減少である。   However, a further effect can be expected by realizing a Ge concentration that is an order of magnitude higher than this. It is a reduction in contact resistance due to a change in the energy position of the valence band of the semiconductor substrate.

図２は、ＳｉとＧｅの荷電子帯及び伝導電子帯の位置関係を示すものであるが、真空準位からの伝導電子帯の位置は、Ｓｉ、Ｇｅともほぼ等しく、荷電子帯の位置だけがほぼバンドギャップＥｇ1とＥｇ2の差分だけ異なることが知られている。これは、金属と半導体間のエネルギー障壁高さにそのまま反映され、Ｇｅの混入は正孔に対する障壁高さを低くする。すなわち、金属とｐ+拡散層コンタクト抵抗を低くする働きがある。この効果は、ＧｅがＳｉと同程度存在する場合に顕著に見られる。Ｇｅ濃度にすると、およそ２０％以上、すなわち１０22atoms/ｃｍ3〜５×１０22atoms/ｃｍ3の場合に顕著に見られる。 FIG. 2 shows the positional relationship between the valence band and the conduction band of Si and Ge, but the position of the conduction band from the vacuum level is almost the same for both Si and Ge, and only the position of the valence band. Is known to differ by the difference between the band gaps Eg1 and Eg2. This is directly reflected in the energy barrier height between the metal and the semiconductor, and the incorporation of Ge lowers the barrier height against holes. That is, the metal and p + diffusion layer contact resistance is reduced. This effect is noticeable when Ge is present to the same extent as Si. When the Ge concentration is about 20% or more, that is, when the concentration is 10 22 atoms / cm 3 to 5 × 10 22 atoms / cm 3 , it is noticeable.

上記のように、ｐ型拡散層にゲルマニウムを添加する方法としては、ソース、ドレインを形成する位置のシリコン基板を予め掘り込み、シリコン基板上にＳｉＧｅを選択エピタキシャル成長させる方法がある。また、ソース、ドレインを形成するシリコン基板表面にＧｅイオンを注入する方法もある。   As described above, as a method for adding germanium to the p-type diffusion layer, there is a method in which a silicon substrate at a position where the source and drain are formed is dug in advance and SiGe is selectively epitaxially grown on the silicon substrate. There is also a method in which Ge ions are implanted into the surface of the silicon substrate on which the source and drain are formed.

特開２０００−２６４１９６号公報JP 2000-264196 A 特開２００２−３５３２３２号公報JP 2002-353232 A

上記したゲルマニウムを添加する技術のうち、ＳｉＧｅを選択エピタキシャル成長させる方法では、良好な選択性と成長形状を得るために、ゲルマニウム濃度の上限に制約が生じ、コンタクト抵抗を低下させることに限界があった。また、シリコン基板表面にＧｅイオンを注入する方法では、シリコン基板表面の最もゲルマニウム濃度の高い部分が、コンタクトホールを形成する際のエッチング（オーバーエッチング）により除去されてしまい、ゲルマニウム濃度の高い界面を形成することが困難であるため、コンタクト抵抗を低下させることに限界があった。   Among the above-described techniques for adding germanium, in the method of selective epitaxial growth of SiGe, in order to obtain good selectivity and growth shape, the upper limit of the germanium concentration is limited, and there is a limit in reducing the contact resistance. . Also, in the method of implanting Ge ions into the silicon substrate surface, the portion with the highest germanium concentration on the silicon substrate surface is removed by etching (overetching) when forming the contact hole, and the interface with the high germanium concentration is removed. Since it is difficult to form, there is a limit to reducing the contact resistance.

本発明は、上記従来の事情に対処してなされたもので、ゲルマニウムを高濃度に含む界面を形成することができ、従来に比べてコンタクト抵抗を低下させることのできる半導体装置の製造方法及び半導体装置を提供しようとするものである。   The present invention has been made in response to the above-described conventional circumstances, and can form an interface containing germanium at a high concentration, and a semiconductor device manufacturing method and a semiconductor capable of reducing contact resistance as compared with the prior art The device is to be provided.

請求項１の半導体装置の製造方法は、ｐ型拡散層が形成されたシリコン基板上に絶縁膜を形成する工程と、前記絶縁膜に、前記シリコン基板の前記ｐ型拡散層が形成された部位に達するコンタクトホールを形成する工程と、ホウ素とゲルマニウムを含むクラスターイオンビームを照射して、前記コンタクトホールの底部に位置する前記シリコン基板中にホウ素とゲルマニウムとを含むシリコン層を形成する工程と、さらにホウ素とゲルマニウムを含むクラスターイオンビームを照射して、ホウ素とゲルマニウムを含む層を前記コンタクトホールの底部に位置する前記シリコン基板の表面よりも上に形成する工程と、を具備したことを特徴とする。   2. The method of manufacturing a semiconductor device according to claim 1, wherein a step of forming an insulating film on a silicon substrate on which a p-type diffusion layer is formed, and a portion where the p-type diffusion layer of the silicon substrate is formed on the insulating film. A step of forming a contact hole reaching the surface, and a step of irradiating a cluster ion beam containing boron and germanium to form a silicon layer containing boron and germanium in the silicon substrate located at the bottom of the contact hole; And irradiating a cluster ion beam containing boron and germanium to form a layer containing boron and germanium above the surface of the silicon substrate located at the bottom of the contact hole. To do.

請求項２の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記ホウ素とゲルマニウムを含むシリコン層は、１０22個／ｃｍ3以上のゲルマニウム原子を含んでいることを特徴とする。 A method for manufacturing a semiconductor device according to claim 2 is the method for manufacturing a semiconductor device according to claim 1, wherein the silicon layer containing boron and germanium contains germanium atoms of 10 22 / cm 3 or more. It is characterized by.

請求項３の半導体装置の製造方法は、請求項１又は２記載の半導体装置の製造方法であって、前記ホウ素とゲルマニウムとを含む層のホウ素濃度は、前記Ｐ型拡散層のホウ素濃度より高いことを特徴とする。   The method for manufacturing a semiconductor device according to claim 3 is the method for manufacturing a semiconductor device according to claim 1 or 2, wherein a boron concentration of the layer containing boron and germanium is higher than a boron concentration of the P-type diffusion layer. It is characterized by that.

請求項４の半導体装置の製造方法は、請求項１〜３いずれか１項記載の半導体装置の製造方法であって、前記コンタクトホールの内部に導電性材料を埋め込む工程を含むことを特徴とする。   The method for manufacturing a semiconductor device according to claim 4 is the method for manufacturing a semiconductor device according to any one of claims 1 to 3, comprising a step of embedding a conductive material in the contact hole. .

請求項５の半導体装置の製造方法は、請求項１〜４いずれか１項記載の半導体装置の製造方法であって、前記絶縁膜上に形成されたホウ素とゲルマニウムを含む層を除去する工程を含むことを特徴とする。   The method for manufacturing a semiconductor device according to claim 5 is the method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the step of removing the layer containing boron and germanium formed on the insulating film is performed. It is characterized by including.

請求項６の半導体装置は、ｐ型拡散層が形成されたシリコン基板と、前記シリコン基板上に形成された絶縁膜と、前記絶縁膜に形成され、前記シリコン基板の前記ｐ型拡散層が形成された部位に達するコンタクトホールと、前記コンタクトホールの底部に位置する前記シリコン基板に、ホウ素とゲルマニウムを含むクラスターイオンビームを照射して形成された、ホウ素とゲルマニウムとを含むシリコン層と、前記ホウ素とゲルマニウムとを含むシリコン層の上、かつ、前記シリコン基板の表面よりも上にホウ素とゲルマニウムを含むクラスターイオンビームを照射して形成されたホウ素とゲルマニウムを含む層と、前記ホウ素とゲルマニウムを含む層に接し、前記コンタクトホール内に埋め込まれた導電性材料とを具備したことを特徴とする。   7. The semiconductor device according to claim 6, wherein a p-type diffusion layer is formed on the silicon substrate on which the p-type diffusion layer is formed, an insulating film formed on the silicon substrate, and the insulating film. A contact hole reaching the formed portion, a silicon layer containing boron and germanium formed by irradiating the silicon substrate located at the bottom of the contact hole with a cluster ion beam containing boron and germanium, and the boron And a layer containing boron and germanium formed by irradiating a cluster ion beam containing boron and germanium on the silicon layer containing silicon and germanium and above the surface of the silicon substrate, and containing the boron and germanium And a conductive material embedded in the contact hole. .

本発明によれば、ゲルマニウムを高濃度に含む界面を形成することができ、従来に比べてコンタクト抵抗を低下させることのできる半導体装置の製造方法及び半導体装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method and semiconductor device of a semiconductor device which can form the interface which contains germanium in high concentration and can reduce contact resistance compared with the former can be provided.

本発明の一実施形態の半導体装置の製造工程を説明するための図。The figure for demonstrating the manufacturing process of the semiconductor device of one Embodiment of this invention. ＳｉとＧｅの荷電子帯及び伝導電子帯の位置関係を示す図。The figure which shows the positional relationship of the valence band and conduction electron band of Si and Ge.

以下、本発明の半導体装置の製造方法及び半導体装置の詳細を、図面を参照して実施形態について説明する。   Embodiments of a semiconductor device manufacturing method and a semiconductor device according to the present invention will be described below with reference to the drawings.

図１は、本発明の一実施形態に係る半導体装置の製造工程を説明するための図であり、半導体装置の要部断面構成を拡大して模式的に示すものである。   FIG. 1 is a diagram for explaining a manufacturing process of a semiconductor device according to an embodiment of the present invention, and schematically shows an enlarged cross-sectional configuration of a main part of the semiconductor device.

図１（ａ）に示すように、シリコン基板１には、ｎ型ウェル領域２が形成されている。このｎ型ウェル領域２には、ゲート絶縁膜の上にゲート電極を積層した積層体３が形成されており、この積層体３の側壁部分には、側壁スペーサー４が形成されている。また、シリコン基板１の積層体３の両側の部分には、ｎ型ウェル領域２を挟んでホウ素（Ｂ）が拡散されたｐ型拡散層５が形成されている。さらに、これらのｐ型拡散層５の両側には、素子分離層６が形成されている。また、シリコン基板１の上を覆うように、シリコン酸化膜からなる層間絶縁膜７が形成されている。なお、層間絶縁膜７とシリコン基板１との間には、ＳｉＮライナー層８が形成されている。   As shown in FIG. 1A, an n-type well region 2 is formed in the silicon substrate 1. In the n-type well region 2, a stacked body 3 in which a gate electrode is stacked on a gate insulating film is formed, and a side wall spacer 4 is formed on a side wall portion of the stacked body 3. A p-type diffusion layer 5 in which boron (B) is diffused is formed on both sides of the stacked body 3 of the silicon substrate 1 with the n-type well region 2 interposed therebetween. Further, element isolation layers 6 are formed on both sides of these p-type diffusion layers 5. Further, an interlayer insulating film 7 made of a silicon oxide film is formed so as to cover the silicon substrate 1. A SiN liner layer 8 is formed between the interlayer insulating film 7 and the silicon substrate 1.

次に、図１（ｂ）に示すように、所定のパターンにパターニングされたマスク層９を介してエッチングを行い、層間絶縁膜７にコンタクトホール１０を形成する。このエッチングの際、ＳｉＮライナー層８は、エッチストップ層として作用する。   Next, as shown in FIG. 1B, etching is performed through a mask layer 9 patterned in a predetermined pattern to form contact holes 10 in the interlayer insulating film 7. During this etching, the SiN liner layer 8 acts as an etch stop layer.

次に、図１（ｃ）に示すように、マスク層９の除去、及びコンタクトホール１０の底部のＳｉＮライナー層８のエッチングによる除去を行う。   Next, as shown in FIG. 1C, the mask layer 9 is removed and the SiN liner layer 8 at the bottom of the contact hole 10 is removed by etching.

次に、図１（ｄ）に示すように、ゲルマニウムとホウ素とを含むクラスターイオンビーム２０を照射して、コンタクトホール１０の底部のシリコン基板１（ｐ型拡散層５）にゲルマニウムとホウ素とを含むクラスターイオンを打ち込み、ここに、ホウ素とゲルマニウムとを含むシリコン層１１を形成する。なお、クラスターイオンビーム２０とは、周知のように、ガスの原子が数十〜数千個程度集団化されたクラスターをイオン化し、加速してビーム状に照射するものである。   Next, as shown in FIG. 1 (d), the cluster ion beam 20 containing germanium and boron is irradiated, and germanium and boron are applied to the silicon substrate 1 (p-type diffusion layer 5) at the bottom of the contact hole 10. Implanted cluster ions are implanted to form a silicon layer 11 containing boron and germanium. As is well known, the cluster ion beam 20 ionizes a cluster in which about several tens to several thousands of gas atoms are grouped, accelerates it, and irradiates it in the form of a beam.

この時、ホウ素とゲルマニウムとを含むシリコン層１１中に、ゲルマニウム原子が１０22個／ｃｍ3以上含まれるように、高濃度（シリコン原子に対して２０％程度）となるように、ゲルマニウムとホウ素とを含むクラスターイオンビーム２０を照射することが好ましい。これによって、コンタクト抵抗を大幅に低減することができる。 At this time, germanium and boron are formed so that the silicon layer 11 containing boron and germanium has a high concentration (about 20% with respect to silicon atoms) so that germanium atoms are contained at 10 22 / cm 3 or more. It is preferable to irradiate a cluster ion beam 20 containing As a result, the contact resistance can be greatly reduced.

次に、上記の工程で、シリコン基板１にホウ素とゲルマニウムとを含むシリコン層１１を形成した後、さらに、図１（ｅ）に示すように、ゲルマニウムとホウ素とを含むクラスターイオンビーム２０を照射して、ホウ素とゲルマニウムとを含むシリコン層１１の上に、つまり、シリコン基板１の表面よりも上に、ホウ素とゲルマニウムを含む層１２を形成する。この時、コンタクトホール１０の底部におけるホウ素とゲルマニウムを含む層１２の膜厚は、５〜２０ｎｍ程度とすることが好ましく、例えば１０〜１５ｎｍ程度とすることがさらに好ましい。   Next, after the silicon layer 11 containing boron and germanium is formed on the silicon substrate 1 in the above-described process, a cluster ion beam 20 containing germanium and boron is further irradiated as shown in FIG. Then, the layer 12 containing boron and germanium is formed on the silicon layer 11 containing boron and germanium, that is, above the surface of the silicon substrate 1. At this time, the thickness of the layer 12 containing boron and germanium at the bottom of the contact hole 10 is preferably about 5 to 20 nm, and more preferably about 10 to 15 nm.

なお、図１（ｄ）の行程及び図１（ｅ）の行程では、ゲルマニウムとホウ素とを含むクラスターイオンビーム２０が層間絶縁膜７の上にも照射されることから、層間絶縁膜７の上にもホウ素とゲルマニウムを含む層１２が形成される。   In the process of FIG. 1D and the process of FIG. 1E, since the cluster ion beam 20 containing germanium and boron is also irradiated onto the interlayer insulating film 7, In addition, a layer 12 containing boron and germanium is formed.

次に、図１（ｆ）に示すように、コンタクトホール１０内にバリアメタル層１３を形成した後、導電性材料として例えばタングステン（Ｗ）層１４を埋め込み、コンタクトプラグを形成する。   Next, as shown in FIG. 1F, after a barrier metal layer 13 is formed in the contact hole 10, for example, a tungsten (W) layer 14 is buried as a conductive material to form a contact plug.

次に、図１（ｇ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）又はＲＩＥ（Reactive Ion Etching）により、層間絶縁膜７上に形成されたホウ素とゲルマニウムを含む層１２、バリアメタル層１３、タングステン層１４を除去する。   Next, as shown in FIG. 1G, a layer 12 containing boron and germanium formed on the interlayer insulating film 7 by CMP (Chemical Mechanical Polishing) or RIE (Reactive Ion Etching), a barrier metal layer 13, The tungsten layer 14 is removed.

上記のように、本実施形態の半導体装置の製造工程及び半導体装置では、コンタクトホール１０の底部のシリコン基板１（ｐ型拡散層５）にゲルマニウムとホウ素とを含むクラスターイオンを打ち込み、ここに、ホウ素とゲルマニウムとを含むシリコン層１１を形成し、さらに、ゲルマニウムとホウ素とを含むクラスターイオンビーム２０を照射して、ホウ素とゲルマニウムとを含むシリコン層１１の上に、ホウ素とゲルマニウムを含む層１２を形成する。   As described above, in the semiconductor device manufacturing process and the semiconductor device according to the present embodiment, cluster ions including germanium and boron are implanted into the silicon substrate 1 (p-type diffusion layer 5) at the bottom of the contact hole 10, A silicon layer 11 containing boron and germanium is formed, and further a cluster ion beam 20 containing germanium and boron is irradiated to form a layer 12 containing boron and germanium on the silicon layer 11 containing boron and germanium. Form.

上記のように、コンタクトホール１０の底部のシリコン基板１に、ゲルマニウムとホウ素とを含むクラスターイオンを打ち込んだ場合、少なくともこのクラスターイオンを打ち込んだ当初は、ゲルマニウムとホウ素との質量差に関係なく、シリコン基板１の表面から深さ方向に沿ってのゲルマニウム濃度の分布とホウ素濃度の分布とは、同様なプロファイルとなる。これによって表層に、ゲルマニウムを高濃度に含むとともに、ホウ素を高濃度に含む部分を形成することができ、コンタクト抵抗を低くすることができる。   As described above, when a cluster ion containing germanium and boron is implanted into the silicon substrate 1 at the bottom of the contact hole 10, at least when the cluster ion is initially implanted, regardless of the mass difference between germanium and boron, The germanium concentration distribution and the boron concentration distribution along the depth direction from the surface of the silicon substrate 1 have similar profiles. As a result, a portion containing germanium at a high concentration and boron at a high concentration can be formed in the surface layer, and the contact resistance can be lowered.

１……シリコン基板、２……ｎ型ウェル領域、３……積層体、４……側壁スペーサー、５……ｐ型拡散層、６……素子分離層、７……層間絶縁膜、８……ＳｉＮライナー層、９……マスク層、１０……コンタクトホール、１１……ホウ素とゲルマニウムとを含むシリコン層、１２……ホウ素とゲルマニウムを含む層、１３……バリアメタル層、１４……タングステン層、２０……ゲルマニウムとホウ素とを含むクラスターイオンビーム。   DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... n-type well region, 3 ... Laminated body, 4 ... Side wall spacer, 5 ... P-type diffused layer, 6 ... Element isolation layer, 7 ... Interlayer insulating film, 8 ... ... SiN liner layer, 9 ... mask layer, 10 ... contact hole, 11 ... silicon layer containing boron and germanium, 12 ... layer containing boron and germanium, 13 ... barrier metal layer, 14 ... tungsten Layer, 20 ... Cluster ion beam containing germanium and boron.

Claims (6)

ｐ型拡散層が形成されたシリコン基板上に絶縁膜を形成する工程と、
前記絶縁膜に、前記シリコン基板の前記ｐ型拡散層が形成された部位に達するコンタクトホールを形成する工程と、
ホウ素とゲルマニウムを含むクラスターイオンビームを照射して、前記コンタクトホールの底部に位置する前記シリコン基板中にホウ素とゲルマニウムとを含むシリコン層を形成する工程と、
さらにホウ素とゲルマニウムを含むクラスターイオンビームを照射して、ホウ素とゲルマニウムを含む層を前記コンタクトホールの底部に位置する前記シリコン基板の表面よりも上に形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。 forming an insulating film on the silicon substrate on which the p-type diffusion layer is formed;
Forming a contact hole in the insulating film reaching a portion of the silicon substrate where the p-type diffusion layer is formed;
Irradiating a cluster ion beam containing boron and germanium to form a silicon layer containing boron and germanium in the silicon substrate located at the bottom of the contact hole;
Further, irradiating a cluster ion beam containing boron and germanium to form a layer containing boron and germanium above the surface of the silicon substrate located at the bottom of the contact hole;
A method for manufacturing a semiconductor device, comprising: 請求項１記載の半導体装置の製造方法であって、
前記ホウ素とゲルマニウムを含むシリコン層は、１０22個／ｃｍ3以上のゲルマニウム原子を含んでいることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the silicon layer containing boron and germanium contains 10 22 / cm 3 or more germanium atoms. 請求項１又は２記載の半導体装置の製造方法であって、
前記ホウ素とゲルマニウムとを含む層のホウ素濃度は、前記Ｐ型拡散層のホウ素濃度より高いことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1 or 2,
A method of manufacturing a semiconductor device, wherein a boron concentration of a layer containing boron and germanium is higher than a boron concentration of the P-type diffusion layer. 請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
前記コンタクトホールの内部に導電性材料を埋め込む工程を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, comprising a step of embedding a conductive material in the contact hole. 請求項１〜４いずれか１項記載の半導体装置の製造方法であって、
前記絶縁膜上に形成されたホウ素とゲルマニウムを含む層を除去する工程を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, comprising: removing a layer containing boron and germanium formed on the insulating film. ｐ型拡散層が形成されたシリコン基板と、
前記シリコン基板上に形成された絶縁膜と、
前記絶縁膜に形成され、前記シリコン基板の前記ｐ型拡散層が形成された部位に達するコンタクトホールと、
前記コンタクトホールの底部に位置する前記シリコン基板に、ホウ素とゲルマニウムを含むクラスターイオンビームを照射して形成された、ホウ素とゲルマニウムとを含むシリコン層と、
前記ホウ素とゲルマニウムとを含むシリコン層の上、かつ、前記シリコン基板の表面よりも上にホウ素とゲルマニウムを含むクラスターイオンビームを照射して形成されたホウ素とゲルマニウムを含む層と、
前記ホウ素とゲルマニウムを含む層に接し、前記コンタクトホール内に埋め込まれた導電性材料と
を具備したことを特徴とする半導体装置。 a silicon substrate on which a p-type diffusion layer is formed;
An insulating film formed on the silicon substrate;
A contact hole formed in the insulating film and reaching a portion of the silicon substrate where the p-type diffusion layer is formed;
A silicon layer containing boron and germanium formed by irradiating the silicon substrate located at the bottom of the contact hole with a cluster ion beam containing boron and germanium;
A layer containing boron and germanium formed by irradiating a cluster ion beam containing boron and germanium on the silicon layer containing boron and germanium and above the surface of the silicon substrate;
A semiconductor device comprising: a conductive material in contact with the layer containing boron and germanium and embedded in the contact hole.
JP2009003105A 2009-01-09 2009-01-09 Method of manufacturing semiconductor device, and semiconductor device Pending JP2010161250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009003105A JP2010161250A (en) 2009-01-09 2009-01-09 Method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009003105A JP2010161250A (en) 2009-01-09 2009-01-09 Method of manufacturing semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2010161250A true JP2010161250A (en) 2010-07-22

Family

ID=42578213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003105A Pending JP2010161250A (en) 2009-01-09 2009-01-09 Method of manufacturing semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2010161250A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548940A (en) * 2015-09-16 2017-03-29 联华电子股份有限公司 Semiconductor element and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225568A (en) * 1990-12-27 1992-08-14 Toshiba Corp Contact structure of semiconductor device and manufacture thereof
JPH06302542A (en) * 1993-03-02 1994-10-28 Samsung Electron Co Ltd Low-resistance contact structure for semiconductor device and forming method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225568A (en) * 1990-12-27 1992-08-14 Toshiba Corp Contact structure of semiconductor device and manufacture thereof
JPH06302542A (en) * 1993-03-02 1994-10-28 Samsung Electron Co Ltd Low-resistance contact structure for semiconductor device and forming method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548940A (en) * 2015-09-16 2017-03-29 联华电子股份有限公司 Semiconductor element and preparation method thereof

Similar Documents

Publication Publication Date Title
JP3652322B2 (en) Vertical MOSFET and manufacturing method thereof
KR101811796B1 (en) Semiconductor devices including source/drain regions with abrupt junction profiles and methods of fabricating the same
US10381259B2 (en) Semiconductor device with localized carrier lifetime reduction and fabrication method thereof
TWI421949B (en) Semiconductor device including field effct transistor and method of forming the same
JP5298565B2 (en) Semiconductor device and manufacturing method thereof
KR101955055B1 (en) Power semiconductor device and method of fabricating the same
JP2009123997A (en) Semiconductor device and method of manufacturing the same
US9099321B2 (en) Method for fabricating power semiconductor device
JP2007250855A (en) Semiconductor device and its manufacturing method
US9269714B2 (en) Device including a transistor having a stressed channel region and method for the formation thereof
JP2004064063A (en) High voltage vertical type dmos transistor, and method for producing the same
US8476136B2 (en) Method and a structure for enhancing electrical insulation and dynamic performance of MIS structures comprising vertical field plates
JP5767869B2 (en) Manufacturing method of semiconductor device
JP2010003960A (en) Semiconductor device, and manufacturing method thereof
JP5807597B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2012137412A1 (en) Semiconductor device and method for producing same
JP2006059843A (en) Semiconductor device and its manufacturing method
JP5616720B2 (en) Semiconductor device and manufacturing method thereof
JP2008159916A (en) Semiconductor device
JP5881100B2 (en) Manufacturing method of semiconductor device
CN109119473B (en) Transistor and manufacturing method thereof
WO2019109829A1 (en) Insulated-gate bipolar transistor, and manufacturing method thereof
JP2006140250A (en) Semiconductor device and manufacturing method thereof
JP2010161250A (en) Method of manufacturing semiconductor device, and semiconductor device
TWI517393B (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731