JP2010156846A - Multi-display system - Google Patents
Multi-display system Download PDFInfo
- Publication number
- JP2010156846A JP2010156846A JP2008335113A JP2008335113A JP2010156846A JP 2010156846 A JP2010156846 A JP 2010156846A JP 2008335113 A JP2008335113 A JP 2008335113A JP 2008335113 A JP2008335113 A JP 2008335113A JP 2010156846 A JP2010156846 A JP 2010156846A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- display device
- circuit
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、複数の小型液晶パネルを用いて、大画面サイズ表示を実現する液晶マルチディスプレイ装置において、マルチ画面表示を行う表示装置とその表示駆動方式に関する。 The present invention relates to a display device that performs multi-screen display and a display driving method thereof in a liquid crystal multi-display device that realizes a large screen size display using a plurality of small liquid crystal panels.
複数の小型液晶パネルを組み合わせて大画面を構成し、その大画面に画像の表示を行うマルチディスプレイシステムに関して、特開２００１−２４２４３５号に記載されている構成をとるのが一般的である。
この従来のマルチディスプレイの構成について図５を用いて説明する。なお、液晶パネル数は４枚構成にした装置で説明する。
In general, a multi-display system in which a large screen is configured by combining a plurality of small liquid crystal panels and an image is displayed on the large screen has a configuration described in JP-A-2001-242435.
The configuration of this conventional multi-display will be described with reference to FIG. In addition, the number of liquid crystal panels will be described with an apparatus having four panels.
図５において、マルチ表示の表示データやマルチ表示のコンテンツのコントロール制御を行う制御処理装置として、クライアントＰＣ４が用いられる。クライアントＰＣ４で加工された画像データは映像信号を出力する。映像信号は、デジタルやアナログなどの画面表示用の同期信号を含んだ信号であり、アナログＲＧＢ，ＤＶＩ，コンポジットビデオ，コンポーネントビデオ信号がマルチディスプレイシステム１に入力される。マルチディスプレイシステム１は、液晶パネル２ａ，２ｂ，２ｃ，２ｄと前記液晶パネルそれぞれを表示制御する液晶表示回路３ａ，３ｂ，３ｃ，３ｄが接続されている。液晶表示回路３ａ，３ｂ，３ｃ，３ｄは、クライアントＰＣ４から送信された前記映像信号から、液晶パネル２ａ，２ｂ，２ｃ，２ｄに表示すべき表示データを加工して、液晶パネル２ａ，２ｂ，２ｃ，２ｄに表示する。また、この液晶表示回路３ａ，３ｂ，３ｃ，３ｄは、通信機能を持ちクライアントＰＣ４との間で制御信号線を設けている。制御信号線は例えば、シリアルポート信号のＲＳ−２３２Ｃ，ＲＳ−４８５などで接続して、制御コマンドを送受信し、マルチ表示のコンテンツに合わせた表示制御などを可能にしている。また、前記した液晶表示回路３ａ，３ｂ，３ｃ，３ｄは、該当するＩＤ番号の設定値を取り込み、設定値で指定した領域を表示する。 In FIG. 5, a client PC 4 is used as a control processing apparatus that performs control control of multi-display display data and multi-display content. The image data processed by the client PC 4 outputs a video signal. The video signal is a signal including a synchronization signal for screen display such as digital or analog, and analog RGB, DVI, composite video, and component video signals are input to the multi-display system 1. The multi-display system 1 is connected to liquid crystal panels 2a, 2b, 2c, 2d and liquid crystal display circuits 3a, 3b, 3c, 3d for controlling the display of the liquid crystal panels. The liquid crystal display circuits 3a, 3b, 3c, 3d process display data to be displayed on the liquid crystal panels 2a, 2b, 2c, 2d from the video signal transmitted from the client PC 4, and the liquid crystal panels 2a, 2b, 2c. , 2d. The liquid crystal display circuits 3a, 3b, 3c, 3d have a communication function and are provided with control signal lines with the client PC 4. The control signal line is connected by, for example, serial port signals RS-232C, RS-485, etc., and transmits / receives control commands to enable display control according to multi-display contents. Further, the liquid crystal display circuits 3a, 3b, 3c, 3d described above capture the set value of the corresponding ID number and display the area specified by the set value.
続いて液晶表示回路３ａ，３ｂ，３ｃ，３ｄの動作を詳細に説明する。図６は、液晶表示回路３ａ，３ｂ，３ｃ，３ｄの内部構成ブロック図を示す。クライアントＰＣ４から送信された映像信号は、入力データ処理回路９にてデジタルの表示データと表示用同期信号が生成され、フレームメモリ書き込み回路１０にて、書き込み開始位置情報およびデータ量を設定するレジスタ値により、フレームメモリ選択切り換え回路１１を介してフレームメモリに書き込まれる。フレームメモリ選択切り換え回路１１は、フレームメモリ１２，１３の２画面分のフレームメモリをそれぞれ、書き込み用、読み出し用に切り換える制御を行う。一方読み出し側も各レジスタが存在し、設定された開始位置情報、拡大率情報を基に各液晶パネルに表示するデータを読み出し、液晶パネル２ａ，２ｂ，２ｃ，２ｄに表示データ、液晶表示タイミング信号を出力し、液晶パネル表示を行う。 Next, the operation of the liquid crystal display circuits 3a, 3b, 3c, 3d will be described in detail. FIG. 6 is a block diagram showing the internal configuration of the liquid crystal display circuits 3a, 3b, 3c, and 3d. For the video signal transmitted from the client PC 4, digital display data and a display synchronization signal are generated by the input data processing circuit 9, and the register value for setting the write start position information and the data amount by the frame memory writing circuit 10. Thus, the data is written into the frame memory via the frame memory selection switching circuit 11. The frame memory selection switching circuit 11 performs control to switch the frame memories for the two screens of the frame memories 12 and 13 for writing and reading, respectively. On the other hand, each register also exists on the reading side, reads data to be displayed on each liquid crystal panel based on the set start position information and enlargement ratio information, and displays display data and liquid crystal display timing signals on the liquid crystal panels 2a, 2b, 2c and 2d. Is output and the LCD panel is displayed.
マイクロコントローラ７は、システムメモリ８に格納されたファームウェアプログラムにより液晶表示回路３ａ，３ｂ，３ｃ，３ｄ内の前述した各レジスタへのデータ設定を行う。制御データ処理回路５は、クライアントＰＣ４との通信制御信号のデータ変換を行っている。ＩＤ番号設定回路６は、複数の液晶表示回路３ａ，３ｂ，３ｃ，３ｄを個別通信制御するための通信制御コマンド識別用に個別ＩＤ番号を設定される。 The microcontroller 7 sets data in the respective registers in the liquid crystal display circuits 3a, 3b, 3c, and 3d by a firmware program stored in the system memory 8. The control data processing circuit 5 performs data conversion of a communication control signal with the client PC 4. The ID number setting circuit 6 is set with an individual ID number for identifying a communication control command for individually controlling the plurality of liquid crystal display circuits 3a, 3b, 3c, and 3d.
上述のように、大画面を構成するマルチディスプレイ装置においては、複数枚の液晶パネルにそれぞれ液晶表示回路基板が取り付いた状態を１ユニットとし、現地で組み立てるようにしていた。 As described above, in a multi-display device that constitutes a large screen, a state in which a liquid crystal display circuit board is attached to each of a plurality of liquid crystal panels is regarded as one unit and assembled on site.
上記従来のマルチディスプレイ装置は、ユニット化された同一品を任意の枚数で構成するため、ＩＤ番号の設定以外は同一品になるため製造上の取り扱いが楽になるが、表示を拡大して大画面表示を実現する手段を提供するためには、複数枚の液晶パネルにそれぞれ設けられている液晶表示回路基板を使用することになり、コストアップとなる。
また、上記したように複数枚の液晶パネルにそれぞれ設けられている液晶表示回路基板があるために、クライアントＰＣからそれぞれの液晶表示回路基板に、ＩＤ番号情報を付加した制御コマンドと共に表示する領域の設定値を送信しなければならず通信制御が複雑になり、クライアントＰＣの負担が大きかった。
The above-mentioned conventional multi-display device is composed of an arbitrary number of the same unitized product, so that it becomes the same product except for the setting of the ID number. In order to provide a means for realizing the display, the liquid crystal display circuit board provided in each of the plurality of liquid crystal panels is used, which increases costs.
Further, as described above, since there are the liquid crystal display circuit boards respectively provided on the plurality of liquid crystal panels, the area of the area to be displayed together with the control command to which the ID number information is added from the client PC to each liquid crystal display circuit board. Since the set value must be transmitted, the communication control is complicated, and the burden on the client PC is large.
本発明は従来の問題に鑑みなされたもので、複数の小型液晶パネルを組み合わせて作成された表示装置群と、該表示装置群に引き出し線を介して接続された液晶表示回路とから成る液晶マルチディスプレイ装置及び、映像信号を生成するクライアントＰＣからなるマルチディスプレイシステムであって、前記液晶表示回路には前記クライアントＰＣにより送信される映像信号を変換処理する入力データ処理回路と、該入力データ処理回路で処理された表示データを、前記液晶マルチディスプレイ装置に設けられている表示装置群のそれぞれの小型液晶パネルに表示する為に保存するフレームメモリと、該フレームメモリに表示データを書き込む為のフレームメモリ書き込み回路と、前記フレームメモリ書き込み回路に前記表示データが送信され、前記映像信号に含まれている同期信号により前記フレームメモリに書き込まれた表示データを読み出す為のフレームメモリ読み出し回路と、前記表示装置群を構成する複数の小型液晶パネルのうち、どの液晶パネルに映像を表示するかのアドレスを設定する為の読み出し開始アドレス設定回路と、前記設定されたアドレスに従って１水平同期期間に、前記表示装置群に対応したラインメモリが設けられているマルチディスプレイシステムを提案するものである。 The present invention has been made in view of the conventional problems, and a liquid crystal multi-layer comprising a display device group formed by combining a plurality of small liquid crystal panels and a liquid crystal display circuit connected to the display device group through a lead line. A multi-display system including a display device and a client PC that generates a video signal, wherein the liquid crystal display circuit includes an input data processing circuit that converts a video signal transmitted by the client PC, and the input data processing circuit A frame memory for storing the display data processed in the above-described display on each small liquid crystal panel of the display device group provided in the liquid crystal multi-display device, and a frame memory for writing the display data to the frame memory The display data is transmitted to a writing circuit and the frame memory writing circuit. A frame memory reading circuit for reading display data written in the frame memory by a synchronization signal included in the video signal, and a liquid crystal panel among a plurality of small liquid crystal panels constituting the display device group A multi-display system in which a read start address setting circuit for setting an address for displaying video and a line memory corresponding to the display device group in one horizontal synchronization period according to the set address is proposed. To do.
本発明によれば、複数の液晶パネルを１枚の液晶表示回路基板で制御できるため、クライアントＰＣからの通信制御が単純化され、クライアントＰＣの負担は軽減され、部品点数を大幅に削減できたため、ロウコストで大画面表示のマルチディスプレイシステムを提供することができる。 According to the present invention, since a plurality of liquid crystal panels can be controlled by a single liquid crystal display circuit board, communication control from the client PC is simplified, the burden on the client PC is reduced, and the number of parts can be greatly reduced. A multi-display system with a large screen display can be provided at a low cost.
以下、本発明の実施例を図面を用いて詳細に説明する。図１は本発明のマルチディスプレイシステムの基本構成ブロック図を示す。なお液晶パネル数は４枚構成にした例で説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing the basic configuration of a multi-display system according to the present invention. The number of liquid crystal panels will be described using an example in which four panels are configured.
クライアントＰＣ４で加工された画像データは映像信号に変換され、デジタルやアナログなどの画面表示用の同期信号を含んだ信号であるアナログＲＧＢ，ＤＶＩ，コンポジットビデオ，コンポーネントビデオ信号が液晶表示回路３に入力される。液晶表示回路３とクライアントＰＣ４は通信制御信号で接続され、クライアントＰＣ４から接続される液晶マルチディスプレイ装置１の液晶パネル枚数、液晶パネルの解像度、液晶パネルの周囲の額縁部の幅を液晶のドット数に換算したデータなどの表示制御をするための情報が送られてくる。液晶表示回路３は１枚の基板で構成されており、マルチディスプレイ化する前の個々の液晶パネルを表示制御した場合の基板面積とあまり差はなく実現しており、本実施例では、マルチディスプレイ化した４枚の液晶パネルを同時に表示制御している。 Image data processed by the client PC 4 is converted into a video signal, and analog RGB, DVI, composite video, and component video signals, including digital and analog screen display synchronization signals, are input to the liquid crystal display circuit 3. Is done. The liquid crystal display circuit 3 and the client PC 4 are connected by a communication control signal. The number of liquid crystal panels of the liquid crystal multi-display device 1 connected from the client PC 4, the resolution of the liquid crystal panel, the width of the frame portion around the liquid crystal panel, and the number of liquid crystal dots Information for display control such as converted data is sent. The liquid crystal display circuit 3 is composed of a single substrate, and is realized with little difference from the substrate area when display control is performed on individual liquid crystal panels before being multi-displayed. The four LCD panels are controlled simultaneously.
図１，２により、１枚の基板でマルチディスプレイ化した４枚の液晶パネルの表示制御処理について詳細に説明する。クライアントＰＣ４で加工された映像信号は、液晶表示回路３に送信され、入力データ処理回路９で映像信号の波形を計測し、映像信号の解像度、周波数、タイミングを算出する。また、同期信号の抽出と信号変換処理によりデジタルデータ化し、フレームメモリ書き込み回路１０に送られる。フレームメモリ書き込み回路１０は、フレームメモリ１２または１３に１画面分のデータを書き込む。この時フレームメモリ書き込み回路１０は、フレームメモリ選択切り換え回路１１を選択し、交互に２つのフレームメモリ１２または１３に書き込んで行く。書き込み方法は入力される１画面分のデータを順次書き込むだけであり単純な処理となる。 A display control process for four liquid crystal panels formed into a multi-display on one substrate will be described in detail with reference to FIGS. The video signal processed by the client PC 4 is transmitted to the liquid crystal display circuit 3, the waveform of the video signal is measured by the input data processing circuit 9, and the resolution, frequency, and timing of the video signal are calculated. Further, the data is converted into digital data by extraction of the synchronization signal and signal conversion processing, and is sent to the frame memory writing circuit 10. The frame memory writing circuit 10 writes data for one screen in the frame memory 12 or 13. At this time, the frame memory writing circuit 10 selects the frame memory selection switching circuit 11 and writes the data in the two frame memories 12 or 13 alternately. The writing method simply writes the data for one input screen sequentially, and is a simple process.
一方書き込み処理と並行して、フレームメモリ１２または１３に書き込まれた画像データを読み出し、データ加工して液晶パネル２ａ〜２ｄに表示するまでの処理の流れを説明する。
出力表示タイミング信号生成回路１４では、入力データ処理回路９で生成した映像信号の同期信号に同期した液晶パネル用の表示タイミング信号が生成される。生成されたタイミング信号は、液晶パネル２ａ〜２ｄのタイミング信号として液晶出力信号生成回路２３ａ〜２３ｄに送られると共にフレームメモリ読み出し回路１５に入力され読み出しタイミングを生成する。フレームメモリ読み出し回路１５は、読み出し開始アドレス設定回路１６に開始アドレスをセットし、液晶パネル２ａ〜２ｄの１水平同期期間の画像データをフレームメモリ１２または１３から読み出すにあたりアドレス指定できるようにしている。また、フレームメモリ選択切り換え回路１１は、２つのフレームメモリ１２，１３への書き込みと読み出し切り換えを制御している。選択指令は、フレームメモリ書き込み回路１０が指示するようにしており、フレームメモリ読み出し回路１５は選択されたフレームメモリ１２または１３のデータを読み出し、次段に配置されているラインメモリ１８〜２１に転送する。
出力表示タイミング信号生成回路１４から出力される１水平同期期間に読み出すデータ量は、各液晶パネルの１ライン分×液晶パネル数となり、液晶パネル４枚で１画面を構成する場合は、１水平同期期間に４回フレームメモリをアクセスし任意のアドレスから任意のデータ量を読み出すことができる。液晶パネル４枚（２×２）で構成されている場合は、指定した開始アドレスから１／２ライン分のデータを読み出し、フレームメモリを４回アクセスして４枚の液晶パネル２ａ〜２ｄの１ライン分がラインメモリ１８〜２１に書き込まれる。この時フレームメモリ読み出し回路１５は、読み出した表示データを２倍に拡大しラインメモリ１８〜２１に転送する。
On the other hand, in parallel with the writing process, the flow of processing from reading image data written in the frame memory 12 or 13 to data processing and displaying it on the liquid crystal panels 2a to 2d will be described.
The output display timing signal generation circuit 14 generates a display timing signal for the liquid crystal panel that is synchronized with the synchronization signal of the video signal generated by the input data processing circuit 9. The generated timing signals are sent to the liquid crystal output signal generation circuits 23a to 23d as timing signals of the liquid crystal panels 2a to 2d and are input to the frame memory reading circuit 15 to generate read timings. The frame memory readout circuit 15 sets a start address in the readout start address setting circuit 16 so that the address can be specified when reading out the image data of one horizontal synchronization period of the liquid crystal panels 2a to 2d from the frame memory 12 or 13. The frame memory selection switching circuit 11 controls switching between writing to and reading from the two frame memories 12 and 13. The selection command is instructed by the frame memory writing circuit 10, and the frame memory reading circuit 15 reads the data of the selected frame memory 12 or 13 and transfers it to the line memories 18 to 21 arranged in the next stage. To do.
The amount of data read from the output display timing signal generation circuit 14 in one horizontal synchronization period is one line of each liquid crystal panel × the number of liquid crystal panels. When one screen is composed of four liquid crystal panels, one horizontal synchronization is performed. An arbitrary amount of data can be read from an arbitrary address by accessing the frame memory four times in a period. In the case of four liquid crystal panels (2 × 2), data for 1/2 line is read from the designated start address, the frame memory is accessed four times, and one of the four liquid crystal panels 2a to 2d. The line portion is written into the line memories 18-21. At this time, the frame memory reading circuit 15 doubles the read display data and transfers it to the line memories 18-21.
続いて次ラインのデータをフレームメモリ１２または１３から読み出し加工してラインメモリ１８〜２１に転送する場合は、フレームメモリ読み出し回路１５よりラインメモリ書き込み選択切り換え回路１７ａ〜１７ｄを選択し、２つのラインメモリを交互に選択する。ラインメモリ書き込み選択切り換え回路１７ａ〜１７ｄが１番目のラインメモリ１８ａ，１９ａ，２０ａ，２１ａを選択した場合は、ラインメモリ読み出し選択切り換え回路２２ａ〜２２ｄは、２番目のラインメモリ１８ｂ，１９ｂ，２０ｂ，２１ｂを選択するようになる。選択されたラインメモリは、出力表示タイミング信号生成回路１４で作られた表示制御タイミングで読み出し、ラインメモリ読み出し選択切り換え回路２２ａ〜２２ｄを介して液晶出力信号生成回路２３ａ〜２３ｄで液晶パネルのインターフェース信号であるＬＶＤＳ方式のデータに変換され液晶パネルに送られる。液晶出力信号生成回路２３ａ〜２３ｄから各液晶パネル２ａ〜２ｄに接続されるＬＶＤＳインターフェースはケーブルで接続される。ケーブルの長さは、ＬＶＤＳ信号規格では１０ｍまで可能なため、大画面を構成した場合でも、液晶表示回路基板１枚から各液晶パネルへ配線することが可能となる。そのため、液晶パネル背面に制御基板を取り付けることはなくなり軽量化が図れるため取り付けが楽になる。
液晶パネル４面を１ユニットとして実施例を説明したが、１水平同期期間にフレームメモリから読み出しラインメモリに転送可能な回数分液晶パネル数を１枚の液晶表示回路基板で駆動することができる。
本発明は、フレームメモリから読み出すデータの開始アドレスを指定するため、クライアントＰＣ４からの指令により、図３のような表示パターンを表示することが可能となる。
また、液晶パネル数をさらに増やした場合は、図４のように映像信号分配器を使用して、各液晶表示回路基板にＩＤ番号を設定することで、多画面の液晶マルチディスプレイ装置を実現できる。
本発明の表示パネルは、直視型液晶パネルを実施例として説明したが、背面から光を当てた透過光により液晶パネル画面上の表示をスクリーンに投射する装置にも適用できる。また、プラズマディスプレイ等の表示パネルにも応用することができる。
Subsequently, when data of the next line is read from the frame memory 12 or 13 and processed and transferred to the line memories 18 to 21, the line memory write selection switching circuits 17a to 17d are selected from the frame memory read circuit 15, and two lines are selected. Select memory alternately. When the line memory write selection switching circuits 17a to 17d select the first line memories 18a, 19a, 20a and 21a, the line memory read selection switching circuits 22a to 22d are connected to the second line memories 18b, 19b, 20b, 21b is selected. The selected line memory is read at the display control timing generated by the output display timing signal generation circuit 14, and the liquid crystal output signal generation circuits 23a-23d via the line memory read selection switching circuits 22a-22d are interface signals of the liquid crystal panel. Is converted to LVDS data and sent to the liquid crystal panel. The LVDS interfaces connected to the liquid crystal panels 2a to 2d from the liquid crystal output signal generation circuits 23a to 23d are connected by cables. Since the cable can be up to 10 m in the LVDS signal standard, even when a large screen is formed, it is possible to wire from one liquid crystal display circuit board to each liquid crystal panel. For this reason, the control board is not attached to the back of the liquid crystal panel, and the weight can be reduced.
Although the embodiment has been described with the liquid crystal panel 4 as one unit, the number of liquid crystal panels that can be transferred from the frame memory to the read line memory in one horizontal synchronization period can be driven by one liquid crystal display circuit board.
In the present invention, since the start address of data read from the frame memory is designated, a display pattern as shown in FIG. 3 can be displayed by a command from the client PC 4.
If the number of liquid crystal panels is further increased, a multi-screen liquid crystal multi-display device can be realized by setting an ID number to each liquid crystal display circuit board using a video signal distributor as shown in FIG. .
Although the display panel of the present invention has been described by taking a direct-view type liquid crystal panel as an example, it can also be applied to an apparatus that projects a display on a liquid crystal panel screen onto a screen by transmitted light applied with light from the back. Further, it can be applied to a display panel such as a plasma display.
１ 液晶マルチディスプレイ装置
２ 液晶パネル
２ａ〜２ｄ 各液晶パネル
３ 液晶表示回路
３ａ〜３ｄ 各液晶表示回路
４ クライアントＰＣ
５ 制御データ処理回路
６ ＩＤ番号設定回路
７ マイクロコントローラ
８ システムメモリ
９ 入力データ処理回路
１０ フレームメモリ書き込み回路
１１ フレームメモリ選択切換回路
１２ フレームメモリＡ
１３ フレームメモリＢ
１４ 出力表示タイミング信号生成回路
１５ フレームメモリ読み出し回路
１６ 読み出し開始アドレス設定回路
１７ａ〜１７ｄ ラインメモリ書き込み選択回路
１８ａ，１８ｂ 第１のラインメモリ
１９ａ，１９ｂ 第２のラインメモリ
２０ａ，２０ｂ 第３のラインメモリ
２１ａ，２０ｂ 第４のラインメモリ
２２ａ〜２２ｄ ラインメモリ読み出し選択回路
２３ａ〜２３ｄ 液晶出力信号生成回路
２４ 映像信号分配器
DESCRIPTION OF SYMBOLS 1 Liquid crystal multi-display apparatus 2 Liquid crystal panel 2a-2d Each liquid crystal panel 3 Liquid crystal display circuit 3a-3d Each liquid crystal display circuit 4 Client PC
5 Control data processing circuit 6 ID number setting circuit 7 Microcontroller 8 System memory 9 Input data processing circuit 10 Frame memory writing circuit 11 Frame memory selection switching circuit 12 Frame memory A
13 Frame memory B
14 Output display timing signal generation circuit
15 frame memory read circuit 16 read start address setting circuit 17a to 17d line memory write selection circuit 18a, 18b first line memory 19a, 19b second line memory 20a, 20b third line memory 21a, 20b fourth line Memory 22a-22d Line memory read selection circuit 23a-23d Liquid crystal output signal generation circuit 24 Video signal distributor
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008335113A JP2010156846A (en) | 2008-12-26 | 2008-12-26 | Multi-display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008335113A JP2010156846A (en) | 2008-12-26 | 2008-12-26 | Multi-display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010156846A true JP2010156846A (en) | 2010-07-15 |
Family
ID=42574812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008335113A Pending JP2010156846A (en) | 2008-12-26 | 2008-12-26 | Multi-display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010156846A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012153711A1 (en) * | 2011-05-11 | 2012-11-15 | 京セラディスプレイ株式会社 | Liquid crystal display device |
| JP2016143006A (en) * | 2015-02-04 | 2016-08-08 | シナプティクス・ディスプレイ・デバイス合同会社 | Display device, display panel driver, and method for driving display panel |
| WO2017140046A1 (en) * | 2016-02-17 | 2017-08-24 | 京东方科技集团股份有限公司 | Display driving method and display system |
| CN111613186A (en) * | 2020-06-22 | 2020-09-01 | 京东方科技集团股份有限公司 | Display system and driving method thereof |
| CN111819621A (en) * | 2018-03-15 | 2020-10-23 | Nec显示器解决方案株式会社 | Display device and multi-display system |
-
2008
- 2008-12-26 JP JP2008335113A patent/JP2010156846A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012153711A1 (en) * | 2011-05-11 | 2012-11-15 | 京セラディスプレイ株式会社 | Liquid crystal display device |
| JP2012237868A (en) * | 2011-05-11 | 2012-12-06 | Kyocera Display Corp | Liquid crystal display device |
| CN103703503A (en) * | 2011-05-11 | 2014-04-02 | 京瓷显示器株式会社 | Liquid crystal display device |
| JP2016143006A (en) * | 2015-02-04 | 2016-08-08 | シナプティクス・ディスプレイ・デバイス合同会社 | Display device, display panel driver, and method for driving display panel |
| WO2017140046A1 (en) * | 2016-02-17 | 2017-08-24 | 京东方科技集团股份有限公司 | Display driving method and display system |
| US10304405B2 (en) | 2016-02-17 | 2019-05-28 | Boe Technology Group Co., Ltd. | Display driving method for driving display system and display system |
| CN111819621A (en) * | 2018-03-15 | 2020-10-23 | Nec显示器解决方案株式会社 | Display device and multi-display system |
| US11573758B2 (en) | 2018-03-15 | 2023-02-07 | Sharp Nec Display Solutions, Ltd. | Display device and multi-display system |
| CN111613186A (en) * | 2020-06-22 | 2020-09-01 | 京东方科技集团股份有限公司 | Display system and driving method thereof |
| US11727855B2 (en) | 2020-06-22 | 2023-08-15 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display system including plurality of source drivers, and driving method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101563989B1 (en) | Microcontroller with integrated graphical processing unit | |
| US8390613B2 (en) | Display driver integrated circuits, and systems and methods using display driver integrated circuits | |
| CN101046941B (en) | Apparatus and method for driving liquid crystal display device | |
| JP2000258748A (en) | Liquid crystal display device | |
| US10311772B2 (en) | Signal supply circuit and display device | |
| JP2007041258A (en) | Image display device and timing controller | |
| JP2010156846A (en) | Multi-display system | |
| KR20060045934A (en) | Image signal processing circuit and image display apparatus | |
| CN102057361B (en) | programmable cycle state machine interface | |
| CN101097691A (en) | LCD driving mechanism and method | |
| US7932872B2 (en) | Picture displaying method, system and unit | |
| JP2004274219A (en) | Frame rate conversion apparatus for video signal | |
| JPH05297827A (en) | Liquid crystal display device | |
| JP2000224477A (en) | Video display device and method | |
| JP5106893B2 (en) | Display device | |
| JP4176605B2 (en) | Display signal converter | |
| JPH0962230A (en) | Liquid crystal display | |
| JP2010113138A (en) | Method of driving display device | |
| JP3478662B2 (en) | Drive circuit for liquid crystal display | |
| JPH08160903A (en) | Method and device for displaying digital picture | |
| TWI312499B (en) | ||
| CN114783363A (en) | Display device and signal control method | |
| US20070146305A1 (en) | Testing system for liquid crystal display | |
| JP2004309961A (en) | Liquid crystal display device | |
| JP3643652B2 (en) | Liquid crystal display |