JP2010147069A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010147069A
JP2010147069A JP2008319615A JP2008319615A JP2010147069A JP 2010147069 A JP2010147069 A JP 2010147069A JP 2008319615 A JP2008319615 A JP 2008319615A JP 2008319615 A JP2008319615 A JP 2008319615A JP 2010147069 A JP2010147069 A JP 2010147069A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor layer
resist
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008319615A
Other languages
Japanese (ja)
Inventor
Yasuhiro Asaoka
保宏 淺岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008319615A priority Critical patent/JP2010147069A/en
Publication of JP2010147069A publication Critical patent/JP2010147069A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology for suppressing damages to an already formed movable part, in forming the movable part after formation of an electrode and then removing a protective film protecting the electrode. <P>SOLUTION: In a method of manufacturing a semiconductor device in which a fixed part fixed to a base layer 14 immovably and the movable part movable relative to the base layer 14 are formed in a semiconductor layer 10 disposed above the base layer 14, the semiconductor layer removing step of removing the semiconductor layer 10 except in regions forming the fixed part and the movable part is performed, the intermediate layer removing step of removing an insulator layer 12 (an intermediate layer) positioned corresponding to the removed semiconductor layer 10 and the insulator layer 12 positioned between the movable part region and the base layer 14 is performed. The resist charging step of charging a resist P1 into a space formed in the semiconductor layer 10 at the semiconductor layer removing process is performed, and then the protective film 7 covering the electrode 80 and the resist P1 are removed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ベース層の上方に配置されている半導体層に、ベース層に対して移動不能に固定されている固定部と、ベース層に対して移動可能な可動部が形成されている半導体装置の製造方法に関する。   The present invention relates to a semiconductor device in which a fixed portion fixed so as not to move relative to the base layer and a movable portion movable relative to the base layer are formed in the semiconductor layer disposed above the base layer. It relates to the manufacturing method.

この種の半導体装置としては、例えばMEMS(Micro Electro Mechanical Systems)センサが知られている。図15に示すMEMSセンサ100は、ベース層114と、ベース層114の上方に配置された半導体層110を備えている。半導体層110には、ベース層114に対して移動不能に固定されている固定部182と、ベース層114に対して移動可能な可動部131が形成されている。固定部182は、絶縁層112を介してベース層114に固定されている。固定部182の表面には、電極180が形成されている。可動部131は、ベース層114との間に空間が形成されている。可動部131は図示していない断面で、固定部182と連結している。MEMSセンサ100は、例えば、加速度や角速度などの力学量の検出に利用される。すなわち、MEMSセンサ100に加速度が作用すると、ベース層114に対する可動部131の相対位置が変位する。これによる静電容量の変化を電極180を介して検出することで、加速度を検出する。   As this type of semiconductor device, for example, a MEMS (Micro Electro Mechanical Systems) sensor is known. A MEMS sensor 100 illustrated in FIG. 15 includes a base layer 114 and a semiconductor layer 110 disposed above the base layer 114. In the semiconductor layer 110, a fixed portion 182 that is fixed so as not to move with respect to the base layer 114 and a movable portion 131 that can move with respect to the base layer 114 are formed. The fixing part 182 is fixed to the base layer 114 via the insulating layer 112. An electrode 180 is formed on the surface of the fixed portion 182. A space is formed between the movable portion 131 and the base layer 114. The movable part 131 is connected to the fixed part 182 in a cross section (not shown). The MEMS sensor 100 is used for detecting mechanical quantities such as acceleration and angular velocity, for example. That is, when the acceleration acts on the MEMS sensor 100, the relative position of the movable part 131 with respect to the base layer 114 is displaced. By detecting a change in capacitance due to this via the electrode 180, acceleration is detected.

特許文献1には、MEMSセンサ100の製造方法が開示されている。特許文献1の製造方法では、まず、半導体層110の表面のうち固定部182となる領域の表面に電極180を形成する。次に、電極180をSiN等の保護膜で被覆する。次に、固定部182と可動部131となる領域以外の半導体層110をエッチングして除去する。その後に、除去された半導体層110に対応する位置の絶縁層112と、可動部131となる領域とベース層114の間にある絶縁層112を除去する。これにより、可動部131がベース層114に対して移動可能な状態(浮き上がった状態)となる。次に、電極180を被覆している保護膜を除去する。半導体層110や絶縁層112を除去する前に電極180を保護膜で被覆することにより、エッチング等による電極180の損傷を防止している。   Patent Document 1 discloses a method for manufacturing the MEMS sensor 100. In the manufacturing method of Patent Document 1, first, the electrode 180 is formed on the surface of the region of the surface of the semiconductor layer 110 that becomes the fixing portion 182. Next, the electrode 180 is covered with a protective film such as SiN. Next, the semiconductor layer 110 other than the region to be the fixed portion 182 and the movable portion 131 is removed by etching. After that, the insulating layer 112 at a position corresponding to the removed semiconductor layer 110 and the insulating layer 112 between the region to be the movable portion 131 and the base layer 114 are removed. As a result, the movable part 131 becomes movable (lifted) with respect to the base layer 114. Next, the protective film covering the electrode 180 is removed. By covering the electrode 180 with a protective film before removing the semiconductor layer 110 and the insulating layer 112, damage to the electrode 180 due to etching or the like is prevented.

特開2007−283470号公報JP 2007-283470 A

電極180を被覆している保護膜は、例えば、反応性イオンエッチング(RIE)等の異方性エッチングによって除去する。反応性イオンエッチングでは、プラズマ内にMEMSセンサ100を載置する。すると、既に形成されている可動部131がプラズマ内において帯電し、可動部131同士か可動部131とベース層114とが衝突することがある。これにより、可動部131が損傷することがあった。
また、保護膜は、ケミカルドライエッチング(CDE)等の等方性エッチングによって除去することもある。この場合には、既に形成されている可動部131がエッチングによって削れてしまうことがあった。
The protective film covering the electrode 180 is removed by anisotropic etching such as reactive ion etching (RIE), for example. In reactive ion etching, the MEMS sensor 100 is placed in plasma. Then, the already formed movable part 131 is charged in the plasma, and the movable parts 131 or the movable part 131 and the base layer 114 may collide with each other. Thereby, the movable part 131 may be damaged.
The protective film may be removed by isotropic etching such as chemical dry etching (CDE). In this case, the already formed movable part 131 may be removed by etching.

可動部131を形成した後に電極180を形成すれば、可動部131の損傷と電極180の損傷の双方を回避することができる。しかしながら、半導体層110の表面に電極180を形成するためには、通常、まず表面の全域に金属膜を形成し、その後に、不要な領域の金属膜を除去することで電極180を形成する。可動部131を形成した後には、半導体層110の一部が除去されており、また、可動部131とベース層114との間に空間が設けられているため、従来の方法で電極180を形成することは困難である。
本発明は、電極を形成した後に可動部を形成し、その後に電極を保護する保護膜を除去する場合において、既に形成されている可動部が損傷を受けることを抑制する技術を提供する。
If the electrode 180 is formed after the movable portion 131 is formed, both of the damage to the movable portion 131 and the electrode 180 can be avoided. However, in order to form the electrode 180 on the surface of the semiconductor layer 110, usually, a metal film is first formed over the entire surface, and then the electrode 180 is formed by removing the metal film in unnecessary regions. After the movable portion 131 is formed, a part of the semiconductor layer 110 is removed, and a space is provided between the movable portion 131 and the base layer 114, so that the electrode 180 is formed by a conventional method. It is difficult to do.
The present invention provides a technique for suppressing damage to an already formed movable part when the movable part is formed after the electrode is formed and then the protective film for protecting the electrode is removed.

本明細書で開示される製造方法は、ベース層の上方に配置されている半導体層に、ベース層に対して移動不能に固定されている固定部と、ベース層に対して移動可能な可動部が形成されている半導体装置の製造方法である。この製造方法では、電極形成工程と保護膜被覆工程と半導体層除去工程と中間層除去工程とレジスト充填工程と保護膜除去工程とレジスト除去工程をこの順で実施する。電極形成工程では、ベース層と半導体層の間に中間層が配置された状態で、半導体層の表面のうち固定部となる領域の表面に電極を形成する。保護膜被覆工程では、電極を保護膜で被覆する。半導体層除去工程では、固定部と可動部となる領域以外の半導体層を除去する。中間層除去工程では、半導体層除去工程で除去された半導体層に対応する位置の中間層と、可動部となる領域とベース層の間にある中間層とを除去する。レジスト充填工程では、半導体層除去工程によって半導体層に形成された空間内にレジストを充填する。保護膜除去工程では、電極を被覆している保護膜を除去する。レジスト除去工程では、充填したレジストを除去する。
なお、レジスト充填工程では、半導体層除去工程によって半導体層に形成された空間の全てがレジストで充填されていなくてもよい。また、レジスト充填工程を実施した後には、可動部同士又は可動部と他の部材(ベース層や中間層等)とが、レジストを介して仮に固定されるとともに、少なくとも可動部の側面がレジストで被覆されていることが好ましい。可動部の側面は、上記半導体装置の性能と関連が深い。
The manufacturing method disclosed in this specification includes a fixed portion fixed to a semiconductor layer disposed above the base layer so as not to move with respect to the base layer, and a movable portion movable with respect to the base layer. This is a method for manufacturing a semiconductor device in which is formed. In this manufacturing method, the electrode forming step, the protective film covering step, the semiconductor layer removing step, the intermediate layer removing step, the resist filling step, the protective film removing step, and the resist removing step are performed in this order. In the electrode formation step, an electrode is formed on the surface of the region to be a fixed portion of the surface of the semiconductor layer with the intermediate layer disposed between the base layer and the semiconductor layer. In the protective film coating step, the electrode is coated with a protective film. In the semiconductor layer removing step, the semiconductor layer other than the region that becomes the fixed portion and the movable portion is removed. In the intermediate layer removing step, the intermediate layer at a position corresponding to the semiconductor layer removed in the semiconductor layer removing step and the intermediate layer between the region serving as the movable portion and the base layer are removed. In the resist filling step, the resist is filled into the space formed in the semiconductor layer by the semiconductor layer removing step. In the protective film removing step, the protective film covering the electrode is removed. In the resist removal step, the filled resist is removed.
Note that in the resist filling step, the entire space formed in the semiconductor layer by the semiconductor layer removing step may not be filled with the resist. In addition, after the resist filling step, the movable parts or the movable parts and other members (base layer, intermediate layer, etc.) are temporarily fixed via the resist, and at least the side surfaces of the movable parts are made of resist. It is preferably coated. The side surface of the movable part is closely related to the performance of the semiconductor device.

上記した製造方法では、保護膜除去工程を実施する前に、レジスト充填工程で、半導体層に形成された空間内にレジストを充填することを特徴としている。これにより、可動部の表面をレジストで保護することができる。あるいは、可動部同士又は可動部と他の部材(ベース層や中間層等)とを、レジストを介して仮に固定することができる。したがって、保護膜除去工程で、例えばケミカルドライエッチングを利用して電極の保護膜を除去する場合は、レジストで保護された可動部の表面が削れない。保護膜除去工程で、例えば反応性イオンエッチングを利用して電極の保護膜を除去する場合には、可動部が帯電して何れかの部材と衝突することが防止される。さらに、充填したレジストは、可動部や固定部に損傷を与えることなく簡単に除去することができる。これによって、電極を保護する保護膜を除去する際に、可動部が損傷を受けることを抑制することができる。   The manufacturing method described above is characterized in that the resist is filled in the space formed in the semiconductor layer in the resist filling step before the protective film removing step. Thereby, the surface of a movable part can be protected with a resist. Alternatively, the movable parts or the movable part and other members (such as a base layer and an intermediate layer) can be temporarily fixed via a resist. Therefore, when the protective film of the electrode is removed by using, for example, chemical dry etching in the protective film removing step, the surface of the movable part protected by the resist cannot be shaved. In the protective film removing step, for example, when the protective film of the electrode is removed using reactive ion etching, the movable portion is prevented from being charged and colliding with any member. Furthermore, the filled resist can be easily removed without damaging the movable part and the fixed part. Thereby, when removing the protective film which protects an electrode, it can suppress that a movable part is damaged.

上記した半導体装置の製造方法は、さらにSOI(Silicon on Insulator)基板を準備する工程を有していてもよい。この場合には、ベース層と半導体層の間の「中間層」が絶縁層となる。SOI基板を用いることで、簡単に半導体装置を製造することができる。また、上記した製造方法は、ベース層上に配置された中間層の上に半導体層を積層する工程をさらに有していてもよい。この場合には、電極形成工程では、積層された半導体層上に電極を形成する。この方法によると、半導体層の厚みを任意の厚みとすることができる。   The semiconductor device manufacturing method described above may further include a step of preparing an SOI (Silicon on Insulator) substrate. In this case, the “intermediate layer” between the base layer and the semiconductor layer is an insulating layer. By using an SOI substrate, a semiconductor device can be easily manufactured. In addition, the manufacturing method described above may further include a step of stacking the semiconductor layer on the intermediate layer disposed on the base layer. In this case, in the electrode formation step, an electrode is formed on the stacked semiconductor layers. According to this method, the thickness of the semiconductor layer can be set to an arbitrary thickness.

本明細書で開示された製造方法によると、半導体層の表面に形成された電極を保護する保護膜を除去する時に、既に形成されている可動部が損傷を受けることを抑制することができる。   According to the manufacturing method disclosed in this specification, it is possible to suppress damage to the already formed movable portion when removing the protective film that protects the electrode formed on the surface of the semiconductor layer.

本明細書で開示される技術の特徴を整理しておく。
(1)半導体装置は、MEMSセンサである。
(2)空間を充填するレジストとしては、ノボラック型レジストやポリイミド等を用いる。
The features of the technology disclosed in this specification will be summarized.
(1) The semiconductor device is a MEMS sensor.
(2) As a resist filling the space, a novolac resist, polyimide, or the like is used.

図1に、本実施例の半導体装置1の要部を平面視した図を示す。図2は、図1のII-II線断面図である。
半導体装置1は加速度センサとして機能する。半導体装置1は、図1の上部に配置されている検出領域5と、図1の下部に配置されている振動力付与領域3を備えている。
まず、検出領域5の構成について説明する。検出領域5は、一対の電極80と、各々の電極80が形成されている電極台座部82と、各々の電極台座部82から配線されている2本のアーム部20と、中央に配置されている第1格子部40と、第1格子部40と各々のアーム部20との間に形成されている櫛歯電極部30を備えている。
FIG. 1 shows a plan view of the main part of the semiconductor device 1 of this embodiment. 2 is a cross-sectional view taken along line II-II in FIG.
The semiconductor device 1 functions as an acceleration sensor. The semiconductor device 1 includes a detection region 5 disposed in the upper part of FIG. 1 and a vibration force applying region 3 disposed in the lower part of FIG.
First, the configuration of the detection area 5 will be described. The detection region 5 is disposed in the center with a pair of electrodes 80, an electrode pedestal portion 82 on which each electrode 80 is formed, two arm portions 20 wired from each electrode pedestal portion 82. And the comb electrode portion 30 formed between the first lattice portion 40 and each arm portion 20.

電極80は、図1の左右両端に形成されている。電極80はアルミニウム等の金属によって電極台座部82の表面に形成されている。図2に示すように、電極台座部82とベース層14の間には絶縁体層12が配されている。電極台座部82は、半導体層10によって形成されている。
各々の電極台座部82から中央に向けてアーム部20が伸びている。アーム部20は絶縁体層12を介してベース層14に固定されている。
第1格子部40には、平面視すると多数の孔が形成されている。第1格子部40とベース層14の間には空間が形成されており、第1格子部40はベース層14に対して移動可能となっている。第1格子部40は、梁52によって後述する振動力付与領域3の第2格子部42に連結している。
The electrodes 80 are formed at both left and right ends in FIG. The electrode 80 is formed on the surface of the electrode pedestal 82 by a metal such as aluminum. As shown in FIG. 2, the insulator layer 12 is disposed between the electrode base 82 and the base layer 14. The electrode pedestal portion 82 is formed by the semiconductor layer 10.
The arm portion 20 extends from each electrode pedestal portion 82 toward the center. The arm part 20 is fixed to the base layer 14 via the insulator layer 12.
In the first lattice portion 40, a large number of holes are formed in plan view. A space is formed between the first lattice unit 40 and the base layer 14, and the first lattice unit 40 is movable with respect to the base layer 14. The first lattice unit 40 is connected to a second lattice unit 42 in a vibration force applying region 3 described later by a beam 52.

櫛歯電極部30は、図1の第1格子部40の左右両側に形成されている。櫛歯電極部30は、アーム部20と接続しているアーム部側櫛歯32と、第1格子部40と接続している格子部側櫛歯31を備えている。アーム部側櫛歯32を構成する複数個の歯がアーム部20に等間隔に形成されており、各々の歯がアーム部20の支持部21から第1格子部40側に向けて伸びている。アーム部側櫛歯32と第1格子部40との間には所定の間隔が形成され、両者は接触していない。格子部側櫛歯31を構成する複数個の歯が第1格子部40に等間隔に配置されており、各々の歯が第1格子部40からアーム部20側に向けて伸びている。格子部側櫛歯31とアーム部20との間には所定の間隔が形成され、両者は接触していない。アーム部側櫛歯32の歯と格子部側櫛歯31の歯は互い違いに間隔を空けて組み合わせられている。図2に示すように、格子部側櫛歯31とベース層14の間には空間が形成されており、格子部側櫛歯31はベース層14に対して移動可能となっている。また、図示していないがアーム部側櫛歯32とベース層14の間にも空間が形成されており、アーム部側櫛歯32もベース層14に対して移動可能となっている。半導体装置1に加速度が加わると、アーム部側櫛歯32に対する格子部側櫛歯31の位置が変化する。   The comb electrode part 30 is formed on both the left and right sides of the first lattice part 40 in FIG. The comb electrode part 30 includes arm part side comb teeth 32 connected to the arm part 20 and lattice part side comb teeth 31 connected to the first lattice part 40. A plurality of teeth constituting the arm portion side comb teeth 32 are formed at equal intervals on the arm portion 20, and each tooth extends from the support portion 21 of the arm portion 20 toward the first lattice portion 40 side. . A predetermined interval is formed between the arm side comb teeth 32 and the first lattice part 40, and they are not in contact with each other. A plurality of teeth constituting the lattice portion side comb teeth 31 are arranged at equal intervals on the first lattice portion 40, and each tooth extends from the first lattice portion 40 toward the arm portion 20 side. A predetermined interval is formed between the lattice portion side comb teeth 31 and the arm portion 20, and they are not in contact with each other. The teeth of the arm portion side comb teeth 32 and the lattice portion side comb teeth 31 are alternately combined with a gap therebetween. As shown in FIG. 2, a space is formed between the lattice portion side comb teeth 31 and the base layer 14, and the lattice portion side comb teeth 31 are movable with respect to the base layer 14. Although not shown, a space is also formed between the arm portion side comb teeth 32 and the base layer 14, and the arm portion side comb teeth 32 are also movable with respect to the base layer 14. When acceleration is applied to the semiconductor device 1, the position of the lattice-side comb teeth 31 with respect to the arm-side comb teeth 32 changes.

次に振動力付与領域3の構成について説明する。前述した検出領域5と同一の構成要素には、同一の符号を付与することで詳細な説明を省略する。
振動力付与領域3は、一対の電極80と、各々の電極80が形成されている電極台座部82と、各々の電極台座部82から配線されている2本のアーム部20と、中央に配置されている第2格子部42と、第2格子部42と各々のアーム部20との間に形成されている2個の櫛歯電極部30と、アンカー部60を備えている。
Next, the configuration of the vibration force application region 3 will be described. The same components as those in the detection region 5 described above are denoted by the same reference numerals, and detailed description thereof is omitted.
The vibration force application region 3 is disposed in the center with a pair of electrodes 80, an electrode pedestal portion 82 on which each electrode 80 is formed, two arm portions 20 wired from each electrode pedestal portion 82, and the like. The second lattice portion 42, the two comb electrode portions 30 formed between the second lattice portion 42 and each arm portion 20, and the anchor portion 60 are provided.

第2格子部42も、検出領域5の第1格子部40と同様に、平面視すると多数の孔が形成されている。第2格子部42も、ベース層14との間に空間が形成されており、ベース層14に対して移動可能となっている。第2格子部42は、梁52によって第1格子部40と連結されている。梁52も、ベース層14との間に空間が形成されており、ベース層14に対して移動可能となっている。
また、第2格子部42は、梁50によってアンカー部60の支持部61と連結している。梁50も、ベース層14との間に空間が形成されており、ベース層14に対して移動可能となっている。アンカー部60は、絶縁体層12を介してベース層14に固定されている。
Similarly to the first lattice portion 40 in the detection region 5, the second lattice portion 42 has a large number of holes when viewed in plan. A space is also formed between the second lattice portion 42 and the base layer 14, and the second lattice portion 42 can move with respect to the base layer 14. The second lattice part 42 is connected to the first lattice part 40 by a beam 52. A space is also formed between the beam 52 and the base layer 14, and the beam 52 is movable with respect to the base layer 14.
The second lattice portion 42 is connected to the support portion 61 of the anchor portion 60 by the beam 50. A space is also formed between the beam 50 and the base layer 14, and the beam 50 is movable with respect to the base layer 14. The anchor part 60 is fixed to the base layer 14 via the insulator layer 12.

したがって、第1格子部40と、第1格子部40に形成されている格子部側櫛歯31と、梁52と、第2格子部42と、第2格子部42に形成されている格子部側櫛歯31は、梁50を介してアンカー部60の支持部61に連結している。   Accordingly, the first lattice portion 40, the lattice portion side comb teeth 31 formed in the first lattice portion 40, the beam 52, the second lattice portion 42, and the lattice portion formed in the second lattice portion 42. The side comb teeth 31 are connected to the support portion 61 of the anchor portion 60 via the beam 50.

半導体装置1で加速度を検出する際は、振動力付与領域3の一対の電極80間に交流電圧が印加される。これにより、振動力付与領域3側の櫛歯電極部30に力が発生し、第2格子部42が図1の左右に振動する。この振動の振動力や振動幅は、第2格子部42とアンカー部60を連結する梁50の剛性によって決まる。振動は、梁52を介して検出領域5の第1格子部40に伝わる。これにより、第1格子部40も図1の左右方向に振動する。図1の上下方向に加速度が発生すると、検出領域5の櫛歯電極部30の格子部側櫛歯31とアーム部側櫛歯32の間隔が変化する。これにより、検出領域5の櫛歯電極部30の静電容量が変化する。この静電容量の変化量を検出領域5の一対の電極80を介して検出し、検出した静電容量の変化量から加速度の大きさを算出する。   When detecting the acceleration with the semiconductor device 1, an alternating voltage is applied between the pair of electrodes 80 in the vibration force application region 3. As a result, a force is generated in the comb-teeth electrode portion 30 on the vibration force applying region 3 side, and the second lattice portion 42 vibrates left and right in FIG. The vibration force and vibration width of this vibration are determined by the rigidity of the beam 50 that connects the second lattice portion 42 and the anchor portion 60. The vibration is transmitted to the first lattice unit 40 in the detection region 5 through the beam 52. Thereby, the 1st grating | lattice part 40 also vibrates in the left-right direction of FIG. When acceleration occurs in the vertical direction in FIG. 1, the interval between the lattice-side comb teeth 31 and the arm-side comb teeth 32 of the comb-shaped electrode section 30 in the detection region 5 changes. Thereby, the electrostatic capacitance of the comb-tooth electrode part 30 in the detection region 5 changes. The amount of change in capacitance is detected through a pair of electrodes 80 in the detection region 5, and the magnitude of acceleration is calculated from the detected amount of change in capacitance.

図3〜図14を参照して半導体装置1の製造方法を説明する。図3〜図12と図14は図1のII-II線断面について各工程が実施された状態を示している。
まず図3に示すように、ベース層14と半導体層10の間に絶縁体層12が配されたSOI基板2を準備する。ベース層14と半導体層10の材料にはシリコンが用いられている。絶縁体層12の材料には酸化シリコンが用いられている。ベース層14の厚みは625μmであり、絶縁体層12の厚みは4.5μmであり、半導体層10の厚みは40μmである。
A method for manufacturing the semiconductor device 1 will be described with reference to FIGS. 3 to 12 and FIG. 14 show a state in which each step has been performed with respect to the section taken along the line II-II in FIG.
First, as shown in FIG. 3, the SOI substrate 2 in which the insulator layer 12 is disposed between the base layer 14 and the semiconductor layer 10 is prepared. Silicon is used as a material for the base layer 14 and the semiconductor layer 10. Silicon oxide is used as the material of the insulator layer 12. The base layer 14 has a thickness of 625 μm, the insulator layer 12 has a thickness of 4.5 μm, and the semiconductor layer 10 has a thickness of 40 μm.

次に図4に示すように、半導体層10の表面全体にアルミニウム膜8を堆積する。アルミニウム膜8の厚みは1.0μmとする。
次に図5に示すように、図4のアルミニウム膜8の一部を除去し、検出領域5と振動力付与領域3の電極80を形成する。
Next, as shown in FIG. 4, an aluminum film 8 is deposited on the entire surface of the semiconductor layer 10. The thickness of the aluminum film 8 is 1.0 μm.
Next, as shown in FIG. 5, a part of the aluminum film 8 in FIG. 4 is removed, and the electrode 80 in the detection region 5 and the vibration force applying region 3 is formed.

次に図6に示すように、電極80を保護膜7で被覆する。保護膜7の材料にはSiNを用いる。保護膜7の厚みは2.0μmとする。
次に図7に示すように、基板2の表面側全体にマスクM1を塗布し、その後にマスクM1をパターニングする。これにより、保護膜7で被覆された電極80上と、可動部(31,32,40,42,50,52)を形成する領域(可動部形成領域)と、固定部(20,60,82)を形成する領域(固定部形成領域)上のマスクM1が残り、その他の領域上に形成されたマスクM1が除去される。なお、第1格子部40と第2格子部42を形成する領域(可動部形成領域の一部)内では、多数の孔(図1参照)を形成する部分でマスクM1を開口する。
Next, as shown in FIG. 6, the electrode 80 is covered with a protective film 7. SiN is used as the material of the protective film 7. The thickness of the protective film 7 is 2.0 μm.
Next, as shown in FIG. 7, a mask M1 is applied to the entire surface side of the substrate 2, and then the mask M1 is patterned. Thereby, on the electrode 80 covered with the protective film 7, the region (movable portion forming region) for forming the movable portion (31, 32, 40, 42, 50, 52), and the fixed portion (20, 60, 82). The mask M1 on the region (fixed portion formation region) for forming) remains, and the mask M1 formed on the other regions is removed. In the region where the first lattice portion 40 and the second lattice portion 42 are formed (part of the movable portion formation region), the mask M1 is opened at a portion where a large number of holes (see FIG. 1) are formed.

次に図8に示すように、マスクM1の開口から絶縁体層12に至るまで半導体層10をエッチングする。これにより、半導体層10のうち、可動部(31,32,40,42,50,52)と固定部(20,60,82)が残存する。図8では、格子部側櫛歯31と電極台座部82が残存している状態を示している。
次に図9に示すように、アッシングによってマスクM1を除去する。
Next, as shown in FIG. 8, the semiconductor layer 10 is etched from the opening of the mask M1 to the insulator layer 12. Thereby, in the semiconductor layer 10, the movable part (31, 32, 40, 42, 50, 52) and the fixed part (20, 60, 82) remain. FIG. 8 shows a state in which the lattice portion side comb teeth 31 and the electrode pedestal portion 82 remain.
Next, as shown in FIG. 9, the mask M1 is removed by ashing.

次に図10に示すように、基板2をフッ酸薬液処理し、露出している絶縁体層12を除去する。この際に、絶縁体層12は等方的に除去される。したがって、露出している絶縁体層12に加え、可動部(31,32,40,42,50,52)や固定部(20,60,82)の下方に残存している絶縁体層12も、側方から薬液によって侵食される。例えば、図10に示す格子部側櫛歯31では、格子部側櫛歯31の下方に残存している絶縁体層12が、図示左側と右側の両側から薬液に侵食されて除去される。格子部側櫛歯31は幅が狭いので、格子部側櫛歯31の下方の絶縁体層12は全て除去される。同様に、アーム部側櫛歯32及び梁50,52も幅が狭いので、それらの下方の絶縁体層12は全て除去される。第1格子部40と第2格子部42には多数の孔を形成したことにより、それぞれの孔に導入された薬液でそれぞれの孔の周囲の絶縁体層12が除去される。これにより、第1格子部40と第2格子部42の下方の絶縁体層12も全て除去される。その結果、櫛歯電極部30と梁50,52と第1格子部40と第2格子部42は、ベース層14から離間して可動部(31,32,40,42,50,52)となる。   Next, as shown in FIG. 10, the substrate 2 is treated with a hydrofluoric acid chemical solution to remove the exposed insulator layer 12. At this time, the insulator layer 12 is removed isotropically. Therefore, in addition to the exposed insulator layer 12, the insulator layer 12 remaining below the movable portion (31, 32, 40, 42, 50, 52) and the fixed portion (20, 60, 82) is also included. It is eroded by chemicals from the side. For example, in the lattice-side comb teeth 31 shown in FIG. 10, the insulator layer 12 remaining below the lattice-side comb teeth 31 is eroded and removed by the chemical solution from both the left and right sides in the figure. Since the lattice-side comb teeth 31 have a small width, all the insulator layers 12 below the lattice-side comb teeth 31 are removed. Similarly, since the arm-side comb teeth 32 and the beams 50 and 52 are also narrow in width, all the insulating layers 12 below them are removed. Since the first lattice portion 40 and the second lattice portion 42 are formed with a large number of holes, the insulator layer 12 around each hole is removed by the chemical solution introduced into each hole. Thereby, all the insulator layers 12 below the first grating part 40 and the second grating part 42 are also removed. As a result, the comb electrode part 30, the beams 50, 52, the first grating part 40, and the second grating part 42 are separated from the base layer 14 and are movable parts (31, 32, 40, 42, 50, 52). Become.

一方、電極台座部82と、アーム部20と、アンカー部60は、側面の面積に比して平面視したときの占有面積が広い。このため、これらの領域の下方の絶縁体層12も側方から侵食されるが、これらの領域がベース層14から離間するまでには至らない。したがって、アーム部20とアンカー部60と電極台座部82は、絶縁体層12を介してベース層14に固定されている。   On the other hand, the electrode pedestal portion 82, the arm portion 20, and the anchor portion 60 occupy a larger area when viewed in plan than the area of the side surface. For this reason, although the insulator layer 12 below these regions is also eroded from the side, these regions are not separated from the base layer 14. Therefore, the arm portion 20, the anchor portion 60, and the electrode pedestal portion 82 are fixed to the base layer 14 via the insulator layer 12.

次に図11に示すように、基板2の上面全体にレジストP1を塗布する。レジストP1はスピンコート法によって塗布する。これにより、残存させた半導体層10の側方の空間がレジストP1で充填される。この際、可動部(31,32,40,42,50,52)の側面の側方の空間がレジストP1で充填されていればよく、可動部(31,32,40,42,50,52)の下方(ベース層14との間)が完全にレジストP1で充填されている必要はない。なお、充填したレジストP1は固化される。   Next, as shown in FIG. 11, a resist P <b> 1 is applied to the entire top surface of the substrate 2. The resist P1 is applied by spin coating. As a result, the lateral space of the remaining semiconductor layer 10 is filled with the resist P1. At this time, the space on the side surface of the movable portion (31, 32, 40, 42, 50, 52) may be filled with the resist P1, and the movable portion (31, 32, 40, 42, 50, 52) may be used. ) (Between the base layer 14) is not necessarily completely filled with the resist P1. The filled resist P1 is solidified.

次に図12に示すように、表面側に形成されたレジストP1を除去する。これにより、可動部(31,32,40,42,50,52)の表面S1と、電極80を保護している保護膜7と、電極台座部82以外の固定部(20,60,82)の表面が露出する。図13は、この状態を上面視した図であり、理解し易くするために、レジストP1と保護膜7にハッチングを付している。また、図13では明確に示されていないが、第1格子部40と第2格子部42の多数の孔にもレジストP1が充填されている。   Next, as shown in FIG. 12, the resist P1 formed on the surface side is removed. Thus, the surface S1 of the movable part (31, 32, 40, 42, 50, 52), the protective film 7 protecting the electrode 80, and the fixed part (20, 60, 82) other than the electrode base part 82. The surface of is exposed. FIG. 13 is a top view of this state, and the resist P1 and the protective film 7 are hatched for easy understanding. In addition, although not clearly shown in FIG. 13, the resist P <b> 1 is also filled in a large number of holes in the first lattice portion 40 and the second lattice portion 42.

次に図14に示すように、エッチングによって電極80を保護していた保護膜7を除去する。保護膜7を除去するエッチングには、ケミカルドライエッチングを実施してもよいし、反応性イオンエッチングを実施してもよい。次にアッシングによってレジストP1を除去する。   Next, as shown in FIG. 14, the protective film 7 protecting the electrode 80 by etching is removed. The etching for removing the protective film 7 may be performed by chemical dry etching or reactive ion etching. Next, the resist P1 is removed by ashing.

半導体装置1を平面視すると、半導体層10の可動部(31,32,40,42,50,52)や固定部(20,60,82)に設けられている空間は、面積が広いところもあれば狭いところもある。例えばケミカルドライエッチングを利用して保護膜7を除去すると、既に形成してある可動部(31,32,40,42,50,52)や固定部(20,60,82)の側面や表面も削れる。表面はほぼ一様に削れるので、削れる予定の量を見込んで可動部(31,32,40,42,50,52)や固定部(20,60,82)の寸法を決定すればよい。しかしながら、側面が削れる量は、その側面が露出している空間の広さに依存するので、削れる量を予測することが難しい。保護膜7を除去する際に、可動部(31,32,40,42,50,52)のうちの櫛歯(31,32)の側面S2が削れてしまうと、隣接する櫛歯(31,32)の間隔の変化によって櫛歯電極部30において検出する静電容量の値が変化してしまう。これによって、加速度の検出精度が低下してしまう。   When the semiconductor device 1 is viewed in plan, the space provided in the movable part (31, 32, 40, 42, 50, 52) or the fixed part (20, 60, 82) of the semiconductor layer 10 may have a large area. There are some narrow places. For example, when the protective film 7 is removed by using chemical dry etching, the side surfaces and surfaces of the already formed movable parts (31, 32, 40, 42, 50, 52) and fixed parts (20, 60, 82) are also removed. You can sharpen. Since the surface can be cut almost uniformly, the dimensions of the movable part (31, 32, 40, 42, 50, 52) and the fixed part (20, 60, 82) may be determined in anticipation of the amount to be cut. However, the amount by which the side surface can be cut depends on the size of the space where the side surface is exposed, so it is difficult to predict the amount by which the side surface can be cut. When the side surface S2 of the comb teeth (31, 32) of the movable portion (31, 32, 40, 42, 50, 52) is scraped when the protective film 7 is removed, the adjacent comb teeth (31, 32, The capacitance value detected in the comb electrode portion 30 changes due to the change in the interval 32). As a result, the accuracy of acceleration detection is reduced.

本実施例の半導体装置1の製造方法では、電極80を被覆している保護膜7を除去するのに先立って、可動部(31,32,40,42,50,52)の側面が露出している空間をレジストP1で充填することを特徴としている。これにより、櫛歯電極部30の櫛歯(31,32)の側面S2がレジストP1で保護される。したがって、保護膜7を除去する際に、側面S2が損傷されることを抑制することができる。櫛歯電極部30の櫛歯(31,32)の側面S2が損傷されることを抑制するので、加速度の検出精度を向上させることができる。   In the manufacturing method of the semiconductor device 1 of the present embodiment, the side surfaces of the movable parts (31, 32, 40, 42, 50, 52) are exposed prior to removing the protective film 7 covering the electrodes 80. The space is filled with resist P1. Thereby, the side surface S2 of the comb teeth (31, 32) of the comb-tooth electrode portion 30 is protected by the resist P1. Therefore, it is possible to prevent the side surface S2 from being damaged when the protective film 7 is removed. Since the side surface S2 of the comb teeth (31, 32) of the comb-teeth electrode portion 30 is suppressed from being damaged, acceleration detection accuracy can be improved.

また、可動部(31,32,40,42,50,52)のうちの梁50,52の側面が削れると、梁50,52の幅(剛性)が変化してしまう。これにより、梁50を介してアンカー部60に連結している第2格子部42の振動力や振動周波数が変化してしまう。また、梁52を介して振動を伝えている第1格子部40に伝わる振動力や振動周波数が変化してしまう。また、第1格子部40と第2格子部42の側面が削れると、第1格子部40と第2格子部42の重量が変化してしまう。第1格子部40と第2格子部42は、半導体装置1に加速度がかかったときに変位する格子部側櫛歯31の錘の役割をしている。その重量が変化してしまうと、格子部側櫛歯31の変位量が変化してしまう。
本実施例の半導体装置1の製造方法では、保護膜7を除去する際に、可動部(31,32,40,42,50,52)の側面が露出している空間をレジストP1で充填するため、梁50,52の側面と第1格子部40の側面と第2格子部42の側面がレジストP1で保護され、損傷され難くなっている。したがって、加速度の検出精度を向上させることができる。
Further, when the side surfaces of the beams 50 and 52 of the movable parts (31, 32, 40, 42, 50, and 52) are cut, the width (rigidity) of the beams 50 and 52 changes. As a result, the vibration force and vibration frequency of the second lattice part 42 connected to the anchor part 60 via the beam 50 change. Further, the vibration force and vibration frequency transmitted to the first lattice unit 40 that transmits vibration via the beam 52 are changed. In addition, when the side surfaces of the first lattice unit 40 and the second lattice unit 42 are shaved, the weights of the first lattice unit 40 and the second lattice unit 42 change. The first lattice portion 40 and the second lattice portion 42 serve as weights of the lattice portion side comb teeth 31 that are displaced when acceleration is applied to the semiconductor device 1. When the weight changes, the amount of displacement of the lattice-side comb teeth 31 changes.
In the method of manufacturing the semiconductor device 1 according to the present embodiment, when the protective film 7 is removed, the space in which the side surfaces of the movable parts (31, 32, 40, 42, 50, 52) are exposed is filled with the resist P1. Therefore, the side surfaces of the beams 50 and 52, the side surfaces of the first lattice unit 40, and the side surfaces of the second lattice unit 42 are protected by the resist P1, and are not easily damaged. Therefore, the acceleration detection accuracy can be improved.

また、可動部(31,32,40,42,50,52)の側面が露出している空間をレジストP1で充填することにより、可動部(31,32,40,42,50,52)とベース層14の相対位置が一時的に固定される。このため、例えば反応性イオンエッチングを利用して保護膜7を除去する場合であっても、可動部(31,32,40,42,50,52)が帯電して何れかの部材と衝突し難くなっている。また、充填したレジストP1は、可動部(31,32,40,42,50,52)に損傷を与えることなく簡単に除去することができる。
本実施例の製造方法によると、反応性イオンエッチングを利用して保護膜7を除去する場合でも、可動部(31,32,40,42,50,52)が損傷を受けることを抑制することができる。
Further, by filling the space where the side surface of the movable part (31, 32, 40, 42, 50, 52) is exposed with the resist P1, the movable part (31, 32, 40, 42, 50, 52) and The relative position of the base layer 14 is temporarily fixed. For this reason, for example, even when the protective film 7 is removed using reactive ion etching, the movable part (31, 32, 40, 42, 50, 52) is charged and collides with any member. It has become difficult. Further, the filled resist P1 can be easily removed without damaging the movable parts (31, 32, 40, 42, 50, 52).
According to the manufacturing method of the present embodiment, even when the protective film 7 is removed using reactive ion etching, the movable parts (31, 32, 40, 42, 50, 52) are prevented from being damaged. Can do.

本実施例では、半導体装置1が加速度センサである場合について説明した。本実施例の製造方法は、ベース層上に半導体層が配置されており、ベース層と半導体層の少なくとも一部の間に空間が設けられることで半導体層に可動部が形成されている他の半導体装置の製造方法にも適用することができる。   In the present embodiment, the case where the semiconductor device 1 is an acceleration sensor has been described. In the manufacturing method of this embodiment, the semiconductor layer is disposed on the base layer, and a movable portion is formed in the semiconductor layer by providing a space between at least a part of the base layer and the semiconductor layer. The present invention can also be applied to a method for manufacturing a semiconductor device.

本実施例では、SOI基板を用いて半導体装置1を形成する場合について説明したが、SOI基板を用いなくても半導体装置1を製造することができる。たとえば、以下の工程を実施することで、半導体装置1を製造することができる。
すなわち、半導体ウェハ上に犠牲層膜を堆積し、犠牲層膜上に半導体層を堆積する。次いで、堆積した半導体層のうち固定部となる領域の表面に電極を形成する。以降は、上述した実施例と同様、保護膜被覆工程、半導体層除去工程、犠牲層膜除去工程、レジスト充填工程、保護膜除去工程、レジスト除去工程を実施する。
あるいは、以下の工程を実施してもよい。
すなわち、半導体ウェハの表面の固定部となる領域上に電極を形成し、その電極上に保護膜を形成する。次いで、可動部を形成する領域にのみ半導体ウェハ上に犠牲層膜を堆積し、その堆積した犠牲層膜上にのみ半導体層を堆積する。次いで、犠牲層膜を除去する。以降は、上述した実施例と同様、保護膜除去工程、レジスト除去工程を実施する。
In this embodiment, the case where the semiconductor device 1 is formed using an SOI substrate has been described. However, the semiconductor device 1 can be manufactured without using the SOI substrate. For example, the semiconductor device 1 can be manufactured by performing the following steps.
That is, a sacrificial layer film is deposited on the semiconductor wafer, and a semiconductor layer is deposited on the sacrificial layer film. Next, an electrode is formed on the surface of a region to be a fixed portion of the deposited semiconductor layer. Thereafter, similarly to the above-described embodiment, a protective film coating process, a semiconductor layer removing process, a sacrificial layer film removing process, a resist filling process, a protective film removing process, and a resist removing process are performed.
Alternatively, the following steps may be performed.
That is, an electrode is formed on a region serving as a fixed portion on the surface of the semiconductor wafer, and a protective film is formed on the electrode. Next, a sacrificial layer film is deposited on the semiconductor wafer only in a region where the movable part is formed, and a semiconductor layer is deposited only on the deposited sacrificial layer film. Next, the sacrificial layer film is removed. Thereafter, the protective film removing step and the resist removing step are performed as in the above-described embodiment.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

可動部(31,32,40,42,50,52)を備えている半導体装置1を平面視した図である。It is the figure which planarly viewed the semiconductor device 1 provided with the movable part (31, 32, 40, 42, 50, 52). 図1のII-II線断面図であり、格子部側櫛歯31が形成されている領域の要部断面を示す。It is the II-II sectional view taken on the line of FIG. 1, and shows the principal part cross section of the area | region in which the lattice part side comb-tooth 31 is formed. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 半導体装置1の製造方法を示すA method for manufacturing the semiconductor device 1 is shown. 半導体装置1の製造方法を示す。A method for manufacturing the semiconductor device 1 will be described. 従来の半導体装置100の要部断面を示す。The cross section of the principal part of the conventional semiconductor device 100 is shown.

符号の説明Explanation of symbols

1:半導体装置
2:基板
3:振動力付与領域
5:検出領域
7:保護膜
8:アルミニウム膜
10:半導体層
12:絶縁体層
14:ベース層
20:アーム部
30:櫛歯電極部
31:格子部側櫛歯
32:アーム部側櫛歯
40:第1格子部
42:第2格子部
50,52:梁
60:アンカー部
80:電極
82:電極台座部
M1:マスク
P1:レジスト
S2:側面
1: Semiconductor device 2: Substrate 3: Vibration force application region 5: Detection region 7: Protection film 8: Aluminum film 10: Semiconductor layer 12: Insulator layer 14: Base layer 20: Arm portion 30: Comb electrode portion 31: Lattice portion side comb teeth 32: Arm portion side comb teeth 40: First lattice portion 42: Second lattice portion 50, 52: Beam 60: Anchor portion 80: Electrode 82: Electrode base portion M1: Mask P1: Resist S2: Side surface

Claims (3)

ベース層の上方に配置されている半導体層に、ベース層に対して移動不能に固定されている固定部と、ベース層に対して移動可能な可動部が形成されている半導体装置の製造方法であり、
ベース層と半導体層の間に中間層が配置された状態で、半導体層の表面のうち固定部となる領域の表面に電極を形成する電極形成工程と、
電極形成工程後に、電極を保護膜で被覆する保護膜被覆工程と、
保護膜被覆工程後に、固定部と可動部となる領域以外の半導体層を除去する半導体層除去工程と
半導体層除去工程後に、半導体層除去工程で除去された半導体層に対応する位置の中間層と、可動部となる領域とベース層の間にある中間層とを除去する中間層除去工程と、
中間層除去工程後に、半導体層除去工程によって半導体層に形成された空間内にレジストを充填するレジスト充填工程と、
レジスト充填工程後に、電極を被覆している保護膜を除去する保護膜除去工程と、
保護膜除去工程後に、充填したレジストを除去するレジスト除去工程を備えている半導体装置の製造方法。
A method for manufacturing a semiconductor device, wherein a semiconductor layer disposed above a base layer is formed with a fixed portion fixed so as not to move relative to the base layer and a movable portion movable relative to the base layer. Yes,
An electrode forming step of forming an electrode on a surface of a region to be a fixed portion of the surface of the semiconductor layer in a state where the intermediate layer is disposed between the base layer and the semiconductor layer;
A protective film coating step of coating the electrode with a protective film after the electrode forming step;
A semiconductor layer removing step for removing the semiconductor layer other than the region serving as the fixed portion and the movable portion after the protective film covering step; and an intermediate layer at a position corresponding to the semiconductor layer removed in the semiconductor layer removing step after the semiconductor layer removing step; An intermediate layer removing step of removing the region to be the movable portion and the intermediate layer between the base layer;
After the intermediate layer removing step, a resist filling step of filling the resist in the space formed in the semiconductor layer by the semiconductor layer removing step;
After the resist filling process, a protective film removing process for removing the protective film covering the electrode;
A method for manufacturing a semiconductor device, comprising a resist removal step of removing a filled resist after a protective film removal step.
SOI基板を準備する工程をさらに有しており、
電極形成工程では、SOI基板上に電極を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
A step of preparing an SOI substrate;
The method for manufacturing a semiconductor device according to claim 1, wherein an electrode is formed on the SOI substrate in the electrode forming step.
ベース層上に配置された中間層の上に半導体層を積層する工程をさらに有しており、
電極形成工程では、積層された半導体層上に電極を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
And further comprising a step of laminating a semiconductor layer on an intermediate layer disposed on the base layer,
The method for manufacturing a semiconductor device according to claim 1, wherein in the electrode forming step, an electrode is formed on the stacked semiconductor layers.
JP2008319615A 2008-12-16 2008-12-16 Method of manufacturing semiconductor device Pending JP2010147069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008319615A JP2010147069A (en) 2008-12-16 2008-12-16 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319615A JP2010147069A (en) 2008-12-16 2008-12-16 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2010147069A true JP2010147069A (en) 2010-07-01

Family

ID=42567218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319615A Pending JP2010147069A (en) 2008-12-16 2008-12-16 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2010147069A (en)

Similar Documents

Publication Publication Date Title
TWI399793B (en) Substrate contact for a capped mems and method of making the substrate contact at the wafer level
JP2007210083A (en) Mems element and its manufacturing method
JP2011148084A (en) Micromechanical structure comprising movable part having stopping portion for out-of-plane displacement of structure, and production process therefor
US11524893B2 (en) Method for manufacturing micromechanical structures in a device wafer
JP2015093340A (en) Semiconductor device manufacturing method
JP5696686B2 (en) Semiconductor device
US11945712B2 (en) Process for manufacturing a micro-electro-mechanical device, and MEMS device
JP5849398B2 (en) Method for manufacturing MEMS device and MEMS device
US9096420B2 (en) Methods and apparatus for MEMS devices with increased sensitivity
EP3896837A1 (en) Vibrating power generation element and manufacturing method for vibrating power generation element
JP2010147069A (en) Method of manufacturing semiconductor device
JP2007322149A (en) Method for manufacturing semiconductor device
JP4692292B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP6512081B2 (en) Semiconductor device manufacturing method
JP2002318244A (en) Semiconductor dynamic quantity sensor and method for manufacturing the same
JP5624866B2 (en) Manufacturing method of MEMS sensor
JP2012045697A (en) Method for manufacturing semiconductor device
US20180003502A1 (en) Angular velocity acquisition device
JP5180161B2 (en) Micromechanical structure and manufacturing method thereof
EP4079679A1 (en) Method for etching gaps of unequal width
JP3551821B2 (en) Method for manufacturing semiconductor device
JP2011245584A (en) Mems structure
JP4781081B2 (en) Acceleration sensor chip and manufacturing method thereof
JP2009295720A (en) Method for manufacturing semiconductor device
JP2010221307A (en) Electric device