JP2015093340A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2015093340A
JP2015093340A JP2013233090A JP2013233090A JP2015093340A JP 2015093340 A JP2015093340 A JP 2015093340A JP 2013233090 A JP2013233090 A JP 2013233090A JP 2013233090 A JP2013233090 A JP 2013233090A JP 2015093340 A JP2015093340 A JP 2015093340A
Authority
JP
Japan
Prior art keywords
mask layer
layer
forming
comb electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013233090A
Other languages
Japanese (ja)
Inventor
純一 荒川
Junichi Arakawa
純一 荒川
浩 冨澤
Hiroshi Tomizawa
浩 冨澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013233090A priority Critical patent/JP2015093340A/en
Publication of JP2015093340A publication Critical patent/JP2015093340A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device having a step formed between a stationary side interdigital electrode and a movable side interdigital electrode, without requiring any special processing such as a stiction pad, by an ordinary photolithography technique.SOLUTION: A semiconductor device manufacturing method comprises: an insulation groove forming step of masking the surface of a first working part 61 formed at a first working part forming step and the surface of a first mask layer 51 with a second mask layer 53 and etching to reach an insulating layer 2, thereby to form an insulating groove 15; and a step forming step of etching an active layer 1 of a movable side interdigital electrode construction 13A thereby to form a step in the thickness direction of a stationary side interdigital electrode 14 and a movable side interdigital electrode 13.

Description

本発明は、半導体装置の製造方法に関し、特に、SOI(Silicon on Insulator)基板を使用して形成された櫛歯構造を有する櫛歯型静電アクチュエーター等の半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device such as a comb-shaped electrostatic actuator having a comb-tooth structure formed using an SOI (Silicon on Insulator) substrate.

従来より、MEMS用途等で多く使用されるSOI基板を使用して形成された櫛歯構造を有する半導体装置として、加速度センサや光スイッチに用いられる静電型MEMSミラー等の櫛歯型静電アクチュエーターが提案されている。このような櫛歯型静電アクチュエーターは、支持層側に固定された固定側櫛歯電極と、梁で支持された可動ミラー部に形成された可動側櫛歯電極とを有する。   Conventionally, comb-shaped electrostatic actuators such as electrostatic MEMS mirrors used for acceleration sensors and optical switches are used as semiconductor devices having a comb-tooth structure formed by using SOI substrates that are frequently used in MEMS applications and the like. Has been proposed. Such a comb-shaped electrostatic actuator has a fixed comb electrode fixed to the support layer side, and a movable comb electrode formed on a movable mirror portion supported by a beam.

櫛歯型静電アクチュエーターを垂直櫛歯で駆動(可動側櫛歯電極を固定側櫛歯電極に対して垂直(SOI基板の厚さ方向)で駆動)する場合、効率的に初期加振するために、双方の櫛歯電極間に段差を設けることが必要とされている。この段差を設けるための構成としては、(1)可動側櫛歯と固定側櫛歯とを別々の層に形成する構成と、(2)可動側櫛歯と固定側櫛歯とを同じ層に形成する構成とに大別される。上記(1)の構成としては、例えば特許文献1のように、固定側櫛歯電極と可動側櫛歯電極とを形成するに際し、SOI基板の両面各々にフォトリソグラフィーにより櫛歯電極を形成する技術が挙げられる。   When the comb-shaped electrostatic actuator is driven with vertical comb teeth (the movable comb electrode is driven perpendicularly to the fixed comb electrode (in the thickness direction of the SOI substrate)) In addition, it is necessary to provide a step between the two comb electrodes. As a configuration for providing the step, (1) a configuration in which the movable comb teeth and the fixed comb teeth are formed in separate layers, and (2) the movable comb teeth and the fixed comb teeth in the same layer. It is divided roughly into the structure to form. As the configuration of (1), for example, as in Patent Document 1, when forming a fixed comb electrode and a movable comb electrode, a technique for forming comb electrodes on both surfaces of the SOI substrate by photolithography. Is mentioned.

一方、上記(2)の構成としては、例えば特許文献2のようにスティクションパッド方式(可動側櫛歯電極に錘となるスティクションパッドを梁で結合し、スティクションパッド下層の絶縁層を除去することで、固定側櫛歯電極を傾かせ、櫛歯電極間に段差を設ける方式)や、特許文献3のように、櫛歯電極形成工程とは別に、櫛歯電極間に段差を設けるために櫛歯電極に結合された枠を特殊な加工(支持層側をV字加工)をして櫛歯電極を傾斜させる機構を形成する技術が挙げられる。さらに、特許文献4のように、固定側櫛歯電極の変位により初期変位を生じさせている技術も挙げられる。   On the other hand, as the configuration of (2) above, for example, as in Patent Document 2, a stiction pad method (a stiffening pad serving as a weight is coupled to a movable comb electrode by a beam and an insulating layer under the stiction pad is removed In order to provide a step between the comb-teeth electrodes separately from the step of forming the comb-teeth electrode, as in the method of tilting the fixed-side comb-teeth electrode and providing a step between the comb-teeth electrodes). In addition, there is a technique for forming a mechanism for inclining the comb electrode by specially processing the frame coupled to the comb electrode (V-shaped on the support layer side). Furthermore, as disclosed in Patent Document 4, there is a technique in which an initial displacement is caused by the displacement of the fixed comb electrode.

特開2009−037247号公報JP 2009-037247 A 特開2006−047897号公報JP 2006-047897 A 特開2004−219839号公報JP 2004-219839 A 特開2006−334697号公報JP 2006-334697 A

しかしながら、上記(1)の構成は、SOI基板の両面に各々フォトリソグラフィーにより櫛歯電極を形成するため、固定側櫛歯電極と可動側櫛歯電極との間のギャップが両面のアライメント精度に依存してしまい、高精度に櫛歯電極間のギャップを形成することが困難である。そのため、ギャップの間隔が大きくなってしまい、駆動電圧の高電圧化を招く可能性が高くなるという問題がある。   However, in the configuration of (1) above, since the comb electrodes are formed on both surfaces of the SOI substrate by photolithography, the gap between the fixed comb electrode and the movable comb electrode depends on the alignment accuracy on both surfaces. Therefore, it is difficult to form a gap between comb electrodes with high accuracy. For this reason, there is a problem in that the gap interval is increased and the drive voltage is likely to be increased.

また、上記(2)の構成は、同じ層に固定側櫛歯電極及び可動側櫛歯電極を1回のフォトリソグラフィーで形成するため、上記(1)の構成で課題である櫛歯電極間のギャップ間隔の問題はなくなるが、櫛歯電極に段差を形成するためにスティクションパッド構造のような機構を別途設ける工程が必要になるため、特殊な加工により工程が複雑になり、さらに、スティクションパッド構造を有することでデバイスが大きくなるという問題がある。そして、このようなスティクションパッドを設けるためには、スティクションパッド下層の絶縁層を除去する必要があり、ウェットエッチングにて除去する方法が一般的であるが、非常に微細な構造であるスティクションパッド構造の下層にウェットエッチング液を浸透させるのは非常に難しく、安定したプロセスにすることが困難であるという問題もある。   In the configuration (2), the fixed side comb electrode and the movable side comb electrode are formed on the same layer by one photolithography, and therefore, the configuration between the comb electrodes, which is a problem in the configuration (1) above. The problem of gap spacing is eliminated, but a separate process such as a stiction pad structure is required to form a step in the comb electrode, and the process becomes complicated by special processing. There is a problem that the device becomes large due to the pad structure. In order to provide such a stiction pad, it is necessary to remove the insulating layer below the stiction pad, and a general method of removing the stiction pad by wet etching is used, but the stiction pad having a very fine structure is used. It is very difficult to infiltrate the wet etching solution into the lower layer of the action pad structure, and there is also a problem that it is difficult to achieve a stable process.

そこで、本発明は上記の問題点に着目してなされたものであり、その目的は、スティクションパッド等の特殊な加工を必要とすることなく、固定側櫛歯電極と可動側櫛歯電極との間に段差が形成された半導体装置の製造方法を提供することにある。   Therefore, the present invention has been made paying attention to the above-mentioned problems, and its purpose is to provide a fixed comb electrode and a movable comb electrode without requiring special processing such as a stiction pad. Another object of the present invention is to provide a method for manufacturing a semiconductor device in which a step is formed between the two.

上記課題を解決するための本発明のある態様の半導体装置の製造方法は、支持層と絶縁層と活性層とが少なくともこの順で積層された固定枠と、上記固定枠の内周端に形成された上記活性層からなる固定側櫛歯電極と、上記固定枠の内側に、ミラー部固定枠と少なくとも1対の梁で接続された上記活性層からなるミラー部と、上記ミラー部に形成され、上記固定側櫛歯電極に間隙を有して対向する可動側櫛歯電極とを有する半導体装置の製造方法であって、
上記活性層の表面に第1マスク層を形成する第1マスク層形成工程と、
上記第1マスク層の、上記固定側櫛歯電極を形成する領域、及び上記可動側櫛歯電極を形成する領域の何れかである第1領域と、絶縁溝となる第2領域を除く表面上にマスクを形成する第1パターニング工程と、
上記第1領域及び上記第2領域を、上記活性層に到達するまでエッチングして、第1加工部を形成する第1加工部形成工程と、
上記第1マスク層の表面及び上記第1加工部の表面に、第2マスク層を形成する第2マスク層形成工程と、
上記第2マスク層の上記絶縁溝となる第2領域を除く表面上にマスクを形成する第2パターニング工程と、
上記第2領域を、上記絶縁層に到達するまでエッチングして、上記絶縁溝を形成する絶縁溝形成工程と、
上記第2マスク層を除去する第2マスク層除去工程と、
上記第1加工部の上記活性層を厚さ方向にエッチングして、段差を形成する段差形成工程とを含む。
A method of manufacturing a semiconductor device according to an aspect of the present invention for solving the above problems includes a fixed frame in which a support layer, an insulating layer, and an active layer are stacked at least in this order, and an inner peripheral end of the fixed frame. The fixed-side comb-teeth electrode made of the active layer, the mirror part made of the active layer connected to the mirror part fixed frame by at least one pair of beams inside the fixed frame, and the mirror part A method of manufacturing a semiconductor device having a movable comb electrode facing the fixed comb electrode with a gap,
A first mask layer forming step of forming a first mask layer on the surface of the active layer;
On the surface of the first mask layer excluding the first region which is one of the region where the fixed comb electrode is formed and the region where the movable comb electrode is formed, and the second region which is an insulating groove. A first patterning step of forming a mask on the substrate;
Etching the first region and the second region until reaching the active layer to form a first processed portion; and
A second mask layer forming step of forming a second mask layer on the surface of the first mask layer and the surface of the first processed portion;
A second patterning step of forming a mask on the surface of the second mask layer excluding the second region to be the insulating groove;
Etching the second region until reaching the insulating layer to form the insulating groove; and
A second mask layer removing step of removing the second mask layer;
A step forming step of forming a step by etching the active layer of the first processed portion in the thickness direction.

ここで、上記半導体装置の製造方法は、上記段差形成工程終了後、
上記支持層の表面に第3マスク層を形成する第3マスク層形成工程と、
上記ミラー部固定枠及び上記固定枠の下方をマスクする上記第3マスク層を形成する第3パターニング工程と、
上記第3マスク層が形成されていない領域の上記支持層と上記絶縁層とをエッチングするエッチング工程と、
上記第1マスク層及び上記第3マスク層を除去する第1マスク層及び第3マスク層除去工程とを含むことが好ましい。
また、上記半導体装置の製造方法は、上記第1パターニング工程において、上記可動側櫛歯電極を形成する領域を上記第1領域とし、
上記段差形成工程は、上記第1加工部の活性層を厚さ方向にエッチングして、上記可動側櫛歯電極の厚さを上記固定側櫛歯電極の厚さより小さくすることが好ましい。
また、上記半導体装置の製造方法は、上記第1マスク層が酸化膜又は金属膜であり、上記第2マスク層がレジスト膜であることが好ましい。
Here, the manufacturing method of the semiconductor device, after completion of the step forming step,
A third mask layer forming step of forming a third mask layer on the surface of the support layer;
A third patterning step of forming the third mask layer for masking the mirror portion fixing frame and the lower portion of the fixing frame;
An etching step of etching the support layer and the insulating layer in a region where the third mask layer is not formed;
Preferably, the method includes a first mask layer and a third mask layer removing step of removing the first mask layer and the third mask layer.
Further, in the method of manufacturing the semiconductor device, in the first patterning step, a region where the movable comb electrode is formed is the first region.
In the step forming step, it is preferable that the active layer of the first processed portion is etched in the thickness direction so that the movable comb electrode is thinner than the fixed comb electrode.
In the method for manufacturing the semiconductor device, the first mask layer is preferably an oxide film or a metal film, and the second mask layer is preferably a resist film.

以上説明したように、本発明のある態様の半導体装置の製造方法によれば、スティクションパッド等の特殊な加工を必要とすることなく、固定側櫛歯電極と可動側櫛歯電極との間に段差が形成された半導体装置の製造方法を提供することができる。   As described above, according to the method for manufacturing a semiconductor device of an aspect of the present invention, there is no need for special processing such as a stiction pad and the like between the fixed comb electrode and the movable comb electrode. It is possible to provide a method for manufacturing a semiconductor device in which a step is formed.

半導体装置の構成を示す平面図である。It is a top view which shows the structure of a semiconductor device. 図1のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line of FIG. (a)〜(e)は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。(A)-(e) is sectional drawing which shows the flow of the manufacturing method of the semiconductor device of a certain aspect of this invention. 図3(e)の平面図である。すなわち、図3(e)は図4のIIIe−IIIe線に沿う断面図である。なお、本図では、図3(e)との関係が明確となるように、図3(e)に対応したハッチングで各部を示している。FIG. 4 is a plan view of FIG. That is, FIG. 3E is a cross-sectional view taken along line IIIe-IIIe in FIG. In this figure, each part is indicated by hatching corresponding to FIG. 3 (e) so that the relationship with FIG. 3 (e) becomes clear. (a)〜(d)は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。(A)-(d) is sectional drawing which shows the flow of the manufacturing method of the semiconductor device of an aspect with this invention. 図5(d)の平面図である。すなわち、図5(d)は図6のVd−Vd線に沿う断面図である。なお、本図では、図5(d)との関係が明確となるように、図5(d)に対応したハッチングで各部を示している。FIG. 6 is a plan view of FIG. That is, FIG. 5D is a cross-sectional view taken along the line Vd-Vd in FIG. In this figure, each part is indicated by hatching corresponding to FIG. 5 (d) so that the relationship with FIG. 5 (d) becomes clear. (a)〜(d)は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。(A)-(d) is sectional drawing which shows the flow of the manufacturing method of the semiconductor device of an aspect with this invention. 図7(a)の平面図である。すなわち、図7(a)は図8のVIIa−VIIa線に沿う断面図である。なお、本図では、図7(a)との関係が明確となるように、図7(a)に対応したハッチングで各部を示している。FIG. 8 is a plan view of FIG. 7A is a cross-sectional view taken along line VIIa-VIIa in FIG. In this figure, each part is indicated by hatching corresponding to FIG. 7A so that the relationship with FIG. 7A becomes clear. (a)〜(d)は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。なお、図9(d)は図1のIXd−IXd線に沿う断面図である。(A)-(d) is sectional drawing which shows the flow of the manufacturing method of the semiconductor device of an aspect with this invention. FIG. 9D is a cross-sectional view taken along line IXd-IXd in FIG.

以下、本発明のある態様の半導体装置の製造方法について図面を参照しながら説明する。
図1は、本発明のある態様の半導体装置の製造方法によって作製された半導体装置(櫛歯型静電アクチュエーター)の構成を示す平面図である。また、図2は、図1のII−II線に沿う断面図である。
図1に示すように、本実施形態のある態様の半導体装置の製造方法によって作製された半導体装置(以下、単に半導体装置ということがある。)は、MEMS用途等で多く使用されているSOI基板(Silicon On Insulator)を基本的な構成とした半導体装置である。SOI基板とは、図2中の活性層(Si基板)1と、支持層(Si基板)3とを、絶縁層(SiO基板)2を介在させて貼り合わせた基板である。
A method for manufacturing a semiconductor device according to an aspect of the present invention will be described below with reference to the drawings.
FIG. 1 is a plan view showing a configuration of a semiconductor device (comb-type electrostatic actuator) manufactured by a method for manufacturing a semiconductor device according to an aspect of the present invention. 2 is a cross-sectional view taken along the line II-II in FIG.
As shown in FIG. 1, a semiconductor device manufactured by a method of manufacturing a semiconductor device according to an aspect of this embodiment (hereinafter, simply referred to as a semiconductor device) is an SOI substrate that is often used for MEMS applications and the like. This is a semiconductor device having a basic configuration of (Silicon On Insulator). The SOI substrate is a substrate obtained by bonding an active layer (Si substrate) 1 and a support layer (Si substrate) 3 in FIG. 2 with an insulating layer (SiO 2 substrate) 2 interposed therebetween.

本実施形態の櫛歯型静電アクチュエーターは、図1に示すように、固定枠17と、固定枠17の内周端に形成された固定側櫛歯電極14と、固定枠17の内側に、ミラー部固定枠16と少なくとも1対の梁12で接続されたミラー部11と、このミラー部11に形成され、固定側櫛歯電極14に間隙を有して対向する可動側櫛歯電極13とを有する。また、ミラー部固定枠16、ミラー部11、及び梁部12、可動側櫛歯電極13と、固定枠17及び固定側櫛歯電極14とは、絶縁溝15により絶縁されている。この本実施形態の櫛歯型静電アクチュエーターは、可動側櫛歯電極13(電極41)と、固定側櫛歯電極14(電極42)との間に電圧を印加することで発生する静電力により、ミラー部11が揺動する。具体的には、図2に示すように、櫛歯段差構造を可動側櫛歯電極13に設けている。このように可動側櫛歯電極13に段差構造を形成することで効率的にミラー部11を初期加振させることができる。   As shown in FIG. 1, the comb-shaped electrostatic actuator of the present embodiment includes a fixed frame 17, a fixed comb electrode 14 formed on the inner peripheral end of the fixed frame 17, and an inner side of the fixed frame 17. A mirror part 11 connected to the mirror part fixed frame 16 by at least one pair of beams 12, and a movable side comb electrode 13 formed on the mirror part 11 and facing the fixed side comb electrode 14 with a gap; Have Further, the mirror part fixed frame 16, the mirror part 11, the beam part 12, the movable side comb electrode 13, and the fixed frame 17 and the fixed side comb electrode 14 are insulated by an insulating groove 15. The comb-shaped electrostatic actuator of this embodiment is based on electrostatic force generated by applying a voltage between the movable comb electrode 13 (electrode 41) and the fixed comb electrode 14 (electrode 42). The mirror unit 11 swings. Specifically, as shown in FIG. 2, a comb stepped structure is provided on the movable comb electrode 13. Thus, by forming a step structure on the movable comb electrode 13, the mirror unit 11 can be efficiently vibrated initially.

(半導体装置の製造方法)
次に、図1及び図2に示す半導体装置の製造方法について、図3〜9を参照して説明する。図3〜9は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。
本実施形態の半導体装置の製造方法は、以下の(i)〜(xiv)の工程を経て、固定側櫛歯電極に対して、可動側櫛歯電極に段差が形成される。
具体的には、本実施形態の半導体装置の製造方法は、少なくとも、第1加工部形成工程と、絶縁溝形成工程と、段差形成工程とを含む。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing the semiconductor device shown in FIGS. 1 and 2 will be described with reference to FIGS. 3 to 9 are cross-sectional views showing a flow of a method for manufacturing a semiconductor device according to an aspect of the present invention.
In the manufacturing method of the semiconductor device of this embodiment, a step is formed in the movable comb electrode with respect to the fixed comb electrode through the following steps (i) to (xiv).
Specifically, the method for manufacturing a semiconductor device according to the present embodiment includes at least a first processed part forming step, an insulating groove forming step, and a step forming step.

(i)基板洗浄工程
図3(a)に示すように、まず、支持層3、絶縁層2、及び活性層1をこの順で積層してなるSOI基板を洗浄する。
(i) Substrate Cleaning Step As shown in FIG. 3A, first, an SOI substrate formed by laminating the support layer 3, the insulating layer 2, and the active layer 1 in this order is cleaned.

(ii)電極形成工程
次に、図3(b)に示すように、活性層1の表面に電極41を形成すると共に、支持層3の表面に電極42を形成する。これら電極41,42は、具体的には、例えばAlSiやTi/Auといった材料をスパッタ、又は蒸着により形成し、フォトリソグラフィーによりパターニングして形成される。ここで、電極41は、駆動電極、検出電極、GND電極として機能する電極であり、電極42は、GND電極として機能する電極である。
(ii) Electrode Formation Step Next, as shown in FIG. 3B, the electrode 41 is formed on the surface of the active layer 1 and the electrode 42 is formed on the surface of the support layer 3. Specifically, the electrodes 41 and 42 are formed by forming a material such as AlSi or Ti / Au by sputtering or vapor deposition and patterning the material by photolithography. Here, the electrode 41 is an electrode that functions as a drive electrode, a detection electrode, and a GND electrode, and the electrode 42 is an electrode that functions as a GND electrode.

(iii)第1マスク層形成工程
次に、図3(c)に示すように、活性層1を加工するための1層目のマスクである第1マスク層51を活性層1の表面に形成する。ここで、第1マスク層51の材料としては、金属や酸化物が好ましいが、金属や酸化物以外でも、後述する第2マスク層53(例えばレジスト)と選択比が取れる材料であればよい。
(iv)第1パターニング工程
第1パターニング工程は、図3(d)に示すように、第1マスク層51の可動側櫛歯電極を形成する領域である第1領域、及び絶縁溝となる第2領域を除く表面上に、フォトリソグラフィーによりレジスト52のパターンを形成する工程である。
(iii) First Mask Layer Forming Step Next, as shown in FIG. 3C, a first mask layer 51, which is a first mask for processing the active layer 1, is formed on the surface of the active layer 1. To do. Here, the material of the first mask layer 51 is preferably a metal or an oxide, but any material other than the metal and the oxide can be used as long as it has a selectivity with respect to a second mask layer 53 (for example, a resist) described later.
(Iv) First Patterning Step In the first patterning step, as shown in FIG. 3D, the first region which is the region where the movable comb electrode of the first mask layer 51 is formed and the first trench that becomes the insulating groove. In this step, a pattern of the resist 52 is formed by photolithography on the surface excluding the two regions.

(v)第1加工部形成工程
第1加工部形成工程は、図3(e)及び図4に示すように、上記第1領域及び第2領域の第1マスク層51を活性層1に到達するまでエッチング加工することにより、第1加工部61を形成し、その後レジスト52を除去する工程である。
(v) First Processed Part Forming Process In the first processed part forming process, the first mask layer 51 in the first region and the second region reaches the active layer 1 as shown in FIGS. In this process, the first processed portion 61 is formed by etching until the resist 52 is removed.

(vi)第2マスク層形成工程
次に、図5(a)に示すように、第1マスク層51の表面及び第1加工部61の表面に、活性層1を加工する2層目のマスクとなる第2マスク層53を形成する。第2マスク層53の材料としては、例えばレジスト材料が挙げられる。
(vi) Second Mask Layer Forming Step Next, as shown in FIG. 5A, a second layer mask that processes the active layer 1 on the surface of the first mask layer 51 and the surface of the first processing portion 61. A second mask layer 53 is formed. Examples of the material of the second mask layer 53 include a resist material.

(vii)第2パターニング工程
次に、図5(b)〜(d)、及び図6に示すように、第2マスク層53上にレジスト54を形成し、絶縁溝となる第2領域を除く表面上に、フォトリソグラフィーにより、レジスト54からなるマスクのパターンを形成する(図5(c))。次にレジスト54をマスクとして、第2マスク層53をエッチングして第2加工部62を形成し、レジスト54を除去する(図5(d))。この工程により、図5(d)及び図6に示すように、第2加工部62(第2領域)の表面は活性層1が露出し、後述する可動側櫛歯電極構造体13Aが形成される領域の活性層1上は第2マスク層53のみで覆われ、ミラー部固定枠16、ミラー部11、梁部12、固定枠17、及び固定側櫛歯電極14となる領域の活性層1上は、第1マスク層51及び第2マスク層53で覆われている。ただし、第2マスク層53にレジスト材料を用いる場合は、レジスト54を形成する工程を省くことが可能である。
(vii) Second Patterning Step Next, as shown in FIGS. 5B to 5D and FIG. 6, a resist 54 is formed on the second mask layer 53, and the second region to be an insulating groove is removed. A mask pattern made of a resist 54 is formed on the surface by photolithography (FIG. 5C). Next, using the resist 54 as a mask, the second mask layer 53 is etched to form a second processed portion 62, and the resist 54 is removed (FIG. 5D). By this step, as shown in FIGS. 5D and 6, the active layer 1 is exposed on the surface of the second processed portion 62 (second region), and a movable side comb electrode structure 13 </ b> A described later is formed. The active layer 1 on the active layer 1 is covered only with the second mask layer 53, and the active layer 1 in the region to be the mirror part fixed frame 16, the mirror part 11, the beam part 12, the fixed frame 17, and the fixed side comb-teeth electrode 14. The top is covered with a first mask layer 51 and a second mask layer 53. However, when a resist material is used for the second mask layer 53, the step of forming the resist 54 can be omitted.

(viii) 絶縁溝形成工程
絶縁溝形成工程は、第2加工部62によって露出された活性層1の表面を絶縁層2に到達するまでエッチング加工して、可動側櫛歯電極構造体13Aを形成する工程である。
(viii) Insulating groove forming step In the insulating groove forming step, the surface of the active layer 1 exposed by the second processed portion 62 is etched until it reaches the insulating layer 2 to form the movable comb electrode structure 13A. It is a process to do.

この工程は、図7(a)及び図8に示すように、まず、ドライエッチングにより第3加工部63を形成する。この第3加工部63の形成により、上面に第2マスク層53が形成された可動側櫛歯電極構造体13Aが可動側櫛歯電極13(図1参照)となる箇所に設けられる。   In this step, as shown in FIGS. 7A and 8, first, the third processed portion 63 is formed by dry etching. By the formation of the third processed portion 63, the movable side comb electrode structure 13A having the second mask layer 53 formed on the upper surface is provided at a location that becomes the movable side comb electrode 13 (see FIG. 1).

(ix)第2マスク層除去工程
次に、図7(b)に示すように、第2マスク層53をOプラズマアッシングにより除去する。ここで、可動側櫛歯電極構造体13Aは活性層1が剥き出しの状態となる。また、可動側櫛歯電極構造体13Aの上面と、固定側櫛歯電極14が形成される活性層1の表面とはSOI基板の厚さ方向においてほぼ同じ高さになっている。なお、図7(b)〜(d)に示す固定側櫛歯電極14aは、図8のVIIa−VIIa線で切断した断面図(図7(b)〜(d))において、可動側櫛歯電極13に、紙面奥方向に隣接する固定側櫛歯電極14である。また、図7(b)〜(d)に示す第1マスク層51aは、図8のVIIa−VIIa線で切断した断面図(図7(b)〜(d))において、固定側櫛歯電極14a上形成される第1マスク層51である。
(ix) Second Mask Layer Removal Step Next, as shown in FIG. 7B, the second mask layer 53 is removed by O 2 plasma ashing. Here, in the movable side comb-tooth electrode structure 13A, the active layer 1 is exposed. Further, the upper surface of the movable comb electrode structure 13A and the surface of the active layer 1 on which the fixed comb electrode 14 is formed have substantially the same height in the thickness direction of the SOI substrate. 7B to 7D are movable side comb teeth in cross-sectional views (FIGS. 7B to 7D) cut along the line VIIa-VIIa in FIG. This is a fixed comb electrode 14 adjacent to the electrode 13 in the depth direction of the drawing. Further, the first mask layer 51a shown in FIGS. 7B to 7D is formed as a fixed-side comb electrode in cross-sectional views (FIGS. 7B to 7D) taken along the line VIIa-VIIa in FIG. 14a is a first mask layer 51 formed on 14a.

(x)段差形成工程
段差形成工程は、活性層1における可動側櫛歯電極構造体13Aを厚さ方向にエッチングして、固定側櫛歯電極14と可動側櫛歯電極13との厚さ方向で段差を形成する工程である。この工程は、図7(c)に示すように、可動側櫛歯電極構造体13Aをドライエッチングすることにより、活性層1の表面に対して厚さ方向に段差を生じさせた可動側櫛歯電極13が形成される。ここで、本実施形態において、「段差が生じている(段差が形成されている)」とは、作製された可動側櫛歯電極13の上面と、固定側櫛歯電極14の上面とのそれぞれの(高さ)位置が、SOI基板の厚さ方向において異なることをいう。
(x) Step forming step In the step forming step, the movable comb electrode structure 13A in the active layer 1 is etched in the thickness direction so that the fixed comb electrode 14 and the movable comb electrode 13 are in the thickness direction. Is a step of forming a step. In this step, as shown in FIG. 7C, the movable comb electrode teeth 13A having a step in the thickness direction with respect to the surface of the active layer 1 by dry etching the movable comb electrode structure 13A. Electrode 13 is formed. Here, in the present embodiment, “a step is formed (a step is formed)” means that the upper surface of the manufactured movable comb electrode 13 and the upper surface of the fixed comb electrode 14 respectively. This means that the (height) position differs in the thickness direction of the SOI substrate.

(xi)第3マスク層形成工程
次に、図7(d)に示すように、支持層3の表面(電極42が設けられた面)に第3マスク層55を形成する。
(xi) Third Mask Layer Formation Step Next, as shown in FIG. 7D, a third mask layer 55 is formed on the surface of the support layer 3 (the surface on which the electrode 42 is provided).

(xii) 第3パターニング工程
次に、図9(a)に示すように、ミラー部固定枠16及び固定枠17(図1参照)の下方をマスクする第3マスク層55のパターンをフォトリソグラフィーにより形成する。なお、図9(a)〜(d)に示す固定側櫛歯電極14aは、図1のIXd−IXd線で切断した断面図(図9(a)〜(d))において、可動側櫛歯電極13に、紙面奥方向に隣接する固定側櫛歯電極14である。また、図9(a)〜(d)に示す第1マスク層51aは、図1のIXd−IXd線で切断した断面図(図9(a)〜(d))において、固定側櫛歯電極14a上に形成される第1マスク層51である。
(xii) Third Patterning Step Next, as shown in FIG. 9A, the pattern of the third mask layer 55 that masks the lower part of the mirror portion fixing frame 16 and the fixing frame 17 (see FIG. 1) is formed by photolithography. Form. The fixed comb electrodes 14a shown in FIGS. 9 (a) to 9 (d) are movable comb teeth in cross-sectional views (FIGS. 9 (a) to (d)) cut along the line IXd-IXd in FIG. This is a fixed comb electrode 14 adjacent to the electrode 13 in the depth direction of the drawing. Further, the first mask layer 51a shown in FIGS. 9A to 9D is a cross-sectional view (FIGS. 9A to 9D) cut along the line IXd-IXd in FIG. It is the 1st mask layer 51 formed on 14a.

(xiii)エッチング工程
次に、図9(b)に示すように、第3マスク層55をマスクとして、支持層3をドライエッチングにより加工して第4加工部64を形成する。その後、図9(c)に示すように、第3マスク層55をマスクとして、絶縁層2をドライエッチングにより加工して第5加工部65を形成する。
(Xiii) Etching Step Next, as shown in FIG. 9B, the fourth processing portion 64 is formed by processing the support layer 3 by dry etching using the third mask layer 55 as a mask. Thereafter, as shown in FIG. 9C, the fifth mask 65 is formed by processing the insulating layer 2 by dry etching using the third mask layer 55 as a mask.

(xiv)第1マスク層及び第3マスク層除去工程
次に、図9(d)に示すように、第1マスク層51及び第3マスク層55をドライプロセスにより除去する。この図9(d)が、図1におけるIXd−IXd線に沿う断面図に相当する。
(xiv) First Mask Layer and Third Mask Layer Removal Step Next, as shown in FIG. 9D, the first mask layer 51 and the third mask layer 55 are removed by a dry process. FIG. 9D corresponds to a cross-sectional view taken along line IXd-IXd in FIG.

このように形成された半導体装置は、櫛歯型静電アクチュエーターとして、固定側櫛歯電極14と可動側櫛歯電極13との間に電圧を印加することで発生する静電力によって可動側櫛歯電極13を揺動させることができる。   The semiconductor device formed in this way is a comb-like electrostatic actuator that has a movable comb tooth by electrostatic force generated by applying a voltage between the fixed comb electrode 14 and the movable comb electrode 13. The electrode 13 can be swung.

以上の工程により、可動側櫛歯電極13と固定側櫛歯電極14との間に段差が形成された櫛歯型静電アクチュエーターを、活性層1に対して段差形成のための構造形成工程を別途加えることなく形成することができる。   Through the above steps, the comb-shaped electrostatic actuator having a step formed between the movable comb electrode 13 and the fixed comb electrode 14 is subjected to a structure forming step for forming a step with respect to the active layer 1. It can be formed without adding separately.

具体的には、上記絶縁溝形成工程、上記第2マスク層除去工程、及び上記段差形成工程により、互いに段差が形成された固定側櫛歯電極及び可動側櫛歯電極を1回のフォトリソグラフィーで形成し、且つ、段差を形成するための構造(スティクションパッド等)を別途必要とせずに櫛歯電極間に段差を形成することが可能となる。   Specifically, the fixed-side comb electrode and the movable-side comb electrode formed with the steps by the insulating groove forming step, the second mask layer removing step, and the step forming step are formed by one photolithography. It is possible to form the step between the comb-shaped electrodes without forming a step (stiction pad or the like) for forming the step.

また、本実施形態の半導体の製造方法は、スティクションパッド等の櫛歯電極に段差を形成するための別機構を必要としないため、小型化、工程の簡略化によるスループットの向上が可能である。また、櫛歯電極間の段差をエッチング量にて自由に調整することが可能となり、櫛歯電極間の段差のバリエーションが豊富な半導体装置を提供することができる。   In addition, the semiconductor manufacturing method according to the present embodiment does not require a separate mechanism for forming a step in a comb-shaped electrode such as a stiction pad. Therefore, the throughput can be improved by downsizing and simplifying the process. . In addition, the step between the comb electrodes can be freely adjusted by the etching amount, and a semiconductor device rich in variations of the steps between the comb electrodes can be provided.

以上、本発明の実施形態について説明してきたが、本発明はこれに限定されずに、種々の変更、改良を行うことができる。例えば、上述の実施形態では、「(iv)第1パターニング工程」において、固定側櫛歯電極14に対して、可動側櫛歯電極13に段差を形成するため、第1マスク層51の可動側櫛歯電極を形成する領域と絶縁溝となる領域をパターニング、エッチングするが、可動側櫛歯電極13に対して、固定側櫛歯電極14に段差を形成するため、第1マスク層51の固定側櫛歯電極を形成する領域と絶縁溝となる領域をパターニング、エッチングしてもよい。すなわち、「(iv)第1パターニング工程」では、固定側櫛歯電極、及び可動側櫛歯電極の何れかに段差を設けるかを決定することができる。また、可動側櫛歯電極を形成する領域及び固定側櫛歯電極を形成する領域の双方をパターニング、エッチングして、厚さ方向に段差が生じるように加工してもよい。また、上記段差は、可動側櫛歯電極構造体13A、及び上記固定側櫛歯電極構造体の少なくともいずれかを段階的にエッチングすることで、階段状に多段構造の段差を設けてもよい。   As mentioned above, although embodiment of this invention has been described, this invention is not limited to this, A various change and improvement can be performed. For example, in the above-described embodiment, a step is formed in the movable comb electrode 13 with respect to the fixed comb electrode 14 in the “(iv) first patterning step”, so that the movable side of the first mask layer 51 is movable. The region for forming the comb-tooth electrode and the region to be the insulating groove are patterned and etched, but the first mask layer 51 is fixed to form a step in the fixed-side comb electrode 14 with respect to the movable-side comb electrode 13. You may pattern and etch the area | region which forms a side comb-tooth electrode, and the area | region used as an insulation groove | channel. That is, in the “(iv) first patterning step”, it can be determined whether the step is provided on either the fixed side comb electrode or the movable side comb electrode. Further, both the region for forming the movable comb electrode and the region for forming the fixed comb electrode may be patterned and etched so as to produce a step in the thickness direction. In addition, the step may be provided in a stepped manner in a stepped manner by stepwise etching at least one of the movable side comb electrode structure 13A and the fixed side comb electrode structure.

1 活性層
2 絶縁層
3 支持層
11 ミラー部
12 梁部
13 可動側櫛歯電極
13A 可動側櫛歯電極構造体
14 固定側櫛歯電極
15 活性層加工部(絶縁溝)
16 ミラー部の固定枠
17 固定側電極固定枠
41 電極
42 電極
51 第1マスク層
52 レジストマスク
53 第2マスク層
54 レジストマスク
55 第3マスク層
61 第1加工部
62 第2加工部
63 第3加工部
64 第4加工部
65 第5加工部
DESCRIPTION OF SYMBOLS 1 Active layer 2 Insulating layer 3 Support layer 11 Mirror part 12 Beam part 13 Movable side comb electrode 13A Movable side comb electrode structure 14 Fixed side comb electrode 15 Active layer process part (insulation groove)
16 Fixing frame of mirror part 17 Fixed side electrode fixing frame 41 Electrode 42 Electrode 51 First mask layer 52 Resist mask 53 Second mask layer 54 Resist mask 55 Third mask layer 61 First processing part 62 Second processing part 63 Third Processing part 64 Fourth processing part 65 Fifth processing part

Claims (4)

支持層と絶縁層と活性層とが少なくともこの順で積層された固定枠と、前記固定枠の内周端に形成された前記活性層からなる固定側櫛歯電極と、前記固定枠の内側に、ミラー部固定枠と少なくとも1対の梁で接続された前記活性層からなるミラー部と、前記ミラー部に形成され、前記固定側櫛歯電極に間隙を有して対向する可動側櫛歯電極とを有する半導体装置の製造方法であって、
前記活性層の表面に第1マスク層を形成する第1マスク層形成工程と、
前記第1マスク層の、前記固定側櫛歯電極を形成する領域、及び前記可動側櫛歯電極を形成する領域の何れかである第1領域と、絶縁溝となる第2領域を除く表面上にマスクを形成する第1パターニング工程と、
前記第1領域及び前記第2領域を、前記活性層に到達するまでエッチングして、第1加工部を形成する第1加工部形成工程と、
前記第1マスク層の表面及び前記第1加工部の表面に、第2マスク層を形成する第2マスク層形成工程と、
前記第2マスク層の前記絶縁溝となる第2領域を除く表面上にマスクを形成する第2パターニング工程と、
前記第2領域を、前記絶縁層に到達するまでエッチングして、前記絶縁溝を形成する絶縁溝形成工程と、
前記第2マスク層を除去する第2マスク層除去工程と、
前記第1加工部の前記活性層を厚さ方向にエッチングして、段差を形成する段差形成工程とを含むことを特徴とする半導体装置の製造方法。
A fixed frame in which a support layer, an insulating layer, and an active layer are laminated in at least the order; a fixed comb electrode formed of the active layer formed on an inner peripheral end of the fixed frame; and an inner side of the fixed frame A mirror part composed of the active layer connected to a mirror part fixed frame by at least one pair of beams, and a movable side comb electrode formed on the mirror part and facing the fixed side comb electrode with a gap A method of manufacturing a semiconductor device comprising:
A first mask layer forming step of forming a first mask layer on the surface of the active layer;
On the surface of the first mask layer excluding the first region which is one of the region where the fixed comb electrode is formed and the region where the movable comb electrode is formed, and the second region which is an insulating groove. A first patterning step of forming a mask on the substrate;
Etching the first region and the second region until reaching the active layer to form a first processed portion; and
A second mask layer forming step of forming a second mask layer on the surface of the first mask layer and the surface of the first processed portion;
A second patterning step of forming a mask on the surface of the second mask layer excluding the second region to be the insulating groove;
Etching the second region until it reaches the insulating layer to form the insulating groove;
A second mask layer removing step of removing the second mask layer;
A step forming step of forming a step by etching the active layer of the first processed portion in a thickness direction.
前記段差形成工程終了後、
前記支持層の表面に第3マスク層を形成する第3マスク層形成工程と、
前記ミラー部固定枠及び前記固定枠の下方をマスクする前記第3マスク層を形成する第3パターニング工程と、
前記第3マスク層が形成されていない領域の前記支持層と前記絶縁層とをエッチングするエッチング工程と、
前記第1マスク層及び前記第3マスク層を除去する第1マスク層及び第3マスク層除去工程とを含むことを特徴とする請求項1に記載の半導体装置の製造方法。
After completion of the step forming step,
A third mask layer forming step of forming a third mask layer on the surface of the support layer;
A third patterning step of forming the third mask layer for masking the mirror portion fixing frame and the lower portion of the fixing frame;
An etching step of etching the support layer and the insulating layer in a region where the third mask layer is not formed;
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a first mask layer and a third mask layer removing step of removing the first mask layer and the third mask layer.
前記第1パターニング工程において、前記可動側櫛歯電極を形成する領域を前記第1領域とし、
前記段差形成工程は、前記第1加工部の活性層を厚さ方向にエッチングして、前記可動側櫛歯電極の厚さを前記固定側櫛歯電極の厚さより小さくすることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
In the first patterning step, a region for forming the movable comb electrode is defined as the first region,
The step forming step includes etching the active layer of the first processed portion in a thickness direction so that the movable comb electrode has a thickness smaller than the fixed comb electrode. Item 3. A method for manufacturing a semiconductor device according to Item 1 or 2.
前記第1マスク層が酸化膜又は金属膜であり、前記第2マスク層がレジスト膜であることを特徴とする請求項1から3の何れか1項に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the first mask layer is an oxide film or a metal film, and the second mask layer is a resist film. 5.
JP2013233090A 2013-11-11 2013-11-11 Semiconductor device manufacturing method Pending JP2015093340A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013233090A JP2015093340A (en) 2013-11-11 2013-11-11 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013233090A JP2015093340A (en) 2013-11-11 2013-11-11 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2015093340A true JP2015093340A (en) 2015-05-18

Family

ID=53196105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013233090A Pending JP2015093340A (en) 2013-11-11 2013-11-11 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2015093340A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019159331A (en) * 2017-07-06 2019-09-19 浜松ホトニクス株式会社 Optical device
US20210132368A1 (en) 2017-07-06 2021-05-06 Hamamatsu Photonics K.K. Optical device
US11635613B2 (en) 2017-07-06 2023-04-25 Hamamatsu Photonics K.K. Optical device
US11681121B2 (en) 2017-07-06 2023-06-20 Hamamatsu Photonics K.K. Optical device
US11693230B2 (en) 2017-11-15 2023-07-04 Hamamatsu Photonics K.K. Optical device
US11733509B2 (en) 2017-07-06 2023-08-22 Hamamatsu Photonics K.K. Optical device
US12031863B2 (en) 2017-07-06 2024-07-09 Hamamatsu Photonics K.K. Optical device including movable mirror and first light passage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529312A (en) * 2000-03-24 2003-09-30 オニックス マイクロシステムズ インコーポレイテッド Multilayer self-aligned vertical comb drive electrostatic actuator and method of manufacturing the same
JP2006167859A (en) * 2004-12-15 2006-06-29 Seiko Epson Corp Actuator
JP2006353081A (en) * 2005-06-15 2006-12-28 Samsung Electronics Co Ltd Actuator equipped with vertical comb-shaped electrode
US20070241076A1 (en) * 2006-04-12 2007-10-18 Moffat Steven H Staggered Vertical Comb Drive Fabrication Method
JP2008246604A (en) * 2007-03-29 2008-10-16 Fujitsu Ltd Micro movable element, wafer and wafer manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529312A (en) * 2000-03-24 2003-09-30 オニックス マイクロシステムズ インコーポレイテッド Multilayer self-aligned vertical comb drive electrostatic actuator and method of manufacturing the same
JP2006167859A (en) * 2004-12-15 2006-06-29 Seiko Epson Corp Actuator
JP2006353081A (en) * 2005-06-15 2006-12-28 Samsung Electronics Co Ltd Actuator equipped with vertical comb-shaped electrode
US20070241076A1 (en) * 2006-04-12 2007-10-18 Moffat Steven H Staggered Vertical Comb Drive Fabrication Method
JP2008246604A (en) * 2007-03-29 2008-10-16 Fujitsu Ltd Micro movable element, wafer and wafer manufacturing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019159331A (en) * 2017-07-06 2019-09-19 浜松ホトニクス株式会社 Optical device
US20210132368A1 (en) 2017-07-06 2021-05-06 Hamamatsu Photonics K.K. Optical device
JP7125913B2 (en) 2017-07-06 2022-08-25 浜松ホトニクス株式会社 optical device
US11635613B2 (en) 2017-07-06 2023-04-25 Hamamatsu Photonics K.K. Optical device
US11681121B2 (en) 2017-07-06 2023-06-20 Hamamatsu Photonics K.K. Optical device
US11733509B2 (en) 2017-07-06 2023-08-22 Hamamatsu Photonics K.K. Optical device
US11740452B2 (en) 2017-07-06 2023-08-29 Hamamatsu Photonics K.K. Optical device
US12031863B2 (en) 2017-07-06 2024-07-09 Hamamatsu Photonics K.K. Optical device including movable mirror and first light passage
US11693230B2 (en) 2017-11-15 2023-07-04 Hamamatsu Photonics K.K. Optical device
US11906727B2 (en) 2017-11-15 2024-02-20 Hamamatsu Photonics K.K. Optical device production method
US11953675B2 (en) 2017-11-15 2024-04-09 Hamamatsu Photonics K.K. Optical device production method

Similar Documents

Publication Publication Date Title
JP2015093340A (en) Semiconductor device manufacturing method
JP5260342B2 (en) MEMS sensor
JP4206102B2 (en) Actuator with vertical comb electrode
JP5936941B2 (en) Rotary actuator
EP2125604A1 (en) Structural member having a plurality of conductive regions
JPWO2015068400A1 (en) Semiconductor device
JP2012220531A (en) Mems mirror device and method of manufacturing the same
JP2013143608A (en) Resonator
KR20140040025A (en) Microelectronic element and method for producing the same
CN101597021B (en) Method for structuring a device layer of a substrate
JP5696686B2 (en) Semiconductor device
JP2009014768A (en) Micro electro mechanical systems device and method of manufacturing the same
JP2011192485A (en) Manufacturing method of mems device and substrate
JP6070435B2 (en) Fabry-Perot filter, Fabry-Perot interferometer including the same, and manufacturing method of Fabry-Perot filter
JP2020137337A (en) Vibration power generation element and manufacturing method for vibration power generation element
JP2005193336A (en) Mems element and its manufacturing method
JP6111966B2 (en) Method for manufacturing vibrator
JP2010012534A (en) Device and its manufacturing method
JP2009122155A (en) Micro-device manufacturing method and micro--device
JP2009252516A (en) Mems switch
JP3869438B2 (en) MEMS device, manufacturing method thereof, and optical device
JP2008213057A (en) Vibrator structure and its manufacturing method
JP2009226497A (en) Micromechanical apparatus and manufacturing method of micromechanical apparatus
JP4534931B2 (en) Method for manufacturing vertical comb actuator
JP5624866B2 (en) Manufacturing method of MEMS sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171003