JP2010135836A - Method and apparatus of overlaying wafer - Google Patents
Method and apparatus of overlaying wafer Download PDFInfo
- Publication number
- JP2010135836A JP2010135836A JP2010035269A JP2010035269A JP2010135836A JP 2010135836 A JP2010135836 A JP 2010135836A JP 2010035269 A JP2010035269 A JP 2010035269A JP 2010035269 A JP2010035269 A JP 2010035269A JP 2010135836 A JP2010135836 A JP 2010135836A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- holder
- measuring
- superposition
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 90
- 235000012431 wafers Nutrition 0.000 claims abstract description 153
- 238000005259 measurement Methods 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims description 29
- 230000007246 mechanism Effects 0.000 claims description 15
- 238000005457 optimization Methods 0.000 claims description 7
- 238000006073 displacement reaction Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000002952 polymeric resin Substances 0.000 claims description 3
- 238000001179 sorption measurement Methods 0.000 claims description 3
- 229920003002 synthetic resin Polymers 0.000 claims description 3
- 238000005305 interferometry Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は半導体ウェハの積層工程における重ね合わせ方法に関するもので、特には高精細な半導体装置が形成されたウェハを積層する工程等に用いられる、アライメント技術を中心とする重ね合わせ方法及びそのための重ね合わせ装置に関するものである。 The present invention relates to a superposition method in a semiconductor wafer laminating process, and more particularly to a superposition method centering on alignment technology used for a process of laminating a wafer on which a high-definition semiconductor device is formed, and superposition for the same. The present invention relates to an aligning device.
近年携帯型の電子機器、例えば携帯電話やノートパソコン、携帯型オーディオ機器、デジタルカメラの進歩が著しい。これに伴って、用いられる半導体装置に対してもチップ自体の性能向上に加え、チップの実装技術においても改良が求められ、特に、チップ実装面積の低減と半導体装置の高速駆動化の観点からの実装技術の改良が求められている。
チップ実装面積の低減のために、チップを積層することにより実装面積を増加させずに実装チップ量を増加させ、実効的な実装面積の低減をはかることが行われている。例えば、特許文献1(特開2001−257307)、特許文献2(2002−050735号)、特許文献3(特開2000−349228)にはこのような技術が開示されている。第1のものは、チップとチップやチップと実装基板をワイヤによって接続するワイヤボンド方式によるものである。第2のものは、チップの裏面に設けられたマイクロバンプを介して、チップとチップやチップと実装基板を接続するフリップチップ方式によるものである。第3のものは、ワイアボンド方式、フリップチップ方式の双方を用いて、チップとチップやチップと実装基板を接続するものである。
In recent years, portable electronic devices such as mobile phones, notebook computers, portable audio devices, and digital cameras have made remarkable progress. Along with this, in addition to improving the performance of the chip itself as well as the performance of the chip itself, improvements in the chip mounting technology are also required, especially from the viewpoint of reducing the chip mounting area and driving the semiconductor device at high speed. There is a need for improved packaging technology.
In order to reduce the chip mounting area, stacking chips is used to increase the amount of mounted chips without increasing the mounting area, thereby reducing the effective mounting area. For example, Patent Literature 1 (JP 2001-257307), Patent Literature 2 (2002-050735), and Patent Literature 3 (JP 2000-349228) disclose such techniques. The first one is based on a wire bond system in which a chip and a chip or a chip and a mounting substrate are connected by a wire. The second one is based on a flip chip method in which a chip and a chip or a chip and a mounting substrate are connected via a micro bump provided on the back surface of the chip. In the third method, a chip and a chip or a chip and a mounting substrate are connected using both a wire bond method and a flip chip method.
半導体装置の高速駆動化のためには、チップの厚さを薄くし、貫通電極を用いることにより実現する方法が有力である。例えば、厚さをミクロン単位にして実装する例が特許文献4(特開2000−208702)に示されている。 In order to increase the driving speed of a semiconductor device, a method realized by reducing the thickness of the chip and using a through electrode is effective. For example, Patent Document 4 (Japanese Patent Laid-Open No. 2000-208702) shows an example in which the thickness is mounted in units of microns.
ワイヤボンド方式は半導体ベアチップの周囲にワイヤを張るため半導体ベアチップ自体の占有面積以上の大きな占有面積を必要とし、またワイヤは1本づつ張るので時間がかかる。これに対して、フリップチップ方式では半導体ベアチップの裏面に形成されたマイクロバンプにより接続するため、接続のための面積を特には必要とすることがなく、半導体ベアチップの実装に必要な面積は半導体ベアチップ自体の占有面積にほぼ等しく出来る。また1つの面が全てのバンプを有するように出来るため、配線基板との接続は一括して行える。従ってフリップチップ方式は半導体ベアチップの実装に必要な占有面積を極小化して高密度実装化し、電子機器の小型化を図ると共に工期短縮のためには最も適する方法となっている。 The wire bonding method requires a large occupied area larger than the occupied area of the semiconductor bare chip itself in order to stretch the wire around the semiconductor bare chip, and takes a long time because the wires are stretched one by one. On the other hand, in the flip-chip method, since the connection is made by the micro bump formed on the back surface of the semiconductor bare chip, the area for connection is not particularly required, and the area necessary for mounting the semiconductor bare chip is the semiconductor bare chip. It can be almost equal to its own area. Further, since one surface can have all the bumps, connection to the wiring board can be performed in a lump. Accordingly, the flip chip method is the most suitable method for minimizing the electronic equipment and shortening the construction period by minimizing the occupation area necessary for mounting the semiconductor bare chip to achieve high density mounting.
このようなチップと実装基板、及びチップとチップ間の接続方法の改良に加え、製造コスト面を低減する手段として、半導体チップが形成されたウェハを個々のチップに分離する前に再配線層や接続バンプの形成、場合によっては樹脂による封止が行われている。このウェハレベルでの処理が有効である半導体装置は、製造の歩留まりが高く、ピン数が少ない半導体装置であり、特にメモリーの生産に利点が多い。(NIKKEI MICRODEVICE 2000年2月号,56頁 及び NIKKEI ELECTRONICS 2003.9.1 P.127)。 In addition to the improvement of the chip-mounting substrate and the connection method between the chip and the chip, as a means of reducing the manufacturing cost, a rewiring layer or the like is formed before separating the wafer on which the semiconductor chip is formed into individual chips. Connection bumps are formed, and in some cases, sealing with resin is performed. A semiconductor device in which processing at the wafer level is effective is a semiconductor device having a high manufacturing yield and a small number of pins, and has many advantages particularly in the production of memory. (NIKKEI MICRODEVICE February 2000, page 56 and NIKKEI ELECTRONICS 2003.9.1 P.127).
一方、このような半導体装置を製造するための製造装置の開発も鋭意なされている。例えば、貼り合わせるべきウェハの位置あわせを行って接合するための装置が非特許文献1により紹介されている。(P.Lindner等:2002 Electronic Component and Technology Conference P.1439)。他に、特許文献5(特開平9−148207号)にも同様な技術が開示されている。
On the other hand, development of a manufacturing apparatus for manufacturing such a semiconductor device has also been earnestly performed. For example, Non-Patent
このような、半導体装置を貼り合わせて素子の高密度化、高速動作化を図る技術においては貼り合わせる半導体装置間の位置あわせ(アライメント)が重要な技術の1つである。従来のこの種の技術としては、貼り合わせる半導体装置の2つの面を同時に観察して(例えば、2視野カメラ、2視野顕微鏡を用いて観察して)位置を合わせる方法と、貼り合わせる2つの面を一定間隔だけ隔てた2点で別々に観察し、互いの位置関係を計算して位置を合わせる方法がある。2面を同時に観察する方法では出来るだけ2面間の間隔を狭めて観察することが重要であり、例えば特許文献6(特開平10−163253号)にこの点の改良技術が開示されている。また、異なる2点で2つの面を別々に観察して位置を関係付けるには2点間の距離の測定精度と観察系自体の精度が重要であり、例えば特許文献7(特開平4−206534号)にこの点の改良技術が開示されている。
[特許文献1] 特開2001−257307号
[特許文献2] 特開2002−050735号
[特許文献3] 特開2000−349228号
[特許文献4] 特開2000−208702号
[特許文献5] 特開平9−148207号
[特許文献6] 特開平10−163253号
[特許文献7] 特開平4−206534号
[非特許文献1] P.Lindner等:2002 Electronic Component and Technology Conference P.1439
In such a technique for bonding semiconductor devices to increase the density of elements and increase the operation speed, alignment (alignment) between the bonded semiconductor devices is one of the important techniques. Conventional techniques of this type include a method in which two surfaces of a semiconductor device to be bonded are observed at the same time (for example, by using a two-field camera and a two-field microscope) to align the positions, and two surfaces to be bonded together Can be observed separately at two points separated by a fixed interval, and the positions are aligned by calculating the positional relationship between them. In the method of observing two surfaces at the same time, it is important to observe with the distance between the two surfaces as narrow as possible. For example, Patent Document 6 (Japanese Patent Laid-Open No. 10-163253) discloses an improved technique in this respect. In addition, in order to observe the two surfaces separately at two different points and relate the positions, the measurement accuracy of the distance between the two points and the accuracy of the observation system itself are important. For example, Japanese Patent Laid-Open No. 4-206534 No.) discloses an improved technique of this point.
[Patent Document 1] JP 2001-257307 [Patent Document 2] JP 2002-050735 [Patent Document 3] JP 2000-349228 [Patent Document 4] JP 2000-208702 [Patent Document 5] Kaihei 9-148207 [Patent Document 6] JP-A-10-163253 [Patent Document 7] JP-A-4-206534 [Non-Patent Document 1] Lindner et al .: 2002 Electronic Component and Technology Conference P.M. 1439
しかしながら、従来より行われている方法ではウェハの直径が8インチ、12インチと大きくなっていくとウェハ全面において位置あわせ精度をサブミクロンに合わせることは位置測定精度及び位置あわせ装置の駆動精度が不足して不可能であることが明らかになってきた。 However, with conventional methods, if the wafer diameter increases to 8 inches or 12 inches, adjusting the alignment accuracy to the submicron on the entire wafer surface is insufficient for position measurement accuracy and alignment device drive accuracy. It has become clear that it is impossible.
本発明はこのような課題を解決するためになされたものであり、2枚のウェハをサブミクロンの位置精度で貼り合わせるための重ね合わせ方法及びそのための装置を提供することを目的としている。 The present invention has been made to solve such problems, and an object of the present invention is to provide an overlaying method for bonding two wafers with submicron positional accuracy and an apparatus therefor.
本発明では、上記目的を達成するために以下の手段を用いている。
複数の半導体装置を有する第1、第2のウェハを重ね合わせる、重ね合わせ方法であって、
複数の基準マークを周辺部に有する第1のホルダに前記第1のウェハを固定する、第1のウェハ固定工程、
前記第1のウェハ上のアライメントマークと前記基準マークの位置関係を測定する、第1の測定工程、
第2のホルダに前記第2のウェハを固定する、第2のウェハ固定工程、
前記第2のウェハを保持する前記第2のホルダをX,Y方向に移動可能な第2のテーブルに固定する、第2のホルダ固定工程、
前記第2のホルダに保持された前記第2のウェハ上のアライメントマークの基準座標系中での位置座標を測定する、第2の測定工程、
前記第1のウェハを保持する前記第1のホルダを第1のテーブルに固定する、第1のホルダ固定工程、
前記基準マークの前記基準座標系中での位置座標を測定する、第3の測定工程、
前記第3の測定工程で測定された前記基準マークの位置座標及び前記第1の測定工程で測定された前記位置関係を基に、前記第1のウェハ上のアライメントマークの前記基準座標系での位置座標を求める、位置座標決定工程、
前記位置座標決定工程及び前記第2の測定工程での結果に基づいて、第1,第2のウェハの重ね合わせ位置を調整する、位置調整工程、
前記第1、第2のホルダを相対的にZ方向に移動させて第1の、第2のウェハを近接させる近接化工程、
前記第1、第2のウェハを接触させた状態で前第1、第2のホルダを重ね固定する、重ね固定工程を有することを特徴とする、重ね合わせ方法である。
In the present invention, the following means are used to achieve the above object.
A method of superimposing first and second wafers having a plurality of semiconductor devices,
A first wafer fixing step of fixing the first wafer to a first holder having a plurality of fiducial marks in the periphery;
A first measuring step of measuring a positional relationship between the alignment mark on the first wafer and the reference mark;
A second wafer fixing step of fixing the second wafer to a second holder;
A second holder fixing step of fixing the second holder holding the second wafer to a second table movable in the X and Y directions;
Measuring a position coordinate in a reference coordinate system of an alignment mark on the second wafer held by the second holder;
A first holder fixing step of fixing the first holder holding the first wafer to a first table;
A third measuring step of measuring a position coordinate of the reference mark in the reference coordinate system;
Based on the positional coordinates of the reference mark measured in the third measuring step and the positional relationship measured in the first measuring step, the alignment mark on the first wafer in the reference coordinate system A position coordinate determination step for obtaining a position coordinate;
A position adjustment step of adjusting the overlapping position of the first and second wafers based on the results of the position coordinate determination step and the second measurement step;
A proximity step of moving the first and second holders relatively in the Z direction to bring the first and second wafers close together;
An overlapping method, comprising: an overlap fixing step of overlappingly fixing the first and second holders in a state where the first and second wafers are in contact with each other.
このように、一方のウェハを複数のアライメントマークの測定値を基に基準座標に位置付けし、他方のウェハも複数の基準マークを介して複数のアライメントマークとの位置関係より基準座標系に位置あわせを行っているので、2つのウェハを高精度に重ねあわせることができる。
本発明では、上記の方法中の、第1及び第2の測定工程において、干渉計測法により前記位置関係又は位置座標を測定することもある。干渉計測法によりテーブルの移動量を測定すると、高精度にテーブルの位置座標の測定が可能になる。これにより、アライメントマークの位置座標の測定精度が向上し、重ね合わせ精度が他の手段、例えば、リニアスケールを用いた測定に比して精度が桁違いに精度が向上する。特に、長い距離を測定する場合には精度の差が顕著になる。
In this way, one wafer is positioned at the reference coordinates based on the measurement values of the plurality of alignment marks, and the other wafer is also aligned with the reference coordinate system through the plurality of reference marks based on the positional relationship with the plurality of alignment marks. Therefore, two wafers can be superimposed with high accuracy.
In the present invention, in the first and second measurement steps in the above method, the positional relationship or the position coordinates may be measured by an interferometric method. When the amount of movement of the table is measured by the interferometry method, the position coordinates of the table can be measured with high accuracy. As a result, the measurement accuracy of the position coordinates of the alignment mark is improved, and the overlay accuracy is improved by an order of magnitude as compared with the measurement using other means, for example, a linear scale. In particular, when measuring a long distance, the difference in accuracy becomes significant.
また本発明では、第1のウェハ上のアライメントマーク又は第2のウェハ上のアライメントマークのうち、少なくとも一方のアライメントマークは前記半導体装置の製造時にアライメント用として付与され、使用されたアライメントマークを用いることもある。所謂前工程においてウェハ上に半導体装置を作りつける場合、各層間の重ね合わせ精度を確保するためにアライメントマークがウェハ上に設けられる。半導体装置を有するウェハどうしを重ね合わせる工程において、このアライメントマークを用いることにより改めてマークを刻む工程を必要とせず、製造費用とその時間が不要になる。 In the present invention, at least one of the alignment marks on the first wafer or the alignment mark on the second wafer is provided for alignment during the manufacture of the semiconductor device, and the alignment mark used is used. Sometimes. When a semiconductor device is formed on a wafer in a so-called pre-process, an alignment mark is provided on the wafer in order to ensure the overlay accuracy between the layers. In the process of superimposing wafers having semiconductor devices, the use of this alignment mark eliminates the need for a process of engraving the mark again, thereby eliminating the manufacturing cost and time.
また本発明では、上記第1の測定工程及び前記第2の測定工程の少なくとも一方の測定工程において3つ以上のアライメントマーク位置を測定し、前記位置調整工程において、最適化処理を行って重ね合わせ位置を調整することもある。半導体装置を製造する前工程において、半導体装置形成面は一般的には加工に伴って応力が発生し、形成面が歪む。従って、例えば、2点のみのアライメントマーク位置を測定して互いに重ね合わせた場合、2つのウェハに形成された半導体装置の接合部分が正しく重ならないことがある。2つのアライメントマークの位置どうしは若干の位置ずれを生じても全体としては正しく接合できることがある。このために、全体的な位置座標を見ながら位置あわせ位置の最適化を行う。実際の最適化の方法に関しては後述する。 In the present invention, three or more alignment mark positions are measured in at least one of the first measurement process and the second measurement process, and in the position adjustment process, an optimization process is performed to perform overlay. The position may be adjusted. In a pre-process for manufacturing a semiconductor device, the semiconductor device forming surface generally generates stress along with processing, and the forming surface is distorted. Therefore, for example, when only two alignment mark positions are measured and overlapped with each other, the joint portions of the semiconductor devices formed on the two wafers may not overlap correctly. Even if a slight misalignment occurs between the positions of the two alignment marks, the entire alignment mark may be correctly joined as a whole. For this purpose, the alignment position is optimized while viewing the overall position coordinates. The actual optimization method will be described later.
また本発明では、前記ウェハ固定工程において、前記第1のホルダと第2のホルダを、真空吸着力、磁力、静電力、機械的固定力、高分子樹脂の粘着力のいずれか、又はこれらの組み合わせにより重ね固定することもある。重ね合わされたウェハを挟み込んだ第1、第2のホルダは次の工程に搬送するために互いに固定される必要があるが、電気的な制御が容易な磁力、静電力に加えて、真空吸着力が利用可能である。これらの力は、ウェハをホルダに保持するためにも使用する力であり、配管や機構系を特に設計しなくてもよい。また、機械的な固定力を用いると、次工程への搬送が容易になる。さらに、より簡単には接着力の利用も可能であり、機械的な固定法と同様に次工程への搬送が容易になる。 In the present invention, in the wafer fixing step, the first holder and the second holder may be any one of a vacuum adsorption force, a magnetic force, an electrostatic force, a mechanical fixing force, and an adhesive force of a polymer resin, or these It may be fixed by overlapping. The first and second holders sandwiching the overlapped wafers need to be fixed to each other in order to transport them to the next process. In addition to the magnetic force and electrostatic force that are easy to control electrically, the vacuum adsorption force Is available. These forces are also used to hold the wafer in the holder, and the piping and mechanism system need not be specifically designed. In addition, when a mechanical fixing force is used, conveyance to the next process becomes easy. Furthermore, the adhesive force can be used more simply, and the conveyance to the next process becomes easy as in the mechanical fixing method.
また本発明では、上記第3の測定工程において使用する測定手段間の距離を必要に応じて測定するベースライン測定工程を実施することもある。これによって、熱的な要因や経時的な要因によってベースライン長(測定手段間の距離)に変動があった場合でも、基準マークの測定位置計測に誤差が生じないようにできる。 In the present invention, a baseline measurement step of measuring a distance between measurement means used in the third measurement step as necessary may be performed. As a result, even if the baseline length (distance between the measuring means) varies due to thermal factors or temporal factors, it is possible to prevent an error in measuring the measurement position of the reference mark.
また本発明では、第1の測定工程、第2の測定工程及び第3の測定工程の少なくとも1つ工程において、前記第1の又は第2のホルダを基準座標系の所定の位置範囲内に位置づける、粗アライメント工程を実施することもある。ウェハにはオリエンテーションフラットやノッチがつけられており、これらを目安に第1のテーブルや第2のテーブルに粗く位置あわせして固定する。これによって、測定手段の視野内にアライメントマークや基準マークが入るようになり、測定時間の短縮による工程時間の短縮効果やテーブルが移動すべき距離の短縮によるテーブル駆動機構の簡素化が可能になる。 In the present invention, the first or second holder is positioned within a predetermined position range of the reference coordinate system in at least one of the first measurement process, the second measurement process, and the third measurement process. The rough alignment process may be performed. The wafer is provided with an orientation flat and a notch, and these are used as a guide to roughly align and fix the first table and the second table. As a result, alignment marks and reference marks can be placed in the field of view of the measuring means, and the process time can be shortened by shortening the measurement time and the table driving mechanism can be simplified by shortening the distance to which the table should move. .
また本発明では、上記近接化工程中に前記第2のテーブルのX、Y方向への変位を干渉測定法により測定し、測定結果を基に該第2のテーブルのX、Y方向への変位を防止しながら第1の,第2のウェハを近接させることもある。互いに重ねあわせるウェハどうしの位置合わせを行ってから両方のウェハ近接させるが、この近接過程においてウェハの位置座標が変化する場合がある。このような場合には、ウェハが近接する工程中にウェハが移動する方向と直行する方向の動きを測定し、その結果に基づいてウェハの位置座標を補正することにより重ね合わせ精度が確保される。 In the present invention, the displacement of the second table in the X and Y directions is measured by an interferometric method during the proximity step, and the displacement of the second table in the X and Y directions is based on the measurement result. The first and second wafers may be brought close to each other while preventing this. After aligning the wafers to be overlapped with each other, the wafers are brought close to each other. In this proximity process, the wafer position coordinates may change. In such a case, during the process in which the wafer is close, the movement in the direction in which the wafer moves and the direction in which the wafer moves perpendicularly is measured, and the positional accuracy of the wafer is corrected based on the result, thereby ensuring overlay accuracy. .
本発明では、先の目的を達成するために、以下の装置を提供する。
複数の半導体装置を有する第1、第2のウェハを重ね合わるための装置であって、
第1のホルダを保持する第1のテーブル、
第2のホルダを保持する第2のテーブル、
前記第1のテーブルと前記第2のテーブルを相対的にZ、θzのそれぞれの方向に移動させる相対移動機構、
前記第2のテーブルをX、Yのそれぞれの方向に移動させる第2の駆動装置、
前記第2のテーブルの移動量を測定する距離測定手段、
前記第2のテーブル上のマーク及び該テーブルに保持されているウェハ上のアライメントマーク位置を測定する基準顕微鏡、
第1のテーブルに保持されているホルダ上の複数の基準マーク位置を測定する複数の、測定用顕微鏡を有する重ね合わせ装置である。
In the present invention, in order to achieve the above object, the following apparatus is provided.
An apparatus for superimposing first and second wafers having a plurality of semiconductor devices,
A first table holding a first holder;
A second table holding a second holder;
A relative movement mechanism that relatively moves the first table and the second table in directions of Z and θz,
A second driving device for moving the second table in the X and Y directions;
Distance measuring means for measuring the amount of movement of the second table;
A reference microscope for measuring a mark on the second table and an alignment mark position on the wafer held on the table;
It is a superposition device having a plurality of measurement microscopes for measuring a plurality of reference mark positions on a holder held on a first table.
本装置は、特に上記重ね合わせ方法に適したものであり、一連の工程を実施できる。
また本発明では、上記測定装置として、干渉計を用いて測定精度を上げることも行っている。先にも記したように、干渉計による移動距離の測定は、測定精度において他の測定手段より格段に優れている。
This apparatus is particularly suitable for the superposition method described above, and can perform a series of steps.
In the present invention, the measurement accuracy is also increased by using an interferometer as the measurement apparatus. As described above, the measurement of the moving distance by the interferometer is remarkably superior to other measuring means in measuring accuracy.
また本発明では、第2の駆動装置は気体軸受けを有することもある。気体軸受けは非接触でテーブルを駆動できるので、機械的な安定性及び位置決め精度に優れている。
また、本発明では、第2の駆動装置にエアシリンダを使用することもある。エアシリンダは他の電磁駆動機構と異なって電磁石又は永久磁石を移動させる必要がなく、全体として計量化が図れ、また加減速に対して高速に対応できる。
In the present invention, the second driving device may have a gas bearing. Since the gas bearing can drive the table without contact, it has excellent mechanical stability and positioning accuracy.
In the present invention, an air cylinder may be used for the second drive device. Unlike other electromagnetic drive mechanisms, the air cylinder does not need to move electromagnets or permanent magnets, can be quantified as a whole, and can respond to acceleration / deceleration at high speed.
また本発明では、第2のテーブルの移動量は重ね合わせるウェハの直径と同程度か、それよりも大きいようになしている。ウェハ上のアライメントマークは場合によっては、中心を挟んで互いに縁部に配置されることもある。この場合のアイメントマークも測定可能とするために、テーブルの移動量をウェハの直径よりも大きくしておくと便利なこともある。これに対応して、移動量を計測する測定系の測定範囲もウェハの直径よりも長くしておく。 In the present invention, the amount of movement of the second table is set to be approximately the same as or larger than the diameter of the wafers to be superimposed. In some cases, the alignment marks on the wafer may be arranged at the edges of each other across the center. In this case, it may be convenient to make the movement amount of the table larger than the diameter of the wafer in order to make it possible to measure the item mark. Correspondingly, the measurement range of the measurement system for measuring the movement amount is also made longer than the diameter of the wafer.
また本発明では、上記第1のテーブルの移動量を測定する第1の干渉計をさらに備えることも良い。重ね合わせの際に、装置全体の熱変形や経時変化によりウェハを保持するテーブルが変位する事もあるので、本手段により、その変位を補償するためにテーブルの変位を精度良く測定することができる。 The present invention may further include a first interferometer that measures the amount of movement of the first table. When superimposing, the table holding the wafer may be displaced due to thermal deformation or aging of the entire apparatus, so this means can accurately measure the displacement of the table to compensate for the displacement. .
また本発明では、前記重ね合わせ位置の最適化を行う演算手段を有することもある。
2つの重ね合わせるウェハのアライメントマークは、設計上の位置は同じであっても製造時の処理のために位置が変化している。この場合、ウェハ全体として適切に位置あわせされるように、最適化処理を行って2組のアライメントマーク位置の位置あわせを行って重ね合わせる。これによって、ウェハ全体として適切な重ね合わせが実現できる。
In the present invention, there may be a calculation means for optimizing the overlapping position.
The alignment marks of the two overlapping wafers are changed in position due to processing at the time of manufacture even if the design positions are the same. In this case, optimization processing is performed to align the two alignment mark positions so that the entire wafer is properly aligned, and the two wafers are superimposed. As a result, it is possible to realize an appropriate overlay for the entire wafer.
本発明を用いることによって、半導体装置が形成されたウェハを、精度良く重ね合わせることが可能になる。特に、半導体装置の製造工程での表面変形が有っても、もっとも適切な重ね合わせ位置の決定が出来、変形の影響が無いように重ねあわせが実現される。 By using the present invention, it is possible to accurately overlap wafers on which semiconductor devices are formed. In particular, even if there is a surface deformation in the manufacturing process of the semiconductor device, the most appropriate overlapping position can be determined, and the overlapping is realized so that there is no influence of the deformation.
図1は、本願発明の重ね合わせ装置に本願発明の重ね合わせ方法で使用する部材を保持した状態を示す装置構成の概念図である。
同図は、第1のウェハ1を第1のホルダ3に、第2のウェハ2を第2のホルダ4に固定し、ホルダ3,4を第1のテーブル5、第2のテーブル6にそれぞれ保持した状態を表している。
FIG. 1 is a conceptual diagram of an apparatus configuration showing a state in which members used in the overlaying method of the present invention are held in the overlaying apparatus of the present invention.
In the figure, the
各ウェハは重ね合わせ面とは反対の面が周知の真空吸着又は静電吸着により各ホルダに保持されているが、同図には真空吸着用の吸引孔及び吸引装置、静電吸着用の電極及び電源部は省略されている。第1のテーブル5のホルダ保持面と第2のテーブル6のホルダ保持面は互いに向かい合うようになっていて、ウェハを保持したホルダを固定すると、ウェハの重ね合わせ面が向かい合うようになる。 第1のテーブル5は第1の駆動装置10に結合されているが、この装置の機能は設計上の自由を有している。例えば、請求項9に記載の「第1、第2のテーブル(ウェハ)を相対的Z、θzの方向に移動させる機能」や第1のホルダを微動させる機能を有することがある。場合によっては、該装置は不要なこともある。第2のテーブル6は第2の駆動装置9により少なくともX、Y方向に移動させられ、第2のテーブル6の移動量は距離測定装置、例えば干渉計11により測定される。
先の記載の通り、請求項9に記載の「第1、第2のテーブル(ウェハ)を相対的Z、θzの方向に移動させる機能」がこの第2の駆動装置9に組み込まれることもある。第1、第2のウェハにはアライメントマークが形成され、またホルダには基準マーク22が形成されていている。これらのマークはウェハの位置あわせに際してその位置が観察されるが、そのための観察装置として基準顕微鏡7及び測定用顕微鏡8が配置され、基準顕微鏡7と測定用顕微鏡8の位置関係は所定の配置になされている。基準顕微鏡7は第2のテーブル4が所定の高さ位置に位置したときに基準マーク及びアライメントマークが顕微鏡の光学系の物面になるように調整されており、他方の測定用顕微鏡8は、第1のテーブル5に保持された第1のホルダ3の基準マーク22をホルダの裏面より観察するものであり、同ホルダが保持された時に基準マーク22が顕微鏡の光学系の物面になるように調整されている。この構成では積層されたウェハを更に重ねる場合には、第2のウェハ2の厚さが異なっているため、第2のホルダ2の基準マーク22の高さ方向の調節が必要になることがある。このため、不図示のピエゾ素子が設けられており、必要に応じて高さ方向の調整を行っている。
Each wafer has a surface opposite to the superposed surface held by each holder by well-known vacuum suction or electrostatic suction. In the figure, a suction hole and suction device for vacuum suction, and an electrode for electrostatic suction are shown. The power supply unit is omitted. The holder holding surface of the first table 5 and the holder holding surface of the second table 6 face each other, and when the holder holding the wafer is fixed, the overlapping surfaces of the wafers face each other. Although the first table 5 is coupled to the
As described above, the “function for moving the first and second tables (wafers) in the directions of relative Z and θz” according to
尚、本発明には本質的ではないが、重ね合わせるウェハ等の位置を定めるために、基準顕微鏡7を原点にし、テーブル6の移動方向をX及びY軸とした基準座標系(X、Y)を設定している。従って、上記測定顕微鏡8の位置は基準座標系中で所定の座標値を有している。2つのウェハを重ね合わせる場合、原点と回転角を合わせる事になるので、アライメントマークは最低限2つでよい。図2参照。
Although not essential to the present invention, a reference coordinate system (X, Y) with the
以下に、本重ね合わせ装置の動作を示し、本願発明の重ね合わせ方法の説明を行う。 The operation of the superposition apparatus will be described below, and the superposition method of the present invention will be described.
まず、第1のホルダ3上の基準マーク22とホルダに保持された第1のウェハ1の位置関係を求める。
図3のように、周辺部に複数の基準マーク22を有する第1のホルダ3に、重ね合わせるべき一方のウェハ1を周知の真空吸着又は静電吸着により固定する。この第1のホルダ3を第2のテーブル6上に保持し、図4(a)のように基準顕微鏡7によりホルダ3の基準マーク22を検出する。次いで、図4(b)のように、第2の駆動装置9により第2のテーブル6を移動させて第1のウェハ1上のアライメントマーク23を検出する。この時、移動量計測手段、例えば干渉計11により第2のテーブル6の移動量が検出され、基準マーク22とアライメントマーク23との位置関係が求まる。
First, the positional relationship between the
As shown in FIG. 3, one
なお、本装置においては、上記の測定が可能なように第2のテーブル6の移動範囲を重ね合わせるウェハの直径と同程度か、それよりも大きくしている。
また、本実施例では、ホルダ1に固定されたウェハ1上のアライメントマーク23とホルダ上の基準マーク22の位置関係を、本発明による重ね合わせ装置を用いて求めているが、他の測定装置、例えば光波座標測定器等を用いて測定しても良い。
In the present apparatus, the moving range of the second table 6 is set to be equal to or larger than the diameter of the wafer to be overlaid so that the above measurement can be performed.
In this embodiment, the positional relationship between the
更にまた、本発明では重ねあわせ時のウェハ上のアライメントマークとして、半導体装置製造時にウェハ上に形成されたアライメントマークを用いることにより、新たなマークを設ける工程を省略して費用の低減を図ることも行われている。 Furthermore, in the present invention, the alignment mark formed on the wafer at the time of manufacturing the semiconductor device is used as the alignment mark on the wafer at the time of superposition, thereby reducing the cost by omitting the step of providing a new mark. Has also been done.
次に、第2のウェハ2のアライメントマークの位置座標を基準座標系中で測定する。
第1のウェハを第1のホルダへ保持したのと同様にして、第2のウェハ2を第2のホルダ4に保持する。位置関係が定まった第1のウェハ1と第1のホルダ3を第2のテーブル4より取り外し、第2のウェハ2を保持している第2のホルダ4を第2のテーブル6に固定する。 第2の駆動装置9を動作させて第2のウェハ2上のアライメントマークを順次、基準顕微鏡7の視野内に移動させ、移動量を距離測定装置、例えば干渉計11により計測する。これにより基準顕微鏡7の光軸と各アライメントマークの位置関係を得る。(図4(b)と同じ動作である。) この結果、基準座標系での第2のウェハ2上のアライメントマークの位置が定まる。
Next, the position coordinate of the alignment mark of the
The
第2のウェハ2のアライメントマークの座標が求まると、第1のウェハ1を保持する第1のホルダ3を第1のテーブル5に固定し、第1のウェハ1のアライメントマークの基準座標系での位置座標を求める。以下に、その手順を記す。
When the coordinates of the alignment mark of the
図5に示すように、基準座標系中での座標位置が既知である測定用顕微鏡8の視野内にホルダ3の基準マーク22が入るようにあらかじめ粗調整を行い、基準マーク22を観察する。本発明の請求項7に記載の「ホルダを基準座標系の所定の位置範囲内に位置づける」とは、「ホルダが保持するウェハ上のアライメントマークが測定用顕微鏡の視野内に、またはホルダ上の基準マークが基準顕微鏡や測定用顕微鏡の視野内に入るように位置づける」という意味である。この粗調整には、ウェハのオリエンテーションフラットやノッチを基準にした位置調整を行う。具体的な方法としては、例えば、津田・引間による特開平9−283604に開示された技術により行うことができる。しかしながら、この粗調整によっても基準マーク22が測定顕微鏡8の観測視野内に入らない場合もある。そのために、第1の駆動装置は第1のテーブル5を微少量移動させる駆動機構を備えている。そして、基準マーク22が測定用顕微鏡8の観察視野内に入らない場合には第1のテーブル5の位置を調整する。この駆動機構に関しては、例えばピエゾ素子を用いて構成することが出来る。例えば、田中による特開2002−359170に開示の技術により構成できる。
As shown in FIG. 5, coarse adjustment is performed in advance so that the
測定用顕微鏡8にはその光軸との関係が定まった指標が視野内に配置されており(実際には指標が顕微鏡の像面と共役な位置に配置されている)、視野内の像を観察すると基準マーク22と測定用顕微鏡8の光軸の位置関係が求められる。先に記したように、測定用顕微鏡の基準座標系における位置座標は既知であるから、測定用顕微鏡8の光軸に対する基準マーク22の位置より基準マーク22の基準座標系における位置座標が定まる。ウェハ1上のアライメントマーク23と基準マーク22との位置関係は先の第1の測定工程において測定されている。従って、基準マーク22の基準座標系における位置座表を介して、ウェハ1のアライメントマーク23の基準座標系での位置座標が決まる。
In the measuring
第1のウェハ1上のアライメントマーク座標と第2のウェハ上のアライメントマークの座標が決められると、次にこの第1,第2のウェハの重ね合わせ位置を調整する。その方法を以下に説明する。重ね合わせ位置調整は第2の駆動装置9及び相対移動機構を用いておこなう。例えば、相対移動機構が第1の駆動装置10に組み込まれている場合には、第2の駆動装置9を用いて第2のウェハを平行移動させ、第1の駆動装置10を用いて第1のウェハを回転させる。
Once the alignment mark coordinates on the
この時平行移動すべき平行移動量及び回転させるべき回転量の算出は以下のように行う。
第2のウェハを移動させる量を(Tx、Ty)とし、回転させる量をθとすると、測定されたアライメントマークの位置座標(Xm,Ym)と変換された位置座標(Xc,Yc)との間には次の関係式がある。
<数1>
従って、2つのアライメントマークの位置座標を用いることにより、上式より移動量(Tx、Ty)及びθの値が定まる。このTx、Ty、θを用いて駆動装置6及び相対移動機構を働かせると、第1のウェハ1、第2のウェハ2を互いに重ねあわせる位置が調整されたことになる。
At this time, the parallel movement amount to be translated and the rotation amount to be rotated are calculated as follows.
When the amount of movement of the second wafer is (Tx, Ty) and the amount of rotation is θ, the measured alignment mark position coordinates (Xm, Ym) and the converted position coordinates (Xc, Yc) There is the following relational expression between them.
<
Therefore, by using the position coordinates of the two alignment marks, the movement amounts (Tx, Ty) and θ are determined from the above formula. When the
ところで、ウェハは一般的にはウェハプロセッシングの前工程により回路面には面内変形が生じている。このような変形を有するウェハどうしを高精度に重ね合わせる場合には、ウェハ上のアライメントマークを3つ以上の複数個準備し、互いに変形したウェハどうしの重ね合わせがもっとも精度良く行われるように互いの位置関係の最適化を行う。以下に最適化の例を示す。 By the way, in general, an in-plane deformation of the circuit surface of the wafer is caused by a pre-process of wafer processing. When wafers having such deformations are overlapped with high accuracy, three or more alignment marks on the wafer are prepared, and the wafers that are deformed with respect to each other are overlapped with each other so as to achieve the highest accuracy. Optimize the positional relationship. An example of optimization is shown below.
第2のウェハ上の測定されたアライメントマークの、基準座標系での位置座標を(Axi,Ayi)とする。iはアライメントマークの数分だけ用意する。ウェハを回転させて、平行移動させるとアライメントマークの変換後の座標(Mxi,Myi)は、先の記載と同様に、以下のようになる。
<数2>
次に、第1のウェハ上のアライメントマークの、基準座標系での位置座標を(Dxi,Dyi)とし、最小自乗法によりθ、Tx、Tyを求める。即ち、関数F(θ、Tx、Ty) = Σ((Dxi−Mxi)2 + (Dyi−Myi)2)が最小値になるようにθ、Tx、Tyを定める。
The position coordinate of the alignment mark measured on the second wafer in the reference coordinate system is (Axi, Ayi). i are prepared for the number of alignment marks. When the wafer is rotated and translated, the coordinates (Mxi, Myi) after conversion of the alignment marks are as follows, as described above.
<
Next, the position coordinate of the alignment mark on the first wafer in the reference coordinate system is (Dxi, Dyi), and θ, Tx, Ty are obtained by the method of least squares. That is, θ, Tx, and Ty are determined so that the function F (θ, Tx, Ty) = Σ ((Dxi−Mxi) 2 + (Dyi−Myi) 2 ) becomes the minimum value.
本装置には制御機能の一部として最適化演算手段が組み込まれていて、上記最適演算を行うようになされている。例えば、プログラムされたDSPが制御系30に組み込まれている。 This apparatus incorporates an optimization calculation means as a part of the control function so as to perform the above-described optimal calculation. For example, a programmed DSP is incorporated in the control system 30.
尚、上記説明では、ウェハ間の重ね合わせ位置を決める際には、2枚のウェハ上のアライメントマークの位置関係から最適化処理を行ったが、ウェハを重ね合わせる位置及びウェハの姿勢を基準座標系にあらかじめ設定し、各ウェハの位置と姿勢、即ち各Tx、Ty、θの最適値を求めて良い。この場合には、アライメントマークの位置は2枚のウェハ間で異なっていても構わない。
第1、第2のウェハの位置関係が決められると、2つのウェハを第2の駆動装置9により互いに近接させる。 このとき、移動する第2のテーブル6のXY面内の変動を干渉計11により測定し、所定のズレの範囲内に収まる様に第2の駆動装置9にフィードバックをかけながら近接させる。図6参照。しかし、ウェハの間隔が十分狭く、近接によりウェハ間の位置ずれが小さい場合には面内変動の観察は不要である。
In the above description, when determining the overlay position between the wafers, the optimization process is performed based on the positional relationship between the alignment marks on the two wafers. The position and orientation of each wafer, that is, the optimum values of Tx, Ty, and θ, may be determined in advance in the system. In this case, the position of the alignment mark may be different between the two wafers.
When the positional relationship between the first and second wafers is determined, the two wafers are brought close to each other by the
不図示のロードセルの出力値により、ウェハ間の接触を確認した後、ウェハ1,2を接触状態で保持したままでホルダ3と4を固定する。このために使用する部材を図7に示す。図7中、42は2つのホルダを結合する接続部であり、ベローズになっている。ゴム材からなる接続端部43をもう一方のホルダ面に押し当て、排気穴41から排気することにより2つのホルダを固定する。図7中の接続は真空吸着以外でも良く、接続端部に電極を配置して静電吸着を行ったり、電磁石を配して磁力吸着を用いても良い。また、一時的な粘着力を有する高分子樹脂を中間に介して固定してもよい。さらには、機械的固定力を図8のような構成にして利用しても良い。図8(a)は第1のホルダ3を示すものであり、切り欠き82を有している。この切り欠き82は図中では1つであるが、実際には複数個、例えば周囲に3個設けられている。図8(b)には、第2のホルダ4上の固定機構を示すものである。この機構は、T字型部材84とこの部材を回転可能に保持する回転受け85、さらにT字型部材の軸の周りに巻かれ、T字の上面に固定されたゴム管83を有している。ウェハを保持した2つのホルダが近接すると、第2のホルダのT字型部材を回転して第1のホルダの切り欠き部82に入れ込む。ここで空気を導入管86より入れることによりゴム管は膨張して第1のホルダ3を加圧する。圧力が適切な値になると、導入管は空気挿入機構より切り離されて2つのウェハを保持したまま、搬送可能になる。この機構は、例えば自転車の空気圧保持機構を使用すればできる。
After confirming contact between the wafers based on an output value of a load cell (not shown), the
以上で、2つのウェハの位置あわせを行って重ねあわせる方法とそのために用いられる装置の構成を記したが、装置の保守に関わる操作をさらに説明しておく。
上述した第1のウェハ1の位置座標決定工程においては、基準顕微鏡7及び測定用顕微鏡8の、基準座標系における位置は既知として座標を決めている。しかしながら、熱的な原因や経時的な原因によりその座標は変化することがある。本発明では、そのような場合に対応するために、必要に応じて以下に記すような校正工程を有している。
The method for aligning two wafers and superimposing them and the configuration of the apparatus used therefor have been described above, but operations related to apparatus maintenance will be further described.
In the position coordinate determination step of the
先ず、図9(a)に示されているように基準顕微鏡7により第2のテーブル6上のフィデューシャルマーク21をその視野内におく。次いで、図9(b)、(c)に示すように、第2のテーブル6を移動させて測定用顕微鏡8の視野内に先のフィデューシャルマーク21をおく。この時、干渉計11により第2のテーブル6の移動量を測定することで基準顕微鏡7と測定用顕微鏡8の位置関係の校正が可能になる。この時、基準顕微鏡7と測定用顕微鏡8の物面はZ軸上で同一にはなっていないので、基準顕微鏡7でフィデューシャルマーク21を観察した後、第2のテーブル6を若干Z軸方向(上方に)移動させて観察する。
First, as shown in FIG. 9A, the
図10を基に、本発明の好適な第2のテーブル6とその駆動装置である第2の駆動装置9を説明する。
第2のテーブル6は基盤92に対して、エアベアリングを介して支持体91により保持されている。即ち、保持体91の基盤に面する下面にはエアベアリングが配置されており、第2のテーブル6は基盤に対して非接触で保持されている。この第2のテーブル6は第2の駆動装置9に取り付けられている。第2の駆動装置9は基盤92に固定された駆動ガイド93とこのガイドに案内されたスライダ94を有している。さらにスライダ94上に固定された第2のガイド95とこれに案内される第2のスライダ96を有し、第2のテーブル6が第2のスライダ96に取り付けられている。このスライダ94、96はエアシリンダにより駆動させられる。その具体的な構成例を図11に示した。図11中、121がスライダであり、111がガイドである。受圧板116を挟んでP1,P2の圧力を制御させることによりガイドに対してスライダを移動させる機構になっている。
Based on FIG. 10, a preferred second table 6 of the present invention and a
The 2nd table 6 is hold | maintained with respect to the base |
以上の説明で、本発明の重ね合わせ方法及びその装置が理解されるとはずであるが、確認のために重ね合わせ方法のフローチャートを記しておく。
先にも記したように、本工程の内、S1,S2は本発明の装置を用いなくても良く、また順序としてもS6の前ならどこでも良い。
In the above description, the superposition method and apparatus of the present invention should be understood, but a flowchart of the superposition method is described for confirmation.
As described above, in the present process, S1 and S2 do not need to use the apparatus of the present invention, and the order may be anywhere before S6.
半導体装置を積層することによって実効的に素子の高密度化を行うことは産業上の顕著な傾向である。この積層には、ウェハ同士のアライメントが必要であり、そのための、より高精度な方法及び装置が求められている。従って、本発明は半導体産業上、必至の技術である。 It is a remarkable industrial trend to effectively increase the density of elements by stacking semiconductor devices. This lamination requires alignment between wafers, and there is a need for a more accurate method and apparatus for that purpose. Therefore, the present invention is an inevitable technique in the semiconductor industry.
1、2 ・・・・・ ウェハ
3,4 ・・・・・ ホルダ
5,6 ・・・・・ テーブル
7 ・・・・・ 基準顕微鏡
8 ・・・・・ 測定用顕微鏡
9、10・・・・・ 駆動装置
11 ・・・・・ 距離測定手段
21 ・・・・・ フィデューシャルマーク
22 ・・・・・ 基準マーク
23 ・・・・・ アライメントマーク
30 ・・・・・ 制御系
41 ・・・・・ 排気口
42 ・・・・・ 接続部
43 ・・・・・ 接続部端
82 ・・・・・ 切り欠き
83 ・・・・・ ゴム管
84 ・・・・・ T字型部材
85 ・・・・・ 回転受け
86 ・・・・・ 空気道入管
91 ・・・・・ 支持体
92 ・・・・・ 基盤
93、95 ・・・・・ ガイド
94、96 ・・・・・ スライダ
111 ・・・・・ ガイド
121 ・・・・・ スライダ
116 ・・・・・ 受圧板
1, 2, ...
Claims (15)
複数の基準マークを周辺部に有する第1のホルダに前記第1のウェハを固定する、第1のウェハ固定工程、
前記第1のウェハ上のアライメントマークと前記基準マークの位置関係を測定する、第1の測定工程、
第2のホルダに前記第2のウェハを固定する、第2のウェハ固定工程、
前記第2のウェハを保持する前記第2のホルダをX,Y方向に移動可能な第2のテーブルに固定する、第2のホルダ固定工程、
前記第2のホルダに保持された前記第2のウェハ上のアライメントマークの基準座標系中での位置座標を測定する、第2の測定工程、
前記第1のウェハを保持する前記第1のホルダを第1のテーブルに固定する、第1のホルダ固定工程、
前記基準マークの前記基準座標系中での位置座標を測定する、第3の測定工程、
前記第3の測定工程で測定された前記基準マークの位置座標及び前記第1の測定工程で測定された前記位置関係を基に、前記第1のウェハ上のアライメントマークの前記基準座標系での位置座標を求める、位置座標決定工程、
前記位置座標決定工程及び前記第2の測定工程での結果に基づいて、前記第1,第2のウェハの重ね合わせ位置を調整する、位置調整工程、
前記第1、第2のホルダを相対的にZ方向に移動させて第1の、第2のウェハを近接させる近接化工程、
前記第1、第2のウェハを接触させた状態で前第1、第2のホルダを重ね固定する、重ね固定工程
を有することを特徴とする、重ね合わせ方法。 A method of superimposing first and second wafers having a plurality of semiconductor devices,
A first wafer fixing step of fixing the first wafer to a first holder having a plurality of fiducial marks in the periphery;
A first measuring step of measuring a positional relationship between the alignment mark on the first wafer and the reference mark;
A second wafer fixing step of fixing the second wafer to a second holder;
A second holder fixing step of fixing the second holder holding the second wafer to a second table movable in the X and Y directions;
Measuring a position coordinate in a reference coordinate system of an alignment mark on the second wafer held by the second holder;
A first holder fixing step of fixing the first holder holding the first wafer to a first table;
A third measuring step of measuring a position coordinate of the reference mark in the reference coordinate system;
Based on the positional coordinates of the reference mark measured in the third measuring step and the positional relationship measured in the first measuring step, the alignment mark on the first wafer in the reference coordinate system A position coordinate determination step for obtaining a position coordinate;
A position adjustment step of adjusting the overlapping position of the first and second wafers based on the results of the position coordinate determination step and the second measurement step;
A proximity step of moving the first and second holders relatively in the Z direction to bring the first and second wafers close together;
An overlapping method, comprising: an overlapping fixing step of overlappingly fixing the first and second holders in a state where the first and second wafers are in contact with each other.
前記第1の測定工程又は第2の測定工程において、
干渉計測法により前記位置関係、又は位置座標を測定することを特徴とする、重ね合わせ方法。 The superposition method according to claim 1,
In the first measurement step or the second measurement step,
An overlay method, wherein the positional relationship or position coordinates are measured by an interferometric method.
前記第1のウェハ上のアライメントマーク又は第2のウェハ上のアライメントマークのうち、少なくとも一方のアライメントマークは前記半導体装置の製造時にアライメント用として付与され、使用されたアライメントマークであることを特徴とする、重ね合わせ方法。 The superposition method according to claim 1 or 2,
Of the alignment marks on the first wafer or the alignment mark on the second wafer, at least one of the alignment marks is an alignment mark that is provided and used for alignment when the semiconductor device is manufactured. How to superimpose.
前記第3の測定工程において使用する測定手段間の距離を必要に応じて測定するベースライン測定工程を有することを特徴とする、重ね合わせ方法。 The superposition method according to any one of claims 1 to 5,
An overlaying method comprising a baseline measuring step of measuring a distance between measuring means used in the third measuring step as necessary.
前記第1の測定工程、第2の測定工程及び第3の測定工程の少なくとも1つの工程において、
前記第1の又は第2のホルダを基準座標系の所定の位置範囲内に位置づける、粗アライメント工程を有することを特徴とする、重ね合わせ方法。 The superposition method according to any one of claims 1 to 6,
In at least one of the first measurement step, the second measurement step, and the third measurement step,
An overlaying method comprising a rough alignment step of positioning the first or second holder within a predetermined position range of a reference coordinate system.
前記近接化工程中に前記第2のテーブルのX、Y方向への変位を干渉測定法により測定し、測定結果を基に該第2のテーブルのX、Y方向への変位を防止しながら第1の,第2のウェハを近接させることを特徴とする、重ね合わせ方法。 The superposition method according to any one of claims 1 to 7,
During the approaching step, the displacement of the second table in the X and Y directions is measured by interferometry, and the second table is prevented from being displaced in the X and Y directions based on the measurement result. A method for superimposing the first and second wafers.
第1のホルダを保持する第1のテーブル、
第2のホルダを保持する第2のテーブル、
前記第1のテーブルと前記第2のテーブルを相対的にZ、θzのそれぞれの方向に移動させる相対移動機構、
前記第2のテーブルをX、Yのそれぞれの方向に移動させる第2の駆動装置、
前記第2のテーブルの移動量を測定する測定手段、
前記第2のテーブル上のマーク及び該テーブルに保持されているウェハ上のアライメントマーク位置を測定する基準顕微鏡、
第1のテーブルに保持されているホルダ上の複数の基準マーク位置を測定する複数の測定用顕微鏡
を有することを特徴とする、重ね合わせ装置 A superposition apparatus for superposing first and second wafers having a plurality of semiconductor devices,
A first table holding a first holder;
A second table holding a second holder;
A relative movement mechanism that relatively moves the first table and the second table in directions of Z and θz,
A second driving device for moving the second table in the X and Y directions;
Measuring means for measuring the amount of movement of the second table;
A reference microscope for measuring a mark on the second table and an alignment mark position on the wafer held on the table;
A superposition apparatus comprising a plurality of measurement microscopes for measuring a plurality of reference mark positions on a holder held by a first table
前記第2のテーブルの移動量を測定する測定手段として、干渉計を有することを特徴とする、重ね合わせ装置。 The superposition device according to claim 9,
An overlay apparatus, comprising: an interferometer as measurement means for measuring the movement amount of the second table.
第2の駆動装置は気体軸受けを有していることを特徴とする、重ね合わせ装置。 The superposition device according to claim 9 or 10,
The superposing device, wherein the second driving device has a gas bearing.
第2の駆動装置はエアシリンダを有することを特徴とする、重ね合わせ装置。 The superposition device according to any one of claims 9 to 11,
The superposing apparatus, wherein the second driving device has an air cylinder.
第2のテーブルの移動量は重ね合わせるウェハの直径と同程度か、それよりも大きいことを特徴とする、重ね合わせ装置。 The superposition device according to any one of claims 9 to 12,
An overlay apparatus, wherein the movement amount of the second table is equal to or larger than a diameter of a wafer to be superimposed.
前記第1のテーブルの移動量を測定する第1の干渉計をさらに有することを特徴とする、重ね合わせ装置。 The superposition device according to any one of claims 9 to 13,
The overlay apparatus further comprising a first interferometer for measuring a moving amount of the first table.
前記重ね合わせ位置の最適化を行う演算手段を有することを特徴とする、重ね合わせ装置。 The superposition device according to any one of claims 9 to 14,
A superposition apparatus comprising arithmetic means for optimizing the superposition position.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035269A JP5672715B2 (en) | 2010-02-19 | 2010-02-19 | Superposition method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035269A JP5672715B2 (en) | 2010-02-19 | 2010-02-19 | Superposition method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004060207A Division JP4626160B2 (en) | 2004-03-04 | 2004-03-04 | Wafer overlay method and wafer overlay apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135836A true JP2010135836A (en) | 2010-06-17 |
JP5672715B2 JP5672715B2 (en) | 2015-02-18 |
Family
ID=42346724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035269A Expired - Lifetime JP5672715B2 (en) | 2010-02-19 | 2010-02-19 | Superposition method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5672715B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8946797B2 (en) | 2012-04-02 | 2015-02-03 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, apparatus for manufacturing semiconductor device, method of manufacturing semiconductor device, and electronic device |
JPWO2016084767A1 (en) * | 2014-11-27 | 2017-09-28 | 国立研究開発法人産業技術総合研究所 | Circular support substrate for semiconductor |
JP2021044573A (en) * | 2020-11-25 | 2021-03-18 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | Method and device for aligning board |
CN113299591A (en) * | 2021-04-15 | 2021-08-24 | 山西高科华兴电子科技有限公司 | Rapid mass transfer method for microchip |
US11488851B2 (en) | 2016-08-29 | 2022-11-01 | Ev Group E. Thallner Gmbh | Method and device for alignment of substrates |
CN116092957A (en) * | 2022-11-30 | 2023-05-09 | 湖北三维半导体集成创新中心有限责任公司 | Bonding system and bonding method |
JP7370271B2 (en) | 2020-02-10 | 2023-10-27 | 東京エレクトロン株式会社 | Substrate positioning device, substrate positioning method, and bonding device |
CN117012689A (en) * | 2023-09-26 | 2023-11-07 | 天津中科晶禾电子科技有限责任公司 | Wafer alignment device and method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160340A (en) * | 1991-12-06 | 1993-06-25 | Mitsumasa Koyanagi | Three-dimensional lsi stacked apparatus |
JPH0729783A (en) * | 1993-07-13 | 1995-01-31 | Aging Tesuta Kaihatsu Kyodo Kumiai | Method for joining two semiconductor wafers |
JPH11251232A (en) * | 1998-03-02 | 1999-09-17 | Nikon Corp | Substrate, aligner, and manufacture of device |
JP2003045944A (en) * | 2001-07-27 | 2003-02-14 | Canon Inc | Substrate holding apparatus, method of delivering substrate, aligner using same, and method of manufacturing device |
JP2003066466A (en) * | 2001-08-23 | 2003-03-05 | Internatl Business Mach Corp <Ibm> | Substrate superposing device, substrate sticking method and manufacturing method for liquid crystal cell |
JP2003151874A (en) * | 2001-11-09 | 2003-05-23 | Nikon Corp | Position detecting method, exposure method and exposure equipment |
-
2010
- 2010-02-19 JP JP2010035269A patent/JP5672715B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160340A (en) * | 1991-12-06 | 1993-06-25 | Mitsumasa Koyanagi | Three-dimensional lsi stacked apparatus |
JPH0729783A (en) * | 1993-07-13 | 1995-01-31 | Aging Tesuta Kaihatsu Kyodo Kumiai | Method for joining two semiconductor wafers |
JPH11251232A (en) * | 1998-03-02 | 1999-09-17 | Nikon Corp | Substrate, aligner, and manufacture of device |
JP2003045944A (en) * | 2001-07-27 | 2003-02-14 | Canon Inc | Substrate holding apparatus, method of delivering substrate, aligner using same, and method of manufacturing device |
JP2003066466A (en) * | 2001-08-23 | 2003-03-05 | Internatl Business Mach Corp <Ibm> | Substrate superposing device, substrate sticking method and manufacturing method for liquid crystal cell |
JP2003151874A (en) * | 2001-11-09 | 2003-05-23 | Nikon Corp | Position detecting method, exposure method and exposure equipment |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8946797B2 (en) | 2012-04-02 | 2015-02-03 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, apparatus for manufacturing semiconductor device, method of manufacturing semiconductor device, and electronic device |
JPWO2016084767A1 (en) * | 2014-11-27 | 2017-09-28 | 国立研究開発法人産業技術総合研究所 | Circular support substrate for semiconductor |
US11488851B2 (en) | 2016-08-29 | 2022-11-01 | Ev Group E. Thallner Gmbh | Method and device for alignment of substrates |
JP7370271B2 (en) | 2020-02-10 | 2023-10-27 | 東京エレクトロン株式会社 | Substrate positioning device, substrate positioning method, and bonding device |
JP2021044573A (en) * | 2020-11-25 | 2021-03-18 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | Method and device for aligning board |
JP7130720B2 (en) | 2020-11-25 | 2022-09-05 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | Method and apparatus for aligning substrates |
CN113299591A (en) * | 2021-04-15 | 2021-08-24 | 山西高科华兴电子科技有限公司 | Rapid mass transfer method for microchip |
CN113299591B (en) * | 2021-04-15 | 2022-09-13 | 山西高科华兴电子科技有限公司 | Rapid mass transfer method for microchip |
CN116092957A (en) * | 2022-11-30 | 2023-05-09 | 湖北三维半导体集成创新中心有限责任公司 | Bonding system and bonding method |
CN116092957B (en) * | 2022-11-30 | 2023-10-03 | 湖北三维半导体集成创新中心有限责任公司 | Bonding system and bonding method |
CN117012689A (en) * | 2023-09-26 | 2023-11-07 | 天津中科晶禾电子科技有限责任公司 | Wafer alignment device and method |
CN117012689B (en) * | 2023-09-26 | 2023-12-15 | 天津中科晶禾电子科技有限责任公司 | Wafer alignment device and method |
Also Published As
Publication number | Publication date |
---|---|
JP5672715B2 (en) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4626160B2 (en) | Wafer overlay method and wafer overlay apparatus | |
JP5672715B2 (en) | Superposition method | |
TWI517290B (en) | A substrate position alignment device, a substrate alignment method, and a manufacturing method of a multilayer semiconductor | |
JP5359873B2 (en) | Substrate bonding method, positioning method, laminated substrate manufacturing apparatus, positioning apparatus, and exposure apparatus | |
JP5354382B2 (en) | Substrate bonding apparatus, substrate bonding method, and manufacturing method of laminated semiconductor device | |
JP4821091B2 (en) | Wafer bonding equipment | |
JP4720469B2 (en) | Exposure method for manufacturing a bonded semiconductor device | |
JP2014057070A (en) | Wafer bonding method, wafer bonding apparatus, and wafer holder | |
JP2015525477A (en) | Apparatus and method for determining alignment error | |
JP2019527482A (en) | Device and method for bonding alignment | |
JP5549339B2 (en) | Substrate relative position detection method, laminated device manufacturing method, and detection apparatus | |
JP5454310B2 (en) | Substrate bonding apparatus and substrate bonding method | |
JP7147778B2 (en) | LAMINATED SUBSTRATE MANUFACTURING METHOD AND MANUFACTURING APPARATUS | |
JP5943030B2 (en) | Substrate overlay apparatus, substrate overlay method, and device manufacturing method | |
JP2006100656A (en) | Overlapping method at wafer lamination | |
KR102478503B1 (en) | Bonding method and bonding device | |
JP6098148B2 (en) | Alignment apparatus, bonding apparatus and alignment method | |
JP5531508B2 (en) | Substrate overlay apparatus, substrate overlay method, and device manufacturing method | |
KR20210123161A (en) | Substrate bonding apparatus | |
JP2011021916A (en) | Position detector, method of detecting position, and substrate overlapping apparatus | |
WO2023153317A1 (en) | Substrate correction device, substrate lamination device, substrate processing system, substrate correction method, substrate processing method, and semiconductor device manufacturing method | |
JP2013021362A (en) | Wafer sticking method, positioning method, and semiconductor manufacturing device having the same | |
JP5454239B2 (en) | Substrate bonding apparatus, substrate bonding method, laminated semiconductor device manufacturing method, and laminated semiconductor device | |
JP2011192828A (en) | Substrate-lminating device, substrate lamination method, method of manufacturing laminated semiconductor device, and laminated semiconductor device | |
JPH09223717A (en) | Method and apparatus for bonding flip chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140707 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5672715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |