JP2010135607A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP2010135607A JP2010135607A JP2008310937A JP2008310937A JP2010135607A JP 2010135607 A JP2010135607 A JP 2010135607A JP 2008310937 A JP2008310937 A JP 2008310937A JP 2008310937 A JP2008310937 A JP 2008310937A JP 2010135607 A JP2010135607 A JP 2010135607A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- circuit board
- printed circuit
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、コモンモードノイズに対する耐ノイズ性を向上させたプリント回路板に関するものである。 The present invention relates to a printed circuit board having improved noise resistance against common mode noise.
近年の電子機器の高機能化に伴って、プリント回路板は動作の高速化や配線の高密度化により、回路の動作に影響を与える各種ノイズの問題が複雑化している。 As electronic devices have become more advanced in recent years, various noise problems that affect circuit operation have become more complex due to higher speed of operation and higher wiring density.
プリント回路板の高密度化はグランド面積の減少に繋がり、電子機器の筐体やケーブルからプリント回路板に侵入するコモンモードノイズが回路の動作に大きく影響する。 Increasing the density of the printed circuit board leads to a reduction in the ground area, and common mode noise that enters the printed circuit board from the casing or cable of the electronic device greatly affects the operation of the circuit.
特に高周波では、信号伝送における平衡度のずれや、筐体や大地等との浮遊容量、浮遊インダクタンスの影響によって、コモンモードノイズの一部が形態を変えて回路に悪影響を与え、誤動作の要因にもなる。 Especially at high frequencies, some common mode noise changes its form and adversely affects the circuit due to the imbalance in signal transmission, the stray capacitance with the housing and the ground, and the stray inductance. Also become.
従来、コモンモードノイズの対策として、図8に示すように、信号源101の信号線102とシグナルグランド線103の両方に相互インダクタンスを有する部品123を取り付けてコモンモードノイズを抑制する方法が知られている(非特許文献1参照)。
Conventionally, as a countermeasure against common mode noise, as shown in FIG. 8, a method of suppressing common mode noise by attaching a
また、図9に示すように、信号線102とシグナルグランド線103をそれぞれコンデンサ124,125で筐体へバイパスする方法が知られている。
Further, as shown in FIG. 9, a method of bypassing the
上記従来の技術では、図8に示すように、相互インダクタンスを有する部品123として、例えばコモンチョークコイルを使用する。
In the conventional technique, as shown in FIG. 8, for example, a common choke coil is used as the
コモンチョークコイルは、ノーマルモードの電流が流れると2個のコイルは磁束が打ち消されるように働くのに対して、コモンモードの電流が流れるとコイルは互いに磁束を強めあうため、コモンモードノイズだけを効率的に抑制することが可能である。 The common choke coil works so that the magnetic flux cancels out when the current in the normal mode flows, whereas the coil strengthens the magnetic flux when the current in the common mode flows. It is possible to suppress efficiently.
しかしながら、コモンチョークコイルは、抵抗、コンデンサ、インダクタといった回路素子に比べて高価であり、ノイズ対策に要するコストを増大させるといった問題があった。 However, the common choke coil is more expensive than circuit elements such as resistors, capacitors, and inductors, and has a problem of increasing the cost required for noise countermeasures.
また、コモンチョークコイルと同様の効果が期待できるものとして、ケーブルに磁性体コアを周回して設ける技術がある。 Further, as a technique that can be expected to have the same effect as a common choke coil, there is a technique in which a magnetic core is provided around a cable.
磁性体コアは、コモンチョークコイルと比較してコストは安価であるため、比較的低コストのノイズ対策が可能であるが、磁性体コアを設けるためにはそれなりのスペースが必要となり、電子機器の小型化の弊害になるといった問題があった。 Since the magnetic core is less expensive than the common choke coil, it can be used for noise countermeasures at a relatively low cost. However, in order to provide the magnetic core, a certain amount of space is required. There was a problem that it would be an adverse effect of miniaturization.
また、ケーブルに磁性体コアを周回するにあたっては、ケーブルにストレスを掛けることとなり、ケーブルやコネクタの接続の信頼性を低下させるという問題があった。 Further, when the magnetic core is circulated around the cable, there is a problem that stress is applied to the cable and reliability of connection of the cable and the connector is lowered.
さらに、これら相互インピーダンスを有する対策部品を設ける技術の共通の課題として、特定の狭い高周波のノイズ成分は減衰できるものの、静電気のような広帯域に渡るノイズには十分な対策ができないという問題があった。 Furthermore, as a common problem in the technology of providing countermeasure parts having these mutual impedances, there is a problem that a specific narrow high-frequency noise component can be attenuated, but sufficient countermeasures cannot be taken against noise over a wide band such as static electricity. .
他方、図9に示すように、信号線とシグナルグランド線とをそれぞれコンデンサを介して筐体へ接続する構成では、信号源に発生したコモンモードノイズに対して、コンデンサを追加するだけでノイズを筐体へバイパスすることができる。従って、安価で省スペースなコモンモードノイズの対策が可能となる。 On the other hand, as shown in FIG. 9, in the configuration in which the signal line and the signal ground line are respectively connected to the housing via a capacitor, the noise can be reduced by adding a capacitor to the common mode noise generated in the signal source. Can be bypassed to the housing. Therefore, it is possible to take an inexpensive and space-saving measure against common mode noise.
筐体を介して進入するコモンモードノイズに対しては、受信回路に加わるノイズ電圧が筐体へバイパスするコンデンサの容量と浮遊容量の比により決定するため、バイパスコンデンサはより大きな容量が好ましい。 For common mode noise entering through the casing, the noise voltage applied to the receiving circuit is determined by the ratio of the capacitance of the capacitor bypassed to the casing and the stray capacitance, so that the bypass capacitor preferably has a larger capacity.
しかしながら、バイパスコンデンサは漏洩電流に大きな影響を及ぼすため、あまり大きな容量とすることができない。このため、容量結合により筐体を介して信号線やシグナルグランド線に重畳するノイズには十分な減衰効果を得ることができないという問題があった。 However, since the bypass capacitor has a great influence on the leakage current, the capacity cannot be made too large. For this reason, there has been a problem that a sufficient attenuation effect cannot be obtained for noise superimposed on the signal line or the signal ground line via the casing due to capacitive coupling.
また、信号線とシグナルグランド線にバイパスコンデンサを追加しても、信号線とシグナルグランド線の平衡度のずれを改善することはできないため、受信回路に加わるコモンモード成分を十分に低減することはできないという問題があった。 In addition, even if a bypass capacitor is added to the signal line and signal ground line, the deviation of the balance between the signal line and signal ground line cannot be improved. There was a problem that I could not.
本発明は、プリント回路板に実装した安価な回路素子を用いて、コモンモードノイズに対する耐ノイズ性を十分に高くすることができるプリント回路板を提供することを目的とするものである。 An object of the present invention is to provide a printed circuit board capable of sufficiently increasing noise resistance against common mode noise using an inexpensive circuit element mounted on the printed circuit board.
上記目的を達成するために、本発明のプリント回路板は、 信号源から送信される信号の受信回路を備えるプリント回路板において、前記信号源からの信号線に接続され、前記受信回路の入力端に接続された第1の配線パターンと、前記信号源からのGND線に接続され、前記受信回路の基準端に接続された第2の配線パターンと、接地された筐体と接続する第1のGNDパターンと、前記受信回路の基準端と接続する第2のGNDパターンと、前記第1の配線パターンに実装された第1の回路素子と、前記第2の配線パターンに実装された第2の回路素子と、一端が前記第1の配線パターンにおける前記第1の回路素子よりも入力端側に実装され、他端が前記第1のGNDパターンに実装された第3の回路素子と、一端が前記第2の配線パターンにおける前記第2の回路素子よりも基準端側に実装され、他端が前記第1のGNDパターンに実装された第4の回路素子とを有することを特徴とする。 In order to achieve the above object, a printed circuit board according to the present invention is a printed circuit board including a receiving circuit for a signal transmitted from a signal source, connected to a signal line from the signal source, and an input terminal of the receiving circuit. A first wiring pattern connected to the signal line, a second wiring pattern connected to the reference terminal of the receiving circuit, and a first wiring pattern connected to the grounded housing. A GND pattern; a second GND pattern connected to a reference end of the receiving circuit; a first circuit element mounted on the first wiring pattern; and a second circuit mounted on the second wiring pattern. A circuit element, a third circuit element having one end mounted on the input end side with respect to the first circuit element in the first wiring pattern, and the other end mounted on the first GND pattern, and one end The second wiring path Than the in over down the second circuit element is mounted on the reference end and the other end and having a fourth circuit element mounted on the first GND pattern.
上記構成によれば、筐体から侵入するノイズ電圧に対して、受信回路の入力端と基準端を中間点とするブリッジ回路を安価な回路素子だけで構成することができる。 According to the above configuration, the bridge circuit having the input terminal and the reference terminal of the receiving circuit as an intermediate point with respect to the noise voltage entering from the housing can be configured with only inexpensive circuit elements.
これにより、信号源のコモンモードのみならず、信号源の信号線やGND線に重畳するノイズに対しても同様の減衰効果を得ることができる。 As a result, the same attenuation effect can be obtained not only for the common mode of the signal source but also for noise superimposed on the signal line and the GND line of the signal source.
回路素子のインピーダンスをブリッジ回路の平衡条件に近づけるよう調整することで、受信回路に加わるノイズ電圧を十分に低減することが可能である。 By adjusting the impedance of the circuit element so as to be close to the equilibrium condition of the bridge circuit, it is possible to sufficiently reduce the noise voltage applied to the receiving circuit.
本発明を実施するための最良の形態を図面に基づいて説明する。 The best mode for carrying out the present invention will be described with reference to the drawings.
図1は本発明の実施例1を示すもので、プリント回路板7はネジ穴9のネジを介して筐体8に取り付けられている。プリント回路板7には受信回路4が実装されており、プリント回路板7の外部に設けられた信号源1と受信回路4は電気的に接続され、信号源1から受信回路4へ信号が送信される。受信回路4は、入力端5、基準端6等の端子を有している。
FIG. 1 shows a first embodiment of the present invention, in which a printed
信号源1と接続された信号線2は、受信回路4の入力端5に接続された、プリント回路板7上の第1のパターン(第1の配線パターン)10と接続されている。また、信号源1と接続されたGND線であるシグナルグランド線3は、受信回路4の基準端6に接続された、プリント回路板7上の第2のパターン11(第2の配線パターン)と接続されている。
The
また、プリント回路板7は、接地された筐体8と接続される第1のGNDパターン13と、第1のGNDパターン13とは分離され、受信回路4の基準端6と接続される第2のGNDパターン14と、を有する。
The printed
第1のパターン10の途中に第1の回路素子15が実装されており、第2のパターン11の途中に第2の回路素子16が実装されている。
A
さらに、第1のパターン10の第1の回路素子15よりも入力端側には、第3の回路素子17の一端が実装され、第3の回路素子17の他端は第1のGNDパターン13に実装されている。また、第2のパターン12の第2の回路素子16よりも基準端側には、第4の回路素子18の一端が実装され、第4の回路素子18の他端は第1のGNDパターン13に実装されている。
Further, one end of the
図2(a)は、プリント回路板7の接続構造を示す回路図であって、第1のGNDパターン13を基準とする電圧源に対しては、図2(b)に示すようブリッジ回路を構成している。コモンモードノイズ20の減衰作用を計算する場合は、重ね合せの原理により、図2(b)に示すように、信号源1をショートして考えることができる。
FIG. 2A is a circuit diagram showing the connection structure of the printed
ここで、第1の回路素子15のインピーダンスをZ1、第2の回路素子16のインピーダンスをZ2、第3の回路素子17のインピーダンスをZ3、第4の回路素子18のインピーダンスをZ4とする。
Here, the impedance of the
このとき、Vcomで示すコモンモードノイズ20が加わると、Vinで示した受信回路4の入力端5と基準端6の間に現れるノイズ電圧は次式で表される。
At this time, when the
Vin=Vcom*|Z3/(Z1+Z3)-Z2/(Z2+Z4)| Vin = Vcom * | Z3 / (Z1 + Z3) -Z2 / (Z2 + Z4) |
ここで、図2(b)におけるブリッジ回路の平衡条件はZ1*Z4=Z2*Z3で表され、平衡条件を満足するように各回路素子のインピーダンスを決定することでVin=0となる。 Here, the equilibrium condition of the bridge circuit in FIG. 2B is expressed as Z1 * Z4 = Z2 * Z3, and Vin = 0 is obtained by determining the impedance of each circuit element so as to satisfy the equilibrium condition.
また、概略Z1*Z4=Z2*Z3となるように各回路素子のインピーダンスを決定することで、Vcomに対してVinを十分に小さくすることができ、受信回路4の入力端5と基準端6の間に現れるノイズ電圧は十分に低減することが可能である。
Further, by determining the impedance of each circuit element so as to be approximately Z1 * Z4 = Z2 * Z3, Vin can be made sufficiently small with respect to Vcom, and the
Vcomで示すコモンモードノイズ20が、Vinで示した受信回路の入力端5と基準端6の間に現れるノーマルモードノイズに変換される割合を示すCMRR(同相ノイズ除去比)は次式で表される。
CMRR (common-mode noise removal ratio) indicating the ratio at which the
CMRR=20*log(Vcom/Vin)=20*log|{(Z1+Z3)*(Z2+Z4)}/(Z3*Z4-Z1*Z2)| CMRR = 20 * log (Vcom / Vin) = 20 * log | {(Z1 + Z3) * (Z2 + Z4)} / (Z3 * Z4-Z1 * Z2) |
このとき、CMRRの値が大きいほどコモンモードノイズ20の影響を受けにくくなり、Z1、Z2、Z3、Z4の関係もCMRRをできるだけ大きく、例えば60dB以上とすることが望ましい。
At this time, the larger the CMRR value, the less affected by the
以上のことから、受信回路4の前段にブリッジ回路を設けることで、信号源1のコモンモードノイズのみならず、容量結合や誘導結合により筐体8を介して信号線2やシグナルグランド線3に重畳するノイズに対しても十分な減衰効果を得ることができる。
From the above, by providing a bridge circuit in front of the receiving
さらに、第3の回路素子17と第4の回路素子18をコンデンサとすることで、信号線2とシグナルグランド線3にはフィルタ回路としても作用し、ブリッジ回路の作用効果と併せて耐ノイズ性をさらに高めることが可能となる。
Further, by using the
図3は実施例2を示すもので、第1のGNDパターン13と第2のGNDパターン14が抵抗素子である1kΩ以上の高抵抗の回路素子21で接続されている点のみが実施例1と異なる。第1のGNDパターン13と第2のGNDパターン14を十分に分離できるため、信号源1から送信される信号波形の減衰を抑制することが可能となる。
FIG. 3 shows the second embodiment. Only the
図4は実施例3を示すもので、第1のGNDパターン13と第2のGNDパターン14がパターン幅の十分に小さなグランド間接続部22で接地間接続されている点のみが実施例1と異なる。第1のGNDパターン13と第2のGNDパターン14間のインピーダンスを低減でき、プリント回路板上のノイズ放射を抑制することが可能となる。
FIG. 4 shows the third embodiment. The only difference between the
このとき、ブリッジ回路のインピーダンスの平衡条件にできるだけ影響を与えないように、ブリッジ回路とはできるだけ遠い位置で接続されることが好ましい。 At this time, it is preferable that the bridge circuit is connected at a position as far as possible so as not to affect the impedance balance condition of the bridge circuit as much as possible.
図5は実施例4を示すもので、第1のパターン10と第2のパターン11がコンデンサ23で接続されている点のみが実施例1と異なる。ブリッジ回路の前段で信号線2と接続される第1のパターン10とシグナルグランド線3と接続される第2のパターン11の平衡度を高めることが可能である。
FIG. 5 shows a fourth embodiment, which is different from the first embodiment only in that the
このとき、コンデンサ23とブリッジ回路の二段階でコモンモードノイズに対する対策が可能であり、コモンモードノイズに対する耐ノイズ性をさらに高めることができる。 At this time, it is possible to take measures against common mode noise in two stages of the capacitor 23 and the bridge circuit, and noise resistance against the common mode noise can be further improved.
図6は実施例5を示すもので、信号源1とプリント回路板7が信号線2とシグナルグランド線3とを有するケーブルで接続されており、かつケーブルに磁性体コア24を周回している。この構成によれば、ケーブルにおいて信号線2とシグナルグランド線3の平衡度を高めることが可能となる。
FIG. 6 shows a fifth embodiment, in which the
このとき、磁性体コア24とブリッジ回路の二段階でコモンモードノイズに対する対策が可能であり、コモンモードノイズに対する耐ノイズ性をさらに高めることができる。
At this time, it is possible to take measures against common mode noise in two stages of the
図7は実施例6を示すもので、信号源1と受信回路4が同一プリント回路板上に配置されている点のみが実施例1と異なる。受信回路4の前段にブリッジ回路を構成する回路素子を設けることにより、受信回路4に加わるノイズ電圧を低減することが可能となる。
FIG. 7 shows a sixth embodiment, which differs from the first embodiment only in that the
1 信号源
2 信号線
3 シグナルグランド線
4 受信回路
5 入力端
6 基準端
7 プリント回路板
8 筐体
9 ネジ穴
10 第1のパターン
11 第2のパターン
13 第1のGNDパターン
14 第2のGNDパターン
15 第1の回路素子
16 第2の回路素子
17 第3の回路素子
18 第4の回路素子
19 高抵抗の回路素子
23 コンデンサ
24 磁性体コア
DESCRIPTION OF
Claims (6)
前記信号源からの信号線に接続され、前記受信回路の入力端に接続された第1の配線パターンと、
前記信号源からのGND線に接続され、前記受信回路の基準端に接続された第2の配線パターンと、
接地された筐体と接続する第1のGNDパターンと、
前記受信回路の基準端と接続する第2のGNDパターンと、
前記第1の配線パターンに実装された第1の回路素子と、
前記第2の配線パターンに実装された第2の回路素子と、
一端が前記第1の配線パターンにおける前記第1の回路素子よりも入力端側に実装され、他端が前記第1のGNDパターンに実装された第3の回路素子と、
一端が前記第2の配線パターンにおける前記第2の回路素子よりも基準端側に実装され、他端が前記第1のGNDパターンに実装された第4の回路素子と、
を有することを特徴とするプリント回路板。 In a printed circuit board including a receiving circuit for a signal transmitted from a signal source,
A first wiring pattern connected to a signal line from the signal source and connected to an input end of the receiving circuit;
A second wiring pattern connected to a GND line from the signal source and connected to a reference end of the receiving circuit;
A first GND pattern connected to a grounded housing;
A second GND pattern connected to a reference end of the receiving circuit;
A first circuit element mounted on the first wiring pattern;
A second circuit element mounted on the second wiring pattern;
A third circuit element having one end mounted on the input end side of the first circuit pattern in the first wiring pattern and the other end mounted on the first GND pattern;
A fourth circuit element having one end mounted on a reference end side with respect to the second circuit element in the second wiring pattern and the other end mounted on the first GND pattern;
A printed circuit board comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310937A JP2010135607A (en) | 2008-12-05 | 2008-12-05 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310937A JP2010135607A (en) | 2008-12-05 | 2008-12-05 | Printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135607A true JP2010135607A (en) | 2010-06-17 |
Family
ID=42346592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310937A Pending JP2010135607A (en) | 2008-12-05 | 2008-12-05 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135607A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103811A (en) * | 2014-11-28 | 2016-06-02 | 古河電気工業株式会社 | Communication system and communication method |
JP2016143697A (en) * | 2015-01-30 | 2016-08-08 | 本田技研工業株式会社 | Circuit board |
JP2017002732A (en) * | 2015-06-04 | 2017-01-05 | 本田技研工業株式会社 | Electronic system to which several fine signals are inputted |
WO2021029194A1 (en) * | 2019-08-09 | 2021-02-18 | パナソニックIpマネジメント株式会社 | Electronic substrate |
-
2008
- 2008-12-05 JP JP2008310937A patent/JP2010135607A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103811A (en) * | 2014-11-28 | 2016-06-02 | 古河電気工業株式会社 | Communication system and communication method |
JP2016143697A (en) * | 2015-01-30 | 2016-08-08 | 本田技研工業株式会社 | Circuit board |
JP2017002732A (en) * | 2015-06-04 | 2017-01-05 | 本田技研工業株式会社 | Electronic system to which several fine signals are inputted |
WO2021029194A1 (en) * | 2019-08-09 | 2021-02-18 | パナソニックIpマネジメント株式会社 | Electronic substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5034453B2 (en) | Electronic component built-in multilayer board | |
US7545652B2 (en) | Printed circuit board and differential signaling structure | |
WO2015181883A1 (en) | Common mode filter | |
JPH02187093A (en) | Printed wiring board | |
JP2010135607A (en) | Printed circuit board | |
WO2011142079A1 (en) | Differential signal transmission line, ic package, and method for testing said differential signal transmission line and ic package | |
JP5754779B2 (en) | Noise suppression circuit and noise suppression method | |
JP6173180B2 (en) | Microphone and microphone device | |
JP2003018224A (en) | Difference signal transmission system and ic for use in transmission and reception of difference signal transmission | |
JP2007234864A (en) | Device and connecting method | |
JP2008530836A (en) | Active EMC filters for medical applications | |
US20060078134A1 (en) | In-line microphone filter | |
JP2006179596A (en) | Semiconductor device | |
US8035461B1 (en) | Inductive filter and method of reducing vibration sensitivity | |
KR20180055440A (en) | Line filter and power supply comprising line filter | |
JP6362057B2 (en) | Printed circuit board and electronic device | |
TWI484693B (en) | Digital electronic device | |
JP2016165081A (en) | Noise filter | |
TWI597940B (en) | Noise filter implementation structure | |
CN106162435A (en) | A kind of mike monomer suppressing resonance | |
JPH05327264A (en) | Semiconductor device | |
US9190978B2 (en) | Differential transmission circuit and printed circuit board | |
JP5459550B2 (en) | Noise suppression circuit | |
JP2018078175A (en) | Implementation structure of common mode noise filter | |
JP6025438B2 (en) | Differential transmission circuit and printed circuit board |