JP2010130574A - Method and apparatus of parallel transmission - Google Patents

Method and apparatus of parallel transmission Download PDF

Info

Publication number
JP2010130574A
JP2010130574A JP2008305544A JP2008305544A JP2010130574A JP 2010130574 A JP2010130574 A JP 2010130574A JP 2008305544 A JP2008305544 A JP 2008305544A JP 2008305544 A JP2008305544 A JP 2008305544A JP 2010130574 A JP2010130574 A JP 2010130574A
Authority
JP
Japan
Prior art keywords
parallel
pattern
lane
deskew
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008305544A
Other languages
Japanese (ja)
Other versions
JP5203153B2 (en
Inventor
Kazushige Yonenaga
一茂 米永
Takashi Ono
隆 小野
Yongmei Sun
咏梅 孫
Atsushi Takada
篤 高田
Masahito Tomizawa
将人 富澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008305544A priority Critical patent/JP5203153B2/en
Publication of JP2010130574A publication Critical patent/JP2010130574A/en
Application granted granted Critical
Publication of JP5203153B2 publication Critical patent/JP5203153B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To effectively use a band at low cost without preparing transceiving equipment and lane for deskew. <P>SOLUTION: The present invention adjusts the amount of skew between parallelized lanes by performing pattern matching utilizing that patterns differ for each lane when a specific byte showing frame synchronization information is parallelized. After a pattern matching signal is detected, a fixed latency and a variable latency are given to the signal and a latency equal to or more than the time needed to set the variable latency is given by the fixed latency. Both the pattern matching signal and out-of-synchronization frame are detected for each lane. When performing parallelization, if a parallel number is n and a bit number to be interleaved is m, n and m are determined so that n times m does not become a measure of the total bit number of a transmission frame. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、パラレル伝送方法及びパラレル伝送装置に係り、特に、光信号を並列化して伝送するレーン間のスキューを調整するパラレル伝送方法及びパラレル伝送装置に関する。   The present invention relates to a parallel transmission method and a parallel transmission device, and more particularly to a parallel transmission method and a parallel transmission device for adjusting a skew between lanes in which optical signals are parallelized and transmitted.

これまで光ファイバ伝送は、時分割多重による高速化が図られてきたが、光ファイバの波長分散等により伝送距離が制限されるという問題が顕在化してきている。   Up to now, the speed of optical fiber transmission has been increased by time division multiplexing, but the problem that the transmission distance is limited by the wavelength dispersion of the optical fiber has become apparent.

この問題を解決する1つの手段として分散補償ファイバなどの分散補償デバイスを用いることが考えられるが、装置サイズ・装置コスト・付加的な損失の観点からできれば使用を回避することが望ましい。その1つの解決策として高速信号を並列展開して複数の光サブキャリアでパラレル伝送する方式が検討されている。しかし、パラレル伝送では一般に各光サブキャリアの受信端到着時間にばらつきが生じる。これらのばらつきは、例えば、光ファイバの波長分散により光サブキャリア毎に伝搬遅延が異なることや、光サブキャリア毎に通過する経路が異なること、などによって発生する。しかし、各光サブキャリアで伝送される信号は、元来一塊のバルク信号であるため、遅延時間にばらつきが生じると元のデータを復元できない。従って、パラレル伝送では受信端でこのばらつきを補償(デスキュー)することが必要となる。   As one means for solving this problem, it is conceivable to use a dispersion compensation device such as a dispersion compensation fiber. However, it is desirable to avoid the use from the viewpoint of device size, device cost, and additional loss. As one of the solutions, a method of developing high-speed signals in parallel and transmitting them in parallel with a plurality of optical subcarriers has been studied. However, in parallel transmission, generally, variations occur in the reception end arrival time of each optical subcarrier. These variations are caused by, for example, propagation delays differing for each optical subcarrier due to wavelength dispersion of the optical fiber, paths passing for each optical subcarrier, and the like. However, since the signal transmitted by each optical subcarrier is originally a bulk signal, the original data cannot be restored if the delay time varies. Therefore, in parallel transmission, it is necessary to compensate (deskew) this variation at the receiving end.

デスキュー方法としてSFI−5(Serdes Framer Interface Level 5)を説明する。図20にSFI−5によるデスキューの方法を示す。   SFI-5 (Serdes Framer Interface Level 5) will be described as a deskew method. FIG. 20 shows a deskew method using SFI-5.

SFI−5では、フレーマICと、パラレル−シリアル変換を行うSerDes(Serializer-Deserializer)ICとの間の16パラレル電気インタフェースとして定義されている。SFI−5のデスキューアルゴリズムは光パラレル伝送にも適用可能である。   In SFI-5, it is defined as a 16 parallel electrical interface between a framer IC and a SerDes (Serializer-Deserializer) IC that performs parallel-serial conversion. The SFI-5 deskew algorithm can also be applied to optical parallel transmission.

以下にその動作を説明する。SFI−5では、並列信号を伝送する16本のレーンに加えて、デスキューレーンとしてもう1本のレーンが設けられる。図20(A)に示す送信側では、16パラレルの各レーンの信号をブロック毎に順番にコピーし、コピーした信号をデスキューレーンに順次書き込む。最初はレーン1の信号をコピーし、次はレーン2の信号をコピー、という順に16番目のレーンの信号をコピーした後、再度レーン1のコピーに戻る。図20(B)に示される受信側では、デスキューレーンの信号をレーン1の信号を比較し、ビット列が揃うまでレーン1の信号用のバッファメモリを調整する。同じように、レーン2からレーン16までのスキューを調整する。SFI−5を用いると主信号のプロトコルによらずデスキューが可能である(例えば、非特許文献1参照)。
http://www.oiforum.com/public/documents/OIF-SFI5-01.0.pdf
The operation will be described below. In SFI-5, in addition to 16 lanes for transmitting parallel signals, another lane is provided as a deskew lane. On the transmission side shown in FIG. 20A, the signals of 16 parallel lanes are sequentially copied for each block, and the copied signals are sequentially written to the deskew lane. The first lane 1 signal is copied, the lane 2 signal is copied next, the 16th lane signal is copied in this order, and then the lane 1 copy is resumed. On the receiving side shown in FIG. 20B, the deskew lane signal is compared with the lane 1 signal, and the buffer memory for the lane 1 signal is adjusted until the bit strings are complete. Similarly, the skew from lane 2 to lane 16 is adjusted. When SFI-5 is used, deskewing is possible regardless of the main signal protocol (for example, see Non-Patent Document 1).
http://www.oiforum.com/public/documents/OIF-SFI5-01.0.pdf

しかしながら、従来技術ではデスキューのためにレーンを1本追加する必要があり、特に光パラレル伝送では光送受信回数を一式追加する必要があり、一般的に回路規模の増大を招く。さらに、光伝送帯域を余分に必要とするため、限られた帯域の1本の光ファイバで伝送できる主信号の容量を制限することになる。この方式はパラレル数が小さくなるほど帯域利用効率が悪くなり、パラレル数が2の場合には実に1/3の帯域をデスキューのために使用することになる。   However, in the prior art, it is necessary to add one lane for deskew, and in particular in optical parallel transmission, it is necessary to add a set of the number of times of optical transmission / reception, which generally increases the circuit scale. Furthermore, since an extra optical transmission band is required, the capacity of the main signal that can be transmitted by one optical fiber in a limited band is limited. In this method, as the number of parallels becomes smaller, the band use efficiency becomes worse. When the number of parallels is 2, a band of 1/3 is actually used for deskew.

本発明は、上記の点に鑑みなされたもので、デスキューのための送受信装置及びレーンを用意することなく、低コストでかつ帯域を有効利用できるパラレル伝送方法及びパラレル伝送装置を提供することを目的とする。   The present invention has been made in view of the above points, and it is an object of the present invention to provide a parallel transmission method and a parallel transmission device that can effectively use a band at low cost without preparing a transmission / reception device and a lane for deskew. And

図1は、本発明の原理を説明するための図である。   FIG. 1 is a diagram for explaining the principle of the present invention.

本発明(請求項1)は、パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送方法であって、
パターン検出手段が、入力されたパラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出ステップ(ステップ1)と、
相対位置検出手段が、パラレルレーン毎に検出されたパターンの先頭の相対位置を検出する相対位置検出ステップ(ステップ2)と、
遅延量決定手段が、パラレルレーン毎のパターンの先頭の相対位置の情報に基づいて、パラレルレーン間のスキューを決定する遅延量決定ステップ(ステップ3)と、
デスキュー指示手段が、スキューを補償するようにパラレルレーン毎に異なる遅延量を定めるデスキュー指示ステップ(ステップ4)と、
を行い、
デスキュー指示ステップ(ステップ4)において、
遅延量を、デスキューを設定するのに要する時間より長い固定遅延と補償するスキュー量に応じて変化する可変遅延の和で決定する。
The present invention (Claim 1) is a parallel transmission method for performing deskew between parallel lanes on the receiving side of a parallel optical transmission system,
A pattern detection step (step 1) in which the pattern detection means detects a pattern of frame synchronization information of the transmission frame for each input parallel lane;
A relative position detecting step (step 2) in which the relative position detecting means detects the relative position of the head of the pattern detected for each parallel lane;
A delay amount determining step for determining a skew between the parallel lanes based on the information on the relative position of the head of the pattern for each parallel lane;
A deskew instruction means for determining a different delay amount for each parallel lane so as to compensate for the skew (step 4);
And
In the deskew instruction step (step 4),
The delay amount is determined by the sum of a fixed delay longer than the time required for setting the deskew and a variable delay that changes according to the skew amount to be compensated.

上記のように、パターンマッチングを利用してパラレル化した信号を検出した後に、固定遅延と可変遅延を信号に付与し、可変遅延設定に要する時間以上の遅延を固定遅延により付与することにより、運用中にスキューが変化した場合でも信号が到達する前に可変遅延によるデスキューの再設定が完了しているので、運用中に同期外れが生じないという効果を奏する。   As described above, after detecting a parallelized signal using pattern matching, a fixed delay and a variable delay are added to the signal, and a delay longer than the time required for variable delay setting is added to the signal by using a fixed delay. Even when the skew changes, since the deskew resetting by the variable delay is completed before the signal arrives, there is an effect that the synchronization is not lost during the operation.

また、本発明(請求項2)は、伝送フレームのフレーム同期情報に基づいて、フレーム同期外れを検出するステップと、
フレーム同期情報に基づいてフレーム同期が成立するまで可能性のある全ての遅延量を与えるステップと、を更に行う。
Further, the present invention (Claim 2) detects a loss of frame synchronization based on frame synchronization information of a transmission frame;
The step of providing all possible delay amounts until frame synchronization is established based on the frame synchronization information is further performed.

上記のように、レーン毎に検出するパターンマッチング信号と同期外れの両方を検出することにより、各レーンで誤ってパターンマッチングした場合でも、フレーム同期外れ情報をもとに遅延量を変化させるので、フレーム同期を確立できる。   As described above, by detecting both the pattern matching signal detected for each lane and loss of synchronization, even when pattern matching is erroneously performed in each lane, the delay amount is changed based on the out of frame synchronization information. Frame synchronization can be established.

本発明(請求項3)は、パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送方法であって、
パターン検出手段が、パラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出ステップと、
相対位置検出手段が、パラレルレーン毎に検出されたパターンの先頭の相対位置を検出する相対位置検出ステップと、
遅延量決定手段が、パラレルレーン毎のパターンの先頭の相対位置の情報に基づいて、パラレルレーン間のスキューを決定する遅延量決定ステップと、
補償手段が、スキューを補償するようにパラレルレーン毎に異なる遅延量を定めるデスキュー指示ステップと、
を行い、
デスキューステップにおいて、
パラレル数をn(nは2以上の整数)、シリアルパラレル変換を行う際のインタリーブビット数をm(mは自然数)とするとき、n×mが伝送フレームの1フレームの総ビット数の約数以外とする。
The present invention (Claim 3) is a parallel transmission method for performing deskew between parallel lanes on the receiving side of a parallel optical transmission system,
A pattern detecting step for detecting a pattern of frame synchronization information of the transmission frame for each parallel lane;
A relative position detecting means for detecting the relative position of the head of the pattern detected for each parallel lane;
A delay amount determining means for determining a skew between the parallel lanes based on information on a relative position of the head of the pattern for each parallel lane;
A deskew instruction step in which the compensation means determines a different delay amount for each parallel lane so as to compensate the skew; and
And
In the deskew step,
When the number of parallels is n (n is an integer of 2 or more) and the number of interleave bits when performing serial-parallel conversion is m (m is a natural number), n × m is a divisor of the total number of bits in one frame of the transmission frame. Other than.

上記のように、パラレル化する際に、パラレル数nとインタリーブビット数mの場合、n×mが伝送フレームの総ビット数の約数とならないようにnとmを決めることにより、パターンマッチング信号が現われる周期がフレーム周期以上になり、フレーム周期より長いスキューの検出が可能となる。   As described above, when performing parallel processing, when the number of parallels is n and the number of interleave bits is m, the pattern matching signal is determined by determining n and m so that n × m is not a divisor of the total number of bits of the transmission frame. Becomes longer than the frame period, and a skew longer than the frame period can be detected.

図2は、本発明の原理構成図である。   FIG. 2 is a principle configuration diagram of the present invention.

本発明(請求項4)は、パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送装置であって、
入力されたパラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出手段10と、
パラレルレーン毎に検出されたパターンの先頭の相対位置を検出する相対位置検出手段20と、
パラレルレーン毎のパターンの先頭の相対位置の情報に基づいて、パラレルレーン間のスキューを決定する遅延量決定手段30と、
スキューを補償するようにパラレルレーン毎に異なる遅延量を定めるデスキュー手段49と、
を有し、
デスキュー手段40は、
遅延量を、デスキューを設定するのに要する時間より長い固定遅延と補償するスキュー量に応じて変化する可変遅延の和で決定する手段を含む。
The present invention (Claim 4) is a parallel transmission apparatus that performs deskew between parallel lanes on the receiving side of a parallel optical transmission system,
Pattern detection means 10 for detecting a frame synchronization information pattern of a transmission frame for each input parallel lane;
A relative position detecting means 20 for detecting the relative position of the head of the pattern detected for each parallel lane;
A delay amount determining means 30 for determining the skew between the parallel lanes based on the information of the relative position of the head of the pattern for each parallel lane;
A deskew means 49 for determining a different delay amount for each parallel lane so as to compensate for the skew;
Have
The deskew means 40 is
Means for determining a delay amount by a sum of a fixed delay longer than a time required for setting the deskew and a variable delay that changes in accordance with a skew amount to be compensated;

また、本発明(請求項5)は、伝送フレームのフレーム同期情報に基づいて、フレーム同期外れを検出する手段と、
フレーム同期情報に基づいてフレーム同期が成立するまで可能性のある全ての遅延量を与える手段と、を更に有する。
The present invention (Claim 5) includes means for detecting loss of frame synchronization based on frame synchronization information of a transmission frame;
And a means for giving all possible delay amounts until frame synchronization is established based on the frame synchronization information.

本発明(請求項6)は、パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送装置であって、
パラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出手段と、
パラレルレーン毎に検出されたパターンの先頭の相対位置を検出する相対位置検出手段と、
パラレルレーン毎のパターンの先頭の相対位置の情報に基づいて、パラレルレーン間のスキューを決定する遅延量決定手段と、
スキューを補償するようにパラレルレーン毎に異なる遅延量を定めるデスキュー手段と、
を有し、
デスキュー手段は、
パラレル数をn(nは2以上の整数)、シリアルパラレル変換を行う際のインタリーブビット数をm(mは自然数)とするとき、n×mが伝送フレームの1フレームの総ビット数の約数以外とする。
The present invention (Claim 6) is a parallel transmission apparatus that performs deskew between parallel lanes on the receiving side of a parallel optical transmission system,
Pattern detecting means for detecting a frame synchronization information pattern of a transmission frame for each parallel lane;
A relative position detecting means for detecting the relative position of the head of the pattern detected for each parallel lane;
A delay amount determining means for determining a skew between parallel lanes based on information on a relative position of a head of a pattern for each parallel lane;
A deskew means for determining a different delay amount for each parallel lane so as to compensate for the skew;
Have
Deskew means
When the number of parallels is n (n is an integer of 2 or more) and the number of interleave bits when performing serial-parallel conversion is m (m is a natural number), n × m is a divisor of the total number of bits in one frame of the transmission frame. Other than.

上述のように本発明によれば、主信号が伝達する情報をのみを用いてデスキューを実現するので、デスキューのための追加の光送受信装置または伝送路を設ける必要がなく、大容量パラレル伝送システムを低コストで実現することができる。   As described above, according to the present invention, deskew is realized by using only the information transmitted by the main signal, so there is no need to provide an additional optical transmitter / receiver or transmission path for deskew, and a large-capacity parallel transmission system. Can be realized at low cost.

また、本発明によれば、運用中にスキューが変化した場合でもフレーム同期はずれを起こすことなく、スキューの変化に追従することができる。   Further, according to the present invention, even when the skew changes during operation, it is possible to follow the change in the skew without causing loss of frame synchronization.

また、本発明によれば、各レーンで誤った同期パターン検出が起こった場合でも最終的には伝送フレームのフレーム同期を確立することができる。   Further, according to the present invention, frame synchronization of a transmission frame can be finally established even when erroneous synchronization pattern detection occurs in each lane.

また、本発明によれば、同期パターンの周期を複数のフレーム周期に拡大できるため、伝送フレーム長より大きなスキューの検出が可能となる。   Further, according to the present invention, since the period of the synchronization pattern can be expanded to a plurality of frame periods, it is possible to detect a skew larger than the transmission frame length.

以下、図面と共に本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[第1の実施の形態]
図3は、本発明の第1の実施の形態におけるパラレル光伝送装置の構成図である。
[First Embodiment]
FIG. 3 is a configuration diagram of the parallel optical transmission apparatus according to the first embodiment of the present invention.

同図に示すパラレル光伝送装置は、OTN(Optical Transport Network)などの送信側フレーマ100、送信側コンバータ200、4並列(パラレル数n=4)のパラレル光送信器300、合波器400、光ファイバ500、分波器600、4並列(n=4)のパラレル光送信器700、受信側コンバータ800、受信側フレーマ900から構成される。   The parallel optical transmission apparatus shown in FIG. 1 includes a transmission side framer 100 such as an OTN (Optical Transport Network), a transmission side converter 200, a parallel optical transmitter 300 with a parallel number (parallel number n = 4), a multiplexer 400, an optical A fiber 500, a duplexer 600, four parallel (n = 4) parallel optical transmitters 700, a reception-side converter 800, and a reception-side framer 900 are included.

同図の例では、パラレル数n=4の場合を示す。送信側フレーマ100で生成されたOTNフレームなどの伝送フレームは、SFI−5インタフェースにより送信側コンバータ200に入力される。送信側コンバータ200では、入力された16パラレル信号は、1ビットまたは複数ビット(インタリーブビット数mとする)毎に4パラレル信号に変換される。送信側コンバータ200から出力される4パラレル信号は、パラレル光送信器300で4つの異なる波長の光信号に変換された後、合波器400で1つの光ファイバに結合されて伝送路光ファイバ500に送出される。受信側では、分波器600で波長毎の4つの光信号に分離され、パラレル光受信器700に入力される。パラレル光受信器700では4つの光信号をそれぞれ電気信号に変換して受信側コンバータ800に入力する。受信側コンバータ800では、4つのパラレル信号の遅延差を検出して遅延差の補償を行った後、送信側と同じビット数毎に16パラレル信号に変換される。受信側コンバータ800は、受信側フレーマ900とSFI−5で接続され、受信側フレーマでOTNフレームなどの伝送フレームは終端される。フレーマ900とコンバータ800の間のインタフェースは、SFI−5以外の標準化されたインタフェースでもよいし、シリアルインタフェースでもよい。   In the example of the figure, the case where the parallel number n = 4 is shown. A transmission frame such as an OTN frame generated by the transmission side framer 100 is input to the transmission side converter 200 via the SFI-5 interface. In the transmission-side converter 200, the input 16 parallel signals are converted into 4 parallel signals for each 1 bit or a plurality of bits (the number of interleave bits is m). The four parallel signals output from the transmission side converter 200 are converted into optical signals of four different wavelengths by the parallel optical transmitter 300, and then combined into one optical fiber by the multiplexer 400 to be transmitted to the transmission line optical fiber 500. Is sent out. On the receiving side, the signal is separated into four optical signals for each wavelength by the duplexer 600 and input to the parallel optical receiver 700. The parallel optical receiver 700 converts the four optical signals into electric signals and inputs them to the receiving-side converter 800. The receiving-side converter 800 detects the delay difference between the four parallel signals and compensates for the delay difference, and then converts it to 16 parallel signals for each bit number the same as that on the transmitting side. The receiving-side converter 800 is connected to the receiving-side framer 900 via SFI-5, and a transmission frame such as an OTN frame is terminated at the receiving-side framer. The interface between the framer 900 and the converter 800 may be a standardized interface other than SFI-5 or a serial interface.

以下に、受信側コンバータ800について説明する。   Hereinafter, the receiving-side converter 800 will be described.

図4は、本発明の第1の実施の形態における受信側コンバータの構成例である。   FIG. 4 is a configuration example of the reception-side converter according to the first embodiment of the present invention.

同図に示す受信側コンバータ800は、レーン数分配置される、バッファ801、パターン検出回路802、固定遅延回路803、可変遅延回路804、及び、1つずつ配置される相対位置検出回路807、遅延量決定回路808、デスキュー指示回路809、インタリーブ回路805、SFI−5インタフェース回路806から構成される。   The reception-side converter 800 shown in the figure includes a buffer 801, a pattern detection circuit 802, a fixed delay circuit 803, a variable delay circuit 804, and a relative position detection circuit 807 arranged one by one. A quantity determining circuit 808, a deskew instruction circuit 809, an interleave circuit 805, and an SFI-5 interface circuit 806 are configured.

同図に示す受信側コンバータ800のパラレル数はn=4である。パラレル受信器700から入力される4つの信号(レーン1,2,3,4)は、レーン毎のバッファ801を介してパターン検出回路802に入力される。パターン検出回路802では、OTNフレームなどの伝送フレームのフレーム同期パターンに起因する特徴的なパターンを各レーン毎に検出する。各レーンで検出されたパターンから相対位置検出回路807で当該パターンの先頭の相対位置を検出し、遅延量決定回路808で相対位置に基づいて各レーン間の遅延量(スキュー)を検出する。デスキュー指示回路809において、各レーンで検出されたパターンから遅延量決定回路808で検出された遅延差に基づいて各レーンの遅延補償(デスキュー)量を決定する。   The parallel number of the receiving side converter 800 shown in FIG. Four signals (lanes 1, 2, 3, and 4) input from the parallel receiver 700 are input to the pattern detection circuit 802 via the buffer 801 for each lane. The pattern detection circuit 802 detects a characteristic pattern caused by a frame synchronization pattern of a transmission frame such as an OTN frame for each lane. The relative position detection circuit 807 detects the relative position of the head of the pattern from the pattern detected in each lane, and the delay amount determination circuit 808 detects the delay amount (skew) between the lanes based on the relative position. In the deskew instruction circuit 809, the delay compensation (deskew) amount of each lane is determined based on the delay difference detected by the delay amount determination circuit 808 from the pattern detected in each lane.

一方、各レーンの信号はパターン検出回路802を通過後、検出された遅延差から各レーンのデスキュー量を決定して可変遅延回路804の遅延を所望の値に設定するまで、固定遅延回路803で遅延される。所望の値に設定された可変遅延回路804を通過した信号は、インターリーブ回路805で1ビットまたは複数ビット毎に16パラレル信号に変換される。変換された16パラレル信号は、SFI−5インタフェース回路806でSFI−5インタフェース信号に変換され、伝送フレーマに入力される。   On the other hand, after the signal of each lane passes through the pattern detection circuit 802, the fixed delay circuit 803 determines the deskew amount of each lane from the detected delay difference and sets the delay of the variable delay circuit 804 to a desired value. Delayed. The signal that has passed through the variable delay circuit 804 set to a desired value is converted into 16 parallel signals for each bit or a plurality of bits by the interleave circuit 805. The converted 16 parallel signals are converted into SFI-5 interface signals by the SFI-5 interface circuit 806 and input to the transmission framer.

具体的な伝送フレーム同期パターンを用いて、各レーンの同期パターンがどうなるか見ていくこととする。   Let's see what happens to the synchronization pattern of each lane using a specific transmission frame synchronization pattern.

図5は、本発明の第1の実施の形態における同期パターンビット列を示す図(その1)である。同図は、OTNフレームの1つであるOTU3フレームのフレーム同期パターンのビット列とそれをインタリーブビット数m=1で4パラレル展開した4つのレーンの同期パターンビット列を示す。OTU−3フレームは、同図(A)に示すように、各フレームの先頭に6byte(48bit)のフレーム同期パターンを持ち、フレーム毎に必ずこのパターンが現われる。OTNフレーマは、このパターンを検出することによりフレーム同期を行っている。このパターンを1ビット毎に4つのパラレル信号(レーン1,2,3,4)に変換したものを同時に図5(B)に示す。各レーン毎に12ビットの特徴的なパターンが現われていることがわかる。受信側コンバータ800では、この特徴的なパターンを検出することにより、各レーンの遅延差を検出して遅延差補償(デスキュー)を行う。   FIG. 5 is a diagram (part 1) illustrating a synchronization pattern bit string according to the first embodiment of the present invention. This figure shows a frame synchronization pattern bit string of an OTU3 frame, which is one of OTN frames, and a synchronization pattern bit string of four lanes, which are four-parallel expanded with the number of interleave bits m = 1. As shown in FIG. 5A, the OTU-3 frame has a 6-byte (48-bit) frame synchronization pattern at the head of each frame, and this pattern always appears for each frame. The OTN framer performs frame synchronization by detecting this pattern. FIG. 5B shows the result of converting this pattern into four parallel signals (lanes 1, 2, 3, 4) for each bit. It can be seen that a 12-bit characteristic pattern appears for each lane. The receiving-side converter 800 detects this characteristic pattern, thereby detecting the delay difference of each lane and performing delay difference compensation (deskew).

図6〜図10は、それぞれインタリーブビット数m=2,3,4,6,12の場合の同期パターンビット列を表す。これらはどの場合でも4つの各レーンで特徴的なパターンが得られるため、そのパターンを検出することにより遅延差補償(デスキュー)を行うことができる。   6 to 10 show synchronization pattern bit strings when the number of interleave bits m = 2, 3, 4, 6, and 12, respectively. In these cases, a characteristic pattern can be obtained in each of the four lanes. Therefore, delay difference compensation (deskew) can be performed by detecting the pattern.

しかし、これまでに示した例は、フレーム周期の半分以上の遅延差(スキュー)が発生した場合は正しい遅延差が検出できなくなる。フレーム周期の半分以上の遅延差(スキュー)を検出するためには、インタリーブビット数mの値を適当に選べばよいことを次に説明する。   However, in the examples shown so far, when a delay difference (skew) of half or more of the frame period occurs, a correct delay difference cannot be detected. Next, it will be described that in order to detect a delay difference (skew) of more than half of the frame period, the value of the number of interleave bits m may be selected appropriately.

図11は、本発明の第1の実施の形態における同期パターンビット列を示す図(その7)である。同図は、インタリーブビット数m=7の場合の同期パターンビット列を示す。伝送フレーム同期パターンのビット数(48)が、パラレル数nとインタリーブビット数mの積(n×m=4×7=28)の倍数でないため、各レーンの同期パターンビット数は異なるが、各レーンにそれぞれ特徴的なパターンが現われる。一方、1つのレーンに注目してみると、例えば、同図(B)のレーン1には、伝送フレームのビットがn×m=28ビット毎に現われる。OTU3フレームの1フレームのビット数は、4080×4×8=130560ビットであり、素因数分解すると130560=17×5×3×2となり、28(=7×2)の倍数とはならない。従って、レーン1に現われる同期パターンは1伝送フレーム(130560ビット)毎ではなく、130560と28の最小公倍数913920(=130560×7)ビット、すなわち7伝送フレーム毎に現われることになる。上述のように、この例では、検出可能な遅延差(スキュー)を7倍に拡大できることがわかる。 FIG. 11 is a diagram (No. 7) illustrating the synchronization pattern bit string according to the first embodiment of the present invention. This figure shows a synchronization pattern bit string when the number of interleave bits m = 7. Since the bit number (48) of the transmission frame synchronization pattern is not a multiple of the product of the parallel number n and the interleave bit number m (n × m = 4 × 7 = 28), the number of synchronization pattern bits in each lane is different. Each lane has a characteristic pattern. On the other hand, when attention is paid to one lane, for example, a bit of the transmission frame appears in lane 1 of FIG. OTU3 bit number of one frame of the frame is 4080 × 4 × 8 = 130560 bits, when factoring 130560 = 17 × 5 × 3 × 2 9 becomes not a multiple of 28 (= 7 × 2 2) . Therefore, the synchronization pattern appearing in lane 1 appears not in every transmission frame (130560 bits) but in the least common multiple 913920 (= 130560 × 7) bits of 130560 and 28, that is, every seven transmission frames. As described above, in this example, it can be seen that the detectable delay difference (skew) can be enlarged seven times.

同様に、パラレル数n×インタリーブビット数mが1伝送フレームの総ビット数の約数でない場合を図12〜図14に示す。図12はm=9、図13はm=11、図14はm=13の場合であり、検出可能な遅延差(スキュー)をn×mが130560の約数である場合に比べて、それぞれ3倍、11倍、13倍に拡大することができる。一般化すると、検出可能な遅延差(スキュー)は、
±(1フレーム継続時間)/2×(n×mと1伝送フレームの総ビット数の最小公倍数)/(1伝送フレームの総ビット数)
となる。
Similarly, FIGS. 12 to 14 show cases where the parallel number n × the number of interleave bits m is not a divisor of the total number of bits of one transmission frame. FIG. 12 shows a case where m = 9, FIG. 13 shows a case where m = 11, and FIG. 14 shows a case where m = 13. The detectable delay difference (skew) is compared with a case where n × m is a divisor of 130560, respectively. It can be magnified 3 times, 11 times, and 13 times. In general, the detectable delay difference (skew) is
± (one frame duration) / 2 × (n × m and the least common multiple of the total number of bits in one transmission frame) / (total number of bits in one transmission frame)
It becomes.

[第2の実施の形態]
本実施の形態では、図3の受信側コンバータ800の別の構成について説明する。他の構成要素については、第1の実施の形態と同様であるため、その説明を省略する。
[Second Embodiment]
In this embodiment, another configuration of reception-side converter 800 in FIG. 3 will be described. Since other components are the same as those in the first embodiment, the description thereof is omitted.

図15は、本発明の第2の実施の形態における受信側コンバータの構成を示す。   FIG. 15 shows the configuration of the reception-side converter in the second embodiment of the present invention.

同図に示す構成では、パラレル数は一般化してnとしている。図4に示した構成と異なるのは、受信側コンバータ800の後段に接続された受信側フレーマ900からのフレーム同期信号を受信側コンバータ800内のOOF(Out Of Frame)/LOF(Los Of Frame)検出回路831に入力し、OOFとLOFの少なくとも一方を検出する。OOF/LOF検出回路831では、OOFとLOFの少なくとも一方が検出され、かつその状態がある保護段数分だけ続いた場合、可変遅延器824で与える遅延量の決定をやり直す。各レーンのパターン検出が成功しているにもかかわらず、伝送フレーム同期が確立できないのは、ビット誤りが発生した場合、各レーンの同期パターンが本来の同期パターンでないところに偶然発生した場合、遅延差(スキュー)が検出可能な範囲を超えた場合などが考えられる。これらの場合は、伝送フレーム同期が確立するまで各レーンの遅延量を可能性のある全ての組み合わせを試すことにより、最終的に伝送フレーム同期を確立することができる。   In the configuration shown in the figure, the number of parallels is generally n. 4 is different from the configuration shown in FIG. 4 in that a frame synchronization signal from the reception-side framer 900 connected to the subsequent stage of the reception-side converter 800 is converted into an OOF (Out Of Frame) / LOF (Los Of Frame) in the reception-side converter 800. Input to the detection circuit 831 to detect at least one of OOF and LOF. In the OOF / LOF detection circuit 831, when at least one of OOF and LOF is detected and the state continues for a certain number of protection stages, the delay amount given by the variable delay device 824 is determined again. Transmission frame synchronization cannot be established despite the successful pattern detection for each lane, if a bit error occurs, or if the synchronization pattern for each lane happens to be not the original synchronization pattern, it will be delayed. A case where the difference (skew) exceeds a detectable range can be considered. In these cases, transmission frame synchronization can be finally established by trying all possible combinations of delay amounts for each lane until transmission frame synchronization is established.

この効果は、パラレル数が大きくなるほど大きくなる。図16に、パラレル数n=8、インタリーブビット数m=1の場合、図17に、パラレル数n=12、インタリーブビット数m=1の場合のパターン同期ビット列を示す。各レーンの同期パターンのビット数は、それぞれ6ビット、4ビットであり、n=4の場合の12ビットに比べて短くなっている。同期パターン長が短くなると、本来同期パターンでないところに同期パターンが偶然現われる確率が高くなる。また、異なるレーンで同じパターンが発生しているところも見られる。これは、各レーンのフレームを検出することに問題はないが、レーンの識別が必要な場合には問題となってくる。例えば、各レーンを異なるファイバで伝送する場合や1つのファイバ内で異なる波長で伝送する場合などは、各レーンを受信側コンバータの各入力ポートに1対1に固定的に対応させることができるため、必ずしもレーンの識別は必要ではない。   This effect increases as the parallel number increases. FIG. 16 shows a pattern synchronization bit string when the parallel number n = 8 and the interleave bit number m = 1, and FIG. 17 shows the pattern synchronization bit string when the parallel number n = 12, and the interleave bit number m = 1. The number of synchronization pattern bits in each lane is 6 bits and 4 bits, respectively, which is shorter than 12 bits in the case of n = 4. When the synchronization pattern length is shortened, the probability that the synchronization pattern appears accidentally in a place that is not originally a synchronization pattern increases. In addition, the same pattern can be seen in different lanes. Although there is no problem in detecting the frame of each lane, it becomes a problem when it is necessary to identify the lane. For example, when each lane is transmitted with a different fiber or when transmitted with a different wavelength within one fiber, each lane can be fixedly associated with each input port of the receiving-side converter on a one-to-one basis. Lane identification is not necessarily required.

一方、各レーンを多値変調の1シンボルあたりのビット数に対応させる場合などは受信側コンバータの各入力ポートに必ずしも固定的に対応させられない場合も考えられるため、レーンの識別が必要になる場合もある。このようにレーンの識別が必要な場合であっても、伝送フレーマかラのフレーム同期情報を用いて、各レーンが現われるポートと各レーンの遅延量において可能性のある全ての組み合わせを試すことにより、最終的に伝送フレーム同期を確立することができる。   On the other hand, when each lane is made to correspond to the number of bits per symbol of multilevel modulation, it may be impossible to make it correspond to each input port of the receiving-side converter, so it is necessary to identify the lane. In some cases. Even when lane identification is required in this way, by using the frame synchronization information of the transmission framer or LA, trying all possible combinations of the ports where each lane appears and the delay amount of each lane. Finally, transmission frame synchronization can be established.

図18にパラレル数n=5,インタリーブビット数m=1の場合の同期ビット列を示す。各レーンの同期パターンビット数は必ずしも同じではないが、各レーンに特徴的なパターンが現われており、各レーンの同期パターンを検出することにより各レーン間の遅延差(スキュー)を検出できることがわかる。   FIG. 18 shows a synchronization bit string when the parallel number n = 5 and the interleave bit number m = 1. Although the number of synchronization pattern bits in each lane is not necessarily the same, a characteristic pattern appears in each lane, and it can be seen that the delay difference (skew) between each lane can be detected by detecting the synchronization pattern in each lane. .

図19には、パラレル数n=5,インタリーブビット数m=5の場合の同期ビット列を示す。これは前述のn×mが伝送フレームの1フレームの総ビット数の約数でない場合に相当し、検出可能な遅延量(スキュー)を5倍に拡大することができる。   FIG. 19 shows a synchronization bit string when the parallel number n = 5 and the interleave bit number m = 5. This corresponds to the case where the above-mentioned n × m is not a divisor of the total number of bits of one frame of the transmission frame, and the detectable delay amount (skew) can be expanded five times.

上記のように、本発明では、パラレル伝送時のデキュー手段として、SDH/SONETあるいはOTNのフレーム同期情報を示す特定バイトがパラレル化した際に、レーン毎に異なるパターンとなることを利用したパターンマッチングを適用してパラレル化したレーン間のスキュー量を調整することにより、デスキューのための送受信装置及びレーンを用意する必要がなくなる。   As described above, in the present invention, as a dequeue means at the time of parallel transmission, pattern matching utilizing the fact that when a specific byte indicating SDH / SONET or OTN frame synchronization information is parallelized, a different pattern is used for each lane. By adjusting the amount of skew between the parallel lanes by applying the above, it is not necessary to prepare a transmission / reception device and a lane for deskew.

なお、本発明は、上記の実施の形態に限定されることなく、特許請求の範囲内において種々変更・応用が可能である。   The present invention is not limited to the above-described embodiment, and various modifications and applications can be made within the scope of the claims.

本発明は、光信号を並列化して伝送する技術の、特に、パラレル光伝送システムのパラレルレーン間のデスキューを行う技術に適用可能である。   The present invention is applicable to a technique for transmitting optical signals in parallel, and particularly to a technique for performing deskew between parallel lanes of a parallel optical transmission system.

本発明の原理を説明するための図である。It is a figure for demonstrating the principle of this invention. 本発明の原理構成図である。It is a principle block diagram of this invention. 本発明の第1の実施の形態におけるパラレル光伝送装置の構成図である。It is a block diagram of the parallel optical transmission apparatus in the 1st Embodiment of this invention. 本発明の第1の実施の形態における受信側コンバータの構成例である。It is a structural example of the receiving side converter in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その1)である。It is FIG. (1) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その2)である。It is FIG. (2) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その3)である。It is FIG. (The 3) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その4)である。It is FIG. (The 4) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その5)である。It is FIG. (5) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その6)である。It is FIG. (6) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その7)である。It is FIG. (The 7) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その8)である。It is FIG. (The 8) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その9)である。It is FIG. (9) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第1の実施の形態における同期パターンビット列を示す図(その10)である。It is FIG. (10) which shows the synchronous pattern bit sequence in the 1st Embodiment of this invention. 本発明の第2の実施の形態における受信側コンバータの構成図である。It is a block diagram of the receiving side converter in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における同期パターンビット列を示す図(その1)である。It is FIG. (1) which shows the synchronous pattern bit sequence in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における同期パターンビット列を示す図(その2)である。It is FIG. (2) which shows the synchronous pattern bit sequence in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における同期パターンビット列を示す図(その3)である。It is FIG. (The 3) which shows the synchronous pattern bit sequence in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における同期パターンビット列を示す図(その4)である。It is FIG. (The 4) which shows the synchronous pattern bit sequence in the 2nd Embodiment of this invention. 従来のSFI−5で規定されているデスキュー方法を示す図である。It is a figure which shows the deskew method prescribed | regulated by the conventional SFI-5.

符号の説明Explanation of symbols

10 パターン検出手段
20 相対位置検出手段
30 遅延量決定手段
40 デスキュー手段
100 送信側フレーマ
200 送信側コンバータ
300 パラレル光送信器
400 合波器
500 光ファイバ
600 分波器
700 パラレル光受信器
800 受信側コンバータ
801 バッファ
802 パターン検出回路
803 固定遅延回路
804 可変遅延回路
805 インタリーブ回路
806 SFI−5インタフェース回路
807 相対位置検出回路
808 遅延量決定回路
809 デスキュー指示回路
821 バッファ
822 パターン検出回路
823 固定遅延回路
824 可変遅延回路
825 インタリーブ回路
826 SFI−5インタフェース回路
828 相対位置検出回路
829 遅延量決定回路
830 デスキュー指示回路
831 OOF/LOF検出回路
900 受信側フレーマ
DESCRIPTION OF SYMBOLS 10 Pattern detection means 20 Relative position detection means 30 Delay amount determination means 40 Deskew means 100 Transmission side framer 200 Transmission side converter 300 Parallel optical transmitter 400 Multiplexer 500 Optical fiber 600 Demultiplexer 700 Parallel optical receiver 800 Reception side converter 801 Buffer 802 Pattern detection circuit 803 Fixed delay circuit 804 Variable delay circuit 805 Interleave circuit 806 SFI-5 interface circuit 807 Relative position detection circuit 808 Delay amount determination circuit 809 Deskew instruction circuit 821 Buffer 822 Pattern detection circuit 823 Fixed delay circuit 824 Variable delay Circuit 825 Interleave circuit 826 SFI-5 interface circuit 828 Relative position detection circuit 829 Delay amount determination circuit 830 Deskew instruction circuit 831 OOF / LOF detection circuit 900 Receiver framer

Claims (6)

パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送方法であって、
パターン検出手段が、前記パラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出ステップと、
相対位置検出手段が、前記パラレルレーン毎に検出された前記パターンの先頭の相対位置を検出する相対位置検出ステップと、
遅延量決定手段が、前記パラレルレーン毎の前記パターンの先頭の相対位置の情報に基づいて、前記パラレルレーン間のスキューを決定する遅延量決定ステップと、
デスキュー手段が、前記スキューを補償するように前記パラレルレーン毎に異なる遅延量を定めるデスキューステップと、
を行い、
前記デスキューステップにおいて、
前記遅延量を、デスキューを設定するのに要する時間より長い固定遅延と補償するスキュー量に応じて変化する可変遅延の和で決定することを特徴とするパラレル伝送方法。
A parallel transmission method for performing deskew between parallel lanes on the receiving side of a parallel optical transmission system,
A pattern detecting step for detecting a pattern of frame synchronization information of a transmission frame for each parallel lane; and
A relative position detecting step for detecting a relative position of the head of the pattern detected for each of the parallel lanes;
A delay amount determining means for determining a skew between the parallel lanes based on information on a relative position of a head of the pattern for each parallel lane;
A deskew step in which a deskew means determines a different delay amount for each parallel lane so as to compensate for the skew; and
And
In the deskew step,
A parallel transmission method characterized in that the delay amount is determined by a sum of a fixed delay longer than a time required for setting the deskew and a variable delay that changes in accordance with a skew amount to be compensated.
前記伝送フレームのフレーム同期情報に基づいて、フレーム同期外れを検出するステップと、
前記フレーム同期情報に基づいてフレーム同期が成立するまで可能性のある全ての前記遅延量を与えるステップと、
を更に行う請求項1記載のパラレル伝送方法。
Detecting out of frame synchronization based on frame synchronization information of the transmission frame; and
Providing all possible delays until frame synchronization is established based on the frame synchronization information;
The parallel transmission method according to claim 1, further comprising:
パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送方法であって、
パターン検出手段が、前記パラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出ステップと、
相対位置検出手段が、前記パラレルレーン毎に検出された前記パターンの先頭の相対位置を検出する相対位置検出ステップと、
遅延量決定手段が、前記パラレルレーン毎の前記パターンの先頭の相対位置の情報に基づいて、前記パラレルレーン間のスキューを決定する遅延量決定ステップと、
デスキュー手段が、前記スキューを補償するように前記パラレルレーン毎に異なる遅延量を定めるデスキューステップと、
を行い、
前記デスキューステップにおいて、
パラレル数をn(nは2以上の整数)、シリアルパラレル変換を行う際のインタリーブビット数をm(mは自然数)とするとき、n×mが伝送フレームの1フレームの総ビット数の約数以外とすることを特徴とするパラレル伝送方法。
A parallel transmission method for performing deskew between parallel lanes on the receiving side of a parallel optical transmission system,
A pattern detecting step for detecting a pattern of frame synchronization information of a transmission frame for each parallel lane; and
A relative position detecting step for detecting a relative position of the head of the pattern detected for each of the parallel lanes;
A delay amount determining means for determining a skew between the parallel lanes based on information on a relative position of a head of the pattern for each parallel lane;
A deskew step in which a deskew means determines a different delay amount for each parallel lane so as to compensate for the skew; and
And
In the deskew step,
When the number of parallels is n (n is an integer of 2 or more) and the number of interleave bits when performing serial-parallel conversion is m (m is a natural number), n × m is a divisor of the total number of bits in one frame of the transmission frame. A parallel transmission method characterized by being other than the above.
パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送装置であって、
入力された前記パラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出手段と、
前記パラレルレーン毎に検出された前記パターンの先頭の相対位置を検出する相対位置検出手段と、
前記パラレルレーン毎の前記パターンの先頭の相対位置の情報に基づいて、前記パラレルレーン間のスキューを決定する遅延量決定手段と、
前記スキューを補償するように前記パラレルレーン毎に異なる遅延量を定めるデスキュー手段と、
を有し、
前記デスキュー手段は、
前記遅延量を、デスキューを設定するのに要する時間より長い固定遅延と補償するスキュー量に応じて変化する可変遅延の和で決定する手段を含むことを特徴とするパラレル伝送装置。
A parallel transmission device that performs deskew between parallel lanes on the receiving side of a parallel optical transmission system,
Pattern detecting means for detecting a pattern of frame synchronization information of a transmission frame for each input parallel lane;
A relative position detecting means for detecting a relative position of the head of the pattern detected for each parallel lane;
A delay amount determining means for determining a skew between the parallel lanes based on information on a relative position of a head of the pattern for each parallel lane;
Deskew means for determining a different delay amount for each parallel lane so as to compensate for the skew;
Have
The deskew means is:
A parallel transmission apparatus comprising: means for determining the delay amount by a sum of a fixed delay longer than a time required for setting a deskew and a variable delay that changes in accordance with a skew amount to be compensated.
前記伝送フレームのフレーム同期情報に基づいて、フレーム同期外れを検出する手段と、
前記フレーム同期情報に基づいてフレーム同期が成立するまで可能性のある全ての前記遅延量を与える手段と、
を更に有する請求項4記載のパラレル伝送装置。
Means for detecting loss of frame synchronization based on frame synchronization information of the transmission frame;
Means for giving all possible delays until frame synchronization is established based on the frame synchronization information;
The parallel transmission apparatus according to claim 4, further comprising:
パラレル光伝送システムの受信側でパラレルレーン間のデスキューを行うパラレル伝送装置であって、
前記パラレルレーン毎に伝送フレームのフレーム同期情報のパターンを検出するパターン検出手段と、
前記パラレルレーン毎に検出された前記パターンの先頭の相対位置を検出する相対位置検出手段と、
前記パラレルレーン毎の前記パターンの先頭の相対位置の情報に基づいて、前記パラレルレーン間のスキューを決定する遅延量決定手段と、
前記スキューを補償するように前記パラレルレーン毎に異なる遅延量を定めるデスキュー手段と、
を有し、
前記デスキュー手段は、
パラレル数をn(nは2以上の整数)、シリアルパラレル変換を行う際のインタリーブビット数をm(mは自然数)とするとき、n×mが伝送フレームの1フレームの総ビット数の約数以外とすることを特徴とするパラレル伝送装置。
A parallel transmission device that performs deskew between parallel lanes on the receiving side of a parallel optical transmission system,
Pattern detection means for detecting a frame synchronization information pattern of a transmission frame for each parallel lane;
A relative position detecting means for detecting a relative position of the head of the pattern detected for each parallel lane;
A delay amount determining means for determining a skew between the parallel lanes based on information on a relative position of a head of the pattern for each parallel lane;
Deskew means for determining a different delay amount for each parallel lane so as to compensate for the skew;
Have
The deskew means is:
When the number of parallels is n (n is an integer of 2 or more) and the number of interleave bits when performing serial-parallel conversion is m (m is a natural number), n × m is a divisor of the total number of bits in one frame of the transmission frame. A parallel transmission apparatus characterized by being other than the above.
JP2008305544A 2008-11-28 2008-11-28 Parallel transmission method and parallel transmission apparatus Active JP5203153B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008305544A JP5203153B2 (en) 2008-11-28 2008-11-28 Parallel transmission method and parallel transmission apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008305544A JP5203153B2 (en) 2008-11-28 2008-11-28 Parallel transmission method and parallel transmission apparatus

Publications (2)

Publication Number Publication Date
JP2010130574A true JP2010130574A (en) 2010-06-10
JP5203153B2 JP5203153B2 (en) 2013-06-05

Family

ID=42330583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008305544A Active JP5203153B2 (en) 2008-11-28 2008-11-28 Parallel transmission method and parallel transmission apparatus

Country Status (1)

Country Link
JP (1) JP5203153B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011004207A (en) * 2009-06-19 2011-01-06 Fujitsu Ltd Optical transmission system and optical transmission method
JP2011101106A (en) * 2009-11-04 2011-05-19 Nippon Telegr & Teleph Corp <Ntt> Parallel optical transmission method, parallel optical transmission system, and parallel optical transmission apparatus
JP2012034181A (en) * 2010-07-30 2012-02-16 Mitsubishi Electric Corp Skew detection device for optical communication system, and optical communication system
JP2012109707A (en) * 2010-11-16 2012-06-07 Mitsubishi Electric Corp Data phase synchronization device and data phase synchronization method
WO2012117565A1 (en) 2011-02-28 2012-09-07 Nec Corporation Optical communication system with monitor functions and monitoring method therefor
JP2014039106A (en) * 2012-08-13 2014-02-27 Nippon Telegr & Teleph Corp <Ntt> Time slot interleaving transmission method and time slot interleaving transmission system
KR20150133220A (en) * 2013-03-18 2015-11-27 자일링크스 인코포레이티드 Timestamp correction in a multi-lane communication link with skew
JP2016076822A (en) * 2014-10-06 2016-05-12 富士通株式会社 Base station device
JP2017108271A (en) * 2015-12-09 2017-06-15 アンリツ株式会社 Bit synchronization circuit and bit synchronization method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213336A (en) * 1986-03-13 1987-09-19 Fujitsu Ltd Frame synchronizing system
JPH03145351A (en) * 1989-10-31 1991-06-20 Nec Corp Skew correction circuit
JPH11341102A (en) * 1998-02-16 1999-12-10 Nippon Telegr & Teleph Corp <Ntt> Inter-channel skew compensating device
JP2003218844A (en) * 2002-01-28 2003-07-31 Hitachi Ltd Data link device, method for skew detection, and method for skew detection and correction
JP2005065120A (en) * 2003-08-19 2005-03-10 Nippon Hoso Kyokai <Nhk> Data transmitting apparatus, data receiving apparatus and data transmission system
JP2005151410A (en) * 2003-11-19 2005-06-09 Fujitsu Ltd Phase matching circuit of parallel data signal
JP2007329870A (en) * 2006-06-09 2007-12-20 Fujitsu Ltd Deskew apparatus and deskew method
JP2008270880A (en) * 2007-04-16 2008-11-06 Nippon Hoso Kyokai <Nhk> Radio terminal device, radio transmission system, and program

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213336A (en) * 1986-03-13 1987-09-19 Fujitsu Ltd Frame synchronizing system
JPH03145351A (en) * 1989-10-31 1991-06-20 Nec Corp Skew correction circuit
JPH11341102A (en) * 1998-02-16 1999-12-10 Nippon Telegr & Teleph Corp <Ntt> Inter-channel skew compensating device
JP2003218844A (en) * 2002-01-28 2003-07-31 Hitachi Ltd Data link device, method for skew detection, and method for skew detection and correction
JP2005065120A (en) * 2003-08-19 2005-03-10 Nippon Hoso Kyokai <Nhk> Data transmitting apparatus, data receiving apparatus and data transmission system
JP2005151410A (en) * 2003-11-19 2005-06-09 Fujitsu Ltd Phase matching circuit of parallel data signal
JP2007329870A (en) * 2006-06-09 2007-12-20 Fujitsu Ltd Deskew apparatus and deskew method
JP2008270880A (en) * 2007-04-16 2008-11-06 Nippon Hoso Kyokai <Nhk> Radio terminal device, radio transmission system, and program

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011004207A (en) * 2009-06-19 2011-01-06 Fujitsu Ltd Optical transmission system and optical transmission method
JP2011101106A (en) * 2009-11-04 2011-05-19 Nippon Telegr & Teleph Corp <Ntt> Parallel optical transmission method, parallel optical transmission system, and parallel optical transmission apparatus
JP2012034181A (en) * 2010-07-30 2012-02-16 Mitsubishi Electric Corp Skew detection device for optical communication system, and optical communication system
JP2012109707A (en) * 2010-11-16 2012-06-07 Mitsubishi Electric Corp Data phase synchronization device and data phase synchronization method
WO2012117565A1 (en) 2011-02-28 2012-09-07 Nec Corporation Optical communication system with monitor functions and monitoring method therefor
US8989599B2 (en) 2011-02-28 2015-03-24 Nec Corporation Optical communication system with monitor functions and monitoring method therefor
JP2014039106A (en) * 2012-08-13 2014-02-27 Nippon Telegr & Teleph Corp <Ntt> Time slot interleaving transmission method and time slot interleaving transmission system
KR20150133220A (en) * 2013-03-18 2015-11-27 자일링크스 인코포레이티드 Timestamp correction in a multi-lane communication link with skew
JP2016517680A (en) * 2013-03-18 2016-06-16 ザイリンクス インコーポレイテッドXilinx Incorporated Timestamp correction in skewed multilane communication links
KR102091302B1 (en) 2013-03-18 2020-03-19 자일링크스 인코포레이티드 Timestamp correction in a multi-lane communication link with skew
JP2016076822A (en) * 2014-10-06 2016-05-12 富士通株式会社 Base station device
JP2017108271A (en) * 2015-12-09 2017-06-15 アンリツ株式会社 Bit synchronization circuit and bit synchronization method

Also Published As

Publication number Publication date
JP5203153B2 (en) 2013-06-05

Similar Documents

Publication Publication Date Title
JP5203153B2 (en) Parallel transmission method and parallel transmission apparatus
US7515614B1 (en) Source synchronous link with clock recovery and bit skew alignment
JP5125550B2 (en) Communications system
JP4062078B2 (en) Skew adjustment device
JP4913200B2 (en) Parallel optical transmission method, parallel optical transmission system, and parallel optical transmitter
US8594136B2 (en) Transmission of parallel data flows on a parallel bus
JP4923124B2 (en) Data transmission apparatus and data transmission system
US10122462B2 (en) Transport apparatus and transport method
EP2701334B1 (en) Data reception apparatus and marker information extraction method
JP2010016791A (en) Parallel optical transmission apparatus and method
JP2007166119A (en) Optical receiver equipment
US6578153B1 (en) System and method for communications link calibration using a training packet
JP5863595B2 (en) Time slot interleave transmission method and time slot interleave transmission system
JP5174585B2 (en) Deskew method
US6819683B2 (en) Communications system and associated deskewing and word framing methods
JP5993776B2 (en) Data transmission system and receiving apparatus
JP2010016705A (en) Transmission system and transmission method
JP6786404B2 (en) Transmitter, receiver, communication system and communication method
JP5293107B2 (en) Communication apparatus and communication method
JP6046016B2 (en) Transmission system and transmission method
JP5523201B2 (en) Deskew device and deskew processing method
JP6998876B2 (en) Methods and equipment for processing multi-speed data
JP5835809B2 (en) Multilane transmission method and apparatus using the same
US10277432B2 (en) Data processing method and device
JP2005033519A (en) Signal transmission system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130213

R150 Certificate of patent or registration of utility model

Ref document number: 5203153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350