JP2010123832A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2010123832A JP2010123832A JP2008297562A JP2008297562A JP2010123832A JP 2010123832 A JP2010123832 A JP 2010123832A JP 2008297562 A JP2008297562 A JP 2008297562A JP 2008297562 A JP2008297562 A JP 2008297562A JP 2010123832 A JP2010123832 A JP 2010123832A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- pattern
- plating
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、元基板の一面と端面とが成す角部や、一面とは反対側となる他面と端面とが成す角部に沿って金属薄膜によるメッキパターンが形成されたプリント配線基板に関する。 The present invention relates to a printed wiring board in which a plating pattern made of a metal thin film is formed along a corner formed by one surface and an end surface of an original substrate and a corner formed by another surface and an end surface opposite to the one surface.
プリント配線基板は、元基板となる絶縁基板にメッキ処理を施して電極や配線となるメッキパターンを形成して、搭載される電子部品への電源の供給や、信号の受け渡しを行っている。 In a printed wiring board, an insulating substrate serving as a base substrate is plated to form a plating pattern serving as an electrode and wiring, and power is supplied to the electronic components to be mounted and signals are transferred.
電子部品としてはICや抵抗、コンデンサなど様々であるが、発光素子を例に、従来のプリント配線基板を、図面を参照しながら詳しく説明する。図9は従来の発光装置が実装基板に搭載された状態の斜視図、図10は従来の発光装置の製造過程における集合基板の一部の斜視図、図11は樹脂封止部の製造方法を説明するための断面図である。 There are various types of electronic components such as ICs, resistors, and capacitors. A conventional printed wiring board will be described in detail with reference to the drawings, taking a light emitting element as an example. FIG. 9 is a perspective view of a conventional light emitting device mounted on a mounting substrate, FIG. 10 is a perspective view of a part of a collective substrate in the manufacturing process of the conventional light emitting device, and FIG. It is sectional drawing for demonstrating.
図9に示すように、発光素子30が搭載された発光装置1は、従来のプリント配線基板2に使用している。従来のプリント配線基板2は、図10に示す集合基板100から最終工程でカットライン101によって切断分離して個片化したものである。発光素子30は、一対の上面パターン2xの一方にダイボンディングされ、他方にはボンディングワイヤ3で接続されている。端面パターン2yは、上面パターン2xに接続して従来のプリント配線基板2の端面に設けられた導電性のメッキパターンであり、集合基板100に予め設けた細長い長穴状のスルーホール102の内端面に無電解メッキ等により形成されている。発光素子30は、光透過性樹脂により形成された樹脂封止部40により封止されている。
As shown in FIG. 9, the
このような従来のプリント配線基板2を用いて構成された発光装置1が、特許文献1に記載されている。
発光装置の樹脂封止部40は、トランスファー成型法により成形される。このトランスファー成型法は、図11に示すように、発光素子30が搭載された従来のプリント配線基板2を、樹脂封止部40の形状にキャビティCが形成された上金型D1と、搭載面とは反対側となる裏面側を保持する下金型D2とで型締めし、キャビティC内に溶融樹脂を充填し、硬化させることで成形することができる。
The
しかし、上金型D1と下金型D2とで型締めしたときに、従来のプリント配線基板2では、上金型D1により押圧された上面パターン2xが外側へ向かう水平方向に圧延させられるが、端面パターン2yは上金型D1および下金型D2に挟まれ垂直方向の押圧力が加わっているため、上面パターン2xと端面パターン2yとの接続部分である角部で破断し、上面パターン2xが端面パターン2yから剥離してしまうことがある。
However, when the upper mold D1 and the lower mold D2 are clamped, in the conventional printed
上面パターン2xが端面パターン2yから剥離した発光装置1は、発光素子30の点灯不良などの発生の原因となり、歩留まりが悪化する要因となるおそれがある。
The
そこで本発明は、樹脂封止部を成形する際の型締めにおいてメッキパターンの剥離を防止することで、歩留まりの悪化を防止して、高い信頼性を得ることが可能なプリント配線基板を提供することを目的とする。 Therefore, the present invention provides a printed wiring board capable of preventing yield deterioration and obtaining high reliability by preventing peeling of a plating pattern in mold clamping when molding a resin sealing portion. For the purpose.
本発明のプリント配線基板は、元基板に金属薄膜による所定パターンのメッキパターンを施すことで配線されるプリント配線基板において、前記元基板の一面と端面とが成す角部、および前記一面とは反対側となる他面と端面とが成す角部のいずれか一方または両方に沿ってメッキパターンが形成され、前記元基板の角部には、面取り面が形成されていることを特徴とする。 The printed wiring board of the present invention is a printed wiring board that is wired by applying a plating pattern of a predetermined pattern with a metal thin film to the original substrate, and is opposite to the corner portion formed by one surface and an end surface of the original substrate. A plating pattern is formed along one or both of the corners formed by the other surface and the end surface, and a chamfered surface is formed at the corner of the original substrate.
本発明は、元基板の角部に面取り面を設けることで、押圧力により圧延させられたメッキパターンの応力は面取り面によって緩和される。従って、型締めする際のメッキパターンの剥離を防止することができるので、歩留まりの悪化を防止して、高い信頼性を得ることが可能である。 In the present invention, by providing a chamfered surface at the corner portion of the original substrate, the stress of the plating pattern rolled by the pressing force is relieved by the chamfered surface. Therefore, the plating pattern can be prevented from being peeled off when the mold is clamped, so that the yield can be prevented from deteriorating and high reliability can be obtained.
本願の第1の発明は、元基板に金属薄膜による所定パターンのメッキパターンを施すことで配線されるプリント配線基板において、前記元基板の一面と端面とが成す角部、および前記一面とは反対側となる他面と端面とが成す角部のいずれか一方または両方に沿ってメッキパターンが形成され、前記元基板の角部には、面取り面が形成されていることを特徴としたものである。 1st invention of this application WHEREIN: In the printed wiring board wired by giving the plating pattern of a predetermined pattern by a metal thin film to an original board, the corner | angular part which the one surface and the end surface of the said original substrate comprise, and the said one surface are opposite A plating pattern is formed along one or both of the corners formed by the other surface and the end surface, and a chamfered surface is formed at the corner of the original substrate. is there.
本発明のプリント配線基板は、元基板の一面と端面とが成す角部、または他面と端面とが成す角部に面取り面が形成されているので、メッキパターンはこの角部に形成された面取り面上に沿って形成されている。従って、この角部に沿って形成されたメッキパターンにも面取り面が現れる。上金型および下金型にて型締めすると、一面側または他面側に当接する金型の押圧力によりメッキパターンが圧延させられる。面取り面を角部に設けていない場合では、一面側または他面側の端面の端辺に沿った境界部分に応力が集中してしまい、メッキパターンが破断するおそれがある。しかし、角部に面取り面が設けられていると、押圧力により圧延させられたメッキパターンの応力は面取り面によって緩和される。従って、型締めする際のメッキパターンの剥離を防止することができる。 Since the printed wiring board of the present invention has a chamfered surface formed at a corner portion formed by one surface and an end surface of the original substrate, or a corner portion formed by the other surface and the end surface, the plating pattern is formed at the corner portion. It is formed along the chamfered surface. Therefore, a chamfered surface also appears in the plating pattern formed along this corner. When the upper mold and the lower mold are clamped, the plating pattern is rolled by the pressing force of the mold that comes into contact with one side or the other side. When the chamfered surface is not provided at the corner, stress concentrates on the boundary portion along the edge of the end surface on the one surface side or the other surface side, and the plating pattern may be broken. However, if the corner portion is provided with a chamfered surface, the stress of the plating pattern rolled by the pressing force is relieved by the chamfered surface. Therefore, it is possible to prevent the plating pattern from being peeled when the mold is clamped.
本願の第2の発明は、第1の発明において、面取り面は、一平面、または2平面以上が連続的に接続した多角面であることを特徴としたものである。 A second invention of the present application is characterized in that, in the first invention, the chamfered surface is a single plane or a polygonal plane in which two or more planes are continuously connected.
第2の発明においては、面取り面を一平面、または2平面以上が連続的に接続した多角面とすることで、ルーター加工などの切削加工により容易に面取り面を形成することができる。面取り面を一平面としたときは1回の加工で面取り面を形成することができるので、加工時間が短時間である。また面取り面を2平面以上が連続的に接続した多角面とすることで、より応力を緩和することができるので型締めの度合いが高い場合でもメッキパターンの剥離を防止することができる。 In 2nd invention, a chamfering surface can be easily formed by cutting processing, such as a router process, by making a chamfering surface into one plane or the polygonal surface which two or more planes connected continuously. When the chamfered surface is a single plane, the chamfered surface can be formed by a single process, so the processing time is short. Further, by making the chamfered surface a polygonal surface in which two or more planes are continuously connected, the stress can be further relaxed, so that the plating pattern can be prevented from peeling even when the degree of clamping is high.
本願の第3の発明は、第1の発明において、面取り面は、略円弧状に形成されていることを特徴としたものである。 According to a third invention of the present application, in the first invention, the chamfered surface is formed in a substantially arc shape.
第3の発明においては、面取り面を略円弧状に形成することで、多角面とするより更に応力を緩和させることができるので、型締めの度合いが更に高い場合でもメッキパターンの剥離を防止することができる。 In the third invention, since the chamfered surface is formed in a substantially arc shape, the stress can be further reduced as compared with the polygonal surface, so that the plating pattern is prevented from being peeled even when the degree of clamping is higher. be able to.
本願の第4の発明は、第1から第3の発明においては、前記メッキパターンは、前記元基板の一面側から端面を経由して他面側に至るまで連続して形成されていることを特徴としたものである。 According to a fourth invention of the present application, in the first to third inventions, the plating pattern is continuously formed from one surface side of the original substrate to the other surface side through the end surface. It is a feature.
第4の発明においては、メッキパターンが元基板の一面側から端面を経由して他面側に至るまで連続して形成されていると、型締めした際に端面部分のメッキパターンには上下から大きな押圧力がかかるが、メッキパターンに面取り面があるので、それぞれの角部の応力が緩和できる。従って、元基板の一面側から端面を経由して他面側に至るまでメッキパターンが連続して形成されていても、両角部のメッキパターンの剥離を防止することができる。 In the fourth invention, when the plating pattern is continuously formed from one surface side of the original substrate to the other surface side through the end surface, the plating pattern of the end surface portion is viewed from above and below when the mold is clamped. Although a large pressing force is applied, the stress at each corner can be relieved because the plating pattern has a chamfered surface. Therefore, even if the plating pattern is continuously formed from one surface side of the original substrate to the other surface side through the end surface, peeling of the plating patterns at both corners can be prevented.
本願の第5の発明は、第1から第4のいずれかの発明において、前記メッキパターンは、多層のメッキ層で形成されていることを特徴としたものである。 According to a fifth invention of the present application, in any one of the first to fourth inventions, the plating pattern is formed of a multilayer plating layer.
第5の発明においては、元基板の角部に形成された面取り面は、メッキパターンが多層のメッキ層で形成されていても最外層のメッキパターンに現れるので、銅メッキ層やニッケルメッキ層、金メッキ層などメッキパターンを積層して形成することが可能である。 In the fifth invention, since the chamfered surface formed at the corner of the original substrate appears in the outermost plating pattern even if the plating pattern is formed of a multilayer plating layer, a copper plating layer, a nickel plating layer, It can be formed by laminating a plating pattern such as a gold plating layer.
(実施の形態)
本発明の実施の形態に係るプリント配線基板を図面に基づいて説明する。本実施の形態では、このプリント配線基板に発光素子を搭載した発光装置を例に説明する。図1は、本発明の実施の形態に係るプリント配線基板を用いた発光装置を説明するための図であり(A)は背面側から見た斜視図、(B)は正面図、(C)は平面図、(D)は背面図である。
(Embodiment)
A printed wiring board according to an embodiment of the present invention will be described with reference to the drawings. In this embodiment, a light-emitting device in which a light-emitting element is mounted on the printed wiring board will be described as an example. 1A and 1B are diagrams for explaining a light emitting device using a printed wiring board according to an embodiment of the present invention. FIG. 1A is a perspective view seen from the back side, FIG. 1B is a front view, and FIG. Is a plan view, and (D) is a rear view.
図1(A)から同図(D)に示すように、発光装置10は、サイドビュータイプのLEDで、プリント配線基板20と、発光素子30と、樹脂封止部40とを備えている。この発光装置10は、発光素子30が搭載され、この発光素子30を封止する樹脂封止部40が形成された集合基板をダイシングして個片とすることで形成される。
As shown in FIG. 1A to FIG. 1D, the
プリント配線基板20は、BTレジン(ビスマレイミドトリアジン樹脂系の熱硬化樹脂)で形成された絶縁基板21に配線パターン22が形成されている。配線パターン22は、上述したようにダイシングすることで形成される接続電極として、カソード電極221とアノード電極222とを備えている。
The printed
カソード電極221は、発光素子30が導通搭載された上面カソード電極部221xと、端面カソード電極部221yと、および下面カソード電極部221zとが一体的に形成されている。アノード電極222は、発光素子30とワイヤ31により導通接続するボンディングパッドを有する上面アノード電極部222xと、端面アノード電極部222yと、および下面アノード電極部222zとは、搭載面側から端面を経由し、搭載面の反対側となる裏面側まで一体的に形成されている。プリント配線基板20の裏面側には、極性表示として機能するレジスト膜23が設けられている。
The
発光素子30は、導電性の基板の下面にn電極が設けられ、基板の上面にn層、発光層、p層が順次積層され、p層上にp電極が設けられている(図示なし)。
In the
樹脂封止部40は、発光素子30およびワイヤ31を封止するために、エポキシ系樹脂をトランスファー成型法などで形成したものである。
The
ここで、配線パターン22について、図2に基づいて詳細に説明する。図2は、図1に示すプリント配線基板の端部の拡大断面図である。なお、図2においてはアノード電極222のみを図示しているが、アノード電極222と反対側に位置するカソード電極221においても同様である。
Here, the
図2に示すように、配線パターン22の上面アノード電極部222xおよび下面アノード電極部222zは、ベースとして金属層である銅箔層22aと、銅メッキ層22bと、無電解ニッケルメッキ層22cと、表面金メッキ層22dとを備えている。
As shown in FIG. 2, the upper surface
銅箔層22aは、絶縁基板21全体に、厚みが12μmの銅箔層を形成した後、不要な箇所をエッチングにより除去することで所定のパターンとした金属層である。
The
銅メッキ層22bは、銅箔層22a上に、電解メッキ処理により厚みが10μm〜15μmに形成された金属層である。
The
無電解ニッケルメッキ層22cは、銅メッキ層22bの上面に、無電解メッキ処理により厚みが10μm〜15μmに形成された無電解メッキ層である。無電解ニッケルメッキ層22cは、無電解メッキ処理により形成されるので、厚みをほぼ均一にむら無く形成することができるので、銅メッキ層22bを酸化による腐食から保護することができる。
The electroless
表面金メッキ層22dは、電解メッキ処理により厚みが0.3μm〜0.8μmに形成された電解メッキ層である。
The surface
配線パターン22の端面アノード電極部222yは、上面アノード電極部222xまたは下面アノード電極部222zから銅箔層22aを省略したものである。つまり、絶縁基板21の上面および下面に銅箔層22aを形成した後に、この上面および下面に銅箔層22aをそれぞれ接続するために、銅メッキ層22bを形成することで、この銅メッキ層22bがベースとなる金属層となる。そして銅メッキ層22bの上面に、順次、無電解ニッケルメッキ層22c、および表面金メッキ層22dを形成することで、端面アノード電極部222yとなり、断面が略コ字状に形成されたアノード電極222を形成することができる。
The end surface
このようにして、本実施の形態では、銅メッキ層22bと、無電解ニッケルメッキ層22cと、表面金メッキ層22dとでメッキパターンが形成されている。
Thus, in the present embodiment, a plating pattern is formed by the
以上のように構成された本発明の実施の形態に係る発光装置の製造方法を、図3から図8に基づいて説明する。図3(A)から同図(C)は、プリント配線基板の製造方法を説明するための各工程を示す図である。図4(A)および同図(B)は、各製造過程におけるプリント配線基板の端部の拡大図である。図5は、面取り面の変形例を示す図である。図6は、集合基板に発光素子を搭載した状態を示す図である。図7は、型締めした状態を示す断面図である。図8は、型締めした状態の端部を示す一部拡大断面図である。 A method of manufacturing the light emitting device according to the embodiment of the present invention configured as described above will be described with reference to FIGS. FIG. 3A to FIG. 3C are diagrams showing respective steps for explaining a method for manufacturing a printed wiring board. 4A and 4B are enlarged views of an end portion of the printed wiring board in each manufacturing process. FIG. 5 is a diagram illustrating a modified example of the chamfered surface. FIG. 6 is a diagram illustrating a state in which the light emitting elements are mounted on the collective substrate. FIG. 7 is a cross-sectional view showing a clamped state. FIG. 8 is a partially enlarged cross-sectional view showing an end portion in a clamped state.
まず、絶縁基板21全体に厚みが12μmの銅箔層を形成した後、不要な箇所をエッチングにより除去して所定のパターンの銅箔層22aが形成された元基板を準備する(図3(A),図4(A)参照)。この元基板は、プリント配線基板20を多数個取りするために、後にダイシングして個片とする集合基板である。
First, after forming a copper foil layer having a thickness of 12 μm on the entire insulating
次に、搭載面T1と端面T2とが成す角部K1、または搭載面T1の反対側となる裏面T3と端面T2とが成す角部K2に面取り面Sを形成する面取り工程を行う。 Next, a chamfering process for forming a chamfered surface S at a corner portion K1 formed by the mounting surface T1 and the end surface T2 or a corner portion K2 formed by the back surface T3 and the end surface T2 opposite to the mounting surface T1 is performed.
この面取り面Sは、角部K1,K2に沿って、ルーター加工により面取りを行うことで形成することができる(図3(B),図4(B)参照)。1回の切削加工による面取りであれば、角部K1,K2は、図5(A)に示すように、一平面の面取り面S1が形成される。更に角を面取りすることで、2平面以上が連続的に接続した面取り面S2が形成された角部K1,K2とすることができる。図5(B)では3平面とした場合を示している。 The chamfered surface S can be formed by chamfering along the corners K1 and K2 by router processing (see FIGS. 3B and 4B). If the chamfering is performed once, the corners K1 and K2 are formed with a single chamfered surface S1 as shown in FIG. Further, by chamfering the corners, the corner portions K1 and K2 can be formed in which the chamfered surface S2 in which two or more planes are continuously connected is formed. FIG. 5B shows the case of three planes.
更に面取り回数を増やすことで略円弧状の面取り面とすることができるが、面取り回数を増やすとルーター加工では手間を要するため、角部K1,K2を略円弧状の面取り面とするには研磨液による研磨が望ましい。 By increasing the number of chamfers, it is possible to obtain a substantially arc-shaped chamfered surface. However, if the number of chamfers is increased, it takes time for router processing. Polishing with a liquid is desirable.
つまり、面取りをルーター加工により形成する場合には、面取り面Sを一平面(面取り面S1)とした場合には短時間に形成することができるが、角部K1,K2を多角面とする面取り面S2とするより、型締め時の押圧力の分散の度合いが小さくなる。面取り面Sを多角面(面取り面S2)とした場合には押圧力の分散の度合いが大きくなるが面取りするための時間を要する。従って、型締めするときの押圧力に応じて、ルーター加工による面取り回数を決定したり、研磨液による研磨で面取り面Sを円弧面とすることを選択したりするのが望ましい。 That is, when the chamfer is formed by router processing, the chamfered surface S can be formed in a short time when the chamfered surface S is a single plane (the chamfered surface S1), but the corners K1 and K2 are polygonal surfaces. The degree of dispersion of the pressing force at the time of clamping is smaller than the surface S2. When the chamfered surface S is a polygonal surface (chamfered surface S2), the degree of dispersion of the pressing force increases, but it takes time to chamfer. Therefore, it is desirable to determine the number of chamfering times by router processing according to the pressing force at the time of clamping, or to select the chamfered surface S to be an arc surface by polishing with a polishing liquid.
なお、図4(B)においては、銅箔層22aのみに面取り面Sを形成しているが、銅箔層22aおよび絶縁基板21を合わせて面取りするようにしてもよい。
In FIG. 4B, the chamfered surface S is formed only on the
次に、銅箔層22a上にメッキパターンを形成するメッキ工程を行う。
Next, a plating process for forming a plating pattern on the
まず、銅箔層22aが形成された絶縁基板21に、電解メッキ処理により10μm〜15μmの厚みに形成したメッキパターンを形成することで、搭載面T1および裏面T3上の銅箔層22aと端面T2とを接続する銅メッキ層22bを形成する。このとき面取り面S上の銅メッキ層22bは、面取り面Sに沿って所定の厚みに形成されるので、銅メッキ層22bも角部が直角とはならない。
First, the
更に、銅メッキ層22b上に、無電解メッキ処理により無電解ニッケルメッキ層22c、無電解ニッケルメッキ層22c上に、電解メッキ処理により表面金メッキ層22dを形成する(図3(C),図2参照)。これらのメッキ層についても、搭載面T1および裏面T3と、端面T2とで多少の厚みが異なるが、銅メッキ層22b上にほぼ均一に形成されるので、角部が直角とはならず、銅箔層22aの面取り面Sがほぼ維持される。
Further, an electroless
このようにして銅箔層22a上に銅メッキ層22bと、無電解ニッケルメッキ層22cと、表面金メッキ層22dとにより構成され、角部K1,K2に面取り面Sが設けられたメッキパターンを形成することで、配線パターン22を集合基板に形成することができる。
In this way, a plating pattern comprising the
次に、発光素子30をプリント配線基板20へ搭載する搭載工程を行う。図6に示すように、搭載工程は、上面カソード電極部221xに設けられたボンディングパッドに発光素子30を導通搭載した後、発光素子30と上面アノード電極部222xに設けられたボンディングパッドとをワイヤ31により導通接続する。
Next, a mounting process for mounting the
次に、発光素子30を封止する封止工程を行う。封止工程は、配線パターン22が形成され、発光素子30が搭載された集合基板の状態のプリント配線基板20を、図7に示すように、キャビティCが形成された上金型D1と、搭載面とは反対側となる裏面側を保持するためにプリント配線基板20を収納する凹部Pが設けられた下金型D2とで型締めして、キャビティC内に溶融樹脂を充填し、硬化させることで樹脂封止部40を形成する工程である。
Next, a sealing process for sealing the
上金型D1と下金型D2とで型締めするときには、約30t〜60t程度の押圧力でプリント配線基板20の端部が挟まれる。この型締めよりプリント配線基板20の端部が押し潰され、図8に示すように、上面アノード電極部222xおよび下面アノード電極部222zは、プリント配線基板20の外側へ向かう水平方向に圧延される。また、端面アノード電極部222yには上下方向の押圧力が加わる。
When the upper mold D1 and the lower mold D2 are clamped, the end portion of the printed
しかし、銅箔層22aが設けられた絶縁基板21の角部K1,K2を面取りすることで、メッキパターンとなる銅メッキ層22b、無電解ニッケルメッキ層22c、および表面金メッキ層22dにも面取り面Sが現れるので、水平方向に圧延された上面アノード電極部222xおよび下面アノード電極部222zのメッキパターン部分の応力は、面取り面によって緩和される。
However, by chamfering the corners K1 and K2 of the insulating
従って、型締めする際のメッキパターンの剥離を防止することができるので、メッキパターンの剥離を原因とする発光不良の発生を抑制することができる。よって、歩留まりの悪化を防止することができ、高い信頼性を得ることが可能である。 Therefore, the plating pattern can be prevented from being peeled off when the mold is clamped, so that the occurrence of light emission failure due to the peeling of the plating pattern can be suppressed. Therefore, deterioration of yield can be prevented and high reliability can be obtained.
また、カソード電極221やアノード電極222の銅箔層22aに設けた面取り面Sは、メッキパターンを多層のメッキ層で形成していても、それぞれのメッキパターンが金属薄膜で形成されているので、最外層のメッキパターンである表面金メッキ層22dにも面取り面Sが現れている。従って、銅メッキ層22bおよび無電解ニッケルメッキ層22cで強度を確保しながら表面金メッキ層22dで耐腐食性を確保することができる。
Moreover, even if the chamfered surface S provided on the
このようにして型締めをした状態で、キャビティCに溶融樹脂を充填し硬化させて樹脂封止部40を形成する。
In a state where the mold is clamped in this way, the cavity C is filled with a molten resin and cured to form the
そして、樹脂封止部40を形成すると、最後に、集合基板をダイサーによりカットラインでダイシングして図1に示す発光装置10を得ることができる。
Then, when the
このように本実施の形態に係るプリント配線基板20を用いた発光装置10は、メッキパターンの剥離を原因とする発光不良の発生を抑制することができるので、歩留まりの悪化を防止することができる。よって、発光装置10は、高い信頼性を得ることが可能である。
Thus, since the
面取り面Sを一平面、または2平面以上が連続的に接続した多角面とすることで、ルーター加工などで容易に面取り面Sを形成することができる。また、面取り面Sを、略円弧状に形成することで、型締めの際の押圧力が集中するところがないので、より大きな押圧力に耐えることができる。 By making the chamfered surface S a single plane or a polygonal plane in which two or more planes are continuously connected, the chamfered surface S can be easily formed by router processing or the like. Further, by forming the chamfered surface S in a substantially arc shape, there is no place where the pressing force at the time of clamping is concentrated, so that a larger pressing force can be withstood.
なお、本実施の形態では、カソード電極221とアノード電極222とは、搭載面T1側から端面T2を経由して裏面T3側に至るまで連続して形成されているが、搭載面T1と端面T2との成す角部K1または裏面T3と端面T2との成す角部K2のいずれかの角部に沿ってメッキパターンが設けられたプリント配線基板でも、本発明を適用することが可能である。
In the present embodiment, the
また、本実施の形態では、発光装置を例に説明したが、元基板の一面と端面とが成す角部や、一面とは反対側となる他面と端面とが成す角部に沿って金属薄膜によるメッキパターンが形成されたプリント配線基板であれば、他の電子部品を搭載したものであってもよい。 In the present embodiment, the light emitting device has been described as an example. However, the metal is formed along the corner formed by one surface and the end surface of the original substrate, or the corner formed by the other surface opposite to the one surface and the end surface. As long as the printed wiring board is formed with a plating pattern using a thin film, another electronic component may be mounted.
更に、本実施の形態では、所定パターンに形成された銅箔層22aが設けられた絶縁基板21を元基板としたが、銅箔層が設けられていない絶縁基板を元基板としたり、銅箔層上にメッキパターンが形成されているものを元基板としたりすることができる。
Further, in this embodiment, the insulating
本発明は、樹脂封止部を成形する際の型締めにおいてメッキパターンの剥離を防止することで、歩留まりの悪化を防止して、高い信頼性を得ることが可能なので、元基板の一面と端面とが成す角部や、一面とは反対側となる他面と端面とが成す角部に沿って金属薄膜によるメッキパターンが形成されたプリント配線基板に好適である。 According to the present invention, since the plating pattern is prevented from being peeled in mold clamping when the resin sealing portion is molded, the yield can be prevented from being deteriorated and high reliability can be obtained. It is suitable for a printed wiring board in which a plating pattern of a metal thin film is formed along a corner formed by a corner formed by and the other formed on the side opposite to one surface and an end surface.
10 発光装置
20 プリント配線基板
21 絶縁基板
22 配線パターン
22a 銅箔層
22b 銅メッキ層
22c 無電解ニッケルメッキ層
22d 表面金メッキ層
23 レジスト膜
30 発光素子
31 ワイヤ
40 樹脂封止部
221 カソード電極
221x 上面カソード電極部
221y 端面カソード電極部
221z 下面カソード電極部
222 アノード電極
222x 上面アノード電極部
222y 端面アノード電極部
222z 下面アノード電極部
C キャビティ
D1 上金型
D2 下金型
K1,K2 角部
S,S1,S2 面取り面
T1 搭載面
T2 端面
T3 裏面
DESCRIPTION OF
Claims (5)
前記元基板の一面と端面とが成す角部、および前記一面とは反対側となる他面と端面とが成す角部のいずれか一方または両方に沿ってメッキパターンが形成され、
前記元基板の角部には、面取り面が形成されていることを特徴とするプリント配線基板。 In a printed wiring board that is wired by applying a predetermined pattern of plating with a metal thin film to the original substrate,
A plating pattern is formed along one or both of a corner portion formed by one surface and an end surface of the original substrate, and a corner portion formed by the other surface and the end surface opposite to the one surface,
A printed wiring board, wherein chamfered surfaces are formed at corners of the original substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297562A JP2010123832A (en) | 2008-11-21 | 2008-11-21 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297562A JP2010123832A (en) | 2008-11-21 | 2008-11-21 | Printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010123832A true JP2010123832A (en) | 2010-06-03 |
Family
ID=42324893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008297562A Pending JP2010123832A (en) | 2008-11-21 | 2008-11-21 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010123832A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019028304A (en) * | 2017-07-31 | 2019-02-21 | 京セラ株式会社 | Wiring board and light emitting device |
-
2008
- 2008-11-21 JP JP2008297562A patent/JP2010123832A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019028304A (en) * | 2017-07-31 | 2019-02-21 | 京セラ株式会社 | Wiring board and light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9226382B2 (en) | Printed wiring board | |
US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
JP2003309292A (en) | Metal core substrate of surface mounting light emitting diode and its manufacturing method | |
JP5367523B2 (en) | Wiring board and method of manufacturing wiring board | |
US20080142256A1 (en) | Wiring board manufacturing method | |
JP2004343030A (en) | Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board | |
JP2008181977A (en) | Package, manufacturing method thereof, semiconductor device using the same, and manufacturing method of semiconductor device using the same | |
WO2007040193A1 (en) | Hybrid integrated circuit device and method for manufacturing same | |
JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
JP4759041B2 (en) | Electronic component built-in multilayer board | |
JP2000012773A (en) | Semiconductor device and its manufacture | |
JP4638657B2 (en) | Electronic component built-in multilayer board | |
JP2006339277A (en) | Substrate for connection and manufacturing method thereof | |
JP2010123832A (en) | Printed wiring board | |
KR20150094795A (en) | Printed circuit board | |
US9750136B2 (en) | Wiring board and method for manufacturing the same | |
KR100873249B1 (en) | Connecting structure between printed circuit boards andpcb assembly having the same | |
JP2019091897A (en) | Component mounting resin substrate | |
JP6523039B2 (en) | Printed wiring board and method of manufacturing the same | |
US11437182B2 (en) | Electronic component and method of manufacturing electronic component | |
JP2009267061A (en) | Method of manufacturing wiring board | |
WO2019153102A1 (en) | Embedded packaging structure of vertical wafer and horizontal wafer, and manufacturing method therefor | |
JP4655300B2 (en) | Lead frame |