JP2010119278A - Rectifying device - Google Patents
Rectifying device Download PDFInfo
- Publication number
- JP2010119278A JP2010119278A JP2008292835A JP2008292835A JP2010119278A JP 2010119278 A JP2010119278 A JP 2010119278A JP 2008292835 A JP2008292835 A JP 2008292835A JP 2008292835 A JP2008292835 A JP 2008292835A JP 2010119278 A JP2010119278 A JP 2010119278A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- full
- rectifier
- transistor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、整流装置に関する。 The present invention relates to a rectifier.
従来、整流装置では、高調波を低減する目的で、ダイオード・ブリッジ回路の各相の交流入力端子それぞれに整流ダイオードのアノード端子が接続され、その整流ダイオードのカソード端子が半導体スイッチング素子の正電極に接続され、そのスイッチング素子の負電極が全波整流回路の負側出力端子に接続され、制御回路がその半導体スイッチング素子を高速でオン/オフさせている(例えば、特許文献1参照)。 Conventionally, in a rectifier, for the purpose of reducing harmonics, an anode terminal of a rectifier diode is connected to each AC input terminal of each phase of a diode bridge circuit, and a cathode terminal of the rectifier diode is connected to a positive electrode of a semiconductor switching element. The negative electrode of the switching element is connected to the negative output terminal of the full-wave rectifier circuit, and the control circuit turns on and off the semiconductor switching element at high speed (see, for example, Patent Document 1).
特許文献1に開示されている整流装置では、ダイオード・ブリッジ回路に電流が流れている期間に半導体スイッチング素子をオンするので、ダイードに逆回復電流が流れノイズが生じる。図5は、逆回復電流により生じたノイズを記録したグラフである。図5において、ノイズNは交流入力電流のピーク値の3倍以上もあり、周辺電子部品への悪影響が懸念される。このため、特許文献1に開示されている整流装置は、逆回復電流によるノイズを低減する目的で、ダイオード・ブリッジ回路の正側アームに高速ダイオードを採用している。
In the rectifier disclosed in
しかしながら、逆回復電流によるノイズが低減されても解消されることはなく、スイッチング回数が増える場合は、ノイズフィルタを大きくしなければならない。さらに、高価な高速ダイオードが必要となり、コスト増大の要因にもなる。
本発明は、簡単な制御で高調波を抑制することができる整流装置を提供することにある。 An object of the present invention is to provide a rectifier that can suppress harmonics with simple control.
第1発明に係る整流装置は、全波整流回路と、第1ダイオードと、第2ダイオードと、スイッチ手段と、制御部とを備えている。全波整流回路は、第1入力端子および第2入力端子から入力される交流電源を整流する。第1ダイオードは、そのアノード端子が全波整流回路の第1入力端子に接続される。第2ダイオードは、そのアノード端子が全波整流回路の第2入力端子に接続される。スイッチ手段は、第1ダイオードおよび第2ダイオードのカソード端子と全波整流回路の負側出力端子との間に接続される。制御部は、スイッチ手段を所定のタイミングでオンさせる。さらに、制御部は、交流電源の半周期に1回、全波整流回路に電流が流れていないときにスイッチ手段をオンさせる。 The rectifier according to the first invention includes a full-wave rectifier circuit, a first diode, a second diode, switch means, and a controller. The full-wave rectifier circuit rectifies the AC power input from the first input terminal and the second input terminal. The anode terminal of the first diode is connected to the first input terminal of the full-wave rectifier circuit. The anode terminal of the second diode is connected to the second input terminal of the full-wave rectifier circuit. The switch means is connected between the cathode terminals of the first diode and the second diode and the negative output terminal of the full-wave rectifier circuit. The control unit turns on the switch means at a predetermined timing. Further, the control unit turns on the switch means once every half cycle of the AC power supply when no current is flowing through the full-wave rectifier circuit.
この整流装置では、スイッチ手段を1回オンさせるだけであるので、公知技術(特開2007−274818)に記載されているようなスイッチ手段を数kHz〜数百Hzの周波数でスイッチングさせる整流装置と比較して、簡単に高調波を抑制することができ、ノイズも低減される。 In this rectifier, since the switch means is only turned on once, the rectifier for switching the switch means at a frequency of several kHz to several hundred Hz as described in the publicly known technology (Japanese Patent Laid-Open No. 2007-274818) In comparison, harmonics can be easily suppressed and noise is also reduced.
第2発明に係る整流装置は、第1発明に係る整流装置であって、全波整流回路が4個又は6個のダイオードから成るブリッジ回路である。そのブリッジ回路の正側アームに使用するダイオードが整流ダイオードである。この整流装置では、ダイオードの逆回復電流が流れないので、逆回復電流による部品の損傷がなく、最終的に部品のコストアップを招くことがない。 The rectifier according to the second invention is the rectifier according to the first invention, wherein the full-wave rectifier circuit is a bridge circuit composed of four or six diodes. The diode used for the positive arm of the bridge circuit is a rectifier diode. In this rectifier, since the reverse recovery current of the diode does not flow, there is no damage to the component due to the reverse recovery current, and the cost of the component is not finally increased.
第3発明に係る整流装置は、第2発明に係る整流装置であって、全波整流回路の出力端子間に接続されるコンデンサをさらに備え、そのコンデンサは1つだけである。 The rectifier according to the third invention is the rectifier according to the second invention, further comprising a capacitor connected between the output terminals of the full-wave rectifier circuit, the number of which is only one.
この整流装置では、高調波の発生が抑制されるので、全波整流回路の出力端子間に、互いに直列に接続されたコンデンサを接続した倍電圧方式を採用する必要がなく、全波整流回路の出力端子間に接続されるコンデンサは平滑用コンデンサが1つあればよい。 In this rectifier, since the generation of harmonics is suppressed, there is no need to employ a voltage doubler system in which capacitors connected in series with each other are connected between the output terminals of the full-wave rectifier circuit. The capacitor connected between the output terminals only needs to have one smoothing capacitor.
第1発明に係る整流装置では、簡単に高調波を抑制することができ、ノイズも低減され安価である。 In the rectifier according to the first invention, harmonics can be easily suppressed, noise is reduced, and the cost is low.
第2発明に係る整流装置では、ダイオードの逆回復電流が流れないので、逆回復電流による部品の損傷がなく、最終的に部品のコストアップを招くことがない。 In the rectifier according to the second aspect of the invention, since the reverse recovery current of the diode does not flow, there is no damage to the component due to the reverse recovery current, and the cost of the component is not finally increased.
第3発明に係る整流装置では、全波整流回路の出力端子間に接続されるコンデンサは平滑用コンデンサが1つあればよいので、小型化と部品のコストダウンが達成される。 In the rectifier according to the third aspect of the present invention, the capacitor connected between the output terminals of the full-wave rectifier circuit is only required to have one smoothing capacitor, so that downsizing and cost reduction of parts are achieved.
以下図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明の具体例であって、本発明の技術的範囲を限定するものではない。 Embodiments of the present invention will be described below with reference to the drawings. The following embodiments are specific examples of the present invention and do not limit the technical scope of the present invention.
(整流装置の構成)
図1は、本発明の一実施形態に係る整流装置の回路図である。図1において、全波整流回路2の第1入力端子2aおよび第2入力端子2bは交流電源に接続されている。交流電源と第1入力端子2aとの間には、リアクトル1が接続されている。全波整流回路2は、4つの整流ダイオード21,22,23,24がブリッジ接続されたブリッジ回路であり、第1入力端子2aおよび第2入力端子2bから入力される交流入力電圧を全波整流し、正側出力端子及び負側出力端子から平滑コンデンサ5を介して負荷6に直流電圧を供給する。
(Configuration of rectifier)
FIG. 1 is a circuit diagram of a rectifier according to an embodiment of the present invention. In FIG. 1, the
図1に示すように、第1入力端子2aには、第1ダイオード11のアノード端子が接続されている。第2入力端子2bには、第2ダイオード12のアノード端子が接続されている。第1ダイオード11及び第2ダイオード12のカソード端子は、スイッチ手段であるトランジスタ31のコレクタに接続されている。トランジスタ31のエミッタは全波整流回路2の負側出力端子に繋がっている。トランジスタ31のベースは、信号線を介して制御部41と接続されている。
As shown in FIG. 1, the anode terminal of the
スイッチ手段であるトランジスタ31には、バイポーラトランジスタ、電界効果トランジスタ(FET)、及び絶縁ゲートバイポーラトランジスタ(IGBT)などが選択される。なお、スイッチ手段として、トランジスタ以外のもの採用してもよい。例えば、サイリスタ、又はトライアックなどが選択される。
A bipolar transistor, a field effect transistor (FET), an insulated gate bipolar transistor (IGBT), or the like is selected as the
(電流の流れ)
図2(a)は、第1入力端子に交流電源の正電圧が印加され且つトランジスタがオフしているときの交流入力電流の流れ経路を示す整流装置の回路図である。図2(b)は第1入力端子に交流電源の正電圧が印加され且つトランジスタがオンしているときの逆回復電流の流れ経路を示す整流装置の回路図である。図2(c)は第1入力端子に交流電源の正電圧が印加され且つトランジスタがオンしているときの交流入力電流の流れ経路を示す整流装置の回路図である。
(Current flow)
FIG. 2A is a circuit diagram of the rectifier that shows the flow path of the AC input current when the positive voltage of the AC power supply is applied to the first input terminal and the transistor is off. FIG. 2B is a circuit diagram of the rectifying device showing a reverse recovery current flow path when the positive voltage of the AC power supply is applied to the first input terminal and the transistor is turned on. FIG. 2C is a circuit diagram of the rectifier that shows the flow path of the AC input current when the positive voltage of the AC power supply is applied to the first input terminal and the transistor is turned on.
図2(a)において、トランジスタ31がオンしていないとき、交流入力電流は、交流電源から第1入力端子2a、整流ダイオード21、正側出力端子、負荷6、負側出力端子、整流ダイオード24、第2入力端子2b、交流電源の経路で流れる。
In FIG. 2A, when the
図2(b)において、トランジスタ31がオンしているとき、整流ダイオード21に溜また電流が、整流ダイオード21のアノードから第1ダイオード11、トランジスタ31、平滑コンデンサ5、正側出力端子、整流ダイオード21の経路で流れる。これが、逆回復電流でありノイズの原因となる。逆回復電流は、整流ダイオード21に交流入力電流が流れることによって内部に電流が溜まり、その溜まった電流が、トランジスタ31がオンしたときにトランジスタ31に流れる現象である。換言すれば、整流ダイオード21に交流入力電流が流れていないときは、トランジスタ31がオンしても逆回復電流は流れない。
In FIG. 2B, when the
図2(c)において、トランジスタ31がオンしているとき、交流入力電流は、交流電源から第1入力端子2a、第1ダイオード11、トランジスタ31、負側出力端子、整流ダイオード24、第2入力端子2b、交流電源の経路で流れる。
In FIG. 2C, when the
図3(a)は、第2入力端子に交流電源の正電圧が印加され且つトランジスタがオフしているときの交流入力電流の流れ経路を示す整流装置の回路図である。図3(b)は第2入力端子に交流電源の正電圧が印加され且つトランジスタがオンしているときの逆回復電流の流れ経路を示す整流装置の回路図である。図3(c)は第2入力端子に交流電源の正電圧が印加され且つトランジスタがオンしているときの交流入力電流の流れ経路を示す整流装置の回路図である。 FIG. 3A is a circuit diagram of the rectifier that shows the flow path of the AC input current when the positive voltage of the AC power supply is applied to the second input terminal and the transistor is turned off. FIG. 3B is a circuit diagram of the rectifying device showing the flow path of the reverse recovery current when the positive voltage of the AC power supply is applied to the second input terminal and the transistor is turned on. FIG. 3C is a circuit diagram of the rectifier device showing a flow path of the AC input current when the positive voltage of the AC power supply is applied to the second input terminal and the transistor is turned on.
図3(a)において、トランジスタ31がオンしていないとき、交流入力電流は、交流電源から第2入力端子2b、整流ダイオード22、正側出力端子、負荷6、負側出力端子、整流ダイオード23、第1入力端子2a、交流電源の経路で流れる。
3A, when the
図3(b)において、トランジスタ31がオンしているとき、整流ダイオード22に溜また電流が、整流ダイオード22のアノードから第2ダイオード12、トランジスタ31、平滑コンデンサ5、正側出力端子、整流ダイオード22の経路で流れる。これが、逆回復電流でありノイズの原因となる。逆回復電流は、整流ダイオード22に交流入力電流が流れることによって内部に電流が溜まり、その溜まった電流が、トランジスタ31がオンしたときにトランジスタ31に流れる現象である。換言すれば、整流ダイオード22に交流入力電流が流れていないときは、トランジスタ31がオンしても逆回復電流は流れない。
In FIG. 3B, when the
図3(c)において、トランジスタ31がオンしているとき、交流入力電流は、交流電源から第2入力端子2b、第2ダイオード12、トランジスタ31、負側出力端子、整流ダイオード23、第1入力端子2a、交流電源の経路で流れる。
In FIG. 3C, when the
(整流装置の動作)
全波整流回路2で全波整流された整流電圧は、平滑コンデンサ5で平滑化され低リップルの直流電圧となる。全波整流回路2の入力電流は、平滑コンデンサ5に充電された直流電圧が交流入力電圧より低くなったときに流入するので、交流入力電圧のピーク付近でのみ流れる歪み波形となる。
(Operation of rectifier)
The rectified voltage that has been full-wave rectified by the full-wave rectifier circuit 2 is smoothed by the smoothing
そのときトランジスタ31がオン状態になると、交流電源、第1ダイオード11(又は第2ダイオード12)、トランジスタ31、全波整流回路2の負側出力端子、交流電源という順路で電流が流れる。その結果、全波整流回路2だけでは交流電源の電流が流れなかったタイミングに電流が流れるようになる。
At that time, when the
一般に、全波整流回路2の入力電流が正弦波となり且つ電圧位相と電流位相が一致するようにトランジスタ31のオン/オフ動作が制御されれば、整流装置の力率が改善され全波整流回路2の入力電流の低次の高調波は低減する。例えば、背景技術で述べた特許文献1に開示されている整流装置では、オン/オフ制御のキャリア周波数は、数kHz〜数百kHzと高周波に設定される。
In general, if the on / off operation of the
その場合、高調波は低減するが、全波整流回路に電流が流れているときに半導体スイッチング素子がオンするので、全波整流回路の正側アームのダイオードには、図2(b)で示した大きな逆回復電流が流れ、またそれがノイズ発生要因となる。 In this case, although the harmonics are reduced, the semiconductor switching element is turned on when a current is flowing through the full-wave rectifier circuit. Therefore, the diode on the positive side arm of the full-wave rectifier circuit is shown in FIG. A large reverse recovery current flows, which causes noise.
これに対し、本実施形態に係る整流装置では、制御部41が、交流電源の半周期に1回、全波整流回路2に電流が流れていないときにトランジスタ31をオンさせる制御を行っている。具体的には、制御部41が、ゼロクロス検出回路(図示せず)介して交流入力電圧のゼロクロスを検出し、ゼロクロス点を起点として立ち上がる時間幅2ms〜4msのパルス信号をトランジスタ31のベースへ入力する。その結果、コレクタ−エミッタ間が導通し、入力電流が交流電源、第1ダイオード11(又は第2ダイオード12)、トランジスタ31、全波整流回路2の負側出力端子、交流電源という経路で流れる。トランジスタ31は、全波整流回路2の正側アームの整流ダイオード21,22に電流が流れていない時にオンしているので、トランジスタ31のオン時点で逆回復電流が流れることはなく、ノイズの発生が回避される。
On the other hand, in the rectifier according to the present embodiment, the
図4は、本実施形態に係る整流装置に入力される交流入力電流の電流波形を示すグラフである。図4において、上段の波形は、トランジスタ31がオンすることによって流れる交流入力電流であり、中段の波形は、トランジスタの電流波形である。上段の波形において、仮に、トランジスタ31がオンしない場合、波形Aは点線で示す波形Bとなる。
FIG. 4 is a graph showing a current waveform of an AC input current input to the rectifier according to the present embodiment. In FIG. 4, the upper waveform is an AC input current that flows when the
波形Bの場合、発生する高調波が国際電気標準会議(IEC)による電源高調波規格値(IEC61000−3−2、61000−3−12)を満足することができないが、波形Aの場合は電源高調波規格値を満足することができる。 In the case of waveform B, the generated harmonics cannot satisfy the power supply harmonic specification values (IEC61000-3-2, 61000-3-12) by the International Electrotechnical Commission (IEC), but in the case of waveform A, the power supply The harmonic specification value can be satisfied.
<特徴>
(1)
本実施形態に係る整流装置では、制御部41が、交流入力電圧のゼロクロス点で、トランジスタ31をオンさせるので、交流入力電流の波形が交流入力電圧に近づき、高調波を低減することができる。さらに、全波整流回路2の正側アームを成す整流ダイオード21,22から逆回復電流が流れることも回避される。さらに、ノイズが低減されるのでノイズフィルタが小型化され、コストダウンとなる。
<Features>
(1)
In the rectifier according to the present embodiment, the
(2)
この整流装置では、高調波の発生が抑制されるので、例えば、全波整流回路の出力端子間に、互いに直列に接続されたコンデンサを接続するような倍電圧方式を採用する必要がない。その結果、全波整流回路の出力端子間に接続されるコンデンサは平滑用コンデンサが1つあればよいので、小型化が達成される。
(2)
In this rectifier, since the generation of harmonics is suppressed, for example, it is not necessary to employ a voltage doubler system in which capacitors connected in series with each other are connected between the output terminals of the full-wave rectifier circuit. As a result, the capacitor connected between the output terminals of the full-wave rectifier circuit is only required to have one smoothing capacitor, so that downsizing is achieved.
以上のように、本発明によれば、整流装置において、ノイズの低減、小型化、コストダウンが実現されるので、空気調和装置のファンモータ制御用の整流装置として有用である。 As described above, according to the present invention, noise reduction, size reduction, and cost reduction are realized in the rectifier, which is useful as a rectifier for fan motor control of an air conditioner.
2 全波整流回路
2a 第1入力端子
2b 第2入力端子
5 平滑コンデンサ
11 第1ダイオード
12 第2ダイオード
21,22,23,24 整流ダイオード
31 トランジスタ
41 制御部
2 full
Claims (3)
前記全波整流回路(2)の前記第1入力端子(2a)にアノード端子が接続される第1ダイオード(11)と、
前記全波整流回路(2)の前記第2入力端子(2b)にアノード端子が接続される第2ダイオード(12)と、
前記第1ダイオード(11)および前記第2ダイオード(12)のカソード端子と前記全波整流回路(2)の負側出力端子との間に接続されるスイッチ手段(31)と、
前記スイッチ手段(31)を所定のタイミングでオンさせる制御部(41)と、
を備え、
前記制御部(41)は、前記交流電源の半周期に1回、前記全波整流回路(2)に電流が流れていないときに前記スイッチ手段(31)をオンさせる、
整流装置。 A full-wave rectifier circuit (2) for rectifying the AC power input from the first input terminal (2a) and the second input terminal (2b);
A first diode (11) having an anode terminal connected to the first input terminal (2a) of the full-wave rectifier circuit (2);
A second diode (12) having an anode terminal connected to the second input terminal (2b) of the full-wave rectifier circuit (2);
Switch means (31) connected between the cathode terminals of the first diode (11) and the second diode (12) and the negative output terminal of the full-wave rectifier circuit (2);
A control unit (41) for turning on the switch means (31) at a predetermined timing;
With
The control unit (41) turns on the switch means (31) once in a half cycle of the AC power source when no current flows through the full-wave rectifier circuit (2).
Rectifier.
前記ブリッジ回路の正側アームに使用する前記ダイオード(21,22)が整流ダイオードである、
請求項1に記載の整流装置。 The full-wave rectifier circuit (2) is a bridge circuit composed of four or six diodes (21, 22, 23, 24),
The diode (21, 22) used for the positive side arm of the bridge circuit is a rectifier diode,
The rectifier according to claim 1.
前記コンデンサ(5)は1つだけである、
請求項2に記載の整流装置。 A capacitor (5) connected between output terminals of the full-wave rectifier circuit (2);
There is only one capacitor (5),
The rectifier according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292835A JP2010119278A (en) | 2008-11-14 | 2008-11-14 | Rectifying device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292835A JP2010119278A (en) | 2008-11-14 | 2008-11-14 | Rectifying device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010119278A true JP2010119278A (en) | 2010-05-27 |
Family
ID=42306540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008292835A Pending JP2010119278A (en) | 2008-11-14 | 2008-11-14 | Rectifying device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010119278A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016116385A (en) * | 2014-12-17 | 2016-06-23 | ダイキン工業株式会社 | Power conversion device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150972A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Power circuit |
JPH02299470A (en) * | 1989-05-11 | 1990-12-11 | Fuji Electric Co Ltd | High power-factor rectifier circuit |
JP2002345250A (en) * | 2001-05-11 | 2002-11-29 | Tdk Corp | Rectifier circuit |
JP2006304586A (en) * | 2005-03-25 | 2006-11-02 | Mitsubishi Electric Corp | Dc power supply device |
-
2008
- 2008-11-14 JP JP2008292835A patent/JP2010119278A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150972A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Power circuit |
JPH02299470A (en) * | 1989-05-11 | 1990-12-11 | Fuji Electric Co Ltd | High power-factor rectifier circuit |
JP2002345250A (en) * | 2001-05-11 | 2002-11-29 | Tdk Corp | Rectifier circuit |
JP2006304586A (en) * | 2005-03-25 | 2006-11-02 | Mitsubishi Electric Corp | Dc power supply device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016116385A (en) * | 2014-12-17 | 2016-06-23 | ダイキン工業株式会社 | Power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521796B2 (en) | Rectifier circuit | |
US7804271B2 (en) | Multiphase current supplying circuit, driving apparatus, compressor and air conditioner | |
JP4290085B2 (en) | Power circuit | |
JP5832177B2 (en) | Power factor correction circuit | |
JP2009177935A (en) | Dc power supply | |
US20230299665A1 (en) | Power converting device | |
JP5635304B2 (en) | Power circuit | |
US20090129122A1 (en) | Power supply device for arc apparatus | |
Cortes et al. | Comparative evaluation of three-phase isolated matrix-type PFC rectifier concepts for high efficiency 380VDC supplies of future telco and data centers | |
JP2008193815A (en) | Power supply system | |
JP2013176173A (en) | Power-supply device | |
JP2003244960A (en) | Pwm cycloconverter | |
JP5824339B2 (en) | Three-phase rectifier | |
JP2010119278A (en) | Rectifying device | |
JP4019047B2 (en) | Three-phase power supply parallel feedforward compensation type power factor correction circuit | |
KR20110077801A (en) | Apparatus and method for supplying dc power source | |
CN111725987B (en) | Power conversion device | |
de Freitas et al. | A DCM three-phase SEPIC converter for low-power PMSG | |
JP2013192340A (en) | Power conversion device | |
KR100296290B1 (en) | Single Phase Active Rectifier for Power Factor Control | |
JP3636017B2 (en) | Inverter device | |
JP2002153068A (en) | Power factor improving circuit and electric apparatus | |
JP2000324843A (en) | Power supply and air conditioner provided with that power supply | |
JP4674122B2 (en) | Power supply | |
JP2018174643A (en) | Converter device, method for controlling the same, and motor drive device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |