JP2010117834A - Power supply start-up time control unit, information processor, power supply start-up time control method and power supply start-up time control program - Google Patents

Power supply start-up time control unit, information processor, power supply start-up time control method and power supply start-up time control program Download PDF

Info

Publication number
JP2010117834A
JP2010117834A JP2008289789A JP2008289789A JP2010117834A JP 2010117834 A JP2010117834 A JP 2010117834A JP 2008289789 A JP2008289789 A JP 2008289789A JP 2008289789 A JP2008289789 A JP 2008289789A JP 2010117834 A JP2010117834 A JP 2010117834A
Authority
JP
Japan
Prior art keywords
power supply
time
time control
supply voltage
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008289789A
Other languages
Japanese (ja)
Other versions
JP5263952B2 (en
Inventor
Norifumi Kondo
憲史 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2008289789A priority Critical patent/JP5263952B2/en
Publication of JP2010117834A publication Critical patent/JP2010117834A/en
Application granted granted Critical
Publication of JP5263952B2 publication Critical patent/JP5263952B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a rush current into a capacitor, to prevent a power start-up time from becoming long more than necessary, and to optimize a time spent for system starting. <P>SOLUTION: A power supply start-up time control unit includes: one or more boards (cards 10) mounted with electronic components; a power supply means 30 for supplying power supply voltage to the boards; and a management means (an upper device 20) for setting the start-up time of the power supply voltage based on total capacitance of the capacitors 11 mounted on the respective boards, and sending the set start-up time to the power supply means 30. The power supply means 30 starts the power supply voltage based on the start-up time. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、一又は二以上の基板が搭載された電源起動時間制御装置、この電源起動時間制御装置を搭載した情報処理装置、基板に供給される電源の起動時間を制御する電源起動時間制御方法、及び、この電源起動時間制御方法を実行するための電源起動時間制御プログラムに関し、特に、各基板に供給される電源をソフトスタートで起動する電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムに関する。   The present invention relates to a power supply start time control device equipped with one or more substrates, an information processing device equipped with the power supply start time control device, and a power supply start time control method for controlling the power supply start time supplied to the substrate. And a power supply start time control program for executing this power supply start time control method, and in particular, a power supply start time control apparatus, an information processing apparatus, and a power supply start time control for starting the power supplied to each board by soft start The present invention relates to a method and a power supply startup time control program.

近年、情報処理装置は、性能や機能の多角化が進められている。
例えば、大規模シミュレーションなどの膨大な計算処理を行なうことを目的としてスーパーコンピュータが開発されている。また、高機能、高性能なスペックを搭載したハイエンドサーバが市販されている。
これらスーパーコンピュータやハイエンドサーバなどの大規模システムは、ローエンド機やエントリー機に比べて、搭載される基板構成が多岐にわたっている。
In recent years, performance and function diversification of information processing apparatuses has been promoted.
For example, supercomputers have been developed for the purpose of performing enormous calculation processing such as large-scale simulations. In addition, high-end servers equipped with high-performance and high-performance specifications are commercially available.
These large-scale systems such as supercomputers and high-end servers have a wider variety of board configurations than the low-end machines and entry machines.

それらのうち、スーパーコンピュータは、一般に、図6に示すような構成を備えている。
同図に示すように、一つのチップ110には、複数(例えば、二つ)のプロセッサ111とキャッシュメモリ(図示せず)が搭載されている。このチップ110を複数個と、メモリ(図示せず)が、コンピュートカード(カード)120に搭載されている。
また、複数枚(例えば、16枚)のカード120が、ノードボード130に搭載されている。さらに、複数枚(例えば、32枚)のノードボード130がキャビネット140に収納されている。
そして、複数台(例えば、64台)のキャビネット140によりシステム150が構成される。
Among them, the supercomputer generally has a configuration as shown in FIG.
As shown in the figure, one chip 110 is equipped with a plurality of (for example, two) processors 111 and a cache memory (not shown). A plurality of chips 110 and a memory (not shown) are mounted on a compute card (card) 120.
A plurality of (for example, 16) cards 120 are mounted on the node board 130. Further, a plurality of (for example, 32) node boards 130 are stored in the cabinet 140.
A system 150 is configured by a plurality of (for example, 64) cabinets 140.

ここで、キャビネット140には、カード120などの構成各部に電源を供給するための電源ユニット(電源手段)141が搭載されている。
ところが、電源電圧をカード120に供給する際に、急激に電源電圧を印加すると、カード120に搭載されたコンデンサに突入電流が流れ、コンデンサが破損することがある。
これを阻止するために、電源手段141には、ソフトスタート回路を設けることが多い。
ソフトスタート回路は、電源電圧を0Vから所定電圧(例えば、+12V)に起動するときの時間を制御する回路である。その起動時間を長くすることで、コンデンサへの突入電流を抑えることができる。
なお、ソフトスタート回路に関する技術が、開示されている(例えば、特許文献1参照。)。
特開2004−023948号公報
Here, the cabinet 140 is mounted with a power supply unit (power supply means) 141 for supplying power to the components such as the card 120.
However, if the power supply voltage is suddenly applied when supplying the power supply voltage to the card 120, an inrush current may flow through the capacitor mounted on the card 120 and the capacitor may be damaged.
In order to prevent this, the power supply means 141 is often provided with a soft start circuit.
The soft start circuit is a circuit that controls a time for starting the power supply voltage from 0 V to a predetermined voltage (for example, +12 V). By extending the startup time, the inrush current to the capacitor can be suppressed.
In addition, the technique regarding a soft start circuit is disclosed (for example, refer patent document 1).
JP 2004-023948 A

しかしながら、上述した特許文献1に記載の技術においては、次のような問題があった。
一般に、カードには、通常、電源電圧の変動を抑えるためのコンデンサが搭載されている。そして、電源を起動する際に、カードに搭載されているコンデンサへの突入電流が増大してしまう対策として、電圧が0Vから規定の電圧まで上昇するまでの起動時間を遅らせるソフトスタート制御を行い、突入電流の低減を行なっている。
However, the technique described in Patent Document 1 described above has the following problems.
In general, a card is usually mounted with a capacitor for suppressing fluctuations in power supply voltage. And, as a measure to increase the inrush current to the capacitor mounted on the card when starting the power supply, soft start control is performed to delay the start time until the voltage rises from 0V to the specified voltage, Inrush current is reduced.

ところが、カード構成により、カード枚数が少なくなると、搭載しているコンデンサ容量が減り、起動時間を長くとる必要のない場合でも、ソフトスタート制御を実施することになる。このため、起動時間が必要以上にかかってしまい、システムの立ち上げが遅くなってしまっていた。   However, if the number of cards decreases due to the card configuration, the capacity of the mounted capacitors decreases, and soft start control is performed even when there is no need to increase the startup time. For this reason, the startup time took longer than necessary, and the system startup was slow.

本発明は、上記の問題を解決すべくなされたものであり、コンデンサへの突入電流を低減するとともに、電源の起動時間が必要以上に長くなるのを抑え、かつ、システム立ち上げにかかる時間の最適化を可能とする電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの提供を目的とする。   The present invention has been made to solve the above-described problem, and reduces the inrush current to the capacitor, suppresses the start-up time of the power supply to be longer than necessary, and reduces the time required for system startup. It is an object of the present invention to provide a power start time control device, an information processing device, a power start time control method, and a power start time control program that can be optimized.

この目的を達成するため、本発明の電源起動時間制御装置は、電子部品を搭載した一又は二以上の基板と、これら基板に電源電圧を供給する電源手段と、各基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この設定した起動時間を電源手段へ送る管理手段とを備え、電源手段が、起動時間にもとづいて、電源電圧を起動する構成としてある。   In order to achieve this object, a power supply start-up time control device according to the present invention includes one or more substrates on which electronic components are mounted, power supply means for supplying a power supply voltage to these substrates, and capacitors mounted on each substrate. The system includes a management unit that sets a startup time of the power supply voltage based on the total capacity, and sends the set startup time to the power supply unit, and the power supply unit starts up the power supply voltage based on the startup time.

また、本発明の情報処理装置は、電子部品が搭載された一又は二以上の基板と、これら基板に電源電圧を供給する電源手段と、各基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この設定した起動時間を電源手段へ送る管理手段とを備え、電源手段が、起動時間にもとづいて、電源電圧を起動する構成としてある。   Further, the information processing apparatus of the present invention is based on one or more substrates on which electronic components are mounted, power supply means for supplying power to these substrates, and the total capacity of capacitors mounted on each substrate, Management means for setting a start time of the power supply voltage and sending the set start time to the power supply means, and the power supply means starts up the power supply voltage based on the start time.

また、本発明の電源起動時間制御方法は、一又は二以上の基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この起動時間にもとづいて、電源電圧を起動する方法としてある。   In addition, the power supply start-up time control method of the present invention sets the start-up time of the power supply voltage based on the total capacity of the capacitors mounted on one or more substrates, and starts the power supply voltage based on the start-up time. As a way to do.

また、本発明の電源起動時間制御プログラムは、一又は二以上の基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この起動時間にもとづいて、電源電圧を起動する処理を電源起動時間制御装置に実行させる構成としてある。   The power supply start time control program of the present invention sets the start time of the power supply voltage based on the total capacity of the capacitors mounted on one or more boards, and starts the power supply voltage based on the start time. The power source activation time control device is configured to execute the processing to be performed.

本発明の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムによれば、カードに搭載されているコンデンサの総容量に応じて、電源の起動時間を最適化することができる。
これにより、コンデンサへの突入電流を低減できるとともに、余計なシステム立ち上げ時間を削減できる。
According to the power start time control device, the information processing apparatus, the power start time control method, and the power start time control program of the present invention, the power start time is optimized according to the total capacity of the capacitors mounted on the card. be able to.
As a result, inrush current to the capacitor can be reduced, and unnecessary system startup time can be reduced.

以下、本発明に係る電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの好ましい実施形態について、図面を参照して説明する。   Hereinafter, preferred embodiments of a power supply start time control device, an information processing apparatus, a power supply start time control method, and a power supply start time control program according to the present invention will be described with reference to the drawings.

[実施形態]
まず、本発明の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの実施形態について、図1、図2を参照して説明する。
図1は、本実施形態の情報処理装置に搭載される電源起動時間制御装置の構成を示すブロック図である。図2は、図1に示した情報処理装置のうち電源手段とカードの詳細構成を示すブロック図である。
[Embodiment]
First, an embodiment of a power supply start time control device, an information processing device, a power supply start time control method, and a power supply start time control program according to the present invention will be described with reference to FIGS.
FIG. 1 is a block diagram showing a configuration of a power supply activation time control device installed in the information processing apparatus of the present embodiment. FIG. 2 is a block diagram showing the detailed configuration of the power supply means and the card in the information processing apparatus shown in FIG.

(電源起動時間制御装置、情報処理装置)
電源起動時間制御装置は、プログラム制御により動作するコンピュータであって、図1、図2に示すように、カード10(10−1〜10−n)と、上位装置20と、電源手段30とを備えている。
カード(コンピュートカード、基板)10は、例えばノードボード130のスロット(図示せず)に挿脱可能となっており、システム構成により枚数を増減できるようになっている。
このカード10は、図2に示すように、コンデンサ11(11−1〜11−n)と、カード記憶部12(12−1〜12−n)と、カード制御部13(13−1〜13−n)とを有している。
(Power supply start time control device, information processing device)
The power supply activation time control device is a computer that operates under program control. As shown in FIGS. 1 and 2, the card 10 (10-1 to 10-n), the host device 20, and the power supply means 30 are provided. I have.
The card (compute card, board) 10 can be inserted into and removed from a slot (not shown) of the node board 130, for example, and the number can be increased or decreased depending on the system configuration.
As shown in FIG. 2, the card 10 includes a capacitor 11 (11-1 to 11-n), a card storage unit 12 (12-1 to 12-n), and a card control unit 13 (13-1 to 13). -N).

コンデンサ11は、メイン電源の+12V電圧の変動を抑える。
カード記憶部(記憶手段)12は、カード10に関する情報を記憶する。カードに関する情報には、例えば、コンデンサ11の静電容量が含まれる。このカードに関する情報は、カード10や電源起動時間制御装置1の製造業者により、予めカード記憶部12に記憶される。
カード制御部(基板制御部)13は、電源手段30からスタンバイ電源が供給されると、カード10に関する情報をカード記憶部12から取り出して上位装置20へ送る。
なお、カード10には、これらコンデンサ11等の他に、プロセッサ(CPU(Central Processing Unit):中央処理装置)や、メインメモリ素子(DIMM(Dual Inline Memory Module))などの電子部品(図示せず)を搭載することができる。
The capacitor 11 suppresses the fluctuation of the + 12V voltage of the main power supply.
The card storage unit (storage unit) 12 stores information related to the card 10. The information regarding the card includes, for example, the capacitance of the capacitor 11. Information regarding this card is stored in advance in the card storage unit 12 by the manufacturer of the card 10 or the power-on activation time control device 1.
When standby power is supplied from the power supply means 30, the card control unit (board control unit) 13 takes out information related to the card 10 from the card storage unit 12 and sends it to the host device 20.
The card 10 includes electronic components (not shown) such as a processor (CPU (Central Processing Unit)) and a main memory element (DIMM (Dual Inline Memory Module)) in addition to the capacitor 11 and the like. ) Can be installed.

上位装置(管理手段)20は、例えばキャビネット140に備えることができ、システム制御を行なう。
この上位装置20は、図3に示すように、バス通信部21と、記憶部22と、判定部23と、送信部24とを有している。
バス通信部21は、データ通信バス40を介して、各カード10との間で所定の情報の送受信を行なう。これにより、上位装置20は、各カード10から、それぞれのカードに関する情報を取得することができる。
The host device (management means) 20 can be provided in the cabinet 140, for example, and performs system control.
As shown in FIG. 3, the host device 20 includes a bus communication unit 21, a storage unit 22, a determination unit 23, and a transmission unit 24.
The bus communication unit 21 transmits / receives predetermined information to / from each card 10 via the data communication bus 40. As a result, the host device 20 can acquire information on each card from each card 10.

記憶部22は、各カード10から送信されてきた情報を記憶する。また、記憶部22は、メイン電源の起動時間を設定するためのテーブル(起動時間設定テーブル)を記憶する。
起動時間設定テーブルは、図4に示すように、コンデンサ11の総容量と電源電圧の起動時間とを関連付けたテーブルである。
この起動時間設定テーブルでは、コンデンサ11の総容量が所定量よりも多いときは、起動時間を長くしてある。また、コンデンサ11の総容量が所定量よりも少ないときは、起動時間を短くしてある。
例えば、同図に示すように、コンデンサ11の総容量が所定量1000μFよりも多いときは、起動時間を0.2sのように長くし、一方、1000μFよりも少ないときは、起動時間を0.1sのように短くしてある。
The storage unit 22 stores information transmitted from each card 10. The storage unit 22 also stores a table (starting time setting table) for setting the starting time of the main power supply.
As shown in FIG. 4, the start time setting table is a table in which the total capacity of the capacitor 11 and the start time of the power supply voltage are associated with each other.
In this startup time setting table, when the total capacity of the capacitor 11 is larger than a predetermined amount, the startup time is lengthened. When the total capacity of the capacitor 11 is less than a predetermined amount, the start-up time is shortened.
For example, as shown in the figure, when the total capacity of the capacitor 11 is greater than a predetermined amount of 1000 μF, the start-up time is lengthened as 0.2 s, while when less than 1000 μF, the start-up time is set to 0. It is as short as 1s.

判定部23は、記憶部22に記憶されたカードに関する情報の中から、コンデンサ11の容量を示す情報を選び出し、すべてのカード10について、そのコンデンサ11の容量を示す情報を取り出す。次いで、判定部23は、それらコンデンサ11の容量を示す情報を用いて、各カード10ごとに搭載されたコンデンサ11の各容量の総合計を算出する。続いて、判定部23は、起動時間設定テーブルを参照して、コンデンサ11の総容量に対応する起動時間を選び出し、これをメイン電源の起動時間として設定する。
送信部24は、判定部23で設定された起動時間を起動時間設定信号として電源手段30へ送信する。
The determination unit 23 selects information indicating the capacity of the capacitor 11 from the information regarding the card stored in the storage unit 22, and extracts information indicating the capacity of the capacitor 11 for all the cards 10. Next, the determination unit 23 calculates the total sum of the capacities of the capacitors 11 mounted for each card 10 using the information indicating the capacities of the capacitors 11. Subsequently, the determination unit 23 refers to the activation time setting table, selects an activation time corresponding to the total capacity of the capacitor 11, and sets this as the activation time of the main power supply.
The transmission unit 24 transmits the activation time set by the determination unit 23 to the power supply unit 30 as an activation time setting signal.

電源手段30は、図2に示すように、スタンバイ電源部31と、メイン電源部32と、電源制御部33と、ソフトスタート回路部34とを有している。
スタンバイ電源部31は、各カード10内のカード制御部13及び上位装置20に対して、スタンバイ電源(+5VS電圧)を供給する。
メイン電源部32は、カード10へメイン電源(+12V電圧)を供給する。このとき、メイン電源部32は、ソフトスタート回路部34により、メイン電源の起動時間の制御を受ける。
As shown in FIG. 2, the power supply means 30 includes a standby power supply unit 31, a main power supply unit 32, a power supply control unit 33, and a soft start circuit unit 34.
The standby power supply unit 31 supplies standby power (+5 VS voltage) to the card control unit 13 and the host device 20 in each card 10.
The main power supply unit 32 supplies main power (+12 V voltage) to the card 10. At this time, the main power source unit 32 is controlled by the soft start circuit unit 34 to control the startup time of the main power source.

電源制御部33は、上位装置20からの起動時間設定信号を受信し、この起動時間設定信号により送信されてきた起動時間を設定起動時間としてソフトスタート回路部34へ送る。
ソフトスタート回路部34は、設定起動時間にしたがって、メイン電源部32から供給されるメイン電源(+12V電圧)の起動時間を制御する。
なお、この電源起動時間制御装置1の各構成要素は、情報処理装置Aに備えることができる。
The power supply control unit 33 receives the start time setting signal from the host device 20 and sends the start time transmitted by the start time setting signal to the soft start circuit unit 34 as the set start time.
The soft start circuit unit 34 controls the startup time of the main power supply (+ 12V voltage) supplied from the main power supply unit 32 according to the set startup time.
Each component of the power supply activation time control device 1 can be provided in the information processing device A.

(電源起動時間制御方法)
次に、電源起動時間制御装置の動作(電源起動時間制御方法)について、図5を参照して説明する。
同図は、電源起動時間制御方法の動作手順を示す図である。
(Power start time control method)
Next, the operation (power activation time control method) of the power activation time control device will be described with reference to FIG.
This figure is a diagram showing an operation procedure of the power supply activation time control method.

上位装置20の記憶部22には、予めコンデンサ容量に応じた起動時間設定情報が定義されている(起動時間設定テーブルの記憶)。
システムを起動する際に、まず、電源手段30のスタンバイ電源部31は、上位装置20及び各カード10上のカード制御部13に、+5VS電圧のスタンバイ電源を供給する(同図(1))。これにより、システム全体が制御可能となる。
In the storage unit 22 of the host device 20, activation time setting information corresponding to the capacitor capacity is defined in advance (storage of the activation time setting table).
When starting up the system, first, the standby power supply unit 31 of the power supply means 30 supplies standby power of +5 VS voltage to the host device 20 and the card control unit 13 on each card 10 ((1) in the figure). As a result, the entire system can be controlled.

各カード10のカード制御部13は、カード記憶部12からカード10に関する情報(カード構成情報)を取り出し、データ通信バス40を介して上位装置20へ送る(同図(2))。これにより、上位装置20は、各カード10のカード構成情報の読み取りをデータ通信バス経由で実施することができる。このカード構成情報には、カード10に搭載されているコンデンサ11の容量を示す情報も含まれている。このカード構成情報は、上位装置20のバス通信部21で受信されると、記憶部22へ送られて記憶される。   The card control unit 13 of each card 10 takes out information (card configuration information) related to the card 10 from the card storage unit 12 and sends it to the host device 20 via the data communication bus 40 ((2) in the figure). Thereby, the host device 20 can read the card configuration information of each card 10 via the data communication bus. The card configuration information includes information indicating the capacity of the capacitor 11 mounted on the card 10. When the card configuration information is received by the bus communication unit 21 of the host device 20, it is sent to the storage unit 22 and stored therein.

次いで、上位装置20の判定部23は、記憶部22からカード構成情報を取り出すとともに、電源起動時間制御装置1に搭載されている各カード10に搭載されたコンデンサ11の容量の総合計を算出する。そして、記憶部22に記憶されている起動時間設定テーブルを参照し、そのコンデンサ11の総容量に対応する起動時間をメイン電源の起動時間として設定する(同図(3))。
続いて、上位装置20の送信部24は、判定部23で設定された設定起動時間を起動時間設定信号として電源手段30へ送る(同図(4))。
Next, the determination unit 23 of the host device 20 extracts the card configuration information from the storage unit 22 and calculates the total sum of the capacities of the capacitors 11 mounted on each card 10 mounted on the power supply activation time control device 1. . Then, the startup time setting table stored in the storage unit 22 is referred to, and the startup time corresponding to the total capacity of the capacitor 11 is set as the startup time of the main power supply ((3) in the figure).
Subsequently, the transmission unit 24 of the host device 20 transmits the set activation time set by the determination unit 23 to the power supply unit 30 as an activation time setting signal ((4) in the figure).

電源手段30の電源制御部33は、起動時間設定信号を受信すると、設定起動時間をソフトスタート回路部34へ送る。
ソフトスタート回路部34は、設定起動時間にしたがって、メイン電源部32内のスイッチングパルスの制御を切り替えることにより、0Vから規定値(+12V)まで電圧が上昇する時間を任意に設定する(起動させる)(同図(5))。
メイン電源部32は、ソフトスタート回路部34の制御により、起動時間が設定起動時間と一致するようにメイン電源を起動し、そのメイン電源をカード10へ供給する(同図(6))。
When the power supply control unit 33 of the power supply means 30 receives the start time setting signal, it sends the set start time to the soft start circuit unit 34.
The soft start circuit unit 34 arbitrarily sets (starts up) the time during which the voltage rises from 0 V to the specified value (+12 V) by switching the control of the switching pulse in the main power supply unit 32 according to the set startup time. (Figure (5)).
Under the control of the soft start circuit unit 34, the main power supply unit 32 activates the main power supply so that the activation time coincides with the set activation time, and supplies the main power supply to the card 10 ((6) in the figure).

(起動時間の設定)
次に、起動時間の設定について、説明する。
上位装置20の判定部23は、起動時間を設定する。このとき、起動時間設定テーブルを参照し、各カード10に搭載されたコンデンサ11の総容量に対応する起動時間を設定する。
ここで、カード10の構成が大きい場合(カード10の枚数が多い場合)には、搭載されているコンデンサ11の総容量が多くなるため、起動時間を長くとる。これにより、コンデンサ11への突入電流を低減することができる。
(Startup time setting)
Next, the setting of the activation time will be described.
The determination unit 23 of the host device 20 sets the activation time. At this time, referring to the start time setting table, the start time corresponding to the total capacity of the capacitors 11 mounted on each card 10 is set.
Here, when the configuration of the card 10 is large (when the number of cards 10 is large), the total capacity of the mounted capacitors 11 is increased, so that the startup time is increased. Thereby, the inrush current to the capacitor 11 can be reduced.

一方、カード10の構成が小さい場合(カード10の枚数が少ない場合)には、搭載されているコンデンサ11の総容量が少なくなるため、起動時間を短くする。これにより、コンデンサ11への突入電流を小さくできる。
しかも、カードの構成が小さい場合に起動時間を短くすることで、システム立ち上げ時間を短縮することができ、システムの立ち上げ時間の最適化が可能となる。
On the other hand, when the configuration of the card 10 is small (when the number of cards 10 is small), the total capacity of the mounted capacitors 11 is reduced, so the startup time is shortened. Thereby, the inrush current to the capacitor 11 can be reduced.
In addition, when the card configuration is small, shortening the start-up time can shorten the system start-up time, and the system start-up time can be optimized.

(電源起動時間制御プログラム)
次に、電源起動時間制御プログラムについて説明する。
上記の実施形態におけるコンピュータ(情報処理装置、電源手段、カード、上位装置)の電源起動時間制御機能(電源起動時間制御方法を実行するための機能)は、記憶手段(例えば、ROM(Read only memory)やハードディスクなど)に記憶された電源起動時間制御プログラムにより実現される。
(Power supply start time control program)
Next, the power supply start time control program will be described.
The power source startup time control function (function for executing the power source startup time control method) of the computer (information processing apparatus, power source means, card, host device) in the above embodiment is a storage means (for example, ROM (Read only memory) ) And a hard disk, etc.), and is realized by a power-on time control program.

電源起動時間制御プログラムは、コンピュータの制御手段(CPUなど)に読み込まれることにより、コンピュータの構成各部に指令を送り、所定の処理、たとえば、電源手段の電源供給処理、ソフトスタート制御、カードのカード構成情報送信処理、上位装置の起動時間設定処理などを行わせる。
これによって、電源起動時間制御機能は、ソフトウエアである電源起動時間制御プログラムとハードウエア資源であるコンピュータ(情報処理装置、電源手段、カード、上位装置)の各構成手段とが協働することにより実現される。
The power supply start time control program is read by a computer control means (such as a CPU) to send commands to the various components of the computer, and performs predetermined processing such as power supply processing of the power supply means, soft start control, card card Configuration information transmission processing, host device startup time setting processing, and the like are performed.
As a result, the power supply start time control function is realized by the cooperation of the power supply start time control program that is software and each component means of the computer (information processing apparatus, power supply means, card, and host device) that is hardware resources. Realized.

なお、電源起動時間制御機能を実現するための電源起動時間制御プログラムは、コンピュータのROMやハードディスクなどに記憶される他、コンピュータ読み取り可能な記録媒体、たとえば、外部記憶装置及び可搬記録媒体等に格納することができる。
外部記憶装置とは、CD−ROM(Compact disk−Read only memory)等の記憶媒体を内蔵し、電源起動時間制御装置に外部接続されるメモリ増設装置をいう。一方、可搬記録媒体とは、記録媒体駆動装置(ドライブ装置)に装着でき、かつ、持ち運び可能な記録媒体であって、たとえば、フレキシブルディスク,メモリカード,光磁気ディスク等をいう。
Note that the power supply start time control program for realizing the power supply start time control function is stored in a computer ROM, hard disk, or the like, as well as a computer-readable recording medium such as an external storage device and a portable recording medium. Can be stored.
The external storage device refers to a memory expansion device that incorporates a storage medium such as a CD-ROM (Compact disk-Read only memory) and is externally connected to the power supply startup time control device. On the other hand, the portable recording medium is a recording medium that can be mounted on a recording medium driving device (drive device) and is portable, and refers to, for example, a flexible disk, a memory card, a magneto-optical disk, and the like.

そして、記録媒体に記録されたプログラムは、コンピュータのRAM(Random access memory)等にロードされて、CPU(制御手段)により実行される。この実行により、上述した実施形態の電源起動時間制御装置の機能が実現される。
さらに、コンピュータで電源起動時間制御プログラムをロードする場合、他のコンピュータで保有された電源起動時間制御プログラムを、通信回線を利用して自己の有するRAMや外部記憶装置にダウンロードすることもできる。このダウンロードされた電源起動時間制御プログラムも、CPUにより実行され、上記実施形態の電源起動時間制御装置の電源起動時間制御機能を実現する。
The program recorded on the recording medium is loaded into a RAM (Random Access Memory) of a computer and executed by the CPU (control means). By this execution, the function of the power supply activation time control device of the above-described embodiment is realized.
Furthermore, when the computer loads the power supply start time control program, the power supply start time control program held by another computer can be downloaded to its own RAM or external storage device using a communication line. The downloaded power-on time control program is also executed by the CPU to realize the power-on time control function of the power-on time controller of the above embodiment.

以上説明したように、本実施形態の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムによれば、システムに搭載されているカードの構成を事前に認識し、カードに搭載されているコンデンサの総容量に応じて、電源内部の起動回路にソフトスタート制御を実施するように設定し、この設定された起動時間にしたがってメイン電源を起動することができる。
これにより、電源が0Vから規定の電圧まで起動するまでの時間について、最適化を図ることが可能になり、システムの電源起動時に、コンデンサへの突入電流を低減できる。しかも、電源起動時間が必要以上に長くなることがなく、システム立ち上げにかかる時間を最適化することが可能になる。
As described above, according to the power supply start time control device, the information processing apparatus, the power supply start time control method, and the power supply start time control program of this embodiment, the configuration of the card installed in the system is recognized in advance, Depending on the total capacity of the capacitors mounted on the card, the start circuit in the power supply is set to perform soft start control, and the main power supply can be started according to the set start time.
As a result, it is possible to optimize the time until the power source starts up from 0 V to a specified voltage, and the inrush current to the capacitor can be reduced when the system power source is started. In addition, the power-on startup time does not become longer than necessary, and the time required for system startup can be optimized.

例えば、カードの枚数が多いシステムの場合には、各カードに+12V電圧を印加する際に、+12Vラインに変動抑制用のコンデンサが多量に接続されることになる。
この状態で、+12V電圧が0Vから規定値(+12V)まで急峻な傾きで立ち上がってしまうと、コンデンサへの突入電流が流れ、さらに、メイン電源部内の回路素子に大電流が流れてしまい、回路素子に対しストレスを加えてしまう。しかも、電源のシャットダウン機能がはたらき、電源が起動できない問題が発生してしまう。
そこで、電源の機能としてソフトスタート回路を設け、コンデンサの総容量に応じた電源起動時間を設定することで、0Vから規定値(+12V)まで急峻な傾きで立ち上がることを防止できる。
For example, in the case of a system with a large number of cards, when a +12 V voltage is applied to each card, a large amount of fluctuation suppressing capacitors are connected to the +12 V line.
In this state, if the + 12V voltage rises with a steep slope from 0V to the specified value (+ 12V), an inrush current flows into the capacitor, and a large current flows through the circuit element in the main power supply unit. Stress will be applied. In addition, the power supply shut-down function works, causing a problem that the power supply cannot be started.
Therefore, by providing a soft start circuit as a function of the power supply and setting the power supply startup time according to the total capacity of the capacitor, it is possible to prevent a steep slope from 0V to the specified value (+ 12V).

また、カードの構成が少ない場合には、+12V電圧ラインに接続されるコンデンサ容量も少ないため、起動時間を長くする必要がない。ところが、電源起動時間が一定の場合では、システムの立ち上げに時間がかかってしまうことになる。
そこで、カード構成の変更によりカード枚数が少なくなった場合でも、それらカードに搭載されているコンデンサの総容量に応じて電源の起動時間をコントロールすることにより、電源起動時間の最適化を図ることができる。
Further, when the card configuration is small, the capacitor capacity connected to the + 12V voltage line is also small, so that it is not necessary to lengthen the startup time. However, when the power supply startup time is constant, it takes time to start up the system.
Therefore, even when the number of cards decreases due to changes in the card configuration, it is possible to optimize the power supply startup time by controlling the power supply startup time according to the total capacity of the capacitors mounted on these cards. it can.

以上、本発明の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの好ましい実施形態について説明したが、本発明に係る電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムは上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。   The preferred embodiments of the power supply startup time control device, information processing device, power supply startup time control method, and power supply startup time control program of the present invention have been described above, but the power supply startup time control device, information processing device, and power supply according to the present invention have been described. The startup time control method and the power supply startup time control program are not limited to the above-described embodiments, and it goes without saying that various modifications can be made within the scope of the present invention.

例えば、上述した実施形態では、一台の情報処理装置における電源起動時間の制御方法を示したが、一つの電源手段から複数の装置に電源供給を行なう場合には、それら装置に供給される電源の起動時間の制御を、本発明を適用して実施することもできる。
また、上述した実施形態では、情報処理装置に搭載された複数枚のカードのすべてからカード構成情報(コンデンサ容量)を収集し、これらコンデンサの総容量にもとづいて電源起動時間を設定していたが、すべてのカードに限るものではなく、個々のコンデンサ容量の違いやカードの使用頻度に応じて、一部のカードからカード構成情報を収集し電源起動時間を設定することもできる。
For example, in the above-described embodiments, the method for controlling the power-on time in one information processing apparatus has been described. However, when power is supplied from a single power supply unit to a plurality of apparatuses, the power supplied to these apparatuses is supplied. The activation time can be controlled by applying the present invention.
In the above-described embodiment, the card configuration information (capacitor capacity) is collected from all of the plurality of cards mounted on the information processing apparatus, and the power supply startup time is set based on the total capacity of these capacitors. However, the present invention is not limited to all cards, and it is also possible to collect card configuration information from some cards and set the power supply startup time according to the difference in individual capacitor capacity and the card usage frequency.

本発明は、情報処理装置における電源起動時間の制御に関する発明であるため、電源の起動時間を制御する装置や機器に利用可能である。   Since the present invention relates to control of the power supply start-up time in the information processing apparatus, it can be used for an apparatus and a device that control the power supply start-up time.

本発明の実施形態における電源起動時間制御装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply starting time control apparatus in embodiment of this invention. 電源手段及びカードの詳細構成を示すブロック図である。It is a block diagram which shows the detailed structure of a power supply means and a card | curd. 上位装置の構成を示すブロック図である。It is a block diagram which shows the structure of a high-order apparatus. 起動時間設定テーブルの構成を示す図表である。It is a chart which shows the structure of a starting time setting table. 本発明の実施形態における情報処理装置の動作を示す図である。It is a figure which shows operation | movement of the information processing apparatus in embodiment of this invention. スーパーコンピュータの構成を示す外観斜視図である。It is an external appearance perspective view which shows the structure of a supercomputer.

符号の説明Explanation of symbols

A 情報処理装置
1 電源起動時間制御装置
10 カード
11 コンデンサ
12 カード記憶部
13 カード制御部
20 上位装置(管理手段)
22 記憶部
23 判定部
30 電源手段
31 スタンバイ電源部
32 メイン電源部
33 電源制御部
34 ソフトスタート回路部
A Information processing device 1 Power supply start time control device 10 Card 11 Capacitor 12 Card storage unit 13 Card control unit 20 Host device (management means)
22 Storage Unit 23 Determination Unit 30 Power Supply Unit 31 Standby Power Supply Unit 32 Main Power Supply Unit 33 Power Supply Control Unit 34 Soft Start Circuit Unit

Claims (12)

電子部品を搭載した一又は二以上の基板と、
これら基板に電源電圧を供給する電源手段と、
各前記基板に搭載されたコンデンサの総容量にもとづいて、前記電源電圧の起動時間を設定し、この設定した起動時間を前記電源手段へ送る管理手段とを備え、
前記電源手段が、前記起動時間にもとづいて、前記電源電圧を起動する
ことを特徴とする電源起動時間制御装置。
One or more substrates on which electronic components are mounted;
Power supply means for supplying a power supply voltage to these substrates;
Based on the total capacity of the capacitors mounted on each of the substrates, the power supply voltage start time is set, and a management means for sending the set start time to the power supply means,
The power supply start time control apparatus, wherein the power supply means starts the power supply voltage based on the start time.
前記管理手段は、
前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
前記所定量よりも少ないときは、前記起動時間を短く設定する
ことを特徴とする請求項1記載の電源起動時間制御装置。
The management means includes
When the total capacity of the capacitor is greater than a predetermined amount, set the startup time long,
The power supply start-up time control device according to claim 1, wherein the start-up time is set short when the amount is smaller than the predetermined amount.
前記電源手段が、
前記電源電圧を起動して前記基板に供給するメイン電源部と、
前記管理手段から前記起動時間を受ける電源制御部と、
前記起動時間にもとづいて、前記メイン電源部で実行される前記電源電圧の起動を制御するソフトスタート回路部とを有した
ことを特徴とする請求項1又は2記載の電源起動時間制御装置。
The power supply means
A main power supply unit that activates the power supply voltage and supplies it to the substrate;
A power control unit that receives the activation time from the management means;
The power supply start time control device according to claim 1, further comprising: a soft start circuit unit that controls start of the power supply voltage executed by the main power supply unit based on the start time.
前記電源手段が、前記基板にスタンバイ電源を供給するスタンバイ電源部を有し、
前記基板が、
前記コンデンサの容量を記憶する記憶手段と、
前記電源手段からスタンバイ電源を受けると、前記コンデンサの容量を示す情報を前記管理手段へ送る基板制御部とを有した
ことを特徴とする請求項1〜3のいずれかに記載の電源起動時間制御装置。
The power supply means has a standby power supply unit for supplying standby power to the substrate,
The substrate is
Storage means for storing the capacitance of the capacitor;
The power supply start-up time control according to any one of claims 1 to 3, further comprising: a substrate control unit that sends information indicating a capacity of the capacitor to the management means when a standby power supply is received from the power supply means. apparatus.
前記基板が、中央処理装置を搭載したプロセッサカードを含む
ことを特徴とする請求項1〜4のいずれかに記載の電源起動時間制御装置。
The power supply activation time control device according to claim 1, wherein the substrate includes a processor card on which a central processing unit is mounted.
前記基板と前記管理手段との間が、データ通信バスで接続された
ことを特徴とする請求項1〜5のいずれかに記載の電源起動時間制御装置。
The power supply activation time control device according to any one of claims 1 to 5, wherein the substrate and the management unit are connected by a data communication bus.
電子部品が搭載された一又は二以上の基板と、
これら基板に電源電圧を供給する電源手段と、
各前記基板に搭載されたコンデンサの総容量にもとづいて、前記電源電圧の起動時間を設定し、この設定した起動時間を前記電源手段へ送る管理手段とを備え、
前記電源手段が、前記起動時間にもとづいて、前記電源電圧を起動する
ことを特徴とする情報処理装置。
One or more substrates on which electronic components are mounted;
Power supply means for supplying a power supply voltage to these substrates;
Based on the total capacity of the capacitors mounted on each of the substrates, the power supply voltage start time is set, and a management means for sending the set start time to the power supply means,
The information processing apparatus, wherein the power supply means activates the power supply voltage based on the activation time.
前記管理手段は、
前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
前記所定量よりも少ないときは、前記起動時間を短く設定する
ことを特徴とする請求項7記載の情報処理装置。
The management means includes
When the total capacity of the capacitor is greater than a predetermined amount, set the startup time long,
The information processing apparatus according to claim 7, wherein when the amount is smaller than the predetermined amount, the activation time is set short.
一又は二以上の基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この起動時間にもとづいて、前記電源電圧を起動する
ことを特徴とする電源起動時間制御方法。
A power supply start-up time control method, characterized in that a start-up time of a power supply voltage is set based on a total capacity of capacitors mounted on one or two or more substrates, and the power supply voltage is started up based on the start-up time. .
前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
前記所定量よりも少ないときは、前記起動時間を短く設定する
ことを特徴とする請求項9記載の電源起動時間制御方法。
When the total capacity of the capacitor is greater than a predetermined amount, set the startup time long,
The method for controlling the power supply start-up time according to claim 9, wherein the start-up time is set short when the amount is smaller than the predetermined amount.
一又は二以上の基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この起動時間にもとづいて、前記電源電圧を起動する処理を電源起動時間制御装置に実行させる
ことを特徴とする電源起動時間制御プログラム。
Based on the total capacity of the capacitors mounted on one or two or more substrates, the power supply voltage start-up time is set, and based on this start-up time, the power supply start-up time control device executes processing for starting the power supply voltage. A power supply start time control program.
前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
前記所定量よりも少ないときは、前記起動時間を短く設定する
処理を前記電源起動時間制御装置に実行させる
ことを特徴とする請求項11記載の電源起動時間制御プログラム。
When the total capacity of the capacitor is greater than a predetermined amount, set the startup time long,
The power supply start-up time control program according to claim 11, wherein when the amount is less than the predetermined amount, the power supply start-up time control device executes a process of setting the start-up time short.
JP2008289789A 2008-11-12 2008-11-12 Power supply start time control apparatus, information processing apparatus, power supply start time control method, and power supply start time control program Expired - Fee Related JP5263952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008289789A JP5263952B2 (en) 2008-11-12 2008-11-12 Power supply start time control apparatus, information processing apparatus, power supply start time control method, and power supply start time control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008289789A JP5263952B2 (en) 2008-11-12 2008-11-12 Power supply start time control apparatus, information processing apparatus, power supply start time control method, and power supply start time control program

Publications (2)

Publication Number Publication Date
JP2010117834A true JP2010117834A (en) 2010-05-27
JP5263952B2 JP5263952B2 (en) 2013-08-14

Family

ID=42305485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008289789A Expired - Fee Related JP5263952B2 (en) 2008-11-12 2008-11-12 Power supply start time control apparatus, information processing apparatus, power supply start time control method, and power supply start time control program

Country Status (1)

Country Link
JP (1) JP5263952B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422898B2 (en) 2020-10-06 2024-01-26 エルジー エナジー ソリューション リミテッド Battery pack, battery system and precharging method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764679A (en) * 1993-08-27 1995-03-10 Toshiba Corp Power source capacity informing method
JP2003324843A (en) * 2002-04-26 2003-11-14 Sharp Corp Power supply system
JP2004023948A (en) * 2002-06-19 2004-01-22 Fuji Electric Holdings Co Ltd Multi-channel power supply circuit arrangement, power supply control integrated circuit, and soft start circuit
JP2004088964A (en) * 2002-08-28 2004-03-18 Nec Micro Systems Ltd Switching power supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764679A (en) * 1993-08-27 1995-03-10 Toshiba Corp Power source capacity informing method
JP2003324843A (en) * 2002-04-26 2003-11-14 Sharp Corp Power supply system
JP2004023948A (en) * 2002-06-19 2004-01-22 Fuji Electric Holdings Co Ltd Multi-channel power supply circuit arrangement, power supply control integrated circuit, and soft start circuit
JP2004088964A (en) * 2002-08-28 2004-03-18 Nec Micro Systems Ltd Switching power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422898B2 (en) 2020-10-06 2024-01-26 エルジー エナジー ソリューション リミテッド Battery pack, battery system and precharging method

Also Published As

Publication number Publication date
JP5263952B2 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
US7249268B2 (en) Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition
EP2343657A1 (en) Power consumption control method in multi-core cpu, power consumption control program, and information processing system
US20130044844A1 (en) Electronics device capable of efficient communication between components with asyncronous clocks
CN114450652A (en) Clock frequency adjustment for workload variations in integrated circuit devices
CN103324495A (en) Method and system for data center server boot management
US8381003B2 (en) Memory relocation in computer for power saving
EP2133770A2 (en) Motherboard with additional voltage regulator module slot area and associated electronic module
EP3605422A1 (en) Transaction control device, transaction control method
US20130132741A1 (en) Power supply apparatus of computer system and method for controlling power sequence thereof
US7020040B2 (en) Utilizing an ACPI to maintain data stored in a DRAM
CN115167647B (en) Power supply method, system, equipment and medium for server
CN113849431A (en) System topology structure switching method, device and medium
US10503231B2 (en) Load line regulation via clamping voltage
US7181634B2 (en) Apparatus for switching between a combination of operating modes such that the power consumed is reduced relative to the time of switching
CN101634882B (en) High density server power supply control system and method thereof
JP2003076952A (en) Sd memory card host controller and method for controlling clock
CN111406254A (en) Configurable data refresh from volatile memory to non-volatile memory
US7167992B2 (en) Method for controlling the switching of operating modes of an information processor according to the time of switching of the operating modes
JP5263952B2 (en) Power supply start time control apparatus, information processing apparatus, power supply start time control method, and power supply start time control program
CN116643640B (en) Step-by-step power-up method, device, equipment and storage medium of server system
CN108196617B (en) BMC time setting method, device and system and readable storage medium
JP2015007967A (en) Receiving, at least in part, and/or issuing, at least in part, at least one packet to request change in power consumption state
KR102265653B1 (en) Socket interposer and computer system using the socket interposer
CN103092300A (en) Internal storage power supply control circuit
US9436536B2 (en) Memory dump method, information processing apparatus, and non-transitory computer-readable storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees