JP2004023948A - Multi-channel power supply circuit arrangement, power supply control integrated circuit, and soft start circuit - Google Patents

Multi-channel power supply circuit arrangement, power supply control integrated circuit, and soft start circuit Download PDF

Info

Publication number
JP2004023948A
JP2004023948A JP2002178566A JP2002178566A JP2004023948A JP 2004023948 A JP2004023948 A JP 2004023948A JP 2002178566 A JP2002178566 A JP 2002178566A JP 2002178566 A JP2002178566 A JP 2002178566A JP 2004023948 A JP2004023948 A JP 2004023948A
Authority
JP
Japan
Prior art keywords
circuit
soft start
power supply
signal
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002178566A
Other languages
Japanese (ja)
Other versions
JP4026422B2 (en
Inventor
Masayuki Yamadaya
山田谷 政幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2002178566A priority Critical patent/JP4026422B2/en
Publication of JP2004023948A publication Critical patent/JP2004023948A/en
Application granted granted Critical
Publication of JP4026422B2 publication Critical patent/JP4026422B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit and multichannel power supply circuit arrangement of small size and low cost, capable of setting a start timing for each output channel. <P>SOLUTION: The start timing of a switching power supply circuit of a plurality of channels, of the multichannel power supply circuit arrangement, is decided by each of control signals CNT1-CNT4. A soft start signal generating block 20 comprises 4-channel soft start circuits CH.1-CH.4 each of which is composed of a counter circuit 21, a latch circuit 22, a DA convertor 23, a comparison circuit 24, and an OR gate 25. An oscillator 10 which comprises soft start set terminals 30 as one collective terminal is shared by the 4-channel soft start signal generation block 20, and a basic pulse Pbp is generated at such oscillation cycle as corresponds to the resistance value of a resistor Rd connected to the soft start set terminal 30. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
この発明は、スイッチング電源回路への突入電流を防ぐためのソフトスタート信号を生成するソフトスタート回路、スイッチング電源回路の起動タイミングを起動信号によって制御するようにした電源制御集積回路、及び複数チャネルのスイッチング電源回路の起動タイミングがそれぞれの起動信号によって決定される多チャネル電源回路装置に関する。
【0002】
【従来の技術】
図4は、PWM型のスイッチング電源回路の一例を示す回路図であって、1チャネル分の回路構成を示している。
【0003】
このスイッチング電源回路は、インダクタLとスイッチングトランジスタMの直列回路が直流入力電圧Vinと接地間に配置され、ダイオードDのアノードはインダクタLとスイッチングトランジスタMの接続点に接続されている。また、ダイオードDのカソードは、図示しない負荷が接続される出力端子に接続されるとともに、出力コンデンサCを介して接地され、負荷に出力電圧Voutを供給するDC/DCコンバータを構成している。
【0004】
図5は、従来のソフトスタート用のIC回路を示すブロック図である。
スイッチング電源回路を制御するためのIC回路は、電流源IによりコンデンサC1を充電する充電ブロック1、及びコンデンサC1の充電電圧Vaを基準三角波Striと比較する回路ブロック2とから構成される。回路ブロック2は、起動直後は徐々にスイッチングトランジスタMのオンデューティ(on duty)を広げていくソフトスタート回路を構成している。このソフトスタート回路は、コンパレータ3によって徐々に広がるスイッチングパルスを生成して、出力電圧を徐々に上昇(ソフトスタート)させている。
【0005】
スイッチング電源回路において、図5のソフトスタート回路は電源起動時に電源回路に発生する突入電流を防ぐために、スイッチングのためのパルス信号幅を徐々に広げてゆく回路である。ソフトスタート信号は、一般的には、コンデンサC1への充電電圧と基準三角波Striとをコンパレータ3で比較することによって生成される。
【0006】
なお、一般的には、充電ブロック1の電流源Iに代えて、抵抗により充電する回路構成とすることもある。
複数の出力チャネルがある場合に、それぞれの出力チャネルの起動タイミングを異ならせるために、図5の充電ブロック1及び回路ブロック2が出力チャネル数だけ必要となる。その場合に使用される外付けのコンデンサC1は、一般的に数nF〜数μFの大きさであり、IC回路に内蔵可能な数pF程度のコンデンサでは間に合わない。そのため、IC回路には外付け部品として複数のコンデンサが使用されることになる。そして、出力チャネル毎の電源起動のタイミングは、NchMOSFETQのスイッチを用いて制御され、コンデンサC1への充電開始時刻によって決定される。
【0007】
図6は、図5に示すソフトスタート回路の動作信号を示すタイミングチャートである。
図6において、コンパレータ3から方形波として出力されるソフトスタート信号SS1は、スイッチング電源回路におけるDC/DCコンバータのスイッチングトランジスタMに対して、制御信号CTとして供給される。充電ブロック1には、誤差増幅器等からDC/DCコンバータの出力電圧と、その基準値との差に基づくフィードバック信号が与えられ、それに応じてDC/DCコンバータに適した制御信号(デューティ信号)CTが出力される。このようなデューティ信号をスイッチングトランジスタMに与えてオンオフ制御することで、DC/DCコンバータの出力電圧Voutが所定の電圧値にレギュレートできる。
【0008】
ソフトスタート回路のない通常のPWM型のスイッチング電源回路のみでは、時刻t0で電源が起動した直後は出力電圧が不足しているため、スイッチング電源回路には最大デューティの信号が供給される。しかし、電源起動直後では出力コンデンサCが未充電であるため、見かけ上、出力電流は短絡状態とほぼ等価となり、インダクタLに流れる電流は際限なく大きくなる。したがって、出力電圧が規定の値に達するまで、インダクタLには大電流が流れ、インダクタLやスイッチングトランジスタMの破壊に至るおそれがある。そこで、ソフトスタート回路によってオン幅を徐々に広げていくことによって、インダクタLに流れる電流を徐々に増加させることによって、出力コンデンサCも徐々に充電され、規定の出力電圧に達することができる。なお、コンデンサ充電電圧Vaが基準三角波Striの電圧下限値VLに到達するまでの時間(時刻t0からt1まで)が、ソフトスタート信号の遅延期間となる。
【0009】
さて、複数の出力チャネルを持つスイッチング電源回路において、出力チャネルの起動タイミングが異なりソフトスタート回路を共用できない場合は、それぞれの出力チャネルに対応したソフトスタート回路が必要となる。したがって、IC回路の充電ブロック1と回路ブロック2の外部にコンデンサC1を設けるために、出力チャネル数だけコンデンサC1を接続するためのソフトスタート設定端子4が必要になる。
【0010】
【発明が解決しようとする課題】
このように大規模な電源回路装置になると出力チャネルが増加して、図5に示すIC回路のソフトスタート設定端子数が増加するだけでなく、コンデンサ等の部品点数も増大する。したがって、従来の多チャネル電源回路装置では、電源用IC回路、及び電源回路装置自体の小型化、低コスト化に限界があった。
【0011】
また、ソフトスタート回路において、コンデンサ充電電圧Vaと基準三角波Striとをコンパレータ3に通すことによってソフトスタート信号を生成する場合に、コンデンサ充電電圧Vaが基準三角波Striの電圧下限値VLに到達するまでソフトスタート信号は発生しない。したがって、特定の電源チャネルに起動をかけてから所定の遅延期間が発生して、その遅延期間が実際のソフトスタート信号発生期間に比べて同程度、若しくは長くなってしまうという問題もあった。
【0012】
この発明の目的は、出力チャネル毎の起動タイミング設定が可能であることを確保しつつ、ソフトスタート設定端子を一端子にまとめることによって、小型で低コストの電源制御集積回路、及び多チャネル電源回路装置を提供することにある。
【0013】
また、電源起動をかけてからソフトスタート信号が発生するまでの遅延時間を削減可能なソフトスタート回路を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するために、チャネル毎の起動信号によって電源起動のタイミングがそれぞれ決定される複数チャネルのスイッチング電源回路を備えた多チャネル電源回路装置が提供される。この多チャネル電源回路装置は、前記スイッチング電源回路の各チャネルに対して設けられ、前記スイッチング電源回路への突入電流を防ぐようにソフトスタート信号を生成するソフトスタート回路と、前記ソフトスタート回路のすべてに共通に設けられ、その発振周期の大きさに応じて前記ソフトスタート信号の生成期間を規定する基本パルスを発生する発振器とから構成される。
【0015】
このような多チャネル電源回路装置によれば、チャネルごとにスイッチング電源回路の起動タイミングの設定が可能であって、しかもソフトスタート設定端子を一端子にまとめることができるから、多チャネル電源回路装置の小型化、低コスト化が可能である。
【0016】
また、この発明では、起動信号によってスイッチング電源回路の起動タイミングを決定するための電源制御集積回路が提供される。この電源制御集積回路は、ソフトスタート設定端子と、前記ソフトスタート設定端子に接続された抵抗器の抵抗値に応じた発振周期で基本パルスを生成する発振器と、前記発振器から出力される基本パルスのパルス数を計数して複数ビットのディジタル信号を生成するカウンタ回路と、前記カウンタ回路でカウントアップされたディジタル信号に基づいて逐次に増加するアナログ信号を出力するDAコンバータと、前記DAコンバータのアナログ信号が基準三角波に対する比較信号として供給され、出力電圧が徐々に上昇するソフトスタート信号を生成する比較回路とを備えて構成されている。
【0017】
このような電源制御集積回路によれば、起動信号によりカウンタ回路における計数動作を開始する場合に、電源制御集積回路の小型化、低コスト化が可能になる。
【0018】
さらに、この発明では、スイッチング電源回路の電源起動の際にソフトスタート信号を生成するソフトスタート回路が提供される。このソフトスタート回路は、前記スイッチング電源回路の電源起動のタイミングを規定するソフトスタート設定端子と、前記ソフトスタート設定端子に接続された抵抗器の抵抗値に応じた発振周期で基本パルスを生成する発振器と、前記発振器から出力される基本パルスのパルス数を計数して複数ビットのディジタル信号を生成するカウンタ回路と、前記カウンタ回路でカウントアップされたディジタル信号に基づいて逐次に増加するアナログ信号を出力するDAコンバータと、前記DAコンバータのアナログ信号が基準三角波に対する比較信号として供給され、前記スイッチング電源回路に指令された出力電圧の大きさによらないで出力電圧を徐々に上昇させるソフトスタート信号を生成する比較回路とを備えて構成されている。
【0019】
このようなソフトスタート回路によれば、電源起動をかけてからソフトスタート信号が発生するまでの遅延時間が削減可能になる。
【0020】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
図1は、この発明の電源制御集積回路の構成を示す回路図である。
【0021】
図において、10は基本パルスPbpを生成する発振器である。この発振器10は、4チャネルのソフトスタート信号生成ブロック20に対して、共通に使用されるソフトスタート機能専用の発振器として設けられている。
【0022】
この発振器10は、ソフトスタート設定端子30に接続した抵抗Rdの抵抗値に応じた発振周期で基本パルスPbpを生成する。この基本パルスPbpは、後に説明するように発振周期Tbpの矩形パルスである。
【0023】
ソフトスタート信号生成ブロック20は、それぞれカウンタ回路21、ラッチ回路22、DAコンバータ23、比較回路24、及びオアゲート25から構成される4チャネルのソフトスタート回路CH.1〜CH.4を含んでいる。これらソフトスタート回路CH.1〜CH.4には、いずれも発振器10により生成される基本パルスPbpが共通に供給されている。なお、図1では、ソフトスタート回路CH.1のみについて全体構成を図示し、残りのソフトスタート回路CH.2〜CH.4はカウンタ回路21以外を省略している。
【0024】
ソフトスタート回路CH.1は、図4に示すようなPWM型のスイッチング電源回路に接続され、突入電流を防ぐためのソフトスタート信号SS1が生成される。同様に、ソフトスタート回路CH.2〜CH.4では、それぞれに接続されたスイッチング電源回路への突入電流を防ぐためのソフトスタート信号SS2〜SS4が生成される。
【0025】
この場合に、4チャネルのスイッチング電源回路を起動するタイミングは、それぞれのコントロール信号CNT1〜CNT4(起動信号)によって決定され、ソフトスタート信号生成ブロック20と共通に接続された発振器10が、その基本パルスPbpの発振周期によってソフトスタート信号SS1〜SS4の生成期間を規定することになる。すなわち、この電源制御集積回路は、ソフトスタート信号生成ブロック20の各ソフトスタート回路CH.1〜CH.4に入力されるそれぞれのコントロール信号CNT1〜CNT4によって、複数チャネル(ここでは、チャネルCH.1〜CH.4)のスイッチング電源回路の起動タイミングを決定できる多チャネル電源回路装置を構成するものである。
【0026】
つぎに、ソフトスタート回路CH.1を例に、電源制御集積回路の単一チャネルの構成について説明する。
カウンタ回路21は、発振器10から基本パルスPbpが入力され、そのパルス数を計数することによって、4ビットのディジタル信号S1〜S4をカウントアップするものである。コントロール信号CNT1はカウンタ回路21のリセット信号として供給され、コントロール信号CNT1が入力されてソフトスタート回路CH.1の起動がかかると、カウンタ回路21のリセットが解除されて、基本パルスPbpの計数動作が始まるように構成されている。図1に示すカウンタ回路21は、4ビット出力(S1〜S4)としているが、任意の複数ビット出力のカウンタ回路が使用できる。
【0027】
ラッチ回路22は、コントロール信号CNT1とカウンタ回路21のディジタル信号S1〜S4のうち最上位ビット信号S4がそれぞれリセット信号、データラッチ用クロックとして供給される。コントロール信号CNTが入力されてソフトスタート回路CH.1の起動がかかると、ラッチ回路22のリセットが解除される。また、最上位ビット信号S4の立ち下がりエッジ(1から0に変わるタイミング)に同期して入力“H”(論理値1)をラッチし、ソフトスタート完了信号SF1を“H”とするものである。
【0028】
図1では、最上位ビットは4ビット目のディジタル信号S4であるが、5ビット出力のカウンタ回路を使用した場合には、ディジタル信号S5に同期したソフトスタート完了信号を出力する必要がある。
【0029】
DAコンバータ23は、カウンタ回路21からディジタル信号S1〜S4が入力され、16段階に抵抗分圧されたアナログ信号Vsに変換して出力するものである。このアナログ信号Vsを16段階に抵抗分圧するために、16の抵抗R1〜R16の直列抵抗回路が用いられる。DAコンバータ23から出力されるアナログ信号Vsは、4ビットのディジタル信号S1〜S4に応じて順次1段階ずつ切り替えられ、直列抵抗回路から抵抗分圧された16(=2)段階の電圧値に対応して、逐次に上昇する電圧信号として出力される。なお、このDAコンバータ23では、ディジタル信号S1〜S4の最小値に対応するアナログ信号Vsの大きさが、電源制御集積回路の外部から各チャネルのソフトスタート回路CH.1〜CH.4に共通に供給される基準三角波Striの電圧下限値VLと等しく設定されている。
【0030】
比較回路24は、DAコンバータ23のアナログ信号Vsが基準三角波Striに対する比較信号として供給され、その比較出力Soutはオアゲート25を介してソフトスタート信号SS1として出力され、図4に示すスイッチング電源回路への指令電圧となる。
【0031】
オアゲート25は、カウンタ回路21の最上位ビットS4の立ち下がりエッジに同期したソフトスタート完了信号SF1と、比較回路24の比較出力Soutとが入力され、論理和演算するものである。このオアゲート25では、一度ソフトスタート信号SS1によりスイッチング電源回路の起動が完了した時点で、ソフトスタート信号SS1として比較回路24の比較出力Soutを禁止して、ソフトスタート回路CH.1からソフトスタート完了信号SF1を出力するようにしている。
【0032】
図2、図3は、いずれも図1の電源制御集積回路の動作を示すタイミングチャートである。図2(a)と図3(a)には、時刻t0でHレベルに切り替わるコントロール信号CNT1を示す。
【0033】
図2(b)には、カウンタ回路21の入出力信号である基本パルスSbp、及びディジタル信号S1〜S4を示す。同図(c)には、比較回路24の入出力信号であるアナログ信号Vsと基準三角波Striとを示す。
【0034】
図3(b)には、ラッチ回路22の入力信号であるディジタル信号S4を示す。同図(c)では同じアナログ信号Vsと基準三角波Striとが、ソフトスタート起動終了後にも入力している状態を示している。同図(d)には、ソフトスタート完了信号SF1を示し、同図(e)には、ソフトスタート信号SS1を示す。
【0035】
図2(b)に示す基本パルスSbpは、4チャネルのソフトスタート回路CH.1〜CH.4それぞれのカウンタ回路21に入力される。コントロール信号CNT1はカウンタ回路21のリセット信号になっているので、起動がかかるとカウンタ回路21のリセット状態が解除される。したがって、計数動作が始まって、DAコンバータ23にディジタル信号S1〜S4が出力される。カウンタ回路21では、基本パルスSbpの入力にともなって二進数で力ウントを続けてゆく。この4ビット出力がDAコンバータ23に入力することによって、図2(c)に示すように、4ビットの二進数に応じて順次1段階ずつ抵抗分圧の電圧を切り替えたアナログ信号Vsの電圧が、DAコンバータ23から比較回路24に次第に上昇しながら出力される。ここでは、アナログ信号Vsの初期状態電圧が基準三角波Striの電圧下限値VLに等しく設定されているので、コントロール信号CNT1による起動後ソフトスタート信号SS1が発生するまでの遅延時間は、従来の図6に示したものと比べて、大幅に削減されている。
【0036】
図3(e)には、アナログ信号Vsが比較回路24に入力され、基準三角波Striと比較されたときに出力されるソフトスタート信号SS1を示す。このソフトスタート信号SS1は、時間とともに徐々にスイッチング幅が広がって、時刻t2以降ではハイレベルH側へ固定される。
【0037】
なお、カウンタ回路21が最上位ビットまでカウントを終えても基本パルスSbpは供給されつづけるために、カウンタ回路21では計数値が最初に戻って計数を繰り返すことになる。ここでは、DAコンバータ23のアナログ信号Vsを基準三角波Striと比較回路24で繰り返し比較している。そこで、カウンタ回路21の最上位ビット信号S4の立ち下がりエッジをラッチ回路22でラッチすることにより、図3(d)に示すようなソフトスタート起動完了信号SF1を生成して、一度ソフトスタートの起動が完了した時点でソフトスタート信号SS1をH側へ固定している。
【0038】
以上の電源制御集積回路では、4チャネルでソフトスタートが必要な場合について説明したが、外付け部品としてはチャネル数にかかわらずソフトスタート設定端子30に接続する抵抗Rdのみで、ソフトスタート信号生成ブロック20にソフトスタート回路を必要なチャネル数だけ配置することが可能である。
【0039】
また、カウンタ回路21ではビット数を任意に選ぶことができ、一般にnビットとした場合に設定可能な抵抗分圧は2段階である。
さらに、ソフトスタート回路へコントロール信号を投入する時刻t0から、ソフトスター卜起動完了t2までの時間は、Tbp×2のように計算できる。DAコンバータ23では、1段階あたりの移行時間はTbpであって、1段階あたりのスイッチングパルスのオンデューティは、VDA/(2×ΔVosc)のように計
算される。なお、ΔVDAはDAコンバータ23の抵抗分圧点の最大値と最小値の差電圧、ΔVoscは基準三角波Striの振幅電圧である。
【0040】
【発明の効果】
以上に説明したように、この発明の多チャネル電源回路装置によれば、出力チャネルごとの起動タイミングの設定が可能であって、かつソフトスタート設定端子を一端子にまとめることができる。その結果、出力チャネルが増加すればするほど、電源回路の小型化、低コストの効果があらわれるという利点がある。
【0041】
また、この発明のソフトスタート回路によれば、電源起動をかけてからソフトスタート信号が発生するまでの遅延時間をほぼ零にできるなど、大幅に遅延時間の削減が可能になるから、ソフトスタート回路におけるタイミング設定が容易になり、起動時間の短縮が実現できる。
【0042】
また、この発明の電源制御集積回路によれば、ソフトスタートの起動時間を設定するための電子部品として、従来のコンデンサを止めて抵抗を使用することにしたから、部品単価が安くなり、製品コストが低減できるメリットがある。さらに、抵抗を使用することによってコンデンサに比べ細かい刻みで時定数の設定ができるから、定数調整も容易になり、設計の自由度が高まる利点がある。
【図面の簡単な説明】
【図1】この発明の電源制御集積回路の構成を示す回路図である。
【図2】図1の電源制御集積回路の動作を示すタイミング図である。
【図3】図1の電源制御集積回路の動作を示すタイミング図である。
【図4】PWM型のスイッチング電源回路の一例を示す回路構成図である。
【図5】従来のソフトスタート用のIC回路を示すブロック図である。
【図6】図5のソフトスタート用のIC回路の動作信号を示すタイミング図である。
【符号の説明】
10 発振器
20 ソフトスタート信号生成ブロック
CH.1〜CH.4 ソフトスタート回路
21 カウンタ回路
22 ラッチ回路
23 DAコンバータ
24 比較回路
25 オアゲート
30 ソフトスタート設定端子
Rd 抵抗
CNT1〜CNT4 コントロール信号
S1〜S4 ディジタル信号
Sout  比較出力
SS1〜SS4 ソフトスタート信号
Pbp 基本パルス
Vs アナログ信号
Stri  基準三角波
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a soft start circuit for generating a soft start signal for preventing a rush current to a switching power supply circuit, a power supply control integrated circuit for controlling a start timing of the switching power supply circuit by a start signal, and switching of a plurality of channels. The present invention relates to a multi-channel power supply circuit device in which the start timing of a power supply circuit is determined by each start signal.
[0002]
[Prior art]
FIG. 4 is a circuit diagram showing an example of a PWM type switching power supply circuit, and shows a circuit configuration for one channel.
[0003]
In this switching power supply circuit, a series circuit of an inductor L and a switching transistor M is arranged between the DC input voltage Vin and the ground, and an anode of the diode D is connected to a connection point between the inductor L and the switching transistor M. The cathode of the diode D is connected to an output terminal to which a load (not shown) is connected, and is grounded via an output capacitor C, thereby constituting a DC / DC converter for supplying an output voltage Vout to the load.
[0004]
FIG. 5 is a block diagram showing a conventional soft start IC circuit.
The IC circuit for controlling the switching power supply circuit includes a charging block 1 for charging the capacitor C1 by the current source I, and a circuit block 2 for comparing the charging voltage Va of the capacitor C1 with the reference triangular wave Str. The circuit block 2 constitutes a soft-start circuit that gradually widens the on-duty of the switching transistor M immediately after startup. In this soft start circuit, the comparator 3 generates a gradually widening switching pulse to gradually increase (soft start) the output voltage.
[0005]
In the switching power supply circuit, the soft start circuit in FIG. 5 is a circuit that gradually widens the pulse signal width for switching in order to prevent an inrush current generated in the power supply circuit when the power supply is started. The soft start signal is generally generated by comparing the charging voltage to the capacitor C1 with the reference triangular wave Str by the comparator 3.
[0006]
Note that, in general, a circuit configuration in which charging is performed by a resistor instead of the current source I of the charging block 1 may be employed.
When there are a plurality of output channels, the charging block 1 and the circuit block 2 in FIG. 5 are required for the number of output channels in order to make the start timing of each output channel different. The external capacitor C1 used in that case generally has a size of several nF to several μF, and a capacitor of about several pF that can be built in an IC circuit cannot be enough. Therefore, a plurality of capacitors are used as external components in the IC circuit. Then, the timing of starting the power supply for each output channel is controlled by using the switch of the Nch MOSFET Q, and is determined by the charging start time of the capacitor C1.
[0007]
FIG. 6 is a timing chart showing operation signals of the soft start circuit shown in FIG.
6, a soft start signal SS1 output as a square wave from a comparator 3 is supplied as a control signal CT to a switching transistor M of a DC / DC converter in a switching power supply circuit. To the charging block 1, a feedback signal based on a difference between the output voltage of the DC / DC converter and its reference value is provided from an error amplifier or the like, and a control signal (duty signal) CT suitable for the DC / DC converter is correspondingly provided. Is output. By providing such a duty signal to the switching transistor M to perform on / off control, the output voltage Vout of the DC / DC converter can be regulated to a predetermined voltage value.
[0008]
With only a normal PWM type switching power supply circuit without a soft start circuit, since the output voltage is insufficient immediately after the power supply is started at time t0, a signal of the maximum duty is supplied to the switching power supply circuit. However, since the output capacitor C is not charged immediately after the power is turned on, the output current is apparently substantially equivalent to the short-circuit state, and the current flowing through the inductor L is infinitely large. Therefore, a large current flows through the inductor L until the output voltage reaches a specified value, which may lead to destruction of the inductor L and the switching transistor M. Therefore, by gradually increasing the ON width by the soft start circuit, and gradually increasing the current flowing through the inductor L, the output capacitor C is also gradually charged, and can reach a specified output voltage. The time (from time t0 to t1) until the capacitor charging voltage Va reaches the voltage lower limit VL of the reference triangular wave Str is the delay period of the soft start signal.
[0009]
Now, in a switching power supply circuit having a plurality of output channels, when the startup timings of the output channels are different and a soft start circuit cannot be shared, a soft start circuit corresponding to each output channel is required. Therefore, in order to provide the capacitor C1 outside the charging block 1 and the circuit block 2 of the IC circuit, the soft start setting terminals 4 for connecting the capacitors C1 by the number of output channels are required.
[0010]
[Problems to be solved by the invention]
As described above, in a large-scale power supply circuit device, the number of output channels increases, and not only the number of soft start setting terminals of the IC circuit shown in FIG. 5 increases, but also the number of components such as capacitors increases. Therefore, in the conventional multi-channel power supply circuit device, there is a limit in reducing the size and cost of the power supply IC circuit and the power supply circuit device itself.
[0011]
Further, in the case where the soft start circuit generates a soft start signal by passing the capacitor charging voltage Va and the reference triangular wave Str through the comparator 3, the soft start circuit performs a soft operation until the capacitor charging voltage Va reaches the voltage lower limit value VL of the reference triangular wave Str. No start signal is generated. Therefore, there is also a problem that a predetermined delay period occurs after the start of the specific power supply channel, and the delay period becomes almost the same or longer than the actual soft start signal generation period.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a small-sized and low-cost power supply control integrated circuit and a multi-channel power supply circuit by integrating a soft start setting terminal into one terminal while ensuring that start timing can be set for each output channel. It is to provide a device.
[0013]
Another object of the present invention is to provide a soft start circuit capable of reducing a delay time from the start of power supply to the generation of a soft start signal.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, there is provided a multi-channel power supply circuit device provided with a switching power supply circuit of a plurality of channels whose power-on timing is determined by a start signal for each channel. This multi-channel power supply circuit device is provided for each channel of the switching power supply circuit, and generates a soft start signal so as to prevent an inrush current to the switching power supply circuit. And an oscillator that generates a basic pulse that defines a period for generating the soft start signal in accordance with the size of the oscillation cycle.
[0015]
According to such a multi-channel power supply circuit device, the start timing of the switching power supply circuit can be set for each channel, and the soft start setting terminal can be integrated into one terminal. It is possible to reduce the size and cost.
[0016]
Further, according to the present invention, there is provided a power supply control integrated circuit for determining a start timing of a switching power supply circuit by a start signal. The power supply control integrated circuit includes a soft start setting terminal, an oscillator that generates a basic pulse at an oscillation cycle corresponding to a resistance value of a resistor connected to the soft start setting terminal, and a basic pulse output from the oscillator. A counter circuit that counts the number of pulses to generate a digital signal of a plurality of bits, a DA converter that outputs a sequentially increasing analog signal based on the digital signal counted up by the counter circuit, and an analog signal of the DA converter Is supplied as a comparison signal for the reference triangular wave, and a comparison circuit that generates a soft start signal whose output voltage gradually increases.
[0017]
According to such a power supply control integrated circuit, when the counting operation in the counter circuit is started by the start signal, the power supply control integrated circuit can be reduced in size and cost.
[0018]
Further, according to the present invention, there is provided a soft start circuit for generating a soft start signal when a power supply of a switching power supply circuit is started. The soft start circuit includes a soft start setting terminal that defines a power-on timing of the switching power supply circuit, and an oscillator that generates a basic pulse with an oscillation cycle according to a resistance value of a resistor connected to the soft start setting terminal. A counter circuit that counts the number of basic pulses output from the oscillator to generate a digital signal of a plurality of bits, and outputs an analog signal that sequentially increases based on the digital signal counted up by the counter circuit. And a soft start signal for gradually increasing the output voltage regardless of the magnitude of the output voltage commanded to the switching power supply circuit. And a comparing circuit to be used.
[0019]
According to such a soft start circuit, it is possible to reduce the delay time from when the power is turned on to when the soft start signal is generated.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration of a power supply control integrated circuit of the present invention.
[0021]
In the figure, reference numeral 10 denotes an oscillator for generating a basic pulse Pbp. The oscillator 10 is provided as an oscillator dedicated to the soft start function commonly used for the soft start signal generation block 20 of four channels.
[0022]
The oscillator 10 generates a basic pulse Pbp at an oscillation cycle corresponding to the resistance value of the resistor Rd connected to the soft start setting terminal 30. The basic pulse Pbp is a rectangular pulse having an oscillation period Tbp, as described later.
[0023]
The soft start signal generation block 20 includes a four-channel soft start circuit CH. 4 including a counter circuit 21, a latch circuit 22, a DA converter 23, a comparison circuit 24, and an OR gate 25. 1 to CH. 4 is included. These soft start circuits CH. 1 to CH. 4 is commonly supplied with a basic pulse Pbp generated by the oscillator 10. In FIG. 1, the soft start circuit CH. 1 is shown, and the remaining soft start circuit CH. 2-CH. 4 omits the components other than the counter circuit 21.
[0024]
The soft start circuit CH. 1 is connected to a PWM type switching power supply circuit as shown in FIG. 4, and generates a soft start signal SS1 for preventing an inrush current. Similarly, the soft start circuit CH. 2-CH. In step 4, soft start signals SS2 to SS4 for preventing inrush current to the switching power supply circuit connected to each of them are generated.
[0025]
In this case, the timing for starting the four-channel switching power supply circuit is determined by the respective control signals CNT1 to CNT4 (starting signal), and the oscillator 10 commonly connected to the soft start signal generation block 20 uses the basic pulse The generation period of the soft start signals SS1 to SS4 is defined by the oscillation cycle of Pbp. That is, the power supply control integrated circuit includes the soft start circuits CH. 1 to CH. 4 constitutes a multi-channel power supply circuit device that can determine the activation timing of the switching power supply circuit of a plurality of channels (here, channels CH.1 to CH.4) by the respective control signals CNT1 to CNT4. .
[0026]
Next, the soft start circuit CH. The configuration of a single channel of the power supply control integrated circuit will be described by taking 1 as an example.
The counter circuit 21 receives the basic pulse Pbp from the oscillator 10 and counts up the number of pulses to count up the 4-bit digital signals S1 to S4. The control signal CNT1 is supplied as a reset signal of the counter circuit 21, and the control signal CNT1 is input to the soft start circuit CH. When 1 is activated, the reset of the counter circuit 21 is released, and the counting operation of the basic pulse Pbp is started. Although the counter circuit 21 shown in FIG. 1 has a 4-bit output (S1 to S4), an arbitrary multi-bit output counter circuit can be used.
[0027]
The latch circuit 22 is supplied with the control signal CNT1 and the most significant bit signal S4 of the digital signals S1 to S4 of the counter circuit 21 as a reset signal and a data latch clock, respectively. The control signal CNT is input and the soft start circuit CH. When the activation of 1 starts, the reset of the latch circuit 22 is released. In addition, the input “H” (logical value 1) is latched in synchronization with the falling edge (timing of changing from 1 to 0) of the most significant bit signal S4, and the soft start completion signal SF1 is set to “H”. .
[0028]
In FIG. 1, the most significant bit is the fourth digital signal S4. However, when a 5-bit output counter circuit is used, it is necessary to output a soft start completion signal synchronized with the digital signal S5.
[0029]
The DA converter 23 receives the digital signals S1 to S4 from the counter circuit 21, converts the digital signals S1 to S4 into an analog signal Vs which has been resistance-divided in 16 stages, and outputs the analog signal Vs. In order to divide the analog signal Vs by 16 steps, a series resistor circuit of 16 resistors R1 to R16 is used. The analog signal Vs output from the DA converter 23 is sequentially switched one step at a time in accordance with the 4-bit digital signals S1 to S4, and is converted into a voltage value of 16 (= 2 4 ) steps divided by the resistance from the series resistor circuit. Correspondingly, it is output as a voltage signal that rises sequentially. In the DA converter 23, the magnitude of the analog signal Vs corresponding to the minimum value of the digital signals S1 to S4 is determined by the soft start circuit CH. 1 to CH. 4 is set to be equal to the voltage lower limit value VL of the reference triangular wave Stri supplied commonly.
[0030]
The comparison circuit 24 is supplied with the analog signal Vs of the DA converter 23 as a comparison signal for the reference triangular wave Stri, and outputs the comparison output Sout as a soft start signal SS1 via the OR gate 25. It becomes the command voltage.
[0031]
The OR gate 25 receives the soft start completion signal SF1 synchronized with the falling edge of the most significant bit S4 of the counter circuit 21 and the comparison output Sout of the comparison circuit 24, and performs a logical sum operation. In the OR gate 25, once the activation of the switching power supply circuit is completed by the soft start signal SS1, the comparison output Sout of the comparison circuit 24 is inhibited as the soft start signal SS1, and the soft start circuit CH. 1 outputs a soft start completion signal SF1.
[0032]
2 and 3 are timing charts showing the operation of the power supply control integrated circuit of FIG. FIGS. 2A and 3A show the control signal CNT1 that switches to the H level at time t0.
[0033]
FIG. 2B shows a basic pulse Sbp, which is an input / output signal of the counter circuit 21, and digital signals S1 to S4. FIG. 3C shows an analog signal Vs, which is an input / output signal of the comparison circuit 24, and a reference triangular wave Stri.
[0034]
FIG. 3B shows a digital signal S4 which is an input signal of the latch circuit 22. FIG. 7C shows a state in which the same analog signal Vs and the reference triangular wave Str are input after the end of the soft start. FIG. 2D shows the soft start completion signal SF1, and FIG. 2E shows the soft start signal SS1.
[0035]
The basic pulse Sbp shown in FIG. 2B is a soft start circuit CH. 1 to CH. 4 are input to the respective counter circuits 21. Since the control signal CNT1 is a reset signal of the counter circuit 21, the reset state of the counter circuit 21 is released when the activation is started. Therefore, the counting operation starts, and the digital signals S1 to S4 are output to the DA converter 23. The counter circuit 21 continues the power counting in binary with the input of the basic pulse Sbp. When the 4-bit output is input to the DA converter 23, as shown in FIG. 2C, the voltage of the analog signal Vs obtained by sequentially switching the voltage of the resistance division step by step according to the 4-bit binary number is changed. Are output from the DA converter 23 to the comparison circuit 24 while gradually rising. Here, since the initial state voltage of the analog signal Vs is set to be equal to the voltage lower limit value VL of the reference triangular wave Str, the delay time from the start of the control signal CNT1 to the generation of the soft start signal SS1 is the same as the conventional delay time shown in FIG. It is greatly reduced compared to the one shown in the above.
[0036]
FIG. 3E shows a soft start signal SS1 output when the analog signal Vs is input to the comparison circuit 24 and compared with the reference triangular wave Str. The switching width of the soft start signal SS1 gradually increases with time, and is fixed to the high level H after time t2.
[0037]
Note that, even if the counter circuit 21 finishes counting up to the most significant bit, the basic pulse Sbp continues to be supplied, so that the counter circuit 21 returns the count value to the beginning and repeats counting. Here, the comparison circuit 24 repeatedly compares the analog signal Vs of the DA converter 23 with the reference triangular wave Stri. Therefore, the falling edge of the most significant bit signal S4 of the counter circuit 21 is latched by the latch circuit 22 to generate a soft start activation completion signal SF1 as shown in FIG. Is completed, the soft start signal SS1 is fixed to the H side.
[0038]
In the above-described power supply control integrated circuit, the case where soft start is required for four channels has been described. However, as external components, only the resistor Rd connected to the soft start setting terminal 30 is used regardless of the number of channels, and the soft start signal generation block It is possible to arrange as many soft start circuits as necessary in the number of channels 20.
[0039]
Further, the number of bits can be arbitrarily selected in the counter circuit 21. In general, when the number of bits is n, the resistance voltage which can be set is 2 n steps.
Further, the time from the time t0 when the control signal is applied to the soft start circuit to the completion t2 of the soft start activation can be calculated as Tbp × 2n . In the DA converter 23, the transition time per stage is Tbp, and the on-duty of the switching pulse per stage is calculated as VDA / (2 n × ΔVosc). Here, ΔVDA is the difference voltage between the maximum value and the minimum value of the resistance voltage dividing point of the DA converter 23, and ΔVosc is the amplitude voltage of the reference triangular wave Stri.
[0040]
【The invention's effect】
As described above, according to the multi-channel power supply circuit device of the present invention, the start timing can be set for each output channel, and the soft start setting terminals can be integrated into one terminal. As a result, there is an advantage that as the number of output channels increases, the effects of reducing the size and cost of the power supply circuit appear.
[0041]
Further, according to the soft start circuit of the present invention, the delay time from when the power is turned on to when the soft start signal is generated can be reduced to substantially zero. , The timing can be easily set, and the start-up time can be reduced.
[0042]
Further, according to the power supply control integrated circuit of the present invention, the conventional capacitor is stopped and a resistor is used as an electronic component for setting the start time of the soft start. There is an advantage that can be reduced. Furthermore, since the time constant can be set in finer increments than the capacitor by using the resistor, there is an advantage that the adjustment of the constant becomes easy and the degree of freedom in design is increased.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a power supply control integrated circuit of the present invention.
FIG. 2 is a timing chart showing an operation of the power supply control integrated circuit of FIG. 1;
FIG. 3 is a timing chart showing an operation of the power supply control integrated circuit of FIG. 1;
FIG. 4 is a circuit diagram illustrating an example of a PWM switching power supply circuit.
FIG. 5 is a block diagram showing a conventional soft start IC circuit.
FIG. 6 is a timing chart showing operation signals of the IC circuit for soft start of FIG. 5;
[Explanation of symbols]
10 Oscillator 20 Soft start signal generation block CH. 1 to CH. 4 Soft start circuit 21 Counter circuit 22 Latch circuit 23 DA converter 24 Comparison circuit 25 OR gate 30 Soft start setting terminal Rd Resistance CNT1 to CNT4 Control signal S1 to S4 Digital signal Sout Comparison output SS1 to SS4 Soft start signal Pbp Basic pulse Vs Analog signal Stri reference triangle wave

Claims (7)

複数チャネルのスイッチング電源回路の起動タイミングがそれぞれの起動信号によって決定される多チャネル電源回路装置において、
前記スイッチング電源回路の各チャネルに対して設けられ、前記スイッチング電源回路への突入電流を防ぐためのソフトスタート信号を生成するソフトスタート回路と、
前記ソフトスタート回路のすべてに共通に設けられ、その発振周期の大きさに応じて前記ソフトスタート信号の生成期間を規定する基本パルスを発生する発振器と、
を備えたことを特徴とする多チャネル電源回路装置。
In a multi-channel power supply circuit device in which the start timings of the switching power supply circuits of a plurality of channels are determined by respective start signals,
A soft start circuit that is provided for each channel of the switching power supply circuit and generates a soft start signal for preventing an inrush current to the switching power supply circuit;
An oscillator that is provided in common to all of the soft start circuits and generates a basic pulse that defines a generation period of the soft start signal according to the size of the oscillation cycle;
A multi-channel power supply circuit device comprising:
前記ソフトスタート回路は、
前記発振器から出力される基本パルスを計数し、複数ビットのディジタル信号をカウントアップするカウンタ回路と、
前記カウンタ回路でカウントアップされたディジタル信号に基づいて、逐次に増加するアナログ信号を出力するDAコンバータと、
前記DAコンバータのアナログ信号が基準三角波に対する比較信号として供給され、徐々に上昇する比較出力によってソフトスタート信号を生成する比較回路と、
を備えたことを特徴とする請求項1記載の多チャネル電源回路装置。
The soft start circuit,
A counter circuit that counts basic pulses output from the oscillator and counts up a digital signal of a plurality of bits,
A DA converter that outputs a sequentially increasing analog signal based on the digital signal counted up by the counter circuit;
A comparison circuit that supplies an analog signal of the DA converter as a comparison signal with respect to a reference triangular wave and generates a soft start signal by a gradually increasing comparison output;
The multi-channel power supply circuit device according to claim 1, further comprising:
スイッチング電源回路の起動タイミングを起動信号によって制御するようにした電源制御集積回路において、
抵抗器を接続するためのソフトスタート設定端子と、
前記ソフトスタート設定端子に接続された抵抗器の抵抗値に応じて、所定の発振周期で基本パルスを生成する発振器と、
前記発振器から出力される基本パルスを計数し、複数ビットのディジタル信号を生成するカウンタ回路と、
前記カウンタ回路でカウントアップされたディジタル信号に基づいて、逐次に増加するアナログ信号を出力するDAコンバータと、
前記DAコンバータのアナログ信号が基準三角波に対する比較信号として供給され、徐々に上昇する比較出力によってソフトスタート信号を生成する比較回路と、
を備え、前記起動信号により前記カウンタ回路の計数動作を開始するようにしたことを特徴とする電源制御集積回路。
In a power supply control integrated circuit configured to control a start-up timing of a switching power supply circuit by a start signal,
A soft start setting terminal for connecting a resistor,
An oscillator that generates a basic pulse at a predetermined oscillation cycle according to a resistance value of a resistor connected to the soft start setting terminal;
A counter circuit that counts basic pulses output from the oscillator and generates a digital signal of a plurality of bits,
A DA converter that outputs a sequentially increasing analog signal based on the digital signal counted up by the counter circuit;
A comparison circuit that supplies an analog signal of the DA converter as a comparison signal with respect to a reference triangular wave and generates a soft start signal by a gradually increasing comparison output;
Wherein the counting operation of the counter circuit is started by the start signal.
複数チャネルのスイッチング電源回路を制御する電源制御集積回路であって、
前記発振器により生成される共通の基本パルスに対して、前記カウンタ回路、前記DAコンバータ、及び前記比較回路からなる複数のソフトスタート信号生成ブロックを構成し、
前記ソフトスタート信号生成ブロックから出力されるソフトスタート信号により、複数チャネルのスイッチング電源回路の起動タイミングをそれぞれ決定するようにしたことを特徴とする請求項3記載の電源制御集積回路。
A power supply control integrated circuit for controlling a switching power supply circuit of a plurality of channels,
For a common basic pulse generated by the oscillator, the counter circuit, the DA converter, and a plurality of soft start signal generation block composed of the comparison circuit,
4. The power supply control integrated circuit according to claim 3, wherein the activation timings of the switching power supply circuits of a plurality of channels are respectively determined by a soft start signal output from the soft start signal generation block.
前記起動信号によって前記カウンタ回路のディジタル信号のうち最上位ビットが1から0に変わるタイミングでデータ1をラッチするラッチ回路と、
前記ラッチ回路の出力と前記比較回路の比較出力との間で論理和演算することによって前記ソフトスタート信号を出力するゲート回路と、
を備えたことを特徴とする請求項3記載の電源制御集積回路。
A latch circuit for latching data 1 at a timing when the most significant bit of the digital signal of the counter circuit changes from 1 to 0 by the start signal;
A gate circuit that outputs the soft start signal by performing a logical sum operation between an output of the latch circuit and a comparison output of the comparison circuit;
The power supply control integrated circuit according to claim 3, further comprising:
スイッチング電源回路への突入電流を防ぐためのソフトスタート信号を生成するソフトスタート回路において、
前記スイッチング電源回路の起動タイミングを規定する抵抗器が接続されるソフトスタート設定端子と、
前記ソフトスタート設定端子に接続された抵抗器の抵抗値に応じた発振周期で基本パルスを生成する発振器と、
前記発振器から出力される基本パルスを計数し、複数ビットのディジタル信号を生成するカウンタ回路と、
前記カウンタ回路でカウントアップされたディジタル信号に基づいて、逐次に増加するアナログ信号を出力するDAコンバータと、
前記DAコンバータのアナログ信号が基準三角波に対する比較信号として供給され、前記スイッチング電源回路への指令電圧の大きさにかかわらず徐々に上昇する比較出力によってソフトスタート信号を生成する比較回路と、
を備えたことを特徴とするソフトスタート回路。
In a soft start circuit that generates a soft start signal to prevent inrush current to the switching power supply circuit,
A soft start setting terminal to which a resistor that defines a start timing of the switching power supply circuit is connected;
An oscillator that generates a basic pulse with an oscillation cycle according to a resistance value of a resistor connected to the soft start setting terminal;
A counter circuit that counts basic pulses output from the oscillator and generates a digital signal of a plurality of bits,
A DA converter that outputs a sequentially increasing analog signal based on the digital signal counted up by the counter circuit;
A comparison circuit that supplies the analog signal of the DA converter as a comparison signal with respect to a reference triangular wave, and generates a soft start signal by a comparison output that gradually increases regardless of the magnitude of a command voltage to the switching power supply circuit;
A soft start circuit comprising:
前記DAコンバータでは、ディジタル信号の最小値に対応するアナログ信号の大きさが、前記基準三角波の電圧下限値と等しく設定され、前記カウンタ回路の計数開始直後から前記ソフトスタート信号を生成するようにしたことを特徴とする請求項6記載のソフトスタート回路。In the DA converter, the magnitude of the analog signal corresponding to the minimum value of the digital signal is set equal to the lower limit value of the voltage of the reference triangular wave, and the soft start signal is generated immediately after the counter circuit starts counting. 7. The soft start circuit according to claim 6, wherein:
JP2002178566A 2002-06-19 2002-06-19 Power supply control circuit, multi-channel power supply circuit device, and soft start circuit Expired - Fee Related JP4026422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002178566A JP4026422B2 (en) 2002-06-19 2002-06-19 Power supply control circuit, multi-channel power supply circuit device, and soft start circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002178566A JP4026422B2 (en) 2002-06-19 2002-06-19 Power supply control circuit, multi-channel power supply circuit device, and soft start circuit

Publications (2)

Publication Number Publication Date
JP2004023948A true JP2004023948A (en) 2004-01-22
JP4026422B2 JP4026422B2 (en) 2007-12-26

Family

ID=31176254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002178566A Expired - Fee Related JP4026422B2 (en) 2002-06-19 2002-06-19 Power supply control circuit, multi-channel power supply circuit device, and soft start circuit

Country Status (1)

Country Link
JP (1) JP4026422B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007014142A (en) * 2005-06-30 2007-01-18 Canon Inc Power control device and imaging apparatus
JP2010028951A (en) * 2008-07-17 2010-02-04 Ricoh Co Ltd Switching power supply circuit
US7675279B2 (en) 2004-12-21 2010-03-09 Rohm Co., Ltd. Switching regulator soft start circuitry using a D/A converter
US7714557B2 (en) 2007-03-27 2010-05-11 Fujitsu Microelectronics Limited DC-DC converter, power supply system, and power supply method
JP2010117834A (en) * 2008-11-12 2010-05-27 Nec Computertechno Ltd Power supply start-up time control unit, information processor, power supply start-up time control method and power supply start-up time control program
US7839376B2 (en) 2005-06-15 2010-11-23 Samsung Electro-Mechanics Co., Ltd. Time control circuit for backlight inverter
JP2013240157A (en) * 2012-05-14 2013-11-28 Rohm Co Ltd Power supply device, on-vehicle apparatus, and vehicle
WO2015063869A1 (en) * 2013-10-29 2015-05-07 三菱電機株式会社 Dc power supply device and refrigeration cycle device
US9058050B2 (en) 2012-04-06 2015-06-16 Samsung Electronics Co., Ltd. Clock-based soft-start circuit and power management integrated circuit device
CN106257810A (en) * 2015-06-22 2016-12-28 晶宏半导体股份有限公司 Boost converter for reducing injection current and driving method thereof
US9628003B2 (en) 2013-10-18 2017-04-18 Mitsubishi Electric Corporation Direct current power supply device, motor driving device, air conditioner, and refrigerator
US9692289B2 (en) 2013-06-25 2017-06-27 Mitsubishi Electric Corporation DC power-supply device and refrigeration-cycle application device including the same
US9755508B2 (en) 2014-02-26 2017-09-05 Fuji Electric Co., Ltd. Startup circuit and power supply circuit
US9960703B2 (en) 2013-09-06 2018-05-01 Mitsubishi Electric Corporation DC power-supply device and refrigeration-cycle application device including the same
WO2024053241A1 (en) * 2022-09-08 2024-03-14 ローム株式会社 Dc/dc converter and semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102939704B (en) 2010-06-10 2015-08-12 株式会社村田制作所 ON-OFF control circuit and switching power unit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203387A (en) * 1989-01-31 1990-08-13 Sharp Corp Driving method for display device
JPH08205402A (en) * 1995-01-18 1996-08-09 Canon Inc Image forming apparatus
JPH10164825A (en) * 1996-11-27 1998-06-19 Texas Instr Japan Ltd Power supply driving device
JP3054809U (en) * 1998-06-09 1998-12-18 アルインコ株式会社 Switching power supply
JP2002078326A (en) * 2000-08-29 2002-03-15 Fuji Electric Co Ltd Pwm control circuit for dc-dc converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203387A (en) * 1989-01-31 1990-08-13 Sharp Corp Driving method for display device
JPH08205402A (en) * 1995-01-18 1996-08-09 Canon Inc Image forming apparatus
JPH10164825A (en) * 1996-11-27 1998-06-19 Texas Instr Japan Ltd Power supply driving device
JP3054809U (en) * 1998-06-09 1998-12-18 アルインコ株式会社 Switching power supply
JP2002078326A (en) * 2000-08-29 2002-03-15 Fuji Electric Co Ltd Pwm control circuit for dc-dc converter

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675279B2 (en) 2004-12-21 2010-03-09 Rohm Co., Ltd. Switching regulator soft start circuitry using a D/A converter
US7839376B2 (en) 2005-06-15 2010-11-23 Samsung Electro-Mechanics Co., Ltd. Time control circuit for backlight inverter
JP2007014142A (en) * 2005-06-30 2007-01-18 Canon Inc Power control device and imaging apparatus
US7714557B2 (en) 2007-03-27 2010-05-11 Fujitsu Microelectronics Limited DC-DC converter, power supply system, and power supply method
JP2010028951A (en) * 2008-07-17 2010-02-04 Ricoh Co Ltd Switching power supply circuit
JP2010117834A (en) * 2008-11-12 2010-05-27 Nec Computertechno Ltd Power supply start-up time control unit, information processor, power supply start-up time control method and power supply start-up time control program
US9058050B2 (en) 2012-04-06 2015-06-16 Samsung Electronics Co., Ltd. Clock-based soft-start circuit and power management integrated circuit device
JP2013240157A (en) * 2012-05-14 2013-11-28 Rohm Co Ltd Power supply device, on-vehicle apparatus, and vehicle
US9692289B2 (en) 2013-06-25 2017-06-27 Mitsubishi Electric Corporation DC power-supply device and refrigeration-cycle application device including the same
US9960703B2 (en) 2013-09-06 2018-05-01 Mitsubishi Electric Corporation DC power-supply device and refrigeration-cycle application device including the same
US9628003B2 (en) 2013-10-18 2017-04-18 Mitsubishi Electric Corporation Direct current power supply device, motor driving device, air conditioner, and refrigerator
US9816737B2 (en) 2013-10-29 2017-11-14 Mitsubishi Electric Corporation DC power-supply device and refrigeration cycle device
JPWO2015063869A1 (en) * 2013-10-29 2017-03-09 三菱電機株式会社 DC power supply and refrigeration cycle equipment
CN105684290A (en) * 2013-10-29 2016-06-15 三菱电机株式会社 Dc power supply device and refrigeration cycle device
KR101811153B1 (en) * 2013-10-29 2018-01-25 미쓰비시덴키 가부시키가이샤 Dc power supply device and refrigeration cycle device
WO2015063869A1 (en) * 2013-10-29 2015-05-07 三菱電機株式会社 Dc power supply device and refrigeration cycle device
US9755508B2 (en) 2014-02-26 2017-09-05 Fuji Electric Co., Ltd. Startup circuit and power supply circuit
CN106257810A (en) * 2015-06-22 2016-12-28 晶宏半导体股份有限公司 Boost converter for reducing injection current and driving method thereof
CN106257810B (en) * 2015-06-22 2018-06-26 晶宏半导体股份有限公司 Boost converter for reducing injection current and driving method thereof
WO2024053241A1 (en) * 2022-09-08 2024-03-14 ローム株式会社 Dc/dc converter and semiconductor device

Also Published As

Publication number Publication date
JP4026422B2 (en) 2007-12-26

Similar Documents

Publication Publication Date Title
JP4409673B2 (en) Circuit and method for controlling timing and slope compensation in a switching regulator
JP4026422B2 (en) Power supply control circuit, multi-channel power supply circuit device, and soft start circuit
CN101356718B (en) Comparator type DC-DC converter
US7446517B2 (en) Power supply controller and method therefor
US7327124B2 (en) Control apparatus and method for a boost-inverting converter
US7952894B2 (en) Synchronous rectifier control device and a forward synchronous rectifier circuit
US6316926B1 (en) Switching control circuit
US20080089101A1 (en) Multi-phase converter with improved current sharing
US7402988B2 (en) Switching regulator
US7990123B2 (en) DCDC converter with soft-startup and soft-transition for adjustable output voltage
KR20090038929A (en) Multi-output power supply device
JP5366032B2 (en) Ramp signal generation circuit and ramp signal adjustment circuit
KR20020028844A (en) Dc/dc converter
US20060139074A1 (en) Charge pump DC / DC converter
JP4853003B2 (en) Soft start circuit and switching power supply using the same
US8922181B2 (en) Power control circuit performing soft start operation. power supply device, and electronic device
JP5366029B2 (en) Power supply device and light emitting element driving device
JP2004104645A (en) Triangular wave generating device, pulse width modulation signal generating device and external synchronization/internal synchronization/asynchronization switching device
JP2018113811A (en) Switching power source apparatus
US7157943B2 (en) Frequency selection of switch mode power converters via softstart voltage level
TW201943192A (en) Voltage converting apparatus
JP2004173386A (en) Control circuit, dc-dc converter and electronic apparatus
JP5585628B2 (en) Power supply device and light emitting element driving device
CN218183249U (en) Voltage conversion circuit
CN213305259U (en) Control circuit, multiphase converter device and multiphase converter circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4026422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees