JP2010114711A - Power-amplifying device - Google Patents

Power-amplifying device Download PDF

Info

Publication number
JP2010114711A
JP2010114711A JP2008286223A JP2008286223A JP2010114711A JP 2010114711 A JP2010114711 A JP 2010114711A JP 2008286223 A JP2008286223 A JP 2008286223A JP 2008286223 A JP2008286223 A JP 2008286223A JP 2010114711 A JP2010114711 A JP 2010114711A
Authority
JP
Japan
Prior art keywords
signal
pulse
modulation
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008286223A
Other languages
Japanese (ja)
Other versions
JP2010114711A5 (en
Inventor
Atsushi Oshima
敦 大島
Kunio Tabata
邦夫 田端
Shinichi Miyazaki
新一 宮▲崎▼
Kuniaki Asami
晋亮 阿左美
Hiroyuki Yoshino
浩行 吉野
Noritaka Ide
典孝 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008286223A priority Critical patent/JP2010114711A/en
Publication of JP2010114711A publication Critical patent/JP2010114711A/en
Publication of JP2010114711A5 publication Critical patent/JP2010114711A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power-amplifying device capable of suppressing and preventing the distortions of a driving signal and reducing the switching loss. <P>SOLUTION: The amplitude value of a driving waveform signal that serves as the reference for the driving signal to be output is pulse-modulated into a modulation signal constituted of a pulse duty, a digital power amplifier circuit 28 power-amplifies the pulse-modulated modulation signal; and when the power-amplified modulation signal is smoothed and outputting it as a drive signal, by adjusting the pulse width of the modulation signal by a pulse density modulating circuit 26, when the frequency becomes high at around 50% of the pulse duty ratio, the pulse width of the modulation signal is controlled to be a predetermined time length or more. Specifically, when the edge of the modulation signal is detected, a control signal for permitting modulation is turned off. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えばアクチュエータを駆動するための駆動信号の基準となる駆動波形信号をパルス変調し、その変調信号を電力増幅して駆動信号として出力する電力増幅装置に関するものである。   The present invention relates to a power amplifying apparatus that pulse-modulates a drive waveform signal that becomes a reference of a drive signal for driving an actuator, for example, and amplifies the modulated signal to output it as a drive signal.

プッシュプル接続されたトランジスタ対をリニア駆動するアナログ電力増幅器に比べて、プッシュプル接続されたスイッチング素子をスイッチ動作、つまりデジタル駆動させて電力増幅するデジタル電力増幅器、所謂Ｄ級アンプは、効率に優れ、広い範囲で使用されている。例えば、このデジタル電力増幅器を用いて駆動信号を出力する場合、駆動信号の基準となる駆動波形信号の振幅値を変調回路でパルスデューティからなる変調信号にパルス変調し、その変調信号をデジタル電力増幅器で電力増幅し、その電力増幅された電力増幅変調信号を平滑フィルタで平滑化して、駆動信号として出力する。平滑フィルタは、パルス変調の周波数成分を減衰する。パルス変調には、周知のパルス幅変調を始めとして、種々の変調方法があるが、下記特許文献１に記載される電力増幅装置では、ΔΣ変調方式によるパルス密度変調、所謂ＰＤＭ（Pulse Density Modulation）を用いてパルス変調を行っている。周知のように、パルス密度変調を用いると、パルス幅変調に比して、少し波形精度が高くなる。
特開平１１−２０４８５０号公報 Compared to analog power amplifiers that linearly drive push-pull connected transistor pairs, digital power amplifiers that switch-pull connected switching elements, that is, digitally drive and amplify power, so-called class D amplifiers, are more efficient Has been used in a wide range. For example, when a drive signal is output using this digital power amplifier, the amplitude value of the drive waveform signal serving as a reference for the drive signal is pulse-modulated to a modulation signal consisting of a pulse duty by a modulation circuit, and the modulation signal is digital power amplifier The power amplification is performed with the smoothing filter, and the power amplified modulated signal is output as a drive signal. The smoothing filter attenuates the frequency component of pulse modulation. The pulse modulation includes various modulation methods including well-known pulse width modulation. In the power amplifying apparatus described in Patent Document 1 below, pulse density modulation by a ΔΣ modulation method, so-called PDM (Pulse Density Modulation) is used. Is used for pulse modulation. As is well known, when pulse density modulation is used, the waveform accuracy is slightly higher than that of pulse width modulation.
JP-A-11-204850

しかしながら、パルス密度変調では、パルスデューティ比が５０％付近で、変調信号の周波数が高くなるため、高速スイッチングによって駆動信号に歪みが生じる恐れがある上に、シュートスルーなどのスイッチングロスの増大にも繋がる。
本発明は、これらの諸問題に着目して開発されたものであり、駆動信号の歪みを抑制防止すると共に、スイッチングロスも低減可能な電力増幅装置を提供することを目的とするものである。 However, in pulse density modulation, the frequency of the modulation signal becomes high when the pulse duty ratio is around 50%, so that the drive signal may be distorted by high-speed switching, and the switching loss such as shoot-through may increase. Connected.
The present invention has been developed by paying attention to these problems, and an object of the present invention is to provide a power amplifying device that can suppress and prevent distortion of a drive signal and reduce switching loss.

上記諸問題を解決するため、本発明の電力増幅装置は、出力する駆動信号の基準となる駆動波形信号の振幅値をパルスデューティからなる変調信号にパルス変調する変調回路と、前記変調回路でパルス変調された変調信号を電力増幅するデジタル電力増幅回路と、前記デジタル電力増幅回路で電力増幅された電力増幅変調信号を平滑化し、前記駆動信号として出力する平滑フィルタと、前記変調回路による変調信号のパルス幅を調整するパルス幅調整回路とを備えたことを特徴とするものである。
この電力増幅装置によれば、変調回路による変調信号のパルス幅を調整する構成としたため、例えば変調回路がΔΣ変調回路などのパルス密度変調回路である場合に、パルスデューティ比が５０％付近で周波数が高くなるとき、変調信号のパルス幅を所定の時間長さ以上に制御することで、変調信号の周波数が低下し、駆動信号の歪みを抑制防止することができると共に、スイッチングロスも低減することが可能となる。 In order to solve the above problems, a power amplifying apparatus according to the present invention includes a modulation circuit that pulse-modulates an amplitude value of a drive waveform signal serving as a reference of an output drive signal into a modulation signal having a pulse duty, and a pulse generated by the modulation circuit. A digital power amplifier circuit that amplifies the modulated modulation signal; a smoothing filter that smoothes the power amplification modulation signal that has been power amplified by the digital power amplification circuit; and outputs the modulated signal as the drive signal; and a modulation signal generated by the modulation circuit And a pulse width adjusting circuit for adjusting the pulse width.
According to this power amplifying apparatus, since the pulse width of the modulation signal by the modulation circuit is adjusted, for example, when the modulation circuit is a pulse density modulation circuit such as a ΔΣ modulation circuit, the frequency is about 50% in the pulse duty ratio. When the signal becomes high, the modulation signal pulse width is controlled to a predetermined time length or more, so that the frequency of the modulation signal can be reduced, distortion of the drive signal can be suppressed and switching loss can be reduced. Is possible.

また、本発明の電力増幅装置は、前記パルス幅調整回路は、前記パルス変調された変調信号のパルス幅を所定の時間長さ以上に制御する制御信号を変調回路に入力することを特徴とするものである。
この電力増幅装置によれば、駆動信号の歪みを抑制防止すると共に、スイッチングロスも低減することができる。
また、本発明の電力増幅装置は、前記変調回路が、ΔΣ変調回路であることを特徴とするものである。
この電力増幅装置によれば、変調回路にΔΣ変調回路を用いることにより、駆動信号の波形精度を向上することができる。 In the power amplifying device of the present invention, the pulse width adjustment circuit inputs a control signal for controlling a pulse width of the pulse-modulated modulation signal to a predetermined time length or more to the modulation circuit. Is.
According to this power amplification device, it is possible to suppress and prevent distortion of the drive signal and reduce switching loss.
In the power amplifying apparatus of the present invention, the modulation circuit is a ΔΣ modulation circuit.
According to this power amplifying device, the waveform accuracy of the drive signal can be improved by using the ΔΣ modulation circuit as the modulation circuit.

次に、本発明の電力増幅装置の一実施形態として、液体噴射型印刷装置に用いられたものについて説明する。
図１は、本実施形態の印刷装置の概略構成図であり、図において、印刷媒体１は、図の左から右に向けて矢印方向に搬送され、その搬送途中の印刷領域で印刷される、ラインヘッド型印刷装置である。
液体噴射型印刷装置のうち、液体噴射ノズルの形成された液体噴射ヘッドをキャリッジと呼ばれる移動体に載せて印刷媒体の搬送方向と交差する方向に移動させるものを一般に「マルチパス型印刷装置」と呼んでいる。これに対し、印刷媒体の搬送方向と交差する方向に長尺な液体噴射ヘッドを配置して、所謂１パスでの印刷が可能なものを一般に「ラインヘッド型印刷装置」と呼んでいる。 Next, an embodiment used in a liquid jet printing apparatus will be described as an embodiment of the power amplification apparatus of the present invention.
FIG. 1 is a schematic configuration diagram of a printing apparatus according to the present embodiment. In the drawing, a print medium 1 is conveyed in the direction of an arrow from the left to the right in the figure, and is printed in a printing area in the middle of the conveyance. It is a line head type printing apparatus.
Among liquid ejecting printing apparatuses, a liquid ejecting head on which a liquid ejecting nozzle is formed is placed on a moving body called a carriage and moved in a direction crossing the transport direction of the print medium, and generally called a “multi-pass printing apparatus”. I'm calling. On the other hand, what is capable of printing in a so-called one pass by arranging a long liquid jet head in a direction crossing the conveyance direction of the printing medium is generally called a “line head type printing apparatus”.

図１中の符号２は、印刷媒体１の搬送ライン上方に設けられた複数の液体噴射ヘッドであり、印刷媒体搬送方向に２列になるように且つ印刷媒体搬送方向と交差する方向に並べて配設されて、夫々、ヘッド固定プレート１１に固定されている。各液体噴射ヘッド２の最下面には、多数のノズルが形成されており、この面がノズル面と呼ばれている。ノズルは、図２に示すように、噴射する液体の色毎に、印刷媒体搬送方向と交差する方向に列状に配設されており、その列をノズル列と呼んだり、その列方向をノズル列方向と呼んだりする。そして、印刷媒体搬送方向と交差する方向に配設された全ての液体噴射ヘッド２のノズル列によって、印刷媒体１の搬送方向と交差する方向の幅全長に及ぶラインヘッドが形成されている。印刷媒体１は、これらの液体噴射ヘッド２のノズル面の下方を通過するときに、ノズル面に形成されている多数のノズルから液体が噴射され、印刷が行われる。   Reference numeral 2 in FIG. 1 denotes a plurality of liquid ejecting heads provided above the conveyance line of the print medium 1, arranged in two rows in the print medium conveyance direction and in a direction intersecting the print medium conveyance direction. And fixed to the head fixing plate 11, respectively. A large number of nozzles are formed on the lowermost surface of each liquid jet head 2, and this surface is called a nozzle surface. As shown in FIG. 2, the nozzles are arranged in rows in the direction intersecting the print medium conveyance direction for each color of the liquid to be ejected. The rows are called nozzle rows, or the row directions are nozzles. Sometimes called the row direction. A line head that extends over the entire length in the direction intersecting the transport direction of the print medium 1 is formed by the nozzle rows of all the liquid jet heads 2 arranged in the direction intersecting the print medium transport direction. When the print medium 1 passes below the nozzle surfaces of these liquid ejecting heads 2, printing is performed by ejecting liquid from a large number of nozzles formed on the nozzle surfaces.

液体噴射ヘッド２には、例えばイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のインクなどの液体が、図示しない各色の液体タンクから液体供給チューブを介して供給される。そして、各液体噴射ヘッド２に形成されているノズルから同時に必要箇所に必要量の液体を噴射することにより、印刷媒体１上に微小なドットを出力する。これを各色毎に行うことにより、搬送部４で搬送される印刷媒体１を一度通過させるだけで、所謂１パスによる印刷を行うことができる。
液体噴射ヘッドの各ノズルから液体を噴射する方法としては、静電方式、ピエゾ方式、膜沸騰液体噴射方式などがあり、本実施形態ではピエゾ方式を用いた。ピエゾ方式は、ノズルアクチュエータである圧電素子に駆動信号を与えると、キャビティ内の振動板が変位してキャビティ内に圧力変化を生じ、その圧力変化によって液滴がノズルから噴射されるというものである。そして、駆動信号の波高値や電圧増減傾きを調整することで液滴の噴射量を調整することが可能となる。なお、本発明は、ピエゾ方式以外の液体噴射方法にも、同様に適用可能である。 For example, liquids such as yellow (Y), magenta (M), cyan (C), and black (K) inks are supplied to the liquid ejecting head 2 from liquid tanks of respective colors (not shown) through liquid supply tubes. Supplied. Then, a small amount of liquid is output onto the print medium 1 by ejecting a necessary amount of liquid from a nozzle formed in each liquid ejecting head 2 to a necessary portion at the same time. By performing this for each color, it is possible to perform printing by so-called one-pass only by passing the print medium 1 conveyed by the conveyance unit 4 once.
As a method of ejecting liquid from each nozzle of the liquid ejecting head, there are an electrostatic method, a piezo method, a film boiling liquid ejecting method, and the like. In this embodiment, the piezo method is used. In the piezo method, when a drive signal is given to a piezoelectric element that is a nozzle actuator, the diaphragm in the cavity is displaced to cause a pressure change in the cavity, and a droplet is ejected from the nozzle by the pressure change. . The droplet ejection amount can be adjusted by adjusting the peak value of the drive signal and the voltage increase / decrease slope. Note that the present invention can be similarly applied to liquid ejection methods other than the piezo method.

液体噴射ヘッド２の下方には、印刷媒体１を搬送方向に搬送するための搬送部４が設けられている。搬送部４は、駆動ローラ８及び従動ローラ９に搬送ベルト６を巻回して構成され、駆動ローラ８には図示しない電動モータが接続されている。また、搬送ベルト６の内側には、当該搬送ベルト６の表面に印刷媒体１を吸着するための図示しない吸着装置が設けられている。この吸着装置には、例えば負圧によって印刷媒体１を搬送ベルト６に吸着する空気吸引装置や、静電気力で印刷媒体１を搬送ベルト６に吸着する静電吸着装置などが用いられる。従って、給紙ローラ５によって給紙部３から印刷媒体１を一枚だけ搬送ベルト６上に送給し、電動モータによって駆動ローラ８を回転駆動すると、搬送ベルト６が印刷媒体搬送方向に回転され、吸着装置によって搬送ベルト６に印刷媒体１が吸着されて搬送される。この印刷媒体１の搬送中に、液体噴射ヘッド２から液体を噴射して印刷を行う。印刷の終了した印刷媒体１は、搬送方向下流側の排紙部１０に排紙される。なお、前記搬送ベルト６には、例えばリニアエンコーダなどで構成される印刷基準信号出力装置が取付けられている。この印刷基準信号出力装置は、例えば搬送ベルト６とそれに吸着されて搬送される印刷媒体１とが同期して移動されることに着目し、印刷媒体１が搬送経路中の所定位置を通過した後は、搬送ベルト６の移動に伴って要求される印刷解像度相当のパルス信号を出力し、このパルス信号に応じて、後述する駆動回路から駆動信号をノズルアクチュエータに出力することで印刷媒体１上の所定位置に所定の色の液体を噴射し、そのドットによって印刷媒体１上に所定の画像を描画する。   Below the liquid jet head 2, a transport unit 4 for transporting the print medium 1 in the transport direction is provided. The conveying unit 4 is configured by winding a conveying belt 6 around a driving roller 8 and a driven roller 9, and an electric motor (not shown) is connected to the driving roller 8. An adsorption device (not shown) for adsorbing the print medium 1 to the surface of the conveyance belt 6 is provided inside the conveyance belt 6. As this adsorption device, for example, an air suction device that adsorbs the print medium 1 to the conveyance belt 6 by negative pressure, an electrostatic adsorption device that adsorbs the print medium 1 to the conveyance belt 6 by electrostatic force, or the like is used. Accordingly, when only one sheet of the printing medium 1 is fed from the sheet feeding unit 3 to the conveying belt 6 by the sheet feeding roller 5 and the driving roller 8 is rotationally driven by the electric motor, the conveying belt 6 is rotated in the printing medium conveying direction. The print medium 1 is adsorbed to the conveyance belt 6 by the adsorption device and conveyed. While the printing medium 1 is being conveyed, printing is performed by ejecting liquid from the liquid ejecting head 2. The print medium 1 that has finished printing is discharged to the paper discharge unit 10 on the downstream side in the transport direction. The transport belt 6 is attached with a printing reference signal output device composed of, for example, a linear encoder. This printing reference signal output device pays attention to the fact that, for example, the transport belt 6 and the print medium 1 that is attracted and transported are synchronously moved, and after the print medium 1 has passed a predetermined position in the transport path. Outputs a pulse signal corresponding to the printing resolution required in accordance with the movement of the conveyor belt 6, and outputs a drive signal from a drive circuit, which will be described later, to the nozzle actuator in response to the pulse signal. A liquid of a predetermined color is ejected to a predetermined position, and a predetermined image is drawn on the print medium 1 by the dots.

この印刷装置内には、自身を制御するための制御装置が設けられている。この制御装置は、例えば図３に示すように、例えばパーソナルコンピュータ、デジタルカメラ等のホストコンピュータ６０から入力された印刷データに基づいて、印刷装置や給紙装置等を制御することにより印刷媒体に印刷処理を行うものである。そして、ホストコンピュータ６０から入力された印刷データ読込むための入力インタフェース６１と、この入力インタフェース６１から入力された印刷データに基づいて印刷処理等の演算処理を実行する例えばマイクロコンピュータで構成される制御部６２と、前記給紙ローラ５に接続されている給紙ローラモータ１７を駆動制御する給紙ローラモータドライバ６３と、各液体噴射ヘッド２を駆動制御するヘッドドライバ６５と、前記駆動ローラ８に接続されている電動モータ７を駆動制御する電動モータドライバ６６と、各ドライバ６３、６５、６６と外部の給紙ローラモータ１７、液体噴射ヘッド２，３、電動モータ７とを接続するインタフェース６７とを備えて構成される。   A control device for controlling itself is provided in the printing apparatus. For example, as shown in FIG. 3, the control device prints on a print medium by controlling a printing device, a paper feeding device, and the like based on print data input from a host computer 60 such as a personal computer or a digital camera. The processing is performed. Then, an input interface 61 for reading print data input from the host computer 60 and a control unit 62 configured by, for example, a microcomputer that executes arithmetic processing such as print processing based on the print data input from the input interface 61. A paper feed roller motor driver 63 for driving and controlling the paper feed roller motor 17 connected to the paper feed roller 5, a head driver 65 for driving and controlling each liquid ejecting head 2, and the drive roller 8. An electric motor driver 66 for driving and controlling the electric motor 7, and an interface 67 for connecting the drivers 63, 65, 66 to the external paper feed roller motor 17, the liquid jet heads 2, 3, and the electric motor 7. Configured.

制御部６２は、印刷処理等の各種処理を実行するＣＰＵ（Central Processing Unit）６２ａと、入力インタフェース６１を介して入力された印刷データ或いは当該印刷データ印刷処理等を実行する際の各種データを一時的に格納し、或いは印刷処理等のプログラムを一時的に展開するＲＡＭ（Random Access Memory）６２ｃと、ＣＰＵ６２ａで実行する制御プログラム等を格納する不揮発性半導体メモリで構成されるＲＯＭ（Read-Only Memory）６２ｄを備えている。この制御部６２は、インタフェース６１を介してホストコンピュータ６０から印刷データ（画像データ）を入手すると、ＣＰＵ６２ａが、この印刷データに所定の処理を実行して、何れの液体噴射ヘッド２の何れのノズルから液体を噴射するか或いはどの程度の液体を噴射するかというノズル選択データ（駆動信号選択データ）を算出し、この印刷データや駆動信号選択データ及び各種センサからの入力データに基づいて、各ドライバ６３、６５、６６に制御信号を出力する。各ドライバ６３、６５、６６からはアクチュエータを駆動するための駆動信号が出力され、給紙ローラモータ１７、電動モータ７、液体噴射ヘッド２内のノズルアクチュエータなどが夫々作動して、印刷媒体１の給紙及び搬送及び排紙、並びに印刷媒体１への印刷処理が実行される。なお、制御部６２内の各構成要素は、図示しないバスを介して電気的に接続されている。   The control unit 62 temporarily stores a CPU (Central Processing Unit) 62a that executes various processes such as a print process, and print data input through the input interface 61 or various data when the print data print process is executed. A random access memory (RAM) 62c that temporarily stores a program such as a print process or a nonvolatile semiconductor memory that stores a control program executed by the CPU 62a. ) 62d. When the control unit 62 obtains print data (image data) from the host computer 60 via the interface 61, the CPU 62a executes a predetermined process on the print data to determine which nozzle of any liquid ejecting head 2. Nozzle selection data (driving signal selection data) indicating how much liquid is to be ejected or how much liquid is to be ejected, and based on this print data, driving signal selection data, and input data from various sensors, each driver Control signals are output to 63, 65, 66. A drive signal for driving the actuator is output from each of the drivers 63, 65, and 66, and the paper feed roller motor 17, the electric motor 7, the nozzle actuator in the liquid ejecting head 2, and the like are operated, respectively. Paper feed, conveyance, paper discharge, and print processing on the print medium 1 are executed. Each component in the control unit 62 is electrically connected through a bus (not shown).

図４には、本実施形態の印刷装置の制御装置から液体噴射ヘッド２に供給され、圧電素子からなるノズルアクチュエータを駆動するための駆動信号ＣＯＭの一例を示す。本実施形態では、中間電位を中心に電位が変化する信号とした。この駆動信号ＣＯＭは、ノズルアクチュエータを駆動して液体を噴射する単位駆動信号としての駆動パルスＰＣＯＭを時系列的に接続したものであり、各駆動パルスＰＣＯＭの立上がり部分がノズルに連通するキャビティ（圧力室）の容積を拡大して液体を引込む（液体の噴射面を考えればメニスカスを引き込むとも言える）段階であり、駆動パルスＰＣＯＭの立下がり部分がキャビティの容積を縮小して液体を押出す（液体の噴射面を考えればメニスカスを押出すとも言える）段階であり、液体を押出した結果、液滴がノズルから噴射される。   FIG. 4 shows an example of a drive signal COM that is supplied from the control device of the printing apparatus of the present embodiment to the liquid ejecting head 2 and drives a nozzle actuator made of a piezoelectric element. In the present embodiment, a signal whose potential changes around an intermediate potential is used. This drive signal COM is a time series connection of drive pulses PCOM as unit drive signals for driving the nozzle actuator to eject liquid, and the rising portion of each drive pulse PCOM communicates with the nozzle (pressure). The volume of the chamber is expanded and the liquid is drawn in (it can be said that the meniscus is drawn in considering the liquid ejection surface), and the falling portion of the drive pulse PCOM reduces the cavity volume and pushes out the liquid (liquid In this stage, it can be said that the meniscus is extruded), and as a result of extruding the liquid, droplets are ejected from the nozzle.

この電圧台形波からなる駆動パルスＰＣＯＭの電圧増減傾きや波高値を種々に変更することにより、液体の引込量や引込速度、液体の押出量や押出速度を変化させることができ、これにより液滴の噴射量を変化させて異なる大きさのドットを得ることができる。従って、複数の駆動パルスＰＣＯＭを時系列的に連結する場合でも、そのうちから単独の駆動パルスＰＣＯＭを選択してアクチュエータに供給し、液滴を噴射したり、複数の駆動パルスＰＣＯＭを選択してアクチュエータに供給し、液滴を複数回噴射したりすることで種々の大きさのドットを得ることができる。即ち、液体が乾かないうちに複数の液滴を同じ位置に着弾すると、実質的に大きな液滴を噴射するのと同じことになり、ドットの大きさを大きくすることができるのである。このような技術の組合せによって多階調化を図ることが可能となる。なお、図４の左端の駆動パルスＰＣＯＭ１は、液体を引込むだけで押出していない。これは、微振動と呼ばれ、液滴を噴射せずに、例えばノズルの増粘を抑制防止したりするのに用いられる。   By variously changing the voltage increase / decrease slope and peak value of the driving pulse PCOM composed of this voltage trapezoidal wave, the liquid drawing amount and drawing speed, the liquid pushing amount and the pushing speed can be changed. It is possible to obtain dots of different sizes by changing the amount of injection. Therefore, even when a plurality of drive pulses PCOM are connected in time series, a single drive pulse PCOM is selected and supplied to the actuator, and droplets are ejected or a plurality of drive pulses PCOM are selected and the actuator is selected. In this way, dots of various sizes can be obtained by ejecting droplets a plurality of times. That is, if a plurality of droplets land on the same position before the liquid dries, it is substantially the same as ejecting a large droplet, and the size of the dot can be increased. By combining such techniques, it is possible to increase the number of gradations. Note that the driving pulse PCOM1 at the left end in FIG. This is called microvibration, and is used, for example, to suppress or prevent thickening of the nozzle without ejecting droplets.

各液体噴射ヘッド２には、前記駆動信号ＣＯＭの他、前記図３の制御装置から制御信号として、印刷データに基づいて噴射するノズルを選択すると共に圧電素子などのノズルアクチュエータの駆動信号ＣＯＭへの接続タイミングを決定する駆動信号選択データＳＩ＆ＳＰ、全ノズルにノズル選択データが入力された後、駆動信号選択データＳＩ＆ＳＰに基づいて駆動信号ＣＯＭと液体噴射ヘッド２のノズルアクチュエータとを接続させるラッチ信号ＬＡＴ及びチャンネル信号ＣＨ、駆動信号選択データＳＩ＆ＳＰをシリアル信号として液体噴射ヘッド２に送信するためのクロック信号ＣＬＫが入力されている。なお、これ以後、ノズルアクチュエータを駆動する駆動信号の最小単位を駆動パルスＰＣＯＭとし、駆動パルスＰＣＯＭが時系列的に連結された信号全体を駆動信号ＣＯＭと記す。即ち、ラッチ信号ＬＡＴで一連の駆動信号ＣＯＭが出力され始め、チャンネル信号ＣＨ毎に駆動パルスＰＣＯＭが出力されることになる。   In addition to the drive signal COM, each liquid ejecting head 2 selects a nozzle to be ejected based on print data as a control signal from the control device in FIG. 3 and outputs it to a drive signal COM for a nozzle actuator such as a piezoelectric element. The drive signal selection data SI & SP for determining the connection timing, the latch signal LAT for connecting the drive signal COM and the nozzle actuator of the liquid ejecting head 2 based on the drive signal selection data SI & SP after the nozzle selection data is inputted to all the nozzles, and A clock signal CLK for transmitting the channel signal CH and the drive signal selection data SI & SP to the liquid jet head 2 as a serial signal is input. Hereinafter, the minimum unit of the drive signal for driving the nozzle actuator is referred to as a drive pulse PCOM, and the entire signal in which the drive pulses PCOM are connected in time series is referred to as a drive signal COM. That is, a series of drive signals COM starts to be output in response to the latch signal LAT, and a drive pulse PCOM is output for each channel signal CH.

図５には、駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）をノズルアクチュエータ２２に供給するために各液体噴射ヘッド２内に構築されたスイッチングコントローラの具体的な構成を示す。このスイッチングコントローラは、液体を噴射させるべきノズルに対応した圧電素子などのノズルアクチュエータ２２を指定するための駆動信号選択データＳＩ＆ＳＰを保存するシフトレジスタ２１１と、シフトレジスタ２１１のデータを一時的に保存するラッチ回路２１２と、ラッチ回路２１２の出力をレベル変換して選択スイッチ２０１に供給することにより、駆動信号ＣＯＭをピエゾ素子などのノズルアクチュエータ２２に接続するレベルシフタ２１３を備えて構成されている。   FIG. 5 shows a specific configuration of the switching controller constructed in each liquid jet head 2 in order to supply the drive signal COM (drive pulse PCOM) to the nozzle actuator 22. This switching controller temporarily stores the shift register 211 that stores drive signal selection data SI & SP for designating the nozzle actuator 22 such as a piezoelectric element corresponding to the nozzle that should eject liquid, and the data of the shift register 211. The level shifter 213 is configured to connect the drive signal COM to the nozzle actuator 22 such as a piezo element by converting the level of the output of the latch circuit 212 and the output of the latch circuit 212 to the selection switch 201.

シフトレジスタ２１１には、駆動信号選択データ信号ＳＩ＆ＳＰが順次入力されると共に、クロック信号ＣＬＫの入力パルスに応じて記憶領域が初段から順次後段にシフトする。ラッチ回路２１２は、ノズル数分の駆動信号選択データＳＩ＆ＳＰがシフトレジスタ２１１に格納された後、入力されるラッチ信号ＬＡＴによってシフトレジスタ２１１の各出力信号をラッチする。ラッチ回路２１２に保存された信号は、レベルシフタ２１３によって次段の選択スイッチ２０１をオンオフできる電圧レベルに変換される。これは、駆動信号ＣＯＭが、ラッチ回路２１２の出力電圧に比べて高い電圧であり、これに合わせて選択スイッチ２０１の動作電圧範囲も高く設定されているためである。従って、レベルシフタ２１３によって選択スイッチ２０１が閉じられる圧電素子などのノズルアクチュエータは駆動信号選択データＳＩ＆ＳＰの接続タイミングで駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）に接続される。また、シフトレジスタ２１１の駆動信号選択データＳＩ＆ＳＰがラッチ回路２１２に保存された後、次の印刷情報をシフトレジスタ２１１に入力し、液体の噴射タイミングに合わせてラッチ回路２１２の保存データを順次更新する。なお、図中の符号ＨＧＮＤは、圧電素子などのノズルアクチュエータのグランド端である。また、この選択スイッチ２０１によれば、圧電素子などのノズルアクチュエータを駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）から切り離した後も、当該ノズルアクチュエータ２２の入力電圧は、切り離す直前の電圧に維持される。   The drive signal selection data signal SI & SP is sequentially input to the shift register 211, and the storage area is sequentially shifted from the first stage to the subsequent stage in accordance with the input pulse of the clock signal CLK. The latch circuit 212 latches each output signal of the shift register 211 by the input latch signal LAT after the drive signal selection data SI & SP for the number of nozzles is stored in the shift register 211. The signal stored in the latch circuit 212 is converted by the level shifter 213 to a voltage level at which the selection switch 201 at the next stage can be turned on / off. This is because the drive signal COM is higher than the output voltage of the latch circuit 212, and the operating voltage range of the selection switch 201 is set higher accordingly. Accordingly, a nozzle actuator such as a piezoelectric element whose selection switch 201 is closed by the level shifter 213 is connected to the drive signal COM (drive pulse PCOM) at the connection timing of the drive signal selection data SI & SP. In addition, after the drive signal selection data SI & SP of the shift register 211 is stored in the latch circuit 212, the next print information is input to the shift register 211, and the stored data in the latch circuit 212 is sequentially updated in accordance with the liquid ejection timing. . In addition, the code | symbol HGND in a figure is a ground end of nozzle actuators, such as a piezoelectric element. Further, according to the selection switch 201, even after the nozzle actuator such as a piezoelectric element is disconnected from the drive signal COM (drive pulse PCOM), the input voltage of the nozzle actuator 22 is maintained at the voltage just before the disconnection.

図６には、ノズルアクチュエータの駆動回路の具体的な構成を示す。本実施形態の駆動回路は、予め記憶されている駆動波形データＤＷＣＯＭに基づいて、駆動信号ＣＯＭの元、つまりノズルアクチュエータ２２の駆動を制御する信号の基準となる駆動波形信号ＷＣＯＭを生成する駆動波形信号発生回路２５と、駆動波形信号発生回路２５で生成された駆動波形信号ＷＣＯＭをパルス変調する変調回路２６と、変調回路２６でパルス変調された変調信号を電力増幅するデジタル電力増幅器、所謂Ｄ級アンプ２８と、デジタル電力増幅器２８で電力増幅された電力増幅変調信号を平滑化して、駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）として選択スイッチ２０１からノズルアクチュエータ２２に供給する平滑フィルタ２９と、変調回路２６からの変調信号を読込んで当該変調回路２６による変調信号のパルス幅を調整するパルス幅調整回路３１を備えて構成される。   FIG. 6 shows a specific configuration of the drive circuit of the nozzle actuator. The drive circuit according to the present embodiment generates a drive waveform signal WCOM that serves as a reference of a signal for controlling the drive of the nozzle actuator 22 based on the drive waveform data DWCOM stored in advance. A signal generation circuit 25, a modulation circuit 26 that performs pulse modulation on the drive waveform signal WCOM generated by the drive waveform signal generation circuit 25, and a digital power amplifier that power-amplifies the modulation signal pulse-modulated by the modulation circuit 26, so-called class D From the amplifier 28, the smoothing filter 29 that smoothes the power amplification modulated signal amplified by the digital power amplifier 28, and supplies it as the drive signal COM (drive pulse PCOM) from the selection switch 201 to the nozzle actuator 22, and the modulation circuit 26 And modulating the pulse width of the modulation signal by the modulation circuit 26. Configured with a pulse width adjusting circuit 31 for.

駆動波形信号発生回路２５は、ＣＰＵ６２ａから出力された駆動波形データＤＷＣＯＭを電圧信号に変換して所定サンプリング周期分ホールドすると共に、それをＤ／Ａ変換器でアナログ変換して駆動波形信号ＷＣＯＭとして出力する。本実施形態では、この駆動波形信号ＷＣＯＭをパルス変調する変調回路２６にパルス密度変調（ＰＤＭ）回路としてΣΔ変調回路を用いた。ΣΔ変調を行うパルス密度変調は、入力信号の量子化誤差を遅延させて入力側にフィードバックし、それを再び量子化して、パルスデューティとして出力する。パルス密度変調回路の詳細は、後段に説明する。デジタル電力増幅器２８は、実質的に電力を増幅するためのハイサイドのスイッチング素子Ｑ１及びローサイドのスイッチング素子Ｑ２からなるハーフブリッジＤ級出力段２１と、変調回路２６からの変調信号に基づいて、それらのスイッチング素子Ｑ１、Ｑ２のゲート−ソース間信号ＧＨ、ＧＬを調整するためのゲート駆動回路３０とを備えて構成されている。また、平滑フィルタ２９は例えばコイルＬとコンデンサＣの組合せからなるローパスフィルタ（低域通過フィルタ）で構成され、このローパスフィルタによって電力増幅変調信号の変調周期成分、この場合は基準信号の周波数成分が除去される。   The drive waveform signal generation circuit 25 converts the drive waveform data DWCOM output from the CPU 62a into a voltage signal, holds it for a predetermined sampling period, converts it into an analog signal by a D / A converter, and outputs it as a drive waveform signal WCOM. To do. In the present embodiment, a ΣΔ modulation circuit is used as a pulse density modulation (PDM) circuit in the modulation circuit 26 that performs pulse modulation of the drive waveform signal WCOM. In the pulse density modulation for performing the ΣΔ modulation, the quantization error of the input signal is delayed and fed back to the input side, which is quantized again and output as a pulse duty. Details of the pulse density modulation circuit will be described later. The digital power amplifier 28 substantially includes a half-bridge class D output stage 21 composed of a high-side switching element Q1 and a low-side switching element Q2 for amplifying power, and a modulation signal from the modulation circuit 26. And a gate driving circuit 30 for adjusting the gate-source signals GH and GL of the switching elements Q1 and Q2. Further, the smoothing filter 29 is constituted by, for example, a low-pass filter (low-pass filter) composed of a combination of a coil L and a capacitor C, and the low-pass filter generates a modulation period component of the power amplification modulation signal, in this case, a frequency component of the reference signal. Removed.

デジタル電力増幅器２８では、変調信号がハイレベルであるとき、ハイサイド側スイッチング素子Ｑ１のゲート−ソース間信号ＧＨはハイレベルとなり、ローサイド側スイッチング素子Ｑ２のゲート−ソース間信号ＧＬはローレベルとなるので、ハイサイド側スイッチング素子Ｑ１はオン状態となり、ローサイド側スイッチング素子Ｑ２はオフ状態となり、その結果、ハーフブリッジＤ級出力段２１の出力は、供給電圧ＶＤＤとなる。一方、変調信号がローレベルであるとき、ハイサイド側スイッチング素子Ｑ１のゲート−ソース間信号ＧＨはローレベルとなり、ローサイド側スイッチング素子Ｑ２のゲート−ソース間信号ＧＬはハイレベルとなるので、ハイサイド側スイッチング素子Ｑ１はオフ状態となり、ローサイド側スイッチング素子Ｑ２はオン状態となり、その結果、ハーフブリッジ出力段２１の出力は０となる。   In the digital power amplifier 28, when the modulation signal is at a high level, the gate-source signal GH of the high-side switching element Q1 is at a high level, and the gate-source signal GL of the low-side switching element Q2 is at a low level. Therefore, the high-side switching element Q1 is turned on, and the low-side switching element Q2 is turned off. As a result, the output of the half-bridge class D output stage 21 is the supply voltage VDD. On the other hand, when the modulation signal is at a low level, the gate-source signal GH of the high-side switching element Q1 is at a low level, and the gate-source signal GL of the low-side switching element Q2 is at a high level. The side switching element Q1 is turned off and the low side switching element Q2 is turned on. As a result, the output of the half-bridge output stage 21 becomes zero.

このようにハイサイド及びローサイドのスイッチング素子がデジタル駆動される場合には、オン状態のスイッチング素子に電流が流れるが、ドレイン−ソース間の抵抗値は非常に小さく、損失は殆ど発生しない。また、オフ状態のスイッチング素子には電流が流れないので損失は発生しない。従って、このデジタル電力増幅器２８の損失そのものは極めて小さく、小型のＭＯＳＦＥＴ等のスイッチング素子を使用することができる。   In this way, when the high-side and low-side switching elements are digitally driven, a current flows through the on-state switching elements, but the resistance value between the drain and source is very small and almost no loss occurs. Further, since no current flows through the switching element in the off state, no loss occurs. Therefore, the loss of the digital power amplifier 28 is extremely small, and a switching element such as a small MOSFET can be used.

図７ａには、前記変調回路２６として用いられたパルス密度変調回路の機能ブロック図を、図７ｂには、当該パルス密度変調回路の論理回路図を示す。このパルス密度変調回路は、所謂ΔΣ変調回路であり、機能回路としては、入力信号である駆動波形信号ＷＣＯＭを量子化する量子化器３２、原信号である駆動波形信号ＷＣＯＭから量子化信号を減じて量子化誤差を算出する加減算器３３、量子化誤差を遅延する遅延器３４、遅延された量子化誤差を原信号である駆動波形信号ＷＣＯＭに加算する加算器３５を備えて構成される。具体的な論理回路としては、クロック信号ＣＬＫの反転値の立上がり時に前記遅延された量子化誤差Ｄｏｕｔを原信号である駆動波形信号ＷＣＯＭに加算する加算器３６、クロック信号ＣＬＫの立上がり時に加算器３６の出力Ｑｉｎと例えば“１０”に設定された定数Ａを比較し、出力Ｑｉｎが定数Ａ以上であるときにハイレベルとなるパルス密度変調信号ＰＤＭを出力する比較器３７、比較器３７の出力であるパルス密度変調信号ＰＤＭを例えば１０倍の値にレベルシフトするレベルシフタ３８、クロック信号ＣＬＫの立上がり時にレベルシフタ３８の出力を加算器３６の出力Ｑｉｎから減じて遅延された量子化誤差を出力する遅延・加減算器３９を備えて構成される。なお、本実施形態では、前記機能回路としての量子化器３２、論理回路としての比較器３７は、後述する制御信号Ｅｎａｂｌｅ信号がハイレベルにあるときだけ、量子化、或いは比較を行う。   FIG. 7a shows a functional block diagram of a pulse density modulation circuit used as the modulation circuit 26, and FIG. 7b shows a logic circuit diagram of the pulse density modulation circuit. This pulse density modulation circuit is a so-called ΔΣ modulation circuit. As a functional circuit, a quantizer 32 that quantizes a drive waveform signal WCOM that is an input signal, and a quantization signal that is subtracted from the drive waveform signal WCOM that is an original signal. An adder / subtractor 33 for calculating the quantization error, a delay unit 34 for delaying the quantization error, and an adder 35 for adding the delayed quantization error to the drive waveform signal WCOM that is the original signal. As a specific logic circuit, an adder 36 that adds the delayed quantization error Dout to the drive waveform signal WCOM that is the original signal when the inverted value of the clock signal CLK rises, and an adder 36 that rises when the clock signal CLK rises. Is compared with a constant A set to “10”, for example, and when the output Qin is equal to or greater than the constant A, the output of the comparator 37 and the output of the comparator 37 that outputs the pulse density modulation signal PDM that becomes high level A level shifter 38 that level-shifts a certain pulse density modulation signal PDM to, for example, a value of 10 times. An adder / subtractor 39 is provided. In the present embodiment, the quantizer 32 as the functional circuit and the comparator 37 as the logic circuit perform quantization or comparison only when a control signal Enable signal described later is at a high level.

図８ａには、前記パルス幅調整回路３１の機能ブロック図を、図８ｂには、当該パルス幅調整回路３１の論理回路図を示す。このパルス幅調整回路３１は、機能回路としては、パルス密度変調信号ＰＤＭのエッジ、即ちローレベルからハイレベルへの転換期及びハイレベルからローレベルへの転換期を検出してクロック信号の周期分のリセット信号ｒｅｓｅｔを出力するエッジ検出部４０、リセット信号ｒｅｓｅｔの立上がり時にリセットされ、クロック信号ＣＬＫをカウントするカウンタ４１、カウンタ４１の出力と例えば“１”に設定された定数ｃｏｎｓｔを比較し、カウンタ４１の出力が定数ｃｏｎｓｔよりも大きいときにハイレベルとなる制御信号Ｅｎａｂｌｅを出力する比較器４２とを備えて構成される。論理回路としては、パルス密度変調信号ＰＤＭにクロック信号ＣＬＫの周期分の遅れを与える遅延器４３、遅延器４３で遅延された遅延クロック信号ｄＣＬＫとクロック信号ＣＬＫの排他的論理和を算出し、遅延クロック信号ｄＣＬＫ又は通常のクロック信号ＣＬＫの何れか一方のみがハイレベルにあるときにハイレベルとなる、つまりパルス密度変調信号ＰＤＭの立上がり及び立下がりのエッジ検出からクロック信号ＣＬＫの周期分のリセット信号ｒｅｓｅｔを出力する排他的論理和器４４、リセット信号ｒｅｓｅｔの立上がり時にリセットされ、クロック信号ＣＬＫの立上がり時にカウントアップするカウンタ４５と、クロック信号ＣＬＫの反転値の立上がり時にカウンタ４５の出力と例えば“１”に設定された定数ｃｏｎｓｔを比較し、カウンタ４５の出力が定数ｃｏｎｓｔ以上であるときにハイレベルとなる制御信号Ｅｎａｂｌｅを出力する比較器４６を備えて構成される。   FIG. 8 a shows a functional block diagram of the pulse width adjustment circuit 31, and FIG. 8 b shows a logic circuit diagram of the pulse width adjustment circuit 31. As a functional circuit, the pulse width adjustment circuit 31 detects the edge of the pulse density modulation signal PDM, that is, the transition period from the low level to the high level and the transition period from the high level to the low level, and detects the period of the clock signal. The edge detection unit 40 that outputs the reset signal reset, the counter 41 that is reset when the reset signal reset rises, and the output of the counter 41 and the constant const set to “1”, for example, are compared with the counter 41 And a comparator 42 that outputs a control signal Enable that becomes a high level when the output of 41 is larger than a constant const. As the logic circuit, a delay unit 43 that gives a delay of the period of the clock signal CLK to the pulse density modulation signal PDM, an exclusive OR of the delayed clock signal dCLK delayed by the delay unit 43 and the clock signal CLK are calculated, High level when only one of the clock signal dCLK and the normal clock signal CLK is at high level, that is, the reset signal for the period of the clock signal CLK from the detection of the rising and falling edges of the pulse density modulation signal PDM An exclusive OR circuit 44 that outputs reset, a counter 45 that is reset when the reset signal reset rises and counts up when the clock signal CLK rises, and an output of the counter 45 when the inverted value of the clock signal CLK rises, for example, “1 Compare the constant const set to " The output of the counter 45 is configured with a comparator 46 for outputting a control signal Enable which becomes high level when it is constant const more.

本実施形態のパルス密度変調回路２６、パルス幅調整回路３１によれば、図９ａに示すように、パルス幅調整回路３１のカウンタ４５の初期値が“０”であり、制御信号Ｅｎａｂｌｅはローレベルにあり、パルス密度変調信号ＰＤＭの初期値がローレベルにあり、例えば入力信号である駆動波形信号ＷＣＯＭが“４”一定であるとすると、クロック信号ＣＬＫの立下がり時に出力されるパルス密度変調回路２６の加算器３６の出力Ｑｉｎは“４”であるが、制御信号Ｅｎａｂｌｅがローレベルにあるので、比較器３７は“１０”である定数Ａと出力Ｑｉｎとの比較演算を行わず、次のクロック信号の立上がりで出力されるパルス密度変調信号ＰＤＭはローレベルのままとなり、遅延・加減算器３９の入力Ｂは“０”、一方の入力Ａは“４”であるから当該遅延・加減算器３９の出力Ｄｏｕｔは“４”となる。   According to the pulse density modulation circuit 26 and the pulse width adjustment circuit 31 of the present embodiment, as shown in FIG. 9A, the initial value of the counter 45 of the pulse width adjustment circuit 31 is “0”, and the control signal Enable is at a low level. If the initial value of the pulse density modulation signal PDM is at a low level and the drive waveform signal WCOM that is an input signal is constant “4”, for example, the pulse density modulation circuit that is output when the clock signal CLK falls 26, the output Qin of the adder 36 is “4”, but since the control signal Enable is at a low level, the comparator 37 does not perform the comparison operation between the constant A of “10” and the output Qin, and The pulse density modulation signal PDM output at the rising edge of the clock signal remains at a low level, the input B of the delay / adder / subtractor 39 is “0”, and one input A is “4”. Output Dout of the delay-subtractor 39 is "4" from that.

同じクロック信号ＣＬＫの立下がり時には、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“８”となるが、パルス幅調整回路３１のカウンタ４５がインクリメントされて“１”となるので、そのタイミングで比較器４６から出力される制御信号Ｅｎａｂｌｅはハイレベルとなり、次のクロック信号の立上がり時に比較器３７は定数Ａと出力Ｑｉｎを比較するが、出力Ｑｉｎが“１０”より小さいのでパルス密度変調信号ＰＤＭはローレベルのままとなり、遅延・加減算器３９の出力Ｄｏｕｔは“８”となる。
同じクロック信号ＣＬＫの立下がり時には、パルス幅調整回路３１のカウンタ４５がインクリメントされて“２”となると共に、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“１２”となり、制御信号Ｅｎａｂｌｅはハイレベルのままであるから、次のクロック信号の立上がりで比較器３７の出力、つまりパルス密度変調信号ＰＤＭがハイレベルとなり、遅延・加減算器３９の入力Ｂは“１０”となり、一方の入力Ａは“１２”なので、出力Ｄｏｕｔは“２”となる。 At the fall of the same clock signal CLK, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “8”, but the counter 45 of the pulse width adjustment circuit 31 is incremented to “1”. Thus, the control signal Enable output from the comparator 46 becomes a high level, and the comparator 37 compares the constant A with the output Qin at the next rise of the clock signal. However, since the output Qin is smaller than “10”, the pulse density modulation signal The PDM remains at the low level, and the output Dout of the delay / adder / subtractor 39 becomes “8”.
When the same clock signal CLK falls, the counter 45 of the pulse width adjustment circuit 31 is incremented to “2”, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “12”, and the control signal Enable is Since it remains at the high level, the output of the comparator 37, that is, the pulse density modulation signal PDM becomes high level at the rise of the next clock signal, the input B of the delay / adder / subtractor 39 becomes "10", and one input A Is “12”, the output Dout is “2”.

前記パルス密度変調信号ＰＤＭの立上がりと共にリセット信号ｒｅｓｅｔも立上がるため、パルス幅調整回路３１のカウンタ４５がリセットされて“０”となり、比較器４６から出力される制御信号Ｅｎａｂｌｅがローレベルになると共に、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“６”となるが、制御信号Ｅｎａｂｌｅがローレベルであるから比較器３７は比較演算を行わず、パルス密度変調信号ＰＤＭはハイレベルのままとなる。従って、遅延・加減算器３９の入力Ｂは“１０”のままであり、一方の入力Ａが“６”であるから、次のクロック信号ＣＬＫの立上がりでの出力Ｄｏｕｔは“−４”となると共に、リセット信号ｒｅｓｅｔもローレベルとなる。   Since the reset signal reset rises with the rise of the pulse density modulation signal PDM, the counter 45 of the pulse width adjustment circuit 31 is reset to “0”, and the control signal Enable output from the comparator 46 becomes low level. The output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “6”, but since the control signal Enable is at a low level, the comparator 37 does not perform a comparison operation, and the pulse density modulation signal PDM remains at a high level. It becomes. Therefore, since the input B of the delay / adder / subtractor 39 remains “10” and one input A is “6”, the output Dout at the next rising edge of the clock signal CLK becomes “−4”. The reset signal reset is also at a low level.

同じクロック信号ＣＬＫの立下がり時には、パルス幅調整回路３１のカウンタ４５がインクリメントされて“１”となり、比較器４６から出力される制御信号Ｅｎａｂｌｅがハイレベルになると共に、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“０”となり、次のクロック信号ＣＬＫの立上がりで比較器３７から出力されるパルス密度変調信号ＰＤＭはローレベルに変化する。従って、遅延・加減算器３９の入力Ｂは“０”となり、一方の入力Ａも“０”であるから、出力Ｄｏｕｔは“０”となる。   At the fall of the same clock signal CLK, the counter 45 of the pulse width adjustment circuit 31 is incremented to “1”, the control signal Enable output from the comparator 46 becomes high level, and the pulse density modulation circuit 26 adds. The output Qin of the comparator 36 becomes “0”, and the pulse density modulation signal PDM output from the comparator 37 changes to a low level at the next rise of the clock signal CLK. Accordingly, the input B of the delay / adder / subtractor 39 is “0”, and one of the inputs A is also “0”, so that the output Dout is “0”.

前記パルス密度変調信号ＰＤＭの立下がりと共にリセット信号ｒｅｓｅｔも立上がるため、パルス幅調整回路３１のカウンタ４５がリセットされて“０”となり、比較器４６から出力される制御信号Ｅｎａｂｌｅがローレベルになると共に、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“４”となるが、制御信号Ｅｎａｂｌｅがローレベルであるから比較器３７は比較演算を行わず、パルス密度変調信号ＰＤＭはローレベルのままとなる。従って、遅延・加減算器３９の入力Ｂは“０”のままであり、一方の入力Ａが“４”であるから、次のクロック信号ＣＬＫの立上がりでの出力Ｄｏｕｔは“４”となると共に、リセット信号ｒｅｓｅｔもローレベルとなる。   Since the reset signal reset rises with the fall of the pulse density modulation signal PDM, the counter 45 of the pulse width adjustment circuit 31 is reset to “0”, and the control signal Enable output from the comparator 46 becomes low level. At the same time, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “4”. However, since the control signal Enable is at a low level, the comparator 37 does not perform a comparison operation, and the pulse density modulation signal PDM is at a low level. Will remain. Therefore, since the input B of the delay / adder / subtractor 39 remains “0” and one input A is “4”, the output Dout at the rising edge of the next clock signal CLK becomes “4”. The reset signal reset is also at a low level.

このように、パルス密度変調信号ＰＤＭのエッジ検出時には、制御信号Ｅｎａｂｌｅをローレベルにするため、この制御信号Ｅｎａｂｌｅがローレベルにあるときには、比較器３７による比較演算が停止され、パルス密度変調信号ＰＤＭのパルス幅が時間軸方向に長くなる、換言すればパルス密度変調信号ＰＤＭのパルス幅を所定の時間長さ以上に制御することができる。周知のように、パルス密度変調では、パルスデューティ比が５０％でパルス周波数が高くなるので、本実施形態のパルス幅調整回路３１の機能を図に表すと、図９ｂに示すように、パルスデューティ比５０％近傍でのパルス周波数をあるレベルで規制することができ、そのようにすることで駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）の歪みを抑制防止することができると共に、スイッチングロスも低減することが可能となる。   Thus, when the edge of the pulse density modulation signal PDM is detected, the control signal Enable is set to the low level. Therefore, when the control signal Enable is at the low level, the comparison operation by the comparator 37 is stopped and the pulse density modulation signal PDM is stopped. Of the pulse density modulation signal PDM can be controlled to be equal to or longer than a predetermined time length. As is well known, in pulse density modulation, the pulse duty ratio is 50% and the pulse frequency is high. Therefore, when the function of the pulse width adjustment circuit 31 of this embodiment is illustrated in the drawing, as shown in FIG. The pulse frequency in the vicinity of the ratio of 50% can be regulated at a certain level, and by doing so, distortion of the drive signal COM (drive pulse PCOM) can be suppressed and switching loss can be reduced. It becomes possible.

図１０ａは、パルス密度変調のパルス幅を制御しない、通常のパルス密度変調のタイミングチャートであり、図６のパルス幅調整回路がなく、図７の制御信号Ｅｎａｂｌｅがない場合を示している。このタイミングチャートで、図９ａと同様に、パルス密度変調信号ＰＤＭの初期値がローレベルにあり、例えば入力信号である駆動波形信号ＷＣＯＭが“４”一定であるとすると、クロック信号ＣＬＫの立下がり時に出力されるパルス密度変調回路２６の加算器３６の出力Ｑｉｎは“４”であり、定数Ａと出力Ｑｉｎの比較結果に基づいて、次のクロック信号の立上がりで比較器３７から出力されるパルス密度変調信号ＰＤＭはローレベルのままとなり、遅延・加減算器３９の入力Ｂは“０”、一方の入力Ａは“４”であるから当該遅延・加減算器３９の出力Ｄｏｕｔは“４”となる。   FIG. 10a is a timing chart of normal pulse density modulation in which the pulse width of pulse density modulation is not controlled, and shows a case where the pulse width adjustment circuit of FIG. 6 is not provided and the control signal Enable of FIG. 7 is not provided. In this timing chart, as in FIG. 9a, if the initial value of the pulse density modulation signal PDM is at a low level, for example, if the drive waveform signal WCOM that is an input signal is “4” constant, the falling edge of the clock signal CLK The output Qin of the adder 36 of the pulse density modulation circuit 26 that is sometimes output is “4”. Based on the comparison result between the constant A and the output Qin, the pulse output from the comparator 37 at the rising edge of the next clock signal. The density modulation signal PDM remains at a low level, the input B of the delay / adder / subtractor 39 is “0”, and one input A is “4”, so the output Dout of the delay / adder / subtractor 39 is “4”. .

同じクロック信号ＣＬＫの立下がり時には、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“８”となり、次のクロック信号の立上がり時に比較器３７は定数Ａと出力Ｑｉｎを比較するが、出力Ｑｉｎが“１０”より小さいのでパルス密度変調信号ＰＤＭはローレベルのままとなり、遅延・加減算器３９の出力Ｄｏｕｔは“８”となる。
同じクロック信号ＣＬＫの立下がり時には、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“１２”となり、次のクロック信号の立上がりで比較器３７の出力、つまりパルス密度変調信号ＰＤＭがハイレベルとなり、遅延・加減算器３９の入力Ｂは“１０”となり、一方の入力Ａは“１２”なので、出力Ｄｏｕｔは“２”となる。 When the same clock signal CLK falls, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “8”, and at the next rise of the clock signal, the comparator 37 compares the constant A with the output Qin. Is smaller than “10”, the pulse density modulation signal PDM remains at low level, and the output Dout of the delay / adder / subtractor 39 becomes “8”.
When the same clock signal CLK falls, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “12”, and the output of the comparator 37, that is, the pulse density modulation signal PDM becomes high level at the next rise of the clock signal. Since the input B of the delay / adder / subtractor 39 is “10” and one input A is “12”, the output Dout is “2”.

同じクロック信号の立下がり時には、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“６”となり、次のクロック信号の立上がりで比較器３７の出力、つまりパルス密度変調信号ＰＤＭがローレベルとなり、遅延・加減算器３９の入力Ｂは“０”となり、一方の入力Ａが“６”であるから、出力Ｄｏｕｔは“６”となる。
同じクロック信号ＣＬＫの立下がり時には、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“１０”となり、次のクロック信号ＣＬＫの立上がりで比較器３７から出力されるパルス密度変調信号ＰＤＭはハイレベルに変化し、遅延・加減算器３９の入力Ｂは“１０”となり、一方の入力Ａも“１０”であるから、出力Ｄｏｕｔは“０”となる。 At the fall of the same clock signal, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “6”, and at the next rise of the clock signal, the output of the comparator 37, that is, the pulse density modulation signal PDM becomes low level. Since the input B of the delay / adder / subtractor 39 is “0” and one input A is “6”, the output Dout is “6”.
At the fall of the same clock signal CLK, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “10”, and the pulse density modulation signal PDM output from the comparator 37 at the next rise of the clock signal CLK is at a high level. Since the input B of the delay / adder / subtractor 39 becomes “10” and one input A is also “10”, the output Dout becomes “0”.

同じクロック信号の立下がり時には、パルス密度変調回路２６の加算器３６の出力Ｑｉｎは“４”となり、次のクロック信号ＣＬＫの立上がりで比較器３７から出力されるパルス密度変調信号ＰＤＭはローレベルに変化し、遅延・加減算器３９の入力Ｂは“０”となり、一方の入力Ａが“４”であるから、出力Ｄｏｕｔは“４”となる。
このように、制御信号Ｅｎａｂｌｅを用いない通常のパルス密度変調では、出力であるパルス密度変調信号ＰＤＭが頻繁にハイレベルとローレベルに変化する場合がある。時間当たりの変化が多いということは、周波数が高いということであり、図１０ｂに示すように、パルスデューティ比が５０％のときにピークになる。パルス周波数が高いと、パルス幅が狭くなり、高速スイッチングによって駆動信号に歪みが生じる恐れがある上に、シュートスルーなどのスイッチングロスの増大にも繋がる。 At the fall of the same clock signal, the output Qin of the adder 36 of the pulse density modulation circuit 26 becomes “4”, and the pulse density modulation signal PDM output from the comparator 37 at the next rise of the clock signal CLK becomes low level. As a result, the input B of the delay / adder / subtractor 39 is “0”, and one of the inputs A is “4”.
As described above, in normal pulse density modulation that does not use the control signal Enable, the output pulse density modulation signal PDM may frequently change between a high level and a low level. A large change per time means that the frequency is high, and peaks as shown in FIG. 10b when the pulse duty ratio is 50%. When the pulse frequency is high, the pulse width is narrowed, the drive signal may be distorted by high-speed switching, and the switching loss such as shoot-through is increased.

このように、本実施形態の電力増幅装置によれば、出力する駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）の基準となる駆動波形信号ＷＣＯＭの振幅値をパルスデューティからなる変調信号ＰＤＭにパルス変調し、そのパルス変調された変調信号ＰＤＭをデジタル電力増幅回路２８で電力増幅し、その電力増幅された電力増幅変調信号ＡＰＷＭを平滑化して駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）として出力するにあたり、変調回路２６による変調信号ＰＤＭのパルス幅を調整することとしたため、変調回路２６がΔΣ変調回路などのパルス密度変調回路である場合に、パルスデューティ比が５０％付近で周波数が高くなるとき、変調信号ＰＤＭのパルス幅を所定の時間長さ以上に制御することで、変調信号ＰＤＭの周波数が低下し、駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）の歪みを抑制防止することができると共に、スイッチングロスも低減することが可能となる。   As described above, according to the power amplifying apparatus of the present embodiment, the amplitude value of the drive waveform signal WCOM serving as a reference of the output drive signal COM (drive pulse PCOM) is pulse-modulated to the modulation signal PDM having the pulse duty, The modulation by the modulation circuit 26 is performed when the pulse-modulated modulation signal PDM is power-amplified by the digital power amplification circuit 28 and the power-amplified modulation signal APWM is smoothed and output as the drive signal COM (drive pulse PCOM). Since the pulse width of the signal PDM is adjusted, when the modulation circuit 26 is a pulse density modulation circuit such as a ΔΣ modulation circuit, the pulse width of the modulation signal PDM is increased when the frequency becomes high when the pulse duty ratio is around 50%. Is controlled to be equal to or longer than a predetermined time length, the frequency of the modulation signal PDM is lowered, and the drive signal COM It is possible to suppress and prevent distortion of (driving pulse PCOM) and to reduce switching loss.

また、パルス変調された変調信号ＰＤＭのパルス幅を所定の時間長さ以上に制御する制御信号Ｅｎａｂｌｅを変調回路２６に入力することとしたため、駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）の歪みを抑制防止すると共に、スイッチングロスも低減することができる。
また、変調回路２６が、ΔΣ変調回路であることとしたため、駆動信号ＣＯＭ（駆動パルスＰＣＯＭ）の波形精度を向上することができる。
なお、前記実施形態では、本発明の電力増幅装置をラインヘッド型の液体噴射型印刷装置に用いた場合についてのみ詳述したが、本発明の電力増幅装置は、マルチパス型の液体噴射型印刷装置にも同様に適用可能である。 Further, since the control signal Enable for controlling the pulse width of the pulse-modulated modulation signal PDM to be equal to or longer than a predetermined time length is input to the modulation circuit 26, distortion of the drive signal COM (drive pulse PCOM) is suppressed and prevented. At the same time, switching loss can be reduced.
In addition, since the modulation circuit 26 is a ΔΣ modulation circuit, the waveform accuracy of the drive signal COM (drive pulse PCOM) can be improved.
In the above-described embodiment, only the case where the power amplifying apparatus of the present invention is used in a line head type liquid jet printing apparatus has been described in detail. However, the power amplifying apparatus of the present invention is a multi-pass type liquid jet printing apparatus. The same applies to the apparatus.

また、前記実施形態では、本発明の電力増幅装置を液体噴射型印刷装置のデジタル電力増幅器の駆動回路に具体化したが、この限りではなく、インク以外の他の液体（液体以外にも、機能材料の粒子が分散されている液状体、ジェルなどの流状体を含む）や液体以外の流体（流体として流して噴射できる固体など）を噴射したり吐出したりする液体噴射装置に具体化することもできる。例えば、液晶ディスプレイ、ＥＬ（エレクトロルミネッサンス）ディスプレイ、面発光ディスプレイ、カラーフィルタの製造などに用いられる電極材や色材などの材料を分散又は溶解の形態で含む液状体を噴射する液状体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられて試料となる液体を噴射する液体噴射装置であってもよい。更に、時計やカメラなどの精密機械にピンポイントで潤滑油を噴射する液体噴射装置、光通信素子などに用いられる微小半球レンズ（光学レンズ）などを形成するための紫外線硬化樹脂などの透明樹脂液を基板上に噴射する液体噴射装置、基板などをエッチングするために酸又はアルカリなどのエッチング液を噴射する液体噴射装置、ジェルを噴射する流状体噴射装置、トナーなどの粉体を例とする固体を噴射する流体噴射式記録装置であってもよい。そして、これらのうち何れか一種の噴射装置に本発明を適用することができる。   In the above embodiment, the power amplifying device of the present invention is embodied in the drive circuit of the digital power amplifier of the liquid jet printing apparatus. However, the present invention is not limited to this. The present invention is embodied in a liquid ejecting apparatus that ejects or ejects a fluid other than a liquid (including a liquid material in which particles of material are dispersed, a fluid such as a gel), or a fluid other than a liquid (such as a solid that can be ejected as a fluid). You can also. For example, a liquid material ejecting apparatus that ejects a liquid material that contains materials such as electrode materials and color materials used in the manufacture of liquid crystal displays, EL (electroluminescence) displays, surface-emitting displays, color filters, and the like in a dispersed or dissolved form. Further, it may be a liquid ejecting apparatus that ejects a bio-organic matter used for biochip manufacturing, or a liquid ejecting apparatus that ejects a liquid that is used as a precision pipette to become a sample. In addition, transparent resin liquids such as UV curable resins for forming liquid injection devices that inject lubricating oil onto precision machines such as watches and cameras, micro hemispherical lenses (optical lenses) used in optical communication elements, etc. Examples include a liquid ejecting apparatus that ejects a liquid onto a substrate, a liquid ejecting apparatus that ejects an etching solution such as acid or alkali to etch the substrate, a fluid ejecting apparatus that ejects a gel, and a powder such as toner. It may be a fluid ejection recording apparatus that ejects a solid. The present invention can be applied to any one of these injection devices.

本発明の電力増幅装置を用いた液体噴射型印刷装置の一実施形態を示す概略構成正面図である。1 is a schematic configuration front view showing an embodiment of a liquid jet printing apparatus using a power amplification device of the present invention. 図１の液体噴射型印刷装置に用いられる液体噴射ヘッド近傍の平面図である。FIG. 2 is a plan view of the vicinity of a liquid jet head used in the liquid jet printing apparatus of FIG. 1. 図１の液体噴射型印刷装置の制御装置のブロック図である。FIG. 2 is a block diagram of a control device of the liquid jet printing apparatus of FIG. 1. 各液体噴射ヘッド内のノズルアクチュエータを駆動する駆動信号の説明図である。FIG. 6 is an explanatory diagram of a drive signal for driving a nozzle actuator in each liquid ejecting head. スイッチングコントローラのブロック図である。It is a block diagram of a switching controller. ノズルアクチュエータの駆動回路の一例を示すブロック図である。It is a block diagram which shows an example of the drive circuit of a nozzle actuator. 図６の変調回路に用いられたパルス密度変調回路を示すブロック図である。It is a block diagram which shows the pulse density modulation circuit used for the modulation circuit of FIG. 図６のパルス幅調整回路のブロック図である。FIG. 7 is a block diagram of the pulse width adjustment circuit of FIG. 6. 図７のパルス密度変調回路及び図８のパルス幅調整回路の作用の説明図である。It is explanatory drawing of an effect | action of the pulse density modulation circuit of FIG. 7, and the pulse width adjustment circuit of FIG. 従来のパルス密度変調回路の作用の説明図である。It is explanatory drawing of an effect | action of the conventional pulse density modulation circuit.

符号の説明Explanation of symbols

１は印刷媒体、２は液体噴射ヘッド、３は給紙部、４は搬送部、５は給紙ローラ、６は搬送ベルト、７は電動モータ、８は駆動ローラ、９は従動ローラ、１０は排紙部、１１は固定プレート、２１はハーフブリッジＤ級出力段、２２はノズルアクチュエータ、２５は駆動波形信号発生回路、２６は変調回路、２８はデジタル電力増幅器、２９は平滑フィルタ、３０はゲート駆動回路、３１はパルス幅調整回路、３２は量子化器、３３は加減算器、３４は遅延器、３５は加算器、３６は加算器、３７比較器、３８はレベルシフタ、３９は遅延・加減算器、４０はエッジ検出部、４１はカウンタ、４２は比較器、４３は遅延器、４４は排他的論理和器、４５はカウンタ、４６は比較器、６５はヘッドドライバ   1 is a print medium, 2 is a liquid ejecting head, 3 is a paper feed unit, 4 is a transport unit, 5 is a paper feed roller, 6 is a transport belt, 7 is an electric motor, 8 is a drive roller, 9 is a driven roller, 10 is A paper discharge unit, 11 is a fixed plate, 21 is a half bridge class D output stage, 22 is a nozzle actuator, 25 is a drive waveform signal generation circuit, 26 is a modulation circuit, 28 is a digital power amplifier, 29 is a smoothing filter, 30 is a gate Drive circuit, 31 pulse width adjustment circuit, 32 quantizer, 33 adder / subtractor, 34 delay device, 35 adder, 36 adder, 37 comparator, 38 level shifter, 39 delay / adder / subtractor , 40 is an edge detector, 41 is a counter, 42 is a comparator, 43 is a delay unit, 44 is an exclusive OR, 45 is a counter, 46 is a comparator, and 65 is a head driver.

Claims (3)

出力する駆動信号の基準となる駆動波形信号の振幅値をパルスデューティからなる変調信号にパルス変調する変調回路と、
前記変調回路でパルス変調された変調信号を電力増幅するデジタル電力増幅回路と、
前記デジタル電力増幅回路で電力増幅された電力増幅変調信号を平滑化し、前記駆動信号として出力する平滑フィルタと、
前記変調回路による変調信号のパルス幅を調整するパルス幅調整回路と、
を備えたことを特徴とする電力増幅装置。 A modulation circuit for pulse-modulating the amplitude value of the drive waveform signal serving as a reference of the drive signal to be output into a modulation signal comprising a pulse duty;
A digital power amplifier circuit for power-amplifying the modulation signal pulse-modulated by the modulation circuit;
A smoothing filter that smoothes the power amplification modulation signal that has been power amplified by the digital power amplification circuit, and outputs the smoothed output as the drive signal;
A pulse width adjustment circuit for adjusting a pulse width of a modulation signal by the modulation circuit;
A power amplifying device comprising: 前記パルス幅調整回路は、前記パルス変調された変調信号のパルス幅を所定の時間長さ以上に制御する制御信号を変調回路に入力することを特徴とする請求項１に記載の電力増幅装置。   2. The power amplifying apparatus according to claim 1, wherein the pulse width adjustment circuit inputs a control signal for controlling a pulse width of the pulse-modulated modulation signal to be equal to or longer than a predetermined time length. 前記変調回路が、ΔΣ変調回路であることを特徴とする請求項１又は２に記載の電力増幅装置。   The power amplifying apparatus according to claim 1, wherein the modulation circuit is a ΔΣ modulation circuit.
JP2008286223A 2008-11-07 2008-11-07 Power-amplifying device Withdrawn JP2010114711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008286223A JP2010114711A (en) 2008-11-07 2008-11-07 Power-amplifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008286223A JP2010114711A (en) 2008-11-07 2008-11-07 Power-amplifying device

Publications (2)

Publication Number Publication Date
JP2010114711A true JP2010114711A (en) 2010-05-20
JP2010114711A5 JP2010114711A5 (en) 2011-11-17

Family

ID=42302914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008286223A Withdrawn JP2010114711A (en) 2008-11-07 2008-11-07 Power-amplifying device

Country Status (1)

Country Link
JP (1) JP2010114711A (en)

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013031960A (en) * 2011-08-02 2013-02-14 Seiko Epson Corp Drive circuit and drive method for driving liquid ejection head
CN103722882A (en) * 2012-10-10 2014-04-16 精工爱普生株式会社 Liquid ejecting apparatus and liquid ejecting method
CN103722883A (en) * 2012-10-10 2014-04-16 精工爱普生株式会社 Liquid ejecting apparatus and liquid ejecting method
CN103722881A (en) * 2012-10-10 2014-04-16 精工爱普生株式会社 Liquid ejecting apparatus
JP2014076562A (en) * 2012-10-10 2014-05-01 Seiko Epson Corp Printer and printing method
JP2014184587A (en) * 2013-03-22 2014-10-02 Seiko Epson Corp Liquid discharge apparatus and method of discharging liquid
JP2014184569A (en) * 2013-03-22 2014-10-02 Seiko Epson Corp Liquid discharge apparatus and capacitive load drive circuit
US8974024B2 (en) 2013-03-22 2015-03-10 Seiko Epson Corporation Liquid discharge apparatus
JP2015164779A (en) * 2014-03-03 2015-09-17 セイコーエプソン株式会社 Liquid discharge device, head unit, and liquid discharge device control method
US9156250B2 (en) 2014-03-03 2015-10-13 Seiko Epson Corporation Liquid discharging apparatus, head unit, and control method of liquid discharging apparatus
US9186888B2 (en) 2013-08-20 2015-11-17 Seiko Epson Corporation Liquid discharging apparatus, control method thereof, and program
US9254645B2 (en) 2013-08-30 2016-02-09 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US9259919B2 (en) 2014-05-02 2016-02-16 Seiko Epson Corporation Liquid discharge apparatus and control method of liquid discharge apparatus
JP2016040085A (en) * 2014-08-12 2016-03-24 セイコーエプソン株式会社 Liquid emission device and head unit
US9302473B2 (en) 2014-01-16 2016-04-05 Seiko Epson Corporation Liquid discharge apparatus, head unit, and control method of liquid discharge apparatus
JP2016074227A (en) * 2015-12-24 2016-05-12 セイコーエプソン株式会社 Driving circuit and driving method for driving liquid discharge head
US9352557B2 (en) 2014-08-12 2016-05-31 Seiko Epson Corporation Liquid discharge apparatus and head unit
US9358781B2 (en) 2014-03-03 2016-06-07 Seiko Epson Corporation Liquid discharging apparatus, head unit, and control method of liquid discharging apparatus
US9358782B2 (en) 2014-05-26 2016-06-07 Seiko Epson Corporation Liquid discharge apparatus
US9375917B2 (en) 2014-08-12 2016-06-28 Seiko Epson Corporation Liquid discharge apparatus and head unit
US9399341B2 (en) 2014-11-25 2016-07-26 Seiko Epson Corporation Liquid ejecting apparatus, head unit, integrated circuit device for driving capacitive load, and capacitive load driving circuit
US9421762B1 (en) 2015-03-20 2016-08-23 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9427957B2 (en) 2014-03-25 2016-08-30 Seiko Epson Corporation Liquid ejecting apparatus, head unit, and method of controlling liquid ejecting apparatus
US9434157B2 (en) 2014-12-10 2016-09-06 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9475284B2 (en) 2015-02-04 2016-10-25 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
US9475282B2 (en) 2013-08-30 2016-10-25 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US9475283B2 (en) 2015-02-17 2016-10-25 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
US9522528B2 (en) 2014-12-11 2016-12-20 Seiko Epson Corporation Liquid discharging apparatus, head unit, integrated circuit device for capacitive load driving, and capacitive load driving circuit
US9527277B2 (en) 2014-12-10 2016-12-27 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9533493B2 (en) 2014-12-11 2017-01-03 Seiko Epson Corporation Liquid discharging apparatus, head unit, integrated circuit device for capacitive load driving, and capacitive load driving circuit
EP3112159A2 (en) 2015-07-01 2017-01-04 Seiko Epson Corporation Liquid discharge device and head unit
US9539805B2 (en) 2014-12-11 2017-01-10 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9539804B2 (en) 2014-12-15 2017-01-10 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9545789B2 (en) 2014-11-25 2017-01-17 Seiko Epson Corporation Liquid ejecting apparatus, head unit, integrated circuit device for driving capacitive load, and capacitive load driving circuit
US9550356B2 (en) 2015-01-28 2017-01-24 Seiko Epson Corporation Liquid discharge apparatus, head unit, capacitive load drive circuit, and integrated circuit device for capacitive load drive
JP2017019295A (en) * 2016-11-04 2017-01-26 セイコーエプソン株式会社 Printing device and printing method
JP2017019296A (en) * 2016-11-04 2017-01-26 セイコーエプソン株式会社 Printing device and printing method
US9555624B2 (en) 2015-02-03 2017-01-31 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
US9555625B2 (en) 2015-03-20 2017-01-31 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9573367B2 (en) 2014-12-10 2017-02-21 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device
US9579886B2 (en) 2015-02-04 2017-02-28 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
JP2017043007A (en) * 2015-08-27 2017-03-02 セイコーエプソン株式会社 Liquid discharge device and head unit
US9656462B2 (en) 2015-08-26 2017-05-23 Seiko Epson Corporation Liquid ejecting apparatus
US9849670B2 (en) 2016-03-18 2017-12-26 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and integrated circuit
US9862184B2 (en) 2015-10-26 2018-01-09 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9908329B2 (en) 2016-02-26 2018-03-06 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US9925766B2 (en) 2016-02-26 2018-03-27 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9956767B2 (en) 2016-02-26 2018-05-01 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9981466B2 (en) 2016-08-08 2018-05-29 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US10000058B2 (en) 2016-03-18 2018-06-19 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and integrated circuit
US10022960B2 (en) 2016-03-18 2018-07-17 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US10035342B2 (en) 2016-07-08 2018-07-31 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and integrated circuit
US10044343B2 (en) 2016-02-26 2018-08-07 Seiko Epson Corporation Drive circuit, and control method of drive circuit
EP3372406A1 (en) 2017-03-06 2018-09-12 Seiko Epson Corporation Liquid ejecting apparatus and capacitive load drive circuit
US10086605B2 (en) 2016-09-26 2018-10-02 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and driving method
CN108621563A (en) * 2017-03-23 2018-10-09 精工爱普生株式会社 Printing equipment and printing equipment power supply unit
US10179449B2 (en) 2015-10-09 2019-01-15 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US10245827B2 (en) 2015-03-20 2019-04-02 Seiko Epson Corporation Liquid ejecting device, driver circuit, and head unit
US10265948B2 (en) 2016-02-26 2019-04-23 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US10457041B2 (en) 2017-07-06 2019-10-29 Seiko Epson Corporation Liquid discharge apparatus, circuit substrate, and integrated circuit device
US10464316B2 (en) 2017-07-06 2019-11-05 Seiko Epson Corporation Liquid discharge apparatus, circuit substrate, and integrated circuit device
US10821727B2 (en) 2017-11-30 2020-11-03 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US10875294B2 (en) 2018-02-26 2020-12-29 Seiko Epson Corporation Liquid ejecting apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312258A (en) * 2006-05-22 2007-11-29 Sharp Corp Pulse signal generating apparatus
JP2008113424A (en) * 2006-10-03 2008-05-15 Seiko Epson Corp Control method of class-d amplifier, control circuit for class-d amplifier, driving circuit for capacitive load, transducer, ultrasonic speaker, display device, directional acoustic system, and printer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312258A (en) * 2006-05-22 2007-11-29 Sharp Corp Pulse signal generating apparatus
JP2008113424A (en) * 2006-10-03 2008-05-15 Seiko Epson Corp Control method of class-d amplifier, control circuit for class-d amplifier, driving circuit for capacitive load, transducer, ultrasonic speaker, display device, directional acoustic system, and printer

Cited By (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013031960A (en) * 2011-08-02 2013-02-14 Seiko Epson Corp Drive circuit and drive method for driving liquid ejection head
CN103722881A (en) * 2012-10-10 2014-04-16 精工爱普生株式会社 Liquid ejecting apparatus
CN103722883A (en) * 2012-10-10 2014-04-16 精工爱普生株式会社 Liquid ejecting apparatus and liquid ejecting method
CN103722881B (en) * 2012-10-10 2015-11-18 精工爱普生株式会社 Liquid ejection apparatus
JP2014076562A (en) * 2012-10-10 2014-05-01 Seiko Epson Corp Printer and printing method
US8833890B2 (en) 2012-10-10 2014-09-16 Seiko Epson Corporation Liquid ejecting apparatus
CN103722882A (en) * 2012-10-10 2014-04-16 精工爱普生株式会社 Liquid ejecting apparatus and liquid ejecting method
CN105398219A (en) * 2012-10-10 2016-03-16 精工爱普生株式会社 Liquid Ejecting Apparatus And Liquid Ejecting Method
US8857935B2 (en) 2012-10-10 2014-10-14 Seiko Epson Corporation Liquid ejecting apparatus and liquid ejecting method
US8894171B2 (en) 2012-10-10 2014-11-25 Seiko Epson Corporation Liquid ejecting apparatus and liquid ejecting method
CN105235389A (en) * 2012-10-10 2016-01-13 精工爱普生株式会社 liquid ejecting apparatus
CN103722882B (en) * 2012-10-10 2015-11-25 精工爱普生株式会社 Liquid ejection apparatus and liquid ejection method
CN103722883B (en) * 2012-10-10 2015-11-18 精工爱普生株式会社 Liquid ejection apparatus and liquid ejection method
JP2014184587A (en) * 2013-03-22 2014-10-02 Seiko Epson Corp Liquid discharge apparatus and method of discharging liquid
JP2014184569A (en) * 2013-03-22 2014-10-02 Seiko Epson Corp Liquid discharge apparatus and capacitive load drive circuit
US9168738B2 (en) 2013-03-22 2015-10-27 Seiko Epson Corporation Liquid discharge apparatus and method of discharging liquid
US9346264B2 (en) 2013-03-22 2016-05-24 Seiko Epson Corporation Liquid discharge apparatus and capacitive load driving circuit
US8974024B2 (en) 2013-03-22 2015-03-10 Seiko Epson Corporation Liquid discharge apparatus
US9735774B2 (en) 2013-03-22 2017-08-15 Seiko Epson Corporation Capacitive load driving circuit
US9539806B2 (en) 2013-03-22 2017-01-10 Seiko Epson Corporation Liquid discharge apparatus and method of discharging liquid
US9186888B2 (en) 2013-08-20 2015-11-17 Seiko Epson Corporation Liquid discharging apparatus, control method thereof, and program
US9475282B2 (en) 2013-08-30 2016-10-25 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US10035341B2 (en) 2013-08-30 2018-07-31 Seiko Epson Corporation Driving circuit for driving capacitive load
US9254645B2 (en) 2013-08-30 2016-02-09 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US9446584B2 (en) 2013-08-30 2016-09-20 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US9302473B2 (en) 2014-01-16 2016-04-05 Seiko Epson Corporation Liquid discharge apparatus, head unit, and control method of liquid discharge apparatus
US9673810B2 (en) 2014-01-16 2017-06-06 Seiko Epson Corporation Driving circuit for driving a capacitive load, and control method of a driving circuit for driving a capacitive load
US9654099B2 (en) 2014-03-03 2017-05-16 Seiko Epson Corporation Driving circuit for driving a capacitive load
US9358781B2 (en) 2014-03-03 2016-06-07 Seiko Epson Corporation Liquid discharging apparatus, head unit, and control method of liquid discharging apparatus
US9586397B2 (en) 2014-03-03 2017-03-07 Seiko Epson Corporation Driving circuit for driving a capacitive load
US9427958B2 (en) 2014-03-03 2016-08-30 Seiko Epson Corporation Liquid discharging apparatus, head unit, and control method of liquid discharging apparatus
US9440433B2 (en) 2014-03-03 2016-09-13 Seiko Epson Corporation Liquid discharging apparatus, head unit, and control method of liquid discharging apparatus
US9156250B2 (en) 2014-03-03 2015-10-13 Seiko Epson Corporation Liquid discharging apparatus, head unit, and control method of liquid discharging apparatus
JP2015164779A (en) * 2014-03-03 2015-09-17 セイコーエプソン株式会社 Liquid discharge device, head unit, and liquid discharge device control method
US9656461B2 (en) 2014-03-25 2017-05-23 Seiko Epson Corporation Liquid ejecting apparatus, head unit, and method of controlling liquid ejecting apparatus
US9427957B2 (en) 2014-03-25 2016-08-30 Seiko Epson Corporation Liquid ejecting apparatus, head unit, and method of controlling liquid ejecting apparatus
US9522531B2 (en) 2014-05-02 2016-12-20 Seiko Epson Corporation Liquid discharge apparatus and control method of liquid discharge apparatus
US9259919B2 (en) 2014-05-02 2016-02-16 Seiko Epson Corporation Liquid discharge apparatus and control method of liquid discharge apparatus
US9358782B2 (en) 2014-05-26 2016-06-07 Seiko Epson Corporation Liquid discharge apparatus
US9831868B2 (en) 2014-05-26 2017-11-28 Seiko Epson Corporation Driving circuit for driving a piezoelectric element
US9375917B2 (en) 2014-08-12 2016-06-28 Seiko Epson Corporation Liquid discharge apparatus and head unit
US9352559B2 (en) 2014-08-12 2016-05-31 Seiko Epson Corporation Liquid discharge apparatus and head unit
US9623653B2 (en) 2014-08-12 2017-04-18 Seiko Epson Corporation Driving circuit for driving a capacitive load
US9352557B2 (en) 2014-08-12 2016-05-31 Seiko Epson Corporation Liquid discharge apparatus and head unit
US9586396B2 (en) 2014-08-12 2017-03-07 Seiko Epson Corporation Drive circuit for driving a capacitive load
JP2016040085A (en) * 2014-08-12 2016-03-24 セイコーエプソン株式会社 Liquid emission device and head unit
US9793891B2 (en) 2014-08-12 2017-10-17 Seiko Epson Corporation Drive circuit for driving a capacitive load
US10434767B2 (en) 2014-11-25 2019-10-08 Seiko Epson Corporation Liquid ejecting apparatus, head unit, integrated circuit device for driving capacitive load, and capacitive load driving circuit
US9545789B2 (en) 2014-11-25 2017-01-17 Seiko Epson Corporation Liquid ejecting apparatus, head unit, integrated circuit device for driving capacitive load, and capacitive load driving circuit
US9399341B2 (en) 2014-11-25 2016-07-26 Seiko Epson Corporation Liquid ejecting apparatus, head unit, integrated circuit device for driving capacitive load, and capacitive load driving circuit
US9731501B2 (en) 2014-11-25 2017-08-15 Seiko Epson Corporation Liquid ejecting apparatus, head unit, integrated circuit device for driving capacitive load, and capacitive load driving circuit
US9434157B2 (en) 2014-12-10 2016-09-06 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9573367B2 (en) 2014-12-10 2017-02-21 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device
US9527277B2 (en) 2014-12-10 2016-12-27 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9539805B2 (en) 2014-12-11 2017-01-10 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9751303B2 (en) 2014-12-11 2017-09-05 Seiko Epson Corporation Liquid discharging apparatus, head unit, integrated circuit device for capacitive load driving, and capacitive load driving circuit
US9764548B2 (en) 2014-12-11 2017-09-19 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9533493B2 (en) 2014-12-11 2017-01-03 Seiko Epson Corporation Liquid discharging apparatus, head unit, integrated circuit device for capacitive load driving, and capacitive load driving circuit
US9522528B2 (en) 2014-12-11 2016-12-20 Seiko Epson Corporation Liquid discharging apparatus, head unit, integrated circuit device for capacitive load driving, and capacitive load driving circuit
US9713922B2 (en) 2014-12-15 2017-07-25 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9539804B2 (en) 2014-12-15 2017-01-10 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and integrated circuit device for capacitive load driving
US9550356B2 (en) 2015-01-28 2017-01-24 Seiko Epson Corporation Liquid discharge apparatus, head unit, capacitive load drive circuit, and integrated circuit device for capacitive load drive
US9862185B2 (en) 2015-01-28 2018-01-09 Seiko Epson Corporation Liquid discharge apparatus, head unit, capacitive load drive circuit, and integrated circuit device for capacitive load drive
US9555624B2 (en) 2015-02-03 2017-01-31 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
US9475284B2 (en) 2015-02-04 2016-10-25 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
US9579886B2 (en) 2015-02-04 2017-02-28 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
US9475283B2 (en) 2015-02-17 2016-10-25 Seiko Epson Corporation Liquid discharging apparatus, head unit, capacitive load driving circuit, and control method of capacitive load driving circuit
US10245827B2 (en) 2015-03-20 2019-04-02 Seiko Epson Corporation Liquid ejecting device, driver circuit, and head unit
US9555625B2 (en) 2015-03-20 2017-01-31 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9421762B1 (en) 2015-03-20 2016-08-23 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9975332B2 (en) 2015-03-20 2018-05-22 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
EP3112159A2 (en) 2015-07-01 2017-01-04 Seiko Epson Corporation Liquid discharge device and head unit
US9744761B2 (en) 2015-07-01 2017-08-29 Seiko Epson Corporation Liquid discharge device and head unit
US9656462B2 (en) 2015-08-26 2017-05-23 Seiko Epson Corporation Liquid ejecting apparatus
US9669621B2 (en) 2015-08-27 2017-06-06 Seiko Epson Corporation Liquid ejecting apparatus and head unit
JP2017043007A (en) * 2015-08-27 2017-03-02 セイコーエプソン株式会社 Liquid discharge device and head unit
US9937712B2 (en) 2015-08-27 2018-04-10 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US10493755B2 (en) 2015-10-09 2019-12-03 Seiko Epson Corporation Driving circuit for capacitive load
US10179449B2 (en) 2015-10-09 2019-01-15 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US9862184B2 (en) 2015-10-26 2018-01-09 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
JP2016074227A (en) * 2015-12-24 2016-05-12 セイコーエプソン株式会社 Driving circuit and driving method for driving liquid discharge head
US9956767B2 (en) 2016-02-26 2018-05-01 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US9925766B2 (en) 2016-02-26 2018-03-27 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US10044343B2 (en) 2016-02-26 2018-08-07 Seiko Epson Corporation Drive circuit, and control method of drive circuit
US9908329B2 (en) 2016-02-26 2018-03-06 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US10265948B2 (en) 2016-02-26 2019-04-23 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and head unit
US10000058B2 (en) 2016-03-18 2018-06-19 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and integrated circuit
US10022960B2 (en) 2016-03-18 2018-07-17 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US9849670B2 (en) 2016-03-18 2017-12-26 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and integrated circuit
US10035342B2 (en) 2016-07-08 2018-07-31 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and integrated circuit
US9981466B2 (en) 2016-08-08 2018-05-29 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US10086605B2 (en) 2016-09-26 2018-10-02 Seiko Epson Corporation Liquid ejecting apparatus, drive circuit, and driving method
JP2017019296A (en) * 2016-11-04 2017-01-26 セイコーエプソン株式会社 Printing device and printing method
JP2017019295A (en) * 2016-11-04 2017-01-26 セイコーエプソン株式会社 Printing device and printing method
US10286655B2 (en) 2017-03-06 2019-05-14 Seiko Epson Corporation Liquid ejecting apparatus and capacitive load drive circuit
EP3372406A1 (en) 2017-03-06 2018-09-12 Seiko Epson Corporation Liquid ejecting apparatus and capacitive load drive circuit
CN108621563A (en) * 2017-03-23 2018-10-09 精工爱普生株式会社 Printing equipment and printing equipment power supply unit
US10457041B2 (en) 2017-07-06 2019-10-29 Seiko Epson Corporation Liquid discharge apparatus, circuit substrate, and integrated circuit device
US10464316B2 (en) 2017-07-06 2019-11-05 Seiko Epson Corporation Liquid discharge apparatus, circuit substrate, and integrated circuit device
US10821727B2 (en) 2017-11-30 2020-11-03 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
US10875294B2 (en) 2018-02-26 2020-12-29 Seiko Epson Corporation Liquid ejecting apparatus

Similar Documents

Publication Publication Date Title
JP2010114711A (en) Power-amplifying device
JP5245767B2 (en) Actuator driving method and power amplifier
JP5471325B2 (en) Liquid ejecting apparatus, printing apparatus, and surgical tool
JP5256768B2 (en) Liquid ejector
JP5320975B2 (en) Pulse width modulation circuit and fluid ejection device
JP6187756B2 (en) Liquid ejection device
JP5212336B2 (en) Liquid ejecting apparatus, liquid ejecting printing apparatus, and driving method of liquid ejecting apparatus
JP2011005733A (en) Fluid ejection device and fluid ejection printer
JP2009154477A (en) Liquid jet device and its drive method
JP4811501B2 (en) Capacitive load driving circuit, liquid ejecting apparatus, and printing apparatus
JP2010114500A (en) Power amplifying device
JP5163207B2 (en) Liquid ejecting apparatus and printing apparatus
JP2011088294A (en) Power amplifying circuit, liquid jet apparatus, and liquid jet type printer
JP5521315B2 (en) Power amplifier, liquid ejecting apparatus, and liquid ejecting printing apparatus
JP2009196197A (en) Liquid jet device
JP2009178950A (en) Liquid jetting apparatus
JP5585700B2 (en) Drive circuit and liquid ejecting apparatus
JP5024145B2 (en) Liquid ejector
JP5440684B2 (en) Driving circuit
JP2010125741A (en) Liquid jet type printing apparatus
JP2011025622A (en) Liquid jetting apparatus and liquid jetting type printer
JP5790801B2 (en) Surgical tool
JP2010124040A (en) Power amplifying device
JP2011093104A (en) Liquid jet device and liquid jet type printer
JP2013151164A (en) Liquid jetting device, printing apparatus and method for driving liquid jetting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120924