JP2010103920A - Surface acoustic wave device and method of manufacturing the same - Google Patents
Surface acoustic wave device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010103920A JP2010103920A JP2008275632A JP2008275632A JP2010103920A JP 2010103920 A JP2010103920 A JP 2010103920A JP 2008275632 A JP2008275632 A JP 2008275632A JP 2008275632 A JP2008275632 A JP 2008275632A JP 2010103920 A JP2010103920 A JP 2010103920A
- Authority
- JP
- Japan
- Prior art keywords
- idt electrode
- acoustic wave
- surface acoustic
- electrode
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
本発明は、弾性表面波装置及びその製造方法に関する。 The present invention relates to a surface acoustic wave device and a method for manufacturing the same.
従来、単一の圧電基板上に互いに異なる周波数特性を有するIDT電極を複数形成した弾性表面波装置が種々提案されている。例えば、特許文献1に記載の弾性表面波フィルタでは、1つの圧電基板上に第1フィルタ部と第2フィルタ部とが形成され、第1フィルタ部を構成するIDT電極の膜厚と、第2フィルタ部を構成するIDT電極の膜厚とを異ならせることで、異なる2つの周波数帯の周波数信号を抽出する2つのフィルタ部を形成している。
しかしながら、特許文献1の弾性表面波フィルタは、第1フィルタ部及び第2フィルタ部が形成された圧電基板をパッケージ内に収容することによって封止されているが、第1フィルタ部及び第2フィルタ部をそれぞれ構成するIDT電極がパッケージの内部空間に露出している。そのため、製造時に混入した異物がIDT電極に付着し、IDT電極の電極指間を短絡させてしまうという問題があった。また、高周波側の周波数帯に対応するフィルタ部のIDT電極の方が電極指の間隔が狭くなる場合が多く、上記のような問題が顕著であった。
However, the surface acoustic wave filter disclosed in
本発明は、上記問題を解決するためになされたものであり、異なる複数の周波数特性を有すると共に、IDT電極の電極指間の短絡等の問題を改善した弾性表面波装置及びその製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and provides a surface acoustic wave device having a plurality of different frequency characteristics and improving problems such as a short circuit between electrode fingers of an IDT electrode and a method for manufacturing the same. The purpose is to do.
本発明に係る弾性表面波装置は、圧電基板と、前記圧電基板上に形成され、第1膜厚を有する第1のIDT電極と、前記圧電基板上に形成され、前記第1膜厚より大きい第2膜厚を有する第2のIDT電極と、前記第1のIDT電極及び前記第2のIDT電極のうち前記第1のIDT電極のみを被覆する絶縁膜と、を備えている。 The surface acoustic wave device according to the present invention includes a piezoelectric substrate, a first IDT electrode having a first film thickness formed on the piezoelectric substrate, and formed on the piezoelectric substrate and larger than the first film thickness. A second IDT electrode having a second film thickness; and an insulating film that covers only the first IDT electrode among the first IDT electrode and the second IDT electrode.
また、本発明に係る弾性表面波装置の製造方法は、第1のIDT電極及び第2のIDT電極が圧電基板上に形成された弾性表面波装置を製造する方法であって、前記圧電基板上の第1領域に、第1膜厚を有する前記第1のIDT電極を形成する工程と、前記第1のIDT電極を被覆する絶縁膜を形成する工程と、前記圧電基板上の前記第1領域と、該第1領域とは異なる第2領域とに、前記第1膜厚より大きい第2膜厚を有する導電膜を形成する工程と、前記絶縁膜をエッチングストッパーとして前記第1領域の前記導電膜をエッチングする工程と、前記第2領域の前記導電膜を所定のパターンでエッチングすることにより第2のIDT電極を形成する工程と、を備えている。 A method for manufacturing a surface acoustic wave device according to the present invention is a method for manufacturing a surface acoustic wave device in which a first IDT electrode and a second IDT electrode are formed on a piezoelectric substrate. Forming the first IDT electrode having the first film thickness in the first region, forming the insulating film covering the first IDT electrode, and the first region on the piezoelectric substrate. Forming a conductive film having a second film thickness larger than the first film thickness in a second area different from the first area; and using the insulating film as an etching stopper, the conductive film in the first area Etching a film, and forming a second IDT electrode by etching the conductive film in the second region with a predetermined pattern.
本発明によれば、異なる複数の周波数特性を有すると共に、IDT電極の電極指間の短絡等の問題を改善した弾性表面波装置及びその製造方法を提供することができる。 According to the present invention, it is possible to provide a surface acoustic wave device having a plurality of different frequency characteristics and improving problems such as a short circuit between electrode fingers of an IDT electrode and a method for manufacturing the same.
以下、本発明に係る弾性表面波装置の一実施形態について、図面を参照しつつ説明する。 Hereinafter, an embodiment of a surface acoustic wave device according to the present invention will be described with reference to the drawings.
図1は、本実施形態に係る弾性表面波装置の平面図である。図2は、図1の弾性表面波装置のII−II線断面図である。図3は、図1の弾性表面波装置のIII−III線断面図である。図4は、図1の弾性表面波装置のIV−IV線断面図である。 FIG. 1 is a plan view of the surface acoustic wave device according to the present embodiment. 2 is a cross-sectional view of the surface acoustic wave device of FIG. 1 taken along the line II-II. 3 is a cross-sectional view taken along the line III-III of the surface acoustic wave device of FIG. 4 is a cross-sectional view of the surface acoustic wave device of FIG. 1 taken along line IV-IV.
図1〜図4に示すように、本実施形態に係る弾性表面波装置1は、弾性表面波素子3と、この弾性表面波素子3を接合するベース基板5とを備えている。なお、図1では、説明の便宜のため、ベース基板5、後述する絶縁膜20及び半田バンプ25の図示を省略している。
As shown in FIGS. 1 to 4, the surface
弾性表面波素子3は、例えば弾性表面波フィルタや弾性表面波共振子等であり、圧電基板7と、圧電基板7上に形成された第1のIDT電極9、第1の電極端子11、第2のIDT電極13、第2の電極端子15及び枠体17とを備えている。圧電基板7は、タンタル酸リチウム単結晶、ニオブ酸リチウム単結晶、四ホウ酸リチウム単結晶等の圧電材料で形成されている。
The surface
第1のIDT電極9は、図1の矢印Y方向に2個並べて配置されている。各第1のIDT電極9は、櫛歯状に形成された2つの電極(以下、第1の櫛歯状電極という)19,19によって構成されている。各第1の櫛歯状電極19,19は、互いに対向し、電極指19a,19aが互いに噛み合うように配置されている。
Two
また、図1〜図3に示すように、第1のIDT電極9の表面上には、第1のIDT電極9を被覆するSiO2からなる絶縁膜20が形成されている。なお、図1では、絶縁膜20の形成範囲を破線Pで示している。以下、この破線Pで囲まれた領域に対応する圧電基板7上の領域を第1領域Pという。
As shown in FIGS. 1 to 3, an
第1の電極端子11は、第1のIDT電極9の基端部19bと接続されており、図2に示すように、後述するベース基板5に設けられた素子接続用電極21に接続されるようになっている。
The
第2のIDT電極13は、第1のIDT電極9と同様に、図1の矢印Y方向に2個並べて配置されている。各第2のIDT電極13は、櫛歯状に形成された2つの電極(以下、第2の櫛歯状電極という)23,23によって構成されている。各第2の櫛歯状電極23,23は、互いに対向し、電極指23a,23aが互いに噛み合うように配置されている。
As with the
第2の電極端子15は、第2のIDT電極13の基端部23bと接続されており、図2に示すように、後述するベース基板5に設けられた素子接続用電極21に接続されるようになっている。
The
図2に示すように、枠体17は、第1のIDT電極9及び第2のIDT電極13を一括して取り囲むように、圧電基板7の周縁部に沿って設けられている。
As shown in FIG. 2, the
ベース基板5は、セラミックやガラスセラミックなどの絶縁性材料で形成されており、図2〜図4に示すように、半田バンプ25によってその周縁部が枠体17の上面に接合されている。こうすることで、弾性表面波素子3は、枠体17とベース基板5とによって封止されている。
The base substrate 5 is made of an insulating material such as ceramic or glass ceramic, and its peripheral portion is bonded to the upper surface of the
図2に示すように、ベース基板5における第1の電極端子11及び第2の電極端子15に対応する位置には、ベース基板5を貫通する貫通孔5aが形成されている。この貫通孔5aには、素子接続用電極21が設けられており、各素子接続用電極21は、半田バンプ25によって、対応する各電極端子11,15に接合されている。この構成により、ベース基板5に接合された弾性表面波素子3は、ベース基板5の素子接続用電極21に接続される外部の駆動回路と電気的に接続可能となっている。
As shown in FIG. 2, a
次に、上記のように構成された第1のIDT電極9、第2のIDT電極13、第1の電極端子11、第2のIDT電極13及び枠体17の断面構成について、詳細に説明する。
Next, cross-sectional configurations of the
第1のIDT電極9は、図2及び図3に示すように、第1膜厚を有する第1導電膜31で形成されている。そして、第2のIDT電極13は、図2及び図4に示すように、第1膜厚より大きい第2膜厚を有する第2導電膜32で形成されている。こうすることで、第2のIDT電極13の膜厚が、第1のIDT電極9の膜厚より大きくなり、第2のIDT電極13が低周波側の周波数帯域に対応するフィルタ特性を有し、第1のIDT電極9が高周波側の周波数帯域に対応するフィルタ特性を有している。
As shown in FIGS. 2 and 3, the
枠体17は、図2〜図4に示すように、第2導電膜32と第3導電膜33とを積層して形成されている。こうすることで、枠体17の高さが第1のIDT電極9及び第2のIDT電極13の高さより高くなり、第1のIDT電極9及び第2のIDT電極13と、ベース基板5との間に空隙が確保される。
As shown in FIGS. 2 to 4, the
第1の電極端子11及び第2の電極端子15は、図2に示すように、枠体17と同様、第2導電膜32及び第3導電膜33を積層して形成されている。こうすることで、第1の電極端子11及び第2の電極端子15の高さが、枠体17の高さと同じになり、弾性表面波素子3をベース基板5に接合したときに、第1の電極端子11及び第2の電極端子15を、ベース基板5に設けられた素子接続用電極21に接合することができる。
As shown in FIG. 2, the
上記の第1導電膜31、第2導電膜32及び第3導電膜33は、例えば、AlやAl合金(例えば、Al−Cu系、Al−Ti系)、CuやCu合金(例えば、Cu−Mg系、Cu−Ti系、Cu−Rd系)、AgやAg合金(例えば、Ag−Mg系、Ag−Ti系、Ag−Rd系)等の金属膜で形成することができる。なお、第1導電膜31、第2導電膜32及び第3導電膜33は、後述するように、互いに成膜のタイミングを異ならせて形成されている。
The first
次に、以上のように構成された弾性表面波装置1の製造方法について、図5〜図8を参照しつつ説明する。
Next, a method for manufacturing the surface
まず、圧電基板7を準備し、図5(a)に示すように、この圧電基板7上に、蒸着法、スパッタリング法、CVD法等の結晶成長法を用いて、第1導電膜31を形成する。
First, a
次に、図5(b)に示すように、第1導電膜31上にレジストR1を塗布し、フォトリソグラフィー法により所定のパターンを露光、現像した後、図5(c)に示すように、ウェットエッチング法により第1導電膜31をエッチングする。その後、図5(d)に示すように、レジストR1を剥離する。
Next, as shown in FIG. 5B, a resist R1 is applied on the first
続いて、図5(e)に示すように、第1導電膜31上にレジストR2を塗布し、フォトリソグラフィー法により所定のパターンを露光、現像した後、図5(f)に示すように、ドライエッチング法により第1導電膜31をエッチングする。このとき、エッチング剤としては、例えば、BCl3,Cl2,N2の混合ガスを使用する。その後、図5(g)に示すように、レジストR2を剥離する。こうして、圧電基板7上の第1領域Pに第1のIDT電極9が形成される。
Subsequently, as shown in FIG. 5E, a resist R2 is applied on the first
次に、図6(h)に示すように、圧電基板7上の第1領域Pと、この第1領域Pとは異なる領域である第2領域Sとに、テトラエトキシシランを原料とするCVD法等の結晶成長法を用いて、SiO2からなる絶縁膜20を形成する。
Next, as shown in FIG. 6 (h), CVD using tetraethoxysilane as a raw material for the first region P on the
そして、図6(i)に示すように、絶縁膜20上にレジストR3を塗布し、フォトリソグラフィー法により所定のパターンを露光、現像した後、図6(j)に示すように、ウェットエッチング法により第2領域Sの絶縁膜20をエッチングする。その後、図6(k)に示すように、レジストR3を剥離する。こうして、圧電基板7上の第1領域Pに、第1のIDT電極9を被覆する絶縁膜20が形成される。
Then, as shown in FIG. 6 (i), a resist R3 is applied on the insulating
続いて、図6(l)に示すように、圧電基板7上の第1領域P及び第2領域Sに、蒸着法、スパッタリング法、CVD法等の結晶成長法を用いて、第2導電膜32を形成する。
Subsequently, as shown in FIG. 6L, the second conductive film is formed on the first region P and the second region S on the
そして、図6(m)に示すように、第2導電膜32上にレジストR4を塗布し、フォトリソグラフィー法により所定のパターンを露光、現像した後、図6(n)に示すように、ウェットエッチング法により第1領域Pの第2導電膜32をエッチングする。このとき、エッチング剤として、第2導電膜32より絶縁膜20のエッチングレートが小さくなるものを使用することができ、例えば、テトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液(東京応化工業株式会社製,製品名:NMD−W)を使用することで、絶縁膜20をエッチングストッパーとして第2導電膜32を選択的にエッチングする。その後、図7(o)に示すように、レジストR4を剥離する。
Then, as shown in FIG. 6 (m), a resist R4 is applied on the second
次に、図7(p)に示すように、圧電基板7上の第1領域P及び第2領域SにレジストR5を塗布し、フォトリソグラフィー法により所定のパターンを露光、現像した後、図7(q)に示すように、ドライエッチング法により第2領域Sの第2導電膜32をエッチングする。このとき、エッチング剤としては、例えば、BCl3,Cl2,N2の混合ガスを使用する。その後、図7(r)に示すように、レジストR5を剥離する。こうして、第2のIDT電極13が形成される。
Next, as shown in FIG. 7 (p), a resist R5 is applied to the first region P and the second region S on the
次に、図8(s)に示すように、圧電基板7上の第1領域P及び第2領域SにレジストR6を塗布し、フォトリソグラフィー法により所定のパターンを露光、現像した後、図8(t)に示すように、スパッタリング法等により第3導電膜33を形成する。そして、図8(u)に示すように、レジストR6を剥離して、レジストR6上に形成された第3導電膜33を除去する。こうすることで、第2導電膜32及び第3導電膜33からなる積層体でそれぞれ構成された第1の電極端子11、第2の電極端子15及び枠体17が形成される。
Next, as shown in FIG. 8S, a resist R6 is applied to the first region P and the second region S on the
以上のようにして、本実施形態に係る弾性表面波素子3が製造される。
As described above, the surface
そして、図2に示すように、弾性表面波素子3をベース基板5に対向させて配置し、半田バンプ25によって、ベース基板5の周縁部と枠体17とを接合するとともに、ベース基板5に設けられた素子接続用電極21と、第1の電極端子11及び第2の電極端子15とを接合する。こうして、本実施形態に係る弾性表面波装置1が製造される。
Then, as shown in FIG. 2, the surface
本実施形態に係る弾性表面波装置1によれば、第1のIDT電極9が第1膜厚を有する第1導電膜31によって形成され、第2のIDT電極13が第1膜厚より大きい第2膜厚を有する第2導電膜32によって形成されている。そのため、第2のIDT電極13の膜厚が第1のIDT電極9の膜厚より大きくなっており、第1のIDT電極9の膜厚と第2のIDT電極13の膜厚とが異なるため、異なる2つの周波数帯の周波数信号を抽出する2つのフィルタ部を形成することができる。
According to the surface
また、上記弾性表面波装置1では、第1のIDT電極9が絶縁膜20によって被覆されているため、導電性の異物が第1のIDT電極9に付着することによる短絡を防止することができる。
Further, in the surface
なお、上記弾性表面波装置1では、第1のIDT電極9及び第2のIDT電極13のうち第1のIDT電極9のみが絶縁膜20によって被覆されており、第2のIDT電極13は絶縁膜によって被覆されていない。これは、次の理由のためである。
In the surface
すなわち、第2のIDT電極13は、図4に示すように、第1のIDT電極9に比べ膜厚が大きくなっている。そのため、第2のIDT電極13を絶縁膜で被覆する場合、カバレッジ性を考慮すれば、絶縁膜の膜厚を第1のIDT電極9を被覆する絶縁膜20より大きくする必要がある。したがって、この場合、第2のIDT電極13は、質量の大きな絶縁膜によって被覆されることになり、電極指の振動が減衰され、所望の周波数特性を得ることが難しくなる。これに対し、第1のIDT電極9は、図3に示すように膜厚が小さくなるので、絶縁膜20の膜厚を小さくしてもカバレッジ性が良い。そのため、第1のIDT電極9は、比較的質量の小さな絶縁膜20によって被覆されることになり、周波数特性への影響も小さい。
That is, the thickness of the
また、第1のIDT電極9は、膜厚が小さく、高周波側の周波数帯に対応するものであり、通常、隣接する電極指の間隔が第2のIDT電極13より小さい。そのため、異物の付着による短絡の問題が発生し易い。
The
以上のことから、上記弾性表面波装置1では、第1のIDT電極9のみを絶縁膜20によって被覆している。
From the above, in the surface
また、上記弾性表面波装置1によれば、第1のIDT電極9が第1導電膜31で形成され、第2のIDT電極13が第2導電膜32で形成されており、各IDT電極9,13がそれぞれ単層で構成されている。そのため、IDT電極が複数の導電膜を積層した積層体で構成されている場合に比べて、挿入損失を低減することができる。つまり、この場合は、IDT電極を構成する積層体の各層の境界面で抵抗が増加するが、単層で構成した場合はこのような境界面が存在せず、挿入損失を低減することができる。
Also, according to the surface
また、本実施形態によれば、枠体17が、第2のIDT電極13を形成する第2導電膜32上に、第3導電膜33を積層することで形成されている。そのため、例えば上記のように結晶成長法によって第2導電膜32を形成する場合には、第2のIDT電極13の形成と同時に、枠体17の一部を形成することができる。枠体17は第2のIDT電極13の膜厚より大きく形成する必要があるため、このように枠体17の一部を同時に形成することで、別個に形成する場合に比べて製造時間を短縮することができる。
Further, according to the present embodiment, the
また、本実施形態では、1つの枠体17によって、第1のIDT電極9と第2のIDT電極13とを一括して包囲しているため、弾性表面波装置の小型化を図ることができる。
In the present embodiment, since the
また、本実施形態に係る弾性表面波装置1の製造方法によれば、図5(g)に示すように第1のIDT電極9を形成した後、続いて、図6(h)〜(k)に示すように、第1のIDT電極9を絶縁膜20によって保護している。そのため、以後の工程で、第1のIDT電極9がレジストの剥離液等に曝され、形成した電極パターンを傷めるといったことがない。また、一般に、高周波側のIDT電極の電極パターンは、低周波側のIDT電極の電極パターンより精細に形成されているため、電極指の断線や短絡といった問題が発生し易いが、このように絶縁膜20によって高周波側の第1のIDT電極9を被覆することで、このような問題の発生を防止することができる。
Further, according to the method for manufacturing the surface
また、本実施形態に係る弾性表面波装置1の製造方法によれば、図6(m)〜(n)に示すように、絶縁膜20をエッチングストッパーとして、第1領域Pの第2導電膜32をエッチングしている。そのため、第1のIDT電極9を被覆する絶縁膜20に、保護膜としての機能と、エッチングストッパーとしての機能とを併せ持たせている。したがって、それぞれの機能を果たす各構成を別個に形成する場合に比べて、製造工程を簡略化することができる。
In addition, according to the method for manufacturing the surface
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記実施形態では、絶縁膜20を破線Pで囲んだ領域に形成したが、第1のIDT電極9及び第2のIDT電極13のうち第1のIDT電極のみを被覆する限り、これに限定されるものではない。また、上記実施形態では、絶縁膜20をSiO2で形成しているが、絶縁性を有すると共に、第2導電膜32よりエッチングレートが小さくなる材料である限りこれに限定されるものではなく、例えば、SiNx等で形成してもよい。
As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, A various change is possible unless it deviates from the meaning. For example, in the above embodiment, the insulating
また、上記実施形態に係る製造方法では、図6(m)〜(n)に示す工程で、第1領域Pの第2導電膜32をエッチングした後に、図7(p)〜(q)に示す工程で、第2領域Sの第2導電膜32をエッチングしているが、これに限定されるものではなく、例えば、第1領域P及び第2領域Sの第2導電膜32を同時にエッチングするようにしてもよい。この場合、例えば、図6(m)に示す工程で、第2領域SのレジストR4に、第2のIDT電極13の電極パターンに対応するパターンを露光、現像しておけばよい。
Further, in the manufacturing method according to the above embodiment, after the second
また、上記実施形態では、第1の電極端子11、第2の電極端子15及び枠体17の高さが、第2のIDT電極13より高く、第2のIDT電極13が第1のIDT電極9の高さより高くなるように構成されているが、このような関係で構成されている限り、第1のIDT電極9、第1の電極端子11、第2のIDT電極13、第2の電極端子15及び枠体17は、これらを構成する上記例示した導電膜層の他に、1層以上の導電膜を含んでいてもよい。
Moreover, in the said embodiment, the height of the
また、上記実施形態において、第1の電極端子11、第2の電極端子15及び枠体17は、第3導電膜33を含む少なくとも1層からなるアンダーバンプメタル層を備えてもよい。このアンダーバンプメタル層は、例えば、図2に示す第3導電膜33と半田バンプ25との間に、図示しない第4導電膜及び第5導電膜を第3導電膜33側からこの順に積層し、第3導電膜33、第4導電膜及び第5導電膜からなる積層体によって構成する。このとき、例えば、第3導電膜33をCr,Ni,Ti等で、第4導電膜をNi,W,Ta,Ru,Pt,Ti,Pd等で、第5導電膜をAu等で形成する。なお、このアンダーバンプメタル層は、3層以外の複数層や単一層で構成してもよく、この場合、半田バンプに対するバリア層となるNi,W,Ta,Ru,Pt,Ti,Pd等からなる層を含むように構成すればよい。
In the above embodiment, the
また、上記実施形態に係る弾性表面波装置1において、絶縁膜20の膜厚は、第1のIDT電極9を十分に保護し得ると共に、第1のIDT電極9の周波数特性への影響が小さい範囲で設定することが好ましいが、例えば、絶縁膜20の膜厚によって第1のIDT電極9の周波数特性を調整することもできる。また、上記実施形態に係る弾性表面波装置1では、絶縁膜20によって第1のIDT電極9のみを被覆しているが、第1のIDT電極9と共に、第2のIDT電極13を絶縁膜によって被覆して、第1のIDT電極9を被覆する絶縁膜の膜厚と、第2のIDT電極13を被覆する絶縁膜の膜厚とをそれぞれ設定することによって、各IDT電極の周波数特性の調整をすることもできる。
In the surface
1 弾性表面波装置
3 弾性表面波素子
5 ベース基板
7 圧電基板
9 第1のIDT電極
11 第1の電極端子
13 第2のIDT電極
15 第2の電極端子
17 枠体
20 絶縁膜
25 半田バンプ
31 第1導電膜
32 第2導電膜
33 第3導電膜
DESCRIPTION OF
Claims (4)
前記圧電基板上に形成され、第1膜厚を有する第1のIDT電極と、
前記圧電基板上に形成され、前記第1膜厚より大きい第2膜厚を有する第2のIDT電極と、
前記第1のIDT電極及び前記第2のIDT電極のうち前記第1のIDT電極のみを被覆する絶縁膜と、
を備える、弾性表面波装置。 A piezoelectric substrate;
A first IDT electrode formed on the piezoelectric substrate and having a first thickness;
A second IDT electrode formed on the piezoelectric substrate and having a second thickness greater than the first thickness;
An insulating film that covers only the first IDT electrode of the first IDT electrode and the second IDT electrode;
A surface acoustic wave device.
前記圧電基板上の第1領域に、第1膜厚を有する前記第1のIDT電極を形成する工程と、
前記第1のIDT電極を被覆する絶縁膜を形成する工程と、
前記圧電基板上の前記第1領域と、該第1領域とは異なる第2領域とに、前記第1膜厚より大きい第2膜厚を有する導電膜を形成する工程と、
前記絶縁膜をエッチングストッパーとして前記第1領域の前記導電膜をエッチングする工程と、
前記第2領域の前記導電膜を所定のパターンでエッチングすることにより第2のIDT電極を形成する工程と、
を備える、弾性表面波装置の製造方法。 A method of manufacturing a surface acoustic wave device in which a first IDT electrode and a second IDT electrode are formed on a piezoelectric substrate,
Forming the first IDT electrode having a first film thickness in a first region on the piezoelectric substrate;
Forming an insulating film covering the first IDT electrode;
Forming a conductive film having a second film thickness larger than the first film thickness in the first region on the piezoelectric substrate and a second region different from the first region;
Etching the conductive film in the first region using the insulating film as an etching stopper;
Forming a second IDT electrode by etching the conductive film in the second region with a predetermined pattern;
A method for manufacturing a surface acoustic wave device.
The surface acoustic wave device manufacturing method according to claim 3, wherein each of the first IDT electrode and the second IDT electrode includes a single layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275632A JP2010103920A (en) | 2008-10-27 | 2008-10-27 | Surface acoustic wave device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275632A JP2010103920A (en) | 2008-10-27 | 2008-10-27 | Surface acoustic wave device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010103920A true JP2010103920A (en) | 2010-05-06 |
Family
ID=42294111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275632A Pending JP2010103920A (en) | 2008-10-27 | 2008-10-27 | Surface acoustic wave device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010103920A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018070369A1 (en) * | 2016-10-11 | 2018-04-19 | 京セラ株式会社 | Acoustic wave device |
WO2019065274A1 (en) * | 2017-09-28 | 2019-04-04 | 株式会社村田製作所 | Filter device, multiplexer, high-frequency front-end circuit, and communication device |
-
2008
- 2008-10-27 JP JP2008275632A patent/JP2010103920A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018070369A1 (en) * | 2016-10-11 | 2018-04-19 | 京セラ株式会社 | Acoustic wave device |
CN110063024A (en) * | 2016-10-11 | 2019-07-26 | 京瓷株式会社 | Acoustic wave device |
US10938376B2 (en) | 2016-10-11 | 2021-03-02 | Kyocera Corporation | Acoustic wave device |
CN110063024B (en) * | 2016-10-11 | 2024-01-19 | 京瓷株式会社 | Elastic wave device |
WO2019065274A1 (en) * | 2017-09-28 | 2019-04-04 | 株式会社村田製作所 | Filter device, multiplexer, high-frequency front-end circuit, and communication device |
US11082031B2 (en) | 2017-09-28 | 2021-08-03 | Murata Manufacturing Co., Ltd. | Filter device, multiplexer, radio frequency front-end circuit, and communication device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4706907B2 (en) | Piezoelectric device and manufacturing method thereof | |
WO2015098694A1 (en) | Elastic wave device, and production method therefor | |
JP5654303B2 (en) | Electronic component and method for manufacturing the same, and electronic device including the electronic component | |
JP4760908B2 (en) | Surface acoustic wave device | |
JP2002261560A (en) | Surface acoustic wave device and method of manufacturing the same | |
JP4697232B2 (en) | Method for manufacturing surface acoustic wave device and surface acoustic wave device | |
JP2004120494A (en) | Thin film piezo-resonator, filter and duplexer using the same, and method of manufacturing thin film piezo-resonator | |
US10424715B2 (en) | Elastic wave device and manufacturing method for same | |
US8692440B2 (en) | Piezoelectric device and manufacturing method therefor | |
JP5818946B2 (en) | Elastic wave device | |
JP2009232138A (en) | Surface acoustic wave device, and manufacturing method thereof | |
JP6179593B2 (en) | Surface acoustic wave device | |
JP2007142491A (en) | Surface acoustic wave device and manufacturing method of same | |
JP2007235711A (en) | Surface acoustic wave apparatus | |
JP2005117151A (en) | Method of manufacturing surface acoustic wave device and surface acoustic wave device | |
JP5131117B2 (en) | Elastic wave device and manufacturing method thereof | |
JP5483851B2 (en) | Manufacturing method of surface acoustic wave device | |
JP2010103920A (en) | Surface acoustic wave device and method of manufacturing the same | |
JP4655796B2 (en) | Boundary wave device manufacturing method and boundary acoustic wave device | |
JP4862451B2 (en) | Surface acoustic wave device and manufacturing method thereof | |
JP5200727B2 (en) | Method for manufacturing elastic wave device and elastic wave device | |
JP4986540B2 (en) | Surface acoustic wave device and manufacturing method thereof | |
WO2018221172A1 (en) | Filter device | |
JP4311249B2 (en) | Method for manufacturing acoustic wave device | |
WO2018198730A1 (en) | Electronic component and module provided with same |