JP2010103450A - Method of manufacturing silicon wafer - Google Patents
Method of manufacturing silicon wafer Download PDFInfo
- Publication number
- JP2010103450A JP2010103450A JP2008276100A JP2008276100A JP2010103450A JP 2010103450 A JP2010103450 A JP 2010103450A JP 2008276100 A JP2008276100 A JP 2008276100A JP 2008276100 A JP2008276100 A JP 2008276100A JP 2010103450 A JP2010103450 A JP 2010103450A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- wafer
- polishing
- laser
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
この発明はシリコンウェーハの製造方法、詳しくはシリコンウェーハの研磨工程における研磨キズを低減または消滅させ、デバイスの歩留まりを高めるシリコンウェーハの製造方法に関する。 The present invention relates to a method for manufacturing a silicon wafer, and more particularly to a method for manufacturing a silicon wafer that reduces or eliminates polishing flaws in a silicon wafer polishing process and increases device yield.
近年、デバイス形成部門からは、ウェーハ表面に形成される電子回路のさらなる微細化の実現に対応するため、ウェーハ表面の欠陥の大幅な低減が要求されている。その欠陥の主な発生原因としては、チョクラルスキー法によるシリコン単結晶のインゴットの引き上げ時に、空孔がインゴットに導入され、多数の空孔が凝集して生成されたボイド欠陥などが挙げられる。シリコンウェーハ表面にボイド欠陥が存在する場合にＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と呼ばれるピットになる。
その他にも表面欠陥として、研磨に起因したウェーハ表面の局所的な凹凸欠陥が知られている（特許文献１）。この研磨時の欠陥（研磨欠陥）は、凹みであるスクラッチや、微小な高さを有した突起（微小突起）である。スクラッチや微小突起は、研磨時に研磨砥粒やスラリーが凝集し、その状態で研磨を継続することで起きると推測される。
In recent years, the device formation department has been required to significantly reduce defects on the wafer surface in order to cope with further miniaturization of electronic circuits formed on the wafer surface. The main cause of the defect is a void defect generated by agglomerating a large number of vacancies when vacancies are introduced into the ingot when the silicon single crystal ingot is pulled up by the Czochralski method. When a void defect exists on the surface of the silicon wafer, a pit called COP (Crystal Originated Particle) is formed.
In addition, a local unevenness defect on the wafer surface caused by polishing is known as a surface defect (Patent Document 1). The defects at the time of polishing (polishing defects) are scratches that are dents and protrusions (minute protrusions) having a minute height. Scratches and minute protrusions are presumed to occur when polishing abrasive grains and slurry aggregate during polishing and continue polishing in this state.
従来、この研磨を起因したウェーハ表面の局所的な凹凸欠陥を縮小または消滅させる技術として、研磨砥粒サイズを縮小させたものを使用したり、研磨速度を遅くすることが、シリコンウェーハの量産プロセスで実施されている。 Conventionally, as a technique for reducing or eliminating local uneven defects on the wafer surface caused by this polishing, it is possible to use a method in which the abrasive grain size is reduced, or to reduce the polishing speed. Has been implemented in.
しかしながら、このように従来は、研磨起因のウェーハ表面の局所的な凹凸欠陥を縮小または消滅させるため、研磨砥粒の小サイズ化、研磨速度の低速化により対処していた。そのため、製品ウェーハの生産性が低下し、コスト高を招いていた。 However, conventionally, in order to reduce or eliminate the local irregularity defects on the wafer surface caused by polishing, this has been dealt with by reducing the size of polishing abrasive grains and reducing the polishing rate. For this reason, the productivity of product wafers has been reduced, leading to high costs.
そこで、発明者は鋭意研究の結果、表面が研磨されたシリコンウェーハの表層のみを、レーザビーム照射やランプ加熱により短時間で溶融、固化させれば、研磨に起因したシリコンウェーハの表面の局所的な凹凸欠陥を縮小または消滅可能で、したがって電子回路をさらに微細化しても、デバイスの高い歩留まりが得られることを知見し、この発明を完成させた。 Therefore, as a result of intensive research, the inventor found that if only the surface layer of the silicon wafer whose surface was polished was melted and solidified in a short time by laser beam irradiation or lamp heating, the surface of the silicon wafer surface caused by polishing was localized. Thus, the present inventors have completed the present invention by discovering that it is possible to reduce or eliminate such irregularities, and that even if the electronic circuit is further miniaturized, a high device yield can be obtained.
この発明は、研磨に起因したシリコンウェーハの表面の局所的な凹凸欠陥を縮小または消滅することが可能で、これによりデバイスの歩留まりを高めることができるシリコンウェーハの製造方法を提供することを目的とする。 An object of the present invention is to provide a method of manufacturing a silicon wafer that can reduce or eliminate local unevenness defects on the surface of the silicon wafer caused by polishing, thereby increasing the device yield. To do.
請求項１に記載の発明は、表面が研磨されたシリコンウェーハの表層のみを、高エネルギ光の照射により溶融させ、前記研磨に起因した前記シリコンウェーハの表面の局所的な凹凸欠陥を縮小または消滅させるシリコンウェーハの製造方法である。 According to the first aspect of the present invention, only the surface layer of the silicon wafer whose surface is polished is melted by irradiation with high-energy light, and local uneven defects on the surface of the silicon wafer caused by the polishing are reduced or eliminated. This is a method for manufacturing a silicon wafer.
請求項１に記載の発明によれば、シリコンウェーハの表面を研磨後、ウェーハ表層のみを高エネルギ光の照射により溶融させる。これにより、研磨に起因して発生したシリコンウェーハの表面の局所的な凹凸欠陥を縮小または消滅させることができる。その結果、デバイスの歩留まりを高めることができる。 According to the invention described in claim 1, after polishing the surface of the silicon wafer, only the wafer surface layer is melted by irradiation with high energy light. Thereby, the local uneven | corrugated defect on the surface of the silicon wafer generated due to the polishing can be reduced or eliminated. As a result, the device yield can be increased.
シリコンウェーハとしては、例えば単結晶シリコンウェーハ（ＣＺウェーハ）、ＳＯＩウェーハなどを採用することができる。
表層の溶融では、光加熱方式のアニール装置によりシリコンウェーハの表層が溶融される。
ここでいう「研磨」とは、研磨量が５〜２０μｍと大きい粗研磨でも、研磨量が１〜０．０１μｍと小さい仕上げ研磨などでもよい。
光加熱方式としては、例えば各種のランプアニール法（スパイククランプアニール法、フラッシュランプアニール法など）、レーザアニール法（レーザスパイクアニール法など）を採用することができる。
As the silicon wafer, for example, a single crystal silicon wafer (CZ wafer), an SOI wafer, or the like can be employed.
In the melting of the surface layer, the surface layer of the silicon wafer is melted by a light heating type annealing apparatus.
Here, “polishing” may be rough polishing with a large polishing amount of 5 to 20 μm or finish polishing with a small polishing amount of 1 to 0.01 μm.
As the light heating method, for example, various lamp annealing methods (spike clamp annealing method, flash lamp annealing method, etc.) and laser annealing methods (laser spike annealing method, etc.) can be employed.
高エネルギ光としては、例えばランプ光、レーザ光などを採用することができる。レーザ光の場合、エキシマレーザ光、グリーンレーザ光などを採用することができる。また、２波長以上のレーザ光を照射してもよい。レーザ光はパルス光、連続光いずれでもよい。ウェーハ表層に対するレーザ光の照射エリアは、ウェーハ表面の特定の欠陥領域を狙って照射してもよく、ウェーハ表面の全域に照射でもよい。 As the high energy light, for example, lamp light, laser light or the like can be employed. In the case of laser light, excimer laser light, green laser light, or the like can be employed. Further, laser light having two or more wavelengths may be irradiated. The laser light may be either pulsed light or continuous light. The irradiation area of the laser beam on the wafer surface layer may be irradiated aiming at a specific defect area on the wafer surface, or the entire surface of the wafer surface may be irradiated.
「研磨に起因したシリコンウェーハの表面の局所的な凹凸欠陥」とは、研磨時に研磨砥粒やスラリーが凝集し、その凝集状態のまま、研磨を継続することで発生するウェーハ表面のスクラッチや微小突起である。
この凹凸欠陥の高さは最大で１０ｎｍ程度である。そのため、ウェーハ表層の溶融深さは、５ｎｍ以上であればほとんどの欠陥を消滅または縮小させることができる。したがって、レーザ光の波長としては、ウェーハ表面からの侵入深さが短い短波長、例えば３００ｎｍ程度の波長を選択すれば、シリコンウェーハの極表層で光を効率よく熱に変換することができる。
"Local defects on the surface of a silicon wafer due to polishing" means that abrasive grains and slurry aggregate during polishing and continue polishing while maintaining the agglomerated state. It is a protrusion.
The height of the uneven defect is about 10 nm at the maximum. Therefore, if the melt depth of the wafer surface layer is 5 nm or more, most defects can be eliminated or reduced. Therefore, if the wavelength of the laser light is selected to be a short wavelength having a short penetration depth from the wafer surface, for example, a wavelength of about 300 nm, the light can be efficiently converted into heat at the extreme surface layer of the silicon wafer.
請求項２に記載の発明は、前記表層の溶融される部分の深さが１００ｎｍ以下である請求項１に記載のシリコンウェーハの製造方法である。 Invention of Claim 2 is a manufacturing method of the silicon wafer of Claim 1 whose depth of the part to which the said surface layer is fuse | melted is 100 nm or less.
請求項２に記載の発明によれば、表層の溶融される部分の深さを１００ｎｍ以下としたので、従来のレーザ装置のレーザ出力やレーザ照射時間の範囲内で対処することができ、特殊なレーザ装置の作製による装置コスト高を招いたり、生産性の低下を招いたりしない。 According to the invention described in claim 2, since the depth of the melted portion of the surface layer is set to 100 nm or less, it can be dealt with within the range of the laser output and the laser irradiation time of the conventional laser device, and is special. There is no increase in apparatus cost due to the production of the laser apparatus, and no decrease in productivity.
表層の溶融される部分の深さが１００ｎｍ以上では、レーザ出力を大きくするか、またはレーザ照射を長く照射する必要があり、装置コスト高や生産性の低下を招く。表層の溶融される部分の好ましい深さは５〜２０ｎｍである。この範囲であれば、ウェーハ表層が溶融されることでの局所的な平坦度低下は観察されない。表層の溶融部分の深さが５ｎｍ未満では、研磨起因のウェーハ表面の局所的なウェーハ表面の凹凸欠陥が残存するおそれがある。これは、前述したように凹凸欠陥の平均高さが５〜１０ｎｍであるためである。ウェーハ表層（深さ５〜２０ｎｍ）を、例えば波長３０８ｎｍのエキシマレーザを用いて溶融させる場合のエネルギ密度は、レーザ装置の出力条件は０．１〜５Ｊ／ｃｍ２、パルス幅は２０〜２０００ｎｓである。さらに好ましい出力は０．５〜２．０Ｊ／ｃｍ２である。 When the depth of the melted portion of the surface layer is 100 nm or more, it is necessary to increase the laser output or to irradiate the laser irradiation for a long time, leading to high apparatus cost and reduced productivity. The preferable depth of the melted portion of the surface layer is 5 to 20 nm. If it is this range, the local flatness fall by a wafer surface layer being fuse | melted will not be observed. When the depth of the melted portion of the surface layer is less than 5 nm, there is a possibility that local irregularities on the wafer surface due to polishing remain on the wafer surface. This is because the average height of the concavo-convex defects is 5 to 10 nm as described above. When the wafer surface layer (depth 5 to 20 nm) is melted using, for example, an excimer laser having a wavelength of 308 nm, the output condition of the laser device is 0.1 to 5 J / cm 2 , and the pulse width is 20 to 2000 ns. is there. A more preferable output is 0.5 to 2.0 J / cm 2 .
請求項３に記載の発明は、前記高エネルギ光はレーザ光で、該レーザ光の照射は、前記シリコンウェーハの表面の一端から他端へスキャンすることを１回とし、前記レーザ光のスキャン方向に直交するビーム幅は、前記シリコンウェーハの直径以上で、各回の照射が該シリコンウェーハの表面の全域に及ぶように、前記レーザ光を前記シリコンウェーハの表面に１回または複数回照射し、前記シリコンウェーハの表層を溶融させる請求項１または請求項２に記載のシリコンウェーハの製造方法である。 According to a third aspect of the present invention, the high-energy light is laser light, and the laser light irradiation is performed once from one end to the other end of the surface of the silicon wafer, and the scanning direction of the laser light. The beam width orthogonal to the diameter of the silicon wafer is equal to or larger than the diameter of the silicon wafer, and the laser light is irradiated to the surface of the silicon wafer one or more times so that each irradiation reaches the entire surface of the silicon wafer, The method for producing a silicon wafer according to claim 1 or 2, wherein a surface layer of the silicon wafer is melted.
請求項３に記載の発明によれば、レーザ光のビーム幅をシリコンウェーハの直径以上とし、しかも１回のレーザ光の照射のみ、または、複数回に分けて照射を行うことで、ウェーハ表層の全域を１回のレーザ光の照射で溶融させることができる。ただし、複数回の照射時には、各回の照射がウェーハ表面の全域に及ぶようにレーザ光を照射する。これにより、従来のビーム幅がウェーハ直径より短い高エネルギ光を、互いの端部が重なるようにスキャン照射する場合に比べて、溶融工程の時間短縮を図れる。しかも、ウェーハ表層の全域にわたって、均一な深さで溶融させることができる。 According to the third aspect of the present invention, the laser beam has a beam width equal to or larger than the diameter of the silicon wafer, and the irradiation of the surface layer of the wafer is performed by performing the irradiation of the laser beam only once or divided into a plurality of times. The entire region can be melted by a single laser beam irradiation. However, when irradiating a plurality of times, the laser light is irradiated so that each irradiation reaches the entire surface of the wafer surface. As a result, the time required for the melting process can be shortened as compared with the conventional case where high-energy light having a beam width shorter than the wafer diameter is irradiated with scanning so that the end portions overlap each other. In addition, it can be melted at a uniform depth over the entire surface of the wafer.
すなわち、従来のビーム幅が短いレーザ光を利用してスキャン照射する際には、レーザ光が互いの端部を重ね合わせて照射される。そのため、レーザ光が重なった部分が、他の部分に比べて深く溶融され、ウェーハ表面の平坦度が低下する。しかしながら、この発明ではレーザ光のビーム幅をシリコンウェーハの直径以上とし、かつ各回の照射をシリコンウェーハの表面の全域に及ぶように行うので、このような問題は生じない。
レーザ光のビーム幅は、シリコンウェーハの口径に応じて適宜変更される。例えば、２００ｍｍウェーハに照射されるレーザ光のビーム幅は２００ｍｍ以上である。
ここでいうビーム幅とは、レーザ発生器の出力開口から照射されるレーザ光の幅（レーザ光のスキャン方向と直交する長さ）をいう。
That is, when scanning irradiation is performed using a conventional laser beam having a short beam width, the laser beam is irradiated with the end portions overlapped. Therefore, the part where the laser beams overlap is melted deeper than the other part, and the flatness of the wafer surface is lowered. However, in the present invention, since the beam width of the laser beam is set to be equal to or larger than the diameter of the silicon wafer and each irradiation is performed over the entire surface of the silicon wafer, such a problem does not occur.
The beam width of the laser light is appropriately changed according to the diameter of the silicon wafer. For example, the beam width of laser light irradiated on a 200 mm wafer is 200 mm or more.
The beam width here refers to the width of the laser light irradiated from the output opening of the laser generator (the length orthogonal to the scanning direction of the laser light).
請求項４に記載の発明は、前記溶融後、冷却して固化した前記シリコンウェーハを焼鈍する請求項１〜請求項３のうち、何れか１項に記載のシリコンウェーハの製造方法である。 Invention of Claim 4 is a manufacturing method of the silicon wafer of any one of Claims 1-3 which anneals the said silicon wafer cooled and solidified after the said fusion | melting.
請求項４に記載の発明によれば、溶融後に、冷却し固化したシリコンウェーハは、表層のみが溶融、固化している。そのため、表層の界面付近に内部応力が発生する場合がある。そこで、シリコンウェーハを焼鈍することで、この内部応力を緩和することができる。
焼鈍条件は、例えば４００〜１２００℃での１秒以上の加熱である。
According to the invention described in claim 4, after melting, only the surface layer of the cooled and solidified silicon wafer is melted and solidified. Therefore, internal stress may occur near the interface of the surface layer. Therefore, the internal stress can be relaxed by annealing the silicon wafer.
Annealing conditions are heating for 1 second or more at 400-1200 ° C, for example.
請求項１に記載の発明によれば、シリコンウェーハの表面を研磨後、ウェーハ表層のみを高エネルギ光の照射により溶融させる。これにより、研磨に起因したシリコンウェーハの表面の局所的な凹凸欠陥を縮小または消滅させることができる。その結果、デバイスの歩留まりを高めることができる。
この発明は、シリコンウェーハが大口径化するとともに、研磨起因のウェーハ表面の欠陥が増加するので、将来的には直径が３００ｍｍを超える大口径シリコンウェーハに対して、極めて重要な手法となると推察される。
According to the invention described in claim 1, after polishing the surface of the silicon wafer, only the wafer surface layer is melted by irradiation with high energy light. Thereby, the local uneven | corrugated defect of the surface of the silicon wafer resulting from grinding | polishing can be reduced or eliminated. As a result, the device yield can be increased.
This invention is expected to become an extremely important technique for large-diameter silicon wafers with a diameter exceeding 300 mm in the future because the silicon wafer becomes larger and defects on the wafer surface due to polishing increase. The
特に、請求項２に記載の発明によれば、表層の溶融される部分の深さを１００ｎｍ以下としたので、従来のレーザ装置のレーザ出力やレーザ照射時間の範囲内で対処することができる。これにより、設備コストが高くてレーザ照射時間が長い特殊なレーザ装置を使用せずとも、既存のレーザ装置での対応が可能で、レーザ照射時間が長くなることでの生産性の低下も招いたりしない。 In particular, according to the invention described in claim 2, since the depth of the melted portion of the surface layer is set to 100 nm or less, it is possible to cope with within the range of laser output and laser irradiation time of the conventional laser device. As a result, existing laser equipment can be used without using special laser equipment with high equipment costs and a long laser irradiation time, resulting in a decrease in productivity due to a long laser irradiation time. do not do.
請求項３に記載の発明によれば、レーザ光のビーム幅をシリコンウェーハの直径以上とし、１回の高エネルギ光の照射のみまたは複数回に分けたレーザ光の照射でシリコンウェーハの表層の全域を溶融させるので、溶融工程の時間短縮が図れるとともに、ウェーハ表層の全域にわたって、均一な深さ領域を溶融させることができる。なお、複数回に分けたレーザ光の照射の場合には、各回のレーザ光の照射が、ウェーハ表面の全域に及ぶように照射を行う。 According to the third aspect of the present invention, the beam width of the laser beam is equal to or larger than the diameter of the silicon wafer, and the entire surface layer of the silicon wafer is irradiated only by one high energy light irradiation or by laser light irradiation divided into a plurality of times. As a result, the melting process time can be shortened and a uniform depth region can be melted over the entire surface of the wafer. In the case of irradiation with laser light divided into a plurality of times, irradiation is performed so that each time of laser light irradiation extends over the entire area of the wafer surface.
請求項４に記載の発明によれば、高エネルギ光による表層のみを溶融し、その後、冷却して溶融部分が固化したシリコンウェーハに対して、焼き鈍しを行う。これにより、表層のみの溶融、固化に起因するウェーハ表層の界面付近に発生した内部応力を緩和することができる。 According to the invention described in claim 4, only the surface layer by the high energy light is melted, and thereafter, the silicon wafer having the melted portion solidified by cooling is annealed. Thereby, internal stress generated near the interface of the wafer surface layer due to melting and solidification of only the surface layer can be relaxed.
以下、この発明の実施例を具体的に説明する。 Examples of the present invention will be specifically described below.
この発明の実施例１に係るシリコンウェーハの製造方法を説明する。
チョクラルスキー法によりボイド欠陥が成長しない条件で育成された直径２００ｍｍ、比抵抗が１０ｍΩ・ｃｍ、初期酸素濃度１．０×１０１８ａｔｏｍｓ／ｃｍ３のシリコン単結晶インゴットを引き上げる。得られたシリコン単結晶インゴットには、ブロック切断、外径研削およびスライスの各工程が順次施される。これにより、表面にボイド欠陥が多数存在するシリコンウェーハが得られた。その後、シリコンウェーハには、面取り、ラッピング、エッチングおよび研磨が順次施される。研磨は、１次研磨、２次研磨、仕上げ研磨からなる３段階の研磨である。
A method for manufacturing a silicon wafer according to Embodiment 1 of the present invention will be described.
A silicon single crystal ingot having a diameter of 200 mm, a specific resistance of 10 mΩ · cm, and an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 is pulled up by the Czochralski method under the condition that no void defect grows. The resulting silicon single crystal ingot is sequentially subjected to block cutting, outer diameter grinding, and slicing steps. Thereby, a silicon wafer having many void defects on the surface was obtained. Thereafter, the silicon wafer is sequentially chamfered, lapped, etched and polished. Polishing is a three-stage polishing consisting of primary polishing, secondary polishing, and finish polishing.
次に、図１のフローシートを参照して、ウェーハ加工を含むその後のシリコンウェーハの製造方法を説明する。
仕上げ研磨されたシリコンウェーハ１０をＨＦ溶液に浸漬して自然酸化膜を除去し、その後、シリコンウェーハ１０をヘリウム雰囲気下にしたレーザアニール炉に挿入する。ここで、研磨に起因した微小な凹凸欠陥ａの形成領域を含むシリコンウェーハ１０の表面全域に、ウェーハ直径より短いビーム幅（２ｍｍ）のエキシマレーザ光（波長３０８ｎｍ：高エネルギ光）を、照射エネルギ密度１Ｊ／ｃｍ２、パルス幅２０ｎｓで照射しながら往復スキャンする（図１（ａ）、図２）。これにより、深さ１０ｎｍの表層１１が溶融され、冷却後再結晶化した表層１１Ａとなる（図１（ｂ））。その結果、研磨に起因して発生したシリコンウェーハ１０の表面の局所的な凹凸欠陥ａが消滅する。よって、デバイスの歩留まりを高めることができる。ビーム幅とは、レーザ発生器の出力開口から照射されるレーザ光の幅、すなわちレーザ光のスキャン方向と直交する長さをいう。
Next, a subsequent silicon wafer manufacturing method including wafer processing will be described with reference to the flow sheet of FIG.
The finish polished silicon wafer 10 is immersed in an HF solution to remove the natural oxide film, and then the silicon wafer 10 is inserted into a laser annealing furnace in a helium atmosphere. Here, an excimer laser beam (wavelength 308 nm: high energy light) having a beam width (2 mm) shorter than the wafer diameter is irradiated on the entire surface of the silicon wafer 10 including the formation region of the minute unevenness defect a caused by polishing. Reciprocal scanning is performed while irradiating at a density of 1 J / cm 2 and a pulse width of 20 ns (FIGS. 1A and 2). As a result, the surface layer 11 having a depth of 10 nm is melted and becomes a surface layer 11A recrystallized after cooling (FIG. 1B). As a result, the local unevenness defect a on the surface of the silicon wafer 10 generated due to the polishing disappears. Therefore, the device yield can be increased. The beam width refers to the width of the laser light irradiated from the output opening of the laser generator, that is, the length orthogonal to the scanning direction of the laser light.
次に、図３を参照して、この発明の実施例２に係るシリコンウェーハの製造方法を説明する。
実施例２のシリコンウェーハの製造方法では、ビーム幅をウェーハ直径より大きい２３０ｍｍとしたエキシマレーザ光（波長３０８ｎｍ）を使用し、シリコンウェーハ１０の一端から他端へ向かって１回のスキャンで、シリコンウェーハ１０の表層１１の全域を溶融させる（図３）。
溶融後、冷却して固化したシリコンウェーハ１０を焼鈍する。具体的には、シリコンウェーハ１０をランプアニール炉に挿入し、シリコンウェーハ１０をアルゴンガスの雰囲気で、７００℃で１０秒間加熱し、その後、冷却する。このようにシリコンウェーハ１０の表層１１のみをレーザ溶融した場合、冷却、固化後の表層１１Ａの界面付近に内部応力が発生する。そこで、次工程でシリコンウェーハ１０を焼鈍することにより、この内部応力を緩和することができる。
その他の構成、作用および効果は、実施例１と略同じであるので説明を省略する。
Next, with reference to FIG. 3, the manufacturing method of the silicon wafer based on Example 2 of this invention is demonstrated.
In the silicon wafer manufacturing method of the second embodiment, excimer laser light (wavelength 308 nm) having a beam width of 230 mm larger than the wafer diameter is used, and silicon is scanned in one scan from one end to the other end of the silicon wafer 10. The entire surface layer 11 of the wafer 10 is melted (FIG. 3).
After melting, the cooled and solidified silicon wafer 10 is annealed. Specifically, the silicon wafer 10 is inserted into a lamp annealing furnace, and the silicon wafer 10 is heated at 700 ° C. for 10 seconds in an atmosphere of argon gas, and then cooled. Thus, when only the surface layer 11 of the silicon wafer 10 is laser-melted, internal stress is generated in the vicinity of the interface of the surface layer 11A after cooling and solidification. Therefore, the internal stress can be relaxed by annealing the silicon wafer 10 in the next step.
Other configurations, operations, and effects are substantially the same as those of the first embodiment, and thus description thereof is omitted.
以下、この発明のシリコンウェーハの製造方法を、試験例および比較例に基づき、具体的に説明する。
（比較例１）
実施例１に記載されたシリコン単結晶インゴットの引き上げ条件、ウェーハ加工条件で得られた研磨済みのシリコンウェーハ２５枚を比較例１とした。そのうち、１枚のシリコンウェーハの表面に対して、ケーエルエーテンコール社製の表面検査装置（ＳＰ−１）を用いて、０．１２μｍ以上のパーティクルや欠陥などの散乱物の位置と個数とを測定した。得られた位置情報に基づき、その位置に存在する欠陥種の形状を、原子間力顕微鏡（ＡＦＭ）により観察した。その結果、この欠陥種は突状欠陥の微小突起や凹み欠陥であるスクラッチであった（図４および図５）。このうち、微小突起の高さは８．７ｎｍであった（図６）。同じ評価を、全てのシリコンウェーハについても行ったところ、同様の結果が得られた。
Hereinafter, the silicon wafer manufacturing method of the present invention will be described in detail based on test examples and comparative examples.
(Comparative Example 1)
Comparative Example 1 was made of 25 polished silicon wafers obtained under the silicon single crystal ingot pulling conditions and wafer processing conditions described in Example 1. Among them, the position and the number of scattering objects such as particles and defects of 0.12 μm or more are measured with respect to the surface of one silicon wafer by using a surface inspection apparatus (SP-1) manufactured by KEL Tencor. It was measured. Based on the obtained position information, the shape of the defect species present at that position was observed with an atomic force microscope (AFM). As a result, this defect type was a micro-projection of a projecting defect or a scratch that is a dent defect (FIGS. 4 and 5). Among these, the height of the fine protrusion was 8.7 nm (FIG. 6). When the same evaluation was performed for all silicon wafers, similar results were obtained.
（試験例１）
比較例１で使用したシリコンウェーハに対して、実施例１に記載された酸化膜の除去条件で、その表面の自然酸化膜を除去した。その後、実施例１に記載されたビーム幅が短いエキシマレーザ光によるレーザアニール条件で、シリコンウェーハの表層（深さ１０ｎｍ）の全域を溶融させた。溶融後、冷却したシリコンウェーハに対して、比較例１で事前に把握していたウェーハ表面上の凹凸欠陥の座標を、再び原子間力顕微鏡により観察した。その結果、研磨に起因して発生したウェーハ表面の局所的な凹凸欠陥が消滅していることが明らかとなった。これにより、デバイスの歩留まりを高めることができた。
しかしながら、ビーム走査時、互いの端部が重なるようにレーザ光を複数回に分けてウェーハ表面に照射した領域には、このビームの重なりに起因した新たな凹凸欠陥（欠陥サイズは５ｎｍ程度）が発生していた。
今回の条件では、レーザ照射後に新たに凹凸欠陥が発生したが、レーザ照射エネルギを小さくするか、照射時間を短くすれば凹凸欠陥は低減可能と推測される。ただし、生産性の低下を招くおそれがある。
(Test Example 1)
The natural oxide film on the surface of the silicon wafer used in Comparative Example 1 was removed under the oxide film removal conditions described in Example 1. Thereafter, the entire surface layer (depth 10 nm) of the silicon wafer was melted under the laser annealing conditions described in Example 1 using excimer laser light with a short beam width. After melting, the coordinates of the concavo-convex defect on the wafer surface that had been grasped in advance in Comparative Example 1 were again observed with an atomic force microscope on the cooled silicon wafer. As a result, it has been clarified that local irregularities on the wafer surface caused by polishing have disappeared. As a result, the device yield could be increased.
However, a new irregularity defect (defect size is about 5 nm) due to the overlap of the beams is present in the region where the laser beam is divided into a plurality of times and irradiated onto the wafer surface so that the end portions overlap each other at the time of beam scanning. It has occurred.
Under these conditions, a new irregularity defect occurred after laser irradiation. However, it is estimated that the irregularity defect can be reduced by reducing the laser irradiation energy or shortening the irradiation time. However, there is a risk of reducing productivity.
（試験例２）
ここでは、レーザアニール時に実施例２のビーム幅をウェーハ直径より大きい２３０ｍｍとしたエキシマレーザ（波長３０８ｎｍ）を使用し、シリコンウェーハの一端から他端へ向かって１回のみのスキャンを行い、ウェーハ表層の全域を溶融させた。その後、事前に把握していたウェーハ表面上の凹凸欠陥の座標を、原子間力顕微鏡により観察した。その結果、研磨起因のウェーハ表面の凹凸欠陥が消滅していた。また、このようにエキシマレーザ光のビーム幅をウェーハ直径より大きくし、１回のレーザ光の照射のみでウェーハ表層の全域を溶融させるので、溶融工程の時間短縮が図れた。しかも、ウェーハ表層の全域にわたって、均一な深さ領域を溶融させることができた。
その他の構成、作用および効果は、試験例１と同じであるので説明を省略する。
(Test Example 2)
Here, an excimer laser (wavelength: 308 nm) having a beam width of 230 mm larger than the wafer diameter during laser annealing is used, and scanning is performed only once from one end of the silicon wafer to the other end. The whole area of was melted. Thereafter, the coordinates of the concavo-convex defects on the wafer surface, which had been grasped in advance, were observed with an atomic force microscope. As a result, the irregularities on the wafer surface caused by the polishing disappeared. In addition, the beam width of the excimer laser beam is made larger than the wafer diameter in this way, and the entire surface of the wafer layer is melted by only one laser beam irradiation, so that the melting process time can be shortened. In addition, a uniform depth region could be melted over the entire surface of the wafer.
Other configurations, operations, and effects are the same as those in Test Example 1, and thus description thereof is omitted.
（試験例３）
ここでは、実施例１で得られたシリコンウェーハを、ランプアニール炉に挿入し、実施例２の焼鈍条件（７００℃、１０秒）で、シリコンウェーハを焼鈍した。得られたシリコンウェーハについて、事前に把握していたウェーハ表面上の凹凸欠陥の座標を、原子間顕微鏡により観察した。その結果、ウェーハ表面の研磨起因の凹凸欠陥の存在は確認できなかった。
また、ラマン分光法による残留応力測定装置を使用し、ウェーハ表層やその周辺に作用している内部応力を測定した。その結果、レーザ溶融のみのサンプルとレーザ溶融後の鈍化熱処理を施したサンプルでの応力差は観察されなかった。しかしながら、デバイスが微細構造となれば影響を及ぼすことも十分に考えられるので、鈍化処理を施した方が好ましい。
その他の構成、作用および効果は、試験例１と同じであるので説明を省略する。
(Test Example 3)
Here, the silicon wafer obtained in Example 1 was inserted into a lamp annealing furnace, and the silicon wafer was annealed under the annealing conditions of Example 2 (700 ° C., 10 seconds). With respect to the obtained silicon wafer, the coordinates of the concavo-convex defect on the wafer surface which had been grasped in advance were observed with an atomic microscope. As a result, it was not possible to confirm the presence of irregularities due to polishing on the wafer surface.
Moreover, the residual stress measuring apparatus by a Raman spectroscopy was used, and the internal stress which acts on the wafer surface layer and its periphery was measured. As a result, no difference in stress was observed between the sample with only laser melting and the sample subjected to the blunt heat treatment after laser melting. However, if the device has a fine structure, it can be considered that the device is sufficiently affected.
Other configurations, operations, and effects are the same as those in Test Example 1, and thus description thereof is omitted.
１０ シリコンウェーハ、
１１，１１Ａ 表層、
ａ 研磨起因の凹凸欠陥。
10 Silicon wafer,
11, 11A surface layer,
a Concavity and convexity defects caused by polishing.
Claims (4)
該レーザ光の照射は、前記シリコンウェーハの表面の一端から他端へスキャンすることを１回とし、
前記レーザ光のスキャン方向に直交するビーム幅は、前記シリコンウェーハの直径以上で、
各回の照射が該シリコンウェーハの表面の全域に及ぶように、前記レーザ光を前記シリコンウェーハの表面に１回または複数回照射し、前記シリコンウェーハの表層を溶融させる請求項１または請求項２に記載のシリコンウェーハの製造方法。 The high energy light is laser light,
The irradiation of the laser beam is a single scan from one end to the other end of the surface of the silicon wafer,
The beam width orthogonal to the scanning direction of the laser beam is equal to or greater than the diameter of the silicon wafer,
3. The surface layer of the silicon wafer is melted by irradiating the surface of the silicon wafer one or more times with the laser beam so that each irradiation reaches the entire surface of the silicon wafer. The manufacturing method of the silicon wafer of description.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008276100A JP2010103450A (en) | 2008-10-27 | 2008-10-27 | Method of manufacturing silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008276100A JP2010103450A (en) | 2008-10-27 | 2008-10-27 | Method of manufacturing silicon wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010103450A true JP2010103450A (en) | 2010-05-06 |
Family
ID=42293809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008276100A Pending JP2010103450A (en) | 2008-10-27 | 2008-10-27 | Method of manufacturing silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010103450A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156168A (en) * | 2011-01-21 | 2012-08-16 | Disco Abrasive Syst Ltd | Division method |
| WO2024018854A1 (en) * | 2022-07-20 | 2024-01-25 | 東京エレクトロン株式会社 | Substrate processing method, substrate processing device, and grinding device |
-
2008
- 2008-10-27 JP JP2008276100A patent/JP2010103450A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156168A (en) * | 2011-01-21 | 2012-08-16 | Disco Abrasive Syst Ltd | Division method |
| WO2024018854A1 (en) * | 2022-07-20 | 2024-01-25 | 東京エレクトロン株式会社 | Substrate processing method, substrate processing device, and grinding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5719611B2 (en) | Method for manufacturing SOI substrate | |
| US8088219B2 (en) | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it | |
| JP5256195B2 (en) | Silicon wafer and manufacturing method thereof | |
| TWI500828B (en) | Siliciumscheibe und verfahren zu deren herstellung | |
| JP5682471B2 (en) | Silicon wafer manufacturing method | |
| JP2006208314A (en) | Method for evaluating crystal defect of silicon single-crystal wafer | |
| TWI553172B (en) | Semiconductor wafer composed of silicon and method for producing same | |
| KR101895817B1 (en) | Silicon wafer and method for manufacturing same | |
| JP2010034195A (en) | Silicon wafer, and method of manufacturing the same | |
| JP2011171377A (en) | Method of manufacturing silicon wafer | |
| JP5119677B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP2010103450A (en) | Method of manufacturing silicon wafer | |
| JP5912368B2 (en) | Silicon wafer heat treatment method and silicon wafer | |
| JP5565079B2 (en) | Manufacturing method of SOI wafer | |
| JP2010040588A (en) | Silicon wafer | |
| JP2010003922A (en) | Production process of silicon wafer | |
| JP2010087375A (en) | Method of manufacturing silicon wafer | |
| JP5052728B2 (en) | Method for producing silicon single crystal layer | |
| JP2010199337A (en) | Method of manufacturing silicon wafer | |
| JP2010109190A (en) | Method of manufacturing silicon wafer | |
| WO2024009659A1 (en) | Silicon wafer and manufacturing method therefor | |
| JP2012033846A (en) | Silicon wafer heat treatment method | |
| JP7084805B2 (en) | Method for Manufacturing Group III Nitride Single Crystal Substrate and Group III Nitride Single Crystal Laminate | |
| JP2023090154A (en) | Detection method for crystal defect of silicon wafer surface | |
| JP2006245301A (en) | Manufacturing method of silicon wafer |