JP2010098238A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
JP2010098238A
JP2010098238A JP2008269861A JP2008269861A JP2010098238A JP 2010098238 A JP2010098238 A JP 2010098238A JP 2008269861 A JP2008269861 A JP 2008269861A JP 2008269861 A JP2008269861 A JP 2008269861A JP 2010098238 A JP2010098238 A JP 2010098238A
Authority
JP
Japan
Prior art keywords
type
substrate
cladding layer
layer
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008269861A
Other languages
Japanese (ja)
Inventor
Katsuya Samonji
克哉 左文字
Kazutoshi Onozawa
和利 小野澤
Hidenori Kasugai
秀紀 春日井
Ryo Kajitani
亮 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008269861A priority Critical patent/JP2010098238A/en
Publication of JP2010098238A publication Critical patent/JP2010098238A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crack-free semiconductor light-emitting element by achieving a thinner film and higher Al composition of a clad layer without continuously forming metal films from a trench to the back surface of a substrate. <P>SOLUTION: The semiconductor light-emitting element includes: a conductive substrate 1; a first clad layer 2 of a first conductivity type, comprising a nitride semiconductor and formed on the conductive substrate 1; an active layer 4 formed on the first clad layer 2; and a second clad layer 6 of a second conductivity type formed on the active layer 4, wherein an optical waveguide 7 is formed in the second clad layer 6. On the conductive substrate 1 at least right under the optical waveguide 7, a groove penetrating the conductive substrate 1 is formed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体発光素子の特性改善に関する。   The present invention relates to improvement of characteristics of a semiconductor light emitting device.

半導体発光素子であるGaN系半導体レーザ素子は、次世代高密度光ディスク装置の光源として必要不可欠である。現在、実用化されている発光波長405nm帯のGaN系半導体レーザ素子は、リッジ型の導波路を有している。   A GaN-based semiconductor laser element which is a semiconductor light emitting element is indispensable as a light source for a next-generation high-density optical disk apparatus. A GaN-based semiconductor laser device having an emission wavelength band of 405 nm that is currently in practical use has a ridge-type waveguide.

一般的に、GaN系半導体レーザ素子は、GaN基板上に、AlGaN層からなるn型クラッド層、活性層、AlGaN層からなるp型クラッド層およびp型コンタクト層が積層されて形成されている。p型コンタクト層およびp型クラッド層の一部により、リッジ部が構成されている。このリッジ部の側面およびリッジ部以外のp型クラッド層上にリッジ部より低屈折率のSiO2などの誘電体膜が形成され、電流狭窄や横方向の光閉じ込めが行われる。 In general, a GaN-based semiconductor laser device is formed by laminating an n-type cladding layer made of an AlGaN layer, an active layer, a p-type cladding layer made of an AlGaN layer, and a p-type contact layer on a GaN substrate. A ridge portion is constituted by a part of the p-type contact layer and the p-type cladding layer. A dielectric film such as SiO 2 having a lower refractive index than the ridge portion is formed on the side surface of the ridge portion and on the p-type cladding layer other than the ridge portion, and current confinement and lateral light confinement are performed.

GaN基板の屈折率はn型クラッド層を形成するAlGaNのそれよりも高く、発振光がGaN基板まで漏れて伝搬する可能性がある(基板モード)。これを防ぐために、n型クラッド層は、厚さが2μm程度と比較的厚く形成されている。   The refractive index of the GaN substrate is higher than that of AlGaN forming the n-type cladding layer, and oscillation light may leak to the GaN substrate and propagate (substrate mode). In order to prevent this, the n-type cladding layer is formed with a relatively large thickness of about 2 μm.

GaN基板上のn型クラッド層は、AlxGa1-xNの結晶成長の際に、引っ張り歪が蓄積されるため、クラックがしばしば発生する。これは、特にn型クラッド層の膜厚が厚い場合、またはn型クラッド層のAl組成が高い場合に起こる。p側クラッド層およびn側クラッド層をあわせて2.5μm程度の厚さが必要である。この構成において、クラックフリーを実現するためには、Al組成はx=0.03〜0.07程度とするのが一般的である。 In the n-type cladding layer on the GaN substrate, cracks often occur because tensile strain is accumulated during crystal growth of Al x Ga 1-x N. This occurs particularly when the n-type cladding layer is thick or when the n-type cladding layer has a high Al composition. The total thickness of the p-side cladding layer and the n-side cladding layer is about 2.5 μm. In this configuration, in order to realize crack-free, the Al composition is generally about x = 0.03 to 0.07.

レーザ構造では、クラッド層のAl組成が高いほど、発振しきい電流、および動作電流を低減でき、温度特性も向上する。この理由は、主に二つある。ひとつは、クラッド層と活性層との屈折率差が大きいほど活性層への光閉じ込め係数Γの値を大きくできるためである(光閉じ込めの観点)。もうひとつは、活性層とクラッド層とのバンド不連続量を大きくとることができ、活性層からのキャリアのオーバーフローを抑制できるためである(キャリア閉じ込めの観点)。しかし、実際のレーザ構造の設計では、上述したようにクラック抑制の観点から、あまりAl組成を上げることはできない。   In the laser structure, the higher the Al composition of the cladding layer, the lower the oscillation threshold current and the operating current, and the better the temperature characteristics. There are two main reasons for this. One reason is that the larger the refractive index difference between the cladding layer and the active layer, the larger the value of the optical confinement coefficient Γ in the active layer (from the viewpoint of optical confinement). The other is that the band discontinuity between the active layer and the clad layer can be increased, and the overflow of carriers from the active layer can be suppressed (in view of carrier confinement). However, in the actual laser structure design, as described above, the Al composition cannot be increased so much from the viewpoint of suppressing cracks.

仮に、GaN基板を除去することができれば、基板モードの伝搬がないので、厚いn型クラッド層は必要ない。また、n型クラッド層を薄くできれば、クラックフリーで実現できるAl組成を上げられるので、光閉じ込めの観点やキャリア閉じ込めの観点からも有利である。しかし、レーザ構造で基板全体を除去することは技術的に困難である。また、へき開工程などではチップハンドリングが困難になる問題もある。   If the GaN substrate can be removed, there is no substrate mode propagation, so a thick n-type cladding layer is not necessary. Moreover, if the n-type cladding layer can be made thin, the Al composition that can be realized without cracks can be increased, which is advantageous from the viewpoint of optical confinement and carrier confinement. However, it is technically difficult to remove the entire substrate with a laser structure. In addition, there is a problem that chip handling becomes difficult in a cleavage step or the like.

特許文献1には、基板の裏面側にトレンチが形成された構成が開示されている。トレンチの幅がレーザ発振光のニアフィールドに関係する部分のみであれば、チップハンドリング性の低下も少ない。基板は、熱伝導性の低い高抵抗性のサファイア基板である。基板裏面とトレンチ底部が連続的に金属膜で覆われることにより、活性層からの熱放出を効率的に行うことができる。
特開2002−232003号公報
Patent Document 1 discloses a configuration in which a trench is formed on the back side of a substrate. If the width of the trench is only a portion related to the near field of the laser oscillation light, the chip handling property is hardly deteriorated. The substrate is a high-resistance sapphire substrate with low thermal conductivity. By continuously covering the back surface of the substrate and the bottom of the trench with the metal film, heat can be efficiently released from the active layer.
Japanese Patent Laid-Open No. 2002-232003

しかし、基板として、熱伝導率のよいGaN基板を使うことが一般的となった現在では、上記放熱用に基板にトレンチを設ける構成では放熱効果が小さい。さらに、基板の厚さ分(通常100〜400μm)の深さをもつトレンチに対して、トレンチから基板の裏面にかけて連続的に金属膜を形成することは非常に困難である。   However, at present, when it is common to use a GaN substrate having good thermal conductivity as the substrate, the structure in which the trench is provided for heat dissipation has a small heat dissipation effect. Furthermore, it is very difficult to continuously form a metal film from the trench to the back surface of the substrate with respect to the trench having a depth corresponding to the thickness of the substrate (usually 100 to 400 μm).

本発明は、トレンチから基板の裏面にかけて連続的に金属膜を形成することなく高い放熱効率を有し、クラッド層の薄膜化と高Al組成化とを実現したクラックフリーの半導体発光素子を提供することを目的とする。   The present invention provides a crack-free semiconductor light emitting device having high heat dissipation efficiency without forming a metal film continuously from the trench to the back surface of the substrate, and realizing a thin cladding layer and a high Al composition. For the purpose.

本発明の半導体発光素子は、導電性基板と、前記導電性基板上に形成された窒化物半導体からなる第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成された第2導電型の第2クラッド層とを備え、前記第2クラッド層に光導波路が形成される。上記課題を解決するために、前記導電性基板は、導電性を有し、前記光導波路の少なくとも真下における前記導電性基板には、前記導電性基板を貫通する溝が形成されたことを特徴とする。   The semiconductor light emitting device of the present invention includes a conductive substrate, a first conductivity type first cladding layer made of a nitride semiconductor formed on the conductive substrate, and an active layer formed on the first cladding layer. And a second conductivity type second cladding layer formed on the active layer, and an optical waveguide is formed in the second cladding layer. In order to solve the above problems, the conductive substrate has conductivity, and the conductive substrate at least directly below the optical waveguide is formed with a groove penetrating the conductive substrate. To do.

本発明によれば、導電性の基板にトレンチを形成することにより、トレンチから基板の裏面にかけて連続的に金属膜を形成することなく高い放熱効率を有し、クラッド層の薄膜化と高Al組成化とを実現したクラックフリーの半導体発光素子を提供することができる。   According to the present invention, by forming a trench in a conductive substrate, it has high heat dissipation efficiency without forming a metal film continuously from the trench to the back surface of the substrate, and the cladding layer is thinned and the Al composition is high. Thus, it is possible to provide a crack-free semiconductor light-emitting device that realizes the above.

本発明の半導体発光素子は、上記構成を基本として、種々の態様をとることができる。すなわち、本発明の半導体発光素子において、前記導電性基板は、AlyGa1-yN(y≧0)からなり、前記第1クラッド層は、AlxGa1-xN(x>0)からなり、前記第1クラッド層のAl組成比xから前記導電性基板のAl組成比yを引いた値(x−y)が、0.15以下であり、前記第1クラッド層の厚さが0.3μm以上である構成にすることができる。 The semiconductor light emitting device of the present invention can take various modes based on the above-described configuration. That is, in the semiconductor light emitting device of the present invention, the conductive substrate is made of Al y Ga 1-y N (y ≧ 0), and the first cladding layer is made of Al x Ga 1-x N (x> 0). The value (xy) obtained by subtracting the Al composition ratio y of the conductive substrate from the Al composition ratio x of the first cladding layer is 0.15 or less, and the thickness of the first cladding layer is It can be set as the structure which is 0.3 micrometer or more.

また、前記溝の幅は、前記光導波路の幅よりも広い構成にすることができる。   The width of the groove may be wider than the width of the optical waveguide.

また、前記溝に樹脂が埋め込まれた構成にすることができる。さらに、前記溝に埋め込まれた樹脂は、素子の発光波長において屈折率が2以下である構成にすることが好ましい。   Moreover, it can be set as the structure by which resin was embedded in the said groove | channel. Furthermore, it is preferable that the resin embedded in the groove has a refractive index of 2 or less at the light emission wavelength of the element.

以下、本発明の半導体発光素子について半導体レーザ素子を例にその実施形態を図面を参照しながら説明する。   Hereinafter, embodiments of the semiconductor light emitting device of the present invention will be described with reference to the drawings, taking a semiconductor laser device as an example.

(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体レーザ素子の構造を示す断面図である。基板1は、n型GaNからなる導電性基板である。基板1の一主面(表面)上には、n型AlxGa1-xN(x=0.15)からなるn型クラッド層2が厚さ0.5μmに形成されている。n型クラッド層2上には、n型AlxGa1-xN(x=0.003)からなるn型光ガイド層3が厚さ0.1μmに形成されている。n型光ガイド層3上には、厚さ8nmのInzGa1-zN(z=0.02)からなる障壁層と厚さ3nmのInzGa1-zN(z=0.08)からなる井戸層が積層された三重量子井戸活性層4が形成されている。
(First embodiment)
FIG. 1 is a cross-sectional view showing the structure of the semiconductor laser device according to the first embodiment of the present invention. The substrate 1 is a conductive substrate made of n-type GaN. On one main surface (front surface) of the substrate 1, an n-type cladding layer 2 made of n-type Al x Ga 1-x N (x = 0.15) is formed to a thickness of 0.5 μm. On the n-type cladding layer 2, an n-type light guide layer 3 made of n-type Al x Ga 1-x N (x = 0.003) is formed to a thickness of 0.1 μm. On the n-type optical guide layer 3, the barrier layer and the thickness of 3nm consisting of thickness 8nm In z Ga 1-z N (z = 0.02) In z Ga 1-z N (z = 0.08 The triple quantum well active layer 4 in which the well layers made of

三重量子井戸活性層4上には、p型GaNからなるp型光ガイド層5が厚さ0.1μmに形成されている。p型光ガイド層5上には、p型AlxGa1-xN(x=0.15)からなるp型クラッド層6が形成されている。p型クラッド層6は、一部がリッジ状に形成されている。p型クラッド層6の底面からリッジ状部分上端までの厚さは、0.5μmであり、リッジ状部分以外の厚さは60nmである。p型クラッド層6のリッジ状部分の上には、p型GaNからなるコンタクト層8が厚さ60nmに形成されている。以下、p型クラッド層6のリッジ状部分とコンタクト層8を合わせてリッジ部7と称する。 A p-type light guide layer 5 made of p-type GaN is formed on the triple quantum well active layer 4 to a thickness of 0.1 μm. A p - type cladding layer 6 made of p-type Al x Ga 1 -xN (x = 0.15) is formed on the p-type light guide layer 5. A part of the p-type cladding layer 6 is formed in a ridge shape. The thickness from the bottom surface of the p-type cladding layer 6 to the upper end of the ridge-shaped portion is 0.5 μm, and the thickness other than the ridge-shaped portion is 60 nm. On the ridge-shaped portion of the p-type cladding layer 6, a contact layer 8 made of p-type GaN is formed to a thickness of 60 nm. Hereinafter, the ridge-shaped portion of the p-type cladding layer 6 and the contact layer 8 are collectively referred to as a ridge portion 7.

リッジ部7以外のp型クラッド層6上およびリッジ部7の側面の一部には、SiO2からなる誘電体膜9が形成されている。誘電体膜9は、リッジ部7よりも屈折率が小さいので、リッジ部7が導波路となる。ここで、導波路とは、電流狭窄構造の通電部分を言い、例えば、リッジ構造なら、リッジ部のことを言い、後述する第3の実施形態に示す埋め込み構造なら、電流ブロック層の開口部のことを言う。 A dielectric film 9 made of SiO 2 is formed on the p-type cladding layer 6 other than the ridge portion 7 and on a part of the side surface of the ridge portion 7. Since the dielectric film 9 has a refractive index smaller than that of the ridge portion 7, the ridge portion 7 serves as a waveguide. Here, the waveguide means a current-carrying portion of the current confinement structure. For example, in the case of a ridge structure, it means a ridge portion, and in the case of a buried structure shown in a third embodiment to be described later, the opening portion of the current blocking layer. Say that.

コンタクト層8上には、Pd/Ptからなるp型オーミック電極10が形成されている。オーミック電極10および誘電体膜9上には、Ti(50nm)/Pt(35nm)/Au(500nm)からなるp型パッド電極11が形成されている。   A p-type ohmic electrode 10 made of Pd / Pt is formed on the contact layer 8. A p-type pad electrode 11 made of Ti (50 nm) / Pt (35 nm) / Au (500 nm) is formed on the ohmic electrode 10 and the dielectric film 9.

基板1には、リッジ部7と対向する位置に貫通したトレンチ12が形成されている。また、基板1のn型クラッド層2が形成された面の裏面にTi(5nm)/Pt(100nm)/Au(1μm)層からなるn型オーミック電極13が形成されている。n型クラッド層2には、n型オーミック電極13が形成されていない。基板1のリッジ部7と対向する位置にトレンチ12が形成されているために、クラッド層2、6の厚さを薄くしても基板モードを抑制することができる。   In the substrate 1, a trench 12 penetrating at a position facing the ridge portion 7 is formed. An n-type ohmic electrode 13 made of a Ti (5 nm) / Pt (100 nm) / Au (1 μm) layer is formed on the back surface of the substrate 1 on which the n-type cladding layer 2 is formed. The n-type ohmic electrode 13 is not formed on the n-type cladding layer 2. Since the trench 12 is formed at a position facing the ridge portion 7 of the substrate 1, the substrate mode can be suppressed even if the thickness of the cladding layers 2 and 6 is reduced.

一般的な半導体レーザ素子では、n型AlxGa1-xNのクラッド層にAl組成がx=0.03〜0.07程度、厚さが2μm程度の層が用いられる。本実施形態に係る半導体レーザ素子においては、n型クラッド層2は、Al組成がx=0.15、厚さ0.5μmである。また、p型クラッド層6のAl組成もx=0.15である。n型クラッド層2の厚さが薄くなっているため、Al組成をx=0.15に上げてもクラックは発生しない。 In a general semiconductor laser element, a layer having an Al composition of about x = 0.03 to 0.07 and a thickness of about 2 μm is used for an n-type Al x Ga 1-x N cladding layer. In the semiconductor laser device according to this embodiment, the n-type cladding layer 2 has an Al composition of x = 0.15 and a thickness of 0.5 μm. The Al composition of the p-type cladding layer 6 is also x = 0.15. Since the thickness of the n-type cladding layer 2 is thin, no crack is generated even when the Al composition is increased to x = 0.15.

ここで、n型クラッド層2、p型クラッド層6のそれぞれの厚さは0.3μm程度以上あることが望ましい。これ以下になると、導波光がクラッド層外部に漏れる成分が顕著となり、導波損失を無視できなくなるためである。   Here, the thickness of each of the n-type cladding layer 2 and the p-type cladding layer 6 is preferably about 0.3 μm or more. This is because the component where the guided light leaks to the outside of the cladding layer becomes conspicuous and the waveguide loss cannot be ignored.

また、n型クラッド層2、p型クラッド層6のAl組成は、高いほど望ましいが、基板1としてGaNを用いる場合にはAl組成はx=0.15程度が上限となる。これはクラック発生の回避という観点からである。なお、基板1としてレーザリフトオフ法等で作製したフリースタンディングのAlGaN基板を用いる場合には、これに限らない。フリースタンディングのAlGaN基板では、AlGaN基板に掛かるクラッド層2、6の成長による歪が基板1に加える力を低減できるので、クラッド層2、6のさらなる高Al組成化が可能になる。この場合、基板1(AlyGa1-yN)のAl組成をy、クラッド層2、6のAl組成をxとするとx=0.15+y程度に高めることが可能である。 Further, the higher the Al composition of the n-type cladding layer 2 and the p-type cladding layer 6 is desirable, but when GaN is used as the substrate 1, the upper limit of the Al composition is about x = 0.15. This is from the viewpoint of avoiding the occurrence of cracks. Note that the substrate 1 is not limited to this when a free-standing AlGaN substrate manufactured by a laser lift-off method or the like is used. In the free-standing AlGaN substrate, the force applied to the substrate 1 by the strain caused by the growth of the cladding layers 2 and 6 applied to the AlGaN substrate can be reduced, so that the Al composition of the cladding layers 2 and 6 can be further increased. In this case, it is possible to increase the Al composition of the substrate 1 (Al y Ga 1-y N) y, the Al composition of the cladding layers 2 and 6 to about x = 0.15 + y When x.

以上のように、本実施形態に係る半導体レーザ素子は、リッジ部7に対向する位置の基板1にトレンチ12が形成されている。このため、クラッド層2、6を合わせて1μmの厚さに薄膜化しても、導波光がクラッド層2、6外に漏れることを抑制できる。クラッド層2、6を薄膜化できることから、クラッド層2、6のAl組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、温度特性も向上する。   As described above, in the semiconductor laser device according to this embodiment, the trench 12 is formed in the substrate 1 at a position facing the ridge portion 7. For this reason, even if the cladding layers 2 and 6 are combined and thinned to a thickness of 1 μm, the guided light can be prevented from leaking out of the cladding layers 2 and 6. Since the cladding layers 2 and 6 can be made thin, the Al composition of the cladding layers 2 and 6 can be increased. As a result, the oscillation threshold current and the operating current of the semiconductor laser element can be reduced, and the temperature characteristics are improved.

次に、本実施形態に係る半導体レーザ素子の製造方法について説明する。図2A〜図2Mは、本実施形態に係る半導体レーザ素子の製造工程を示す断面図である。本実施形態においては、ウェハ状の基板1に複数の半導体レーザ素子を形成し、その後素子ごとに分断する。   Next, a method for manufacturing the semiconductor laser device according to this embodiment will be described. 2A to 2M are cross-sectional views showing the manufacturing process of the semiconductor laser device according to this embodiment. In the present embodiment, a plurality of semiconductor laser elements are formed on a wafer-like substrate 1 and then divided for each element.

まず、図2Aに示すように、ウェハ状の基板1上に有機金属気相成長(MOCVD)を用いて、n型クラッド層2、n型光ガイド層3、三重量子井戸活性層4、p型光ガイド層5、p型クラッド層6、およびコンタクト層8を積層する。つぎに、コンタクト層8上に、SiO2マスク21を形成する。次に、SiO2マスク21を反応性イオンエッチング(RIE)により、幅が1.5μmのストライプ状にパターニングする。 First, as shown in FIG. 2A, an n-type cladding layer 2, an n-type light guide layer 3, a triple quantum well active layer 4, and a p-type are formed on a wafer-like substrate 1 using metal organic chemical vapor deposition (MOCVD). The light guide layer 5, the p-type cladding layer 6, and the contact layer 8 are laminated. Next, an SiO 2 mask 21 is formed on the contact layer 8. Next, the SiO 2 mask 21 is patterned into a stripe shape having a width of 1.5 μm by reactive ion etching (RIE).

次に、図2Bに示すように、誘導結合型ドライエッチング装置内でCl2ガスを用いて、SiO2マスク21をマスクとしてコンタクト層8およびp型クラッド層6の一部をエッチングする。このとき、p型クラッド層6のリッジ部7以外の部分が厚さ60nmとなるようにエッチングする。したがって、リッジ部7の高さは0.5μmとなる(60nm(コンタクト層8)+440nm(p型クラッド層6))。 Next, as shown in FIG. 2B, the contact layer 8 and part of the p-type cladding layer 6 are etched using Cl 2 gas in an inductively coupled dry etching apparatus using the SiO 2 mask 21 as a mask. At this time, etching is performed so that a portion other than the ridge portion 7 of the p-type cladding layer 6 has a thickness of 60 nm. Therefore, the height of the ridge portion 7 is 0.5 μm (60 nm (contact layer 8) +440 nm (p-type cladding layer 6)).

なお、図2Bには、コンタクト層8およびp型クラッド層6の一部をエッチングし、リッジ部7以外の領域のp型クラッド層6を厚さ60nm分だけ残してエッチングを行う場合を示したが、リッジ部7以外の領域のp型クラッド層6をエッチングにより完全に取り除いてもよい。   FIG. 2B shows a case where the contact layer 8 and a part of the p-type cladding layer 6 are etched, and the p-type cladding layer 6 in a region other than the ridge portion 7 is left by a thickness of 60 nm. However, the p-type cladding layer 6 in a region other than the ridge portion 7 may be completely removed by etching.

次に、図2Cに示すように、SiO2マスク21をバッファードフッ酸(BHF)によって除去する。その後、図2Dに示すように、表面全体に熱CVD(Chemical Vapor Deposition)法によってSiO2からなる誘電体膜9を厚さ800nmに形成する。 Next, as shown in FIG. 2C, the SiO 2 mask 21 is removed by buffered hydrofluoric acid (BHF). Thereafter, as shown in FIG. 2D, a dielectric film 9 made of SiO 2 is formed to a thickness of 800 nm on the entire surface by a thermal CVD (Chemical Vapor Deposition) method.

熱CVD法では、SiO2からなる誘電体膜9を形成するために、原料ガスとしてモノシランSiH4を用いる。そのため、堆積した誘電体膜9には水素Hが混入する。水素はp型不純物を電気的に不活性な状態にし得るので、水素を除いておくことが望ましい。そこで、誘電体膜9を堆積させた図2Dに示す状態で900℃の熱処理を4分間行う。熱処理にはRTA(Rapid Thermal Anneal)炉を用いる。 In the thermal CVD method, monosilane SiH 4 is used as a source gas in order to form the dielectric film 9 made of SiO 2 . Therefore, hydrogen H is mixed into the deposited dielectric film 9. Since hydrogen can make p-type impurities electrically inactive, it is desirable to remove hydrogen. Therefore, a heat treatment at 900 ° C. is performed for 4 minutes in the state shown in FIG. 2D where the dielectric film 9 is deposited. An RTA (Rapid Thermal Anneal) furnace is used for the heat treatment.

次に、図2Eに示すように、誘電体膜9上にレジスト22を塗布し、リッジ部7上のレジスト22に開口を形成する。レジスト22の開口の幅はリッジ部7の上部の幅と同程度とする。次に、図2Fに示すように、レジスト22をマスクとして、BHFを用いたウェットエッチングによってリッジ部7上の誘電体膜9を取り除く。   Next, as shown in FIG. 2E, a resist 22 is applied on the dielectric film 9 to form an opening in the resist 22 on the ridge portion 7. The width of the opening of the resist 22 is approximately the same as the width of the upper portion of the ridge portion 7. Next, as shown in FIG. 2F, the dielectric film 9 on the ridge 7 is removed by wet etching using BHF using the resist 22 as a mask.

次に、図2Gに示すように、コンタクト層8上にPd/Ptからなるオーミック電極10を蒸着する。オーミック電極10の蒸着後にレジスト22を除去すると、図2Hに示すように、リッジ部7以外のオーミック電極10がレジスト22ともにリフトオフされる。   Next, as shown in FIG. 2G, an ohmic electrode 10 made of Pd / Pt is deposited on the contact layer 8. When the resist 22 is removed after the ohmic electrode 10 is deposited, the ohmic electrode 10 other than the ridge portion 7 is lifted off together with the resist 22, as shown in FIG. 2H.

この工程では、上述したようにレジスト22の開口の幅がリッジ幅7と同程度であることが望ましい。レジスト22の開口が狭すぎると、リッジ頂上部の一部分にしかオーミック電極10を形成することができなくなり、p型パッド電極11(図1参照)との接触面積が減少し、p型オーミック電極10とp型電極パッド11との接触抵抗が大きくなる。レジスト22の必要な開口の幅は、オーミック電極10を蒸着させる蒸着装置における蒸着材料の入射角、レジスト22の厚さ、誘電体膜9のリッジ部7の上部での厚さ(レジスト22の開口下端からリッジ上端までの距離)の三者の大きさで幾何学的に決定される。たとえば極端な例として、オーミック電極10の蒸着を法線蒸着で行う場合、レジスト22の開口の幅は、リッジ部7の上部の幅よりも大きくしなければならない。   In this step, it is desirable that the width of the opening of the resist 22 be approximately the same as the ridge width 7 as described above. If the opening of the resist 22 is too narrow, the ohmic electrode 10 can be formed only on a part of the top of the ridge, the contact area with the p-type pad electrode 11 (see FIG. 1) decreases, and the p-type ohmic electrode 10 And the p-type electrode pad 11 increase in contact resistance. The required opening width of the resist 22 includes the incident angle of the vapor deposition material in the vapor deposition apparatus for depositing the ohmic electrode 10, the thickness of the resist 22, and the thickness above the ridge portion 7 of the dielectric film 9 (opening of the resist 22 The distance between the bottom edge and the top edge of the ridge is determined geometrically. For example, as an extreme example, when the ohmic electrode 10 is deposited by normal deposition, the width of the opening of the resist 22 must be larger than the width of the upper portion of the ridge portion 7.

次に、図2Iに示すように、誘電体膜9およびp型オーミック電極10上にTi/Pt/Auからなるパッド電極11を形成して、基板1の表面側の加工が終了する。   Next, as shown in FIG. 2I, the pad electrode 11 made of Ti / Pt / Au is formed on the dielectric film 9 and the p-type ohmic electrode 10, and the processing on the surface side of the substrate 1 is completed.

次に、図2Jに示すように、基板1のn型クラッド層2が形成された側の面の裏面を研削・研磨して、基板1の厚さを80μm程度にする。次に、図2Kに示すように、基板1の裏面にレジスト23を形成し、リッジ部7と対向する部分のレジスト23が残るように、パターニングする。次に、基板1の裏面に、n型オーミック電極13となるTi(5nm)/Pt(100nm)/Au(1μm)を堆積する。   Next, as shown in FIG. 2J, the back surface of the surface of the substrate 1 on which the n-type cladding layer 2 is formed is ground and polished so that the thickness of the substrate 1 is about 80 μm. Next, as shown in FIG. 2K, a resist 23 is formed on the back surface of the substrate 1 and patterned so that a portion of the resist 23 facing the ridge portion 7 remains. Next, Ti (5 nm) / Pt (100 nm) / Au (1 μm) to be the n-type ohmic electrode 13 is deposited on the back surface of the substrate 1.

次に、図2Lに示すように、レジスト23を除去して、レジスト23と接しているn型オーミック電極13をリフトオフする。その結果、基板1の裏面には、基板1の表面側に形成されたリッジ部7に対向する部分にn型オーミック電極13が形成されていないパターンとなる。すなわち、導波路の真下において、n型オーミック電極13が形成されていないパターンとなる。   Next, as shown in FIG. 2L, the resist 23 is removed, and the n-type ohmic electrode 13 in contact with the resist 23 is lifted off. As a result, the back surface of the substrate 1 has a pattern in which the n-type ohmic electrode 13 is not formed in a portion facing the ridge portion 7 formed on the front surface side of the substrate 1. That is, a pattern in which the n-type ohmic electrode 13 is not formed immediately below the waveguide.

次に、図2Mに示すように、n型オーミック電極13をマスクにしてCl2ガスを用いて、基板1を貫通してn型クラッド層2が露出するまでドライエッチングを行う。このとき、トレンチ12の底部幅aは、少なくともリッジ部7の幅(導波路の幅)bより広いことが望ましい。さらに、導波光のニアフィールド幅よりも広いことが好ましい。 Next, as shown in FIG. 2M, using with the n-type ohmic electrode 13 as a mask Cl 2 gas, dry etching until the n-type cladding layer 2 through the substrate 1 is exposed. At this time, it is desirable that the bottom width a of the trench 12 is at least wider than the width (waveguide width) b of the ridge portion 7. Further, it is preferably wider than the near field width of the guided light.

また、トレンチ12の幅は、できるだけ短いものが望ましい。前述のように、n型オーミック電極13はトレンチ12以外の部分に形成されている。あまり、トレンチ12の幅が広いとn型オーミック電極13の面積が減少して抵抗が増大する。そのため、駆動電圧の増大を引き起こす。また、あまりトレンチ12の幅が広いと、後述のへき開工程等でトレンチ12を起点として基板1に割れが発生する恐れがある。   The width of the trench 12 is preferably as short as possible. As described above, the n-type ohmic electrode 13 is formed in a portion other than the trench 12. If the width of the trench 12 is too large, the area of the n-type ohmic electrode 13 decreases and the resistance increases. As a result, the drive voltage increases. Further, if the width of the trench 12 is too wide, the substrate 1 may be cracked starting from the trench 12 in a cleavage process described later.

本実施形態に係る半導体レーザ素子では、リッジ部7の幅方向におけるニアフィールドパターンの拡がりは3μm程度あるので、これより大きな値としてトレンチ12底部の幅aは、3〜10μmが好ましい。   In the semiconductor laser device according to the present embodiment, since the expansion of the near field pattern in the width direction of the ridge portion 7 is about 3 μm, the width a at the bottom of the trench 12 is preferably 3 to 10 μm as a larger value.

以上の工程により、導波路の少なくとも真下において、ウェハ状の基板1にはトレンチ(溝)12が形成されている複数の半導体レーザ素子が完成する。   Through the above steps, a plurality of semiconductor laser elements in which trenches (grooves) 12 are formed in the wafer-like substrate 1 are completed at least directly below the waveguide.

次に、図示しないがウェハ状の基板1を短冊状のレーザバーにへき開する(一次へき開工程)。次に、一次へき開面(共振器端面)に反射率制御と端面保護の目的で端面にコーティングを施す。次に、レーザバーを個々のチップにへき開する(二次へき開工程)。最後に、チップをパッケージングして図1に示す半導体レーザ素子が完成する。   Next, although not shown, the wafer-shaped substrate 1 is cleaved into strip-shaped laser bars (primary cleavage process). Next, a coating is applied to the end face for the purpose of reflectance control and end face protection on the primary cleavage plane (resonator end face). Next, the laser bar is cleaved into individual chips (secondary cleaving step). Finally, the chip is packaged to complete the semiconductor laser device shown in FIG.

次に、本実施形態に係る半導体レーザ素子と一般的なリッジ型半導体レーザ素子をジャンクションダウン実装して特性評価を行った結果について説明する。ここで言う一般的なリッジ型半導体レーザ素子とは、本実施形態に係る半導体レーザ素子のn型クラッド層2をAl組成x=0.03、厚さ2.5μmとし、p型クラッド層6をAl組成x=0.03、厚さ0.5μmとしたものである。   Next, a description will be given of the results of a characteristic evaluation performed by junction-down mounting the semiconductor laser device according to the present embodiment and a general ridge type semiconductor laser device. The general ridge-type semiconductor laser device referred to here is an n-type cladding layer 2 of the semiconductor laser device according to the present embodiment having an Al composition x = 0.03 and a thickness of 2.5 μm. The Al composition x = 0.03 and the thickness 0.5 μm.

本実施形態に係る半導体レーザ素子および一般的なリッジ型半導体レーザ素子は、共振長Lが600μmであり、共振器の前面に反射率10%、後面に反射率90%の反射膜コーティングが施されている。このように形成した一般的なリッジ型半導体レーザ素子では、閾値電流27mAであるのに対して、本実施形態に係る半導体レーザ素子では23mAに低減した。また、一般的なリッジ型半導体レーザ素子では、光出力200mW時の動作電流が145mAであるのに対して、本実施形態に係る半導体レーザ素子では127mAに低減した。   The semiconductor laser device according to the present embodiment and a general ridge type semiconductor laser device have a resonant length L of 600 μm, and are coated with a reflective coating having a reflectance of 10% on the front surface of the resonator and a reflectance of 90% on the rear surface. ing. In the general ridge type semiconductor laser device formed in this way, the threshold current is 27 mA, whereas in the semiconductor laser device according to the present embodiment, the threshold current is reduced to 23 mA. Further, in the general ridge type semiconductor laser device, the operating current at an optical output of 200 mW is 145 mA, whereas in the semiconductor laser device according to the present embodiment, the operating current is reduced to 127 mA.

以上のように、本実施形態に係る半導体レーザ素子は、リッジ部7に対向する位置の基板1にトレンチ12が形成されている。このため、クラッド層2、6合わせて1μmの厚さに薄膜化しても、導波光がクラッド層2、6外に漏れることを抑えられる。クラッド層2、6を薄膜化できることから、クラッド層2、6のAl組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、温度特性も向上する。   As described above, in the semiconductor laser device according to this embodiment, the trench 12 is formed in the substrate 1 at a position facing the ridge portion 7. For this reason, even if the clad layers 2 and 6 are reduced to a thickness of 1 μm, the guided light can be prevented from leaking out of the clad layers 2 and 6. Since the cladding layers 2 and 6 can be made thin, the Al composition of the cladding layers 2 and 6 can be increased. As a result, the oscillation threshold current and the operating current of the semiconductor laser element can be reduced, and the temperature characteristics are improved.

なお、基板1がGaNで形成された構成を示したがこの構成に限定されず、AlyGa1-yNで形成されていてもよい。この場合、(x−y)の値が0より大きく(すなわちx>0)、0.15以下であれば、上記半導体素子の発振しきい電流および動作電流を低減することができ、さらに温度特性を向上させることができる。 Incidentally, illustrating the configuration in which the substrate 1 is formed of GaN, but is not limited to this configuration and may be formed by Al y Ga 1-y N. In this case, if the value of (x−y) is larger than 0 (that is, x> 0) and 0.15 or less, the oscillation threshold current and the operating current of the semiconductor element can be reduced, and the temperature characteristics are further improved. Can be improved.

また、クラックの発生を抑制し、かつ導波光の三重量子井戸活性層4への光閉じ込め係数Γを大きくするために、n型クラッド層2の厚さは、0.3μm以上であることが好ましい。なお、n型クラッド層2の厚さは、一般的な半導体レーザ素子のn型クラッド層の厚さ(例えば、2μm)以下である。   Further, the thickness of the n-type cladding layer 2 is preferably 0.3 μm or more in order to suppress the generation of cracks and increase the optical confinement coefficient Γ of guided light in the triple quantum well active layer 4. . Note that the thickness of the n-type cladding layer 2 is equal to or less than the thickness (for example, 2 μm) of the n-type cladding layer of a general semiconductor laser element.

(第2の実施形態)
図3は、本発明の第2の実施形態に係る半導体レーザ素子の構造を示す断面図である。本実施形態に係る半導体レーザ素子は、第1の実施形態に係る半導体レーザ素子のトレンチ12にBCB(ベンゾシクロブテン)樹脂14が充填された構成である。本実施形態に係る半導体レーザ素子の他の構成要素は、第1の実施形態に係る半導体レーザ素子と同様であり、同一の構成要素については、同一の符号を付して説明を省略する。
(Second Embodiment)
FIG. 3 is a sectional view showing the structure of a semiconductor laser device according to the second embodiment of the present invention. The semiconductor laser device according to the present embodiment has a configuration in which the trench 12 of the semiconductor laser device according to the first embodiment is filled with BCB (benzocyclobutene) resin 14. Other components of the semiconductor laser device according to this embodiment are the same as those of the semiconductor laser device according to the first embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.

上記第1の実施形態に係る半導体レーザ素子は、基板1の一部にトレンチ12が形成されているため、へき開工程やチップハンドリング時にトレンチ12を起点として基板1が折れるおそれがある。本実施形態に係る半導体レーザ素子は、トレンチ12にBCB樹脂14を充填した構成であるため、トレンチ12部における基板1の強度が高くなり、基板1が折れることを防ぐことができる。   In the semiconductor laser device according to the first embodiment, since the trench 12 is formed in a part of the substrate 1, the substrate 1 may be broken starting from the trench 12 during the cleavage process or chip handling. Since the semiconductor laser device according to this embodiment has a configuration in which the trench 12 is filled with the BCB resin 14, the strength of the substrate 1 in the trench 12 portion is increased, and the substrate 1 can be prevented from being broken.

また、BCB樹脂14は、半導体レーザ素子の発振光(波長405nm)に対して屈折率が約1.6である。この値は、クラッド層2、6に用いたAl0.15Ga0.85Nの屈折率2.48に比べて十分小さい。したがって、導波光のBCB樹脂14部分への漏洩は無視できるほど小さい。発振光に対する屈折率が2以下の材料であれば、BCB樹脂以外でも補強材として用いることができる。 The BCB resin 14 has a refractive index of about 1.6 with respect to the oscillation light (wavelength 405 nm) of the semiconductor laser element. This value is sufficiently smaller than the refractive index 2.48 of Al 0.15 Ga 0.85 N used for the cladding layers 2 and 6. Therefore, the leakage of the guided light to the BCB resin 14 is negligibly small. Any material other than the BCB resin can be used as a reinforcing material as long as the refractive index with respect to the oscillation light is 2 or less.

次に、本実施形態に係る半導体レーザ素子の製造方法について説明する。第1の実施形態における図2Mに示す工程までは、第1の実施形態と同様である。次に、図4Aに示すように、ウェハ状の基板1の裏面に対して、BCB樹脂14を塗布してトレンチ12を埋める。その後、300℃でベークしてBCB樹脂14を硬化する。次に、図4Bに示すように、SF6/O2の混合ガスを用いて、n型オーミック電極13が露出するまでBCB樹脂14に対してドライエッチングを行う。 Next, a method for manufacturing the semiconductor laser device according to this embodiment will be described. The steps up to the step shown in FIG. 2M in the first embodiment are the same as those in the first embodiment. Next, as shown in FIG. 4A, a BCB resin 14 is applied on the back surface of the wafer-like substrate 1 to fill the trench 12. Thereafter, the BCB resin 14 is cured by baking at 300 ° C. Next, as shown in FIG. 4B, dry etching is performed on the BCB resin 14 using a mixed gas of SF 6 / O 2 until the n-type ohmic electrode 13 is exposed.

次に、図示しないがウェハ状の基板1を短冊状のレーザバーにへき開する(一次へき開工程)。次に、一次へき開面(共振器端面)に反射率制御と端面保護の目的で端面にコーティングを施す。次に、レーザバーを個々のチップにへき開する(二次へき開工程)。最後に、チップをパッケージングして図3に示す半導体レーザ素子が完成する。   Next, although not shown, the wafer-shaped substrate 1 is cleaved into strip-shaped laser bars (primary cleavage process). Next, a coating is applied to the end face for the purpose of reflectance control and end face protection on the primary cleavage plane (resonator end face). Next, the laser bar is cleaved into individual chips (secondary cleaving step). Finally, the chip is packaged to complete the semiconductor laser device shown in FIG.

以上のように、本実施形態に係る半導体レーザ素子は、リッジ部7に対向する位置の基板1に形成されたトレンチに屈折率が2以下のBCB樹脂14が充填されている。このため、クラッド層2、6合わせて1μmの厚さに薄膜化しても、導波光がクラッド層2、6外に漏れることを抑えられる。クラッド層2、6を薄膜化できることから、クラッド層2、6のAl組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、温度特性も向上する。   As described above, in the semiconductor laser device according to this embodiment, the BCB resin 14 having a refractive index of 2 or less is filled in the trench formed in the substrate 1 at a position facing the ridge portion 7. For this reason, even if the clad layers 2 and 6 are reduced to a thickness of 1 μm, the guided light can be prevented from leaking out of the clad layers 2 and 6. Since the cladding layers 2 and 6 can be made thin, the Al composition of the cladding layers 2 and 6 can be increased. As a result, the oscillation threshold current and the operating current of the semiconductor laser element can be reduced, and the temperature characteristics are improved.

さらに、基板1のトレンチをBCB樹脂14で埋めることにより、第1の実施形態の半導体レーザ素子よりも、基板1が折れることを低減することができる。   Furthermore, by filling the trench of the substrate 1 with the BCB resin 14, it is possible to reduce the bending of the substrate 1 as compared with the semiconductor laser device of the first embodiment.

(第3の実施形態)
図5は、本発明の第3の実施形態に係る半導体レーザ素子の構成を示す断面図である。図5に示す半導体レーザ素子は、埋め込み型の半導体レーザ素子である。基板31は、n型GaNからなる導電性基板である。基板31の一主面(表面)上には、n型AlxGa1-xN(x=0.10)からなるn型クラッド層32が厚さ0.5μmに形成されている。n型クラッド層32上には、n型AlxGa1-xN(x=0.003)からなるn型光ガイド層33が厚さ0.1μmに形成されている。n型光ガイド層33上には、厚さ8nmのInzGa1-zN(z=0.02)からなる障壁層と厚さ3nmのInzGa1-zN(z=0.08)からなる井戸層が積層された三重量子井戸活性層34が形成されている。
(Third embodiment)
FIG. 5 is a cross-sectional view showing a configuration of a semiconductor laser device according to the third embodiment of the present invention. The semiconductor laser element shown in FIG. 5 is a buried type semiconductor laser element. The substrate 31 is a conductive substrate made of n-type GaN. On one main surface (front surface) of the substrate 31, an n-type cladding layer 32 made of n-type Al x Ga 1-x N (x = 0.10) is formed to a thickness of 0.5 μm. On the n-type cladding layer 32, an n-type light guide layer 33 made of n-type Al x Ga 1-x N (x = 0.003) is formed to a thickness of 0.1 μm. On the n-type optical guide layer 33, the barrier layer and the thickness of 3nm consisting of thickness 8nm In z Ga 1-z N (z = 0.02) In z Ga 1-z N (z = 0.08 The triple quantum well active layer 34 in which the well layers made of) are stacked is formed.

三重量子井戸活性層34上には、p型GaNからなるp型光ガイド層35が厚さ0.1μmに形成されている。p型光ガイド層35上には、n型AlxGa1-xN(x=0.20)からなる電流ブロック層36が形成されている。電流ブロック層36には、開口部37が形成されている。開口部37により露出されたp型光ガイド層35上および電流ブロック層36上には、p型AlxGa1-xN(x=0.10)からなるp型クラッド層38が厚さ0.5μmに形成されている。p型クラッド層38上には、p型GaNからなるコンタクト層39が厚さ60nmに形成されている。コンタクト層39上には、Pd/Ptからなるp型オーミック電極40が形成されている。p型オーミック電極40上には、Ti/Pt/Auからなるp型パッド電極41が形成されている。 A p-type light guide layer 35 made of p-type GaN is formed on the triple quantum well active layer 34 to a thickness of 0.1 μm. On the p-type light guide layer 35, a current blocking layer 36 made of n-type Al x Ga 1-x N (x = 0.20) is formed. An opening 37 is formed in the current block layer 36. On the p-type light guide layer 35 and the current blocking layer 36 exposed by the opening 37, a p - type cladding layer 38 made of p-type Al x Ga 1-x N (x = 0.10) has a thickness of 0. .5 μm. On the p-type cladding layer 38, a contact layer 39 made of p-type GaN is formed to a thickness of 60 nm. A p-type ohmic electrode 40 made of Pd / Pt is formed on the contact layer 39. A p-type pad electrode 41 made of Ti / Pt / Au is formed on the p-type ohmic electrode 40.

また、基板31には、開口部37と対向する位置に貫通したトレンチ42が形成されている。また、基板31のn型クラッド層32が形成された面の裏面にTi/Pt/Au層からなるn型オーミック電極43が形成されている。n型クラッド層32には、n型オーミック電極43が形成されていない。   Further, a trench 42 penetrating the substrate 31 at a position facing the opening 37 is formed. An n-type ohmic electrode 43 made of a Ti / Pt / Au layer is formed on the back surface of the surface of the substrate 31 on which the n-type cladding layer 32 is formed. The n-type ohmic electrode 43 is not formed on the n-type cladding layer 32.

以上のような構成により、本実施形態に係る半導体レーザ素子は、クラッド層32、38合わせて1μmの厚さに薄膜化される。このため、Alの組成を10%の高い割合にしても、クラッド層32、38にクラックが生じることを低減することができる。また、発振しきい電流、動作電流を低減でき、温度特性も向上する。   With the configuration as described above, the semiconductor laser device according to the present embodiment is thinned to a thickness of 1 μm together with the cladding layers 32 and 38. For this reason, even if the Al composition is set to a high ratio of 10%, the occurrence of cracks in the cladding layers 32 and 38 can be reduced. In addition, the oscillation threshold current and the operating current can be reduced, and the temperature characteristics are improved.

次に、本実施形態に係る半導体レーザ素子の製造方法について説明する。図6A〜図6Eは、本実施形態に係る半導体レーザ素子の製造工程を示す断面図である。まず、図6Aに示すように、ウェハ状の基板31上に有機金属気相成長(MOCVD)を用いて、n型クラッド層32、n型光ガイド層33、三重量子井戸活性層34、p型光ガイド層35、および電流ブロック層36を積層する。次に、電流ブロック層36上にSiO2マスク51を形成し、SiO2マスク51を半導体レーザ素子となる部分の中央部に開口が設けられるようにパターニングする。次に、図6Cに示すように、SiO2マスク51をマスクとして、フォトエレクトロケミカル(PEC)エッチング技術を用いて、電流ブロック層36を除去することにより、開口部37が形成される。 Next, a method for manufacturing the semiconductor laser device according to this embodiment will be described. 6A to 6E are cross-sectional views showing the manufacturing process of the semiconductor laser device according to this embodiment. First, as shown in FIG. 6A, an n-type cladding layer 32, an n-type light guide layer 33, a triple quantum well active layer 34, and a p-type are formed on a wafer-like substrate 31 using metal organic chemical vapor deposition (MOCVD). The light guide layer 35 and the current blocking layer 36 are stacked. Next, the SiO 2 mask 51 is formed on the current blocking layer 36 is patterned so that an opening is provided in the central portion of the portion made of SiO 2 mask 51 and the semiconductor laser element. Next, as shown in FIG. 6C, the opening 37 is formed by removing the current blocking layer 36 using the photoelectrochemical (PEC) etching technique with the SiO 2 mask 51 as a mask.

図7は、PECエッチングの概略を示す側面図である。ウェハ61上に、図6Bに示す状態まで形成された複数の半導体レーザ素子の電流ブロック層36を白金(Pt)等からなるカソード62に接続し、ウェハ61を水酸化カリウム(KOH)等のアルカリ性の溶液63に浸漬する。さらに、溶液63に浸漬されたウェハ61におけるSiO2マスク51から露出された電流ブロック層36に紫外光を照射することによりエッチングを行う。PECエッチングでは、n型の電流ブロック層36が選択的にエッチングされ、p型の窒化物半導体層(p型光ガイド層35)はエッチングされない。電流ブロック層36がエッチングされることにより、開口部37が形成される。 FIG. 7 is a side view schematically showing PEC etching. A current blocking layer 36 of a plurality of semiconductor laser elements formed up to the state shown in FIG. 6B on the wafer 61 is connected to a cathode 62 made of platinum (Pt) or the like, and the wafer 61 is made alkaline with potassium hydroxide (KOH) or the like. Immerse in the solution 63. Further, etching is performed by irradiating the current blocking layer 36 exposed from the SiO 2 mask 51 in the wafer 61 immersed in the solution 63 with ultraviolet light. In the PEC etching, the n-type current blocking layer 36 is selectively etched, and the p-type nitride semiconductor layer (p-type light guide layer 35) is not etched. The opening 37 is formed by etching the current blocking layer 36.

次に、図6Cに示すように、SiO2マスク51を取り除く。次に、図6Dに示すように、開口部37から露出したp型光ガイド層35および電流ブロック層36上に、MOCVDを用いて、p型クラッド層38、コンタクト層39を積層形成する。次に、コンタクト層39上に、Pd/Ptからなるp型オーミック電極40を形成する。次に、p型オーミック電極40上に、Ti/Pt/Auからなるp型パッド電極41を形成する。 Next, as shown in FIG. 6C, the SiO 2 mask 51 is removed. Next, as shown in FIG. 6D, a p-type cladding layer 38 and a contact layer 39 are laminated on the p-type light guide layer 35 and the current blocking layer 36 exposed from the opening 37 by using MOCVD. Next, a p-type ohmic electrode 40 made of Pd / Pt is formed on the contact layer 39. Next, a p-type pad electrode 41 made of Ti / Pt / Au is formed on the p-type ohmic electrode 40.

次に、図6Eに示すように、基板31のトレンチ42およびn型オーミック電極43を形成する。トレンチ42およびn型オーミック電極43の形成は、第1の実施形態に係るトレンチ12およびn型オーミック電極13の形成方法と同様であるので、トレンチ42およびn型オーミック電極43の形成方法の説明を省略する。   Next, as shown in FIG. 6E, the trench 42 and the n-type ohmic electrode 43 of the substrate 31 are formed. The formation of the trench 42 and the n-type ohmic electrode 43 is the same as the formation method of the trench 12 and the n-type ohmic electrode 13 according to the first embodiment. Omitted.

次に、図示しないがウェハ状の基板31を短冊状のレーザバーにへき開する(一次へき開工程)。次に、一次へき開面(共振器端面)に反射率制御と端面保護の目的で端面にコーティングを施す。次に、レーザバーを個々のチップにへき開する(二次へき開工程)。最後に、チップをパッケージングして図5に示す半導体レーザ素子が完成する。   Next, although not shown, the wafer-like substrate 31 is cleaved into strip-like laser bars (primary cleavage step). Next, a coating is applied to the end face for the purpose of reflectance control and end face protection on the primary cleavage plane (resonator end face). Next, the laser bar is cleaved into individual chips (secondary cleaving step). Finally, the chip is packaged to complete the semiconductor laser device shown in FIG.

以上のように、本実施形態に係る半導体レーザ素子は、開口部37に対向する位置の基板31にトレンチ42が形成されている。このため、クラッド層32、38を合わせて1μmの厚さに薄膜化しても、導波光がクラッド層32、38以外に漏れることを抑えられる。クラッド層32、38を薄膜化できることから、クラッド層32、38のAl組成を高めることができる。この結果、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、さらに温度特性も向上する。さらに、トレンチ42内のn型クラッド層32にn型オーミック電極43を形成する必要がないため、半導体レーザ素子の製造を容易にすることができる。   As described above, in the semiconductor laser device according to this embodiment, the trench 42 is formed in the substrate 31 at a position facing the opening 37. For this reason, even if the cladding layers 32 and 38 are combined and thinned to a thickness of 1 μm, the guided light can be prevented from leaking to other than the cladding layers 32 and 38. Since the cladding layers 32 and 38 can be made thin, the Al composition of the cladding layers 32 and 38 can be increased. As a result, the oscillation threshold current and operating current of the semiconductor laser element can be reduced, and the temperature characteristics are also improved. Furthermore, since it is not necessary to form the n-type ohmic electrode 43 in the n-type cladding layer 32 in the trench 42, the semiconductor laser device can be easily manufactured.

なお、基板31がGaNで形成された構成を示したがこの構成に限定されず、AlyGa1-yNで形成されていてもよい。この場合、(x−y)の値が0より大きく、0.15以下であれば、上記半導体素子の発振しきい電流および動作電流を低減することができ、さらに温度特性を向上させることができる。 Incidentally, illustrating the configuration in which the substrate 31 is formed of GaN, but is not limited to this configuration and may be formed by Al y Ga 1-y N. In this case, if the value of (xy) is larger than 0 and 0.15 or less, the oscillation threshold current and the operating current of the semiconductor element can be reduced, and the temperature characteristics can be further improved. .

また、クラックの発生を抑制し、かつ導波光の三重量子井戸活性層34への光閉じ込め係数Γを大きくするために、n型クラッド層32の厚さは、0.3μm以上であることが好ましい。   Further, the thickness of the n-type cladding layer 32 is preferably 0.3 μm or more in order to suppress the generation of cracks and increase the optical confinement coefficient Γ of guided light in the triple quantum well active layer 34. .

本発明に係る半導体レーザ素子は、半導体レーザ素子の発振しきい電流、および動作電流を低減でき、さらに温度特性も向上することができるという効果を有し、光ディスク用の光源として利用可能である。   The semiconductor laser device according to the present invention can reduce the oscillation threshold current and the operating current of the semiconductor laser device and can further improve the temperature characteristics, and can be used as a light source for an optical disk.

本発明の第1の実施形態に係る半導体レーザ素子の構成を示す断面図Sectional drawing which shows the structure of the semiconductor laser element which concerns on the 1st Embodiment of this invention 第1の実施形態に係る半導体レーザ素子の製造工程を示す断面図Sectional drawing which shows the manufacturing process of the semiconductor laser element concerning 1st Embodiment 図2Aの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2A 図2Bの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2B 図2Cの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2C 図2Dの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2D 図2Eの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2E 図2Fの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2F 図2Gの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2G 図2Hの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2H 図2Iの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2I 図2Jの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2J 図2Kの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2K 図2Lの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 2L 本発明の第2の実施形態に係る半導体レーザ素子の構成を示す断面図Sectional drawing which shows the structure of the semiconductor laser element which concerns on the 2nd Embodiment of this invention. 第2の実施形態に係る半導体レーザ素子の製造工程を示す断面図Sectional drawing which shows the manufacturing process of the semiconductor laser element concerning 2nd Embodiment 図4Aの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 4A 本発明の第3の実施形態に係る半導体レーザ素子の構成を示す断面図Sectional drawing which shows the structure of the semiconductor laser element concerning the 3rd Embodiment of this invention. 第1の実施形態に係る半導体レーザ素子の製造工程を示す断面図Sectional drawing which shows the manufacturing process of the semiconductor laser element concerning 1st Embodiment 図6Aの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6A 図6Bの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6B 図6Cの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6C 図6Dの次の工程を示す断面図Sectional drawing which shows the next process of FIG. 6D PECエッチングの概略を示す側面図Side view showing outline of PEC etching

符号の説明Explanation of symbols

1、31 基板
2、32 n型クラッド層
3、33 n型光ガイド層
4、34 三重量子井戸活性層
5、35 p型光ガイド層
6、38 p型クラッド層
7 リッジ部
8、39 コンタクト層
9 誘電体膜
10、40 p型オーミック電極
11、41 p型パッド電極
12、42 トレンチ
13、43 n型オーミック電極
14 BCB樹脂
21 SiO2マスク
22、23 レジスト
36 電流ブロック層
37 開口部
1, 31 Substrate 2, 32 n-type cladding layer 3, 33 n-type light guide layer 4, 34 triple quantum well active layer 5, 35 p-type light guide layer 6, 38 p-type cladding layer 7 ridge portion 8, 39 contact layer 9 Dielectric film 10, 40 p-type ohmic electrode 11, 41 p-type pad electrode 12, 42 trench 13, 43 n-type ohmic electrode 14 BCB resin 21 SiO 2 mask 22, 23 resist 36 current blocking layer 37 opening

Claims (5)

導電性基板と、
前記導電性基板上に形成された窒化物半導体からなる第1導電型の第1クラッド層と、
前記第1クラッド層上に形成された活性層と、
前記活性層上に形成された第2導電型の第2クラッド層とを備え、
前記第2クラッド層に光導波路が形成された半導体発光素子において、
前記光導波路の少なくとも真下における前記導電性基板には、前記導電性基板を貫通する溝が形成されたことを特徴とする半導体発光素子。
A conductive substrate;
A first cladding layer of a first conductivity type made of a nitride semiconductor formed on the conductive substrate;
An active layer formed on the first cladding layer;
A second cladding layer of a second conductivity type formed on the active layer,
In the semiconductor light emitting device in which an optical waveguide is formed in the second cladding layer,
A semiconductor light-emitting element, wherein a groove penetrating the conductive substrate is formed in the conductive substrate at least directly below the optical waveguide.
前記導電性基板は、AlyGa1-yN(y≧0)からなり、
前記第1クラッド層は、AlxGa1-xN(x>0)からなり、
前記第1クラッド層のAl組成比xから前記導電性基板のAl組成比yを引いた値(x−y)が、0.15以下であり、
前記第1クラッド層の厚さが0.3μm以上である請求項1記載の半導体発光素子。
The conductive substrate is made of Al y Ga 1-y N (y ≧ 0),
The first cladding layer is made of Al x Ga 1-x N (x> 0),
A value (xy) obtained by subtracting the Al composition ratio y of the conductive substrate from the Al composition ratio x of the first cladding layer is 0.15 or less,
The semiconductor light emitting element according to claim 1, wherein the first cladding layer has a thickness of 0.3 μm or more.
前記溝の幅は、前記光導波路の幅よりも広い請求項1または2に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein a width of the groove is wider than a width of the optical waveguide. 前記溝に樹脂が埋め込まれた請求項1〜3のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein a resin is embedded in the groove. 前記溝に埋め込まれた樹脂は、素子の発光波長において屈折率が2以下である請求項4記載の半導体発光素子。   The semiconductor light-emitting element according to claim 4, wherein the resin embedded in the groove has a refractive index of 2 or less at an emission wavelength of the element.
JP2008269861A 2008-10-20 2008-10-20 Semiconductor light-emitting element Withdrawn JP2010098238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008269861A JP2010098238A (en) 2008-10-20 2008-10-20 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008269861A JP2010098238A (en) 2008-10-20 2008-10-20 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2010098238A true JP2010098238A (en) 2010-04-30

Family

ID=42259698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008269861A Withdrawn JP2010098238A (en) 2008-10-20 2008-10-20 Semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2010098238A (en)

Similar Documents

Publication Publication Date Title
JP4948307B2 (en) Semiconductor laser device and manufacturing method thereof
JP4614988B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP5368957B2 (en) Manufacturing method of semiconductor laser chip
JP4909533B2 (en) Semiconductor laser device and manufacturing method thereof
US20130215921A1 (en) (Al,Ga,In)N DIODE LASER FABRICATED AT REDUCED TEMPERATURE
JP6152848B2 (en) Semiconductor light emitting device
JP4938267B2 (en) Laser diode manufacturing method
JP2010074131A (en) Semiconductor light emitting device and method for manufacturing same
US7745839B2 (en) Double wavelength semiconductor light emitting device and method of manufacturing the same
JP5742325B2 (en) Semiconductor laser device and manufacturing method thereof
JP2013042107A (en) Semiconductor laser element
JP2007235107A (en) Semiconductor light-emitting device
KR101262226B1 (en) Manufacturing method of semiconductor light emitting element
JP4362125B2 (en) Side light emitting semiconductor device and method for manufacturing side light emitting semiconductor device
JP5307300B2 (en) Optical device, optical device manufacturing method, and laser module
US20200251884A1 (en) Semiconductor laser element and method of manufacturing the same
JP2009212386A (en) Method of manufacturing semiconductor light element
JP4889930B2 (en) Manufacturing method of nitride semiconductor laser device
JP4960777B2 (en) Edge-emitting semiconductor laser chip
JP2006093682A (en) Semiconductor laser and method of manufacturing the same
JP5319623B2 (en) Semiconductor light emitting device
JP2010098238A (en) Semiconductor light-emitting element
JP5150666B2 (en) Semiconductor laser device
KR100446592B1 (en) Semiconductor laser diode and method for manufacturing thereof
JP6371980B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110