JP2010093140A - Method of manufacturing epitaxial silicon wafer - Google Patents

Method of manufacturing epitaxial silicon wafer Download PDF

Info

Publication number
JP2010093140A
JP2010093140A JP2008263268A JP2008263268A JP2010093140A JP 2010093140 A JP2010093140 A JP 2010093140A JP 2008263268 A JP2008263268 A JP 2008263268A JP 2008263268 A JP2008263268 A JP 2008263268A JP 2010093140 A JP2010093140 A JP 2010093140A
Authority
JP
Japan
Prior art keywords
film
epitaxial
silicon
wafer
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008263268A
Other languages
Japanese (ja)
Inventor
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008263268A priority Critical patent/JP2010093140A/en
Publication of JP2010093140A publication Critical patent/JP2010093140A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an epitaxial silicon wafer in which a slip accompanying heating during epitaxial growth is not caused and a decrease in surface roughness of an epitaxial film due to a void defect on a wafer surface is eliminated. <P>SOLUTION: After an amorphous silicon film or polycrystalline silicon film is deposited on the surface of a silicon wafer made of single-crystal silicon, the film is irradiated with high-energy light to be fused, and is solidified to be modified into single crystal silicon. Consequently, liquid layer epitaxial growth of the epitaxial film is performed to eliminate the slip accompanying heating during epitaxial growth. Further, even when there is the void defect on the wafer surface, the epitaxial film having high surface flatness is obtained by fusing. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明はエピタキシャルシリコンウェーハの製造方法、詳しくはシリコンウェーハの表層の高品質化が図れるエピタキシャルシリコンウェーハの製造方法に関する。   The present invention relates to an epitaxial silicon wafer manufacturing method, and more particularly to an epitaxial silicon wafer manufacturing method capable of improving the quality of the surface layer of a silicon wafer.

チョクラルスキー法によるシリコン単結晶のインゴットの引き上げ時に、過剰の空孔がこのインゴットに導入され、ボイド欠陥が生成する。
近年のデバイスの高集積化や微細化に伴い、デバイスが形成されるシリコンウェーハの表層から、ボイド欠陥などを完全に消滅させた結晶欠陥フリーのウェーハの要請がなされている。これは、結晶欠陥がデバイス形成時の歩留低下を招くためである。
When the silicon single crystal ingot is pulled up by the Czochralski method, excessive voids are introduced into the ingot and void defects are generated.
With the recent high integration and miniaturization of devices, there is a demand for a crystal defect-free wafer in which void defects and the like are completely eliminated from the surface layer of the silicon wafer on which the device is formed. This is because crystal defects cause a decrease in yield during device formation.

そこで、結晶引き上げ時の単結晶インゴットの温度勾配や引上げ速度などを制御し、点欠陥の発生を抑えてボイド欠陥や転位クラスタを縮小または消滅させる技術が、ウェーハの量産プロセスで実施されている。しかしながら、現状、結晶引き上げの制御のみでは、インゴットの一部だけしか結晶欠陥フリーのシリコン単結晶は達成されていない。しかも、表面検査装置の高感度化が進めば、今日ではボイドフリーと呼ばれる領域であっても、微小なボイド欠陥が存在する領域と判定される可能性もある。
特に、直径が300mmを超える大口径ウェーハになれば、ボイド欠陥などを含まないインゴットの引き上げがさらに困難になることから、結晶欠陥フリーのシリコンウェーハの作製は、さらに難しくなると予想される。
Therefore, a technique for controlling the temperature gradient and pulling speed of a single crystal ingot at the time of crystal pulling and suppressing the generation of point defects to reduce or eliminate void defects and dislocation clusters has been implemented in the wafer mass production process. However, at present, only a part of the ingot has achieved a crystal defect-free silicon single crystal only by controlling the crystal pulling. In addition, if the sensitivity of the surface inspection apparatus is increased, there is a possibility that even a region called void-free today is determined to be a region where minute void defects exist.
In particular, when a large-diameter wafer having a diameter exceeding 300 mm is used, it becomes more difficult to pull up an ingot that does not contain void defects and the like.

このような課題を解決する従来技術として、シリコンウェーハの表面にエピタキシャル膜を成長させる方法が知られている。
一般に、エピタキシャル成長プロセスでは、その第1ステップとして、シリコンウェーハに対して1100℃以上の高温での水素ベーキングが行われている。これにより、表面酸化膜の除去およびウェーハ表面に存在するボイド欠陥の穴埋めを行う。しかしながら、直径300mmを超える大口径ウェーハの場合では、エピタキシャル成長に伴う高温熱処理時におけるスリップの発生が懸念される。そのため、今後はエピタキシャルプロセスの低温化が必要になると予想される。
As a conventional technique for solving such a problem, a method of growing an epitaxial film on the surface of a silicon wafer is known.
Generally, in an epitaxial growth process, hydrogen baking is performed on a silicon wafer at a high temperature of 1100 ° C. or higher as the first step. This removes the surface oxide film and fills in the void defects existing on the wafer surface. However, in the case of a large-diameter wafer having a diameter exceeding 300 mm, there is a concern about the occurrence of slip during high-temperature heat treatment accompanying epitaxial growth. Therefore, it is expected that the temperature of the epitaxial process will be lowered in the future.

特開平8−181076号公報JP-A-8-181076

しかしながら、低温エピタキシャル成長用のシリコンウェーハとして、表面にボイド欠陥が存在するものを採用した場合には、水素ベーク時の加熱温度が低く、ウェーハ表面のボイド欠陥の穴埋めが不十分となる。その結果、ウェーハ表面の微小な凹凸がエピタキシャル膜の表面に転写され、またはボイド欠陥を起点としてエピタキシャル膜中に欠陥が生じることで、最終的にデバイス特性の劣化を招いてしまう。   However, when a silicon wafer having a void defect on the surface is adopted as a silicon wafer for low temperature epitaxial growth, the heating temperature at the time of hydrogen baking is low, and the filling of the void defect on the wafer surface becomes insufficient. As a result, minute irregularities on the surface of the wafer are transferred to the surface of the epitaxial film, or a defect is generated in the epitaxial film starting from a void defect, which ultimately degrades the device characteristics.

そこで、発明者は鋭意研究の結果、単結晶シリコンに比べて吸光係数が高いアモルファスシリコンおよび多結晶シリコンに着目した。すなわち、単結晶シリコンからなるシリコンウェーハの表層に、アモルファスシリコン膜または多結晶シリコン膜を成膜する。次に、レーザ光などの高エネルギ光を、単結晶シリコンは溶融しないが、シリコン単結晶より吸光係数が高いアモルファスシリコン膜または多結晶シリコンは溶融する条件で照射し、この膜を溶融させ固化させる。こうして、アモルファスシリコン膜または多結晶シリコンを単結晶シリコンに変質(エピタキシー)させてエピタキシャル膜とすれば、上述の問題は解消することを知見し、この発明を完成させた。   Therefore, as a result of intensive studies, the inventor has focused on amorphous silicon and polycrystalline silicon, which have a higher extinction coefficient than single crystal silicon. That is, an amorphous silicon film or a polycrystalline silicon film is formed on the surface layer of a silicon wafer made of single crystal silicon. Next, high-energy light such as laser light is irradiated under conditions that do not melt the single crystal silicon, but melt the amorphous silicon film or polycrystalline silicon having a higher absorption coefficient than the silicon single crystal, and melt and solidify the film. . Thus, the inventors have found that the above problem can be solved if an amorphous silicon film or polycrystalline silicon is transformed (epitaxy) into single crystal silicon to form an epitaxial film, and the present invention has been completed.

この発明は、エピタキシャル成長時の加熱に伴うスリップの発生を無くし、かつウェーハ表面のボイド欠陥に起因したエピタキシャル膜の表面粗さの低下を解消することができるエピタキシャルシリコンウェーハの製造方法を提供することを目的としている。   It is an object of the present invention to provide an epitaxial silicon wafer manufacturing method that eliminates the occurrence of slip caused by heating during epitaxial growth and eliminates the reduction in surface roughness of the epitaxial film due to void defects on the wafer surface. It is aimed.

請求項1に記載の発明は、単結晶シリコンからなるシリコンウェーハの表面に、アモルファスシリコン膜または多結晶シリコン膜を堆積させる堆積工程と、該堆積工程後、少なくとも前記アモルファスシリコン膜または多結晶シリコン膜を、高エネルギ光の照射により溶融させ、かつ冷却することで単結晶シリコンに改質し、該単結晶シリコンのエピタキシャル膜とする溶融工程とを備えたエピタキシャルシリコンウェーハの製造方法である。   The invention according to claim 1 is a deposition step of depositing an amorphous silicon film or a polycrystalline silicon film on the surface of a silicon wafer made of single crystal silicon, and at least the amorphous silicon film or the polycrystalline silicon film after the deposition step. Is melted by irradiation with high energy light, and is cooled to be cooled to a single crystal silicon to be a single crystal silicon, and a method for producing an epitaxial film of the single crystal silicon is provided.

請求項1に記載の発明によれば、単結晶シリコンからなるシリコンウェーハの表面にアモルファスシリコン膜または多結晶シリコン膜を、例えばCVD(化学的気相成長)法などの薄膜成長法により堆積させる。その後、アモルファスシリコン膜または多結晶シリコン膜を高エネルギ光の照射により溶融させて固化し、これを単結晶シリコンに変質(液層エピタキシー;Liquid Phase Epitaxy)させる。液層エピタキシーとは、溶融された固液界面にて固体領域の結晶性を引き継いで単結晶化する現象である。単結晶シリコンに比べてアモルファスシリコンおよび多結晶シリコンは吸光係数が高く、特にアモルファスシリコンは1桁程高いと言われている。そのため、光加熱式のアニール炉を使用すれば、単結晶のシリコンウェーハが融点に達する前にアモルファスシリコン膜または多結晶シリコン膜が溶融し、その後、これを冷却、固化してエピタキシャル膜に改質することができる。   According to the first aspect of the present invention, an amorphous silicon film or a polycrystalline silicon film is deposited on the surface of a silicon wafer made of single crystal silicon by a thin film growth method such as a CVD (chemical vapor deposition) method. Thereafter, the amorphous silicon film or the polycrystalline silicon film is melted and solidified by irradiation with high energy light, and this is transformed into single crystal silicon (liquid phase epitaxy). The liquid layer epitaxy is a phenomenon in which single crystallization takes over the crystallinity of the solid region at the melted solid-liquid interface. It is said that amorphous silicon and polycrystalline silicon have a higher extinction coefficient than single crystal silicon, and in particular, amorphous silicon is about one digit higher. Therefore, if an optical heating type annealing furnace is used, the amorphous silicon film or polycrystalline silicon film is melted before the single crystal silicon wafer reaches the melting point, and then cooled and solidified to be transformed into an epitaxial film. can do.

すなわち、疑似的ながらエピタキシャル成長を可能とし、このときの加熱に伴うシリコンウェーハのスリップの発生を無くすことができる。しかも、仮にシリコンウェーハの表面にボイド欠陥が存在し、堆積工程直後のアモルファスシリコン膜の表面または多結晶シリコン膜の表面に微小凹凸が転写された場合でも、その後、この膜を溶融することで、表面の平坦度が高いエピタキシャル膜を成長させることができる。すなわち、ウェーハ表面のボイド欠陥に起因したエピタキシャル膜の表面粗さの低下を解消することができる。   That is, it is possible to perform epitaxial growth in a pseudo manner, and to eliminate generation of slip of the silicon wafer due to heating at this time. Moreover, even if void defects exist on the surface of the silicon wafer, and even if micro irregularities are transferred to the surface of the amorphous silicon film or the surface of the polycrystalline silicon film immediately after the deposition process, the film is then melted, An epitaxial film having a high surface flatness can be grown. That is, the reduction in the surface roughness of the epitaxial film due to void defects on the wafer surface can be eliminated.

シリコンウェーハとしては、単結晶シリコンウェーハ、あるいはSOIウェーハを採用することができる。
「シリコンウェーハの表面」とは、デバイスが形成される面をいう。
単結晶シリコンに比べてアモルファスシリコンおよび多結晶シリコンは吸光係数が高く、特にアモルファスシリコンは1桁程高いと言われている。
As the silicon wafer, a single crystal silicon wafer or an SOI wafer can be employed.
The “surface of the silicon wafer” refers to a surface on which a device is formed.
It is said that amorphous silicon and polycrystalline silicon have a higher extinction coefficient than single crystal silicon, and in particular, amorphous silicon is about one digit higher.

アモルファスシリコン膜または多結晶シリコン膜は、溶融工程において、単結晶基板上に溶融したアモルファスシリコン膜が単結晶シリコン構造に反映した液層エピタキシャル成長を行い、単結晶シリコンとなる。
アモルファスシリコン膜および多結晶シリコン膜の厚さは、デバイス活性層に応じて設計すればよい。
また、溶融後に液層エピタキシャルされたシリコン膜の比抵抗の調整は、アモルファスシリコン膜または多結晶シリコン膜中に予めドーパントを規定量導入することで対応できる。
ここでいう「堆積」とは、エピタキシャル成長を含まないアモルファスシリコン膜または多結晶シリコンの成長をいう。
In the melting step, the amorphous silicon film or the polycrystalline silicon film undergoes liquid layer epitaxial growth in which the amorphous silicon film melted on the single crystal substrate is reflected in the single crystal silicon structure, and becomes single crystal silicon.
The thickness of the amorphous silicon film and the polycrystalline silicon film may be designed according to the device active layer.
Moreover, the adjustment of the specific resistance of the silicon film which has been liquid-layer-epitaxial after melting can be dealt with by introducing a specified amount of dopant in advance into the amorphous silicon film or the polycrystalline silicon film.
“Deposition” here refers to growth of an amorphous silicon film or polycrystalline silicon that does not include epitaxial growth.

アモルファスシリコン膜または多結晶シリコン膜を堆積させる方法としては、例えば気相成長法を採用すればよい。その他、スパッタ法などでもよい。
気相成長法としては、例えば常圧気相成長法、減圧気相成長法、有機金属気相成長法等を採用することができる。
気相成長装置としては、1枚ずつシリコンウェーハを処理する枚葉型、複数枚のシリコンウェーハを同時に処理可能なパンケーキ型、バレル型、ホットウォール型、クラスタ型でもよい。
気相成長法で使用される反応ガス(ソースガス)の成分としては、例えばSiHを採用することができる。また、キャリアガスの成分としては、水素を採用することができる。
As a method for depositing the amorphous silicon film or the polycrystalline silicon film, for example, a vapor phase growth method may be employed. In addition, sputtering may be used.
As the vapor phase growth method, for example, an atmospheric pressure vapor phase growth method, a reduced pressure vapor phase growth method, a metal organic vapor phase growth method, or the like can be employed.
The vapor phase growth apparatus may be a single wafer type that processes silicon wafers one by one, a pancake type that can process a plurality of silicon wafers simultaneously, a barrel type, a hot wall type, or a cluster type.
For example, SiH 4 can be used as a component of the reaction gas (source gas) used in the vapor phase growth method. Further, hydrogen can be employed as a component of the carrier gas.

光加熱方法としては、例えば各種のランプアニール法(スパイククランプアニール法、フラッシュランプアニール法など)、レーザアニール法(レーザスパイクアニール法など)を採用することができる。
高エネルギ光としては、例えばランプ光、レーザ光などを採用することができる。
高エネルギ光の照射エネルギは装置仕様により大きく変わるものの、可能な限りエネルギの高いものの方が処理時間の短縮が図れて好ましい。例えば、レーザエネルギ密度は0.1〜20J/cmである。0.1J/cm未満では、溶融時間が長くなりすぎて生産性が低下する。また、20J/cmを超えれば、生産性は高まるが装置コストの問題が生じる。高エネルギ光の好ましい照射エネルギは、0.5〜5J/cmである。この範囲であれば、市販のレーザ装置を使用することができる。
また、レーザ種はエキシマレーザ、固体レーザ、半導体レーザなどシリコン内部に侵入できる波長を有するレーザが適用される。また、2種類以上の波長のレーザ光をシリコン表面から照射してもよい。
As the light heating method, for example, various lamp annealing methods (spike clamp annealing method, flash lamp annealing method, etc.) and laser annealing methods (laser spike annealing method, etc.) can be employed.
As the high energy light, for example, lamp light, laser light or the like can be employed.
Although the irradiation energy of high-energy light varies greatly depending on the specifications of the apparatus, it is preferable that the energy is as high as possible because the processing time can be shortened. For example, the laser energy density is 0.1-20 J / cm 2 . If it is less than 0.1 J / cm 2 , the melting time becomes too long and the productivity is lowered. On the other hand, if it exceeds 20 J / cm 2 , productivity is increased, but there is a problem of apparatus cost. A preferable irradiation energy of the high energy light is 0.5 to 5 J / cm 2 . If it is this range, a commercially available laser apparatus can be used.
As the laser type, a laser having a wavelength that can penetrate into silicon, such as an excimer laser, a solid-state laser, or a semiconductor laser, is applied. Further, laser light having two or more types of wavelengths may be irradiated from the silicon surface.

請求項2に記載の発明は、前記高エネルギ光がレーザ光またはランプ光である請求項1に記載のエピタキシャルシリコンウェーハの製造方法である。
特に、レーザ光を採用した場合には、レーザスキャン速度を任意に変更できるので、固化速度などを変更可能で、得られるエピタキシャル成長膜の品質を改善することができる。ランプ加熱の場合には、ウェーハ全面を高温加熱するので、スリップが発生するおそれがある。
The invention according to claim 2 is the method for producing an epitaxial silicon wafer according to claim 1, wherein the high-energy light is laser light or lamp light.
In particular, when laser light is employed, the laser scan speed can be arbitrarily changed, so that the solidification speed can be changed, and the quality of the obtained epitaxial growth film can be improved. In the case of lamp heating, the entire surface of the wafer is heated at a high temperature, which may cause slip.

レーザ光としては、例えば、エキシマレーザやYAGレーザの第3高調波(波長355nm)のパルスレーザ光、Nd:YAGレーザ、Nd:YLFレーザ、Nd:ガラスファイバレーザ、Nd:YV04レーザ、Yb:YAGレーザなどの第2高調波、第3高調波、第4高調波などを採用することができる。また、レーザ光はパルス照射でも連続照射の何れでもよく、またビーム幅はシリコンウェーハの直径以上にした方が均一に溶融できるので好ましい。
レーザ光の照射エネルギ、レーザ光の照射パルス数、レーザ光のパルス幅は、レーザ光の種類に応じてそれぞれ選択される。
As the laser light, for example, a third harmonic (wavelength 355 nm) pulse laser light of an excimer laser or YAG laser, Nd: YAG laser, Nd: YLF laser, Nd: glass fiber laser, Nd: YV04 laser, Yb: YAG A second harmonic, a third harmonic, a fourth harmonic, or the like such as a laser can be used. Further, the laser beam may be either pulsed irradiation or continuous irradiation, and it is preferable that the beam width be equal to or larger than the diameter of the silicon wafer because melting can be performed uniformly.
The irradiation energy of the laser beam, the number of irradiation pulses of the laser beam, and the pulse width of the laser beam are selected according to the type of the laser beam.

請求項3に記載の発明は、前記堆積工程では、ドーパントガスを使用する気相成長法が採用された請求項1または請求項2に記載のエピタキシャルシリコンウェーハの製造方法である。   A third aspect of the present invention is the method for producing an epitaxial silicon wafer according to the first or second aspect, wherein a vapor phase growth method using a dopant gas is employed in the deposition step.

ドーパントガスの成分としては、n形として、例えばPH(フォスフィン),AsH(アルシン)などを採用することができる。また、p形として、例えばホウ素(B)を採用することができる。
ドーパント濃度は、デバイスに応じて仕様が異なるので一概に決められない。一般的には1Ω・cm以上100Ω・cm以下となるように、p型の場合、1.33×1014〜1.46×1016atoms/cmとする。
As a component of the dopant gas, for example, PH 3 (phosphine), AsH 3 (arsine) or the like can be employed as the n-type. Further, for example, boron (B) can be employed as the p-type.
The dopant concentration cannot be determined unconditionally because the specifications differ depending on the device. In general, in the case of the p-type, 1.33 × 10 14 to 1.46 × 10 16 atoms / cm 3 so as to be 1 Ω · cm or more and 100 Ω · cm or less.

請求項4に記載の発明は、前記堆積工程後から前記溶融工程までの間に、前記アモルファスシリコン膜または多結晶シリコン膜にドーパントをイオン注入し、前記溶融工程では、溶融した前記アモルファスシリコン膜または多結晶シリコン膜に、前記ドーパントが拡散される請求項1または請求項2に記載のエピタキシャルシリコンウェーハの製造方法である。   According to a fourth aspect of the present invention, dopant is ion-implanted into the amorphous silicon film or the polycrystalline silicon film between the deposition step and the melting step, and in the melting step, the molten amorphous silicon film or The method for manufacturing an epitaxial silicon wafer according to claim 1, wherein the dopant is diffused into the polycrystalline silicon film.

ドーパントのイオン注入量は、前述したように例えばボロンを1.33×1014〜1.46×1016atoms/cmとなるように設定すればよい。
ドーパントのイオン注入エネルギは、対象となるアモルファス膜の厚さまたは多結晶シリコン膜の厚さより注入深さが浅くなるように設定すればよい。好ましくはアモルファス膜の表層近傍または多結晶シリコン膜の表層近傍にドーパントを注入した方が、イオン注入装置に負荷をかけず、また中電流イオン注入装置などを使用することができ、イオン電流も大きくなって生産性が高まる。
As described above, the dopant ion implantation amount may be set such that, for example, boron is 1.33 × 10 14 to 1.46 × 10 16 atoms / cm 3 .
The ion implantation energy of the dopant may be set so that the implantation depth is smaller than the thickness of the target amorphous film or the polycrystalline silicon film. Preferably, when the dopant is implanted near the surface of the amorphous film or near the surface of the polycrystalline silicon film, a load is not applied to the ion implantation apparatus, and a medium current ion implantation apparatus or the like can be used. Productivity increases.

請求項5に記載の発明は、前記溶融工程後、前記エピタキシャル膜の表面を研磨する請求項1〜請求項4のうち、何れか1項に記載のエピタキシャルシリコンウェーハの製造方法である。   Invention of Claim 5 is a manufacturing method of the epitaxial silicon wafer of any one of Claims 1-4 which grind | polish the surface of the said epitaxial film after the said fusion | melting process.

請求項5に記載の発明によれば、溶融工程後、エピタキシャル膜の表面を研磨するので、仮にエピタキシャル膜の表面に微小な凹凸欠陥が存在しても、市販のエピタキシャルシリコンウェーハと同等の表面平坦度を得ることができる。   According to the invention described in claim 5, since the surface of the epitaxial film is polished after the melting step, even if there are minute irregularities on the surface of the epitaxial film, the surface flatness equivalent to a commercially available epitaxial silicon wafer is obtained. You can get a degree.

エピタキシャル膜の表面の研磨量は、堆積したアモルファス膜の厚さまたは多結晶シリコン膜の厚さより少なくするのは当然であるが、研磨による平坦度劣化を防ぐためにできるだけ少なくする。すなわち、研磨代は凹凸欠陥高さを研磨除去できるだけの大きさである。例えば5〜100nmである。5nm未満では、現状のCMP(Chemical & Mechanical Polishing)装置では表面を均一に研磨するのが困難であり、逆に平坦度を劣化させる可能性がある。   The amount of polishing of the surface of the epitaxial film is naturally made smaller than the thickness of the deposited amorphous film or the thickness of the polycrystalline silicon film, but is made as small as possible to prevent flatness deterioration due to polishing. That is, the polishing allowance is large enough to polish and remove the irregular defect height. For example, it is 5 to 100 nm. If the thickness is less than 5 nm, it is difficult to uniformly polish the surface with the current CMP (Chemical & Mechanical Polishing) apparatus, and the flatness may be deteriorated.

請求項1に記載の発明によれば、単結晶シリコンからなるシリコンウェーハの表面にアモルファス膜または多結晶シリコン膜を堆積後、この膜を高エネルギ光の照射により溶融して冷却することで固化し、単結晶シリコンに変質させる。アモルファスシリコンまたは多結晶シリコンは、単結晶シリコンに比べて吸光係数が高い。そのため、シリコンウェーハの溶融前に、この膜のみを溶かしてエピタキシャル膜に改質することができる。これにより、液層エピタキシャル成長を可能とし、従来のようなエピタキシャル成長時に発生していたスリップを無くすことができる。
しかも、仮にウェーハ表面にボイド欠陥が存在し、堆積直後の膜表面に微小凹凸が転写された場合でも、その後の膜の溶融により、表面の平坦度が高いエピタキシャル膜が得られる。その結果、ウェーハ表面のボイド欠陥に起因したエピタキシャル膜の表面粗さの低下を解消することができる。
According to the first aspect of the present invention, after depositing an amorphous film or a polycrystalline silicon film on the surface of a silicon wafer made of single crystal silicon, the film is solidified by melting and cooling by irradiation with high energy light. , Change to single crystal silicon. Amorphous silicon or polycrystalline silicon has a higher extinction coefficient than single crystal silicon. Therefore, before the silicon wafer is melted, only this film can be melted and reformed to an epitaxial film. As a result, liquid layer epitaxial growth is possible, and slip that has occurred during the conventional epitaxial growth can be eliminated.
In addition, even if void defects exist on the wafer surface and minute irregularities are transferred to the film surface immediately after deposition, an epitaxial film with high surface flatness can be obtained by subsequent melting of the film. As a result, a reduction in the surface roughness of the epitaxial film due to void defects on the wafer surface can be eliminated.

また、請求項5に記載の発明によれば、溶融工程後、エピタキシャル膜の表面を研磨するので、仮にエピタキシャル膜の表面に微小な凹凸欠陥が存在しても、市販のエピタキシャルシリコンウェーハと同等の表面平坦度を得ることができる。   In addition, according to the invention described in claim 5, since the surface of the epitaxial film is polished after the melting step, even if a minute irregularity defect exists on the surface of the epitaxial film, it is equivalent to a commercially available epitaxial silicon wafer. Surface flatness can be obtained.

以下、この発明の実施例を具体的に説明する。   Examples of the present invention will be specifically described below.

この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法を説明する。
チョクラルスキー法により直径200mm、初期酸素濃度1.0×1018atoms/cmの空孔リッチなボイド欠陥が存在するシリコン単結晶インゴットを引き上げる。その際、ドーパントとしてボロンを、シリコン単結晶インゴットの比抵抗が10mΩ・cmとなるまで添加する。得られたシリコン単結晶インゴットには、ブロック切断、外径研削およびスライスの各工程が順次施される。これにより、表面にボイド欠陥が多数存在するシリコンウェーハが作製される。
A method for manufacturing an epitaxial silicon wafer according to Embodiment 1 of the present invention will be described.
A silicon single crystal ingot having a void-rich void defect having a diameter of 200 mm and an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 is pulled up by the Czochralski method. At that time, boron is added as a dopant until the specific resistance of the silicon single crystal ingot becomes 10 mΩ · cm. The resulting silicon single crystal ingot is sequentially subjected to block cutting, outer diameter grinding, and slicing steps. Thereby, a silicon wafer having a large number of void defects on the surface is produced.

次に、図1のフローシートを参照して、このシリコンウェーハを用いたエピタキシャルシリコンウェーハの製造方法を説明する。
図1(a)に示すように、まず上述した製造方法によりシリコンウェーハ10を準備する。
次に、シリコンウェーハ10の表面に、アモルファスシリコン膜11を堆積させる(図1(b)、堆積工程)。具体的には、200〜400℃に設定された炉内にシリコンウェーハを投入し、水素ガスをベースにして、シランガス、必要に応じてジボロランガスを導入し、アモルファス膜を400nm堆積させる。
なお、アモルファスシリコン膜11に代えて多結晶シリコン膜を堆積させてもよい。
多結晶シリコンの堆積方法としては、CVD装置に温度500℃〜750℃程度の温度域で、例えば減圧化によりモノシランガスを導入し、多結晶シリコンを堆積させる方法などを採用することができる。
Next, an epitaxial silicon wafer manufacturing method using this silicon wafer will be described with reference to the flow sheet of FIG.
As shown in FIG. 1A, first, a silicon wafer 10 is prepared by the manufacturing method described above.
Next, an amorphous silicon film 11 is deposited on the surface of the silicon wafer 10 (FIG. 1B, deposition step). Specifically, a silicon wafer is put into a furnace set at 200 to 400 ° C., silane gas and diborolane gas as needed are introduced based on hydrogen gas, and an amorphous film is deposited to 400 nm.
A polycrystalline silicon film may be deposited instead of the amorphous silicon film 11.
As a method for depositing polycrystalline silicon, a method of depositing polycrystalline silicon by introducing a monosilane gas into the CVD apparatus in a temperature range of about 500 ° C. to 750 ° C., for example, by reducing the pressure can be employed.

なお、必要に応じて、この堆積工程において、アモルファスシリコン成膜時にアモルファスシリコン膜11にドーパントを添加してもよく、またはドーパントを添加するのではなく、堆積工程後から溶融工程までの間に、アモルファスシリコン膜11の内部に、その表面からドーパントをイオン注入してもよい。この場合には、以下のイオン注入工程が行われる。
まず、アモルファスシリコン膜11付きのシリコンウェーハ10を中電流イオン注入装置の炉内に挿入し、70keVの加速電圧で所定濃度となるようにドーパントをイオン注入する。これにより、ウェーハ表面から深さ300nm付近の位置に注入ピーク領域を有したイオン注入領域部が形成される。ドーパントのイオン注入を採用した場合、溶融工程において、アモルファスシリコン膜11の全域にドーパントが均一に拡散される。
If necessary, in this deposition step, a dopant may be added to the amorphous silicon film 11 at the time of amorphous silicon film formation, or instead of adding a dopant, between the deposition step and the melting step, A dopant may be ion-implanted into the amorphous silicon film 11 from its surface. In this case, the following ion implantation process is performed.
First, the silicon wafer 10 with the amorphous silicon film 11 is inserted into a furnace of a medium current ion implantation apparatus, and dopant is ion-implanted so as to have a predetermined concentration at an acceleration voltage of 70 keV. Thereby, an ion implantation region having an implantation peak region at a position near a depth of 300 nm from the wafer surface is formed. When dopant ion implantation is employed, the dopant is uniformly diffused throughout the amorphous silicon film 11 in the melting step.

次に、ドーパントが添加されたアモルファスシリコン膜11付きのシリコンウェーハ10を、窒素ガス雰囲気下に保たれたレーザアニール炉に挿入する。ここで、エキシマレーザ光(KrFレーザ、波長248nm)を、ウェーハ表面全域に照射する(図1(c)、溶融工程)。
前述したように、シリコンウェーハ10の表面には、単結晶シリコンに比べて吸光係数が高いアモルファスシリコン膜11が成長されている。そのため、レーザアニール炉を使用し、単結晶シリコンは溶融しないが、アモルファスシリコンは溶融する。これにより、アモルファスシリコン膜11が単結晶シリコンに変質し、これを冷却、固化することで、エピタキシャル膜12が形成される(図1(d))。
その後、エピタキシャル層12を下に向け、キャリアプレートを介して、枚葉式の研磨装置の研磨ヘッドの下面にシリコンウェーハ10を貼着し、エピタキシャル層の表面を50nm程度化学的機械的研磨(CMP)する。これにより、表面が加工研磨されたエピタキシャルシリコンウェーハ20が作製される。
Next, the silicon wafer 10 with the amorphous silicon film 11 to which the dopant is added is inserted into a laser annealing furnace maintained in a nitrogen gas atmosphere. Here, excimer laser light (KrF laser, wavelength 248 nm) is irradiated to the entire wafer surface (FIG. 1C, melting step).
As described above, the amorphous silicon film 11 having a higher extinction coefficient than the single crystal silicon is grown on the surface of the silicon wafer 10. Therefore, using a laser annealing furnace, single crystal silicon does not melt, but amorphous silicon melts. Thereby, the amorphous silicon film 11 is transformed into single crystal silicon, and this is cooled and solidified to form the epitaxial film 12 (FIG. 1D).
Thereafter, the silicon wafer 10 is attached to the lower surface of the polishing head of the single wafer type polishing apparatus through the carrier plate with the epitaxial layer 12 facing down, and the surface of the epitaxial layer is subjected to chemical mechanical polishing (CMP) by about 50 nm. ) Thereby, the epitaxial silicon wafer 20 whose surface is processed and polished is manufactured.

その結果、アモルファスシリコン膜11の溶融による下地単結晶シリコンからの結晶構造を反映したエピタキシャル膜12の液層エピタキシャル成長を可能とし、従来のエピタキシャル成長時の加熱に伴うシリコンウェーハ10のスリップの発生を無くすことができる。さらに、いったんアモルファスシリコン膜11を溶融させるので、ウェーハ表面ひいてはエピタキシャル膜12の表面のボイド欠陥も無くなる。その結果、ウェーハ表面のボイド欠陥に起因したエピタキシャル膜12の表面粗さの低下も解消することができる。
さらに、溶融工程後、エピタキシャル膜12の表面を研磨するようにしたので、仮に溶融後のエピタキシャル膜12の表面に微小な凹凸欠陥が現出しても、市販のエピタキシャルシリコンウェーハと同等の表面平坦度を得ることができる。
As a result, the liquid layer epitaxial growth of the epitaxial film 12 reflecting the crystal structure from the underlying single crystal silicon due to the melting of the amorphous silicon film 11 is possible, and the occurrence of slip of the silicon wafer 10 due to heating during the conventional epitaxial growth is eliminated. Can do. Furthermore, since the amorphous silicon film 11 is once melted, void defects on the wafer surface and thus the surface of the epitaxial film 12 are eliminated. As a result, the reduction in the surface roughness of the epitaxial film 12 caused by void defects on the wafer surface can also be eliminated.
Furthermore, since the surface of the epitaxial film 12 is polished after the melting step, even if minute irregularities appear on the surface of the epitaxial film 12 after melting, the surface flatness equivalent to that of a commercially available epitaxial silicon wafer is obtained. Can be obtained.

以下、この発明のエピタキシャルシリコンウェーハの製造方法を適用し、実際にエピタキシャルウェーハを製造した結果を説明する。
実施例1の成長条件で得られた直径200mm、初期酸素濃度1.0×1018atoms/cm、比抵抗10Ω・cmの空孔リッチなボイド欠陥が存在するシリコンインゴットを、ウェーハ加工した。これにより、表面にボイド欠陥が存在する多数枚のシリコンウェーハが得られた。
このウェーハ表面に対して、ケーエルエーテンコール社製の表面検査装置(SP−1)により0.09μm以上のパーティクルを測定した。その結果、数百個のパーティクルがカウントされた。このパーティクルを原子間力顕微鏡(AFM)により観察したところ、ボイド欠陥であることが判明した。
Hereinafter, a result of actually manufacturing an epitaxial wafer by applying the epitaxial silicon wafer manufacturing method of the present invention will be described.
A silicon ingot having a hole-rich void defect having a diameter of 200 mm, an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 and a specific resistance of 10 Ω · cm obtained under the growth conditions of Example 1 was processed into a wafer. Thereby, a large number of silicon wafers having void defects on the surface were obtained.
With respect to the wafer surface, particles of 0.09 μm or more were measured by a surface inspection apparatus (SP-1) manufactured by KEL Tencor. As a result, hundreds of particles were counted. When this particle was observed with an atomic force microscope (AFM), it was found to be a void defect.

次に、実施例1の堆積条件で、シリコンウェーハの表面にアモルファスシリコン膜を約400nm堆積させた。その後、実施例1の溶融条件で、レーザ光によりアモルファスシリコン膜を溶融して固化させた。これにより、アモルファスシリコン膜が単結晶シリコンからなるエピタキシャル膜に変質した。続いて、実施例1の研磨条件で、エピタキシャル膜の表面を0.05μm狙いで、化学的機械的研磨した。その結果、エピタキシャルシリコンウェーハが得られた。
その後、前記表面検査装置により、エピタキシャルシリコンウェーハのエピタキシャル膜の表面のパーティクルを測定した。その結果、エピタキシャル膜の表面のうち、シリコンウェーハの表面のボイド発生位置と対応する部分には、パーティクルが存在しないことがわかった。
同様に、実施例1の堆積条件で、シリコンウェーハの表面に多結晶シリコン膜を約500nm堆積させた。その後、実施例1の溶融条件で多結晶シリコンを溶融・固化させた。同様に化学的研磨によって、エピタキシャル膜の表面を0.05μm狙いで研磨した後、パーティクル測定を行ったが、表面のボイド発生位置に対応する部分には、パーティクルが存在しないことがわかった。
また、得られたエピタキシャルシリコンウェーハに対して、透過化型電子顕微鏡を使用した電子回析による結晶性評価を行った。その結果、溶融・固化した領域では、シリコンの完全な結晶性を示した。
Next, about 400 nm of an amorphous silicon film was deposited on the surface of the silicon wafer under the deposition conditions of Example 1. Thereafter, the amorphous silicon film was melted and solidified by laser light under the melting conditions of Example 1. As a result, the amorphous silicon film was transformed into an epitaxial film made of single crystal silicon. Subsequently, the surface of the epitaxial film was chemically and mechanically polished with the aim of 0.05 μm under the polishing conditions of Example 1. As a result, an epitaxial silicon wafer was obtained.
Thereafter, particles on the surface of the epitaxial film of the epitaxial silicon wafer were measured by the surface inspection apparatus. As a result, it was found that no particles exist in the portion of the surface of the epitaxial film corresponding to the void generation position on the surface of the silicon wafer.
Similarly, a polycrystalline silicon film was deposited to a thickness of about 500 nm on the surface of the silicon wafer under the deposition conditions of Example 1. Thereafter, polycrystalline silicon was melted and solidified under the melting conditions of Example 1. Similarly, the surface of the epitaxial film was polished with the aim of 0.05 μm by chemical polishing, and then the particles were measured. It was found that no particles exist in the portion corresponding to the void generation position on the surface.
Moreover, crystallinity evaluation by electron diffraction using a transmission electron microscope was performed on the obtained epitaxial silicon wafer. As a result, the silicon was completely crystalline in the melted and solidified region.

この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法のフローシートである。It is a flow sheet of the manufacturing method of the epitaxial silicon wafer concerning Example 1 of this invention.

符号の説明Explanation of symbols

10 シリコンウェーハ、
11 アモルファスシリコン膜、
12 エピタキシャル膜、
20 エピタキシャルシリコンウェーハ。
10 Silicon wafer,
11 Amorphous silicon film,
12 Epitaxial film,
20 Epitaxial silicon wafer.

Claims (5)

単結晶シリコンからなるシリコンウェーハの表面に、アモルファスシリコン膜または多結晶シリコン膜を堆積させる堆積工程と、
該堆積工程後、少なくとも前記アモルファスシリコン膜または多結晶シリコン膜を、高エネルギ光の照射により溶融させ、かつ冷却することで単結晶シリコンに改質し、該単結晶シリコンのエピタキシャル膜とする溶融工程とを備えたエピタキシャルシリコンウェーハの製造方法。
A deposition step of depositing an amorphous silicon film or a polycrystalline silicon film on the surface of a silicon wafer made of single crystal silicon;
After the deposition step, at least the amorphous silicon film or the polycrystalline silicon film is melted by irradiation with high energy light and cooled to be modified to single crystal silicon to form an epitaxial film of the single crystal silicon. An epitaxial silicon wafer manufacturing method comprising:
前記高エネルギ光がレーザ光またはランプ光である請求項1に記載のエピタキシャルシリコンウェーハの製造方法。   The method for producing an epitaxial silicon wafer according to claim 1, wherein the high-energy light is laser light or lamp light. 前記堆積工程では、ドーパントガスを使用する気相成長法が採用された請求項1または請求項2に記載のエピタキシャルシリコンウェーハの製造方法。   The method for producing an epitaxial silicon wafer according to claim 1, wherein a vapor phase growth method using a dopant gas is employed in the deposition step. 前記堆積工程後から前記溶融工程までの間に、前記アモルファスシリコン膜または多結晶シリコン膜にドーパントをイオン注入し、
前記溶融工程では、溶融した前記アモルファスシリコン膜または多結晶シリコン膜に、前記ドーパントが拡散される請求項1または請求項2に記載のエピタキシャルシリコンウェーハの製造方法。
Between the deposition step and the melting step, dopant is ion-implanted into the amorphous silicon film or the polycrystalline silicon film,
3. The method of manufacturing an epitaxial silicon wafer according to claim 1, wherein in the melting step, the dopant is diffused into the melted amorphous silicon film or polycrystalline silicon film.
前記溶融工程後、前記エピタキシャル膜の表面を研磨する請求項1〜請求項4のうち、何れか1項に記載のエピタキシャルシリコンウェーハの製造方法。   The method for producing an epitaxial silicon wafer according to claim 1, wherein the surface of the epitaxial film is polished after the melting step.
JP2008263268A 2008-10-09 2008-10-09 Method of manufacturing epitaxial silicon wafer Pending JP2010093140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008263268A JP2010093140A (en) 2008-10-09 2008-10-09 Method of manufacturing epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008263268A JP2010093140A (en) 2008-10-09 2008-10-09 Method of manufacturing epitaxial silicon wafer

Publications (1)

Publication Number Publication Date
JP2010093140A true JP2010093140A (en) 2010-04-22

Family

ID=42255574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008263268A Pending JP2010093140A (en) 2008-10-09 2008-10-09 Method of manufacturing epitaxial silicon wafer

Country Status (1)

Country Link
JP (1) JP2010093140A (en)

Similar Documents

Publication Publication Date Title
JP5561918B2 (en) Silicon wafer manufacturing method
JP5890587B2 (en) Single crystal manufacturing method and silicon wafer manufacturing method
CN106715765B (en) Method for producing single crystal and method for producing silicon wafer
JP5246163B2 (en) Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT
JPWO2004073057A1 (en) Silicon wafer manufacturing method
KR20120024970A (en) Method for heat treating silicon wafer
JP2016210649A (en) Manufacturing method of silicon epitaxial wafer and silicon epitaxial wafer
JP6597493B2 (en) Manufacturing method of pn junction silicon wafer
JP5533869B2 (en) Epitaxial silicon wafer and manufacturing method thereof
US20200135460A1 (en) Single crystal silicon production method, epitaxial silicon wafer production method, single crystal silicon, and epitaxial silicon wafer
CN100452408C (en) SOI wafer and method for manufacturing same
JP6614066B2 (en) Manufacturing method of silicon bonded wafer
JP2010251523A (en) Method of manufacturing partial soi wafer
JP5590644B2 (en) Heat treatment method for silicon wafer
JP2018064057A (en) Silicon bonded wafer production method and silicon bonded wafer
JP2010199338A (en) Method of manufacturing laminated wafer
TWI643250B (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6913729B2 (en) pn junction silicon wafer
JP6791321B2 (en) Silicon bonded wafer
JP2012049397A (en) Method of manufacturing silicon wafer
JP2010093140A (en) Method of manufacturing epitaxial silicon wafer
JP2010192544A (en) Method of manufacturing epitaxial silicon wafer
JP6673183B2 (en) Method for manufacturing pn junction silicon wafer
JP2010109190A (en) Method of manufacturing silicon wafer
JP2010192712A (en) Method of manufacturing simox wafer