JP2010087692A - Btl amplifier protection circuit - Google Patents

Btl amplifier protection circuit Download PDF

Info

Publication number
JP2010087692A
JP2010087692A JP2008252614A JP2008252614A JP2010087692A JP 2010087692 A JP2010087692 A JP 2010087692A JP 2008252614 A JP2008252614 A JP 2008252614A JP 2008252614 A JP2008252614 A JP 2008252614A JP 2010087692 A JP2010087692 A JP 2010087692A
Authority
JP
Japan
Prior art keywords
current
transistor
monitor
circuit
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008252614A
Other languages
Japanese (ja)
Other versions
JP5028375B2 (en
Inventor
Hajime Takahashi
高橋  元
Hiroshi Ikeda
宏史 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008252614A priority Critical patent/JP5028375B2/en
Publication of JP2010087692A publication Critical patent/JP2010087692A/en
Application granted granted Critical
Publication of JP5028375B2 publication Critical patent/JP5028375B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the following problem: when a power voltage used by a BTL (Bridged Tied Load) amplifier is low, the current of an output transistor becomes small in case of grounding or power supplying, and a protecting circuit is hardly actuated to easily cause an ASO (Area of Safety Operation) breakage. <P>SOLUTION: In the BTL amplifier protection circuit, a monitor current generating circuit 32-1 generates a monitor current I<SB>MO1</SB>corresponding to a turn-on current of an output transistor Q1. A protecting operation unit 28 compares the monitor current with a threshold to determine grounding. A bias current generating circuit 34-1 supplies no bias current I<SB>MB1</SB>when the power voltage V<SB>CC</SB>is not lower than the threshold, and a non-zero current when lower than the threshold. A correction monitor current I<SB>M1</SB>generated by adding I<SB>MB1</SB>to the I<SB>MO1</SB>is to be compared with the threshold. In a state where V<SB>CC</SB>is less than the threshold, the I<SB>M1</SB>is biased upward and then a substantial criterion value in an abnormal state decreases. Consequently, a current increase of the Q1 in an abnormal state is detected irrespective of whether the V<SB>CC</SB>is high or lower to perform the protecting operation. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、それぞれ2つの基準電源間に直列接続された一対のトランジスタで構成された2つのプッシュプル回路を互いにBTL(Bridged Tied Load、又はBalanced Transformerless)接続したBTL増幅器に設けられる保護回路に関する。   The present invention relates to a protection circuit provided in a BTL amplifier in which two push-pull circuits each composed of a pair of transistors connected in series between two reference power sources are connected to each other by BTL (Bridged Tied Load or Balanced Transformerless).

従来より、オーディオ等の負荷(スピーカ)駆動用の電力増幅器としてBTL増幅器が利用されている。図3は、従来のBTL増幅器2の構成を示す回路図である。BTL増幅器2は2つのプッシュプル回路を有する。各プッシュプル回路4,6は、正電圧源VCCと接地電位GNDといった2つの電源間に直列接続された一対のトランジスタを有する。プッシュプル回路4を構成する一対のトランジスタQ1,Q2は互いに逆相で駆動され、それらの接続点が出力端子(+OUT)となる。同様に、プッシュプル回路6を構成する一対のトランジスタQ3,Q4も互いに逆相で駆動され、それらの接続点が出力端子(−OUT)となる。さらに2つのプッシュプル回路4,6は互いに逆相で駆動される。例えば、入力信号の正極性の期間ではトランジスタQ1及びQ4がオンして、負荷であるスピーカRLに端子(+OUT)から端子(−OUT)へ電流が流れ、一方、入力信号の負極性の期間ではトランジスタQ3及びQ2がオンして、スピーカRLに端子(−OUT)から端子(+OUT)へ電流が流れる。 Conventionally, BTL amplifiers are used as power amplifiers for driving loads (speakers) such as audio. FIG. 3 is a circuit diagram showing a configuration of a conventional BTL amplifier 2. The BTL amplifier 2 has two push-pull circuits. Each push-pull circuit 4, 6 has a pair of transistors connected in series between two power sources such as a positive voltage source VCC and a ground potential GND. The pair of transistors Q1 and Q2 constituting the push-pull circuit 4 are driven in opposite phases, and their connection point becomes an output terminal (+ OUT). Similarly, the pair of transistors Q3 and Q4 constituting the push-pull circuit 6 are also driven in opposite phases, and their connection point becomes the output terminal (-OUT). Further, the two push-pull circuits 4 and 6 are driven in opposite phases. For example, during the positive period of the input signal, the transistors Q1 and Q4 are turned on, and current flows from the terminal (+ OUT) to the terminal (−OUT) through the speaker RL, which is the load. The transistors Q3 and Q2 are turned on, and a current flows through the speaker RL from the terminal (−OUT) to the terminal (+ OUT).

ここで、BTL増幅器2は集積回路として半導体基板上に固定され得るが、通常は、BTL増幅器2とスピーカRLとは別体に構成され、それらは別途、信号線で接続される。それ故、増幅器の出力端子に誤った接続がなされたり、使用中に信号線が短絡することが起こり得る。このため、従来のBTL増幅器2においてもこのような異常結線等に対する対策が講じられている。異常結線等の典型的な場合として、出力端子がGNDに短絡する地絡、及びVCCに短絡する天絡が考えられる。地絡・天絡した異常状態では出力トランジスタQ1〜Q4のうちに両端子間の電圧(コレクタ−エミッタ間電圧又はドレイン−ソース間電圧)が通常動作時よりも増加したものが生じ、当該出力トランジスタは、制御端子(ベース又はゲート)にオン電圧を印加されると過大な導通電流を生じる。具体的には、出力端子を地絡した場合、当該出力端子とVCCとの間に接続される上側トランジスタQ1又はQ3に過大な電流が流れ、また、天絡した場合には、当該出力端子とGNDとの間に接続される下側トランジスタQ2又はQ4に過大な電流が流れ、ASO(Area of Safety Operation:安全動作領域)破壊が発生するおそれがある。 Here, the BTL amplifier 2 can be fixed on the semiconductor substrate as an integrated circuit, but normally, the BTL amplifier 2 and the speaker RL are configured separately, and they are separately connected by a signal line. Therefore, erroneous connection to the output terminal of the amplifier or a short circuit of the signal line during use can occur. For this reason, the conventional BTL amplifier 2 also takes measures against such abnormal connection. Typical cases of abnormal connection or the like, a ground fault which the output terminal is short-circuited to GND, the and battery short conceivable shorted to V CC. In an abnormal state where a ground fault or a power fault has occurred, the output transistor Q1 to Q4 has a voltage between the two terminals (collector-emitter voltage or drain-source voltage) increased from that during normal operation. Causes an excessive conduction current when an ON voltage is applied to the control terminal (base or gate). Specifically, when the ground fault output terminal, an excessive current to the upper transistors Q1 or Q3 is connected between the output terminal and V CC flows, also when power supply fault is the output terminal An excessive current flows through the lower transistor Q2 or Q4 connected between the transistor and GND, and there is a risk of ASO (Area of Safety Operation) destruction.

この対策として、各出力トランジスタQ1〜Q4の導通電流に連動して変化する電流(モニタ電流IM1〜IM4)を生成し、当該モニタ電流が一定の基準値ITHを超えた場合に地絡や天絡が発生したと判定して出力トランジスタQ1〜Q4をオフする保護動作を行う。モニタ電流と基準値ITHとの比較、及び保護動作は保護動作部8によって行われる。基準値ITHは、保護動作部8に設けられる定電流回路等を用いて、基本的に電源VCCに応じて変動しない一定値に設定される。 As a countermeasure, a current (monitor currents I M1 to I M4 ) that changes in conjunction with the conduction currents of the output transistors Q1 to Q4 is generated, and a ground fault occurs when the monitor current exceeds a certain reference value I TH. And a protection operation for turning off the output transistors Q1 to Q4 is performed by determining that a power fault has occurred. The comparison between the monitor current and the reference value I TH and the protection operation are performed by the protection operation unit 8. The reference value I TH is set to a constant value that basically does not vary with the power supply VCC using a constant current circuit or the like provided in the protection operation unit 8.

基準値ITHは、トランジスタの破壊を防止するという観点からは低い方が安全であるが、誤動作を避けるという観点からは出力トランジスタの通常使用時における最大導通電流より高く設定することが求められる。ITHはこれら両方の観点を考慮して定められる。
特開平8−21855号公報
The lower reference value I TH is safer from the viewpoint of preventing the transistor from being destroyed, but it is required to set it higher than the maximum conduction current during normal use of the output transistor from the viewpoint of avoiding malfunction. I TH is determined in consideration of both of these viewpoints.
JP-A-8-21855

BTL増幅器2に供給される電源電圧は、例えば、BTL増幅器2が使用されるシステム等に応じて変わり得る。プッシュプル回路4,6が接続される2つの基準電源の電圧差が変わると、出力トランジスタQ1〜Q4それぞれの両端子間の電圧も変化し、両端子間の導通電流も変化する。例えば、バイポーラトランジスタでは、飽和領域においてコレクタ−エミッタ間電圧VCEと共にコレクタ電流ICEが増加し、これはアーリー効果と呼ばれている。また、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)においても、飽和領域にてドレイン−ソース間電圧VDSと共にドレイン電流Iが緩やかに増加することが知られている。 The power supply voltage supplied to the BTL amplifier 2 can vary depending on, for example, the system in which the BTL amplifier 2 is used. When the voltage difference between the two reference power supplies to which the push-pull circuits 4 and 6 are connected changes, the voltage between both terminals of the output transistors Q1 to Q4 also changes, and the conduction current between both terminals also changes. For example, in a bipolar transistor, the collector current I CE increases with the collector-emitter voltage V CE in the saturation region, which is called the Early effect. Also in MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), a drain and a saturated region - the drain current I D is known to increase gradually along with the source voltage V DS.

図4は、電源電圧の変化に対する出力トランジスタの最大負荷電流ILMAX及び最大コレクタ電流ICMAXそれぞれの変化と、保護回路が動作するコレクタ電流閾値ICTHとの関係を示すグラフである。ここで、最大負荷電流ILMAXは、スピーカRL等の負荷に供給されるドライブ電流の最大値であり、BTL増幅器2のプッシュプル回路4,6にてプッシュプル動作が正常に行われる状態、すなわち出力端子(+OUT),(−OUT)が地絡・天絡していない状態での出力トランジスタQ1〜Q4のコレクタ電流ICE(ICE1〜ICE4)の最大値に相当する。負荷RLに流れる電流は、出力端子間の電圧をVOUTで表すと、VOUT/RLで与えられる。VOUTは入力信号の振幅に応じて増加し、その最大値はほぼVCCとなり得るので、最大負荷電流ILMAXはVCC/RL程度である。一方、最大コレクタ電流ICMAXは、地絡・天絡により出力トランジスタQ1〜Q4にコレクタ−エミッタ間電圧VCEとしてVCCが印加された状態でのコレクタ電流ICEの最大値である。保護回路が動作するコレクタ電流閾値ICTHは、上述のモニタ電流IM1等と比較される基準値ITHと対応関係を有し、モニタ電流生成回路での出力トランジスタのコレクタ電流ICEからモニタ電流Iへの変換比I/ICEをαで表すと、ICTH=ITH/αなる関係式が成り立つ。 Figure 4 is a graph showing respective and change the maximum load current I LMAX and the maximum collector current I CMAX of the output transistor to a change in power supply voltage, the relationship between the collector current threshold I CTH protection circuit operates. Here, the maximum load current I LMAX is the maximum value of the drive current supplied to the load such as the speaker RL, and is a state where the push-pull operation is normally performed in the push-pull circuits 4 and 6 of the BTL amplifier 2, that is, This corresponds to the maximum value of the collector currents I CE (I CE1 to I CE4 ) of the output transistors Q1 to Q4 in a state where the output terminals (+ OUT) and (−OUT) are not grounded / powered . Current flowing through the load RL, expressed the voltage between the output terminals V OUT, is given by V OUT / RL. Since V OUT increases according to the amplitude of the input signal and its maximum value can be approximately V CC , the maximum load current I LMAX is about V CC / RL. On the other hand, the maximum collector current I CMAX is the output transistor Q1~Q4 by ground-power supply fault collectors - which is the maximum value of the collector current I CE in a state where V CC as emitter voltage V CE is applied. The collector current threshold I CTH at which the protection circuit operates has a corresponding relationship with the reference value I TH compared with the above-described monitor current I M1 and the like, and the monitor current from the collector current I CE of the output transistor in the monitor current generation circuit Expressing conversion ratio I M / I CE to I M in α, I CTH = I TH / α relational expression holds.

図4において、横軸が電源電圧VCC、縦軸が電流である。図4には、BTL増幅器2の電源VCCの使用電圧範囲[VMIN,VMAX]における最大負荷電流ILMAXの特性10、最大コレクタ電流ICMAXの特性12及び、保護回路の動作する電流閾値ICTHの特性14が示されている。特性10,12は共に電源電圧VCCの増加と共に基本的に直線的に上昇する。電源電圧VCCに対する最大負荷電流ILMAXの変化の傾きは上述のように負荷抵抗RLが大きいほど小さく、基本的に最大負荷電流ILMAXは任意のVCCにて最大コレクタ電流ICMAXよりも低くなる。電流閾値ICTHの特性14は、使用電圧範囲[VMIN,VMAX]での保護回路の誤動作を避けるために、最大負荷電流ILMAXの使用電圧範囲[VMIN,VMAX]における最大値以上、すなわち、VCC=VMAXにおけるILMAX以上に設定される。 In FIG. 4, the horizontal axis is the power supply voltage V CC and the vertical axis is the current. Figure 4, voltage range [V MIN, V MAX] Power V CC of BTL amplifiers 2 maximum load current I characteristics of LMAX 10, the maximum collector current I CMAX characteristic 12 and the current threshold for operation of the protection circuit The characteristic 14 of ICTH is shown. Both the characteristics 10 and 12 basically increase linearly as the power supply voltage VCC increases. The slope of the change of the maximum load current I LMAX for the power supply voltage V CC smaller the larger the load resistance RL, as described above, basically the maximum load current I LMAX is less than the maximum collector current I CMAX at any V CC Become. Characteristics 14 of the current thresholds I CTH is voltage range [V MIN, V MAX] To avoid malfunction of the protection circuit, the maximum load current I LMAX voltage range [V MIN, V MAX] greater than or equal to the maximum value in That is, it is set to be equal to or greater than I LMAX in V CC = V MAX .

従来は、電流閾値ICTHは電源VCCに依らない一定値に設定される。そのため、使用電圧範囲が広い場合などにおいて、電源VCCが低い領域(図4において電圧範囲[VMIN,V])で電流閾値ICTHが最大コレクタ電流ICMAXを上回る反転状態が生じることがあった。例えば、VCC=VMINにおける最大コレクタ電流ICMAXが、VCC=VMAXにおける最大負荷電流ILMAXを下回る場合には、従来は上記反転状態が必然的に生じる。 Conventionally, the current threshold I CTH is set to a fixed value which does not depend upon the power V CC. Therefore, in a case using the voltage range is wide (voltage range in Fig. 4 [V MIN, V X] ) power V CC is lower region current threshold I CTH in that that the inverted state of exceeding the maximum collector current I CMAX occurs there were. For example, when the maximum collector current I CMAX at V CC = V MIN is lower than the maximum load current I LMAX at V CC = V MAX , the above inversion state is inevitably caused in the prior art.

当該反転状態では、地絡・天絡が生じても、モニタ電流Iは基準値ITHに達せず保護動作が起動されない。そのため、電流閾値ICTH未満ではあるが比較的大きいコレクタ電流が出力トランジスタに長時間流れることとなり、出力トランジスタの温度を上昇させASO破壊が生じ得るという問題があった。ここでは、図4を用いて、出力トランジスタがバイポーラトランジスタである場合を例に説明したが、出力トランジスタがMOEFETである場合にも全く同じ問題が生じる。 In the inversion state, even if a ground fault or a power fault occurs, the monitor current I M does not reach the reference value I TH and the protection operation is not activated. For this reason, a relatively large collector current that is less than the current threshold ICTH flows through the output transistor for a long time, raising the temperature of the output transistor and causing ASO breakdown. Here, the case where the output transistor is a bipolar transistor has been described as an example with reference to FIG. 4, but the same problem occurs when the output transistor is a MOEFET.

本発明は上記問題点を解決するためになされたものであり、BTL増幅器を構成する出力トランジスタを、基準電源の電圧に依存せずに異常電流によるASO破壊から好適に保護可能な保護回路を提供することを目的とする。   The present invention has been made to solve the above problems, and provides a protection circuit capable of suitably protecting an output transistor constituting a BTL amplifier from an ASO breakdown due to an abnormal current without depending on the voltage of a reference power supply. The purpose is to do.

本発明に係るBTL増幅器保護回路は、それぞれ第1基準電源と第2基準電源との間に直列接続された一対のトランジスタで構成された2つのプッシュプル回路を互いにBTL接続したBTL増幅器に設けられる保護回路であって、前記プッシュプル回路の前記トランジスタの導通電流に応じたモニタ電流を生成するモニタ電流生成手段と、前記モニタ電流の大きさが所定の上限レベルを超えたことにより異常状態の発生を判定し、前記異常状態では少なくとも前記導通電流を遮断又は低下させる保護動作を行う制御手段と、を有し、前記制御手段は、前記第1基準電源と前記第2基準電源との電圧差の減少に伴って前記異常状態での前記導通電流が減少することに対応して、前記電圧差に応じて前記上限レベルを変更する。   The BTL amplifier protection circuit according to the present invention is provided in a BTL amplifier in which two push-pull circuits each composed of a pair of transistors connected in series between a first reference power source and a second reference power source are connected to each other by BTL. A protection circuit for generating a monitor current corresponding to a conduction current of the transistor of the push-pull circuit; and an abnormal state caused by a magnitude of the monitor current exceeding a predetermined upper limit level. And a control unit that performs a protection operation that cuts or reduces at least the conduction current in the abnormal state, and the control unit determines a voltage difference between the first reference power source and the second reference power source. The upper limit level is changed according to the voltage difference in response to a decrease in the conduction current in the abnormal state with a decrease.

本発明によれば、プッシュプル回路の両端に印加される第1基準電源と第2基準電源との電圧差に応じてトランジスタの異常状態の判定閾値となるモニタ電流の上限レベルが変更され、当該電圧差の高低にかかわらず、当該上限レベルが異常状態でのモニタ電流より低くなるように設定される。これにより、基準電源の電圧に依存せずに、出力トランジスタをASO破壊から好適に保護することが可能となる。   According to the present invention, the upper limit level of the monitor current that becomes the determination threshold value of the abnormal state of the transistor is changed according to the voltage difference between the first reference power supply and the second reference power supply applied to both ends of the push-pull circuit, The upper limit level is set to be lower than the monitor current in the abnormal state regardless of the voltage difference. As a result, the output transistor can be suitably protected from ASO breakdown without depending on the voltage of the reference power supply.

以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。図1は、実施形態であるBTL増幅器20の概略の構成を示す回路図である。BTL増幅器20は、入力端子(+IN),(−IN)に互いに逆相の入力信号を入力され、出力端子(+OUT),(−OUT)間に負荷として接続されるスピーカRLを駆動する。スピーカRLに対する駆動電流は、スピーカRLを挟んでBTL接続される2つのプッシュプル回路22,24により生成される。プッシュプル回路22は、プッシュプル接続された出力トランジスタQ1,Q2からなり、プッシュプル回路24は、プッシュプル接続された出力トランジスタQ3,Q4からなる。   Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a schematic configuration of a BTL amplifier 20 according to the embodiment. The BTL amplifier 20 receives input signals having opposite phases to the input terminals (+ IN) and (−IN), and drives the speaker RL connected as a load between the output terminals (+ OUT) and (−OUT). The drive current for the speaker RL is generated by two push-pull circuits 22 and 24 that are BTL-connected across the speaker RL. The push-pull circuit 22 includes push-pull connected output transistors Q1 and Q2, and the push-pull circuit 24 includes push-pull connected output transistors Q3 and Q4.

トランジスタQ1〜Q4はパワートランジスタであり、本実施形態ではトランジスタQ1,Q3はPNP型のバイポーラトランジスタ、トランジスタQ2,Q4はNPN型のバイポーラトランジスタである。トランジスタQ1は、エミッタ,コレクタを正電圧源VCC,出力端子(+OUT)に接続される。トランジスタQ2は、エミッタ,コレクタを接地電位GND,出力端子(+OUT)に接続される。トランジスタQ1,Q2のベースには入力信号VIN−に基づいて生成される信号VB1,VB2が印加される。また、トランジスタQ3は、エミッタ,コレクタを正電圧源VCC,出力端子(−OUT)に接続される。トランジスタQ4は、エミッタ,コレクタを接地電位GND,出力端子(−OUT)に接続される。トランジスタQ3,Q4のベースには入力信号VIN+に基づいて生成される信号VB3,VB4が印加される。 The transistors Q1 to Q4 are power transistors. In this embodiment, the transistors Q1 and Q3 are PNP type bipolar transistors, and the transistors Q2 and Q4 are NPN type bipolar transistors. The transistor Q1 has an emitter and a collector connected to a positive voltage source V CC and an output terminal (+ OUT). The transistor Q2 has an emitter and a collector connected to the ground potential GND and the output terminal (+ OUT). Signals V B1 and V B2 generated based on the input signal V IN− are applied to the bases of the transistors Q1 and Q2. The transistor Q3 has an emitter and a collector connected to the positive voltage source V CC and the output terminal (−OUT). The transistor Q4 has an emitter and a collector connected to the ground potential GND and the output terminal (-OUT). Signals V B3 and V B4 generated based on the input signal V IN + are applied to the bases of the transistors Q3 and Q4.

ドライバ回路26は、入力端子(−IN)に入力される入力信号VIN−に基づいて、プッシュプル回路22への入力信号となるVB1,VB2を生成する。入力信号VIN−は、NPN型のトランジスタQ5のベースに入力される。トランジスタQ5のエミッタはGNDに接続され、コレクタは、順バイアス方向に接続されたダイオードD1,D2の直列接続を介し、PNP型のトランジスタQ6に接続されている。このトランジスタQ6は、エミッタが電源VCCに接続されている。トランジスタQ6とトランジスタQ7とはカレントミラーを構成しており、トランジスタQ6には、トランジスタQ7と同一の電流が流れる。また、トランジスタQ7は、保護動作部28に接続されており、トランジスタQ7には保護動作部28によって決定された定電流が流れる。 The driver circuit 26 generates V B1 and V B2 that are input signals to the push-pull circuit 22 based on the input signal V IN− input to the input terminal (−IN). The input signal V IN− is input to the base of an NPN transistor Q5. The emitter of the transistor Q5 is connected to GND, and the collector is connected to the PNP transistor Q6 via a series connection of diodes D1 and D2 connected in the forward bias direction. The transistor Q6 has its emitter connected to the power source V CC. Transistor Q6 and transistor Q7 constitute a current mirror, and the same current as transistor Q7 flows through transistor Q6. The transistor Q7 is connected to the protection operation unit 28, and a constant current determined by the protection operation unit 28 flows through the transistor Q7.

ダイオードD1とトランジスタQ6の中間点には、NPN型のトランジスタQ8のベースが接続され、このトランジスタQ8のコレクタは抵抗R1を介して電源VCCに接続され、エミッタは出力端子(+OUT)に接続される。また、ダイオードD2とトランジスタQ5の中間点には、PNP型のトランジスタQ9のベースが接続され、このトランジスタQ9のエミッタは出力端子(+OUT)に接続され、コレクタは抵抗R2を介してGNDに接続される。ドライバ回路26は、これらトランジスタQ8,Q9のコレクタの電位をそれぞれ電圧信号VB1,VB2として出力する。 The base of an NPN transistor Q8 is connected to an intermediate point between the diode D1 and the transistor Q6, the collector of the transistor Q8 is connected to the power supply VCC via the resistor R1, and the emitter is connected to the output terminal (+ OUT). The The base of a PNP transistor Q9 is connected to the intermediate point between the diode D2 and the transistor Q5, the emitter of the transistor Q9 is connected to the output terminal (+ OUT), and the collector is connected to GND via the resistor R2. The The driver circuit 26 outputs the potentials of the collectors of these transistors Q8 and Q9 as voltage signals V B1 and V B2 , respectively.

ドライバ回路30は、入力端子(+IN)に入力される入力信号VIN+に基づいて、プッシュプル回路24への入力信号となるVB3,VB4を生成する。ドライバ回路30はドライバ回路26と全く同様の構成を有しており、そのトランジスタQ10〜Q13、ダイオードD3,D4、抵抗R3,R4が上述のドライバ回路26のトランジスタQ5,Q6,Q8,Q9、ダイオードD1,D2、抵抗R1,R2に対応する。 The driver circuit 30 generates V B3 and V B4 that are input signals to the push-pull circuit 24 based on the input signal V IN + input to the input terminal (+ IN). The driver circuit 30 has exactly the same configuration as the driver circuit 26, and its transistors Q10 to Q13, diodes D3 and D4, and resistors R3 and R4 are transistors Q5, Q6, Q8, and Q9 of the driver circuit 26 described above, and diodes. This corresponds to D1, D2 and resistors R1, R2.

ドライバ回路26,30は、入力信号VIN−として負、VIN+として正の信号を印加される期間にて、トランジスタQ5,Q9がオフしトランジスタQ8がオンして、VB1として出力トランジスタQ1をオンする電圧を出力し、VB2として出力トランジスタQ2をオフする電圧を出力するする一方、トランジスタQ10,Q13がオンしトランジスタQ12がオフして、VB4として出力トランジスタQ4をオンする電圧を出力し、VB3として出力トランジスタQ3をオフする電圧を出力する。従って、入力信号に応じた電流が、出力トランジスタQ1、出力端(+OUT)、スピーカRL、出力端(−OUT)、出力トランジスタQ4を介してGNDに流れる。 The driver circuits 26 and 30 turn off the transistors Q5 and Q9, turn on the transistor Q8, and turn on the output transistor Q1 as V B1 during a period in which a negative signal is applied as the input signal V IN− and a positive signal is applied as the V IN +. A voltage that turns on and outputs a voltage that turns off the output transistor Q2 as V B2 , while a transistor Q10 and Q13 turn on and a transistor Q12 turns off, and a voltage that turns on the output transistor Q4 as V B4 is outputted. , V B3 is used to output a voltage for turning off the output transistor Q3. Therefore, a current corresponding to the input signal flows to the GND through the output transistor Q1, the output terminal (+ OUT), the speaker RL, the output terminal (−OUT), and the output transistor Q4.

また、ドライバ回路26,30は、入力信号VIN−として正、VIN+として負の信号を印加される期間にて、トランジスタQ5,Q9がオンしトランジスタQ8がオフして、VB2として出力トランジスタQ2をオンする電圧を出力し、VB1として出力トランジスタQ1をオフする電圧を出力する一方、トランジスタQ10,Q13がオフしトランジスタQ12がオンして、VB3として出力トランジスタQ3をオンする電圧を出力し、VB4として出力トランジスタQ4をオフする電圧を出力する。従って、入力信号に応じた電流が、出力トランジスタQ3、出力端(−OUT)、スピーカRL、出力端(+OUT)、出力トランジスタQ2を介してGNDに流れる。 Further, the driver circuits 26 and 30 turn on the transistors Q5 and Q9, turn off the transistor Q8, and turn off the output transistor as V B2 in a period in which a positive signal is applied as the input signal V IN− and a negative signal is applied as the V IN +. outputs a voltage for turning on the Q2, while outputting a voltage for turning off the output transistor Q1 as V B1, the transistor Q10, Q13 is turned off the transistor Q12 is turned on, outputs a voltage for turning on the output transistor Q3 as V B3 , and it outputs a voltage for turning off the output transistor Q4 as V B4. Therefore, a current corresponding to the input signal flows to GND via the output transistor Q3, the output terminal (−OUT), the speaker RL, the output terminal (+ OUT), and the output transistor Q2.

以上、BTL増幅器20のプッシュプル回路22,24とそれらのドライバ回路26,30とを説明した。BTL増幅器20はさらに、プッシュプル回路22,24を構成する各出力トランジスタQ1〜Q4のエミッタ−コレクタ間の導通電流ICE1〜ICE4をモニタし、その導通電流が過大である場合に出力トランジスタQ1〜Q4をオフして保護する構成を有している。具体的には、電流ICE1〜ICE4の大きさをモニタするために、BTL増幅器20は、各電流ICE1〜ICE4に応じたモニタ電流IMO1〜IMO4を生成するモニタ電流生成回路32を備える。また、BTL増幅器20は、2つの基準電源VCCとGNDとの電位差に応じて大きさが異なるバイアス電流IMB1〜IMB4を生成するバイアス電流生成回路34を備える。バイアス電流は後述するように、モニタ電流IMO1〜IMO4をバイアスして修正モニタ電流IM1〜IM4を生成するために用いられる。保護動作部28は、修正モニタ電流IM1〜IM4のいずれかの大きさが一定の基準値ITHを超えたことにより、出力トランジスタQ1〜Q4の電流ICE1〜ICE4を過大とする地絡・天絡といった異常状態の発生を判定し、保護動作を実行する。 The push-pull circuits 22 and 24 of the BTL amplifier 20 and the driver circuits 26 and 30 have been described above. The BTL amplifier 20 further monitors the conduction currents I CE1 to I CE4 between the emitters and the collectors of the output transistors Q1 to Q4 constituting the push-pull circuits 22 and 24, and the output transistor Q1 when the conduction current is excessive. -Q4 is turned off for protection. Specifically, in order to monitor the magnitudes of the currents I CE1 to I CE4 , the BTL amplifier 20 generates the monitor currents I MO1 to I MO4 corresponding to the currents I CE1 to I CE4. Is provided. Further, the BTL amplifier 20 includes a bias current generation circuit 34 that generates bias currents I MB1 to I MB4 having different magnitudes according to the potential difference between the two reference power supplies VCC and GND. As will be described later, the bias current is used to bias the monitor currents I MO1 to I MO4 to generate the corrected monitor currents I M1 to I M4 . Protection operation unit 28, by one of the magnitude of the modification monitor current I M1 ~I M4 exceeds a predetermined reference value I TH, the land for the current I CE1 ~I CE4 output transistor Q1~Q4 excessive Determine the occurrence of an abnormal condition such as a fault or a power fault, and execute a protective action.

例えば、出力トランジスタQ1の導通電流ICE1についてのモニタ電流IM1を生成するモニタ電流生成回路32−1は、出力トランジスタQ1と同様にドライバ回路26が出力する信号VB1をベースに印加され、出力トランジスタQ1と同様に動作するトランジスタQ14を有する。具体的には、トランジスタQ14は出力トランジスタQ1と同じPNP型であり、ベースは抵抗R5を介して信号VB1を印加され、エミッタは電源VCCに接続され、コレクタは一対のトランジスタQ15,Q16からなるカレントミラー回路を介して出力端子(+OUT)に接続される。トランジスタQ14のエミッタ−コレクタ間の電流IMO1は、信号VB1に対して電流ICE1と同様に増減するので、当該電流IMO1に基づいて、出力トランジスタの電流ICE1が過大か否かの判定が可能である。なお、この判定は基準値にとの大小比較により行われるものであり、電流IMO1は電流値までもが電流ICE1と同じである必要はなく、トランジスタQ14は出力トランジスタQ1に比べて電流容量が小さなものでよい。 For example, the monitor current generation circuit 32-1 that generates the monitor current I M1 for the conduction current I CE1 of the output transistor Q1 is applied based on the signal V B1 output from the driver circuit 26 in the same manner as the output transistor Q1. The transistor Q14 operates in the same manner as the transistor Q1. Specifically, the transistor Q14 is the same PNP type and the output transistor Q1, the base is applied a signal V B1 through the resistor R5, the emitter is connected to the power source V CC, a collector of a pair of transistors Q15, Q16 Is connected to the output terminal (+ OUT) through a current mirror circuit. The emitter of the transistor Q14 - current I MO1 between the collector Since the increase or decrease in the same manner as current I CE1 with respect to the signal V B1, based on the current I MO1, determination current I CE1 is either excessive or not the output transistor Is possible. Note that this determination is made by comparing the size with a reference value. The current IMO1 does not have to be the same as the current ICE1 even in the current value, and the transistor Q14 has a current capacity compared to the output transistor Q1. Can be small.

電流IMO1はトランジスタ対Q15,Q16からなるカレントミラー回路でトランジスタQ16側の電流路に折り返される。トランジスタQ16と電源VCCとの間には、トランジスタ対Q17,Q18からなるカレントミラー回路が設けられ、トランジスタQ16に接続されるトランジスタQ17のコレクタ電流がトランジスタQ18側に折り返される。トランジスタQ17のコレクタには、トランジスタQ16と共に、バイアス電流生成回路34−1の出力端が接続される。当該接続部分にて、モニタ電流IMO1にバイアス電流IMB1が加算されるように合成され、修正モニタ電流IM1が生成される。修正モニタ電流IM1は、トランジスタQ18側の電流路に折り返され、保護動作部28に入力される。 The current IMO1 is folded back to the current path on the transistor Q16 side by a current mirror circuit composed of the transistor pair Q15 and Q16. Between the transistor Q16 and the power source V CC is the current mirror circuit is provided comprising a pair of transistors Q17, Q18, the collector current of the transistor Q17 connected to the transistor Q16 is turned on transistor Q18 side. The output terminal of the bias current generating circuit 34-1 is connected to the collector of the transistor Q17 together with the transistor Q16. In the connection portion, the monitor current IMO1 is combined so that the bias current IMB1 is added, and the corrected monitor current IM1 is generated. The corrected monitor current I M1 is folded back into the current path on the transistor Q18 side and input to the protection operation unit 28.

バイアス電流生成回路34−1は、トランジスタQ19〜Q21、定電流源J1及び上述の電源電圧判定回路36−1を含んで構成され、2つの基準電源VCCとGNDとの電位差に相当する電源電圧VCCが所定の閾値以上である場合と当該閾値未満である場合とで大きさが異なるバイアス電流を生成する。 Bias current generating circuit 34-1 includes transistors Q19~Q21, is configured to include a constant current source J1 and the above-described power supply voltage determining circuit 36-1, a power supply voltage corresponding to a potential difference between two reference power V CC and GND V CC is the size and the case is less than if the the threshold value is above a predetermined threshold to generate a different bias current.

電源電圧判定回路36−1は、所定の閾値に対する電源電圧VCCの大小に応じたバイアス電流生成回路34−1の動作の切り替えを制御する。電源電圧判定回路36−1は、電源VCCとGNDとの間に逆バイアス方向に接続されたツェナーダイオードZ1を含み、ツェナーダイオードZ1のアノードは抵抗R8を介してGNDに接続され、カソードは抵抗R6を介して電源VCCに接続される。電圧VCCがツェナーダイオードZ1のツェナー降伏電圧VZD未満である場合には電源電圧判定回路36−1には電流は流れず、ツェナーダイオードZ1と抵抗R7との接続点の電位はGNDとなるが、電圧VCCがVZD以上となると電源電圧判定回路36−1に電流が流れ、ツェナーダイオードZ1と抵抗R7との接続点の電位は、電源電圧判定回路36−1に流れる電流及び抵抗値R7の積に応じた正電圧となる。 Source voltage monitor circuit 36-1 controls the switching of the operation of the bias current generating circuit 34-1 in response to the magnitude of the supply voltage V CC for a given threshold. The power supply voltage determination circuit 36-1 includes a Zener diode Z1 connected in a reverse bias direction between the power supply VCC and GND, the anode of the Zener diode Z1 is connected to GND via a resistor R8, and the cathode is a resistor. It is connected to the power supply V CC via R6. No current flows to the power supply voltage determining circuit 36-1 if the voltage V CC is less than the Zener breakdown voltage V ZD of the Zener diode Z1, the potential at the connection point between the Zener diode Z1 and resistor R7 is a GND When the voltage VCC is equal to or higher than V ZD , a current flows through the power supply voltage determination circuit 36-1, and the potential at the connection point between the Zener diode Z1 and the resistor R7 is the current flowing through the power supply voltage determination circuit 36-1 and the resistance value R7. A positive voltage corresponding to the product of

ツェナーダイオードZ1のアノードの電位は、トランジスタQ19のベースに印加され、トランジスタQ19のオン/オフを制御する。トランジスタQ19はトランジスタQ20と並列に定電流源J1とGNDとの間に接続される。一方、トランジスタQ20及びトランジスタQ21はカレントミラー回路を構成し、トランジスタQ20に流れる電流がトランジスタQ21側に折り返され、トランジスタQ21に流れる電流がバイアス電流IMB1として取り出される。 The anode potential of the Zener diode Z1 is applied to the base of the transistor Q19 to control the on / off of the transistor Q19. Transistor Q19 is connected between constant current source J1 and GND in parallel with transistor Q20. On the other hand, the transistor Q20 and the transistor Q21 constitute a current mirror circuit, the current flowing through the transistor Q20 is folded back to the transistor Q21 side, and the current flowing through the transistor Q21 is taken out as a bias current IMB1 .

電源電圧VCCがツェナーダイオードZ1の降伏電圧VZD以上である場合には、NPN型のトランジスタQ19はベースに正電圧を印加されてオン状態となり、一方、電源電圧VCCが降伏電圧VZD未満である場合には、トランジスタQ19はベースに接地電位を印加されてオフ状態となる。トランジスタQ19のオン状態では、定電流源J1の出力電流はトランジスタQ19に流れ、トランジスタQ20には基本的に流れず、その結果、バイアス電流IMB1は0となる。一方、トランジスタQ19のオフ状態では、定電流源J1の出力電流はトランジスタQ20に流れ、その結果、定電流源J1に応じた非零のバイアス電流IMB1が発生する。ちなみに、バイアス電流IMB1は、トランジスタQ21のコレクタへ引き込まれる方向に流れる。これにより、バイアス電流IMB1及びモニタ電流IMO1の向きは共にトランジスタQ17のコレクタから電流を引き込む方向に設定され、修正モニタ電流IM1の大きさは、バイアス電流IMB1及びモニタ電流IMO1それぞれの大きさの合計となる。 When the power supply voltage V CC is the breakdown voltage V ZD more zener diode Z1, the transistor Q19 of NPN type is applied a positive voltage to the base turned on, whereas, the power supply voltage V CC is less than the breakdown voltage V ZD In this case, the transistor Q19 is turned off by applying a ground potential to the base. When the transistor Q19 is on, the output current of the constant current source J1 flows to the transistor Q19 and basically does not flow to the transistor Q20. As a result, the bias current IMB1 becomes zero. On the other hand, in the off state of the transistor Q19, the output current of the constant current source J1 flows to the transistor Q20, and as a result, a non-zero bias current I MB1 corresponding to the constant current source J1 is generated. Incidentally, the bias current I MB1 flows in the direction drawn to the collector of the transistor Q21. As a result, the directions of the bias current I MB1 and the monitor current I MO1 are both set in the direction of drawing the current from the collector of the transistor Q17, and the magnitude of the corrected monitor current I M1 is that of each of the bias current I MB1 and the monitor current I MO1 . Total size.

保護動作部28は、バイアス電流IMB1の大きさの変化、すなわち電源電圧VCCに依存しない一定の基準値ITHを用い、修正モニタ電流IM1と当該基準値ITHとを比較する。そして、修正モニタ電流IM1が基準値ITHを超えた場合には、異常状態と判断し、保護動作を実行する。例えば、保護動作として、保護動作部28はトランジスタQ7への電流供給を停止する。これによりトランジスタQ7とカレントミラー回路を構成するトランジスタQ6,Q11がオフし、ドライバ回路26,30が停止するので、各出力トランジスタQ1〜Q4はオフされ、これらが地絡・天絡によるASO破壊から保護される。 Protection operation unit 28, the change in magnitude of the bias current I MB1, i.e. using a constant reference value I TH which is independent to the power source voltage V CC, and compares the corrected monitoring current I M1 and the reference value I TH. Then, when the corrected monitor current I M1 exceeds the reference value I TH , it is determined as an abnormal state and a protection operation is executed. For example, as a protection operation, the protection operation unit 28 stops supplying current to the transistor Q7. As a result, the transistors Q6 and Q11 constituting the current mirror circuit with the transistor Q7 are turned off, and the driver circuits 26 and 30 are stopped. Therefore, the output transistors Q1 to Q4 are turned off, and these are prevented from the ASO destruction due to the ground fault and the power fault. Protected.

ツェナー降伏電圧VZDで与えられる電源電圧判定回路36−1の判定閾値電圧VTHよりも電源電圧VCCが低い状態では、修正モニタ電流IM1は非零のバイアス電流IMB1を加算された大きさを有する。当該加算された修正モニタ電流IM1を一定の基準値ITHと比較することは、相対的には、バイアス電流IMB1が加算されていないモニタ電流IMO1に対する判定閾値を引き下げることに相当する。すなわち、BTL増幅器20は、電源電圧VCCが閾値VTH未満の状態では、VCCがVTH以上である状態より少ない電流ICE1で保護動作を起動させる。 The power supply voltage V CC is lower than the judgment threshold voltage V TH of the power supply voltage determining circuit 36-1 provided in the Zener breakdown voltage V ZD, modified monitoring current I M1 size obtained by adding a bias current I MB1 nonzero Have Comparing the added corrected monitor current I M1 with a constant reference value I TH is relatively equivalent to lowering the determination threshold for the monitor current I MO1 to which the bias current I MB1 is not added. That, BTL amplifier 20, power supply voltage V CC is less than the threshold V TH state, V CC activates the protection operation V TH greater than or equal is state less than current I CE1.

図2は、電源電圧VCCの変化に対する出力トランジスタQ1の最大負荷電流ILMAX及び最大コレクタ電流ICMAXそれぞれの変化と、保護動作部28が保護動作を起動するコレクタ電流閾値ICTHとの関係を示すグラフである。図2は、上述の従来技術に関する図4と対比されるものであり、最大負荷電流ILMAX、最大コレクタ電流ICMAX、及びコレクタ電流閾値ICTHの意味は図4での説明で既に述べた。また、BTL増幅器2の電源VCCの使用電圧範囲[VMIN,VMAX]、最大負荷電流ILMAXの特性10、及び最大コレクタ電流ICMAXの特性12は、図4と同じに設定している。一方、図2に示す、保護動作部28の起動される電流閾値ICTHの特性40は、図4に示す電流閾値ICTHの特性14と相違し、VCCがVTHより低い範囲では、VTH以上の範囲より低い電流レベルに設定される。すなわち、上述のバイアス電流生成回路34−1の動作により、VCC≧VTHではICTHは一定のレベルICTH1に設定され、VCC<VTHではICTHは一定のレベルICTH2(<ICTH1)に設定される。ここで、ICTH1、ICTH2及びVTHは、使用電圧範囲[VMIN,VMAX]の任意のVCCにて電流閾値ICTHが、最大負荷電流ILMAX未満、かつ最大コレクタ電流ICMAXを超える値となるように設定される。上述の電源電圧判定回路36−1では、ツェナー降伏電圧VZDがVTHに相当する。また、モニタ電流生成回路32−1での出力トランジスタQ1のコレクタ電流ICE1からモニタ電流IMO1への変換比IMO1/ICE1をαで表すと、IMB1はICTH1−ICTH2=IMB1/αなる関係式を満たすように設定される。 2, the maximum load current I LMAX and the maximum collector current I CMAX of each change in the output transistor Q1 with respect to a change in power supply voltage V CC, the relationship between the collector current threshold I CTH protection operation unit 28 activates the protection operation It is a graph to show. FIG. 2 is contrasted with FIG. 4 relating to the above-described prior art, and the meanings of the maximum load current I LMAX , the maximum collector current I CMAX , and the collector current threshold I CTH have already been described in the description of FIG. Moreover, the working voltage range of the power supply V CC of BTL amplifiers 2 [V MIN, V MAX] , the maximum load current I LMAX characteristics 10 and maximum collector current I CMAX characteristics 12, are set to the same as FIG. 4 . On the other hand, the characteristic 40 of the current threshold value ICTH that is activated by the protection operation unit 28 shown in FIG. 2 is different from the characteristic 14 of the current threshold value ICTH shown in FIG. 4, and in the range where V CC is lower than V TH , V The current level is set to be lower than the range of TH or higher. That is, by the operation of the bias current generation circuit 34-1 described above, when C CC ≧ V TH , I CTH is set to a certain level I CTH1 , and when V CC <V TH , I CTH is set to a certain level I CTH2 (<I CTH1 ). Here, I CTH1, I CTH2 and V TH is voltage range [V MIN, V MAX] current threshold I CTH at any V CC of the maximum load current I less than LMAX, and a maximum collector current I CMAX It is set so as to exceed the value. In the power supply voltage determination circuit 36-1, the Zener breakdown voltage V ZD corresponds to V TH . Also, to represent the conversion ratio I MO1 / I CE1 from the collector current I CE1 of the output transistor Q1 of the monitor current generating circuit 32-1 to the monitor current I MO1 with alpha, I MB1 is I CTH1 -I CTH2 = I MB1 It is set to satisfy the relational expression / α.

本発明によれば、プッシュプル回路が接続される2つの基準電源の電圧差である電圧VCCの低下に伴って異常状態での出力トランジスタの導通電流が減少することに対応して、電流閾値ICTHも変更される。例えば、本実施形態では、上述のように、電圧VCCに応じて大きさが異なるバイアス電流IMB1を生成し、電圧VCCが低くなるとバイアス電流IMB1分、モニタ電流IMO1をバイアスさせて電圧VCCの減少に対して広義単調増加する修正モニタ電流IM1を生成する。VCCが低い場合に非零のバイアス電流IMB4を加算された修正モニタ電流IM1を一定の基準値ITHと比較することは、相対的には、バイアス電流IMB1が加算されていないモニタ電流IMO1に対する判定閾値をVCCが低い場合に引き下げることに相当する。すなわち、BTL増幅器20では、VCCが低い状態での閾値電流ICTHをVCCが高い状態より低下させるので、出力端子(+OUT)の地絡時の出力トランジスタQ1のコレクタ電流ICE1がICTHを超えて保護動作が起動することが可能となり、ASO破壊を好適に防止できる。一方、VCCが高い状態での閾値電流ICTHはVCCが低い状態より高く設定され、最大負荷電流ILMAXより大きく設定することができるので、地絡等が生じていない正常動作時にて保護動作部28が誤動作してBTL増幅器20の動作が停止されることが防止される。 According to the present invention, in response to the conduction current of the output transistor in the abnormal state is reduced with a decrease in the voltage V CC is the voltage difference between the two reference power push-pull circuit is connected, the current threshold I CTH is also changed. For example, in this embodiment, as described above, magnitude generate different bias currents I MB1 according to the voltage V CC, when the voltage V CC becomes lower bias current I MB1 minutes, by biasing the monitor current I MO1 to generate a modified monitoring current I M1 that increases weakly monotonically with respect to a decrease in voltage V CC. Comparing the corrected monitor current I M1 added with the non-zero bias current I MB4 to the constant reference value I TH when VCC is low is relatively the monitor without the bias current I MB1 added. the determination threshold for the current I MO1 equivalent to be pulled when V CC is low. That is, in the BTL amplifier 20, since the threshold current I CTH of V CC is low state V CC is lower than the high state, the collector current I CE1 of the output transistor Q1 of the ground fault of the output terminal (+ OUT) is I CTH Thus, the protection operation can be started beyond the above, and ASO destruction can be suitably prevented. On the other hand, the threshold current I CTH at V CC is high state V CC is set higher than the low state, it is possible to set larger than the maximum load current I LMAX, protected by the normal operation of the earth絡等has not occurred It is prevented that the operation unit 28 malfunctions and the operation of the BTL amplifier 20 is stopped.

以上、電圧VCCの違いに対応したBTL増幅器20の保護回路の構成を、出力トランジスタQ1に関する部分に注目して説明したが、出力トランジスタQ1と同じプッシュプル回路の上側トランジスタである出力トランジスタQ3についても同様に構成される。 Above, the configuration of the protection circuit of the BTL amplifier 20 corresponding to the difference of the voltage V CC, has been described with attention to the part concerning the output transistor Q1, the output transistor Q3 is upper transistors of the same push-pull circuit and the output transistor Q1 Is similarly configured.

また、プッシュプル回路の下側の出力トランジスタQ2,Q4についても基本的に同様である。例えば、出力トランジスタQ2を、出力端子(+OUT)の天絡時にてASO破壊から保護するために、モニタ電流生成回路32−2及びバイアス電流生成回路34−2を用いて修正モニタ電流IM2が生成され、保護動作部28が当該修正モニタ電流IM2を基準値ITHと比較して異常状態の検出及び保護動作の起動を制御する。モニタ電流生成回路32−2及びバイアス電流生成回路34−2の構成は、モニタ電流生成回路32−1及びバイアス電流生成回路34−1と類似であり、基本的にそれらと同じ動作をする。 The same applies to the output transistors Q2 and Q4 on the lower side of the push-pull circuit. For example, in order to protect the output transistor Q2 from ASO breakdown in the event of a power failure at the output terminal (+ OUT), a corrected monitor current I M2 is generated using the monitor current generation circuit 32-2 and the bias current generation circuit 34-2. Then, the protection operation unit 28 compares the corrected monitor current I M2 with the reference value I TH and controls detection of an abnormal state and activation of the protection operation. The configurations of the monitor current generation circuit 32-2 and the bias current generation circuit 34-2 are similar to those of the monitor current generation circuit 32-1 and the bias current generation circuit 34-1, and basically perform the same operations as those.

ちなみに、バイアス電流生成回路34−2はバイアス電流生成回路34−1と電源電圧判定回路36−1を共用する。ここで、バイアス電流生成回路34−2が電源VCC,GNDとの関係においてバイアス電流生成回路34−1とは上下を反転させた構成を有することに対応して、ツェナーダイオードZ1のカソードの電位がバイアス電流生成回路34−2のPNP型のトランジスタQ22のベースに印加される。 Incidentally, the bias current generation circuit 34-2 shares the bias current generation circuit 34-1 and the power supply voltage determination circuit 36-1. Here, the potential of the cathode of the Zener diode Z1 corresponds to the fact that the bias current generation circuit 34-2 has a configuration in which the bias current generation circuit 34-1 is inverted up and down in relation to the power sources V CC and GND. Is applied to the base of the PNP transistor Q22 of the bias current generating circuit 34-2.

電圧VCCがツェナー降伏電圧VZD未満である場合にはトランジスタQ22のベース電位はそのエミッタ電位と共通となり、トランジスタQ22はオフし、代わりにトランジスタQ22に並列に設けられたトランジスタQ23がオンして、トランジスタQ24,Q25からなるカレントミラー回路を介して、定電流源J2の電流がバイアス電流IMB2としてバイアス電流生成回路34−2から出力される。このバイアス電流IMB2は、モニタ電流生成回路32−2のトランジスタQ26のコレクタへ向けて流れる。これにより、バイアス電流IMB2及びモニタ電流IMO2の向きは共にトランジスタQ26のコレクタから保護動作部28へ向かう方向に設定され、修正モニタ電流IM2の大きさは、バイアス電流IMB2及びモニタ電流IMO2それぞれの大きさの合計となる。 The base potential of the transistor Q22 when the voltage V CC is less than the Zener breakdown voltage V ZD becomes common to the emitter potential, the transistor Q22 is turned off and the transistor Q23 provided in parallel to the transistor Q22 in place is turned on The current of the constant current source J2 is output from the bias current generation circuit 34-2 as the bias current IMB2 through the current mirror circuit including the transistors Q24 and Q25. The bias current I MB2 flows toward the collector of the transistor Q26 of the monitor current generating circuit 32-2. Thus, the directions of the bias current I MB2 and the monitor current I MO2 are both set in the direction from the collector of the transistor Q26 toward the protection operation unit 28, and the magnitude of the corrected monitor current I M2 is set to the bias current I MB2 and the monitor current I. This is the total size of each MO2 .

一方、電圧VCCがツェナー降伏電圧VZD以上である場合にはトランジスタQ22のベース電位はVCCより低くなり、トランジスタQ22がオンし、バイアス電流生成回路34−2が出力するバイアス電流IMB2は基本的に0となる。 On the other hand, the base potential of the transistor Q22 becomes lower than V CC when the voltage V CC is Zener breakdown voltage V ZD above, the transistor Q22 is turned on, the bias current I MB2 of the bias current generating circuit 34-2 is outputted Basically 0.

出力トランジスタQ4に対応して設けられるモニタ電流生成回路32−4及びバイアス電流生成回路34−4は、上述のモニタ電流生成回路32−2及びバイアス電流生成回路34−2と同様に構成される。   The monitor current generation circuit 32-4 and the bias current generation circuit 34-4 provided corresponding to the output transistor Q4 are configured similarly to the monitor current generation circuit 32-2 and the bias current generation circuit 34-2 described above.

なお、図1では、抵抗R8,R9及びツェナーダイオードZ2からなる電源電圧判定回路36−2をバイアス電流生成回路34−1,34−2で共用される電源電圧判定回路36−1とは別個に設け、電源電圧判定回路36−2をバイアス電流生成回路34−3,34−4で共用する回路構成を示しているが、これら電源電圧判定回路36−1,36−2は一つに統合することができる。例えば、電源電圧判定回路36−1を出力トランジスタQ1〜Q4に対応するバイアス電流生成回路34−1〜34−4で共用し、電源電圧判定回路36−2を省略することができる。   In FIG. 1, a power supply voltage determination circuit 36-2 including resistors R8 and R9 and a Zener diode Z2 is separated from the power supply voltage determination circuit 36-1 shared by the bias current generation circuits 34-1 and 34-2. The power supply voltage determination circuit 36-2 is shared by the bias current generation circuits 34-3 and 34-4, and the power supply voltage determination circuits 36-1 and 36-2 are integrated into one. be able to. For example, the power supply voltage determination circuit 36-1 can be shared by the bias current generation circuits 34-1 to 34-4 corresponding to the output transistors Q1 to Q4, and the power supply voltage determination circuit 36-2 can be omitted.

以上説明したように、出力端子(+OUT),(−OUT)の天絡・地絡時にて出力トランジスタQ1と同様、トランジスタQ2〜Q4をASO破壊から保護するために、モニタ電流生成回路32−2〜32−4及びバイアス電流生成回路34−2〜34−4が設けられる。そして、それらを用いて修正モニタ電流IM2〜IM4が生成され、保護動作部28が当該修正モニタ電流IM2〜IM4を基準値ITHと比較して異常状態の検出及び保護動作の起動を制御する。 As described above, the monitor current generation circuit 32-2 protects the transistors Q2 to Q4 from the ASO breakdown in the same manner as the output transistor Q1 when the output terminals (+ OUT) and (−OUT) have a power fault or a ground fault. To 32-4 and bias current generating circuits 34-2 to 34-4 are provided. Then, the corrected monitor currents I M2 to I M4 are generated using them, and the protection operation unit 28 compares the corrected monitor currents I M2 to I M4 with the reference value I TH to detect an abnormal state and start the protection operation. To control.

なお、上述したモニタ電流生成回路32、バイアス電流生成回路34及び電源電圧判定回路36の具体的な回路構成は一例であり、同様の機能を有する他の回路構成を採用することもできる。   Note that the specific circuit configurations of the monitor current generation circuit 32, the bias current generation circuit 34, and the power supply voltage determination circuit 36 described above are merely examples, and other circuit configurations having the same function may be employed.

また、上述の構成では、モニタ電流生成回路32で生成したモニタ電流IMO1〜IMO4にバイアス電流生成回路34で生成したバイアス電流IMB1〜IMB4を加算して、VCCが低い範囲でのモニタ電流が増加する方向に修正した。これに対し、VCCが低い範囲にて基準値ITHの方を引き下げても、使用電圧範囲[VMIN,VMAX]内の任意の電源VCCでの異常状態での好適なASO破壊の防止及び正常動作時の誤動作の防止を実現できる。その構成の例を、出力トランジスタQ1に注目して説明する。例えば、保護動作部28にて、モニタ電流IMO1と基準電流ITHとの大小を比較する回路構成では、バイアス電流生成回路34−1にて生成されたバイアス電流IMB1を用いて基準電流ITHを減じる修正を行う。 Further, in the above-described configuration, the bias currents I MB1 to I MB4 generated by the bias current generation circuit 34 are added to the monitor currents I MO1 to I MO4 generated by the monitor current generation circuit 32 so that V CC is in a low range. The monitor current has been corrected to increase. In contrast, even when pulled towards the reference value I TH at V CC is lower range, voltage range [V MIN, V MAX] preferred ASO destruction in the abnormal state at any supply V CC in Prevention and prevention of malfunction during normal operation can be realized. An example of the configuration will be described by paying attention to the output transistor Q1. For example, in the protection operation unit 28, the monitor current in the circuit configuration for comparing the magnitude of I MO1 and the reference current I TH, the reference current I using a bias current I MB1 generated by the bias current generating circuit 34-1 Make corrections to reduce TH .

また、VCCの低下に対して広義単調減少する閾値電圧ICTHの特性は、使用電圧範囲[VMIN,VMAX]にて2つ以上の閾値電圧VTHを有するものであってもよい。また、VCCの低下に対する閾値電圧ICTHの減少の仕方は狭義単調減少であってもよい。この狭義単調減少の一例として、VCCの低下に応じて閾値電圧ICTHが直線的に減少する特性を採用することができる。 Further, the characteristics of the threshold voltage I CTH to weakly monotonically decreases relative decrease in V CC is voltage range [V MIN, V MAX] may have two or more threshold voltage V TH at. Further, the way of reduction of the threshold voltage I CTH for reduction of V CC may be a narrow sense monotonically decreasing. An example of this narrow sense monotonically decreasing, the threshold voltage I CTH can be employed linearly decreasing characteristic with a decrease on V CC.

また、上述の実施形態では、バイアス電流生成回路34を設け、VCCに応じて変化するバイアス電流IMB1〜IMB4を生成し、VCCに応じた閾値電流ICTHの変化を当該バイアス電流を用いて実現する。しかし、閾値電流ICTHの変化を、バイアス電流IMB1〜IMB4を用いない他の形態で実現することもできる。例えば、モニタ電流の大小判定に用いる基準電流や基準電圧を生成する回路の構成をスイッチング素子で切り替えて基準レベルの変更を可能にし、VCCの高低の検出信号に基づいて当該スイッチング素子を切り替える形態とすることもできる。 In the above-described embodiment, the bias current generation circuit 34 is provided to generate the bias currents I MB1 to I MB4 that change according to V CC , and the change in the threshold current ICTH according to V CC is determined as the bias current. Use to realize. However, the change of the threshold current I CTH, may also be implemented in other forms without using a bias current I MB1 ~I MB4. For example, to allow a change in reference level by switching the configuration of a circuit for generating a reference current or a reference voltage used for size determination of the monitor current in the switching element, it switches the switching element on the basis of a detection signal of the level of V CC forms It can also be.

本発明の実施形態であるBTL増幅器の概略の構成を示す回路図である。1 is a circuit diagram showing a schematic configuration of a BTL amplifier according to an embodiment of the present invention. FIG. 本発明の実施形態における、電源電圧の変化に対する出力トランジスタの最大負荷電流及び最大コレクタ電流それぞれの変化と、保護動作部が起動するコレクタ電流閾値との関係を示すグラフである。6 is a graph showing the relationship between changes in the maximum load current and the maximum collector current of the output transistor with respect to changes in the power supply voltage and the collector current threshold at which the protection operation unit is activated in the embodiment of the present invention. 従来のBTL増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional BTL amplifier. 従来のBTL増幅器における、電源電圧の変化に対する出力トランジスタの最大負荷電流及び最大コレクタ電流それぞれの変化と、保護動作部が起動するコレクタ電流閾値との関係を示すグラフである。It is a graph which shows the relationship between each change of the maximum load current of the output transistor with respect to the change of a power supply voltage, and the maximum collector current with respect to the change of a power supply voltage, and the collector current threshold value which a protection operation | movement part starts in the conventional BTL amplifier.

符号の説明Explanation of symbols

20 BTL増幅器、22,24 プッシュプル回路、26,30 ドライバ回路、28 保護動作部、32 モニタ電流生成回路、34 バイアス電流生成回路、36 電源電圧判定回路、Q1〜Q4 出力トランジスタ。   20 BTL amplifier, 22, 24 Push-pull circuit, 26, 30 Driver circuit, 28 Protection operation unit, 32 Monitor current generation circuit, 34 Bias current generation circuit, 36 Power supply voltage determination circuit, Q1-Q4 Output transistor.

Claims (3)

それぞれ第1基準電源と第2基準電源との間に直列接続された一対のトランジスタで構成された2つのプッシュプル回路を互いにBTL接続したBTL増幅器に設けられる保護回路であって、
前記プッシュプル回路の前記トランジスタの導通電流に応じたモニタ電流を生成するモニタ電流生成手段と、
前記モニタ電流の大きさが所定の上限レベルを超えたことにより異常状態の発生を判定し、前記異常状態では少なくとも前記導通電流を遮断又は低下させる保護動作を行う制御手段と、
を有し、
前記制御手段は、前記第1基準電源と前記第2基準電源との電圧差の減少に伴って前記異常状態での前記導通電流が減少することに対応して、前記電圧差に応じて前記上限レベルを変更すること、
を特徴とするBTL増幅器保護回路。
A protection circuit provided in a BTL amplifier in which two push-pull circuits each composed of a pair of transistors connected in series between a first reference power source and a second reference power source are BTL-connected to each other,
Monitor current generating means for generating a monitor current according to the conduction current of the transistor of the push-pull circuit;
Control means for determining the occurrence of an abnormal state when the magnitude of the monitor current exceeds a predetermined upper limit level, and performing a protective operation for interrupting or reducing at least the conduction current in the abnormal state;
Have
The control means corresponds to the decrease in the conduction current in the abnormal state as the voltage difference between the first reference power supply and the second reference power supply decreases, and the upper limit according to the voltage difference. Changing the level,
A BTL amplifier protection circuit.
請求項1に記載のBTL増幅器保護回路において、
前記電圧差に応じて大きさが異なるバイアス電流を生成するバイアス電流生成手段を有し、
前記制御手段は、
前記モニタ電流を前記バイアス電流と合成してバイアスさせ、これにより前記電圧差の減少に対して電流値が広義単調増加する修正モニタ電流を生成するモニタ電流バイアス手段と、
前記修正モニタ電流の大きさが前記電圧差に依存しない一定の基準レベルを超えたことにより、前記異常状態の発生を判定する比較判定手段と、
を有し、前記モニタ電流に対する前記電圧差に応じたバイアス量の相違により前記上限レベルが変更されること、を特徴とするBTL増幅器保護回路。
The BTL amplifier protection circuit according to claim 1,
Bias current generating means for generating a bias current having a different magnitude according to the voltage difference;
The control means includes
A monitor current biasing means for generating a corrected monitor current in which the monitor current is combined with the bias current and biased, whereby a current value broadly monotonically increases with respect to a decrease in the voltage difference;
Comparison determination means for determining occurrence of the abnormal state when the magnitude of the corrected monitor current exceeds a certain reference level not dependent on the voltage difference;
And the upper limit level is changed by a difference in bias amount according to the voltage difference with respect to the monitor current.
請求項2に記載のBTL増幅器保護回路において、
前記バイアス電流生成手段は、前記電圧差が所定の閾値以上の第1範囲にある場合と前記電圧差が当該閾値未満の第2範囲にある場合とで前記バイアス電流の大きさを切り替えること、を特徴とするBTL増幅器保護回路。
The BTL amplifier protection circuit according to claim 2,
The bias current generating means switches the magnitude of the bias current between when the voltage difference is in a first range equal to or greater than a predetermined threshold and when the voltage difference is in a second range less than the threshold. A BTL amplifier protection circuit.
JP2008252614A 2008-09-30 2008-09-30 BTL amplifier protection circuit Expired - Fee Related JP5028375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008252614A JP5028375B2 (en) 2008-09-30 2008-09-30 BTL amplifier protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252614A JP5028375B2 (en) 2008-09-30 2008-09-30 BTL amplifier protection circuit

Publications (2)

Publication Number Publication Date
JP2010087692A true JP2010087692A (en) 2010-04-15
JP5028375B2 JP5028375B2 (en) 2012-09-19

Family

ID=42251227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252614A Expired - Fee Related JP5028375B2 (en) 2008-09-30 2008-09-30 BTL amplifier protection circuit

Country Status (1)

Country Link
JP (1) JP5028375B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208092A (en) * 2018-05-28 2019-12-05 ローム株式会社 Semiconductor integrated circuit, audio output device, electronic apparatus, and over current protection method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230411U (en) * 1985-08-08 1987-02-24
JPS63245106A (en) * 1987-03-31 1988-10-12 Toshiba Corp Btl power amplifier
JPH06338733A (en) * 1993-05-31 1994-12-06 Nec Kansai Ltd Protective circuit
JPH06350350A (en) * 1993-06-11 1994-12-22 Nec Kansai Ltd Protection circuit
JPH0818349A (en) * 1994-06-30 1996-01-19 Sanyo Electric Co Ltd Protective circuit for amplifier against heat

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230411U (en) * 1985-08-08 1987-02-24
JPS63245106A (en) * 1987-03-31 1988-10-12 Toshiba Corp Btl power amplifier
JPH06338733A (en) * 1993-05-31 1994-12-06 Nec Kansai Ltd Protective circuit
JPH06350350A (en) * 1993-06-11 1994-12-22 Nec Kansai Ltd Protection circuit
JPH0818349A (en) * 1994-06-30 1996-01-19 Sanyo Electric Co Ltd Protective circuit for amplifier against heat

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019208092A (en) * 2018-05-28 2019-12-05 ローム株式会社 Semiconductor integrated circuit, audio output device, electronic apparatus, and over current protection method

Also Published As

Publication number Publication date
JP5028375B2 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
US9667201B2 (en) Advanced current limit function for audio amplifier
JP4963891B2 (en) Load drive circuit
WO2010021082A1 (en) Driving circuit for power semiconductor element
US6459321B1 (en) Gate protection clamping circuits and techniques with controlled output discharge current
US8427804B2 (en) Power amplifier
JP6755399B2 (en) Short circuit protection circuit for semiconductor switching elements
US5852538A (en) Power element driving circuit
JP5667946B2 (en) High side switch circuit
US20110018621A1 (en) Current mirror circuit
JP4398312B2 (en) Semiconductor switch control device
JP5028375B2 (en) BTL amplifier protection circuit
JP2010015539A (en) Load drive system
JP5028374B2 (en) BTL amplifier protection circuit
KR101017733B1 (en) Power amplifier for driving load
JP2004282959A (en) Drive device of voltage-control type drive element
JP2010288138A (en) Power amplifier protection circuit
US7619481B2 (en) Circuit for inhibiting over-current in power amplifier
JP2012080488A (en) Gate drive circuit
JP3860089B2 (en) DC stabilized power supply circuit
JP2019103063A (en) Load drive circuit
US8149553B2 (en) Electrostatic discharge event protection for an integrated circuit
JP2009291048A (en) Overcurrent protective circuit
JPH11299223A (en) Switching power unit
US6259297B1 (en) Protection circuit for power transistor
JP2004080913A (en) Overcurrent detecting circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees