JP2010086994A - Circuit device and method of manufacturing the same - Google Patents

Circuit device and method of manufacturing the same Download PDF

Info

Publication number
JP2010086994A
JP2010086994A JP2008250913A JP2008250913A JP2010086994A JP 2010086994 A JP2010086994 A JP 2010086994A JP 2008250913 A JP2008250913 A JP 2008250913A JP 2008250913 A JP2008250913 A JP 2008250913A JP 2010086994 A JP2010086994 A JP 2010086994A
Authority
JP
Japan
Prior art keywords
circuit board
coating layer
circuit
resin
inorganic coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008250913A
Other languages
Japanese (ja)
Inventor
Masami Mogi
昌巳 茂木
Masaru Kanakubo
優 金久保
Katsuyoshi Mino
勝義 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008250913A priority Critical patent/JP2010086994A/en
Publication of JP2010086994A publication Critical patent/JP2010086994A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit device for improving moisture resistance, and to provide a method of manufacturing the circuit device. <P>SOLUTION: The hybrid integrated circuit device 10 mainly includes: a circuit board 12 where a hybrid integrated circuit comprising a conductive pattern 26 and a circuit element is built into an upper surface; a coating resin 16 formed on an upper surface of the circuit board 12 so that the circuit element, such as a semiconductor element 22, is sealed; an inorganic coating layer 18 for covering the surfaces of the coating resin 16 and the circuit board 12; and a lead 14 stuck to a pad made of the conductive pattern 26 and extended outside. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の上面に構築された回路素子が樹脂封止される回路装置およびその製造方法に関するものである。   The present invention relates to a circuit device and a manufacturing method thereof, and more particularly to a circuit device in which circuit elements constructed on an upper surface of a circuit board are sealed with resin and a manufacturing method thereof.

図５を参照して、従来型の回路装置の一例として混成集積回路装置１００の構成を説明する（特許文献１）。先ず、矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成され、この導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａとチップ素子１０５Ｂが採用されている。半導体素子１０５Ａは、例えばトランジスタまたはダイオードであり、上面の電極が金属細線１０７を経由して所定の導電パターン１０３と接続され、裏面の電極は導電パターン１０３Ａに接続されている。一方、コンデンサまたは抵抗器であるチップ素子１０５Ｂは、両端の電極が半田等の接合材１０６を介して接合されている。また、封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
特開２００７−０３６０１４号公報 With reference to FIG. 5, a configuration of a hybrid integrated circuit device 100 will be described as an example of a conventional circuit device (Patent Document 1). First, a conductive pattern 103 is formed on the surface of a rectangular substrate 101 via an insulating layer 102, and a circuit element is fixed to a desired portion of the conductive pattern 103 to form a predetermined electric circuit. Here, a semiconductor element 105A and a chip element 105B are employed as circuit elements. The semiconductor element 105A is, for example, a transistor or a diode. The electrode on the upper surface is connected to the predetermined conductive pattern 103 via the metal thin wire 107, and the electrode on the back surface is connected to the conductive pattern 103A. On the other hand, in the chip element 105B which is a capacitor or a resistor, electrodes at both ends are joined via a joining material 106 such as solder. In addition, the sealing resin 108 has a function of sealing an electric circuit formed on the surface of the substrate 101.
JP 2007-036014 A

しかしながら、上記した混成集積回路装置１００では耐湿性が十分でない問題があった。具体的には、高温多湿の条件下にて動作状況をテストする高温高湿バイアス試験（Ｔｈｅｒｍａｌ Ｈｕｍｉｄｉｔｙ Ｂｉａｓ Ｔｅｓｔ）を混成集積回路装置１００に対して行うと、３００時間〜６００時間程度でショートが発生してしまう。これは、エポキシ樹脂等の熱硬化性樹脂を主材料とする封止樹脂１０８を浸透して、外部の水分が半導体素子１０５等の回路素子や導電パターンに到達してしまうからである。   However, the hybrid integrated circuit device 100 has a problem that the moisture resistance is not sufficient. Specifically, when a high temperature and high humidity bias test (Thermal Humidity Bias Test) is performed on the hybrid integrated circuit device 100, a short circuit occurs in about 300 to 600 hours. Resulting in. This is because the external moisture reaches a circuit element such as the semiconductor element 105 and a conductive pattern by penetrating the sealing resin 108 mainly composed of a thermosetting resin such as an epoxy resin.

本発明は上記した問題を鑑みて成されたものであり、本発明の主たる目的は、耐湿性が向上された回路装置およびその製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a circuit device having improved moisture resistance and a method for manufacturing the circuit device.

本発明の回路装置は、回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンと電気的に接続された回路素子と、前記回路素子が封止されるように前記回路基板の上面に形成された被覆樹脂と、前記被覆樹脂および前記回路基板の表面を被覆すると共に無機材料から成る無機被覆層と、を備えたことを特徴とする。   The circuit device of the present invention includes a circuit board, a conductive pattern formed on an upper surface of the circuit board, a circuit element electrically connected to the conductive pattern, and the circuit element so that the circuit element is sealed. A coating resin formed on the upper surface of the substrate, and an inorganic coating layer that covers the surface of the coating resin and the circuit board and is made of an inorganic material.

本発明の回路装置の製造方法は、回路基板の上面に形成された導電パターンの所定箇所に回路素子を電気的に接続し、前記回路素子が封止されるように前記回路基板の上面に被覆樹脂を形成する工程と、前記被覆樹脂および前記回路基板の表面を無機被覆層により被覆する工程と、を備えることを特徴とする。   In the method for manufacturing a circuit device according to the present invention, a circuit element is electrically connected to a predetermined portion of a conductive pattern formed on an upper surface of a circuit board, and the upper surface of the circuit board is covered so that the circuit element is sealed. A step of forming a resin, and a step of covering the surface of the coating resin and the circuit board with an inorganic coating layer.

本発明によれば、回路基板の上面に組み込まれた回路素子を被覆樹脂により封止し、この被覆樹脂および回路基板をガラスから成る無機被覆層により被覆している。このようにすることで、回路装置の外部から内部への水分の進入が無機被覆層により阻止されるので、装置全体の耐湿性が向上される。   According to the present invention, the circuit element incorporated on the upper surface of the circuit board is sealed with the coating resin, and the coating resin and the circuit board are covered with the inorganic coating layer made of glass. By doing in this way, since the penetration | invasion of the water | moisture content from the exterior to the inside of a circuit apparatus is blocked | prevented by an inorganic coating layer, the moisture resistance of the whole apparatus is improved.

更に、ガラスから成る無機被覆層は、半導体素子等の回路素子を直に被覆しているのではなく、半導体素子等の回路素子を封止する被覆樹脂の表面を被覆している。従って、半導体素子が動作することにより発生する熱は、被覆樹脂を経由して無機被覆層に伝達されるので、無機被覆層の急激な温度変化が抑制され、温度変化に起因して無機被覆層に亀裂が発生することが抑制される。   Furthermore, the inorganic coating layer made of glass does not directly cover circuit elements such as semiconductor elements, but covers the surface of a coating resin that seals circuit elements such as semiconductor elements. Accordingly, since heat generated by the operation of the semiconductor element is transferred to the inorganic coating layer via the coating resin, a rapid temperature change of the inorganic coating layer is suppressed, and the inorganic coating layer is caused by the temperature change. It is possible to prevent cracks from occurring.

図１を参照して、本発明の回路装置の一例として混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を示す斜視図であり、図１（Ｂ）は混成集積回路装置１０の断面図であり、図１（Ｃ）は一部分を拡大して示す断面図である。   With reference to FIG. 1, the configuration of a hybrid integrated circuit device 10 will be described as an example of the circuit device of the present invention. FIG. 1A is a perspective view showing a hybrid integrated circuit device 10, FIG. 1B is a cross-sectional view of the hybrid integrated circuit device 10, and FIG. 1C is a cross-sectional view showing an enlarged part. is there.

図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、導電パターン２６および回路素子から成る混成集積回路が上面に組み込まれた回路基板１２と、半導体素子２２等の回路素子が封止されるように回路基板１２の上面に形成された被覆樹脂１６と、被覆樹脂１６および回路基板１２の表面を被覆する無機被覆層１８と、導電パターン２６から成るパッドに固着されて外部に延在するリード１４とを主要に有する構成となっている。   Referring to FIGS. 1A and 1B, a hybrid integrated circuit device 10 includes a circuit board 12 in which a hybrid integrated circuit composed of a conductive pattern 26 and circuit elements is incorporated on the upper surface, a semiconductor element 22 and the like. A cover resin 16 formed on the upper surface of the circuit board 12 so as to seal the circuit element, an inorganic coating layer 18 covering the surface of the cover resin 16 and the circuit board 12, and a conductive pattern 26 are fixed. The lead 14 extending to the outside is mainly included.

具体的には、回路基板１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等を主材料とする金属基板である。回路基板１２の具体的な大きさは、例えば、縦×横＝６１ｍｍ×８８ｍｍ程度であり、厚みは１．５ｍｍ〜２．０ｍｍ程度である。回路基板１２としてアルミニウムより成る基板を採用した場合は、回路基板１２の両主面は陽極酸化膜により被覆される。ここで、樹脂材料や、セラミックに代表される無機材料等の絶縁材料から回路基板１２が構成されても良い。また、回路基板１２は、絶縁層２８を部分的に開口させて導電パターン２６と接続されることにより、固定電位（接地電位や電源電位）と接続されてもよい。   Specifically, the circuit board 12 is a metal board whose main material is aluminum (Al), copper (Cu), or the like. The specific size of the circuit board 12 is, for example, about vertical × horizontal = 61 mm × 88 mm, and the thickness is about 1.5 mm to 2.0 mm. When a substrate made of aluminum is employed as the circuit substrate 12, both main surfaces of the circuit substrate 12 are covered with an anodized film. Here, the circuit board 12 may be made of an insulating material such as a resin material or an inorganic material typified by ceramic. The circuit board 12 may be connected to a fixed potential (a ground potential or a power supply potential) by partially opening the insulating layer 28 and being connected to the conductive pattern 26.

絶縁層２８は、回路基板１２の上面全域を覆うように形成されている。絶縁層２８は、ＡＬ２Ｏ３等のフィラーが例えば６０重量％〜８０重量％程度に高充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層２８の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層２８および回路基板１２を経由して良好に外部に放出することができる。絶縁層２８の具体的な厚みは、例えば５０μｍ程度である。 The insulating layer 28 is formed so as to cover the entire upper surface of the circuit board 12. The insulating layer 28 is made of an epoxy resin or the like in which a filler such as AL 2 O 3 is highly filled, for example, about 60 wt% to 80 wt%. Since the thermal resistance of the insulating layer 28 is reduced by mixing the filler, the heat generated from the built-in circuit element can be discharged to the outside through the insulating layer 28 and the circuit board 12. it can. The specific thickness of the insulating layer 28 is, for example, about 50 μm.

導電パターン２６は厚みが３５μｍ〜７０μｍ程度の銅等の金属から成り、所定の電気回路が形成されるように絶縁層２８の表面に形成される。また、リード１４が固着される部分に、導電パターン２６からなるパッドが設けられる。ここでは単層の導電パターン２６が図示されているが、絶縁層を介して積層された多層の導電パターン２６が回路基板１２の上面に形成されても良い。   The conductive pattern 26 is made of a metal such as copper having a thickness of about 35 μm to 70 μm, and is formed on the surface of the insulating layer 28 so as to form a predetermined electric circuit. Further, a pad made of a conductive pattern 26 is provided at a portion to which the lead 14 is fixed. Although a single-layer conductive pattern 26 is illustrated here, a multilayer conductive pattern 26 laminated via an insulating layer may be formed on the upper surface of the circuit board 12.

導電パターン２６に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン２６に固着することができる。図１（Ａ）を参照すると、回路基板１２の上面には、半導体素子２２（ＩＣチップ）およびチップ素子２４が実装されて導電パターン２６と接続されている。また、発熱量が大きい半導体素子は、銅等の金属片から成るヒートシンクを介して、アイランド状の導電パターンの上面に実装される。   As a circuit element electrically connected to the conductive pattern 26, an active element or a passive element can be generally adopted. Specifically, transistors, LSI chips, diodes, chip resistors, chip capacitors, inductances, thermistors, antennas, oscillators, and the like can be employed as circuit elements. Furthermore, a resin-sealed package or the like can be fixed to the conductive pattern 26 as a circuit element. Referring to FIG. 1A, a semiconductor element 22 (IC chip) and a chip element 24 are mounted on the upper surface of the circuit board 12 and connected to the conductive pattern 26. Further, a semiconductor element having a large calorific value is mounted on the upper surface of the island-like conductive pattern via a heat sink made of a metal piece such as copper.

被覆樹脂１６は、半導体素子２２、チップ素子２４、金属細線２０、リード１４と導電パターン２６との接続部、導電パターン２６を封止するように回路基板１２の上面に形成されている。被覆樹脂１６は、フィラーが混入されたエポキシ樹脂等の熱硬化性樹脂から成り、ポッティングにより形成される。また、被覆樹脂１６は、回路基板１２の上面を全面的に被覆しても良いし、少なくとも回路素子等が被覆されるように部分的に回路基板１２の上面を被覆しても良い。   The coating resin 16 is formed on the upper surface of the circuit board 12 so as to seal the semiconductor element 22, the chip element 24, the fine metal wire 20, the connection portion between the lead 14 and the conductive pattern 26, and the conductive pattern 26. The coating resin 16 is made of a thermosetting resin such as an epoxy resin mixed with a filler, and is formed by potting. The coating resin 16 may cover the entire upper surface of the circuit board 12 or may partially cover the upper surface of the circuit board 12 so that at least the circuit elements and the like are covered.

無機被覆層１８は、回路素子等を封止する被覆樹脂１６の表面および回路基板１２の表面（上面の周辺部、側面および裏面）を薄く被覆する無機材料から成る。無機被覆層１８の材料としては、ガラスまたは金属材料が採用可能であるが、リード１４どうしのショートを防止するためにはガラスが好適である。無機材料から成る無機被覆層１８は、エポキシ樹脂等の有機性の材料から成る被覆樹脂１６や封止樹脂３０と比較すると、水を透過させない性質を備えている。従って、混成集積回路装置１０の外部から水分が進入しても、無機被覆層１８により水分の内部への進入が阻まれ、結果的に無機被覆層１８の内部の混成集積回路が水分から保護される。   The inorganic coating layer 18 is made of an inorganic material that thinly covers the surface of the coating resin 16 that seals circuit elements and the like and the surface (the peripheral portion of the upper surface, the side surfaces, and the back surface) of the circuit board 12. As a material of the inorganic coating layer 18, glass or a metal material can be adopted, but glass is preferable in order to prevent a short circuit between the leads 14. The inorganic coating layer 18 made of an inorganic material has a property of not allowing water to permeate as compared with the coating resin 16 and the sealing resin 30 made of an organic material such as an epoxy resin. Therefore, even if moisture enters from the outside of the hybrid integrated circuit device 10, the inorganic coating layer 18 prevents moisture from entering the inside, and as a result, the hybrid integrated circuit inside the inorganic coating layer 18 is protected from moisture. The

ガラスから成る無機被覆層１８の厚みは、例えば１μｍ以上１０μｍ未満である。無機被覆層１８の厚みをこの範囲にすることで、水分の進入を阻止しつつ無機被覆層１８へのクラックの発生を防止できる。一方、無機被覆層１８の厚みが１μｍ未満であると、無機被覆層１８の厚みが不均一に形成された場合、局所的に無機被覆層１８が形成されない恐れがある。また、無機被覆層１８の厚みが１０μｍ以上となると、無機被覆層１８の剛性が不必要に強くなり、温度変化によりクラックが発生する恐れがある。また、無機被覆層１８の更に好適な厚みは３μｍ以上８μｍ未満であり、この範囲にすることで無機被覆層を設ける効果が更に大きくなる。   The thickness of the inorganic coating layer 18 made of glass is, for example, 1 μm or more and less than 10 μm. By setting the thickness of the inorganic coating layer 18 within this range, it is possible to prevent the occurrence of cracks in the inorganic coating layer 18 while preventing moisture from entering. On the other hand, if the thickness of the inorganic coating layer 18 is less than 1 μm, the inorganic coating layer 18 may not be locally formed when the inorganic coating layer 18 is formed unevenly. Moreover, when the thickness of the inorganic coating layer 18 is 10 μm or more, the rigidity of the inorganic coating layer 18 becomes unnecessarily strong, and cracks may occur due to temperature changes. Further, the more preferable thickness of the inorganic coating layer 18 is 3 μm or more and less than 8 μm, and the effect of providing the inorganic coating layer is further increased by setting the thickness within this range.

封止樹脂３０は、回路基板１２および被覆樹脂１６を覆う無機被覆層１８を更に被覆するように形成されている。封止樹脂３０の材料としては、熱硬化性樹脂または熱可塑性樹脂が採用され、酸化シリコン等の粒状のフィラーが１０重量％〜２０重量％程度混入されても良い。ここで、本実施の形態では、封止樹脂３０を省くことも可能である。しかしながら、脆いガラスから成る無機被覆層１８をむき出しの状態とすると、機械的衝撃が装置に加わることで無機被覆層１８にクラックが入る恐れがある。従って、無機被覆層１８を機械的に保護する保護層として封止樹脂３０を設けた方が好適である。   The sealing resin 30 is formed so as to further cover the inorganic coating layer 18 that covers the circuit board 12 and the coating resin 16. As the material of the sealing resin 30, a thermosetting resin or a thermoplastic resin is adopted, and a granular filler such as silicon oxide may be mixed by about 10 wt% to 20 wt%. Here, in the present embodiment, the sealing resin 30 can be omitted. However, if the inorganic coating layer 18 made of brittle glass is exposed, there is a risk that the inorganic coating layer 18 may crack due to mechanical impact applied to the device. Therefore, it is preferable to provide the sealing resin 30 as a protective layer for mechanically protecting the inorganic coating layer 18.

更に、図１（Ｂ）を参照すると、回路基板１２の下面も封止樹脂３０により被覆されているが、回路基板１２の下面を封止樹脂３０から外部に露出させても良い。この場合は、回路基板１２の下面を被覆する無機被覆層１８が、封止樹脂３０の下面から下方に露出する。   1B, the lower surface of the circuit board 12 is also covered with the sealing resin 30, but the lower surface of the circuit board 12 may be exposed from the sealing resin 30 to the outside. In this case, the inorganic coating layer 18 that covers the lower surface of the circuit board 12 is exposed downward from the lower surface of the sealing resin 30.

リード１４は、回路基板１２の対向する側辺に沿って、パッドに固着されており、混成集積回路装置１０の入出力端子として機能している。図１（Ａ）を参照すると、紙面上にて右側の回路基板１２の側辺に多数個のリード１４が設けられているが、対向する２つの側辺に沿ってリード１４が固着されても良い。これらのリード１４は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。   The lead 14 is fixed to the pad along the opposite side of the circuit board 12 and functions as an input / output terminal of the hybrid integrated circuit device 10. Referring to FIG. 1 (A), a large number of leads 14 are provided on the side of the right circuit board 12 on the paper surface, but even if the leads 14 are fixed along two opposing sides. good. These leads 14 are made of a metal whose main component is copper (Cu), aluminum (Al), an Fe—Ni alloy, or the like.

図１（Ｃ）を参照して、無機被覆層１８は、被覆樹脂１６および回路基板１２の表面に加えて、被覆樹脂１６から導出されるリード１４も部分的に被覆されている。この様にすることで、リード１４と封止樹脂３０との界面を経由して水分が進入することが抑制される。具体的には、リード１４と封止樹脂３０との界面に外部から水分が進入しても、その水分は、リード１４を被覆する無機被覆層１８と封止樹脂３０との界面に沿って進行し、結果的に無機被覆層１８により被覆される被覆樹脂１６の内部には進入しない。更にここで、リード１４は、被覆樹脂１６から導出する部分から、封止樹脂３０から露出する部分まで連続して無機被覆層１８により被覆されても良い。   Referring to FIG. 1C, in addition to the surface of the coating resin 16 and the circuit board 12, the inorganic coating layer 18 is also partially covered with the leads 14 derived from the coating resin 16. By doing so, it is possible to prevent moisture from entering through the interface between the lead 14 and the sealing resin 30. Specifically, even if moisture enters the interface between the lead 14 and the sealing resin 30 from the outside, the moisture proceeds along the interface between the inorganic coating layer 18 that covers the lead 14 and the sealing resin 30. As a result, it does not enter the inside of the coating resin 16 coated with the inorganic coating layer 18. Further, here, the lead 14 may be continuously covered with the inorganic coating layer 18 from a portion derived from the coating resin 16 to a portion exposed from the sealing resin 30.

図１（Ｂ）を参照して、封止樹脂３０の上面から回路基板１２の上面まで到達する筒状の貫通孔３４が形成されている。この貫通孔３４は、封止樹脂３０を形成する樹脂封止の工程に於いて、金型のキャビティの内部に於ける回路基板１２の位置を固定する時に形成される。回路基板１２の上面が直に貫通孔３４の底部に露出したら、貫通孔３４から進入する水分によるショート等の恐れがある。しかしながら、本実施の形態では、貫通孔３４の底部には回路基板１２の上面を被覆する無機被覆層１８が露出するので、貫通孔３４の内部に水分が進入したとしても、その水分は回路基板１２の上面には到達しない。   Referring to FIG. 1B, a cylindrical through-hole 34 that reaches from the upper surface of the sealing resin 30 to the upper surface of the circuit board 12 is formed. This through hole 34 is formed when the position of the circuit board 12 is fixed inside the cavity of the mold in the resin sealing step for forming the sealing resin 30. If the upper surface of the circuit board 12 is directly exposed at the bottom of the through hole 34, there is a risk of a short circuit due to moisture entering from the through hole 34. However, in the present embodiment, since the inorganic coating layer 18 that covers the upper surface of the circuit board 12 is exposed at the bottom of the through hole 34, even if moisture enters the inside of the through hole 34, the moisture remains in the circuit board. The upper surface of 12 is not reached.

本実施の形態では、上記したように、半導体素子２２等を封止する被覆樹脂１６の表面と、回路基板１２の表面とを一体的にガラスから成る無機被覆層１８により被覆している。ガラスから成る無機被覆層１８は耐湿性が非常に高く、継ぎ目無く一体的に無機被覆層１８は被覆樹脂１６および回路基板１２を被覆している。このことから、混成集積回路装置１０が多湿な雰囲気に晒されて、封止樹脂３０に水分が浸透しても、水分は無機被覆層１８を透過しないので、被覆樹脂１６や回路基板１２への水分の進入が防止される。   In the present embodiment, as described above, the surface of the coating resin 16 that seals the semiconductor element 22 and the like and the surface of the circuit board 12 are integrally covered with the inorganic coating layer 18 made of glass. The inorganic coating layer 18 made of glass has very high moisture resistance, and the inorganic coating layer 18 covers the coating resin 16 and the circuit board 12 in a seamless manner. Therefore, even if the hybrid integrated circuit device 10 is exposed to a humid atmosphere and moisture penetrates into the sealing resin 30, the moisture does not permeate the inorganic coating layer 18. Ingress of moisture is prevented.

具体的には、本実施の形態の混成集積回路装置１０に対して、上記したＴＨＢ試験を実施したところ、３０００時間を経過しても不良が発生していないことが判明している。   Specifically, when the above-described THB test was performed on the hybrid integrated circuit device 10 of the present embodiment, it has been found that no defect has occurred even after 3000 hours have passed.

更に、本実施の形態では、半導体素子２２等の回路素子を無機被覆層１８により直に被覆するのではなく、回路素子を封止する被覆樹脂１６を無機被覆層１８により被覆している。原理的には、半導体素子２２等の回路素子および回路基板１２の表面が被覆されるように、無機被覆層１８を形成することは可能である。しかしながら、半導体素子２２等の回路素子は複雑な形状を呈しているので、水ガラスを乾燥させたガラス膜を無機被覆層１８として採用すると、回路素子の接続部付近が他の部分よりも厚く形成される場合がある。この様に、ガラス膜から成る無機被覆層１８が局所的に厚く形成されると、厚い部分の無機被覆層１８が温度変化により割れる恐れがある。この様なことを防止するために、本実施の形態では、半導体素子２２等の回路素子が封止されるように、回路基板１２の上面に被覆樹脂１６を形成している。被覆樹脂１６の表面は滑らかな曲面であるので、無機被覆層１８は、被覆樹脂１６の曲面と回路基板１２の平坦面とを被覆することになる。結果的に、水ガラスを乾燥して形成される無機被覆層１８は全体的に均一な薄膜とされ、クラックの発生が抑制される。   Furthermore, in this embodiment, the circuit element such as the semiconductor element 22 is not directly covered with the inorganic coating layer 18, but the coating resin 16 for sealing the circuit element is covered with the inorganic coating layer 18. In principle, the inorganic coating layer 18 can be formed so that the surface of the circuit element such as the semiconductor element 22 and the circuit board 12 are covered. However, since circuit elements such as the semiconductor element 22 have a complicated shape, when a glass film obtained by drying water glass is used as the inorganic coating layer 18, the vicinity of the connection part of the circuit element is formed thicker than other parts. May be. In this way, when the inorganic coating layer 18 made of a glass film is locally thickly formed, the thick portion of the inorganic coating layer 18 may break due to temperature changes. In order to prevent this, in the present embodiment, a coating resin 16 is formed on the upper surface of the circuit board 12 so that circuit elements such as the semiconductor element 22 are sealed. Since the surface of the coating resin 16 is a smooth curved surface, the inorganic coating layer 18 covers the curved surface of the coating resin 16 and the flat surface of the circuit board 12. As a result, the inorganic coating layer 18 formed by drying the water glass is a uniform thin film as a whole, and the generation of cracks is suppressed.

次に、図２から図４を参照して、上記した混成集積回路装置の製造方法を説明する。   Next, a method for manufacturing the hybrid integrated circuit device will be described with reference to FIGS.

図２（Ａ）を参照して、先ず、回路基板１２の上面に回路素子およびリード１４を配置する。具体的には、厚みが１．５ｍｍ程度のアルミニウムから成る回路基板１２の上面を、厚みが５０μｍ程度の絶縁層２８により被覆し、この絶縁層２８の上面に導電パターン２６を形成する。導電パターン２６は、絶縁層２８の上面に貼着された導電箔を選択的にエッチングすることにより形成される。   Referring to FIG. 2A, first, circuit elements and leads 14 are arranged on the upper surface of the circuit board 12. Specifically, the upper surface of the circuit board 12 made of aluminum having a thickness of about 1.5 mm is covered with an insulating layer 28 having a thickness of about 50 μm, and a conductive pattern 26 is formed on the upper surface of the insulating layer 28. The conductive pattern 26 is formed by selectively etching the conductive foil attached to the upper surface of the insulating layer 28.

半導体素子２２は、半田等の固着材を介してアイランド状の導電パターン２６の上面に固着する。半導体素子２２の上面に形成された電極は、金属細線２０を経由して他の導電パターン２６と接続される。また、チップ素子２４は、両端の電極が固着材を介して導電パターンに固着される。更に、リード１４の端部は、パッド状の導電パターン２６に固着材を介して固着される。   The semiconductor element 22 is fixed to the upper surface of the island-shaped conductive pattern 26 through a fixing material such as solder. The electrode formed on the upper surface of the semiconductor element 22 is connected to another conductive pattern 26 via the fine metal wire 20. Further, in the chip element 24, electrodes at both ends are fixed to the conductive pattern via a fixing material. Further, the end portion of the lead 14 is fixed to the pad-like conductive pattern 26 via a fixing material.

図２（Ｂ）を参照して、次に、半導体素子２２等の回路素子が被覆されるように、回路基板１２の上面に被覆樹脂１６を塗布する。被覆樹脂１６は、フィラーが添加された液状または半固形状のエポキシ樹脂が採用され、回路基板１２の上面にポッティングされる。所定量の被覆樹脂１６が塗布された後は、被覆樹脂１６は加熱硬化される。ここでは、半導体素子２２、金属細線２０、チップ素子２４およびリード１４と導電パターンとの接続箇所が被覆樹脂１６により被覆される。また、ポッティングにより形成される被覆樹脂１６の表面は、なだらかな曲面となる。更にここでは、被覆樹脂１６により回路基板１２の上面全域が被覆されても良いし、回路基板１２の上面の周辺部を残して部分的に被覆樹脂１６が形成されても良い。   Referring to FIG. 2B, next, a coating resin 16 is applied to the upper surface of the circuit board 12 so that the circuit elements such as the semiconductor elements 22 are covered. The coating resin 16 is a liquid or semi-solid epoxy resin to which a filler is added, and is potted on the upper surface of the circuit board 12. After the predetermined amount of the coating resin 16 is applied, the coating resin 16 is heated and cured. Here, the semiconductor element 22, the fine metal wire 20, the chip element 24, and the connection portion between the lead 14 and the conductive pattern are covered with the coating resin 16. Further, the surface of the coating resin 16 formed by potting is a gently curved surface. Further, here, the entire upper surface of the circuit board 12 may be covered with the coating resin 16, or the coating resin 16 may be partially formed leaving the peripheral portion of the upper surface of the circuit board 12.

図３を参照して、次に、回路基板１２および無機被覆層１８の表面を無機被覆層１８により被覆する。図３（Ａ）は本工程の手法を示す図であり、図３（Ｂ）は本工程を経た回路基板１２を示す断面図である。   Next, referring to FIG. 3, the surfaces of the circuit board 12 and the inorganic coating layer 18 are covered with the inorganic coating layer 18. FIG. 3A is a diagram showing a method of this process, and FIG. 3B is a cross-sectional view showing the circuit board 12 that has undergone this process.

図３（Ａ）を参照して、本工程では、容器に収納された水ガラス３６に回路基板１２を浸漬する。ここでは、被覆樹脂１６が形成された回路基板１２全体およびリード１４の一部が、水ガラス３６に浸漬される。そして、一定時間に渡って回路基板１２を水ガラスに浸漬した後に、引き上げる。   Referring to FIG. 3A, in this step, circuit board 12 is immersed in water glass 36 stored in a container. Here, the entire circuit board 12 on which the coating resin 16 is formed and part of the leads 14 are immersed in the water glass 36. Then, after the circuit board 12 is immersed in water glass for a certain time, it is pulled up.

回路基板１２を水ガラスから引き上げた後は、回路基板１２および被覆樹脂１６の表面に付着した水ガラスの一部分を除去して厚みを薄くする。具体的には、水ガラスは粘性が高い物質であるので、引き上げた直後の回路基板１２等を被覆する水ガラスは余計に厚い。従って、その状態のまま水ガラスを乾燥させると、例えば数十μｍ程度に厚いガラス膜により回路基板および被覆樹脂１６が被覆される。結果的に、厚いガラス膜が温度変化により割れる不具合が予測される。そこで本工程では、回路基板１２等に付着した水ガラスの一部を除去して、乾燥後のガラス膜の厚みが１μｍ以上１０μｍ未満となるように調整している。   After the circuit board 12 is pulled up from the water glass, a part of the water glass adhering to the surface of the circuit board 12 and the coating resin 16 is removed to reduce the thickness. Specifically, since water glass is a highly viscous substance, the water glass covering the circuit board 12 immediately after being pulled up is excessively thick. Therefore, when the water glass is dried in this state, the circuit board and the coating resin 16 are covered with a glass film that is, for example, about tens of μm thick. As a result, a problem that a thick glass film breaks due to a temperature change is predicted. Therefore, in this step, a part of the water glass adhering to the circuit board 12 or the like is removed, and the thickness of the glass film after drying is adjusted to be 1 μm or more and less than 10 μm.

水ガラス３６の一部を除去する方法としては、コンプレッサにより圧縮された空気を、回路基板１２等を被覆する水ガラスに対して吹き付ける方法がある。この様にすることで、剰余の水ガラスが空気により吹き飛ばされ、適量の水ガラスにより回路基板１２等が被覆されることとなる。また、他の方法としては、脱脂綿等の吸引手段を水ガラス３６に接触させて、水ガラス３６の一部分を脱脂綿に吸着させて除去する方法もある。   As a method for removing a part of the water glass 36, there is a method in which air compressed by a compressor is blown against the water glass covering the circuit board 12 or the like. By doing in this way, surplus water glass is blown off with air, and the circuit board 12 etc. will be coat | covered with an appropriate amount of water glass. As another method, there is a method in which a suction means such as absorbent cotton is brought into contact with the water glass 36 and a part of the water glass 36 is adsorbed to the absorbent cotton and removed.

水ガラスの膜圧の調整が終了した後は、１日から２日程度放置することにより、水ガラスが乾燥して、ガラス膜から成る無機被覆層１８により被覆樹脂１６および回路基板１２の表面が被覆される。   After the adjustment of the film pressure of the water glass is completed, the water glass is dried by leaving it for about 1 to 2 days, and the surfaces of the coating resin 16 and the circuit board 12 are covered with the inorganic coating layer 18 made of the glass film. Covered.

図３（Ｂ）に示すように、上記工程で形成された無機被覆層１８により、被覆樹脂１６の表面が無機被覆層１８により被覆される。更には、被覆樹脂１６により被覆されない領域の回路基板の上面、側面および下面も、無機被覆層１８により被覆される。更に、被覆樹脂１６から導出するリード１４も、部分的に無機被覆層１８により被覆される。   As shown in FIG. 3B, the surface of the coating resin 16 is covered with the inorganic coating layer 18 by the inorganic coating layer 18 formed in the above process. Furthermore, the upper surface, the side surface, and the lower surface of the circuit board in the region not covered with the coating resin 16 are also covered with the inorganic coating layer 18. Further, the lead 14 led out from the coating resin 16 is also partially covered with the inorganic coating layer 18.

また、無機被覆層１８としては、上記したガラス膜の他にも、銅等の金属から成るメッキ膜が形成されても良い。この場合は、無電解メッキ法によりメッキ膜から成る無機被覆層１８が形成される。更に、リード１４どうしのショートを防止するために、メッキ膜はリード１４と接触しないように形成される。   In addition to the glass film described above, a plating film made of a metal such as copper may be formed as the inorganic coating layer 18. In this case, the inorganic coating layer 18 made of a plating film is formed by an electroless plating method. Further, the plating film is formed so as not to come into contact with the leads 14 in order to prevent short-circuiting between the leads 14.

図４の断面図を参照して次に、無機被覆層１８が被覆されるように、封止樹脂を形成する。ここでは、モールド用の金型３８を使用したトランスファーモールドまたはインジェクションモールドにより封止樹脂が形成される。   Next, referring to the cross-sectional view of FIG. 4, a sealing resin is formed so that the inorganic coating layer 18 is coated. Here, the sealing resin is formed by transfer molding or injection molding using a molding die 38.

ここでは、先ず、上金型４０と下金型４２とから成るキャビティ４６の内部に、前工程にて無機被覆層１８により被覆された回路基板１２を収納する。ここで、回路基板１２の右端付近に一端が固着されたリード１４は、上金型４０および下金型４２にて狭持されて固定されている。更に、回路基板１２の左端付近の回路基板１２の上面には、上金型４０の上面に固定された当接ピン４４の下端が接触している。ここでは、リード１４が金型に狭持されることと、当接ピン４４が回路基板１２の上面を押圧することにより、キャビティ４６の内部における回路基板１２の位置が固定されている。   Here, first, the circuit board 12 covered with the inorganic coating layer 18 in the previous step is accommodated in the cavity 46 formed by the upper mold 40 and the lower mold 42. Here, the lead 14 having one end fixed near the right end of the circuit board 12 is sandwiched and fixed by the upper mold 40 and the lower mold 42. Further, the lower end of the contact pin 44 fixed to the upper surface of the upper mold 40 is in contact with the upper surface of the circuit board 12 near the left end of the circuit board 12. Here, the position of the circuit board 12 in the cavity 46 is fixed by the lead 14 being held between the molds and the contact pins 44 pressing the upper surface of the circuit board 12.

この状態で、金型３８に設けた不図示のゲートから、キャビティ４６の内部に液状の封止樹脂を注入することにより、無機被覆層１８が全面的に封止樹脂により被覆される。注入された封止樹脂は、加熱処理により熱硬化される。封止樹脂の加熱硬化が終了した後に、封止された回路基板１２は、金型３８から離型される。更に、当接ピン４４が設けられた箇所には、図１（Ｂ）に示す貫通孔３４が形成される。   In this state, a liquid sealing resin is injected into the cavity 46 from a gate (not shown) provided in the mold 38, so that the inorganic coating layer 18 is entirely covered with the sealing resin. The injected sealing resin is thermally cured by heat treatment. After the sealing resin has been heat-cured, the sealed circuit board 12 is released from the mold 38. Further, a through hole 34 shown in FIG. 1B is formed at a place where the contact pin 44 is provided.

以上の工程を経て、図１に構成を示す混成集積回路装置１０が製造される。   Through the above steps, the hybrid integrated circuit device 10 having the configuration shown in FIG. 1 is manufactured.

本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) is sectional drawing, (C) is expanded sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) And (B) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) And (B) is sectional drawing. 本発明の回路装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the circuit apparatus of this invention. 従来の混成集積回路装置を示す断面図である。It is sectional drawing which shows the conventional hybrid integrated circuit device.

符号の説明Explanation of symbols

１０ 混成集積回路装置
１２ 回路基板
１４ リード
１６ 被覆樹脂
１８ 無機被覆層
２０ 金属細線
２２ 半導体素子
２４ チップ素子
２６ 導電パターン
２８ 絶縁層
３０ 封止樹脂
３４ 貫通孔
３６ 水ガラス
３８ 金型
４０ 上金型
４２ 下金型
４４ 当接ピン
４６ キャビティ
DESCRIPTION OF SYMBOLS 10 Hybrid integrated circuit device 12 Circuit board 14 Lead | read | reed 16 Cover resin 18 Inorganic coating layer 20 Metal fine wire 22 Semiconductor element 24 Chip element 26 Conductive pattern 28 Insulating layer 30 Sealing resin 34 Through-hole 36 Water glass 38 Mold 40 Upper mold 42 Lower mold 44 Contact pin 46 Cavity

Claims (9)

回路基板と、
前記回路基板の上面に形成された導電パターンと、
前記導電パターンと電気的に接続された回路素子と、
前記回路素子が封止されるように前記回路基板の上面に形成された被覆樹脂と、
前記被覆樹脂および前記回路基板の表面を被覆すると共に無機材料から成る無機被覆層と、を備えたことを特徴とする回路装置。 A circuit board;
A conductive pattern formed on the upper surface of the circuit board;
A circuit element electrically connected to the conductive pattern;
A coating resin formed on the upper surface of the circuit board so that the circuit element is sealed;
A circuit device comprising: the coating resin; and an inorganic coating layer made of an inorganic material that covers the surface of the circuit board. 前記無機被覆層は、ガラスであることを特徴とする請求項1記載の回路装置。   2. The circuit device according to claim 1, wherein the inorganic coating layer is made of glass. 前記無機被覆層の厚さは、１μｍ以上１０μｍ未満であることを特徴とする請求項２記載の回路装置。   The circuit device according to claim 2, wherein the inorganic coating layer has a thickness of 1 μm or more and less than 10 μm. 前記導電パターンと接続されて外部に露出するリードを備え、
前記被覆樹脂により前記リードと前記導電パターンとの接続部分が被覆されることを特徴とする請求項３記載の回路装置。 A lead that is connected to the conductive pattern and exposed to the outside;
4. The circuit device according to claim 3, wherein a connecting portion between the lead and the conductive pattern is covered with the coating resin. 前記無機被覆層を更に封止する封止樹脂を備えることを特徴とする請求項４記載の回路装置。   The circuit device according to claim 4, further comprising a sealing resin for further sealing the inorganic coating layer. 前記封止樹脂には、前記封止樹脂の主面から前記回路基板を被覆する前記無機被覆層まで到達する貫通孔が設けられることを特徴とする請求項５記載の回路装置。   The circuit device according to claim 5, wherein the sealing resin is provided with a through hole that reaches from the main surface of the sealing resin to the inorganic coating layer that covers the circuit board. 回路基板の上面に形成された導電パターンの所定箇所に回路素子を電気的に接続し、前記回路素子が封止されるように前記回路基板の上面に被覆樹脂を形成する工程と、
前記被覆樹脂および前記回路基板の表面を無機被覆層により被覆する工程と、を備えることを特徴とする回路装置の製造方法。 Electrically connecting a circuit element to a predetermined portion of the conductive pattern formed on the upper surface of the circuit board, and forming a coating resin on the upper surface of the circuit board so that the circuit element is sealed;
And a step of covering the surface of the coating resin and the circuit board with an inorganic coating layer. 前記被覆する工程では、
前記回路基板および前記被覆樹脂を水ガラスに浸漬した後に、前記回路基板および前記被覆樹脂に付着した前記水ガラスを乾燥させることで、ガラス膜から成る前記無機被覆層を形成することを特徴とする請求項７記載の回路装置の製造方法。 In the coating step,
After the circuit board and the coating resin are immersed in water glass, the water glass attached to the circuit board and the coating resin is dried to form the inorganic coating layer made of a glass film. A method for manufacturing a circuit device according to claim 7. 前記無機被覆層を更に封止樹脂により封止する工程を有し、
前記封止する工程は、モールド金型のキャビティに前記回路基板を収納し、前記モールド金型の内部に設けられた当接ピンの先端部にて、前記無機被覆層により被覆される前記回路基板の上面を押圧し、前記キャビティに前記封止樹脂を注入することを特徴とする請求項８記載の回路装置の製造方法。


A step of further sealing the inorganic coating layer with a sealing resin;
In the sealing step, the circuit board is housed in a cavity of a mold, and the circuit board is covered with the inorganic coating layer at a tip portion of a contact pin provided in the mold. The method for manufacturing a circuit device according to claim 8, wherein the sealing resin is injected into the cavity by pressing an upper surface of the substrate.


JP2008250913A 2008-09-29 2008-09-29 Circuit device and method of manufacturing the same Pending JP2010086994A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250913A JP2010086994A (en) 2008-09-29 2008-09-29 Circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250913A JP2010086994A (en) 2008-09-29 2008-09-29 Circuit device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010086994A true JP2010086994A (en) 2010-04-15

Family

ID=42250711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250913A Pending JP2010086994A (en) 2008-09-29 2008-09-29 Circuit device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010086994A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527701A (en) * 2013-04-12 2016-09-08 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Inorganic and organic transient electronic devices
KR101784192B1 (en) * 2014-03-27 2017-10-11 인텔 코포레이션 Electric circuit on flexible substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527701A (en) * 2013-04-12 2016-09-08 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Inorganic and organic transient electronic devices
US10143086B2 (en) 2013-04-12 2018-11-27 The Board Of Trustees Of The University Of Illinois Transient electronic devices comprising inorganic or hybrid inorganic and organic substrates and encapsulates
KR101784192B1 (en) * 2014-03-27 2017-10-11 인텔 코포레이션 Electric circuit on flexible substrate
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate

Similar Documents

Publication Publication Date Title
KR100347706B1 (en) New molded package having a implantable circuits and manufacturing method thereof
US7529093B2 (en) Circuit device
US7957158B2 (en) Circuit device
JPWO2007026944A1 (en) Circuit device and manufacturing method thereof
US9907186B1 (en) Electronic package structure and method for fabricating the same
JP2004158753A (en) Lead frame material, manufacturing method, and semiconductor device and manufacturing method
US20100102436A1 (en) Shrink package on board
KR101059629B1 (en) Semiconductor Package Manufacturing Method
US20020079570A1 (en) Semiconductor package with heat dissipating element
JP2007281129A (en) Stacked semiconductor device
JP4845090B2 (en) Circuit device manufacturing method
JP2010086994A (en) Circuit device and method of manufacturing the same
US20150091152A1 (en) External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
US9318354B2 (en) Semiconductor package and fabrication method thereof
JP2008187144A (en) Circuit device and its manufacturing method
JP2015103782A (en) Semiconductor device
KR101115714B1 (en) Method For Fabricating a Heat Radiating Type Semiconductor Package
US9230874B1 (en) Integrated circuit package with a heat conductor
JP2004165525A (en) Semiconductor device and its manufacture
JP2002100710A (en) Semiconductor device and method for manufacturing the same
JP5587464B2 (en) Manufacturing method of semiconductor device
JP2000124401A (en) Semiconductor device
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
KR20150014282A (en) Semiconductor chip package module and manufacturing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602