JP2010083480A - 飛行制御システムを再起動するための方法およびシステム - Google Patents

Abstract

【課題】飛行制御システムの無停止の動作および／またはエラーまたは障害から迅速に回復する方法を提供する。
【解決手段】飛行制御システムは、データを収集するように構成された少なくとも１つのセンサ１１２と、少なくとも１つのセンサに結合された飛行コントローラ１１０とを含む。飛行コントローラ１１０は、ＲＡＭデバイスの第１のＲＡＭセクタおよび第２のＲＡＭセクタに少なくとも１つの実行可能プログラムを格納するように構成されたランダムアクセスメモリ（ＲＡＭ）デバイスと、センサデータを処理して動作命令を出力するために第１のＲＡＭセクタから少なくとも１つの実行可能プログラムを実行するように構成されたプロセッサと、飛行コントローラに結合された少なくとも１つのアクチュエータ１１６であって、動作指示を受信して実行するように構成されたアクチュエータとを含む。
【選択図】図１

Description

本発明の分野は一般に、飛行制御システムに関し、さらに詳細には、飛行制御システムのエラーまたは障害の後に迅速に回復するための方法およびシステムに関する。

少なくとも一部の既知の航空機は、デジタルコンピュータを含む制御システムを含む。飛行制御システムは、センサおよび／または操縦士から入力を受信し、それに応答して制御信号を航空機の飛行制御コンポーネントに供給する。一部の既知の航空機に含まれる飛行制御システムの例は、フライバイワイヤシステムである。フライバイワイヤシステムを含む航空機において、コクピットコントロールの操縦士の動作は、油圧またはケーブルなどの機械的結合を通じて航空機の対応する飛行制御翼面に転送されることはない。むしろ、コクピットコントロールの操縦士の動作は、センサによって、飛行制御システムコンピュータに転送される電気信号に変換される。飛行制御システムコンピュータは、航空機の飛行制御翼面に結合されたアクチュエータに動作指示を供給する。フライバイワイヤシステムはまた、通常、たとえば電子安定システムなどの飛行制御翼面の動作を決定するために操縦士の入力と組み合わされるデータを、飛行制御システムコンピュータに供給するセンサを含む。

飛行制御システムはまた、無人車両に含まれることもある。無人航空機の飛行制御システムは、たとえばリモート位置から、または事前にプログラムされた飛行計画から電子信号を受信し、それらの電子信号をセンサからの情報と組み合わせて、飛行制御翼面の動作を決定する。

米国特許第５３１３６２５号公報 米国特許第４６２２６６７号公報 米国特許第６８０４７５２号公報 米国特許出願公開第２００４００９８１４０号公報 米国特許出願公開第２００５０１３２１２１号公報

コンピュータの無停止の動作および／またはコンピュータのエラーまたは障害からの迅速な回復は、飛行制御用コンピュータへの依存度を高める。

１つの態様において、飛行制御システムを迅速に再起動する方法が説明され、飛行制御システムはプロセッサを備える。方法は、メモリデバイスに少なくとも１つの実行可能プログラムを格納するステップと、あらかじめ定められた時間において少なくとも１つの実行可能プログラムをＲＡＭメモリデバイスの第１のランダムアクセスメモリ（ＲＡＭ）セクタおよび第２のＲＡＭセクタにコピーするステップとを含む。方法はまた、プロセッサの再起動時に、少なくとも１つの実行可能プログラムを第２のＲＡＭセクタから第１のＲＡＭセクタにコピーするステップと、第２のＲＡＭセクタから第１のＲＡＭセクタにコピーされた少なくとも１つの実行可能プログラムを実行することによってプロセッサの動作を再初期化するステップとを含む。

もう１つの態様において、飛行制御システムが説明される。飛行制御システムは、データを収集するように構成された少なくとも１つのセンサ／入力デバイスと、少なくとも１つのセンサ／入力デバイスに結合された飛行コントローラとを含む。飛行コントローラは、第１のＲＡＭセクタおよび第２のＲＡＭセクタに少なくとも１つの実行可能プログラムを格納するように構成されたランダムアクセスメモリ（ＲＡＭ）デバイスと、センサ／入力デバイスデータを処理して動作指示を出力するために第１のＲＡＭセクタから少なくとも１つの実行可能プログラムを実行するように構成されたプロセッサとを含む。飛行制御システムはまた、飛行コントローラに結合された少なくとも１つのアクチュエータを含む。アクチュエータは、動作指示を受信して実行するように構成される。

さらにもう１つの態様において、飛行コントローラが説明される。飛行コントローラは、第１のＲＡＭセクタおよび第２のＲＡＭセクタを含むランダムアクセスメモリ（ＲＡＭ）デバイスを含み、少なくとも１つの実行可能プログラムの第１のコピーは第１のＲＡＭセクタに格納され、少なくとも１つの実行可能プログラムの第２のコピーは第２のＲＡＭセクタに格納される。飛行コントローラはまた、第１のＲＡＭセクタから少なくとも１つの実行可能プログラムを実行するように構成されたプロセッサを含む。

例示的な飛行制御システムを示すブロック図である。 飛行コントローラの例示的な実施形態を示すブロック図である。 図２に示される飛行コントローラの代替の実施形態を示す図である。 飛行制御システムの動作を示す例示的なタイミング図である。 飛行制御システムの迅速な再起動のための例示的な方法を示す流れ図である。

以下の詳細な説明は、本発明の実施形態を、限定的ではなく例示的に示すものである。本発明が、工業、商業、および住居用途におけるプラント運用の中断を軽減するプラント制御システムの迅速な再起動に一般に使用されることが企図されている。

本明細書で使用される場合、単数形で記述され、「ａ」または「ａｎ」の語が先行する要素またはステップは、除外することが明示的に示されている場合を除き、複数の要素またはステップを除外しないものと理解されるべきである。さらに、本発明の「１つの実施形態」として言及することは、記述されている特徴も同様に組み入れる追加の実施形態の存在を除外するものとして解釈されることを意図してはいない。

図１は、例示的な飛行制御システム１００を示すブロック図である。例示的な実施形態において、飛行制御システム１００は、飛行コントローラ１１０、センサ１１２、入出力（Ｉ／Ｏ）デバイス１１４、およびアクチュエータ１１６を含む。センサ１１２は、たとえば、現在の飛行情報、航空機情報、および天候関連情報などのデータを飛行コントローラ１１０に供給する。飛行コントローラ１１０は、データを受信して処理し、その結果飛行制御命令がＩ／Ｏデバイス１１４に供給されて、アクチュエータ１１６に供給され、そこで飛行制御命令に従ってアクションが行われる。システム１００は、単一のセンサ１１２，単一のＩ／Ｏデバイス１１４、および単一のアクチュエータ１１６を含むものとして示されているが、システム１１０が本明細書において説明されるように機能できるようにする任意の数のセンサ、Ｉ／Ｏデバイス、およびアクチュエータを含むことができる。

特定の実施形態において、オペレータがセンサ１１２に結合された入力デバイス（図１には図示せず）を動かすと、センサ１１２はオペレータの入力を飛行コントローラ１１０に転送する。たとえば、飛行スティック（図１には図示せず）のオペレータの動作は、センサ１１２によって受信され、飛行コントローラ１１０に転送される。コントローラ１１０は、オペレータ入力に対応する航空機の飛行制御翼面（図１には図示せず）の動作を決定する。コントローラ１１０はまた、オペレータ入力を、たとえば、天候関連の入力、高度の入力、および／または航空機速度の入力など、選択されたオペレータ入力に対応する事前にプログラムされた任意の他のセンサ入力と組み合わせることもできる。その他の実施形態において、コントローラ１１０は、オペレータ入力を受信しないが、たとえば、事前にプログラムされた飛行計画およびセンサ１１２からの入力に基づいて、航空機の飛行制御翼面の動作を決定する。アクチュエータ１１６は、飛行コントローラ１１０の命令に従って、航空機の飛行制御翼面を動かす。

図２は、飛行コントローラ１１０の例示的な実施形態を示すブロック図である。例示的な実施形態において、飛行コントローラ１１０は、プロセッサ１４０、読み取り専用メモリ（ＲＯＭ）デバイス１４２、およびランダムアクセスメモリ（ＲＡＭ）デバイス１４４を含む。例示的な実施形態において、ＲＯＭメモリデバイス１４２、ＲＡＭメモリデバイス１４４、およびプロセッサ１４０は、メモリバス１４６によって結合される。一部の例において、ＲＯＭメモリデバイス１４２はフラッシュメモリデバイスであるが、ＲＯＭメモリデバイス１４２は、飛行コントローラ１１０が本明細書に説明されているように機能できるようにする任意のメモリデバイスであってもよい。上記のメモリのタイプは、例示的なものに過ぎず、したがって飛行コントローラ１１０内で使用可能なメモリのタイプについて限定するものではない。

ＲＯＭデバイス１４２およびＲＡＭデバイス１４４のうちの少なくとも１つは、少なくとも１つの実行可能プログラムを格納し、プロセッサ１４０は、少なくとも１つの実行可能プログラムを実行する。例示的な実施形態において、実行可能プログラムは、オペレーティングシステムおよび少なくとも１つのアプリケーションを含む。オペレーティングシステムは、システム１００（図１に示される）のリソースの割り振りを制御し、アプリケーションは、たとえば、航空機の動作を制御する。オペレーティングシステムは、オペレーティングシステムのリソース割り振りサービスを実施するために使用される実行可能コードおよびデータ構造を含む。アプリケーションは、たとえば、飛行指示を決定するために使用される実行可能コードおよびデータ構造を含む。特定の実施形態において、オペレーティングシステムは、リアルタイムオペレーティングシステム（ＲＴＯＳ）である。ＲＴＯＳは、イベントに対する応答がイベントの発生後の所定期間内に発生することが期待される、決定性振る舞いを容易にする。ＲＴＯＳは、ＲＯＭメモリデバイス１４２および／またはＲＡＭメモリデバイス１４４に格納されてもよく、メモリバス１４６を介してプロセッサ１４０にアクセス可能である。

ＲＡＭメモリデバイス１４４は、ＲＡＭの１つの連続バンクを含む。ＲＡＭの１つの連続バンクは、実行可能プログラムがコピーされ、そこから実行可能プログラムが実行する低アドレス空間に第１のセクタを含む。ＲＡＭの第１セクタは、本明細書において下位ＲＡＭ１５０と示される。ＲＡＭの１つの連続バンクはまた、過渡的状況でプログラムが配置される高アドレス空間に第２のセクタを含む。ＲＡＭの第２セクタは、本明細書において上位ＲＡＭ１５４と示される。プログラムは、ＲＯＭデバイス１４２またはターゲットのホストシステム（図２には図示せず）のいずれかから上位ＲＡＭ１５４および下位ＲＡＭ１５０にコピーされる。イベントおよび／または障害が発生すると、プログラムは、上位ＲＡＭ１５４から下位ＲＡＭ１５０にコピーされて、下位ＲＡＭ１５０から実行される。例示的な実施形態において、プロセッサ１４０は、ＲＯＭデバイス１４２、下位ＲＡＭ１５０、および上位ＲＡＭ１５４の間の読み取り／書き込み動作を制御する。

図３は、飛行コントローラ１１０の代替の実施形態を示す図である。飛行コントローラ１１０の例示的な実施形態（図２に示される）と、飛行コントローラ１１０の代替の実施形態（図３に示される）との間で共通のコンポーネントは、同じ参照番号で識別される。代替の実施形態において、飛行コントローラ１１０は、ダイレクトメモリアクセス（ＤＭＡ）エンジン１６２を含む。ＤＭＡエンジン１６２は、ＲＯＭデバイス１４２、下位ＲＡＭ１５０、および上位ＲＡＭ１５４の間の読み取り／書き込み動作を、プロセッサ１４０から独立して実行する。ＤＭＡエンジン１６２は、メモリデバイス１４２と１４４との間のデータ転送のタスクからプロセッサ１４０を解放して、これらのデータ転送を迅速に行えるようにする。

図４は、飛行コントローラ１１０の動作を示す例示的なタイミング図１７０である。タイミング図１７０は、航空機の動作を維持する動作指示を継続的に決定するように反復される飛行コントローラ１１０の動作の制御ループ１７２を示す。飛行コントローラ１１０の動作は、入力を取得すること１８０、入力を処理すること１８２、および出力を送信すること１８４を含む。例示的な実施形態において、飛行コントローラ１１０は、たとえば、センサ１１２（図１に示される）からの入力を取得し１８０、たとえば、Ｉ／Ｏデバイス１１４（図１に示される）に出力を送信し１８４、これがアクチュエータ１１６（図１に示される）の動作をもたらす。制御ループ１７２の長さは、本明細書において、コンピューティングフレーム１８６と示される。コンピューティングフレーム１８６は、飛行制御要件に依存する。たとえば、大型旅客機は、ジェット戦闘機ほど頻繁には安定性を保持するための飛行制御信号を要求しない場合もある。一部の実施形態において、たとえば、ジェット戦闘機の場合、動作１８０、１８２、および１８４は、１ミリ秒（ｍｓ）に満たない時間で実行されることもある。一部の実施形態において、たとえば、旅客機の場合、コンピューティングフレーム１８６は１ｍｓから５００ｍｓの長さであってもよいが、これらのコンピューティングフレーム１８６は例示のためにのみ示されるものであり、限定することを意図してはいない。

制御ループ１７２における中断は、飛行制御システム１００の動作を中断する可能性がある。制御ループ１７２における中断の影響を軽減することで、飛行制御システム１００の動作の中断を容易に軽減することができる。たとえば、ソフトウェアのエラーは、プロセッサ１４０の動作を中断し、そのため制御ループ１７２を中断する可能性がある。ソフトウェアのエラーは、たとえば、プロセッサ１４０で稼働している実行可能プログラムのゼロ除算エラー、データアクセス例外、または命令アクセス例外などのイベントである場合もある。ソフトウェアのエラーは、プロセッサ１４０の動作を中断し、そのため制御ループ１７２を中断する任意のイベントである場合もある。プロセッサ１４０の再起動は通常、ソフトウェアエラーを除去することによりプロセッサ１４０を正常な動作に戻す。しかし、プロセッサのリセット中に、制御ループ１７２が中断される。プロセッサ１４０が正常動作に戻る間にさらに多くの制御ループ１７２のフレーム１８６が通過するので、コンピューティングフレーム１８６の長さが短くなれば、それに応じて飛行コントローラ１１０へのエラーイベントの影響は大きくなる。

図５は、たとえば、飛行制御システム１００（図１に示される）のような飛行制御システムを迅速に再起動するための例示的な方法を示す流れ図２００である。例示的な方法は、たとえば、ＲＯＭデバイス１４２（図１に示される）に実行可能プログラムを格納するステップ２１０を含む。実行可能プログラムは、プログラムテキストおよび読み取り専用データを含む。さらに詳細には、例示的な実施形態において、実行可能プログラムは、オペレーティングシステムコードおよびアプリケーションコードを含む。方法はまた、飛行コントローラ１１０（図１に示される）の起動中に実行可能プログラムをコピーするステップ２１２を含む。飛行コントローラ起動中に実行可能プログラムをコピーするステップ２１２は、ＲＯＭデバイス１４２に格納されている実行可能プログラムを下位ＲＡＭおよび上位ＲＡＭにもコピーするステップを含む。たとえば、実行可能プログラムはＲＡＭメモリデバイス１４４の下位ＲＡＭ１５０（図２に示される）にコピーされ、さらにＲＡＭメモリデバイス１４４の上位ＲＡＭ１５４（図２に示される）にもコピーされる。

下位ＲＡＭおよび上位ＲＡＭにコピーされると２１２、プロセッサは、下位ＲＡＭ１５０から実行可能プログラムを実行する２１４。前述のように、たとえば、ソフトウェアのエラーまたは障害などのイベントは、プロセッサ１４０を再起動することによって解決されてもよい。プロセッサ１４０の再起動は、実行可能プログラムを再初期化してプロセッサのエラーまたは障害を除去することを含む。例示的な方法は、実行可能プログラムを上位ＲＡＭ１５４から下位ＲＡＭ１５０にコピーするステップ２１６と、下位ＲＡＭ１５０に転送された実行可能プログラムを使用してプロセッサ１４０を再初期化するステップ２１８とを含む。コピーされた実行可能プログラムを使用してプロセッサ１４０を再初期化するステップ２１８は、プロセッサのエラーまたは障害前の実行中に実行可能プログラムに入ったと考えられるエラーの存在しない元の実行可能プログラムでプロセッサ１４０の再起動を容易にする。

一部の実施形態において、プロセッサ１４０の完全再起動は必要ではなく、ソフトウェアエラー／障害の発生後にプロセッサ１４０を再起動するときに、再起動プロセスの特定のステップは除外することができる。たとえば、ソフトウェアエラー／障害を克服する必要がない場合、メモリ管理装置（ＭＭＵ）のセットアップは省略されてもよい。上位ＲＡＭ１５４と下位ＲＡＭ１５０との間で実行可能プログラムを迅速に転送することで、プロセッサ１４０の再起動時間を短縮することが容易になる。さらに、再起動時間が短縮されると、制御ループ１７２（図４に示される）が動作を繰り返していない期間を短縮することになるプロセッサ１４０（図２に示される）の動作の中断を軽減できるようになる。制御ループ１７２を中断することは飛行制御を中断する可能性もあるので、プロセッサ１４０の迅速な再起動は有利である。

例示的な実施形態において、コピーするステップ２１２は、読み取り／書き込みコマンドを使用してプロセッサ１４０によって制御される。代替の実施形態において、コピーするステップ２１２は、たとえば、ＤＭＡエンジン１６２（図３に示される）により、プロセッサ１４０から独立して制御される。コピーするステップ２１２をプロセッサ１４０から独立して制御することで、プロセッサ１４０の負荷の軽減ならびに、実行可能プログラムの転送時間の短縮を容易にする。

本明細書において説明されているのは、飛行制御システムの迅速な再起動のための例示的な方法およびシステムである。さらに詳細には、本明細書において説明されている方法は、ソフトウェア障害／エラーが生じた場合に、ＲＡＭのセクションに実行可能プログラムを格納してそこからアクセスするために使用することができる。

本明細書において説明されているシステムおよび方法は、飛行制御システムの効率的かつ経済的な動作を容易にする。プロセッサの再起動時間の短縮を容易にすることで、航空機動作へのソフトウェアエラーの影響を軽減することができるようになる。本明細書において説明されている方法およびシステムの技術的な効果は、飛行制御システムプロセッサの再起動時間を短縮できるようにすることを含む。

本明細書において説明および／または示されているシステムおよび方法は、航空機および飛行制御システムに関して説明および／または示されているが、本明細書において説明および／または示されているシステムおよび方法の実施は、航空機または飛行制御システムに限定されることはない。むしろ、本明細書において説明および／または示されているシステムおよび方法は、無停止の動作が望ましい任意のプラントまたは車両に適用可能である。

システムおよび方法の例示的な実施形態が、本明細書において詳細に説明および／または示されている。システムおよび方法は、本明細書において説明されている特定の実施形態に限定されることはないが、各システムのコンポーネントおよび各方法のステップは、本明細書において説明されているその他のコンポーネントおよびステップから独立して個別に使用することができる。各コンポーネントおよび各方法ステップはまた、他のコンポーネントおよび／または方法ステップと組み合わせて使用することもできる。

プロセッサ（ｐｒｏｃｅｓｓｏｒ）という用語は、本明細書で使用される場合、中央演算処理装置、マイクロプロセッサ、マイクロコントローラ、縮小命令セットコンピュータ（ＲＩＳＣ）、特殊用途向け集積回路（ＡＳＩＣ）、論理回路、および本明細書において説明されている機能を実行することができる任意の他の回路またはプロセッサを示す。

この書面による明細書では実施例を使用して、最良の形態を含む本発明を開示し、さらに当業者が任意のデバイスまたはシステムを作成して使用することおよび任意の組み込まれている方法を実行することを含む本発明を実施することができるようにする。本発明の特許性の範囲は特許請求の範囲によって定義され、当業者に想起されるその他の実施例を含めることができる。そのような他の実施例は、特許請求の範囲の逐語的な術語と相違しない構造要素を有する場合、または特許請求の範囲の逐語的な術語と実質的な相違のない等価の構造要素を含む場合、特許請求の範囲に含まれることが意図される。

１００ 飛行制御システム
１１０ 飛行コントローラ
１１２ センサ
１１４ 入出力（Ｉ／Ｏ）デバイス
１１６ アクチュエータ
１４０ プロセッサ
１４２ 読み取り専用メモリ（ＲＯＭ）デバイス
１４４ ランダムアクセスメモリ（ＲＡＭ）デバイス
１４６ メモリバス
１５０ 下位ＲＡＭ
１５４ 上位ＲＡＭ
１６２ ダイレクトメモリアクセス（ＤＭＡ）エンジン
１７０ タイミング図
１７２ 制御ループ
１８０ 取得
１８２ 処理
１８４ 送信
１８６ コンピューティングフレーム
２１２ コピー
２１４ 実行
２１６ コピー
２１８ 再初期化

Claims (10)

1. データを収集するように構成された少なくとも１つのセンサ（１１２）と、
   前記少なくとも１つのセンサに結合された飛行コントローラ（１１０）であって、
   ランダムアクセスメモリ（ＲＡＭ）デバイス（１４４）であって、前記ＲＡＭデバイスの第１のＲＡＭセクタおよび第２のＲＡＭセクタに少なくとも１つの実行可能プログラムを格納するように構成されたＲＡＭデバイスと、
   前記第１のＲＡＭセクタから前記少なくとも１つの実行可能プログラムを実行して前記センサデータを処理し、動作指示を出力するように構成されたプロセッサ（１４０）とを備える飛行コントローラ（１１０）と
   前記飛行コントローラに結合され、前記動作指示を受信して実行するように構成された少なくとも１つのアクチュエータとを備える飛行制御システム（１００）。
2. 前記少なくとも１つのセンサ（１１２）は、前記飛行制御システムのオペレータによって供給された入力を受信するように構成された入力デバイス（１１４）をさらに備える請求項１記載の飛行制御システム（１００）。
3. 前記少なくとも１つのセンサ入力デバイス（１１４）、前記飛行コントローラ（１１０）、および少なくとも１つのアクチュエータ（１１６）はメモリバス（１４６）を介して結合される請求項１記載の飛行制御システム（１００）。
4. 前記少なくとも１つの実行可能プログラムを格納するように構成された読み取り専用メモリ（ＲＯＭ）デバイス（１４２）をさらに備える請求項１記載の飛行制御システム（１００）。
5. 前記プロセッサ（１４０）はさらに、
   あらかじめ定められた時間における前記ＲＯＭデバイス（１４２）から前記ＲＡＭデバイス（１４４）への前記少なくとも１つの実行可能プログラムの転送を制御して、
   プロセッサの障害／エラー後の前記第２のＲＡＭセクタから前記第１のＲＡＭセクタへの前記少なくとも１つの実行可能プログラムの転送を制御するように構成された請求項４記載の飛行制御システム（１００）。
6. 前記あらかじめ定められた時間は前記飛行コントローラ（１１０）の起動時である請求項５記載の飛行制御システム（１００）。
7. 前記飛行コントローラ（１１０）はさらに、
   前記飛行コントローラ（１１０）の起動時に前記ＲＯＭデバイス（１４２）から前記ＲＡＭデバイス（１４４）への前記少なくとも１つの実行可能プログラムの転送を制御して、
   プロセッサの障害／エラー後の前記第２のＲＡＭセクタから前記第１のＲＡＭセクタへの前記少なくとも１つの実行可能プログラムの転送を制御するように構成されたダイアレクトメモリアクセス（ＤＭＡ）エンジン（１６２）を備える請求項１記載の飛行制御システム（１００）。
8. 第１のＲＡＭセクタおよび第２のＲＡＭセクタを備えるランダムアクセスメモリ（ＲＡＭ）デバイス（１４４）であって、少なくとも１つの実行可能プログラムの第１のコピーは前記第１のＲＡＭセクタに格納され、前記少なくとも１つの実行可能プログラムの第２のコピーは前記第２のＲＡＭセクタに格納されるＲＡＭデバイスと、
   前記第１のＲＡＭセクタから前記少なくとも１つの実行可能プログラムを実行するように構成されたプロセッサ（１４０）と
   備える飛行コントローラ（１１０）。
9. 前記プロセッサ（１４０）はさらに、プロセッサの障害／エラー後の前記第２のＲＡＭセクタから前記第１のＲＡＭセクタへの前記少なくとも１つの実行可能プログラムの転送を制御するように構成される請求項８記載の飛行コントローラ（１１０）。
10. 前記少なくとも１つの実行可能プログラムを格納するように構成された読み取り専用メモリ（ＲＯＭ）デバイス（１４２）をさらに備える請求項８記載の飛行コントローラ（１１０）。

Images