JP2010080958A - 磁界センサ - Google Patents

Abstract

【課題】巨大磁気抵抗（ＧＭＲ）効果に基づくハードディスクドライブのための読み取り／書き込みヘッドにおける現行の読み取り要素におけるスピントルクおよび熱誘導磁気ノイズに起因する問題を解消すること。
【解決手段】電界を検出するためのデバイスは、第１、第２および第３のリード線と、これらリード線の間に接合部とを備え、接合部とリード線とは１つの平面内に配置されており、接合部は平面に垂直な方向に量子閉じ込めを行うようになっており、第１のリード線は接合部の一方の側に配置され、第２および第３のリード線は接合部の反対側に配置されており、第１のリード線は接合部に進入する電荷キャリアの回転角方向の分布を制限するようになっており、よって電荷キャリアが第１のリード線から接合部に流入するときに、電荷キャリアは実質的に非発散ビームとして前記第１のリード線から現れる。
【選択図】図１ａ

Description

本発明は磁界センサに関し、特にデータの記憶または磁気イメージングに使用するための磁界センサに関するが、このような用途に限定されるものではない。

情報を高密度で記憶するためにハードディスクドライブ（ＨＤＤ）が広く使用されている。これらＨＤＤは、このタイプの記憶装置にこれまで関連するコンピュータシステム、例えばサーバーおよびデスクトップコンピュータで一般に見られる。しかしながら、１インチドライブのような形状ファクターがより小さいＨＤＤは、ハンドヘルド電子ドライブ、例えばミュージックプレイヤーおよびデジタルカメラでも見られる。

記憶密度を高めることによりＨＤＤの記憶容量をより大きくすることができる。これには、記録メディアのビットセルのサイズを縮小しなければならない。ビットセルのサイズを約２０ｎｍ×２０ｎｍ未満の値に縮小することにより、インチ当たり１テラビット（１Ｔｂ／ｉｎ^２）よりも高い記憶密度を得ることができる。

Ｇ.Ｍ.ジョーンズ他著、「ＩｎＡｓ Ｙ−分岐スイッチにおける電子波動関数の量子ステアリング」、アプライド・フィジックス・レターズ、第８６巻、０７３１１７ページ（２００５年） Ｇ.ライス他著、「バイオ技術のための磁気抵抗センサおよび磁気ナノ粒子」、ジャーナル・オブ・マテリアル・リサーチ、第２０巻、３２９４〜３３０２ページ（２００５年） Ｊ.スペクター他著、「静電レンズによる二次元システムにおける電子のフォーカシング」、アプライド・フィジックス・レターズ、第５６巻、１２９０〜１２９２ページ（１９９０年） Ｊ.スペクター他著、「二次元電子のための屈折スイッチ」、アプライド・フィジックス・レターズ、第５６巻、２４３３〜２４３５ページ（１９９０年） シャン・Ｘ・ワンおよびアレクサンダー・Ｍ・タラトリン著、「磁気情報記憶技術」、アカデミックプレス（１９９０年） Ｄ・ソントス、Ｈ・フー、「ジャーナル・オブ・コンデンストマター」、第１４巻、１２５１３〜１２５２８ページ（２００２年）

しかしながら、巨大磁気抵抗（ＧＭＲ）効果に基づくハードディスクドライブの読み取り／書き込みヘッドにおける現行の読み取り要素は、これらのサイズに縮小されるにつれ、例えばスピントルクおよび熱誘導磁気ノイズに起因した複数の問題に遭遇することが予想される。

これまで代替の読み取り要素が提案されており、異常磁気抵抗（ＥＭＲ）効果に基づくデバイスに対して注目が集まっている。

Ｇ.Ｍ.ジョーンズ他著、「ＩｎＡｓ Ｙ−分岐スイッチにおける電子波動関数の量子ステアリング」、アプライド・フィジックス・レターズ、第８６巻、０７３１１７ページ（２００５年）（非特許文献１）は、Ｙチャンネル・トランジスタについて述べている。しかしながら、Ｙ−チャンネル・トランジスタは、これまで例えば情報処理における高速デジタルスイッチとして使用するためにしか検討されていない。

本発明の第１の態様によれば、以下のような磁界を検出するためのデバイスが提供される。第１、第２および第３のリード線と、これらリード線の間に接合部とを備え、接合部とリード線とは１つの平面内に配置されており、接合部はこの平面に垂直な方向に量子閉じ込めを行うように構成されており、第１のリード線は接合部の一方の側に配置され、第２および第３のリード線は接合部の反対側に配置されており、第１のリード線は、接合部に進入する電荷キャリアの回転角方向の分布を制限するように構成されており、よって電荷キャリアが第１のリード線から接合部に流入するときに、電荷キャリアは実質的に非発散ビームとして第１のリード線から現われる。

従って、このデバイスはデータ記憶または磁気イメージングの応用における磁界センサとして使用できる。接合部は磁界検出領域として働き、数ナノメーターの寸法まで縮小できる。更にこの装置は、低磁界強度、例えば約５０ｍＴおよび高温、例えば室温より高い温度での磁界の検出に使用できる。

第１のリード線は長手方向軸線に沿って細長くてよく、電荷キャリアが第１のリード線から接合部内に流入するとき、電荷キャリアは前記長手方向軸線と実質的に平行に流れる。第１のリード線は、量子ワイヤーを提供するように横方向の量子閉じ込めを示すように構成できる。このデバイスは、接合部に進入する電荷キャリアの拡散角度を制限するように第１のリード線の中の電荷キャリアを集中させる静電レンズを提供するように構成されたゲート構造を更に備えることができる。この静電レンズは、接合部に進入する電荷キャリアの拡散角度を制限するように構成されている第１のリード線の一部は、接合部に隣接してもよい。

接合部および随意的には少なくとも一つのリード線は、非強磁性材料および／または半導体材料を含むことができる。

接合部は、１０００ｎｍ^２以下または約４００ｎｍ^２以下の面積を有することができる。従って、このデバイスは、例えば高記憶密度のハードディスクドライブまたは化学、生物または医療の応用での、ナノスケールの反応または過程の磁気イメージングにおける磁界検出に使用できる。

このデバイスは、リード線および接合部を供給する材料の層を含むことができる。

第１のリード線と接合部とは、１本の直線の上に配置でき、接合部は第１のリード線の前方に位置し、第２の領域と第３の領域とは、その直線の両側の接合部から前方に分岐するように構成されている。この配置は、磁界の印加に対するデバイスの応答の大きさを高めるのに役立つ。

接合部は、第１のリード線から第２のリード線および第３のリード線に向かって幅が広くなっていてもよい。このことは、平滑なチャンネルを形成し接合部からの反射を低減することに役立つ。

このデバイスは、接合部に接続された少なくとも４本のリード線を備えることができ、その少なくとも４本のリード線は、第１、第２および第３のリード線を含む。追加のリード線は、電荷キャリアのステアリングおよび／またはゲート操作ための追加のドレインとして使用できる。

デバイスは、接合部に電界を加えるためのゲート構造を更に含むことができる。ゲート構造は、接合部の両側に配置されたゲートを含むことができる。このゲート構造は、デバイスの感度を高め、および／またはその動作を調節するのに使用できる。

接合部および随意的にはリード線のうちの少なくとも１つは、比較的広いバンドギャップを有する材料の下部領域と上部領域との間に挟まれた、比較的狭いバンドギャップを有する材料の領域を含む。接合部および随意的にはリード線のうちの少なくとも１つは、減小した次元の電子または正孔ガスを含むことができる。接合部および随意的にはリード線のうちの少なくとも１つは、ＩＩＩ族元素およびＶ族元素の合金を含んでもよく、このことは、高い移動度を得る上で役立つ。接合部および随意的にはリード線のうちの少なくとも１つは、シリコンのようなＩＶ族の元素を含んでもよい。このことは、デバイスの製造を簡略にすることに役立つ。接合部はひずみまたは応力を受け得る。これは移動度を高めるのに役立つ。

本発明の第２の態様によれば、上記デバイスと、第１のリード線から第２のリード線および前記第３のリード線内に電流を流入させると共に、第２のリード線に流入する電流の大きさと、第３のリード線に流入する電流の大きさとを比較するように構成された回路とを含む装置が提供される。

さらに、または代わりに、この回路は、第１のリード線に所定のバイアスを加えた場合に、第２のリード線と第３のリード線に流入する電流の合計を測定するように構成できる。

この装置は、ハードディスクドライブの一部とすることができる。本発明の第３の態様によれば、この装置を含むハードディスクドライブが提供される。

本発明の第４の態様によれば、デバイスのアレイと、各デバイスからのそれぞれの信号を受信し、画像を形成するように構成された回路とを含む、磁気イメージングのための装置が提供される。

本発明の第５の態様によれば、上記デバイスと、デバイスを位置決めするためのスキャナーと、デバイスおよびスキャナーからの信号を受信し、画像を形成するようにそれらの信号を処理するように構成されている回路とを備える、磁気画像を走査するための装置が提供される。スキャナーは、位置決めステージとしてもよい。このスキャナーは、２つまたは３つの直交方向に１ないし１０ｎｍのオーダーの変位量だけデバイスを移動させるための、ピエゾ電気スキャナーのような微細位置決めステージを含んでもよい。この走査手段は、２つまたは３つの直交方向に１０ｎｍ以上または１００ｎｍ以上のオーダーの変位量だけデバイスを移動させるための粗位置決めステージを含んでもよい。この粗位置決めステージは、２つまたは３つの直交方向に１ｃｍのオーダーまたはそれ以上の変位量だけデバイスを移動させるのに適していてもよい。

本発明の第６の態様によれば、第１、第２および第３のリード線と、これらリード線の間に接合部とを備え、接合部とリード線とは１つの平面内に配置されており、接合部はその平面に垂直な方向に量子閉じ込めを行うように構成されており、第１のリード線は接合部の一方の側に配置され、第２および第３のリード線は接合部の反対側に配置されており、第１のリード線は、接合部に進入する電荷キャリアの回転角方向の分布を制限するように構成されているので、電荷キャリアが第１のリード線から接合部に流入するときに、電荷キャリアは、実質的に非発散ビームとして第１のリード線から現われる、磁界を検出するためのデバイスを動作させるための方法が提供され、この方法は第１のリード線と第２および第３のリード線との間にバイアスを加えるステップと、第２のリード線と前記第３のリード線に流入する電流とを比較するステップとを含む。

本方法は、接合部から約１００ｎｍ未満の距離内に磁界源を移動させるステップを更に備えることができる。

本発明の第７の態様によれば、第１、第２および第３のリード線と、これらリード線の間に位置する接合部とを備え、接合部とリード線とは１つの平面内に配置されており、接合部はその平面に垂直な方向に量子閉じ込めを行うようになっており、第１のリード線は接合部の一方の側に配置され、第２および第３のリード線は接合部の反対側に配置されている、センサをデータ記憶またはイメージングへの応用に使用する方法が提供される。

以下、添付図面を参照し、例示により本発明の実施形態について説明する。

磁界センサと測定回路とを含む装置の略図である。 図１に示されたセンサの平面図である。 図１に示されたセンサの斜視図である。 図２に示されたセンサの平面図である。 Ａ−Ａ’ラインに沿った、図３に示されたセンサの横断面図である。 測定回路を示す。 磁界内のセンサ内の電荷の偏向を示す。 ａ〜ｆは数種の異なる条件のうちの１つにおける、図１に示されたセンサのモデルを示す。 図７ａ〜７ｆに示された条件下での、センサのモデルの磁気抵抗のプロットを示す。 ａ〜ｅは異なる幾何学的形状のうちの１つを有するセンサのモデルの磁気抵抗のプロットを示す。 ａ〜ｄは異なるゲートバイアスのうちの１つの下での、センサのモデルの磁気抵抗のプロットを示す。 ａ〜ｄは図２〜４に示されたセンサの製造中のステップを示す。 図２に示されたセンサにおける追加でδドープされた層を示す。 底部ゲートを有する別のセンサの平面図である。 Ｂ−Ｂ’に沿った、図１３に示されたセンサの横断面図である。

図１および１ａを参照すると、本発明のある実施形態におけるデバイス１（以下、センサと称す）は、検出領域２の平面３に実質的に直交する方向５（例えば図示するようなｚ軸に沿った方向）に通過する磁界４を検出するための、平面３（例えば図示するようにｘ−ｙ平面）にある薄い磁界検出領域２を含む。この磁界４は、ナノメーターサイズの磁界源６によって発生され、この磁界源６は、支持体７の中または表面に配置されたか、支持体７により支持された、および／または支持体７に取り付けられた、磁気ナノ粒子または結晶粒、かかる結晶粒の集合、磁気材料から構成された柱または分離された領域の形態となっている。

磁界検出領域２は、約０.１〜２０ｎｍの間の厚さｔを有する。例えばこの磁界検出領域２は、ある厚さの１つまたは数個の単原子層を有することができる。このセンサ１は、磁界源６が発生する１ｍＴまたは１０ｍＴのオーダーの磁気強度、例えば約５０ｍＴの磁気強度４を有する磁界を測定でき、この磁界源６は、検出領域２と磁界源６とが１または１０ｎｍのオーダーの距離ｓだけ離されているとき、１または１０ｎｍのオーダーの最小の面の次元（例えば幅ｗまたは長さｌ）および／または１０ｎｍ^２、１００ｎｍ^２または１０００ｎｍ^２のオーダー、例えば約４００ｎｍ^２以下、または約４００ｎｍ^２〜１０００ｎｍ^２の間の面積Ａを有する。

ある実施形態では、磁界源６は、データ記憶ビットセルを定義するデータトラック内の１つ以上の磁気結晶粒でよく、支持体７はハードディスクドライバーのプラッター（またはメディア）でよい。したがって、磁界源６は、連続的なトラックメディア、離散的なトラックメディアまたはパターン化された磁気メディアにおける磁気ビットを供給できる。また別の実施形態では、磁界源６は、ＤＮＡまたはタンパク質の形態をした支持体７に結合されたいわゆる「数珠」を形成するよう、ポリマー母材（図示せず）内に埋め込まれた強磁性ナノ粒子でよい。超常磁性ナノ粒子も使用できる。

センサ１は、データ記憶または磁気イメージングのような機能を果す（または応用で使用される）より大きいデバイス８、例えばハードディスクドライブまたはバイオチップの一部を形成する。例えばセンサ１のアレイは、Ｇ.ライス他著、「バイオ技術のための磁気抵抗センサおよび磁気ナノ粒子」、ジャーナル・オブ・マテリアル・リサーチ、第２０巻、３２９４〜３３０２ページ（２００５年）（非特許文献２）に記載のＧＭＲセンサのアレイの代わりに使用できる。随意的には、磁気源６および支持体７は、例えばハードディスクドライブのような大きいデバイス８の永久部品または半永久部品を形成できる。

センサ１は支持体９に取り付けられ、例えばハードディスクドライブの読み取り／書き込みヘッドに内蔵され、このヘッドは、センサを磁界源６の近くに（例えば約１０ｎｍ内に）位置決めできるか、またはその逆に磁界源６をセンサ１の近くに位置決めできるように構成できる。

センサ１は走査プローブとして使用でき、支持体９を位置決めステージとすることができる。この位置決めステージは、典型的には１のオーダーの変位量だけセンサをｘ方向、ｙ方向およびｚ方向に移動するための精密位置決めステージ、例えばピエゾ電気スキャナーを含むことができる。この精密位置決めステージは、１０ｎｍ、１００ｎｍまたはそれ以上のオーダー、例えば１ｍｍまたは１０ｍｍのオーダーの変位量だけセンサ１を移動させる粗位置決めステージの上に支持させることができる。したがって、センサ１は他の形態の走査プローブ顕微鏡に類似な方法で、画像を形成するためにサンプルの上を走査できる。

センサ１は、制御および測定回路１０に動作するように接続されており、回路１０は、磁界の存在、方向および／または大きさを検出するように、または例えばハードディスクプラッターのデータトラック内の隣接する結晶粒界をセンサ１が通過する結果生じる磁界の変化を検出するように構成できる。

この測定回路１０は、例えば所定のパターンまたは特性を識別するように、センサ１から受信された信号１２、１３を処理し、出力信号１４を供給するための検出回路１１を含む。例えばハードディスクドライブでは、検出回路１１はリードバック信号検出および処理回路の形態をとり得る。

特に図１ａを参照すると、磁界検出領域２は、３本以上の導電性リード線１６、１７、１８の間の導電性接合部１５の形態となっている。接合部１５とリード線１６、１７、１８とは同一平面３上に配置されている。第１のリード線１６は、接合部１５の一方の側に配置されており、第２のリード線１７および第３のリード線１８は、接合部の反対側に配置されている。この例では、接合部１５は、好ましくは単結晶の高移動度の半導体材料を含む同じ導電性薄膜内に形成することにより、リード線１６、１７、１８と一体的に形成されている。

このように、検出領域２に直交する磁界４が加えられると、第１のリード線１６から接合部１５を通って、第２のリード線１７および第３のリード線１８内に流入する電荷キャリア１９、例えば弾道電子の横方向の偏向が生じる。特に平面３に直交するように磁界４が印加され、接合部１５を通過するように電荷キャリア１９が流れると、磁界４の方向によっては、第２のリード線１７よりも第３のリード線１８の方により多い電荷キャリアが偏向されるか、またはこの逆の方により多い電荷キャリアが偏向される。第２のリード線１７における電流Ｉ_１の値と第２のリード線１８内の電流Ｉ_２の値を比較することにより、磁界４の存在、その方向および／または大きさを決定できる。

電荷キャリア１９の実質的に非発散性のビームを形成する、例えば中心軸から約１０°以下（横方向に）発散させることにより、磁界強度の小さい（例えば約５０ｍＴの）磁界４の印加に対するセンサ１の感度および／または応答を改善できる。ある実施形態では、電荷キャリア１９は約５°よりも少ない値しか発散しない。ある実施形態では、電荷キャリア１９は中心軸から約２°以下の値しか発散しない。

接合部１５への電荷キャリア１９の接近角度が所定レンジ、例えば約１０°以下に制限されるよう、電荷キャリア１９の誘導を助けるために、センサ１は、接合部１５に流入する電荷キャリア１９を平行化する第１のリード線１６の区間１６ａを含む。この例では、リード線１６内で、狭くというよりも長く（すなわちｌ_１＞ｗ_１）、バルクの平均自由行路λよりも長い細長い区間１６ａが使用されている。本例では、この細長い区間１６ａは接合部１５に隣接しており、換言すれば接合部１５内に直接給電する。

区間１６ａは、約１００ｎｍ〜５００ｎｍあるいはそれ以上の長さｌ_１とすることができる。この区間１６ａの幅に対する長さの比α（すなわちｌ_１／ｗ_１）は、少なくとも２、５または１０でよい。ある実施形態では、この比αを１００以上または１０００とすることができる。

電荷キャリア１９の非発散ビームを形成するための他の配置も使用できる。例えばＪ.スペクター他著、「静電レンズによる二次元システムにおける電子のフォーカシング」、アプライド・フィジックス・レターズ、第５６巻、１２９０〜１２９２ページ（１９９０年）（非特許文献３）、またはＪ.スペクター他著、「二次元電子のための屈折スイッチ」、アプライド・フィジックス・レターズ、第５６巻、２４３３〜２４３５ページ（１９９０年）（非特許文献４）に記載されているようなコリメータを使用することができる。

接合部１５に隣接するリード線１６、１７、１８の区間または部分（すなわち接合部１５に直接導かれるかまたはこの接合部１５から現われ、１μｍまたは１０μｍのオーダーの長さを有するリード線の区間）は、接合部１５の平面３内に存在する。接合部１５から更に離間した位置では、リード線１６、１７、１８は接合部１５の平面３内に存在する必要はない。

例えば、電荷の運動エネルギーを減少させ、よって相互作用時間および偏向を増加することにより電荷の流れを制御し、および／またはセンサ１の動作を調節（または調整）するために、接合部１５内に電界を印加するように、１つ以上のゲート、例えばサイドゲート２０、２１を使用できる。

次に、センサ１についてより詳細に説明する。

更に、図２、３および４も参照する。センサ１は、トレンチ分離により形成され、エッチングされたメサ構造２２を含む。このメサ構造２２内では、上部絶縁層２４と下部絶縁層２５との間に導電性薄膜２３が挟まれている。このメサ構造２２は平面図において全体がＹ字形状となっており、下部絶縁層２５のエッチングされていないベース部分２６上に置かれている。下部絶縁層２５は、バッファ層２７上に配置されており、次にバッファ層２７は基板２８上に形成されている。

導電性薄膜２３は、約２０ｎｍの厚さｔ_１を有するインジウム・アンチモン（ＩｎＳｂ）を含むことができ、絶縁層２４、２５は、それぞれ約１００ｎｍおよび２００ｎｍの厚さｔ_２、ｔ_３を有するインジウム・アルミニウム・アンチモン（ＩｎＡｌＳｂ）を含むことができる。これの代わりに、導電性薄膜２３は、典型的には約２００ｎｍよりも薄い厚さｔ_１を有するインジウム・ヒ素（ＩｎＡｓ）を含むことができ、絶縁層２４、２５はアルミニウム・アンチモン（ＡｌＳｂ）およびアルミニウム・ガリウム・アンチモン（ＡｌＧａＳｂ）を含むことができる。

この導電薄膜２３および絶縁層２４、２５は、「平坦な底部の」量子井戸を形成しており、この量子井戸では導電性薄膜２３が二次元導電系の範囲を規定している。しかしながら、他の形態のヘテロ構造を使用して二次元電子（または正孔）ガスを形成することもできる。

第１のリード線１６（本明細書ではソースまたはソース領域とも称す）が、接合部１５（本明細書では中間領域またはチャンネル領域とも称す）へ給電し、第２のリード線１７および第３のリード線（本明細書ではドレインまたはドレイン領域とも称す）が接合部１５から現われるように、導電性薄膜２３は二股に分かれる、あるいは分岐している。

導電性薄膜２３は、本例ではｘ軸に平行に示された長手方向軸線２９に沿って全体が細長くなっている。第１のリード線１６および接合部１５は、全体が長手方向軸線２９の上に位置し、接合部１５から生じている第２のリード線１７および第３のリード線１８は、全体が軸線２９に平行に延びると共にこの軸線２９の両側に位置している。前に説明したように、第１のリード線１６は全体が長く、狭く、直線状である、接合部１５に給電する区間１６ａを含む。第１のリード線１６は、量子コヒーレンス長Ｌ_Ｃよりも短く、リード線１６を形成するバルク材料のフェルミ波長λ_ｆよりも長い幅ｗ_１を有することができる。

この例では、接合部１５は平面図で全体が台形となっている。しかしながら、この接合部１５は別の形状でもよく、例えばカーブした辺を有することもできる。

第１のリード線１６は、ほぼ同じ幅である第２のリード線１７および第３のリード線１８よりも細い、すなわちｗ_１＜ｗ_３＝ｗ_４であることが好ましい。例えばｗ_１＝（ｗ_３／β）であり、ここでは１≦β≦２である。これは反射を少なくするのに役立ち得る。

この例では、（第１のリード線１６から第２のリード線１７および第３のリード線１８までの方向の）接合部１５の幅は、第１のリード線１６の端部の幅とほぼ同じとすることができる第１の幅ｗ_２Ａから、少なくとも第２のリード線１７の幅と第３のリード線１８の幅との合計とすることができる第２の幅ｗ_２Ｂまで増加する。すなわちｗ_２Ａ＝ｗ_１であり、ｗ_２Ｂ＞ｗ_３＋ｗ_４である。

第１のリード線１６の幅ｗ_１は、１または１０ｎｍのオーダーであり、この第１のリード線１６の幅ｗ_１は、一次元量子ワイヤーに対して充分狭くてもよい。このことには、フォノン散乱を減少させることによりデバイスの動作温度を高めることに役立つという利点がある。例えば一次元ワイヤーを形成するために二次元シートを追加的に閉じ込めることによって、量子化されたエネルギーレベルの間の間隔を広くできる。従って、フォノンのエネルギーがエネルギーレベル間の間隔よりもずっと狭い場合、電子（または正孔）の散乱がより小さくなる可能性が高い。

接合部１５に隣接する第２のリード線１６および第３のリード線１７の部分は最大幅ｗ_５だけ離間しており、この最大幅ｗ_５はリード線１７、１８の幅とほぼ同じ、すなわちｗ_５＝ｗ_３、でよい。接合部１５から更に離れると、リード線１７、１８は、より広い幅に分岐および／または分離することができる。

接合部１５の長さおよび幅、および第２のリード線１７および第３のリード線１８が接合部１５から出る際のこれらリード線１７、１８の構成（例えば回転角方向の偏位および／または曲率）は、定常的な実験によって見つけることができ、接合領域１５内での電荷キャリア１９の予想される偏向に基づき、および／または電荷輸送をモデル化することによって選択できる。接合部１５から更に離れた位置において、第２のリード線１７および第３のリード線１８は分岐でき、および／または検出領域２が存在する平面３から離れる方向を含む任意の方向の任意の経路をとることができる。

トレンチ分離は、サイドメサ構造３０、３１も残存させ、これらメサ構造において、導電層部分は、これらはサイドゲート２０、２１を提供し、パターン化された導電層２３と同じ平面内にあり、この層から横方向に離間している。

特に図３を参照すると、サイドメサ構造３０、３１の近接エッジ３６、３３は、接合部２３の近くにおいてメサ構造２２の対応する側部エッジ３２、３５に一般に続いている。

図５および６を参照し、センサ１の動作について説明する。

測定回路１０は、ソース１６と各ドレイン１７、１８の間にバイアスＶを印加する第１の電源３６を含む。従って第１のドレイン１７および第２のドレイン１８内に流入する電流は、それぞれ第１電流Ｉ_１電流および第２電流Ｉ_２となる。

ドレイン１８、２０に流入する電流に応じて第１の電圧信号３９および第２の電圧信号４０を発生させるのに、電流−電圧コンバータ３７、３８が使用でき、出力電圧信号４２を発生する差動増幅器４１により、電圧信号３９と４０との間の差を取り込むことができる。

出力電圧信号４２は、処理回路または処理ブロック４３へ送られる。

ハードディスクドライブでは、処理回路４３は、例えばパーシャル・レスポンス・マキシマム・ライクリフッド（ＰＲＭＬ）方法および誤り訂正を使ってデータ検出および復号化を行う。更なる詳細については、シャン・Ｘ・ワンおよびアレクサンダー・Ｍ・タラトリン著、「磁気情報記憶技術」、アカデミックプレス（１９９０年）（非特許文献５）の第８および第１２章に記載されている。

磁気画像形成では、処理回路４３は同様な処理を実行できる。

センサ１は、例えば磁気画像形成で使用される多くのセンサのうちの１つとすることができる。従って、処理回路４３は多くのセンサから誘導される信号を受信でき、例えば画像を形成できる。

走査型磁気イメージングでは、処理回路４３は位置決めステージからの信号を受信し、位置情報を得ることができるので画像を形成できる。

ゲート２０、２１にバイアスＶ_Ｇ１、Ｖ_Ｇ２を印加するのに、第２の電源４５_１および第３の電源４５_２を使用できる。後述するように、ゲート２０、２１へ正のバイアスＶ_Ｇ１、Ｖ_Ｇ２を加えることにより、センサ１の感度を高めることができる。各ゲート２０、２１へ異なるバイアスＶ_Ｇ１、Ｖ_Ｇ２を印加することにより、接合部１５および／またはドレイン１７、１８における非対称性を補償できる。

ソース１６とドレイン１７、１８の間に外部電位Ｖを印加すると、電子１９はソース１６（本明細書ではコンタクトＣとも称す）からドレイン１７、１８（本明細書ではコンタクトＲおよびＬとも称す）へ移動される。

外部ソース６から生じる外部磁界４、例えば磁束が接合部１５に垂直に入射する磁気ビットは、電子がソース１６からドレイン１７、１８に伝搬する際に、電子１９の少なくとも部分的な偏向を生じさせる。図６に示されるように、細長い区間１６ａを使用することは、電子１９の平行化に役立つ。

第１ドレイン（Ｒ）１７または第２ドレイン（Ｌ）１８に向かう偏向の方向４６は、磁界４の方向に応じて決まる。

センサ１は、第１および第２ドレインコンタクトで検出される電流変化を通し、接合部１５の平面に垂直な磁界４の大きさ（または垂直でない磁界の場合には、接合部１５の平面に垂直な磁界成分の大きさ）を検出できる。センサ１の磁気抵抗（ＭＲ）は、電流の差（Ｉ_Ｒ−Ｉ_Ｉ）を全電流（Ｉ_Ｒ＋Ｉ_Ｉ）で割った値で示される比として定められる。このようにセンサ１は、デバイスの磁気抵抗の変化を測定することにより、磁界４の垂直成分の大きさを検出できる。

デバイスの磁気抵抗は、検出領域２、すなわち接合部１５における磁界の大きさに影響される。他の場所、例えばソース１６およびドレイン１７、１８内の磁界の変化は検出されず、磁気抵抗を変化させない。

前に説明したように、ゲートへバイアスを加えることにより、感度を高めることができる。その理由は、正のバイアスを加えると、接合部１５内のポテンシャルエネルギーが高まり、よって接合部１５を通過する電子１９の運動エネルギーが低下するからである。電子１９は効果的に「減速」されるので、磁界４によってより長い間影響を受け、このことによって偏向が大きくなる。

高温、例えば室温（約２９３°Ｋ）以上で、低い磁界を検出するのにセンサ１が使用できる。

センサ１の透過特性および反射特性を計算するのに散乱マトリックス方法を使用できる。

この方法は、Ｄ・ソントスとＨ・フーによる論文、「ジャーナル・オブ・コンデンストマター」、第１４巻、１２５１３〜１２５２８ページ（２００２年）（非特許文献６）に記載されたモデルに基づくものである。しかしながら、このモデルは磁界を考慮するという点で早期のモデルの拡張モデルとなっている。

このモデルでは磁界の存在下で量子井戸内の量子化された電子に対するシュレジンガー方程式を解き、この解に基いて伝搬透過および反射の確率を計算し、デバイスを通る電気的輸送を計算しなければならない。このモデルは、推定される電子の平均自由行路はより長い、例えばデバイスの寸法よりもかなり長いと仮定するので、フォノンによる電子散乱を無視する。

磁気抵抗（ＭＲ）は、次のように定義される。
ＭＲ（Ｅ）＝（Ｔ_Ｌ−Ｔ_Ｒ）／（Ｔ_Ｌ＋Ｔ_Ｒ＋Ｒ_Ｃ）， （１）
ここで、Ｅはソース１６（「Ｃ」）から検出領域２、すなわち接合部１５を通ってドレイン１７、１８（「Ｒ」および「Ｌ」）まで伝搬する入射電子のエネルギーであり、Ｔ_Ｒは第１ドレイン１７（「Ｒ」）まで伝搬する際のエネルギーＥを有する電子の透過確率であり、Ｔ_Ｌは第２ドレイン１８（「Ｌ」）まで伝搬する電子の透過確率であり、Ｒ_Ｃは接合部１６（「Ｃ」）まで伝搬する際に電子が反射される確率である。

図７ａ〜７ｆの各々は、異なる条件下のセンサ１のモデル４７を示す。モデル４７は第１コンタクト４８と、接合部４９と、第２コンタクト５０の第２部分５０_１と、第２コンタクト５０の第２部分５０_２と、第３コンタクト５１の第１部分５１_１と、第３コンタクト５１の第２部分５１_２とを含む。

図７ａでは、「条件０」と称す一組の条件下において、接合部４９に対し、＋５０ｍＴの磁界Ｂおよび０.４ＶのゲートバイアスＶ_Ｇが印加される。コンタクト４８、５０、５１には磁界もゲートバイアスも印加されない。

図７ｂでは、「条件１」において、接合部４９およびコンタクト４８、５０、５１に＋５０ｍＴの磁界Ｂが印加され、接合部４９だけに０.４ＶのゲートバイアスＶ_Ｇが印加される。

図７ｃでは、「条件２」において、接合部４９およびコンタクト５０、５１に＋５０ｍＴの磁界Ｂが印加され、コンタクト４８に−５０ｍＴの磁界Ｂが印加され、接合部４９だけに０.４ＶのゲートバイアスＶ_Ｇが印加される。

図７ｄでは、「条件３」において、コンタクト４８、５０、５１に＋５０ｍＴの磁界Ｂが印加され、接合部４９に−５０ｍＴの磁界Ｂが印加され、接合部４９だけに０.４ＶのゲートバイアスＶ_Ｇが印加される。

図７ｅでは、「条件４」において、コンタクト４８およびコンタクト５０、５１の第２部分５０_２、５１_２に＋５０ｍＴの磁界Ｂが印加され、コンタクト５０、５１の第１部分５０_１、５１_１に−５０ｍＴの磁界Ｂが印加され、接合部４９だけに０.４ＶのゲートバイアスＶ_Ｇが印加される。

図７ｆでは、「条件５」において、コンタクト４８および接合部４９に＋５０ｍＴの磁界Ｂが印加され、接合部４９だけに０.４ＶのゲートバイアスＶ_Ｇが印加される。

図８も参照すると、ここには条件０〜５下のモデル４７に対してそれぞれ計算されたＭＲ（Ｅ）の第１プロット〜第６プロット４７_０、４７_１、４７_２、４７_３、４７_４、４７_５が示されている。

図８は、接合部４９における磁界の方向の変化が、エネルギーに依存する磁気抵抗の符号を変化させることを示している。コンタクト４８、５０、５１における磁気の方向の変化は、磁気抵抗の符号を変更させない。

図９ａ〜９ｆは、センサ１の磁気抵抗がデバイスの幾何学的形状の変化によってどのように影響され得るかを示している。

図９ａ〜９ｆでは、接合部１５の長さｌ_２が長くなっている。磁気抵抗のプロット５３_１、５３_２、５３_３、５３_４、５３_５は、センサ１のモデル４７の長さｌ_２が長くなるにつれ、磁気抵抗の谷の大きさが増加することを示している。図８ａ〜８ｆに示されるように、これらモデル４７は、ゲート電圧が０.２Ｖとなっている図８ｅの場合を除き、０.４Ｖのゲート電圧を使用している。

幾何学的形状は材料の選択に依存し、検出すべき磁界源の形状、例えばビットセルの形状に応じて変化し得る。ビットの形状はセンサ領域の形状に影響するので、デバイスの幾何学的形状の他の部分に影響を与える。

図１０ａ〜１０ｄは、センサ１の磁気抵抗がどのようにゲート電圧の印加に影響するかを示している。

図１０ａには、０.１Ｖのゲートバイアスの場合の磁気抵抗のプロット５５_１が示されており、図１０ｂには、０.０５Ｖのゲートバイアスの場合の磁気抵抗のプロット５５_２が示されており、図１０ｃには、０.２Ｖのゲートバイアスの場合の磁気抵抗のプロット５５_３が示されており、図１０ｄには、ゲートバイアスがかけられていない場合の磁気抵抗のプロット５５_４が示されている。

磁気抵抗のプロット５５_１、５５_２、５５_３、５５_４は、ゲートバイアスを大きくした場合の磁気抵抗の谷の大きさ、例えば５６_１、５６_２、５６_３，５６_４の大きさの増加を示す。

このように、ゲートを用いることによってデバイスの感度を改善でき、ゲートを用いてその感度を増加するようにデバイスを調節できる。このような特徴は、デバイスの製造時の歩留まりを高めるのに役立つ。その理由は、リソグラフィのばらつきは、デバイスの正確な幾何学的形状に影響を与え、製造中にデバイスごとに異なり得るからである。

図１１ａ〜１１ｃを参照し、次にセンサ１を製造する方法について説明する。

特に図１１ａを参照すると、例えば分子ビームエピタキシー（ＭＢＥ）を用いて基板２６上に層構造５６が成長される。例えば層構造５６の残りの部分を続いて成長させるために欠陥のない表面を提供するよう、または層構造５６の残りの部分内に格子整合または導入応力またはひずみを提供するよう、基板２６と層構造５６との間にバッファ層２７を設けてもよい。

層構造５６は、単結晶の量子井戸ヘテロ構造である。この層構造５６は第１バリア層２５’と、井戸層２３’と、上部バリア層２４’とを含む。上部バリア層２４’は保護キャップ層として働くことができる。それに代わって、付加的にキャッップ層（図示せず）を設けることができる。この層構造５６は二次元の電子ガスまたは正孔ヘテロ構造とすることができる。

井戸層２３’は、ＩＩＩ−Ｖ族材料、例えばＩｎＡｓまたはＩｎＳｂ、もしくは例えばＩｎ、Ａｓ、Ｓｂに基づく三元合金を含むことができる。この井戸層２３’は、シリコンまたはゲルマニウム、合金または化合物半導体材料を含むことができる。バリア層２４’、２５’は、結果としてあるバリアを形成する、より大きいバンドギャップおよび／またはバンドオフセットを有する。バリア層２４’、２５’は、ＩＩＩ−Ｖ族材料、例えばＩｎＡｌＡｓを含むことができる。井戸層２３’がシリコンまたはゲルマニウム（またはこれらに基づく材料）から形成されている場合、バリア層２４’、２５’はシリコンまたはゲルマニウムの化合物、例えば窒化物および／または酸化物、例えばＳｉＯ_２を含むことができる。井戸層２３’は、ひずませてもよい

メサ構造２２、３０、３１（図２）は、例えば電子ビームまたはＸ線リソグラフィのようなナノリソグラフィ、例えば反応性イオンエッチングまたはミリングのようなドライエッチングおよび／またはウェットエッチングによって画定される。ソフトマスク（すなわちレジストのパターン化された層）またはハードマスク（例えばリソグラフィおよびエッチングによってパターン化された薄い金属製マスク）を使用してもよい。

例えば図１１ｂを参照すると、層構造５６の上部表面５８上にレジストの層、例えば水素シルセスキオキサン（ＨＳＱ）またはその他のポジレジストをスピニングし、走査電子ビームを使ってレジスト層（図示せず）を露光し、現像剤、例えばＭＩＢＫ／ＩＰＡを用いて、露光された領域を除去するように露光したレジストを現像することにより、ソフトマスク５７を形成できる。

図１１ｃを参照すると、上部層２５’の反応性イオンエッチ５９部分６０、６１、６２、井戸層２３’および下部バリア層２４’が反応性イオンエッチまたはイオンミリングにより除去される。

図１１ｄを参照すると、この結果得られた構造６３が示されている。電子ビームリソグラフィまたはフォトリソグラフィを使用し、タンタルおよび金（Ｔａ：Ａｕ）のような金属層を堆積することにより、ソースおよびドレイン領域へのコンタクトおよびゲートが形成できる。

次に説明するように、メサ、すなわちエッチングされた構造６３はダイヤモンド状炭素（ＤＬＣ）から形成されたハードマスクを使用するイオンミリングにより形成できる。

ウェーハの上部表面５８を横断するように、炭素（図示せず）が全層堆積される。そのダイヤモンド状炭素膜を覆うように、ネガの電子ビームレジスト（図示せず）、例えばＰＭＭＡが塗布され、電子ビームリソグラフィを使ってパターン化し、レジストマスク（図示せず）を形成する。

レジストエッチマスク全面に金属薄膜（図示せず）、例えばクロム（Ｃｒ）の薄膜を堆積し、金属製エッチマスク（図示せず）を形成するようにリフトオフする。酸素（Ｏ_２）または二酸化炭素（ＣＯ_２）反応性イオンエッチングを用いて、金属製エッチマスクのパターンをＤＬＣ膜に転写し、ＤＬＣハードマスク（図示せず）を画定する。

最後に、イオンミリングを使ってＤＬＣハードマスクのパターンを層構造に転写する。イオンミリングはハードマスクを形成するのに用いられた元の薄い金属製マスクも除去する。

この技術は、エッチングされた材料の再堆積により形成される顕著な塀を少しも生じることなく、細かい特徴部を形成できる。

ミリング後に、元のマスクを画定するのに用いられたエッチング剤と同様なＯ_２またはＣＯ_２ＲＩＥエッチング剤により、残りのＤＬＣハードマスクを除去することができ、この結果図１１ｄに示される構造６３が形成される。

図１２を参照すると、センサ１’の別の実施形態は、これまで説明したセンサ１（図４）と同じであるが、例えば約１×１０^２０ｃｍ^−２の面積密度を有するシリコンから成るデルタドープされた層６３を含む。このデルタドープされた層６３は、導電層２３内のキャリア密度を変更、例えば増加するのに使用できる。このデルタドープされた層６３は、導電層２３内に不純物を導入しないよう、導電層２３の外側、例えば下方に設けられる。

図１３および１４を参照すると、センサの更に別の実施形態１”は、前に述べたセンサ１（図４）と同一であるが、サイドメサ構造３０、３１を含まず、その代わりに底部ゲート６４を含んでいる。この底部ゲート６４は、イオン打ち込み方法によって形成できる。

前に述べた実施形態について、多くの変更を行うことができると理解できよう。

例えば磁界の検出および測定を必要とするデータの記憶および画像形成以外の用途でも、このセンサを使用できる。

例えばＩｎＳｂ以外の材料も使用できる。（例えば３００°Ｋで１０^３または１０^４ｃｍ^２Ｖ^−１ｓ^−１のオーダーの）高移動度を有する別の材料も使用できる。接合部およびリード線を構成する材料は、単結晶でなくてもよい。

他の適当なデバイスの幾何学的形状を探す、例えば定常的な実験により、Ｙ接合部の幾何学的形状および寸法を変更することができる。例えばデバイスの幾何学的形状および／または寸法を変更し、変更したデバイスを試験し、磁気抵抗がより大きくなったか、小さくなったかを確認できる。

電荷キャリアは実質的に共線的なビームまたは実質的に平行なビームを形成できる。

センサは電子または正孔の輸送に基づき動作できる。この輸送は、弾道的輸送成分および拡散的輸送成分の双方を含むことができる。

１ デバイス
２ 磁界検出領域
３ 平面
４ 磁界
５ 直交方向
６ 磁界源
７ 支持体
８ より大きいデバイス
９ 支持体
１０ 測定回路
１１ 検出回路
１２、１３ 受信信号
１４ 出力信号
１５ 接合部
１６、１７、１８ リード線
１９ 電荷キャリア

Claims (25)

1. 第１、第２および第３のリード線と、
   これらリード線の間に接合部とを備え、
   前記接合部と前記リード線とは、１つの平面内に配置されており、前記接合部は前記平面に垂直な方向に量子閉じ込めを行うように構成されており、前記第１のリード線は前記接合部の一方の側に配置され、前記第２および第３のリード線は前記接合部の反対側に配置されており、前記第１のリード線は前記接合部に進入する電荷キャリアの回転角方向の分布を制限するように構成されており、よって前記電荷キャリアが前記第１のリード線から前記接合部に流入するときに、前記電荷キャリアは実質的に非発散ビームとして前記第１のリード線から現れる、磁界を検出するためのデバイス。
2. 請求項１に記載のデバイスであって、前記第１のリード線は、長手方向軸線に沿って細長く、前記電荷キャリアが前記第１のリード線から前記接合部内に流入するとき、前記電荷キャリアは前記長手方向軸線と実質的に平行に流れる、デバイス。
3. 請求項１または２に記載のデバイスであって、前記第１のリード線は、量子ワイヤーを提供するように横方向の量子閉じ込めを行うように構成されている、デバイス。
4. 請求項１〜３のうちのいずれか１項に記載のデバイスであって、前記第１のリード線内で、前記電荷キャリアを集中させるための静電レンズを提供するように構成されているゲート構造を更に備え、よって前記接合部に進入する電荷キャリアの拡散角度を制限するようになっている、デバイス。
5. 請求項１〜４のうちのいずれか１項に記載のデバイスであって、前記接合部に進入する前記電荷キャリアの拡散角度を制限するように構成されている第１のリード線の一部は前記接合部に隣接する、デバイス。
6. 請求項１〜５のうちのいずれか１項に記載のデバイスであって、前記接合部は非強磁性材料および／または半導体材料を含む、デバイス。
7. 請求項１〜６のうちのいずれか１項に記載のデバイスであって、前記接合部は１０００ｎｍ^２以下または約４００ｎｍ^２以下の面積を有する、デバイス。
8. 請求項１〜７のうちのいずれか１項に記載のデバイスであって、前記デバイスは前記リード線および前記接合部を構成する材料の層を含む、デバイス。
9. 請求項１〜８のうちのいずれか１項に記載のデバイスであって、前記第１のリード線と前記接合部とは１本の直線上に配置されており、前記接合部は前記第１のリード線の前方に位置し、前記第２の領域と前記第３の領域とは前記直線の両側で前記接合部から前方に分岐するように構成されている、デバイス。
10. 請求項１〜９のうちのいずれか１項に記載のデバイスであって、前記接合部は、前記第１のリード線から前記第２のリード線および前記第３のリード線に向かって幅が広くなっている、デバイス。
11. 前記デバイスは、
    請求項１〜１０のうちのいずれか１項に記載のデバイスであって、前記接合部に接続された少なくとも第４のリード線を備え、前記少なくとも第４のリード線は前記第１、第２および第３のリード線を含む、デバイス。
12. 前記デバイスは、
    請求項１〜１１のうちのいずれか１項に記載のデバイスであって、前記接合部に電界を加えるためのゲート構造を更に含む、デバイス。
13. 請求項１２に記載のデバイスであって、前記ゲート構造は前記接合部の両側に配置されたゲートを含む、デバイス。
14. 請求項１〜１３のうちのいずれか１項に記載のデバイスであって、前記接合部および随意的には前記リード線のうちの少なくとも１つは、比較的広いバンドギャップを有する材料の下部領域と上部領域との間に挟まれた、比較的狭いバンドギャップを有する材料の領域を備える、デバイス。
15. 請求項１〜１４のうちのいずれか１項に記載のデバイスであって、前記接合部および随意的には前記リード線のうちの少なくとも１つは、縮小した次元の電子または正孔ガスを含む、デバイス。
16. 請求項１〜１５のうちのいずれか１項に記載のデバイスであって、前記接合部および随意的には前記リード線のうちの少なくとも１つは、ＩＩＩ族元素またはＶ族元素の合金を含むか、またはＩＶ族の元素を含む、デバイス。
17. 請求項１〜１６のうちのいずれか１項に記載のデバイスであって、前記接合部はひずみまたは応力を受けている、デバイス。
18. 請求項１〜１７のうちのいずれか１項に記載のデバイスと、
    前記第１のリード線から前記第２のリード線および前記第３のリード線内に電流を流入させると共に、前記第２のリード線に流入する電流の大きさと、前記第３のリード線に流入する電流の大きさとを比較するように構成されている回路とを備える装置。
19. ハードディスクドライブの一部となっている、請求項１８に記載の装置。
20. 請求項１９に記載の装置を含むハードディスクドライブ。
21. 請求項１〜１７のうちのいずれか１項に記載のデバイスのアレイと、
    各デバイスからのそれぞれの信号を受信し、これら信号を処理し、画像を形成するように構成されている回路とを備える、磁気イメージングのための装置。
22. 請求項１〜１７のうちのいずれか１項に記載のデバイスと、
    前記デバイスを位置決めするためのスキャナーと、
    前記デバイスおよび前記スキャナーからの信号を受信し、これら信号を処理し、画像を形成するように構成されている回路とを備える、磁気画像を走査するための装置。
23. 第１、第２および第３のリード線と、
    これらリード線の間に接合部とを備え、
    前記接合部と前記リード線とは、１つの平面内に配置されており、前記接合部は前記平面に垂直な方向に量子閉じ込めを行うように構成されており、前記第１のリード線は前記接合部の一方の側に配置され、前記第２および第３のリード線は、前記接合部の反対側に配置されており、前記第１のリード線は前記接合部に進入する電荷キャリアの回転角方向の分布を制限するように構成されており、よって前記電荷キャリアが前記第１のリード線から前記接合部に流入するときに、前記電荷キャリアは実質的に非発散ビームとして前記第１のリード線から現れる、電界を検出するためのデバイスを動作させるための方法において、
    前記第１のリード線と、前記第２および前記第３のリード線との間にバイアスを加えるステップと、
    前記第２のリード線に流入する電流と前記第３のリード線に流入する電流とを比較するステップとを備える方法。
24. 請求項２３記載の方法であって、前記接合部から約１００ｎｍ未満の距離内に磁界源を移動させるステップを更に備える、方法。
25. 第１、第２および第３のリード線と、
    これらリード線の間に接合部とを備え、
    前記接合部と前記リード線とは１つの平面内に配置されており、前記接合部は前記平面に垂直な方向に量子閉じ込めを行うように構成されており、前記第１のリード線は前記接合部の一方の側に配置され、前記第２および第３のリード線は前記接合部の反対側に配置されているセンサを、データ記憶またはイメージングの応用に使用する方法。

Images