JP2010080782A - Power semiconductor module and inverter system using the same - Google Patents
Power semiconductor module and inverter system using the same Download PDFInfo
- Publication number
- JP2010080782A JP2010080782A JP2008249005A JP2008249005A JP2010080782A JP 2010080782 A JP2010080782 A JP 2010080782A JP 2008249005 A JP2008249005 A JP 2008249005A JP 2008249005 A JP2008249005 A JP 2008249005A JP 2010080782 A JP2010080782 A JP 2010080782A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- module
- semiconductor element
- power
- peltier module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
本発明はパワー半導体モジュールとそれを用いたインバータシステムに関し、特にパワー半導体素子の効率的な冷却と信頼性の向上に関する。 The present invention relates to a power semiconductor module and an inverter system using the same, and more particularly to efficient cooling of a power semiconductor element and improvement of reliability.
近年、電力変換器の高電力密度化（電力密度＝電力変換器の出力電力／電力変換器の体積）の要望が大きくなっている。電力変換器の高電力密度化を実現するには電力変換器の出力電力を上昇させ、体積を小さくすることが要求される。それらを両立させるには、電力変換器の構成要素の一つである冷却体の冷却性能を向上させることが重要である。 In recent years, there has been a growing demand for higher power density of power converters (power density = output power of power converter / volume of power converter). In order to realize a high power density of the power converter, it is required to increase the output power of the power converter and reduce the volume. In order to make them compatible, it is important to improve the cooling performance of the cooling body which is one of the components of the power converter.
冷却性能を向上させるための技術として、特許文献１に示されるようにパワー半導体素子の表電極側と裏面電極側にヒートシンクを設置し、パワー半導体素子の両面から冷却する構造がある。 As a technique for improving the cooling performance, there is a structure in which heat sinks are installed on the front electrode side and the back electrode side of the power semiconductor element to cool from both sides of the power semiconductor element as disclosed in Patent Document 1.
特許文献１に記載の構成のパワー半導体モジュールにおいて、パワー半導体と放熱板をエポキシ樹脂で同一にモールドすることにより、パワー半導体素子と放熱板との間に発生する熱応力による変形を抑える構造が開示されているが、エポキシ樹脂のガラス転移温度は２００℃以下であるので、パワー半導体素子を２００℃以上で動作させることが不可能という問題がある。 In the power semiconductor module having the configuration described in Patent Document 1, a structure for suppressing deformation due to thermal stress generated between the power semiconductor element and the heat radiating plate is disclosed by molding the power semiconductor and the heat radiating plate identically with epoxy resin. However, since the glass transition temperature of the epoxy resin is 200 ° C. or lower, there is a problem that it is impossible to operate the power semiconductor element at 200 ° C. or higher.
特許文献２には熱応力を緩和する構造として、パワー半導体素子とベースプレートの間に熱応力緩衝層を挟み込むことが開示されているが、熱抵抗が上昇し、冷却効率が悪いという問題がある。 Patent Document 2 discloses that a thermal stress buffer layer is sandwiched between a power semiconductor element and a base plate as a structure for relaxing thermal stress. However, there is a problem that thermal resistance increases and cooling efficiency is poor.
また、非特許文献３には熱線膨張係数がＣｕより小さな部材、例えばＡｌＳｉＣをベースプレートに採用することが開示されているが、ＡｌＳｉＣはＣｕに比べ熱抵抗が大きいため、冷却効率が悪いという問題点がある。 Non-Patent Document 3 discloses that a member having a thermal expansion coefficient smaller than that of Cu, for example, AlSiC, is used for the base plate. However, since AlSiC has a higher thermal resistance than Cu, there is a problem that cooling efficiency is poor. There is.
パワー半導体素子モジュールを効率的に冷却する構造として、特許文献４に示されるようにペルチェ素子からなる電子冷却装置を用いたものがあるが、上述の公報にはペルチェ素子とパワー半導体素子モジュールとの接続構造については何等記述されていない。
従来技術における半導体モジュールでは高い冷却効率が得られる構造にすると熱応力の影響によりパワー半導体素子を長期間、安定動作させる信頼性が低くなり、また、熱応力の影響を緩和させる構造にすると高い冷却効率を得ることが困難であった。 If the semiconductor module in the prior art has a structure that provides high cooling efficiency, the reliability of the power semiconductor element to operate stably for a long period of time due to the influence of thermal stress will be low, and if it has a structure that reduces the influence of thermal stress, the cooling will be high. It was difficult to obtain efficiency.
本発明は、上記のような問題点を解決するためになされたものであり、パワー半導体素子を効率よく冷却し、且つ熱応力を軽減して信頼性を確保できるパワー半導体モジュールを提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a power semiconductor module that can efficiently cool a power semiconductor element and reduce thermal stress to ensure reliability. Objective.
上記目的を達成するための本発明のパワー半導体モジュールはパワー半導体素子とパワー半導体素子の一方の電極面に金属板を介して設置されたペルチェモジュールと、パワー半導体素子の前記電極面とは別の電極面に回路基板を介して設置されたペルチェモジュールとを具備することを特徴とする。 To achieve the above object, the power semiconductor module of the present invention includes a power semiconductor element, a Peltier module installed on one electrode surface of the power semiconductor element via a metal plate, and the electrode surface of the power semiconductor element. And a Peltier module installed on the electrode surface via a circuit board.
上記構成のパワー半導体モジュールを用いることで、パワー半導体素子高効率な冷却と高信頼性が達成される。 By using the power semiconductor module configured as described above, highly efficient cooling and high reliability of the power semiconductor element can be achieved.
上記課題を解決するために、本発明者らはパワー半導体の安定した冷却効率を得るために種々の検討を行った結果以下の事実を見出した。 In order to solve the above problems, the present inventors have made various studies in order to obtain a stable cooling efficiency of the power semiconductor, and as a result, have found the following facts.
本発明によるパワーモジュールの構成は、パワー半導体素子の裏面はセラミックス製の回路基板、表面は銅製の金属板が半田により接合され、回路基板および金属板のパワー半導体素子が接合されている別の面にペルチェモジュールが接触されている。 The configuration of the power module according to the present invention is such that the back surface of the power semiconductor element is a ceramic circuit board, the front surface is a copper metal plate joined by soldering, and the circuit board and the power semiconductor element of the metal plate are joined together. Peltier module is in contact with.
上記構造では、ベースプレートを介さずにペルチェモジュールで回路基板を直接冷却するので、熱抵抗が低減されパワー半導体素子を高効率に冷却することが可能である。 In the above structure, since the circuit board is directly cooled by the Peltier module without using the base plate, the thermal resistance is reduced, and the power semiconductor element can be cooled with high efficiency.
また、上記構造のペルチェモジュールの吸熱面はパワー半導体素子の線膨張係数に近いＴｉＮなどのセラミックスで構成されており、パワー半導体素子との間で熱応力による変形が発生しないので信頼性が向上する。 Further, the heat absorption surface of the Peltier module having the above structure is made of ceramics such as TiN having a coefficient of linear expansion close to that of the power semiconductor element, and deformation due to thermal stress does not occur between the power semiconductor element and the reliability is improved. .
また、ペルチェモジュールの発熱面はＣｕ製のベースプレートに接触されるが、ペルチェモジュールのＣｕベースプレートとの接触面はＳｉＮ製のセラミックスプレートとすることにより、熱応力を緩和する。 The heat generating surface of the Peltier module is in contact with the Cu base plate, but the contact surface of the Peltier module with the Cu base plate is a SiN ceramic plate to relieve thermal stress.
また、上記構造では、Ｓｉ製パワー半導体素子とＳｉＣ製パワー半導体素子が混合されたパワー半導体モジュールにおいて、ＳｉＣパワー半導体よりも動作の低いＳｉ製のパワー半導体素子の部分のみにペルチェモジュールを設置して冷却することにより、Ｓｉ製パワー半導体素子とＳｉＣ製のパワー半導体素子の動作温度を別々に設定することが可能であり、パワー半導体素子の材料特性を活かしたパワー半導体モジュールを構成することが可能である。 In the above structure, in the power semiconductor module in which the Si power semiconductor element and the SiC power semiconductor element are mixed, the Peltier module is installed only in the portion of the Si power semiconductor element whose operation is lower than that of the SiC power semiconductor. By cooling, it is possible to set the operating temperature of the power semiconductor element made of Si and the power semiconductor element made of SiC separately, and it is possible to configure a power semiconductor module utilizing the material characteristics of the power semiconductor element. is there.
〈第１の実施の形態〉
以下、本発明の第１の実施の形態（図１）の半導体モジュール構成の概略を説明する。冷却対象であるパワー半導体１と、パワー半導体の一方の電極表面と接している回路パターンが形成された回路基板と、回路基板を介して伝わった熱を冷却するペルチェモジュール６と、前記回路基板を冷却するペルチェモジュールを冷却するＣｕベースプレート５及びヒートシンク７と、パワー半導体の他方の面の電極表面と接している金属製の配線板８と、配線板を介して伝わった熱を冷却するペルチェモジュール９と、前記配線板を冷却するペルチェモジュール９を冷却するＣｕベースプレート１０及びヒートシンク１１と、前記のＣｕベースプレート５，１０及びヒートシンク７，１１を固定するボルト１４、ナット１５及びスペーサー１３を具備する。
<First Embodiment>
The outline of the configuration of the semiconductor module according to the first embodiment (FIG. 1) of the present invention will be described below. A power semiconductor 1 to be cooled, a circuit board on which a circuit pattern in contact with one electrode surface of the power semiconductor is formed, a Peltier module 6 that cools heat transmitted through the circuit board, and the circuit board Cu base plate 5 and heat sink 7 for cooling the Peltier module to be cooled, metal wiring board 8 in contact with the electrode surface on the other side of the power semiconductor, and Peltier module 9 for cooling the heat transmitted through the wiring board And a Cu base plate 10 and a heat sink 11 for cooling the Peltier module 9 for cooling the wiring board, a bolt 14 for fixing the Cu base plates 5 and 10 and the heat sinks 7 and 11, a nut 15 and a spacer 13.
以下、実施の形態の詳細を説明する。なお、半導体モジュールを構成する部材が接する面は特に記載がない限り、いずれも一部の面又は全面である。また、一つの半導体モジュール内のパワー半導体は複数あっても、ペルチェモジュールは２以上あってもよい。パワー半導体が複数ある場合は、それぞれのペルチェモジュールが、制御する領域の温度や個々のパワー半導体の発熱量に応じて個別に制御してもよい。 Details of the embodiment will be described below. In addition, the surface which the member which comprises a semiconductor module contacts is a partial surface or the whole surface unless there is particular description. Further, there may be a plurality of power semiconductors in one semiconductor module, or two or more Peltier modules. When there are a plurality of power semiconductors, each Peltier module may be individually controlled according to the temperature of the region to be controlled and the amount of heat generated by each power semiconductor.
パワー半導体は両面に電極を有するＳｉＣ製ＭＯＳＦＥＴ、ＳｉＣ製絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などが挙げられる。 Examples of power semiconductors include SiC MOSFETs having electrodes on both sides, SiC insulated gate bipolar transistors (IGBTs), and the like.
パワー半導体と接する回路基板は銅によってセラミックスの両面に回路パターンが形成された銅板２−セラミックス層３−銅板４の構成を有する。 The circuit board in contact with the power semiconductor has a structure of copper plate 2 -ceramic layer 3 -copper plate 4 in which circuit patterns are formed on both sides of the ceramic by copper.
回路基板のセラミックス層３は熱導電率が高い窒化アルミニウム等が挙げられる。 Examples of the ceramic layer 3 of the circuit board include aluminum nitride having high thermal conductivity.
ペルチェモジュール６は回路基板の銅板４側とＣｕベースプレート５と接している。さらに、図１のようにペルチェモジュール６は回路基板の銅板４側と接していない面がすべて、Ｃｕベースプレート５に埋め込まれた形態であることが好ましい。図１のような形態でペルチェモジュールが他の部材と接することで、冷却効率が向上することが好ましい。 The Peltier module 6 is in contact with the copper base plate 5 side of the circuit board and the Cu base plate 5. Further, as shown in FIG. 1, the Peltier module 6 preferably has a form in which the entire surface of the circuit board that is not in contact with the copper plate 4 side is embedded in the Cu base plate 5. It is preferable that the cooling efficiency is improved by contacting the Peltier module with another member in the form as shown in FIG.
パワー半導体が発した熱を冷却するペルチェモジュールも接する部材との熱応力による影響を緩和する必要がある。部材に応じて適切なペルチェモジュールの吸熱面の材料を選択しないとパワー半導体素子だけでなくパワー半導体モジュールが変形して、パワー半導体素子１、パワー半導体モジュールが破損する危険性が高まる。そこで、ペルチェモジュールと接する部材に応じてペルチェモジュールの吸熱面の材料を限定する必要がある。 It is necessary to mitigate the influence of thermal stress on the member that contacts the Peltier module that cools the heat generated by the power semiconductor. If an appropriate material for the heat absorbing surface of the Peltier module is not selected depending on the member, not only the power semiconductor element but also the power semiconductor module is deformed, and the risk of damage to the power semiconductor element 1 and the power semiconductor module increases. Therefore, it is necessary to limit the material of the heat absorption surface of the Peltier module according to the member in contact with the Peltier module.
ペルチェモジュール６の吸熱面はセラミックス製であるので、パワー半導体素子１の材料であるＳｉ、ＳｉＣおよび、回路基板を構成するセラミックスとの間で線膨張係数の差が小さいため熱応力によるパワー半導体素子１の変形が抑えられる。 Since the heat absorbing surface of the Peltier module 6 is made of ceramics, the difference in linear expansion coefficient between Si and SiC as materials of the power semiconductor element 1 and the ceramics constituting the circuit board is small, so that the power semiconductor element due to thermal stress 1 deformation is suppressed.
ペルチェモジュール６の発熱面はＣｕペースプレートと接触されており、熱はＣｕベースプレート５、ヒートシンク７の順に伝導され放熱される。ペルチェモジュールの発熱面はＳｉＮを使用することにより、線熱膨張係数が大きく異なるＣｕと接触させても割れを回避することができる。 The heat generating surface of the Peltier module 6 is in contact with the Cu pace plate, and heat is conducted and dissipated in the order of the Cu base plate 5 and the heat sink 7. By using SiN on the heat generating surface of the Peltier module, it is possible to avoid cracking even when it is brought into contact with Cu having a significantly different linear thermal expansion coefficient.
ペルチェモジュール９は配線板８とＣｕベースプレート１０と接している。さらに、図１のようにペルチェモジュール９は配線板８と接していない面の回路基板と対向しない面がすべて、Ｃｕベースプレート１０に埋め込まれた形態であることが好ましい。図１のような形態でペルチェモジュールが他の部材と接することで、冷却効率が向上することが好ましい。 The Peltier module 9 is in contact with the wiring board 8 and the Cu base plate 10. Further, as shown in FIG. 1, the Peltier module 9 is preferably in a form in which all surfaces not contacting the circuit board that are not in contact with the circuit board 8 are embedded in the Cu base plate 10. It is preferable that the cooling efficiency is improved by contacting the Peltier module with another member in the form as shown in FIG.
また、図１のようにペルチェモジュール９又は／及びベースプレート１０の回路基板と対面する面に輻射熱吸収膜１２を具備してもよい。輻射熱吸収膜を具備することで回路基板からの輻射熱をペルチェモジュール９又は／及びＣｕベースプレートへの伝熱効率が向上し、パワー半導体素子１の冷却効率が向上する。 Moreover, you may equip the surface which faces the circuit board of the Peltier module 9 or / and the baseplate 10 like FIG. By providing the radiant heat absorption film, the heat transfer efficiency of the radiant heat from the circuit board to the Peltier module 9 and / or the Cu base plate is improved, and the cooling efficiency of the power semiconductor element 1 is improved.
ベースプレート５とのＣｕベースプレート１０の間には絶縁性の材料、たとえばエポキシ樹脂等で構成されたスペーサー１３が挿入されている。スペーサーの中央と上下のＣｕベースプレート５、１０にはボルト１４を通すための貫通穴が設けられており、ボルト１４とナット１５によって、上下のＣｕペースプレート５、１０が固定される構造としている。上下のＣｕベースプレート５、１０を固定することにより、Ｃｕベースプレートの熱応力による変形を抑え、信頼性を向上させている。 A spacer 13 made of an insulating material such as an epoxy resin is inserted between the base plate 5 and the Cu base plate 10. The center of the spacer and the upper and lower Cu base plates 5, 10 are provided with through holes for passing bolts 14, and the upper and lower Cu pace plates 5, 10 are fixed by the bolts 14 and nuts 15. By fixing the upper and lower Cu base plates 5 and 10, deformation due to thermal stress of the Cu base plate is suppressed and reliability is improved.
〈第２の実施の形態〉
本発明の第２の実施の形態について説明する。図２は本発明の実施の形態に係わるパワー半導体モジュールの構成を模式的に例示する断面図である。同図については、図１に関して前述したものと同様の要素については、同一の符号を付して具体的な説明は省略する。
<Second Embodiment>
A second embodiment of the present invention will be described. FIG. 2 is a cross-sectional view schematically illustrating the configuration of the power semiconductor module according to the embodiment of the invention. In this figure, the same elements as those described above with reference to FIG.
図２に示すパワー半導体モジュールは第１の実施の形態の構成に加え、パワー半導体素子１が接している回路基板上にダイオード１６と、ダイオード１６の回路基板と接している反対の面に配線板１７を具備する。 In addition to the configuration of the first embodiment, the power semiconductor module shown in FIG. 2 has a diode 16 on a circuit board in contact with the power semiconductor element 1 and a wiring board on the opposite surface in contact with the circuit board of the diode 16. 17.
ＳｉＣダイオード１６はＳｉ−ＩＧＢＴ１よりも高温で動作させることができる。例えば、Ｓｉ−ＩＧＢＴ１の動作温度上限は１５０℃であるのに対し、ＳｉＣダイオード１６の動作温度は２００℃以上が実現できる。ここで、Ｓｉ−ＩＧＢＴ１とＳｉＣダイオードを組み合わせて構成されるパワー半導体モジュールでは、パワー半導体素子の動作温度上限は、Ｓｉ−ＩＧＢＴの動作温度上限で決まってしまう。 The SiC diode 16 can be operated at a higher temperature than the Si-IGBT 1. For example, the upper limit of the operating temperature of the Si-IGBT 1 is 150 ° C., whereas the operating temperature of the SiC diode 16 can be 200 ° C. or higher. Here, in the power semiconductor module configured by combining the Si-IGBT 1 and the SiC diode, the upper limit of the operating temperature of the power semiconductor element is determined by the upper limit of the operating temperature of the Si-IGBT.
図２に示すように、Ｓｉ−ＩＧＢＴ１の直下にペルチェモジュール６を配置し、さらに、Ｓｉ−ＩＧＢＴ１の表面電極にペルチェモジュール９を設置することにより、Ｓｉ−ＩＧＢＴ１だけを選択的に冷却する構造とすれば、ＳｉＣダイオード１６はＳｉ−ＩＧＢＴ１の動作温度上限の影響を受けることなく、自身の動作温度上限で動作することが可能となり、ＳｉＣダイオードの特性を活かした使用が可能となる。 As shown in FIG. 2, the Peltier module 6 is disposed immediately below the Si-IGBT 1, and the Peltier module 9 is installed on the surface electrode of the Si-IGBT 1 to selectively cool only the Si-IGBT 1. In this case, the SiC diode 16 can operate at its upper operating temperature without being affected by the upper operating temperature of the Si-IGBT 1 and can be used while taking advantage of the characteristics of the SiC diode.
また、図２に示すパワー半導体モジュールにおいて、パワー半導体素子の組み合わせとして、ＳｉＣ製のＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴと略）１とＳｉＣダイオード１６とする構成も考えられる。 Further, in the power semiconductor module shown in FIG. 2, a configuration in which a SiC MOSFET (hereinafter abbreviated as SiC-MOSFET) 1 and a SiC diode 16 can be considered as a combination of power semiconductor elements.
現在、ＳｉＣ−ＭＯＳＦＥＴ１は高温時におけるゲート絶縁膜の信頼性の問題が存在しており、ＳｉＣダイオード１６と比較して高温動作が実現できない問題がある。このような場合でも、先に説明したようにＳｉＣ−ＭＯＳＦＥＴ１を選択的にペルチェモジュール６、９で冷却することにより、ＳｉＣ−ＭＯＳＦＥＴ１は低温で、ＳｉＣダイオード１６は高温で動作させることができ、ＳｉＣ製のパワー半導体素子の特性を活かした使用が可能となる。 At present, the SiC-MOSFET 1 has a problem of reliability of the gate insulating film at a high temperature, and there is a problem that the high-temperature operation cannot be realized as compared with the SiC diode 16. Even in such a case, the SiC-MOSFET 1 can be operated at a low temperature and the SiC diode 16 can be operated at a high temperature by selectively cooling the SiC-MOSFET 1 with the Peltier modules 6 and 9 as described above. The use of the characteristics of the manufactured power semiconductor element becomes possible.
〈第３の実施の形態〉
本発明の第３の実施の形態について説明する。図３は本発明の実施の形態にかかるインバータシステムの等価回路である。図３のインバータシステムは、パワー半導体モジュール２１，モーター２２、ヒートシンク２３、ＤＣ−ＤＣコンバータ２４、スイッチング素子２５、バッテリー２６を具備する。
<Third Embodiment>
A third embodiment of the present invention will be described. FIG. 3 is an equivalent circuit of the inverter system according to the embodiment of the present invention. The inverter system of FIG. 3 includes a power semiconductor module 21, a motor 22, a heat sink 23, a DC-DC converter 24, a switching element 25, and a battery 26.
ペルチェモジュールを内蔵したヒートシンク２３はパワー半導体モジュール２１を冷却する。パワー半導体モジュール２１の入力にはバッテリー２６が、出力にはモーター２２が接続されている。パワー半導体モジュール２１とバッテリー６の間にそれぞれに並列にモーター２２の回生エネルギーをバイパスさせるためのスイッチング素子２５が接続されている。スイッチング素子２５はＤＣ−ＤＣコンバータ２４の入力端子と接続されており、ＤＣ−ＤＣコンバータ４の出力端子はヒートシンク２３に内蔵されているペルチェモジュールの入力端子に接続されている。 A heat sink 23 incorporating a Peltier module cools the power semiconductor module 21. A battery 26 is connected to the input of the power semiconductor module 21, and a motor 22 is connected to the output. A switching element 25 for bypassing the regenerative energy of the motor 22 is connected between the power semiconductor module 21 and the battery 6 in parallel. The switching element 25 is connected to the input terminal of the DC-DC converter 24, and the output terminal of the DC-DC converter 4 is connected to the input terminal of the Peltier module built in the heat sink 23.
パワー半導体モジュール２１は６個のＳｉ−ＩＧＢＴと６個のＳｉＣダイオードから構成される。また、図２に示したパワー半導体モジュールを６個使用して三相インバータ回路を構成しても良い。また、スイッチング素子はＳｉ−ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ等が挙げられる。
以下に、上記インバータシステムの動作を説明する。
The power semiconductor module 21 is composed of six Si-IGBTs and six SiC diodes. Moreover, you may comprise a three-phase inverter circuit using six power semiconductor modules shown in FIG. Examples of the switching element include Si-IGBT and SiC-MOSFET.
The operation of the inverter system will be described below.
〈力行モード〉
まず、スイッチング素子２５はオフ状態とする。バッテリー２６に蓄積されている電力エネルギーがパワー半導体モジュール２１を介してモーターへ送られることによりモーター２２が駆動される。この動作モードを力行という。バッテリー２６からパワー半導体モジュール２１へ送られる電力は直流電力であり、パワー半導体モジュール２１からモーター２２に供給される電力は交流電力である。すなわち、パワー半導体モジュール２１を介して電力が直流から交流へ変換される。この時、パワー半導体モジュール２１内のパワー半導体素子は発熱する。パワー半導体素子の発熱はヒートシンク２３によって放熱される。
<Power running mode>
First, the switching element 25 is turned off. The electric energy stored in the battery 26 is sent to the motor via the power semiconductor module 21 to drive the motor 22. This operation mode is called power running. The power sent from the battery 26 to the power semiconductor module 21 is DC power, and the power supplied from the power semiconductor module 21 to the motor 22 is AC power. That is, power is converted from direct current to alternating current through the power semiconductor module 21. At this time, the power semiconductor element in the power semiconductor module 21 generates heat. Heat generated by the power semiconductor element is dissipated by the heat sink 23.
〈通常の回生モード〉
次に、モーター２２への電力供給を止めた場合の動作について説明する。モーター２２へ電力の供給を止めても、モーター２２の慣性によって、モーター２２は回り続ける。この時、モーター２２は発電機として振る舞い、電力を発生する。発生された電力は交流電力であり、パワー半導体モジュール２１を介してバッテリー２６の方向へ直流電力として供給される。この動作モードを回生といい、このとき供給されるエネルギーを回生エネルギーという。通常のインバータシステムでは、回生エネルギーをバッテリー２６へ戻している。回生エネルギーによってバッテリー２６の充電が完了すると、残りの回生エネルギーは回生エネルギーを消費するために設置した抵抗（図省略）で消費させる。すなわち、回生エネルギーは廃棄しており、有効に活用されていない。
<Normal regeneration mode>
Next, an operation when power supply to the motor 22 is stopped will be described. Even if the supply of electric power to the motor 22 is stopped, the motor 22 continues to rotate due to the inertia of the motor 22. At this time, the motor 22 behaves as a generator and generates electric power. The generated power is AC power and is supplied as DC power to the battery 26 via the power semiconductor module 21. This operation mode is called regeneration, and the energy supplied at this time is called regeneration energy. In a normal inverter system, regenerative energy is returned to the battery 26. When charging of the battery 26 is completed by the regenerative energy, the remaining regenerative energy is consumed by a resistor (not shown) installed to consume the regenerative energy. That is, regenerative energy is discarded and not effectively used.
〈本発明の回生モード〉
そこで図３に示すインバータシステムでは、回生時にスイッチング素子２５をオンさせ、回生エネルギーでヒートシンク２３に内蔵されているペルチェモジュールを駆動する。この方式により、回生エネルギーによってパワー半導体素子が冷却される。ＤＣ−ＤＣコンバータ２４は、回生エネルギーの電圧をペルチェモジュールの駆動に適した電圧に変換するために設置される。
<Regenerative mode of the present invention>
Therefore, in the inverter system shown in FIG. 3, the switching element 25 is turned on at the time of regeneration, and the Peltier module built in the heat sink 23 is driven by regenerative energy. With this method, the power semiconductor element is cooled by regenerative energy. The DC-DC converter 24 is installed to convert the voltage of regenerative energy into a voltage suitable for driving the Peltier module.
図４は、上記インバータシステムの応用としてハイブリッド自動車や電気自動車を想定した場合のパワー半導体素子の温度の時間変化を模式的に示した図である。ハイブリッド自動車や電気自動車の市街地走行においては、加速、減速、停止を数分間隔で繰り返している。加速時のモーターは力行モードであり、減速時のモーターは回生モードである。 FIG. 4 is a diagram schematically showing a time change of the temperature of the power semiconductor element when a hybrid vehicle or an electric vehicle is assumed as an application of the inverter system. In urban driving of hybrid vehicles and electric vehicles, acceleration, deceleration, and stop are repeated at intervals of several minutes. The motor during acceleration is in power running mode, and the motor during deceleration is in regenerative mode.
通常のインバータシステムでは図４に示すように、パワー半導体素子の温度は、力行モードと回生モードにおいて上昇し、約１時間程度で定常値に到達する。 In the normal inverter system, as shown in FIG. 4, the temperature of the power semiconductor element rises in the power running mode and the regenerative mode, and reaches a steady value in about 1 hour.
一方、本発明の回生エネルギーを用いてパワー半導体素子を冷却するインバータシステムでは、回生モードにペルチェモジュールを駆動しパワー半導体素子を急速に冷却することができる。したがって、図４に示すように回生モードにおいてパワー半導体素子の温度が下がる。この動作を繰り返し、約１時間程度でパワー半導体素子の温度は定常値に到達するが、ペルチェモジュールによる冷却効果のため、通常のインバータシステムの場合と比較し、定常値は低くなる。 On the other hand, in the inverter system that cools the power semiconductor element using the regenerative energy of the present invention, the power semiconductor element can be rapidly cooled by driving the Peltier module in the regeneration mode. Therefore, as shown in FIG. 4, the temperature of the power semiconductor element is lowered in the regeneration mode. This operation is repeated, and the temperature of the power semiconductor element reaches a steady value in about one hour. However, the steady value becomes lower than that of a normal inverter system due to the cooling effect of the Peltier module.
パワー半導体素子の動作温度が低いとオン抵抗が低くなり、インバータシステムの効率が向上する。また、パワー半導体素子の動作温度が低い場合、インバータシステムの信頼性が向上する。さらに、ペルチェモジュールの駆動には回生エネルギーを利用するため、回生エネルギーを有効に活用することができ、インバータシステム全体の効率をよくすることができる。 If the operating temperature of the power semiconductor element is low, the on-resistance is lowered and the efficiency of the inverter system is improved. Further, when the operating temperature of the power semiconductor element is low, the reliability of the inverter system is improved. Furthermore, since regenerative energy is used to drive the Peltier module, the regenerative energy can be used effectively, and the efficiency of the entire inverter system can be improved.
１…パワー半導体素子
２…銅板
３…セラミック基板
４…銅板
５…Ｃｕベースプレート
６…ペルチェモジュール
７…ヒートシンク
８…配線板
９…ペルチェモジュール
１０…Ｃｕベースプレート
１１…ヒートシンク
１２…輻射熱吸収膜
１３…絶縁性材料からなるスペーサー
１４…ボルト
１５…ナット
１６…ＳｉＣ製ダイオード
１７…配線板
２１…パワー半導体モジュール
２２…モーター
２３…ヒートシンク
２４…ＤＣ−ＤＣコンバータ
２５…スイッチング素子
２６…バッテリー
DESCRIPTION OF SYMBOLS 1 ... Power semiconductor element 2 ... Copper plate 3 ... Ceramic board 4 ... Copper plate 5 ... Cu base plate 6 ... Peltier module 7 ... Heat sink 8 ... Wiring board 9 ... Peltier module 10 ... Cu base plate 11 ... Heat sink 12 ... Radiant heat absorption film 13 ... Insulating property Spacer made of material 14 ... Bolt 15 ... Nut 16 ... SiC diode 17 ... Wiring board 21 ... Power semiconductor module 22 ... Motor 23 ... Heat sink 24 ... DC-DC converter 25 ... Switching element 26 ... Battery
Claims (5)
前記パワー半導体素子の一方の電極面に金属板を介して設置されたペルチェモジュールと、
前記パワー半導体素子の前記電極面とは別の電極面に回路基板を介して設置されたペルチェモジュールとを具備することを特徴とするパワー半導体モジュール。 A power semiconductor element and a Peltier module installed on one electrode surface of the power semiconductor element via a metal plate;
A power semiconductor module comprising: a Peltier module disposed on an electrode surface different from the electrode surface of the power semiconductor element via a circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008249005A JP5193777B2 (en) | 2008-09-26 | 2008-09-26 | Power semiconductor module and inverter system using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008249005A JP5193777B2 (en) | 2008-09-26 | 2008-09-26 | Power semiconductor module and inverter system using it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010080782A true JP2010080782A (en) | 2010-04-08 |
| JP5193777B2 JP5193777B2 (en) | 2013-05-08 |
Family
ID=42210867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008249005A Expired - Fee Related JP5193777B2 (en) | 2008-09-26 | 2008-09-26 | Power semiconductor module and inverter system using it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5193777B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013140870A (en) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2013162690A (en) * | 2012-02-07 | 2013-08-19 | Toshiba Corp | Vvvf inverter and vehicle controller |
| US9173329B2 (en) | 2012-12-27 | 2015-10-27 | Hyundai Motor Company | Heat sink-integrated double-sided cooled power module |
| US9972612B2 (en) | 2015-06-18 | 2018-05-15 | Denso Corporation | Semiconductor device |
| JP2019067874A (en) * | 2017-09-29 | 2019-04-25 | マツダ株式会社 | Method of manufacturing peltier device and method of packaging the same |
| FR3127362A1 (en) * | 2021-09-22 | 2023-03-24 | Valeo Systemes De Controle Moteur | Inverter for electric or hybrid vehicles cooled by a Peltier module |
| CN116153883A (en) * | 2023-04-10 | 2023-05-23 | 广东仁懋电子有限公司 | IGBT packaging method and IGBT packaging structure |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153901A (en) * | 1994-11-30 | 1996-06-11 | Mitsubishi Materials Corp | Thermoelectric conversion module and its manufacture |
| JPH0984302A (en) * | 1995-09-11 | 1997-03-28 | Mitsubishi Electric Corp | Drive circuit-containing motor apparatus |
| JP2002134798A (en) * | 2000-10-27 | 2002-05-10 | Tokyo Gas Co Ltd | Peltier element for oxide superconducting device |
| JP2003017658A (en) * | 2001-06-28 | 2003-01-17 | Toshiba Corp | Power semiconductor device |
| JP2006278359A (en) * | 2005-03-28 | 2006-10-12 | Yamaha Corp | Electronic equipment, cooling system and method thereof and support unit |
| JP2006278659A (en) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | Laser deposition process and apparatus, and electronic equipment |
| JP2008124430A (en) * | 2006-10-18 | 2008-05-29 | Hitachi Ltd | Power semiconductor module |
-
2008
- 2008-09-26 JP JP2008249005A patent/JP5193777B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153901A (en) * | 1994-11-30 | 1996-06-11 | Mitsubishi Materials Corp | Thermoelectric conversion module and its manufacture |
| JPH0984302A (en) * | 1995-09-11 | 1997-03-28 | Mitsubishi Electric Corp | Drive circuit-containing motor apparatus |
| JP2002134798A (en) * | 2000-10-27 | 2002-05-10 | Tokyo Gas Co Ltd | Peltier element for oxide superconducting device |
| JP2003017658A (en) * | 2001-06-28 | 2003-01-17 | Toshiba Corp | Power semiconductor device |
| JP2006278359A (en) * | 2005-03-28 | 2006-10-12 | Yamaha Corp | Electronic equipment, cooling system and method thereof and support unit |
| JP2006278659A (en) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | Laser deposition process and apparatus, and electronic equipment |
| JP2008124430A (en) * | 2006-10-18 | 2008-05-29 | Hitachi Ltd | Power semiconductor module |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013140870A (en) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | Power semiconductor device |
| JP2013162690A (en) * | 2012-02-07 | 2013-08-19 | Toshiba Corp | Vvvf inverter and vehicle controller |
| US9173329B2 (en) | 2012-12-27 | 2015-10-27 | Hyundai Motor Company | Heat sink-integrated double-sided cooled power module |
| US9972612B2 (en) | 2015-06-18 | 2018-05-15 | Denso Corporation | Semiconductor device |
| JP2019067874A (en) * | 2017-09-29 | 2019-04-25 | マツダ株式会社 | Method of manufacturing peltier device and method of packaging the same |
| FR3127362A1 (en) * | 2021-09-22 | 2023-03-24 | Valeo Systemes De Controle Moteur | Inverter for electric or hybrid vehicles cooled by a Peltier module |
| CN116153883A (en) * | 2023-04-10 | 2023-05-23 | 广东仁懋电子有限公司 | IGBT packaging method and IGBT packaging structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5193777B2 (en) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5193777B2 (en) | Power semiconductor module and inverter system using it | |
| JP6513303B2 (en) | Power semiconductor module and power converter | |
| JP4603956B2 (en) | Power converter | |
| US7687901B2 (en) | Heat dissipating fins opposite semiconductor elements | |
| JP5488540B2 (en) | Semiconductor module | |
| JP5596748B2 (en) | Double-sided cooling power semiconductor package | |
| US11322432B2 (en) | Semiconductor module and power conversion apparatus | |
| JP2017195687A (en) | Electric power conversion system | |
| US10021816B2 (en) | Power converter arrangement and method for producing a power converter arrangement | |
| JP2010104204A (en) | Power converter | |
| JP2017195255A (en) | Semiconductor module | |
| Wang et al. | Integrated liquid cooling automotive IGBT module for high temperatures coolant application | |
| JP4146032B2 (en) | Semiconductor switch device and power conversion device using the semiconductor switch device | |
| John et al. | High temperature power electronics IGBT modules for electrical and hybrid vehicles | |
| JP2018147958A (en) | Semiconductor power module and electric power conversion system | |
| Liang et al. | HybridPACK2-advanced cooling concept and package technology for hybrid electric vehicles | |
| WO2019043950A1 (en) | Semiconductor module and power conversion device | |
| JP2010199628A (en) | Semiconductor device and electric power conversion device using the same | |
| JP2004336845A (en) | Onboard power converter | |
| JP2018107844A (en) | Power conversion apparatus | |
| JP3797040B2 (en) | Semiconductor device | |
| CN112951813B (en) | Device for electronic components | |
| Graovac et al. | Power semiconductors for hybrid and electric vehicles | |
| CN111373528B (en) | Semiconductor device, power module, and power supply device | |
| JP2022073478A (en) | Power semiconductor module and power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |