JP2003017658A - Power semiconductor device - Google Patents

Power semiconductor device

Info

Publication number
JP2003017658A
JP2003017658A JP2001197173A JP2001197173A JP2003017658A JP 2003017658 A JP2003017658 A JP 2003017658A JP 2001197173 A JP2001197173 A JP 2001197173A JP 2001197173 A JP2001197173 A JP 2001197173A JP 2003017658 A JP2003017658 A JP 2003017658A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor element
insulating substrate
semiconductor device
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001197173A
Other languages
Japanese (ja)
Inventor
Shoichi Yamaguchi
口 正 一 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001197173A priority Critical patent/JP2003017658A/en
Publication of JP2003017658A publication Critical patent/JP2003017658A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor module having excellent cooling performance, which module decreasing a spike voltage and induced noise generated by a large voltage drop and switching occurring when electric power is supplied. SOLUTION: This device comprises a first insulating substrate 2 having first metal plates 3a and 3b, at least one semiconductor element 5 mounted on the first metal plate 3b of the first insulating substrate 2, wherein the element 5 has a bevel structure having an acute angle between the end surface and the upper surface thereof to prevent the potential rise at the upper surface side; and a second insulating substrate 9 having a second metal plates 10a joined to the upper surface of the semiconductor element 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、インバータ等のよ
うな、電力を制御する電力変換装置等として用いられる
電力用半導体装置に関し、特に、例えば、ダイオードや
パワーMOSFET、パワートランジスタ、IGBT
(絶縁ゲート型バイポーラトランジスタ)等の半導体素
子を内蔵する電力用半導体モジュール等に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor device used as a power converter for controlling power, such as an inverter, and particularly to, for example, a diode, a power MOSFET, a power transistor, an IGBT.
The present invention relates to a power semiconductor module or the like that incorporates a semiconductor element such as (insulated gate bipolar transistor).

【0002】[0002]

【従来の技術】近年、パワーエレクトロニクス分野にお
いて、電源機器に対する高性能化・小型化への要求があ
る。この要求を受けて、電源機器に用いられるパワー半
導体素子においては、高耐圧化・大電流化と共に、低損
失化・高速化・高破壊耐量化が図られている。また、複
数個の半導体素子を用途・目的に応じて結線し、これら
を一つのパッケージに収納するモジュール化も進められ
ている。
2. Description of the Related Art Recently, in the field of power electronics, there is a demand for higher performance and smaller size of power supply equipment. In response to this demand, power semiconductor elements used in power supply devices have been required to have high breakdown voltage and large current, as well as low loss, high speed, and high breakdown resistance. In addition, modularization is also in progress, in which a plurality of semiconductor elements are connected according to their uses and purposes and these are housed in a single package.

【0003】図9は、従来の電力用半導体装置(パワー
半導体モジュール)の主要部の断面図である。この装置
の構造を説明すると以下の通りである。アルミニウム
(Al)や銅(Cu)等からなる放熱基板101上に、
上下面にCu等の金属薄板103b、103aが付され
た絶縁基板102が、はんだ等の接合材104aにより
固定されて設けられている。また、これと少し離れた位
置に、上下面がCu等の金属薄板106b、106aが
付された絶縁基板105が、はんだ等の接合材104b
により放熱基板101上に固定されて設けられている。
これら絶縁基板102、105は、アルミナ(Al2O
3)や窒化アルミニウム(AlN)等で構成されてい
る。
FIG. 9 is a sectional view of a main part of a conventional power semiconductor device (power semiconductor module). The structure of this device will be described below. On the heat dissipation substrate 101 made of aluminum (Al), copper (Cu), or the like,
An insulating substrate 102 having metal thin plates 103b and 103a made of Cu or the like on its upper and lower surfaces is fixed and provided by a bonding material 104a such as solder. Further, the insulating substrate 105 having the upper and lower metal thin plates 106b and 106a of Cu or the like attached at a position slightly apart from this is the bonding material 104b such as solder.
Is fixedly provided on the heat dissipation board 101.
These insulating substrates 102 and 105 are made of alumina (Al2O).
3) and aluminum nitride (AlN).

【0004】絶縁基板102の上面に付されている金属
薄板103b上には、コレクタ用外部電極端子107
と、下面がコレクタ電極108で上面がエミッタ電極1
09であるダイオード等のパワー半導体素子110とが
それぞれ搭載されている。それぞれの金属薄板103b
との接続は、はんだ等の導電性接合材111b、111
aにより行われている。これにより、コレクタ用外部電
極端子107とコレクタ電極108は金属薄板103b
を介して電気的に接続される。なお、パワー半導体素子
110の外周部はガードリングのような接合終端構造に
なっている。
On the thin metal plate 103b attached to the upper surface of the insulating substrate 102, the collector external electrode terminal 107 is provided.
And the lower surface is the collector electrode 108 and the upper surface is the emitter electrode 1.
And a power semiconductor element 110 such as a diode which is 09. Each thin metal plate 103b
Connection with the conductive bonding material 111b, 111b such as solder
It is performed by a. As a result, the collector external electrode terminal 107 and the collector electrode 108 are connected to the metal thin plate 103b.
Electrically connected via. The outer peripheral portion of the power semiconductor element 110 has a junction termination structure such as a guard ring.

【0005】一方、金属薄板106bは、Alワイヤ等
の金属線112によりエミッタ電極109と接続されて
いる。この金属薄板106b上には、さらにエミッタ用
外部電極端子115が導電性接合材111cを介して接
続されている。これにより、エミッタ電極109とエミ
ッタ用外部電極端子115とは電気的に接続される。
On the other hand, the metal thin plate 106b is connected to the emitter electrode 109 by a metal wire 112 such as an Al wire. The external electrode terminal 115 for the emitter is further connected to the thin metal plate 106b via a conductive bonding material 111c. As a result, the emitter electrode 109 and the emitter external electrode terminal 115 are electrically connected.

【0006】放熱基板101上のこれらの構成要素は放
熱基板101上に設けられた外囲器113により覆われ
ている。外囲器113の内部には、シリコーンゲル等の
モールド材114が防湿等のために封入されている。ま
た、コレクタ用外部電極端子107及びエミッタ用電極
端子115の上端部は外囲器113を貫通して外部に取
り出されている。
These components on the heat dissipation board 101 are covered with an envelope 113 provided on the heat dissipation board 101. A molding material 114 such as silicone gel is sealed inside the envelope 113 to prevent moisture. Further, the upper ends of the collector external electrode terminal 107 and the emitter electrode terminal 115 penetrate the envelope 113 and are taken out to the outside.

【0007】このように構成された半導体モジュールに
おいては、大電流が、パワー半導体素子110を経由し
てへ流れる。このため、パワー半導体素子110におい
ては多大な熱が発生する。
In the semiconductor module configured as described above, a large current flows through the power semiconductor device 110. Therefore, a large amount of heat is generated in the power semiconductor element 110.

【0008】[0008]

【発明が解決しようとする課題】しかし、上記のように
構成された電力用半導体装置(パワー半導体モジュー
ル)においては、パワー半導体モジュールの運転に伴っ
て発生する熱が放熱されにくく、過熱により半導体素子
が熱破壊に至るという問題があった。また、通電の際に
大きな電圧降下が発生したり、スイッチングの際にスパ
イク電圧・誘起ノイズが発生したりする問題があった。
However, in the power semiconductor device (power semiconductor module) configured as described above, the heat generated by the operation of the power semiconductor module is difficult to dissipate, and the semiconductor element is overheated. However, there was a problem that the heat destruction. In addition, there are problems that a large voltage drop occurs during energization, and spike voltage / induced noise occurs during switching.

【0009】本発明は、このような問題点に鑑みなされ
たもので、優れた冷却性能を発揮できるようにしたパワ
ー半導体モジュールを提供することを目的とし、さら
に、このような半導体モジュールとしつつも、通電に伴
い発生する大きな電圧降下及びスイッチングに伴い発生
するスパイク電圧・誘起ノイズを減少させるようにした
パワー半導体モジュールを提供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a power semiconductor module capable of exhibiting excellent cooling performance. An object of the present invention is to provide a power semiconductor module capable of reducing a large voltage drop generated by energization and a spike voltage / induced noise generated by switching.

【0010】[0010]

【課題を解決するための手段】本発明の電力用半導体装
置は、第1の金属板を有する第1の絶縁基板と、前記第
1の絶縁基板において前記第1の金属板に搭載された、
端面と上面とのなす角度を鋭角として上面側における電
位上昇を抑えるベベル構造を有する少なくとも1個の半
導体素子と、前記半導体素子の上面に接合され、その半
導体素子の端部においてこの半導体素子の上面との間に
絶縁物を介した状態において接合された、この半導体素
子の上面側に第2の金属板を有する第2の絶縁基板と、
を備えるものとして構成される。
A power semiconductor device according to the present invention includes a first insulating substrate having a first metal plate, and the first insulating substrate mounted on the first metal plate.
At least one semiconductor element having a bevel structure for suppressing an increase in potential on the upper surface side with an acute angle formed between the end surface and the upper surface, and the upper surface of the semiconductor element are joined to the upper surface of the semiconductor element, and the upper surface of the semiconductor element is at the end of the semiconductor element. A second insulating substrate having a second metal plate on the upper surface side of the semiconductor element, the second insulating substrate being bonded to the semiconductor element via an insulator.
Is configured to include.

【0011】本発明の電力用半導体装置は、前記第1の
絶縁基板の外側の面には第1の放熱基板がさらに設けら
れているものとして構成される。
The power semiconductor device of the present invention is configured such that a first heat dissipation substrate is further provided on the outer surface of the first insulating substrate.

【0012】本発明の電力用半導体装置は、前記半導体
素子と前記第1の絶縁基板との接合及び前記半導体素子
と前記第2の絶縁基板との接合のうちの少なくとも一つ
の接合は、導電性の接合材によりなされているものとし
て構成される。
In the power semiconductor device of the present invention, at least one of the junction between the semiconductor element and the first insulating substrate and the junction between the semiconductor element and the second insulating substrate is conductive. It is configured as being made of the joining material of.

【0013】本発明の電力用半導体装置は、前記導電性
の接合材としてはんだペースト、はんだバンプ、金属ボ
ールバンプ、導電性樹脂の何れかを少なくとも用いてい
るものとして構成される。
The power semiconductor device of the present invention is configured to use at least one of a solder paste, a solder bump, a metal ball bump, and a conductive resin as the conductive bonding material.

【0014】本発明の電力用半導体装置は、前記第2の
絶縁基板において、前記半導体素子が接合された面と異
なる面には、前記半導体素子と電気的に接続された回路
部材が搭載されているものとして構成される。あるい
は、本発明の電力用半導体装置は、前記第2の絶縁基板
において、前記半導体素子が接合された面と異なる面に
は放熱基板がさらに設けられているものとして構成され
る。
In the power semiconductor device of the present invention, a circuit member electrically connected to the semiconductor element is mounted on a surface of the second insulating substrate different from the surface to which the semiconductor element is bonded. Configured as Alternatively, the power semiconductor device of the present invention is configured such that a heat dissipation substrate is further provided on a surface of the second insulating substrate different from the surface to which the semiconductor element is bonded.

【0015】本発明の電力用半導体装置は、前記第1の
放熱基板と前記第2の放熱基板は結合され、相互に熱伝
達可能なものとして構成されているものとして構成され
る。
The power semiconductor device of the present invention is configured such that the first heat dissipation substrate and the second heat dissipation substrate are coupled to each other so that heat can be transferred to each other.

【0016】本発明の電力用半導体装置は、前記半導体
素子は複数の半導体素子からなり、前記第1の金属板及
び前記第2の金属板は、前記複数の半導体素子を電気的
に接続する回路パターンとして構成されたものであるも
のとして構成される。
In the power semiconductor device of the present invention, the semiconductor element comprises a plurality of semiconductor elements, and the first metal plate and the second metal plate are circuits for electrically connecting the plurality of semiconductor elements. Configured as being configured as a pattern.

【0017】本発明の電力用半導体装置は、前記半導体
素子の平面形状は矩形状であるものとして構成される。
In the power semiconductor device of the present invention, the plane shape of the semiconductor element is rectangular.

【0018】本発明の電力用半導体装置は、前記半導体
素子における上面部分の頂点は曲線により構成されるよ
うにされているものとして構成される。
The power semiconductor device of the present invention is constructed such that the apex of the upper surface portion of the semiconductor element is constituted by a curved line.

【0019】[0019]

【発明の実施の形態】本発明の実施の形態として用いら
れる電力用半導体装置(パワー半導体モジュール)は、
パワー半導体素子(チップ)の下面からのみならず上面
からの放熱を、放電・リーク・短絡・溶融等の新たな問
題を生じさせることのなく実現可能としたものである。
さらに、これに加えて、パワー半導体モジュールの通電
の際に発生する電圧降下や、該モジュールのスイッチン
グの際に発生するスパイク電圧・誘起ノイズを減少させ
ようとするものである。以下、図面を参照しながら本発
明の実施の形態を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A power semiconductor device (power semiconductor module) used as an embodiment of the present invention is
It is possible to realize heat radiation not only from the lower surface of the power semiconductor element (chip) but also from the upper surface thereof without causing new problems such as discharge, leakage, short circuit, and melting.
Furthermore, in addition to this, it is intended to reduce the voltage drop that occurs when the power semiconductor module is energized, and the spike voltage and induced noise that occur when the module is switched. Embodiments of the present invention will be described below with reference to the drawings.

【0020】(第1の実施形態)図1は、本発明が適用
されるパワー半導体モジュールの主要部分の断面図であ
る。
(First Embodiment) FIG. 1 is a sectional view of a main portion of a power semiconductor module to which the present invention is applied.

【0021】先ず、該パワーモジュールの構造を説明す
る。
First, the structure of the power module will be described.

【0022】図1(a)に示すように、アルミニウム
(Al)や銅(Cu)等からなる放熱基板(ヒートシン
ク)1上に、上下面にCu等の金属薄板3b、3aが付
された第1の絶縁基板2が搭載されている。第1の絶縁
基板2は、熱導電性の良いアルミナ(Al2O3)や窒
化アルミニウム(AlN)等により構成されている。金
属薄板3aと放熱基板1は、はんだ等の接合材4により
接合されている。
As shown in FIG. 1 (a), a heat dissipation board (heat sink) 1 made of aluminum (Al), copper (Cu) or the like is provided with metal thin plates 3b, 3a of Cu or the like on the upper and lower surfaces thereof. The insulating substrate 2 of No. 1 is mounted. The first insulating substrate 2 is made of alumina (Al2O3) or aluminum nitride (AlN) having good thermal conductivity. The thin metal plate 3a and the heat dissipation board 1 are joined by a joining material 4 such as solder.

【0023】金属薄板3b上には、上面がエミッタ電極
7で下面がコレクタ電極6のパワー半導体素子(ダイオ
ード)5が搭載されている。コレクタ電極6は、金属薄
板3bと導電性接合材8により電気的に接合されてい
る。電極6,7は、例えば、AuやAl、あるいは積層
金属膜等からなる。
A power semiconductor element (diode) 5 having an emitter electrode 7 on the upper surface and a collector electrode 6 on the lower surface is mounted on the thin metal plate 3b. The collector electrode 6 is electrically joined to the thin metal plate 3b by the conductive joining material 8. The electrodes 6 and 7 are made of, for example, Au or Al, or a laminated metal film.

【0024】エミッタ電極7上には、半導体素子5を上
面から放熱するための、アルミナ(Al2O3)や窒化
アルミニウム(AlN)等からなる第2の絶縁基板9が
搭載されている。第2の絶縁基板9の下面はCu等の金
属薄板10aが付されおり、この金属薄膜10aを介し
てエミッタ電極7と接合されている。この金属薄板10
aとエミッタ電極7との接合は、はんだペーストや導電
性樹脂等の導電性接合材11によりなされている。これ
により半導体素子5で発生した熱がエミッタ電極7及び
金属薄板10aを介して第2の絶縁基板9に効率よく伝
わる。なお、はんだペーストには、はんだをリフローす
る際に、はんだの表面張力により、エミッタ電極7と金
属薄板10aとの位置ずれや、コレクト電極6と金属薄
板3bとの位置ずれ等を真性的に補正するセルフ・アラ
イメント効果があるため、生産性のみならず、信頼性も
高い。
A second insulating substrate 9 made of alumina (Al2O3), aluminum nitride (AlN), or the like is mounted on the emitter electrode 7 for radiating heat from the semiconductor element 5 from above. A metal thin plate 10a made of Cu or the like is attached to the lower surface of the second insulating substrate 9, and is bonded to the emitter electrode 7 via this metal thin film 10a. This thin metal plate 10
The a and the emitter electrode 7 are joined by a conductive bonding material 11 such as a solder paste or a conductive resin. Thereby, the heat generated in the semiconductor element 5 is efficiently transferred to the second insulating substrate 9 via the emitter electrode 7 and the thin metal plate 10a. In the solder paste, when the solder is reflowed, the displacement of the emitter electrode 7 and the metal thin plate 10a, the displacement of the collect electrode 6 and the metal thin plate 3b, etc. are intrinsically corrected by the surface tension of the solder. Since it has a self-alignment effect, it has high reliability as well as productivity.

【0025】金属薄板10aはブスバー等のリード配線
板(金属板)(図示せず)によりエミッタ用外部電極端
子(図示せず)に接続される。
The thin metal plate 10a is connected to an emitter external electrode terminal (not shown) by a lead wiring board (metal plate) (not shown) such as a bus bar.

【0026】以上のような構成においてパワー半導体素
子5は、図1(b)から分かるように、端面と上面との
なす角度θが鋭角であるベベル構造12を有する。以下
このことについて図1(b)を参照しつつ詳しく述べ
る。
In the above structure, the power semiconductor element 5 has the bevel structure 12 in which the angle θ between the end face and the upper face is an acute angle, as can be seen from FIG. 1 (b). Hereinafter, this will be described in detail with reference to FIG.

【0027】図1(b)にパワー半導体素子5の拡大断
面図を示す。パワー半導体素子5は、n+型コレクタ層
5a、n−型ベース層5b、p型エミッタ層5cから構
成されている。n+型コレクタ層5aの下面にはコレク
タ電極6が設けられ、p型エミッタ層5cの上面にはエ
ミッタ電極7が設けられている。そして、パワー半導体
素子5の端面はベベル構造12を有する。つまり、本発
明では、上述のように、半導体素子5に生じる熱を高効
率に逃すということを実現するために新たな構成を採用
しつつも、それによってリーク・短絡等の新たな不具合
が生じないように予め工夫を施してあるというところに
1つの特徴を有するものである。このようにベベル構造
12を採用した理由は以下の通りである。
FIG. 1B shows an enlarged sectional view of the power semiconductor element 5. The power semiconductor element 5 is composed of an n + type collector layer 5a, an n− type base layer 5b, and a p type emitter layer 5c. A collector electrode 6 is provided on the lower surface of the n + type collector layer 5a, and an emitter electrode 7 is provided on the upper surface of the p type emitter layer 5c. The end surface of the power semiconductor element 5 has the bevel structure 12. That is, in the present invention, as described above, while adopting a new configuration to realize that the heat generated in the semiconductor element 5 is efficiently released, a new defect such as a leak or a short circuit occurs. One feature is that it has been devised in advance so that it will not occur. The reason for adopting the bevel structure 12 in this way is as follows.

【0028】パワー半導体素子5として、終端部がベベ
ル構造12ではなく、例えば、ガードリング構造のもの
を採用すると、図1(a)に示すような、エミッタ電極
7上に金属薄板10aを搭載する構成は困難となる。す
なわち、図1(b)においてパワー半導体素子5がオフ
状態のときコレクタ電極6には高電圧がかかっている。
チップ5として終端部がガードリング構造のものを採用
すると、チップ5内の等電位線は下に凸となるため、基
板の上面の端部Aの電圧はコレクタ電極6と同じ電圧で
高電圧になる。このため、図1(b)及び図1(a)か
ら分かるように、このようなチップのエミッタ電極7上
に、金属薄板10a付き絶縁基板9を設けると、端部A
と金属薄板10aとの間には絶縁物を介して大きな電位
差が生じてしまい、放電あるいはリーク通電が生じてし
まう。
If the power semiconductor element 5 has, for example, a guard ring structure at the end instead of the bevel structure 12, a metal thin plate 10a is mounted on the emitter electrode 7 as shown in FIG. 1 (a). Configuration becomes difficult. That is, in FIG. 1B, when the power semiconductor element 5 is in the off state, a high voltage is applied to the collector electrode 6.
If a tip having a guard ring structure is adopted as the tip 5, the equipotential lines in the tip 5 are convex downward, so that the voltage at the edge A on the upper surface of the substrate is the same voltage as the collector electrode 6 and becomes a high voltage. Become. Therefore, as can be seen from FIGS. 1B and 1A, when the insulating substrate 9 with the metal thin plate 10a is provided on the emitter electrode 7 of such a chip, the end portion A
A large potential difference is generated between the metal thin plate 10a and the metal sheet 10a via the insulator, and discharge or leak current is generated.

【0029】これを防止すべく、図1(a)において、
エミッタ電極7と金属薄板10aとの間にスペーサ電極
等の付加部品を用いることも理論上は可能である。しか
しながら、このような構成とすると、図1(a)におけ
る厚さdが大きくなり、パワー半導体モジュールの組み
立てにおける簡易性が損なわれてしまう。したがって、
このような構造を採用することは現実的でない。
In order to prevent this, in FIG.
It is theoretically possible to use an additional component such as a spacer electrode between the emitter electrode 7 and the thin metal plate 10a. However, with such a configuration, the thickness d in FIG. 1A becomes large, and the ease of assembling the power semiconductor module is impaired. Therefore,
It is not realistic to adopt such a structure.

【0030】ここで、図1(b)に示すようにチップ5
の端面をベベル構造12とすれば、これらの問題点を同
時に解消することができる。すなわち、ベベル構造12
においては、チップ5内の等電位線はフラット或いは上
に凸となって広がり、チップ5上面における電位上昇は
抑えられる。このため、図1(b)の基板上面の端部A
は、エミッタ電極7と同じゼロ電圧(接地電圧)とな
り、図1(a)(b)から分かるように、端部Aと金属
薄板10aとの間の電位差は0となる。したがって、エ
ミッタ電極7上に、金属薄板10a付き絶縁板9を接合
しても、端部Aと金属薄板10aとの間での上記リーク
・短絡等の問題は生じない。さらに、エミッタ電極7と
金属薄板10aとの接合において、導電性接合材11と
してはんだペーストや導電性樹脂等を使用することが可
能になるので図1(a)の厚さdを小さくすることがで
き、したがって、上記組み立てにおける問題も生じな
い。なお、ベベル構造12として、本実施形態のような
単一ポジティブベベルだけでなく、パワー半導体素子5
の上面・下面の双方にポジティブベベルを有するベベル
構造(ダブル構造)を用いてもよい。
Here, as shown in FIG.
These problems can be solved at the same time by forming the end surface of the bevel structure 12. That is, the bevel structure 12
In, the equipotential lines in the chip 5 spread flat or convex upward, and the potential rise on the upper surface of the chip 5 is suppressed. Therefore, the edge A on the upper surface of the substrate in FIG.
Has the same zero voltage (ground voltage) as the emitter electrode 7, and the potential difference between the end portion A and the thin metal plate 10a becomes 0, as can be seen from FIGS. 1 (a) and 1 (b). Therefore, even if the insulating plate 9 with the metal thin plate 10a is joined onto the emitter electrode 7, the above-mentioned problems such as leakage and short circuit between the end portion A and the metal thin plate 10a do not occur. Further, in the joining of the emitter electrode 7 and the thin metal plate 10a, it is possible to use a solder paste, a conductive resin, or the like as the conductive bonding material 11, so that the thickness d in FIG. 1A can be reduced. Yes, and therefore no problems with the assembly. As the bevel structure 12, not only the single positive bevel as in the present embodiment but also the power semiconductor element 5 is used.
You may use the bevel structure (double structure) which has a positive bevel on both the upper surface and lower surface.

【0031】ここで、パワー半導体素子として、図1
(c)に示すように、素子5の平面形状が四角形を有
し、素子5の端面に傾斜のつけられたベベル構造を有す
る四角形チップ13を用いることもできる。四角形チッ
プ13を使用することにより、モジュール内にチップ実
装する際の面積効率を従来通りの値に維持することがで
きる。この四角形チップ13の角部(頂点)Bは図1
(c)のように曲線状にしてもよい。これによりチップ
の角部Bにおける破損を低減できる。
Here, as a power semiconductor element, FIG.
As shown in (c), it is also possible to use a quadrangular chip 13 having a quadrangular planar shape of the element 5 and having a bevel structure in which the end surface of the element 5 is inclined. By using the square chip 13, the area efficiency when the chip is mounted in the module can be maintained at the conventional value. The corner portion (vertex) B of this square chip 13 is shown in FIG.
It may be curved like (c). This can reduce damage at the corner B of the chip.

【0032】次に、上述したような構造により得られる
作用について説明する。
Next, the operation obtained by the above structure will be described.

【0033】パワーモジュールの運転させると、パワー
半導体素子5には大電流が流れる。このためパワー半導
体素子5は電力損失に起因した大きな熱を発する。この
熱は、第1の絶縁基板2及び放熱基板1を通じて放熱さ
れるだけでなく、第2の絶縁基板9を介しても同様に放
熱される。パワー半導体素子5としてベベル構造を有す
るものを採用しているので、パワー半導体素子5と金属
薄板10aにおけるリーク・短絡等を生じさせることな
く放熱することが可能となる。
When the power module is operated, a large current flows through the power semiconductor element 5. Therefore, the power semiconductor element 5 emits a large amount of heat due to the power loss. This heat is radiated not only through the first insulating substrate 2 and the heat radiating substrate 1, but also through the second insulating substrate 9. Since the power semiconductor element 5 having the bevel structure is adopted, it is possible to radiate heat without causing a leak or a short circuit between the power semiconductor element 5 and the metal thin plate 10a.

【0034】以上のように、本実施形態によれば、パワ
ー半導体素子5での発生熱をリーク・短絡等の問題を生
じさせることなく素子5の下面のみならず上面から効率
的に放出することができるので、冷却能力の優れたパワ
ー半導体モジュールを提供できる。
As described above, according to the present embodiment, the heat generated in the power semiconductor element 5 can be efficiently radiated not only from the lower surface of the element 5 but also from the upper surface thereof without causing problems such as leakage and short circuit. Therefore, a power semiconductor module having an excellent cooling capacity can be provided.

【0035】また、上述したように、エミッタ電極7と
上記エミッタ用外部電極端子(図示せず)とは金属板に
より接続されるので、両者の接続材としてAlワイヤ等
の金属線材を使用した場合よりも電気抵抗とインダクタ
ンスは低減される。すなわち、パワー半導体素子5の通
電・スイッチング等といったパワー半導体モジュールの
運転に伴って発生する電圧降下やスパイク電圧・誘起ノ
イズが低減される。また、電流容量が大きい場合、両者
の接続材としてAlワイヤ等の金属線を使用するとこれ
らの金属線を複数並列に接続形成する必要があるが、本
実施形態におけるように金属板とすればこの必要がな
く、オン電圧の低減と生産性の向上が図られる。
Further, as described above, since the emitter electrode 7 and the emitter external electrode terminal (not shown) are connected by the metal plate, when a metal wire material such as an Al wire is used as a connecting material between them. The electric resistance and the inductance are reduced more than that. That is, the voltage drop, the spike voltage, and the induced noise that occur with the operation of the power semiconductor module such as the energization and switching of the power semiconductor element 5 are reduced. Further, when the current capacity is large, it is necessary to connect and form a plurality of metal wires such as Al wires in parallel when using a metal wire as a connecting material between the two. There is no need to reduce the on-voltage and improve the productivity.

【0036】上記実施形態で説明したパワー半導体素子
5は、ダイオードのほか、パワーMOSFET、パワー
トランジスタ、IGBT(絶縁ゲート型バイポーラトラ
ンジスタ)、SIT(静電誘導トランジスタ)、サイリ
スタ等の素子が適用でき、これらを単独で使用しても、
複数種類・複数チップで混在させて使用しても良い。し
たがって、また、電極としてコレクタ電極6とエミッタ
電極7を有するパワー半導体素子5を例にして述べた
が、これに限定されるものでなく、例えば、ゲート電極
やベース電極、保護用のセンス電極等を有する半導体素
子にも適用できることは当然である。
In addition to the diode, the power semiconductor element 5 described in the above embodiment may be an element such as a power MOSFET, a power transistor, an IGBT (insulated gate type bipolar transistor), a SIT (static induction transistor), or a thyristor. Even if these are used alone,
Multiple types and multiple chips may be mixed and used. Therefore, the power semiconductor element 5 having the collector electrode 6 and the emitter electrode 7 as electrodes has been described as an example, but the present invention is not limited to this, and for example, a gate electrode, a base electrode, a sense electrode for protection, etc. Of course, it can be applied to a semiconductor device having

【0037】(第2の実施形態)図2は、図1のパワー
半導体モジュールの導電性接合材11における変形例で
ある。すなわち、本実施形態においては、はんだペース
トや導電性樹脂材等の導電性接合材11に変えて、はん
だバンプや金属ボールバンプ等の導電性接合材15を適
用している。他は図1と同様であるので説明を省略す
る。このようにはんだバンプ等を用いることにより、エ
ミッタ電極7上に導電性接合材15を整合性良く設ける
ことができる。すなわち、エミッタ電極7と金属薄板1
0aとの位置合わせが容易になる。この接合にあたって
は、エミッタ電極7上に直接はんだバンプを形成して接
合する手段、あるいは、はんだバンプを熱圧着して仮止
した後にはんだをリフローして本接続する手段などを採
用することができる。はんだバンプには、はんだのリフ
ローの際に、はんだの表面張力により位置ずれを真性的
に補正するセルフ・アライメント効果があるため、生産
性のみならず、信頼性も高い。
(Second Embodiment) FIG. 2 shows a modification of the conductive bonding material 11 of the power semiconductor module of FIG. That is, in this embodiment, the conductive bonding material 15 such as a solder bump or a metal ball bump is applied instead of the conductive bonding material 11 such as a solder paste or a conductive resin material. The other parts are the same as those in FIG. By using the solder bumps or the like in this manner, the conductive bonding material 15 can be provided on the emitter electrode 7 with good matching. That is, the emitter electrode 7 and the thin metal plate 1
Positioning with 0a becomes easy. For this bonding, a method of directly forming solder bumps on the emitter electrode 7 and bonding, or a method of reflowing the solder after the solder bumps are thermocompression-bonded and temporarily fixed to make a final connection can be adopted. . Since the solder bump has a self-alignment effect that intrinsically corrects the positional deviation due to the surface tension of the solder at the time of reflow of the solder, not only the productivity but also the reliability is high.

【0038】本実施形態によれば、このほか、第1の実
施形態と同様に、リーク・短絡等を防ぎつつ放熱効果を
向上させることができ、その他電圧降下・スパイク電圧
・誘起電圧の低減等の効果を得ることができる。
According to the present embodiment, in addition to the above, similarly to the first embodiment, it is possible to improve the heat radiation effect while preventing leaks and short circuits, and to reduce other voltage drops, spike voltages, induced voltages, etc. The effect of can be obtained.

【0039】(第3の実施形態)図3は、図1のパワー
半導体モジュールのパワー半導体素子5における変形例
である。ずなわち、本実施形態においては、パワー半導
体素子としてIGBT(パワー半導体素子)14を用い
ている。
(Third Embodiment) FIG. 3 shows a modification of the power semiconductor element 5 of the power semiconductor module shown in FIG. That is, in the present embodiment, the IGBT (power semiconductor element) 14 is used as the power semiconductor element.

【0040】本パワー半導体モジュールの構造を簡単に
説明すれば、パワー半導体素子14の上面にはエミッタ
電極7とゲート電極16の2つの電極が設けられてい
る。第2の絶縁基板9の下面は2つの金属薄板10a、
10bが付されている。金属薄膜10aとエミッタ電極
7が対応しており、金属薄膜10bとゲート電極16が
対応している。金属薄板10aと電極7とは導電性接合
材17により接合されており、金属薄膜10bと電極1
6とは導電性接合材18により接合されている。導電性
接合材17,18としては例えばはんだペースト等があ
る。他の構成は図1と同様であるので説明を省略する。
The structure of this power semiconductor module will be briefly described. On the upper surface of the power semiconductor element 14, two electrodes, an emitter electrode 7 and a gate electrode 16, are provided. The lower surface of the second insulating substrate 9 has two thin metal plates 10a,
10b is attached. The metal thin film 10a corresponds to the emitter electrode 7, and the metal thin film 10b corresponds to the gate electrode 16. The metal thin plate 10a and the electrode 7 are bonded by the conductive bonding material 17, and the metal thin film 10b and the electrode 1 are bonded.
6 is joined with a conductive joining material 18. Examples of the conductive bonding materials 17 and 18 include solder paste. The other structure is similar to that of FIG.

【0041】このように、パワー半導体素子14が3つ
の電極6,7、16を有する場合においても、リーク・
短絡等の問題を防止しつつ放熱効果を向上させることが
でき、その他電圧降下・スパイク電圧・誘起電圧の低減
等の効果を得ることができる。
As described above, even when the power semiconductor element 14 has the three electrodes 6, 7, and 16, the leakage
It is possible to improve the heat dissipation effect while preventing problems such as a short circuit, and it is possible to obtain other effects such as reduction of voltage drop, spike voltage, and induced voltage.

【0042】ここで、図3におけるパワー半導体モジュ
ールの効率の良い製造手段の一例を示す。この製造手段
は本実施形態に限られず、他の実施形態において用いる
ことができる。
Here, an example of efficient manufacturing means of the power semiconductor module in FIG. 3 will be shown. This manufacturing means is not limited to this embodiment and can be used in other embodiments.

【0043】まず、金属薄板3b上にはんだペースト等
の導電性接合材8を付着させた後、パワー半導体素子1
4を所定の位置に搭載する。次に、エミッタ電極7とゲ
ート電極16上にはんだペーストやはんだバンプ等の導
電性接合材17,18を付着させる。次に、金属薄板1
0a、10bが電極7,16に対向するように第2の絶
縁基板9をパワー半導体素子14上に載せる。この後、
導電性接合材8,17,18を同時に加熱溶融させ、パ
ワー半導体素子14の上面と下面とを一括して接合す
る。これにより生産性の向上が図れる。なお、この製造
例では、先に、金属薄板3b上にパワー半導体素子14
を搭載したが、この順序は逆でも良く、先に、金属薄板
10a、10bにパワー半導体素子14を搭載しても良
い。
First, a conductive bonding material 8 such as a solder paste is attached to the thin metal plate 3b, and then the power semiconductor element 1 is formed.
Mount 4 in place. Next, conductive bonding materials 17, 18 such as solder paste and solder bumps are attached onto the emitter electrode 7 and the gate electrode 16. Next, the thin metal plate 1
The second insulating substrate 9 is placed on the power semiconductor element 14 so that 0a and 10b face the electrodes 7 and 16, respectively. After this,
The conductive bonding materials 8, 17, and 18 are heated and melted at the same time, and the upper surface and the lower surface of the power semiconductor element 14 are bonded together. This can improve productivity. In this manufacturing example, the power semiconductor element 14 is first formed on the metal thin plate 3b.
However, the order may be reversed, and the power semiconductor element 14 may be mounted on the metal thin plates 10a and 10b first.

【0044】(第4の実施形態)図4は、図3のパワー
半導体モジュールの変形例であり、第2の絶縁基板9上
に、パワー半導体素子14等の制御回路や保護回路等を
含む電子部品(回路部材)25a、25bを搭載させた
ものである。
(Fourth Embodiment) FIG. 4 is a modification of the power semiconductor module shown in FIG. 3, in which an electronic device including a control circuit and a protection circuit for the power semiconductor element 14 is provided on the second insulating substrate 9. The components (circuit members) 25a and 25b are mounted.

【0045】該パワー半導体モジュールの構造について
簡単に説明する。
The structure of the power semiconductor module will be briefly described.

【0046】第2の絶縁基板9の下面に付された金属薄
板10a、10bが、パワー半導体素子14の電極7、
6と導電性接合材17,18を介してそれぞれ電気的に
接続されている。一方、第2の絶縁基板9の上面には金
属薄板26a、26b、26c、26dが所定の配線パ
ターンで形成されている。金属薄板26dは、第2の絶
縁基板9に設けられたホールを通じて金属薄板10bと
電気的に接続されている。電子部品25bは金属薄板2
6c、26dと電気的に接続されており、電子部品25
aは金属薄板26a、26bと接続されている。電子部
品25bは半導体素子14の制御回路や保護回路等であ
り、金属薄板26d及び金属薄板10bを介してゲート
電極16と電気的に接続されている。電子部品25a
は、金属薄板26a、26bを介して他の素子や電子部
品(図示せず)と電気的に接続されている。
The metal thin plates 10a and 10b attached to the lower surface of the second insulating substrate 9 are the electrodes 7 of the power semiconductor element 14,
6 and electrically conductive bonding materials 17 and 18 respectively. On the other hand, thin metal plates 26a, 26b, 26c and 26d are formed on the upper surface of the second insulating substrate 9 in a predetermined wiring pattern. The thin metal plate 26d is electrically connected to the thin metal plate 10b through a hole provided in the second insulating substrate 9. The electronic component 25b is the thin metal plate 2
6c, 26d electrically connected to the electronic component 25
a is connected to the metal thin plates 26a and 26b. The electronic component 25b is, for example, a control circuit or a protection circuit for the semiconductor element 14, and is electrically connected to the gate electrode 16 via the metal thin plate 26d and the metal thin plate 10b. Electronic component 25a
Are electrically connected to other elements and electronic parts (not shown) through the metal thin plates 26a and 26b.

【0047】第2の絶縁基板9には、熱伝導性の優れた
アルミナや窒化アルミニウム等の絶縁基板以外に、小信
号回路基板等に用いられる樹脂製の回路基板を使用する
こともできる。金属薄板10aと放熱基板1との間には
放熱基板27がブロック状に設けられている。他は図3
と同様であるので説明を省略する。
As the second insulating substrate 9, a resin circuit board used for a small signal circuit board or the like can be used in addition to an insulating board having excellent heat conductivity such as alumina or aluminum nitride. A heat dissipation board 27 is provided in a block shape between the metal thin plate 10 a and the heat dissipation board 1. Others are Figure 3
The description is omitted because it is similar to the above.

【0048】このように、電子部品25a、25bを第
2の絶縁基板9上に搭載することで、半導体素子14
と、それを制御あるいは保護等する制御回路及び保護回
路等とを同一モジュール内に、しかも、効率よく収納で
きる。また、半導体素子14と電子部品25a、25b
との配線長が短縮されるので制御及び保護の高速化が図
られる。また、放熱基板27を第2の絶縁基板9と放熱
基板1との間に設けることで、パワー半導体素子14の
発生熱が、第2の絶縁基板9及び放熱基板27を介して
放熱基板1に伝達されるので効率的に放熱が行われる。
リーク・短絡等は防がれつつこの放熱は行われる。この
他、本実施形態によれば、電圧降下・スパイク電圧・誘
起電圧の低減等の効果を得ることができるのは上記実施
形態から明らかである。
In this way, by mounting the electronic components 25a and 25b on the second insulating substrate 9, the semiconductor element 14 can be manufactured.
The control circuit and the protection circuit for controlling or protecting the same and the like can be efficiently housed in the same module. In addition, the semiconductor element 14 and the electronic components 25a and 25b
Since the wiring length of the wiring is shortened, the speed of control and protection can be increased. Further, by providing the heat dissipation board 27 between the second insulating board 9 and the heat dissipation board 1, the heat generated by the power semiconductor element 14 is transferred to the heat dissipation board 1 via the second insulation board 9 and the heat dissipation board 27. Since it is transmitted, heat is efficiently dissipated.
This heat dissipation is performed while preventing leaks and short circuits. In addition to this, according to the present embodiment, it is apparent from the above embodiments that the effects such as the voltage drop, the spike voltage, and the reduction of the induced voltage can be obtained.

【0049】(第5の実施形態)図5は、図3のパワー
半導体モジュールの変形例である。すなわち、本実施形
態においては、放熱基板20が、第2の絶縁基板9の上
方に設けられている。
(Fifth Embodiment) FIG. 5 is a modification of the power semiconductor module of FIG. That is, in this embodiment, the heat dissipation substrate 20 is provided above the second insulating substrate 9.

【0050】図5のパワー半導体モジュールの構造を簡
単に説明する。
The structure of the power semiconductor module of FIG. 5 will be briefly described.

【0051】第2の絶縁基板9の上面には金属薄板10
cが付されている。この金属薄板10c上に導電性接合
材19を介して放熱基板20が設けられている。放熱基
板20と放熱基板1との間には、外囲器21b、21a
が左右にブロック状に設けられている。他は図3と同様
であるので説明を省略する。
A metal thin plate 10 is provided on the upper surface of the second insulating substrate 9.
c is attached. A heat dissipation substrate 20 is provided on the thin metal plate 10c with a conductive bonding material 19 interposed therebetween. Enclosures 21b and 21a are provided between the heat dissipation board 20 and the heat dissipation board 1.
Are provided in blocks on the left and right. Others are the same as those in FIG. 3, and thus the description is omitted.

【0052】これにより、パワー半導体素子5での発生
熱が絶縁基板2、9を介して放熱基板1,20に伝達さ
れるので、リーク・短絡等を生じさせることなく、いっ
そう効果的に放熱することが可能となる。この他、電圧
降下・スパイク電圧・誘起電圧の低減等の作用を得るこ
とができるのは上記実施形態から明らかである。
As a result, the heat generated in the power semiconductor element 5 is transferred to the heat dissipation substrates 1 and 20 via the insulating substrates 2 and 9, so that heat is more effectively dissipated without causing leaks or short circuits. It becomes possible. In addition to the above, it is apparent from the above-described embodiment that actions such as voltage drop, spike voltage, and reduction of induced voltage can be obtained.

【0053】(第6の実施形態)図6は、図5のパワー
半導体モジュールの金属薄板3b,10a,10bにお
ける変形例である。すなわち、本実施形態においては、
金属薄板3b,10a、10bが外部電極端子と一体形
成されている。
(Sixth Embodiment) FIG. 6 shows a modification of the metal thin plates 3b, 10a, 10b of the power semiconductor module of FIG. That is, in this embodiment,
The thin metal plates 3b, 10a, 10b are integrally formed with the external electrode terminals.

【0054】図6のパワー半導体モジュールの構造を簡
単に説明する。
The structure of the power semiconductor module shown in FIG. 6 will be briefly described.

【0055】パワー半導体素子14の下面に設けられた
コレクタ電極6は導電性接合材8を介して金属薄板3b
と接合されている。この金属薄板3bは図面右方向に延
在して構成されており、外囲器21aを貫通させて外部
にまで取り出されている。取り出された部分は外部電極
端子として作用する。すなわち、金属薄板3bと外部電
極端子とが一体形成されている。金属薄板10a、10
bも、図6から分かるように、それぞれの外部電極端子
と一体形成される。他は、図5と同様であるので説明を
省略する。
The collector electrode 6 provided on the lower surface of the power semiconductor element 14 has the metal thin plate 3b via the conductive bonding material 8.
It is joined with. The thin metal plate 3b is configured to extend rightward in the drawing, and is taken out to the outside through the envelope 21a. The taken out portion functions as an external electrode terminal. That is, the thin metal plate 3b and the external electrode terminal are integrally formed. Thin metal plates 10a, 10
As can be seen from FIG. 6, b is also integrally formed with each external electrode terminal. Others are the same as those in FIG. 5, and thus description thereof will be omitted.

【0056】これにより、配線抵抗や接続抵抗がさらに
低減されて、いっそう電圧降下が低減される。また、リ
ーク・短絡等を防ぎつつ放熱効果を向上させることがで
き、その他、スパイク電圧・誘起電圧の低減等の効果を
得ることができるのは上記実施形態から明らかである。
As a result, the wiring resistance and the connection resistance are further reduced, and the voltage drop is further reduced. Further, it is apparent from the above-described embodiment that the heat dissipation effect can be improved while preventing leaks and short circuits, and that effects such as reduction of spike voltage and induced voltage can be obtained.

【0057】(第7の実施形態)図7は、図5のパワー
半導体モジュールの放熱基板20における変形例であ
る。すなわち、本実施形態においては、放熱基板22が
放熱基板1に結合されている。
(Seventh Embodiment) FIG. 7 shows a modification of the heat dissipation board 20 of the power semiconductor module of FIG. That is, in this embodiment, the heat dissipation board 22 is coupled to the heat dissipation board 1.

【0058】図7のパワー半導体モジュールの構造を簡
単に説明する。
The structure of the power semiconductor module of FIG. 7 will be briefly described.

【0059】第2の絶縁基板9上には導電性接合材19
を介して放熱基板22が設けられている。放熱基板22
は、放熱基板22aと放熱基板22bとからなり、放熱
基板22aは第2の絶縁基板9上に設けられており、放
熱基板22bは、放熱基板22aと放熱基板1との間に
ブロック状に設けられている。放熱基板22aと放熱基
板22bは別個の部材からなっていても、あるいは一体
構造を有していてもよい。放熱基板1上には、放熱基板
1上の素子を覆うように外囲器23が設けられている。
A conductive bonding material 19 is formed on the second insulating substrate 9.
The heat dissipation substrate 22 is provided via the. Heat dissipation board 22
Includes a heat dissipation board 22a and a heat dissipation board 22b, the heat dissipation board 22a is provided on the second insulating board 9, and the heat dissipation board 22b is provided in a block shape between the heat dissipation board 22a and the heat dissipation board 1. Has been. The heat dissipation board 22a and the heat dissipation board 22b may be made of separate members or may have an integral structure. An envelope 23 is provided on the heat dissipation board 1 so as to cover the elements on the heat dissipation board 1.

【0060】これにより、パワー半導体素子14の発生
熱が放熱基板22から放熱基板1へと伝わるので、リー
ク・短絡等を防ぎつつ、一層効果的に放熱することが可
能となる。また、モジュール形態として、外囲器23に
より、モジュールの上面と側面とが覆われた構成を有す
る従来のモジュールの形態を保持できるので、従来のモ
ジュール形態を維持した効果的な放熱ができる。その
他、電圧降下・スパイク電圧・誘起電圧の低減等の効果
を得ることができるのは前記実施形態と同様である。
As a result, the heat generated by the power semiconductor element 14 is transferred from the heat dissipation board 22 to the heat dissipation board 1, so that it is possible to more effectively dissipate heat while preventing leaks and short circuits. Further, as the module form, since the envelope 23 can retain the form of the conventional module having a structure in which the upper surface and the side face of the module are covered, effective heat dissipation while maintaining the form of the conventional module can be performed. In addition, it is the same as the above-described embodiment that the effects such as the voltage drop, the spike voltage, and the reduction of the induced voltage can be obtained.

【0061】(第8の実施形態)図8は、複数のパワー
半導体素子が搭載されたパワー半導体モジュールであ
る。図8(b)は該パワーモジュールの平面拡大断面図
であり、図8(a)は図8(b)のC−Cにおける拡大
断面図である。但し、図8(a)における放熱基板1,
20、外囲器21a、21b等は図8(b)においては
省略してある。また、図8(a)(b)においては簡略
化のため、素子間の接合に用いられる導電性接合材等の
図示は省略してある。
(Eighth Embodiment) FIG. 8 shows a power semiconductor module having a plurality of power semiconductor elements mounted thereon. FIG. 8B is an enlarged sectional view of the power module in plan view, and FIG. 8A is an enlarged sectional view taken along line CC of FIG. 8B. However, the heat dissipation board 1 in FIG.
20, the envelopes 21a, 21b, etc. are omitted in FIG. 8 (b). Further, in FIGS. 8A and 8B, for simplification, illustration of a conductive bonding material or the like used for bonding the elements is omitted.

【0062】図8(b)(a)に基づいて該パワーモジ
ュールの構造について簡単に説明する。
The structure of the power module will be briefly described with reference to FIGS.

【0063】図8(b)から特に分かるように、該パワ
ーモジュールは、インバータの上側アームUAと下側ア
ームLAから構成される。上側アームUAは2個のIG
BTチップ14と4個の逆並列FRDチップ(ダイオー
ド)5から構成され、下側アームLAは、2個のIGB
Tチップ14と4個のFRDチップ5から構成される。
上側アームUAと下側アームLAはブロック形状をもつ
中継用金属薄板29を介して直列に接続されている。
As can be seen particularly from FIG. 8B, the power module is composed of the upper arm UA and the lower arm LA of the inverter. The upper arm UA has two IGs
It is composed of a BT chip 14 and four anti-parallel FRD chips (diodes) 5, and the lower arm LA has two IGBs.
It is composed of a T chip 14 and four FRD chips 5.
The upper arm UA and the lower arm LA are connected in series through a relay-use thin metal plate 29 having a block shape.

【0064】図8(a)から分かるように、放熱基板1
上には、上面に金属薄板3d、3cが付された第1の絶
縁基板2が搭載されている。金属薄板3d上にはIGB
Tチップ14(1)及びFRDチップ5(1)が設けら
れている。IGBTチップ14(1)の下面にはコレク
タ電極(ドレイン電極)6、上面にはベース電極(ゲー
ト電極)16及びエミッタ電極(ソース電極)7aが形
成されている。FRDチップ5(1)の下面にはコレク
タ電極(カソード)6、上面にはエミッタ電極(アノー
ド)7bが形成されている。一方、金属薄板3c上には
IGBTチップ14(2)及びFRDチップ5(2)が
これと対称的に設けられている。
As can be seen from FIG. 8A, the heat dissipation board 1
A first insulating substrate 2 having metal thin plates 3d and 3c on its upper surface is mounted on the top. IGB on the thin metal plate 3d
A T chip 14 (1) and an FRD chip 5 (1) are provided. A collector electrode (drain electrode) 6 is formed on the lower surface of the IGBT chip 14 (1), and a base electrode (gate electrode) 16 and an emitter electrode (source electrode) 7a are formed on the upper surface. A collector electrode (cathode) 6 is formed on the lower surface of the FRD chip 5 (1), and an emitter electrode (anode) 7b is formed on the upper surface thereof. On the other hand, the IGBT chip 14 (2) and the FRD chip 5 (2) are symmetrically provided on the metal thin plate 3c.

【0065】IGBTチップ14及びFRDチップ5上
には、下面に金属薄板10g、10f、10e、10d
が付された第2の絶縁基板9が設けられている。金属薄
板10gは、IGBTチップ14(1)のゲート電極1
6と接合されており、金属薄板10fは、IGBTチッ
プ14(1)のソース電極7a及びFRDチップ5
(1)のアノード7bと接合されている。同様にして金
属薄板10eは、FRDチップ5(2)のアノード7b
及びIGBTチップ14(2)のソース電極7aと接合
され、金属薄板10dは、IGBTチップ14(2)の
ゲート電極16と接合されている。そして、金属薄板1
0eは、金属薄板3dと中継用金属薄板29により接合
されている。これにより上側アームと下側アームが電気
的に接合される。また、図8(a)から分かるように、
第2の絶縁基板9上には放熱基板20が設けられてい
る。放熱基板20と放熱基板1との間には、放熱基板1
上の素子を取り囲むように外囲器21a、21bがブロ
ック状に左右に設けられている。なお、図8(b)から
分かるように、金属薄板10dは、IGBTチップ14
(4)の近傍に設けられた電子部品30の一方の端子と
電気的に接続されており、この電子部品30の他の端子
は別の金属薄板31と電気的に接続されている。また、
第1の絶縁基板2の下面および第2の絶縁基板9の上面
には金属薄板が設けられているが図示及び説明を省略し
てある。
Metal thin plates 10g, 10f, 10e, and 10d are formed on the lower surfaces of the IGBT chip 14 and the FRD chip 5.
A second insulating substrate 9 marked with is provided. The thin metal plate 10g is the gate electrode 1 of the IGBT chip 14 (1).
6, the metal thin plate 10f is connected to the source electrode 7a of the IGBT chip 14 (1) and the FRD chip 5
It is joined to the anode 7b of (1). Similarly, the thin metal plate 10e serves as the anode 7b of the FRD chip 5 (2).
And the source electrode 7a of the IGBT chip 14 (2), and the thin metal plate 10d is joined to the gate electrode 16 of the IGBT chip 14 (2). And the thin metal plate 1
0e is joined by the metal thin plate 3d and the relay metal thin plate 29. This electrically connects the upper arm and the lower arm. Further, as can be seen from FIG. 8 (a),
A heat dissipation substrate 20 is provided on the second insulating substrate 9. Between the heat dissipation board 20 and the heat dissipation board 1, the heat dissipation board 1
Envelopes 21a and 21b are provided on the left and right in a block shape so as to surround the upper element. As can be seen from FIG. 8B, the thin metal plate 10d is the IGBT chip 14
It is electrically connected to one terminal of the electronic component 30 provided near (4), and the other terminal of the electronic component 30 is electrically connected to another metal thin plate 31. Also,
Metal thin plates are provided on the lower surface of the first insulating substrate 2 and the upper surface of the second insulating substrate 9, but illustration and description thereof are omitted.

【0066】本パワーモジュールの製造にあたっては第
3の実施形態に示したような製造手段を用いることが効
率的である。すなわち、例えば、図8(a)から分かる
ように、複数のパワー半導体素子14(1)、5
(1)、5(2)、14(2)を、金属薄板3d、3c
上にはんだペーストやはんだバンプ等の導電性接合材
(図示せず)を付着させた後所定の位置に搭載する。次
に、これらの素子14(1)、5(1)、5(2)、1
4(2)の電極16,7a、7b、7b、7a、16上
にはんだペーストやはんだバンプ等の導電性接合材(図
示せず)を付着させ、第2の絶縁基板9をこの上に載せ
る。そして、モジュール全体を加熱して、これらの導電
性接合材を溶融させることによって、素子14(1)、
5(1)、5(2)、14(2)の上面下面を一括して
接合する。この順序は逆でも良く、第2の絶縁基板9上
に素子14(1)、5(1)、5(2)、14(2)を
搭載した後、第1の絶縁基板2を搭載し、その後モジュ
ール全体を加熱しても良い。なお、はんだペーストやは
んだバンプ等には、はんだをリフローする際に、はんだ
の表面張力により半導体素子の電極と金属薄板との位置
ずれを真性的に補正するセルフ・アライメント効果があ
るため、生産性のみならず、信頼性も高い。
In manufacturing this power module, it is efficient to use the manufacturing means as shown in the third embodiment. That is, for example, as can be seen from FIG. 8A, the plurality of power semiconductor elements 14 (1), 5
(1), 5 (2), and 14 (2) are replaced by thin metal plates 3d, 3c.
A conductive bonding material (not shown) such as a solder paste or a solder bump is attached to the top and then mounted at a predetermined position. Next, these elements 14 (1), 5 (1), 5 (2), 1
4 (2) electrodes 16, 7a, 7b, 7b, 7a, 16 are attached with a conductive bonding material (not shown) such as a solder paste or a solder bump, and the second insulating substrate 9 is placed thereon. . Then, by heating the entire module to melt these conductive bonding materials, the element 14 (1),
The upper and lower surfaces of 5 (1), 5 (2), and 14 (2) are collectively joined. This order may be reversed, and after mounting the elements 14 (1), 5 (1), 5 (2), 14 (2) on the second insulating substrate 9, the first insulating substrate 2 is mounted, After that, the entire module may be heated. Since the solder paste and solder bumps have a self-alignment effect that intrinsically corrects the positional deviation between the electrode of the semiconductor element and the thin metal plate due to the surface tension of the solder when reflowing the solder, the productivity is improved. Not only is it highly reliable.

【0067】このように、金属薄板3c、3c、10d
〜10gを所定のパターンにより形成することにより、
効率よくモジュール化でき、装置全体としていっそうの
高性能化が図られる。すなわち、簡易な構成としつつ
も、リーク・短絡等を防ぎつつ放熱効果を向上させるこ
とができ、その他電圧降下・スパイク電圧・誘起電圧の
低減等の作用を得ることができる。
Thus, the thin metal plates 3c, 3c, 10d are
By forming 10g in a predetermined pattern,
It can be efficiently modularized and the overall performance of the device can be improved. That is, it is possible to improve the heat radiation effect while preventing leaks and short-circuits, and to obtain other effects such as voltage drop, spike voltage, and induced voltage reduction, while having a simple structure.

【0068】[0068]

【発明の効果】本発明によれば、放熱効果を高めるに当
たりパワー半導体素子の両面を放熱効果を有する第1、
第2の金属薄板で挟持する構成を採用しつつも、パワー
半導体素子をベベル構造のものとしたので、パワー半導
体素子の上面側における電位上昇をなくすことができ、
パワー半導体素子と第2の金属薄板との間におけるリー
ク・短絡等を防止することができる。つまり、新たに不
具合を生じさせることなく、下面からのみならず上面か
らもパワー半導体素子で発生する熱を効率よく放熱で
き、優れた冷却性能を有する電力用半導体装置を提供す
ることができる。
According to the present invention, in order to enhance the heat dissipation effect, both sides of the power semiconductor element have the heat dissipation effect.
Since the power semiconductor element has the bevel structure while adopting the configuration of sandwiching it by the second metal thin plate, it is possible to eliminate the potential increase on the upper surface side of the power semiconductor element.
It is possible to prevent leakage, short circuit, etc. between the power semiconductor element and the second thin metal plate. That is, it is possible to efficiently dissipate the heat generated in the power semiconductor element not only from the lower surface but also from the upper surface without newly causing a defect, and it is possible to provide a power semiconductor device having excellent cooling performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 1 is a diagram showing a power semiconductor module according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 2 is a diagram showing a power semiconductor module according to a second embodiment of the present invention.

【図3】本発明の第3の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 3 is a diagram showing a power semiconductor module according to a third embodiment of the present invention.

【図4】本発明の第4の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 4 is a diagram showing a power semiconductor module according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 5 is a diagram showing a power semiconductor module according to a fifth embodiment of the present invention.

【図6】本発明の第6の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 6 is a diagram showing a power semiconductor module according to a sixth embodiment of the present invention.

【図7】本発明の第7の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 7 is a diagram showing a power semiconductor module according to a seventh embodiment of the present invention.

【図8】本発明の第8の実施の形態にかかる電力用半導
体モジュールを示す図である。
FIG. 8 is a diagram showing a power semiconductor module according to an eighth embodiment of the present invention.

【図9】従来の電力用半導体モジュールを示す図であ
る。
FIG. 9 is a diagram showing a conventional power semiconductor module.

【符号の説明】[Explanation of symbols]

1、20、27放熱基板 2 第1の絶縁基板 3a〜d、10a〜g、26a〜d 金属薄板(金属
板) 4、8、11、15,17〜19 導電性接合材 5、14 半導体素子 6 コレクタ電極 7、7a、7b エミッタ電極 9 第2の絶縁基板 12 ベベル構造 13 四角形チップ 16 ベース電極 21a、21b、23 外囲器 25a、25b、30 電子部品 29 中継用金属薄板 101 放熱基板 102、105 絶縁基板 103a、103b、106a、106b 金属薄板
(金属板) 104a、104b、111a、111b、111c
導電性接合材 107 コレクタ用外部電極端子 108 コレクタ電極 109 エミッタ電極 110 半導体素子 112 金属細線 113 外囲器 114 モールド材 115 エミッタ用外部電極端子
1, 20, 27 Heat dissipation substrate 2 First insulating substrate 3a-d, 10a-g, 26a-d Metal thin plate (metal plate) 4, 8, 11, 15, 17-19 Conductive bonding material 5, 14 Semiconductor element 6 collector electrode 7, 7a, 7b emitter electrode 9 second insulating substrate 12 bevel structure 13 square chip 16 base electrodes 21a, 21b, 23 envelopes 25a, 25b, 30 electronic component 29 relay metal thin plate 101 heat dissipation substrate 102, 105 Insulating substrates 103a, 103b, 106a, 106b Thin metal plates (metal plates) 104a, 104b, 111a, 111b, 111c
Conductive bonding material 107 Collector external electrode terminal 108 Collector electrode 109 Emitter electrode 110 Semiconductor element 112 Metal wire 113 Envelope 114 Mold material 115 Emitter external electrode terminal

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/40 H01L 23/36 M 25/18 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 23/40 H01L 23/36 M 25/18

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】第1の金属板を有する第1の絶縁基板と、 前記第1の絶縁基板において前記第1の金属板に搭載さ
れた、端面と上面とのなす角度を鋭角として上面側にお
ける電位上昇を抑えるベベル構造を有する少なくとも1
個の半導体素子と、 前記半導体素子の上面に接合され、その半導体素子の端
部においてこの半導体素子の上面との間に絶縁物を介し
た状態において接合された、この半導体素子の上面側に
第2の金属板を有する第2の絶縁基板と、 を備えたことを特徴とする電力用半導体装置。
1. A first insulating substrate having a first metal plate, and an angle formed by an end face and an upper face, which is mounted on the first metal plate of the first insulating substrate, is an acute angle on the upper face side. At least one having a bevel structure for suppressing an increase in potential
Individual semiconductor elements and the upper surface of the semiconductor element, and at the end of the semiconductor element, the upper surface of the semiconductor element is joined to the upper surface of the semiconductor element via an insulator. A second insulating substrate having a second metal plate, and a power semiconductor device.
【請求項2】前記第1の絶縁基板の外側の面には第1の
放熱基板がさらに設けられていることを特徴とする請求
項1に記載の電力用半導体装置。
2. The power semiconductor device according to claim 1, wherein a first heat dissipation substrate is further provided on an outer surface of the first insulating substrate.
【請求項3】前記半導体素子と前記第1の絶縁基板との
接合及び前記半導体素子と前記第2の絶縁基板との接合
のうちの少なくとも一つの接合は、導電性の接合材によ
りなされていることを特徴とする、請求項1または2に
記載の電力用半導体装置。
3. At least one of the bonding between the semiconductor element and the first insulating substrate and the bonding between the semiconductor element and the second insulating substrate is made of a conductive bonding material. The power semiconductor device according to claim 1, wherein the power semiconductor device is a power semiconductor device.
【請求項4】前記導電性の接合材としてはんだペース
ト、はんだバンプ、金属ボールバンプ、導電性樹脂の何
れかを少なくとも用いていることを特徴とする、請求項
1乃至3に記載の電力用半導体装置。
4. The power semiconductor according to claim 1, wherein at least one of a solder paste, a solder bump, a metal ball bump, and a conductive resin is used as the conductive bonding material. apparatus.
【請求項5】前記第2の絶縁基板において、前記半導体
素子が接合された面と異なる面には、前記半導体素子と
電気的に接続された回路部材が搭載されていることを特
徴とする請求項1乃至4に記載の電力用半導体装置。
5. A circuit member electrically connected to the semiconductor element is mounted on a surface of the second insulating substrate different from a surface on which the semiconductor element is joined. Item 5. The power semiconductor device according to items 1 to 4.
【請求項6】前記第2の絶縁基板において、前記半導体
素子が接合された面と異なる面には放熱基板がさらに設
けられていることを特徴とする、請求項1乃至4に記載
の電力用半導体装置。
6. The power supply according to claim 1, wherein a heat dissipation substrate is further provided on a surface of the second insulating substrate different from a surface to which the semiconductor element is joined. Semiconductor device.
【請求項7】前記第1の放熱基板と前記第2の放熱基板
は結合され、相互に熱伝達可能なものとして構成されて
いることを特徴とする請求項6に記載の電力用半導体装
置。
7. The power semiconductor device according to claim 6, wherein the first heat dissipation board and the second heat dissipation board are coupled to each other and are configured to be capable of transferring heat to each other.
【請求項8】前記半導体素子は複数の半導体素子からな
り、前記第1の金属板及び前記第2の金属板は、前記複
数の半導体素子を電気的に接続する回路パターンとして
構成されたものであることを特徴とする、請求項1乃至
7に記載の電力用半導体装置。
8. The semiconductor element comprises a plurality of semiconductor elements, and the first metal plate and the second metal plate are configured as a circuit pattern for electrically connecting the plurality of semiconductor elements. The power semiconductor device according to claim 1, wherein the power semiconductor device is present.
【請求項9】前記半導体素子の平面形状は矩形状である
ことを特徴とする請求項1乃至8に記載の電力用半導体
装置。
9. The power semiconductor device according to claim 1, wherein the semiconductor element has a rectangular planar shape.
【請求項10】前記半導体素子における上面部分の頂点
は曲線により構成されていることを特徴とする請求項9
に記載の電力用半導体装置。
10. The apex of the upper surface portion of the semiconductor element is constituted by a curved line.
The power semiconductor device according to item 1.
JP2001197173A 2001-06-28 2001-06-28 Power semiconductor device Pending JP2003017658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197173A JP2003017658A (en) 2001-06-28 2001-06-28 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197173A JP2003017658A (en) 2001-06-28 2001-06-28 Power semiconductor device

Publications (1)

Publication Number Publication Date
JP2003017658A true JP2003017658A (en) 2003-01-17

Family

ID=19034825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197173A Pending JP2003017658A (en) 2001-06-28 2001-06-28 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP2003017658A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024941A1 (en) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2005158957A (en) * 2003-11-25 2005-06-16 Matsushita Electric Works Ltd Light emitting device
JP2005203548A (en) * 2004-01-15 2005-07-28 Honda Motor Co Ltd Module structure of semiconductor device
JP2008078240A (en) * 2006-09-19 2008-04-03 Toyota Motor Corp Method for connecting wiring for semiconductor element and semiconductor device
JP2008198921A (en) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd Module component and manufacturing method
JP2009064852A (en) * 2007-09-05 2009-03-26 Okutekku:Kk Semiconductor device, and manufacturing method of semiconductor device
JP2009105389A (en) * 2007-10-02 2009-05-14 Rohm Co Ltd Power module
WO2009101685A1 (en) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
JP2009538534A (en) * 2006-05-23 2009-11-05 インターナショナル レクティファイアー コーポレーション Basic elements for high-efficiency double-sided cooling discrete power packages, especially for innovative power modules
US7671465B2 (en) 2006-03-20 2010-03-02 Hitachi, Ltd. Power semiconductor module
JP2010056159A (en) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd Semiconductor device
JP2010062491A (en) * 2008-09-08 2010-03-18 Denso Corp Semiconductor device and composite semiconductor device
JP2010080782A (en) * 2008-09-26 2010-04-08 Toshiba Corp Power semiconductor module and inverter system using the same
WO2012157373A1 (en) * 2011-05-16 2012-11-22 日本碍子株式会社 Circuit substrate for large-capacity module periphery circuit, and large-capacity module including periphery circuit employing circuit substrate
JP2015061343A (en) * 2013-09-17 2015-03-30 株式会社安川電機 Power conversion device
CN105633025A (en) * 2014-10-31 2016-06-01 湖北台基半导体股份有限公司 High insulation and voltage resistance power semiconductor module
WO2017130381A1 (en) * 2016-01-29 2017-08-03 三菱電機株式会社 Semiconductor device
CN107546180A (en) * 2016-06-23 2018-01-05 三菱电机株式会社 Semiconductor device
WO2022209609A1 (en) * 2021-03-31 2022-10-06 住友電気工業株式会社 Semiconductor device

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1596434A1 (en) * 2003-09-04 2005-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7786565B2 (en) 2003-09-04 2010-08-31 Panasonic Corporation Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor
CN100413060C (en) * 2003-09-04 2008-08-20 松下电器产业株式会社 Semiconductor device
WO2005024941A1 (en) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP1596434A4 (en) * 2003-09-04 2008-09-24 Matsushita Electric Ind Co Ltd Semiconductor device
JP2005158957A (en) * 2003-11-25 2005-06-16 Matsushita Electric Works Ltd Light emitting device
JP2005203548A (en) * 2004-01-15 2005-07-28 Honda Motor Co Ltd Module structure of semiconductor device
US7671465B2 (en) 2006-03-20 2010-03-02 Hitachi, Ltd. Power semiconductor module
JP2009538534A (en) * 2006-05-23 2009-11-05 インターナショナル レクティファイアー コーポレーション Basic elements for high-efficiency double-sided cooling discrete power packages, especially for innovative power modules
JP2008078240A (en) * 2006-09-19 2008-04-03 Toyota Motor Corp Method for connecting wiring for semiconductor element and semiconductor device
JP2008198921A (en) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd Module component and manufacturing method
JP2009064852A (en) * 2007-09-05 2009-03-26 Okutekku:Kk Semiconductor device, and manufacturing method of semiconductor device
JP2009105389A (en) * 2007-10-02 2009-05-14 Rohm Co Ltd Power module
WO2009101685A1 (en) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
US8222724B2 (en) 2008-02-14 2012-07-17 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
EP2244288A4 (en) * 2008-02-14 2011-11-02 Mitsubishi Heavy Ind Ltd Semiconductor element module and method for manufacturing the same
EP2244288A1 (en) * 2008-02-14 2010-10-27 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
JP2010056159A (en) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd Semiconductor device
JP2010062491A (en) * 2008-09-08 2010-03-18 Denso Corp Semiconductor device and composite semiconductor device
JP2010080782A (en) * 2008-09-26 2010-04-08 Toshiba Corp Power semiconductor module and inverter system using the same
WO2012157373A1 (en) * 2011-05-16 2012-11-22 日本碍子株式会社 Circuit substrate for large-capacity module periphery circuit, and large-capacity module including periphery circuit employing circuit substrate
JPWO2012157373A1 (en) * 2011-05-16 2014-07-31 日本碍子株式会社 Circuit board for peripheral circuit of large capacity module, and large capacity module including peripheral circuit using the circuit board
US8958215B2 (en) 2011-05-16 2015-02-17 Ngk Insulators, Ltd. Circuit board for peripheral circuits of high-capacity modules, and a high-capacity module including a peripheral circuit using the circuit board
JP6114691B2 (en) * 2011-05-16 2017-04-12 日本碍子株式会社 Circuit board for peripheral circuit of large capacity module, and large capacity module including peripheral circuit using the circuit board
JP2015061343A (en) * 2013-09-17 2015-03-30 株式会社安川電機 Power conversion device
CN105633025A (en) * 2014-10-31 2016-06-01 湖北台基半导体股份有限公司 High insulation and voltage resistance power semiconductor module
WO2017130381A1 (en) * 2016-01-29 2017-08-03 三菱電機株式会社 Semiconductor device
JPWO2017130381A1 (en) * 2016-01-29 2018-09-27 三菱電機株式会社 Semiconductor device
CN107546180A (en) * 2016-06-23 2018-01-05 三菱电机株式会社 Semiconductor device
CN107546180B (en) * 2016-06-23 2020-04-10 三菱电机株式会社 Semiconductor device with a plurality of semiconductor chips
WO2022209609A1 (en) * 2021-03-31 2022-10-06 住友電気工業株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US7271470B1 (en) Electronic component having at least two semiconductor power devices
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
EP3107120B1 (en) Power semiconductor module
TWI450373B (en) Dual side cooling integrated power device package and module and methods of manufacture
US9966344B2 (en) Semiconductor device with separated main terminals
US7633141B2 (en) Semiconductor device having through contact blocks with external contact areas
JP2003017658A (en) Power semiconductor device
JP2007234690A (en) Power semiconductor module
US11398450B2 (en) Semiconductor module
JP3129020B2 (en) Semiconductor device
JP2019071412A (en) Chip package
JP2021141222A (en) Semiconductor module
JP2005197435A (en) Power semiconductor device
US7573107B2 (en) Power module
JPWO2021002132A1 (en) Circuit structure of semiconductor module
JP2004221381A (en) Semiconductor device
JP2013045847A (en) Semiconductor module
KR101897639B1 (en) power module
JP4062191B2 (en) Semiconductor device and manufacturing method thereof
WO2013105456A1 (en) Circuit board and electronic device
WO2022059251A1 (en) Semiconductor device
JP3525823B2 (en) Mounting structure of complementary IGBT
JP2003218306A (en) Semiconductor device and its manufacturing method
US10658253B2 (en) Semiconductor device including a warped printed circuit board disposed in a case and method of manufacturing same
JP3644161B2 (en) Power semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080822