JP2010074188A - Field-effect transistor - Google Patents

Field-effect transistor Download PDF

Info

Publication number
JP2010074188A
JP2010074188A JP2009293763A JP2009293763A JP2010074188A JP 2010074188 A JP2010074188 A JP 2010074188A JP 2009293763 A JP2009293763 A JP 2009293763A JP 2009293763 A JP2009293763 A JP 2009293763A JP 2010074188 A JP2010074188 A JP 2010074188A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
organic semiconductor
insulator layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009293763A
Other languages
Japanese (ja)
Inventor
Masahiro Kobashi
昌浩 小橋
Takashi Wada
和田  隆
Shinji Aramaki
晋司 荒牧
Yoshimasa Sakai
良正 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2009293763A priority Critical patent/JP2010074188A/en
Publication of JP2010074188A publication Critical patent/JP2010074188A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flexible high-performance organic field-effect transistor manufacturable inexpensively through a simple process by combining a specific plastic substrate with a specific resin insulation layer. <P>SOLUTION: The organic field-effect transistor includes, on an insulating support substrate 1, the insulation layer 3, a gate electrode 2 and an organic semiconductor layer 4 isolated from each other by the insulation layer 3, and a source electrode 5 and a drain electrode 6 formed to contact the semiconductor layer 4. The insulating support substrate 1 is formed of polyethylene terephthalate. The insulation layer 3 is formed of one or more kinds selected among polystyrene, polyvinyl phenol, polycarbonate, polyester, polyvinyl acetate, polyurethane, polysulfone, methacrylic resin, epoxy resin, hydrocarbon resin having a cyano group, and phenol resin. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、有機半導体を用いた電界効果トランジスタに関する。   The present invention relates to a field effect transistor using an organic semiconductor.

電界効果トランジスタは、バイポーラトランジスタと並んで重要なスイッチ、増幅素子として広く利用されている。電界効果トランジスタは、半導体材料にソース電極及びドレイン電極と、絶縁体層を介してゲート電極を設けた構造を有する。電界効果トランジスタの動作特性は、用いられる半導体のキャリア移動度μ、電気伝導度σ、絶縁層の静電容量Ci、素子の構成(ソース電極−ドレイン電極間距離L及び幅W、絶縁層の膜厚d等)により決まるが、この中で、半導体材料の特性としては、高い移動度(μ)を有するものが良好な特性を示すことになる。   Field effect transistors are widely used as important switches and amplifying elements along with bipolar transistors. A field effect transistor has a structure in which a source electrode and a drain electrode are provided in a semiconductor material, and a gate electrode is provided via an insulator layer. The operational characteristics of the field effect transistor are as follows: carrier mobility μ, electric conductivity σ of the semiconductor used, capacitance Ci of the insulating layer, device configuration (source electrode-drain electrode distance L and width W, insulating layer film) Among them, the semiconductor material having a high mobility (μ) exhibits good characteristics.

現在、半導体材料としてはシリコンが広く用いられている。シリコンに代表される無機半導体は、製造時に300℃以上の高温で処理する必要があることから、基板にプラスチック基板やフィルムを用いることが難しく、かつ製造に多くのエネルギーを必要とするという欠点がある。また、真空での素子作製プロセスを経るため、製造ラインに高価な設備を必要とし、高コストになるという欠点もある。   Currently, silicon is widely used as a semiconductor material. Inorganic semiconductors typified by silicon need to be processed at a high temperature of 300 ° C. or higher at the time of production, so that it is difficult to use a plastic substrate or film for the substrate, and a lot of energy is required for production. is there. In addition, since the device manufacturing process is performed in a vacuum, an expensive facility is required for the production line, and there is a disadvantage that the cost is increased.

これに対して、有機半導体を用いたトランジスタは、その殆どが無機半導体より低温プロセスで製造することができるため、基板としてプラスチック基板やフィルムを用いることができ、軽量で壊れにくい素子を作製することができる。また、近年、このようなプラスチック基板上に形成する絶縁体層としても樹脂を使用して、素子全体としての可撓性を持たせる試みがなされており、この場合には、プラスチック基板や樹脂製絶縁膜の種類によっては、溶液の塗布や印刷法を用いた素子作製が可能なものもあり、大面積の素子を低コストで製造することが可能である。更に、材料のバリエーションが豊富であり、分子構造を変化させることにより容易に材料特性を根本的に変化させることが可能であるため、異なる機能を組み合わせることで、無機半導体では不可能な機能、素子を実現することも可能である。   On the other hand, since most transistors using organic semiconductors can be manufactured at a lower temperature than inorganic semiconductors, plastic substrates and films can be used as substrates, and light-weight and hard-to-break devices are produced. Can do. In recent years, an attempt has been made to give flexibility to the entire element by using a resin as an insulator layer formed on such a plastic substrate. Depending on the type of insulating film, some devices can be manufactured using a solution coating or printing method, and a large-area device can be manufactured at low cost. Furthermore, since there are a wide variety of materials, and it is possible to easily change the material characteristics easily by changing the molecular structure, functions and elements that are impossible with inorganic semiconductors by combining different functions Can also be realized.

半導体として有機半導体を用いたトランジスタについて、特許文献1には、導電性高分子、共役高分子を利用したものが記載され、特許文献2には、低分子化合物を利用したものが記載されている。   Regarding a transistor using an organic semiconductor as a semiconductor, Patent Document 1 describes a transistor using a conductive polymer and a conjugated polymer, and Patent Document 2 describes a transistor using a low molecular compound. .

従来の半導体として有機半導体を用いたトランジスタの代表的な構造を図1〜3に示す。   A typical structure of a transistor using an organic semiconductor as a conventional semiconductor is shown in FIGS.

図1の電界効果トランジスタにあっては、絶縁性支持基板1上にゲート電極2が設けられ、更にこの上に絶縁体層3及び有機半導体層4が設けられている。この有機半導体層4に接するように、ソース電極5とドレイン電極6が絶縁体層3上に設けられている。この電界効果トランジスタはボトムゲート・ボトムコンタクト型と称される。   In the field effect transistor of FIG. 1, a gate electrode 2 is provided on an insulating support substrate 1, and an insulator layer 3 and an organic semiconductor layer 4 are further provided thereon. A source electrode 5 and a drain electrode 6 are provided on the insulator layer 3 so as to be in contact with the organic semiconductor layer 4. This field effect transistor is called a bottom gate / bottom contact type.

図2の電界効果トランジスタにあっては、絶縁体層3上の有機半導体層4上にソース電極5とドレイン電極6が設けられている点が図1に示す電界効果トランジスタと異なり、その他は同様の構成とされている。この電界効果トランジスタはボトムゲート・トップコンタクト型と称される。   The field effect transistor of FIG. 2 is different from the field effect transistor shown in FIG. 1 in that a source electrode 5 and a drain electrode 6 are provided on an organic semiconductor layer 4 on an insulator layer 3. It is made up of. This field effect transistor is called a bottom gate / top contact type.

図3に示す電界効果トランジスタにあっては、絶縁性支持基板1上にソース電極5とドレイン電極6が設けられ、絶縁性支持基板1上に有機半導体層4及び絶縁体層3が積層され、絶縁体層3上にゲート電極2が設けられている。この電界効果トランジスタは、トップゲート・ボトムコンタクト型と称される。   In the field effect transistor shown in FIG. 3, the source electrode 5 and the drain electrode 6 are provided on the insulating support substrate 1, and the organic semiconductor layer 4 and the insulator layer 3 are stacked on the insulating support substrate 1. A gate electrode 2 is provided on the insulator layer 3. This field effect transistor is called a top gate / bottom contact type.

このような電界効果トランジスタでは、ゲート電極2に電圧が印加されると、有機半導体層4と絶縁体層3の界面近傍における有機半導体層のキャリア密度を変化させて、ソース−ドレイン電極5,6間に流れる電流量を変化させる。   In such a field effect transistor, when a voltage is applied to the gate electrode 2, the carrier density of the organic semiconductor layer in the vicinity of the interface between the organic semiconductor layer 4 and the insulator layer 3 is changed and the source-drain electrodes 5, 6 are changed. The amount of current flowing between them is changed.

また、このような有機半導体を用いた電界効果トランジスタの有機半導体層における電荷輸送現象に対する研究も行われている。例えば、チオフェン環が数個連なったオリゴチオフェンにおいては、絶縁体層に対して分子軸が垂直よりやや傾くようにして立ち、またソース電極−ドレイン電極方向に対してオリゴチオフェンのπ軌道が互いに相互作用するように配列し、この配列したオリゴチオフェンの分子の層が絶縁体層に対して垂直方向に積み重なってオリゴチオフェンの有機半導体層を形成する(非特許文献1)。ゲート電極による誘起電荷はこの相互作用しているπ軌道を通してソース電極−ドレイン電極間を移動するため、高い移動度を得るためにはオリゴチオフェン分子間のπ軌道相互作用を強くすることが望ましい。   In addition, studies on the charge transport phenomenon in the organic semiconductor layer of the field effect transistor using such an organic semiconductor have been conducted. For example, in an oligothiophene in which several thiophene rings are connected, the molecular axis is slightly inclined from the perpendicular to the insulator layer, and the π orbitals of the oligothiophene are mutually opposite to the source electrode-drain electrode direction. The arranged oligothiophene molecule layers are stacked in a direction perpendicular to the insulator layer to form an oligothiophene organic semiconductor layer (Non-patent Document 1). Since the induced charge due to the gate electrode moves between the source electrode and the drain electrode through the interacting π orbit, it is desirable to strengthen the π orbit interaction between the oligothiophene molecules in order to obtain high mobility.

更にまた、このオリゴチオフェン半導体層を用いたボトムコンタクト型電界効果トランジスタの作動時には、絶縁体層より上の1個分から2、3個分のオリゴチオフェン分子層において誘起電荷が移動していることが示唆されている(非特許文献2)。   Furthermore, when the bottom contact field effect transistor using the oligothiophene semiconductor layer is operated, the induced charge is moved in one to two or three oligothiophene molecular layers above the insulator layer. It has been suggested (Non-Patent Document 2).

ところで、従来、このような有機電界効果トランジスタのプラスチック基板上に樹脂製絶縁体層を形成したものとしては、例えば、ポリエチレンテレフタレート(PET)からなる基板に、絶縁体層としてポリイミドを使用した例が特許文献3に開示されている。しかしながら、ポリイミドは一般に耐熱性、可撓性に優れるものの、絶縁膜に形成した際に平坦性をとり難い、透明性が劣る、絶縁膜を形成するときに高温のプロセスが必要になる等の欠点があり、PET基板の特性を損ねたり、製造条件が厳しく工業的に適さないなどの課題を有している。   By the way, as for what conventionally formed the resin-made insulator layer on the plastic substrate of such an organic field effect transistor, the example which used the polyimide as an insulator layer for the board | substrate which consists of a polyethylene terephthalate (PET), for example is used. This is disclosed in Patent Document 3. However, although polyimide is generally excellent in heat resistance and flexibility, it is difficult to achieve flatness when formed on an insulating film, poor in transparency, and requires a high temperature process when forming an insulating film. However, there are problems such as damage to the characteristics of the PET substrate and unfavorable industrial conditions due to severe manufacturing conditions.

一方、非特許文献3には、PETからなる基板にポリビニルアルコール(PVA)を絶縁膜として形成するトランジスタが開示されているが、PVAは吸湿性が高く、空気中での製造やトランジスタ性能の安定性には問題がある。   On the other hand, Non-Patent Document 3 discloses a transistor in which polyvinyl alcohol (PVA) is formed as an insulating film on a substrate made of PET. However, PVA has high hygroscopicity and is stable in manufacturing and transistor performance in air. There is a problem with sex.

このように、現状では、PET基板上に形成する適切な樹脂系絶縁体層が未だ提案されていない。   Thus, at present, an appropriate resin-based insulator layer formed on the PET substrate has not yet been proposed.

更にまた、プラスチック基板や樹脂製絶縁膜の種類によっては、配線、電極の材料も有機電界効果トランジスタあるいはそれらを用いたディスプレイの駆動回路の構成材料として重要であるが、低コストで可撓性に優れた有機電界効果トランジスタに適した配線・電極材料やその形成プロセスについては充分な検討はなされていない。   Furthermore, depending on the type of plastic substrate or resin insulating film, the material of wiring and electrodes is also important as a constituent material of organic field-effect transistors or display drive circuits using them, but it can be made flexible at low cost. There have not been sufficient studies on wiring / electrode materials suitable for excellent organic field-effect transistors and their formation processes.

例えばITOの場合はスパッタのような真空プロセスでの形成では前述したような高コストとなってしまい、ITO微粒子を用いた印刷法での配線・電極形成では、充分な電気伝導度を得るためには印刷後に高温での処理が必要であるために、プラスチック基板を用いることができないといったような欠点が存在する。また、アルミニウムのような仕事関数の小さな金属は、空気中で酸化されやすいために酸素の影響がないような環境で形成し、形成後も素子全体を封止しなければならないといったような欠点が存在する。   For example, in the case of ITO, formation by a vacuum process such as sputtering results in high costs as described above, and in wiring / electrode formation by a printing method using ITO fine particles, sufficient electric conductivity is obtained. However, since a high temperature treatment is required after printing, there is a drawback that a plastic substrate cannot be used. In addition, a metal having a small work function such as aluminum is easily oxidized in the air, so that it is formed in an environment where there is no influence of oxygen, and the entire element must be sealed even after formation. Exists.

更にまた、可撓性に優れた有機電界効果トランジスタとして機能させる場合には、プラスチック基板のみが可撓性に優れていても、絶縁層や有機半導体層の可撓性が悪い場合には素子全体としての可撓性は悪く、可撓性に優れた有機電界効果トランジスタとしては機能しないと思われるが、従来においては、これらのことに関する検討も未だ充分には行われてはいない。   Furthermore, in the case of functioning as an organic field-effect transistor having excellent flexibility, the entire element is required when the flexibility of the insulating layer or organic semiconductor layer is poor, even if only the plastic substrate is excellent in flexibility. However, it is considered that the organic field effect transistor excellent in flexibility does not function, but in the past, these have not been sufficiently studied.

特開昭61−202469号公報JP-A 61-202469 特許2984370号公報Japanese Patent No. 2984370 特開2001−230421号公報JP 2001-230421 A

ADVANCED MATERIALS,第12巻,第14号,1046〜1050頁,2000年ADVANCED MATERIALS, Vol. 12, No. 14, pp. 1046-1050, 2000 SCIENCE,第268巻,第14号,270〜271頁,1995年SCIENCE, Vol.268, No.14, 270-271, 1995 SID 01 DIGEST 57頁SID 01 DIGEST page 57

有機電界効果トランジスタの有機半導体における電荷輸送現象については前述の如く種々検討され、高い移動度が達成されているものもあるが、低コストで可撓性に優れた有機電界効果トランジスタにおいては基板、絶縁体層、電極、配線、或いは有機半導体の種類、それら種々物性により、電界効果トランジスタとしての性能(移動度、リーク電流値、on/off比等)が影響を受け、一定しないという問題があった。   Various studies have been made on the charge transport phenomenon in the organic semiconductor of the organic field effect transistor as described above, and some of the high mobility has been achieved, but in the organic field effect transistor excellent in flexibility at low cost, the substrate, Depending on the type of insulator layer, electrode, wiring, or organic semiconductor, and their various physical properties, the performance as a field effect transistor (mobility, leakage current value, on / off ratio, etc.) is affected and is not constant. It was.

また、絶縁性支持基板に対して樹脂製絶縁体層を採用することにより、電界効果トランジスタに可撓性を付与することができ、素子の低コスト化、多様化、多機能化を図ることも可能であるが、前述の如く、従来において、透明性、耐熱性、平坦性、その他の特性に優れる樹脂製絶縁体層は提供されていないのが現状である。   In addition, by adopting a resin insulator layer for the insulating support substrate, it is possible to give flexibility to the field effect transistor, and it is possible to reduce the cost, diversification, and multifunctionality of the element. Although it is possible, as described above, a resin insulator layer that is excellent in transparency, heat resistance, flatness, and other characteristics has not been provided.

本発明は上記従来の実状に鑑みてなされたものであって、絶縁性支持基板と樹脂製絶縁体層との組合せを最適化することにより、可撓性を有し、簡易なプロセスにより低コストに製造可能な有機電界効果トランジスタであって、より高い移動度と、高いon/off比とを達成することができ、かつこれらのトランジスタ性能が安定した有機トランジスタを提供することを目的とする。   The present invention has been made in view of the above-described conventional situation. By optimizing the combination of the insulating support substrate and the resin insulator layer, the present invention has flexibility and is low in cost by a simple process. It is an organic field effect transistor that can be manufactured at the same time, and it is an object to provide an organic transistor that can achieve higher mobility and a high on / off ratio and has stable transistor performance.

本発明の電界効果トランジスタは、絶縁体層と、該絶縁体層により隔離されたゲート電極及び有機半導体層と、該有機半導体層に接するように設けられたソース電極及びドレイン電極と、絶縁性支持基板とを有する電界効果トランジスタにおいて、該絶縁性支持基板がポリエチレンテレフタレートからなり、かつ該絶縁体層が、ポリスチレン、ポリビニルフェノール、ポリカーボネート、ポリエステル、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、(メタ)アクリル樹脂、エポキシ樹脂、シアノ基を有する炭化水素樹脂及びフェノール樹脂、並びにこれらの樹脂を構成する単量体成分を含む共重合樹脂からなる群から選ばれる1種又は2種以上の樹脂を主成分とすることを特徴とする。   The field effect transistor of the present invention includes an insulator layer, a gate electrode and an organic semiconductor layer separated by the insulator layer, a source electrode and a drain electrode provided in contact with the organic semiconductor layer, and an insulating support In the field effect transistor having a substrate, the insulating support substrate is made of polyethylene terephthalate, and the insulator layer is made of polystyrene, polyvinylphenol, polycarbonate, polyester, polyvinyl acetate, polyurethane, polysulfone, (meth) acrylic resin, The main component is one or more resins selected from the group consisting of epoxy resins, hydrocarbon resins having a cyano group, phenol resins, and copolymer resins containing monomer components constituting these resins. It is characterized by.

本発明者らは、従来の電界効果トランジスタにおけるトランジスタ性能の不安定性について鋭意検討した結果、絶縁体層としてポリスチレン、ポリビニルフェノール、ポリカーボネート、ポリエステル、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、(メタ)アクリル樹脂、エポキシ樹脂、シアノ基を有する炭化水素樹脂及びフェノール樹脂並びにこれらの樹脂を構成する単量体成分を含む共重合樹脂の1種又は2種以上を使用するならば、透明性、耐熱性、絶縁膜として形成したときの平坦性、製造プロセスの低温化、ITO電極などの導電性酸化物電極との親和性等の課題がバランスよく解決されることを見出して本発明に到達した。更に、絶縁膜として形成した際のキャパシタンス、絶縁性を損なうことなく可撓性を最適化することで有機電界効果トランジスタを屈曲させた場合に絶縁体層にクラック等が入ることを抑制し、それによりリーク電流が増加することを抑制することができ、ひいてはon/off比の低減を抑制することができることを見出して本発明に到達した。   As a result of intensive studies on the instability of transistor performance in conventional field effect transistors, the present inventors have found polystyrene, polyvinylphenol, polycarbonate, polyester, polyvinyl acetate, polyurethane, polysulfone, (meth) acrylic resin as an insulator layer, If one or more of epoxy resins, hydrocarbon resins having a cyano group, phenol resins, and copolymer resins containing monomer components constituting these resins are used, transparency, heat resistance, insulating film As a result, the inventors have found that problems such as flatness when formed as a low temperature, low-temperature manufacturing process, and compatibility with conductive oxide electrodes such as ITO electrodes can be solved in a well-balanced manner. In addition, by optimizing flexibility without sacrificing capacitance and insulation when formed as an insulating film, it is possible to suppress cracks and the like from entering the insulator layer when the organic field effect transistor is bent. As a result, the inventors have found that the increase in leakage current can be suppressed, and consequently the reduction in the on / off ratio can be suppressed, and the present invention has been achieved.

そして、このような材料を用いて製膜された絶縁体層の表面が平坦であることにより、この絶縁体層と接する側の有機半導体の分子配列の乱れが防止され、この乱れに起因する、この上に積み重なる有機半導体分子各層の配列の乱れや、この乱れによる、有機半導体分子間のπ軌道の相互作用の劣化、誘起電荷の移動への悪影響等がない、良好なトランジスタ性能が発現できる素子を構成できることを見出した。   And, since the surface of the insulator layer formed using such a material is flat, the disorder of the molecular arrangement of the organic semiconductor on the side in contact with the insulator layer is prevented, and this disorder is caused. An element capable of exhibiting good transistor performance without disturbing the arrangement of each layer of organic semiconductor molecules stacked on top of this, the deterioration of π orbital interaction between organic semiconductor molecules, the adverse effect on the movement of induced charges, etc. It was found that can be configured.

即ち、本発明の有機電界効果トランジスタでは、絶縁性支持基板と絶縁体層との組合せで、絶縁性支持基板と絶縁体層とが共に樹脂製であることにより、フレキシブルディスプレーにおける可撓性という物理的要求特性を満たすと共に、作製時のプロセスを簡易かつ低コストなものとした上で、絶縁体層表面の平坦性により、前述の有機半導体への悪影響を改善して、高い移動度と高いon電流及び低いリーク電流、高いon/off比が達成される。   In other words, in the organic field effect transistor of the present invention, the combination of the insulating support substrate and the insulator layer, and the insulating support substrate and the insulator layer are both made of resin, the physical property of flexibility in the flexible display. In addition to satisfying the required characteristics, the manufacturing process is simple and low-cost, and the flatness of the surface of the insulator layer improves the above-mentioned adverse effects on the organic semiconductor, resulting in high mobility and high on-state. Current and low leakage current, high on / off ratio are achieved.

本発明の電界効果トランジスタによれば、特定のプラスチック基板と特定の樹脂製の絶縁体層とを組み合せることにより、可撓性を有し、簡易なプロセスにより低コストに製造可能な有機電界効果トランジスタが提供される。本発明の電界効果トランジスタでは、絶縁体層の表面の平坦性により、誘起電荷が移動する有機半導体分子の配列の乱れを効果的に抑制し、より高い移動度と、高いon電流及び低いリーク電流と、高いon/off比とを有する電界効果トランジスタを提供することができる。   According to the field effect transistor of the present invention, an organic field effect that is flexible and can be manufactured at a low cost by a simple process by combining a specific plastic substrate and a specific resin insulator layer. A transistor is provided. In the field effect transistor of the present invention, due to the flatness of the surface of the insulator layer, the disorder of the arrangement of organic semiconductor molecules to which the induced charge moves is effectively suppressed, and higher mobility, high on-current and low leakage current are achieved. In addition, a field effect transistor having a high on / off ratio can be provided.

電界効果トランジスタの構造例を示す断面図である。It is sectional drawing which shows the structural example of a field effect transistor. 電界効果トランジスタの構造例を示す断面図である。It is sectional drawing which shows the structural example of a field effect transistor. 電界効果トランジスタの構造例を示す断面図である。It is sectional drawing which shows the structural example of a field effect transistor. 実施例1で製造されたトランジスタ素子のトランジスタ特性(電圧−電流曲線)を示すグラフである。3 is a graph showing transistor characteristics (voltage-current curve) of the transistor element manufactured in Example 1. FIG. 実施例2で製造されたトランジスタ素子のトランジスタ特性(電圧−電流曲線)を示すグラフである。6 is a graph showing transistor characteristics (voltage-current curve) of the transistor element manufactured in Example 2. 実施例3で製造されたトランジスタ素子のトランジスタ特性(電圧−電流曲線)を示すグラフである。10 is a graph showing transistor characteristics (voltage-current curve) of the transistor element manufactured in Example 3. 実施例4で製造されたトランジスタ素子のトランジスタ特性(電圧−電流曲線)を示すグラフである。10 is a graph showing transistor characteristics (voltage-current curve) of the transistor element manufactured in Example 4. 実施例5で製造されたトランジスタ素子のトランジスタ特性(電圧−電流曲線)を示すグラフである。10 is a graph showing transistor characteristics (voltage-current curve) of the transistor element manufactured in Example 5. 比較例1で製造されたトランジスタ素子のトランジスタ特性(電圧−電流曲線)を示すグラフである。5 is a graph showing transistor characteristics (voltage-current curve) of the transistor element manufactured in Comparative Example 1.

以下に図面を参照して本発明の電界効果トランジスタの実施の形態を詳細に説明する。   Embodiments of a field effect transistor according to the present invention will be described below in detail with reference to the drawings.

本発明の電界効果トランジスタは、絶縁体層と、この絶縁体層により隔離されたゲート電極及び有機半導体層と、この有機半導体層に接するように設けられたソース電極及びドレイン電極とを、絶縁性支持基板上に有するものであり、その構造には特に制限はなく、図1に示すボトムゲート・ボトムコンタクト型、図2に示すボトムゲート・トップコンタクト型、図3に示すトップゲート・ボトムコンタクト型などが挙げられる。   The field effect transistor of the present invention has an insulating layer, a gate electrode and an organic semiconductor layer separated by the insulating layer, and a source electrode and a drain electrode provided in contact with the organic semiconductor layer. The structure is provided on the support substrate, and there is no particular limitation on the structure. The bottom gate / bottom contact type shown in FIG. 1, the bottom gate / top contact type shown in FIG. 2, and the top gate / bottom contact type shown in FIG. Etc.

本発明においては、このような電界効果トランジスタにおいて、絶縁性支持基板1としてポリエチレンテレフタレート(PET)基板を用い、絶縁体層3は、ポリスチレン、ポリビニルフェノール、ポリカーボネート、ポリエステル、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、(メタ)アクリル樹脂、エポキシ樹脂、シアノ基を有する炭化水素樹脂及びフェノール樹脂、並びにこれらの樹脂を構成する単量体成分を含む共重合樹脂からなる群から選ばれる1種又は2種以上の樹脂を主成分とする樹脂組成物で構成する。   In the present invention, in such a field effect transistor, a polyethylene terephthalate (PET) substrate is used as the insulating support substrate 1, and the insulator layer 3 is made of polystyrene, polyvinylphenol, polycarbonate, polyester, polyvinyl acetate, polyurethane, polysulfone. , (Meth) acrylic resin, epoxy resin, hydrocarbon resin and phenol resin having a cyano group, and one or more selected from the group consisting of copolymer resins containing monomer components constituting these resins It is comprised with the resin composition which has resin as a main component.

PET基板としては、MYLAR(Dupont社製)等の公知の樹脂製品が使用できる。PET基板の厚みは0.05mmから2mmが好ましく、0.1mmから1mmが更に好ましい。   As the PET substrate, a known resin product such as MYLAR (manufactured by Dupont) can be used. The thickness of the PET substrate is preferably 0.05 mm to 2 mm, more preferably 0.1 mm to 1 mm.

絶縁体層を構成するポリスチレン、ポリビニルフェノール、ポリカーボネート、ポリエステル、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、(メタ)アクリル樹脂、エポキシ樹脂、シアノ基を有する炭化水素樹脂及びフェノール樹脂は公知のものを使用することができる。シアノ基を有する炭化水素樹脂としては、シアノプルラン等のシアノ基を有する多糖類が挙げられる。また、これらの樹脂を構成する単量体成分の2種以上からなる共重合体であってもよい。また、これらの樹脂の2種以上を組み合わせて使用することもできる。   Polystyrene, polyvinylphenol, polycarbonate, polyester, polyvinyl acetate, polyurethane, polysulfone, (meth) acrylic resin, epoxy resin, hydrocarbon resin having cyano group and phenolic resin constituting the insulator layer should be known ones. Can do. Examples of the hydrocarbon resin having a cyano group include polysaccharides having a cyano group such as cyanopullulan. Moreover, the copolymer which consists of 2 or more types of the monomer component which comprises these resin may be sufficient. Also, two or more of these resins can be used in combination.

絶縁体層を構成する材料として好ましいのは、ポリスチレン、ポリビニルフェノール、ポリカーボネート、(メタ)アクリル樹脂(アクリル樹脂、メタクリル樹脂)、エポキシ樹脂、シアノ基を有する炭化水素樹脂及びフェノール樹脂である。さらに、電気抵抗が高い、ポリスチレン、ポリビニルフェノール、ポリカーボネート、(メタ)アクリル樹脂、シアノ基を有する炭化水素樹脂及びフェノール樹脂が好ましく、特に高誘電率絶縁材料という観点からシアノ基を有する炭化水素樹脂が好ましく、トランジスタ積層の塗布工程で基板や有機半導体層を侵したり、基板や有機半導体層によって絶縁体層が侵されることなく積層できる観点からポリビニルフェノール、及びフェノール樹脂が好ましい。   Preferable materials constituting the insulator layer are polystyrene, polyvinylphenol, polycarbonate, (meth) acrylic resin (acrylic resin, methacrylic resin), epoxy resin, hydrocarbon resin having a cyano group, and phenolic resin. Furthermore, polystyrene, polyvinylphenol, polycarbonate, (meth) acrylic resin, hydrocarbon resin having a cyano group and phenol resin are preferable, and hydrocarbon resin having a cyano group is particularly preferable from the viewpoint of a high dielectric constant insulating material. Preferably, polyvinylphenol and a phenol resin are preferable from the viewpoint that the substrate and the organic semiconductor layer are attacked in the transistor lamination application step, and the insulating layer is not affected by the substrate and the organic semiconductor layer.

絶縁体層の形成方法としては、スピンコートやブレードコートなどの塗布法、蒸着法、スパッタ法、スクリーン印刷やインクジェット、静電荷像現像方法等の印刷法等、材料の特性に合わせた形成方法を採用することができる。   As a method for forming the insulator layer, there is a formation method that matches the characteristics of the material, such as a coating method such as spin coating or blade coating, a vapor deposition method, a sputtering method, a printing method such as screen printing, ink jet, or electrostatic image development method. Can be adopted.

また、絶縁体の前駆物質としてモノマーを塗布した後、光を照射して硬化させることにより絶縁体を形成する光硬化樹脂を用いると、表面平均粗さを容易に所望の小さな値に調節することができる点において好ましい。   In addition, when a photo-curing resin that forms an insulator by applying a monomer as a precursor of the insulator and then curing by irradiation with light is used, the surface average roughness can be easily adjusted to a desired small value. It is preferable in that

このようにして形成される絶縁体層は、ゲート電極への漏れ電流、電界効果トランジスタの低ゲート電圧駆動に関係することから、室温での電気伝導度が10−12S/cm以下、更には10−14S/cm以下、比誘電率が2.0以上、更には2.5以上を示すことが好ましい。 Since the insulator layer formed in this manner is related to leakage current to the gate electrode and low gate voltage driving of the field effect transistor, the electrical conductivity at room temperature is 10 −12 S / cm or less, It is preferable that it is 10 −14 S / cm or less and the relative dielectric constant is 2.0 or more, more preferably 2.5 or more.

このような絶縁体層の厚みは0.1μmから4μmが好ましく、0.2μmから2μmが更に好ましい。   The thickness of such an insulator layer is preferably 0.1 μm to 4 μm, and more preferably 0.2 μm to 2 μm.

本発明においては、このような絶縁体層3と有機半導体層4とが接する界面の平均粗さ(Ra)を好ましくは50nm以下、より好ましくは40nm以下、更に好ましくは30nm以下、特に好ましくは20nm以下、とりわけ好ましくは10nm以下とすることが望ましい。この界面の平均粗さは小さい程好ましいが、絶縁体層3と有機半導体層4の成膜方法上の実現性の面からは0.1nm以上であり、通常0.2nm以上、一般的には0.5nm以上である。   In the present invention, the average roughness (Ra) of the interface between the insulator layer 3 and the organic semiconductor layer 4 is preferably 50 nm or less, more preferably 40 nm or less, still more preferably 30 nm or less, and particularly preferably 20 nm. Hereinafter, it is particularly preferable that the thickness is 10 nm or less. The average roughness of the interface is preferably as small as possible, but is 0.1 nm or more from the viewpoint of feasibility of the film formation method of the insulator layer 3 and the organic semiconductor layer 4, and is usually 0.2 nm or more. 0.5 nm or more.

なお、本発明においては、このように、絶縁体層3と有機半導体層4との界面の平均粗さ(Ra)を小さくすることにより、ゲート電極2による誘起電荷が移動する領域の有機半導体分子の配列の乱れを防止する。従って、このような平均粗さは絶縁体層3と有機半導体層4との界面のうち、少なくともゲート電極2に対応する領域において満足されていれば良く、必ずしも該界面の全面において平均粗さが50nm以下である必要はない。   In the present invention, by reducing the average roughness (Ra) of the interface between the insulator layer 3 and the organic semiconductor layer 4 in this way, the organic semiconductor molecules in the region where the induced charges due to the gate electrode 2 move are moved. Prevent disturbance of the array. Therefore, it is sufficient that such average roughness is satisfied at least in a region corresponding to the gate electrode 2 in the interface between the insulator layer 3 and the organic semiconductor layer 4, and the average roughness is not necessarily in the entire surface of the interface. It need not be 50 nm or less.

このように、絶縁体層3と有機半導体層4との接する界面の平均粗さを50nm以下とするには、例えば、図1,2のように、絶縁体層3上に有機半導体層4が成膜された電界効果トランジスタの場合には、有機半導体層4が積層成膜される絶縁体層3の上面の表面平均粗さが50nm以下となるようにした後、有機半導体層4を成膜すれば良い。また、図3のように、有機半導体層4上に絶縁体層3が成膜されている電界効果トランジスタの場合には、絶縁体層3が積層成膜される有機半導体層4の上面の表面平均粗さが50nm以下となるようにした後、絶縁体層3を成膜すれば良い。   Thus, in order to make the average roughness of the interface between the insulator layer 3 and the organic semiconductor layer 4 50 nm or less, the organic semiconductor layer 4 is formed on the insulator layer 3 as shown in FIGS. In the case of the formed field effect transistor, the organic semiconductor layer 4 is formed after the surface average roughness of the upper surface of the insulator layer 3 on which the organic semiconductor layer 4 is stacked is formed to be 50 nm or less. Just do it. In the case of a field effect transistor in which the insulator layer 3 is formed on the organic semiconductor layer 4 as shown in FIG. 3, the surface of the upper surface of the organic semiconductor layer 4 on which the insulator layer 3 is stacked. After the average roughness is 50 nm or less, the insulator layer 3 may be formed.

このように絶縁体層3や有機半導体層4の上面の表面平均粗さを50nm以下に制御する方法としては、特に制限はなく、絶縁体層又は有機半導体層の成膜材料、成膜速度等の成膜条件、膜厚等を適宜選択、調整することにより、表面平均粗さの小さい表面平滑な層を形成すれば良い。例えば、絶縁体層の形成材料として光硬化性樹脂を用い、未硬化の塗膜を形成した後、光を照射して光硬化性樹脂を硬化させる方法を採用することができる。また、光を照射する前に、この塗膜上に該光硬化性樹脂との接着性が無く、剥離性が良好な材料よりなる表面平滑な透明板、例えばガラス板を載せ、この状態で塗膜に光を照射して光硬化性樹脂を硬化させる方法を採用すれば、得られる硬化膜の表面には、この板の平滑表面が転写され、更に表面平均粗さの小さい表面平滑な硬化膜を形成することができる。   Thus, there is no restriction | limiting in particular as a method of controlling the surface average roughness of the upper surface of the insulator layer 3 or the organic-semiconductor layer 4 to 50 nm or less, The film-forming material of an insulator layer or an organic-semiconductor layer, film-forming speed, etc. A smooth surface layer having a small surface average roughness may be formed by appropriately selecting and adjusting the film forming conditions, film thickness, and the like. For example, it is possible to employ a method in which a photocurable resin is used as a material for forming the insulator layer, an uncured coating film is formed, and then the photocurable resin is cured by irradiation with light. Before irradiating with light, a smooth surface transparent plate made of a material having no adhesiveness to the photo-curable resin and good releasability, such as a glass plate, is placed on the coating film and applied in this state. If the method of irradiating the film with light to cure the photocurable resin is adopted, the smooth surface of this plate is transferred to the surface of the resulting cured film, and the surface smooth cured film having a small surface average roughness. Can be formed.

絶縁体層と有機半導体層との界面の平均粗さが、上記範囲内か否かを確認する手段としては、電界効果トランジスタを作製する過程で、絶縁体層又は有機半導体層上の平均粗さが50nm以下であることを確認しても良いし、作製されたデバイスから、本発明で着目する界面の上に製膜された上層である絶縁体層又は有機半導体層を、界面の状態を保持しつつ剥離し、その平均粗さを確認しても良い。また、本発明で着目する界面の上に製膜された上層である絶縁体層又は有機半導体層が、例えば1μm以下のような薄膜の場合には、その上層の表面粗さが、本発明で着目する界面の平均粗さをほぼ表すため、この上層の平均粗さを界面の粗さの目安とすることができる。   As a means for confirming whether or not the average roughness of the interface between the insulator layer and the organic semiconductor layer is within the above range, the average roughness on the insulator layer or the organic semiconductor layer in the process of producing the field effect transistor is used. May be confirmed to be 50 nm or less, and an insulating layer or an organic semiconductor layer, which is an upper layer formed on the interface of interest in the present invention, is maintained from the manufactured device. However, it may be peeled off and the average roughness may be confirmed. In the case where the insulator layer or organic semiconductor layer, which is the upper layer formed on the interface of interest in the present invention, is a thin film of 1 μm or less, for example, the surface roughness of the upper layer is determined in the present invention. Since the average roughness of the interface of interest is substantially represented, this average roughness of the upper layer can be used as a measure of the roughness of the interface.

なお、絶縁体層と有機半導体層との界面の平均粗さ(Ra)とは、AFM(原子間力顕微鏡)のタッピングモードにより測定した値である。また、観察する範囲は2μm角の間とする。   The average roughness (Ra) of the interface between the insulator layer and the organic semiconductor layer is a value measured by the tapping mode of AFM (Atomic Force Microscope). The observation range is between 2 μm square.

本発明において、電界効果トランジスタの絶縁性支持基板と絶縁体層以外の構成材料には特に制限はなく、従来電界効果トランジスタに適用されているものをいずれも好適に用いることができる。   In the present invention, the constituent materials other than the insulating support substrate and the insulator layer of the field effect transistor are not particularly limited, and any of those applied to the conventional field effect transistor can be suitably used.

ゲート電極、ソース電極、ドレイン電極の構成材料は、導電性を示すものであれば良く、公知のものをいずれでも用いることができ、例えば白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属、InO、SnO、ITO等の導電性酸化物、樟脳スルホン酸がドープされたポリアニリン、パラトルエンスルホン酸がドープされたポリエチレンジオキシチオフェン等のように導電性付与部分がドープされ良好な電気伝導度を示す導電性高分子、カーボンブラック、金属微粒子、グラファイト粉等の導電性微粒子がバインダーに分散されてなり良好な電気伝導度を示す導電性複合材料などが挙げられる。 The constituent material of the gate electrode, the source electrode, and the drain electrode may be any material as long as it exhibits conductivity, and any known material can be used. For example, platinum, gold, aluminum, chromium, nickel, copper, titanium, magnesium Conductive materials such as metals such as calcium, barium and sodium, conductive oxides such as InO 2 , SnO 2 and ITO, polyaniline doped with camphorsulfonic acid, polyethylenedioxythiophene doped with paratoluenesulfonic acid, etc. Conductive polymer with good conductivity, doped with conductivity-imparting parts, carbon black, metal fine particles, conductive fine particles such as graphite powder dispersed in binder, etc. Is mentioned.

ゲート電極、ソース電極、ドレイン電極の形成法としては、真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等が挙げられ、更にそのパターニング方法としては、フォトレジストのパターニングとエッチング液や反応性のプラズマでのエッチングを組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法及びこれらの手法を複数組み合わせた手法などが挙げられる。また、レーザーや電子線等のエネルギー線を照射して材料を除去することや材料の導電性を変化させることにより、直接パターンを作製することも可能である。   Examples of the method for forming the gate electrode, the source electrode, and the drain electrode include a vacuum deposition method, a sputtering method, a coating method, a printing method, a sol-gel method, and the like. Photolithographic methods that combine etching with neutral plasma, printing methods such as ink jet printing, screen printing, offset printing, letterpress printing, soft lithography methods such as microcontact printing methods, and methods that combine these methods. Can be mentioned. It is also possible to directly produce a pattern by irradiating an energy beam such as a laser or an electron beam to remove the material or changing the conductivity of the material.

これらゲート電極、ソース電極、ドレイン電極の厚みは0.01μmから2μmが好ましく、0.02μmから1μmが更に好ましい。   The thickness of these gate electrode, source electrode, and drain electrode is preferably 0.01 μm to 2 μm, and more preferably 0.02 μm to 1 μm.

なお、ソース電極−ドレイン電極間距離(チャンネル長さL)は通常100μm以下、好ましくは50μm以下であり、チャンネル幅Wは通常2000μm以下、好ましくは500μm以下であり、L/Wは通常0.1以下、好ましくは0.05以下である。   The distance between the source electrode and the drain electrode (channel length L) is usually 100 μm or less, preferably 50 μm or less, the channel width W is usually 2000 μm or less, preferably 500 μm or less, and L / W is usually 0.1. Hereinafter, it is preferably 0.05 or less.

有機半導体層を形成する有機半導体は特に限定されず、π共役系の低分子及び高分子であれば公知のものをいずれでも用いることができ、例えばペンタセン、オリゴチオフェン、置換基を有するオリゴチオフェン、ビスジチエノチオフェン、置換基を有するジアルキルアントラジチオフェン、金属フタロシアニン、ベンゾポルフィリン、フッ素置換された銅フタロシアニン、N,N’−ジアルキル−ナフタレン−1,4,5,8−テトラカルボン酸ジイミド置換体、3,4,9,10−ペリレンテトラカルボン酸ジアンハイドライド、N,N’−ジアルキル−3,4,9,10−ペリレンテトラカルボン酸ジイミド、フラーレンなどのπ共役系低分子やレジオレギュラーポリ(3−ヘキシルチオフェン)に代表されるレジオレギュラーポリ(3−アルキルチオフェン)、ポリ−9,9’−ジアルキルフルオレンコビチオフェンなどのπ共役系共重合体等のπ共役系高分子が挙げられる。   The organic semiconductor that forms the organic semiconductor layer is not particularly limited, and any known one can be used as long as it is a π-conjugated low molecular weight or high molecular weight compound. For example, pentacene, oligothiophene, oligothiophene having a substituent, Bisdithienothiophene, substituted dialkylanthradithiophene, metal phthalocyanine, benzoporphyrin, fluorine-substituted copper phthalocyanine, N, N'-dialkyl-naphthalene-1,4,5,8-tetracarboxylic acid diimide substitution product , Π-conjugated small molecules such as 3,4,9,10-perylenetetracarboxylic acid dianhydride, N, N′-dialkyl-3,4,9,10-perylenetetracarboxylic acid diimide, fullerene, and regioregular poly ( Regioregular poly (3) represented by 3-hexylthiophene) Π-conjugated polymers such as π-conjugated copolymers such as -alkylthiophene) and poly-9,9'-dialkylfluorenecobithiophene.

これらπ共役系低分子、高分子のなかでも、有機半導体層を形成した場合、そのソース電極−ドレイン電極方向の電気伝導度が10−4S/cm以下、10−12S/cm以上を示すものが好ましく、特に10−6S/cm以下、10−11S/cm以上、とりわけ10−7S/cm以下、10−10S/cm以上を示すものがより好ましい。更にまた、これらπ共役系低分子、高分子のなかでも、有機半導体層を形成した場合に電界効果移動度とソース電極−ドレイン電極方向の電気伝導度、及び電荷素量から求めたキャリア密度が10cm−3以上、1018cm−3以下を示すものが好ましく、特に10cm−3以上、1017cm−3以下を示すものがより好ましい。また、これらπ共役系低分子、高分子のなかでも、有機半導体層を形成した場合に電界効果移動度の室温以下での温度依存性から求められる電荷移動に要する活性化エネルギーが0.2eV以下を示すものが好ましく、特に0.1eV以下を示すものがより好ましい。 Among these π-conjugated low molecules and polymers, when an organic semiconductor layer is formed, the electric conductivity in the source electrode-drain electrode direction is 10 −4 S / cm or less and 10 −12 S / cm or more. In particular, those exhibiting 10 −6 S / cm or less, 10 −11 S / cm or more, particularly 10 −7 S / cm or less, or 10 −10 S / cm or more are more preferable. Furthermore, among these π-conjugated low molecules and polymers, when an organic semiconductor layer is formed, the carrier density obtained from the field effect mobility, the electric conductivity in the direction of the source electrode and the drain electrode, and the elementary charge amount is 10 7 cm -3 or more, preferably one showing a 10 18 cm -3 or less, in particular 10 8 cm -3 or more, more preferably shows a 10 17 cm -3 or less. Among these π-conjugated low molecules and polymers, when the organic semiconductor layer is formed, the activation energy required for charge transfer required from the temperature dependence of the field effect mobility at room temperature or less is 0.2 eV or less. In particular, those showing 0.1 eV or less are more preferred.

更にまた、これらπ共役系低分子のなかでも分子長が40Å以下のものにおいては、該電界効果トランジスタに用いた絶縁体層と同じ絶縁体層上に有機半導体層を形成した場合、層表面に対する法線に対して60°の角度から入射光を入れて測定した偏光吸収において、これらπ共役系低分子の分子軸方向の遷移モーメントに由来する吸収ピーク強度のp偏光成分とs偏光成分の比であるp偏光成分/s偏光成分が1.5以上、更には2.0以上、特には3.0以上を示す特性を持つものが好ましい。   Furthermore, among these π-conjugated low molecular weight molecules having a molecular length of 40 mm or less, when an organic semiconductor layer is formed on the same insulator layer as that used in the field effect transistor, In polarized light absorption measured by inserting incident light from an angle of 60 ° with respect to the normal, the ratio of the p-polarized component and the s-polarized component of the absorption peak intensity derived from the transition moment in the molecular axis direction of these π-conjugated low molecules The p-polarized light component / s-polarized light component having a characteristic of showing 1.5 or more, further 2.0 or more, particularly 3.0 or more is preferable.

また一方で、分子長が40Åより大きいπ共役系高分子においては、該電界効果トランジスタに用いた絶縁体層と同じ絶縁体層上に有機半導体層を形成した場合、層表面に垂直方向から入射光を入れて測定した偏光吸収において、これらπ共役系高分子の主鎖方向の遷移モーメントに由来する吸収ピーク強度のソース電極−ドレイン電極方向成分とそれに垂直方向成分の比であるソース電極−ドレイン電極方向成分/垂直方向成分が3.5以上、更には4.5以上、特には5.0以上を示す特性を持つものが好ましい。   On the other hand, when the organic semiconductor layer is formed on the same insulator layer as the insulator layer used in the field effect transistor in the case of a π-conjugated polymer having a molecular length larger than 40 cm, the light enters the surface of the layer from the vertical direction. In polarized light absorption measured by putting light, the ratio of the source electrode-drain electrode direction component of the absorption peak intensity derived from the transition moment in the main chain direction of these π-conjugated polymers to the source electrode-drain which is the ratio of the vertical direction component thereto Those having a characteristic that the electrode direction component / vertical direction component is 3.5 or more, further 4.5 or more, and particularly 5.0 or more are preferable.

更にまた、これらπ共役系低分子、高分子のなかでも、該電界効果トランジスタに用いた絶縁体層と同じ絶縁体層上に有機半導体層を形成した場合、最隣接分子或いは高分子間の距離が3.9Å以下、更には3.85Å以下、特には3.8Å以下である特性を示すものが好ましい。   Furthermore, among these π-conjugated low molecules and polymers, when an organic semiconductor layer is formed on the same insulator layer as the insulator layer used in the field effect transistor, the distance between the nearest neighbor molecules or polymers. Is preferably 3.9 特性 or less, more preferably 3.85 Å or less, and particularly 3.8 示 す or less.

このような有機半導体層の膜厚は1nmから10μmが好ましく、10nmから500nmが更に好ましい。   The film thickness of such an organic semiconductor layer is preferably 1 nm to 10 μm, and more preferably 10 nm to 500 nm.

これらの有機半導体を用いた有機半導体層を形成する方法としては、低分子有機半導体の場合には、真空蒸着により絶縁体層又は絶縁性支持基板上に蒸着して形成する方法、溶媒に溶解してキャスト、ディップ、スピンコートなどにより塗布して形成する方法などが挙げられる。高分子有機半導体の場合は、溶媒に溶解してキャスト、ディップ、スピンコートなどにより塗布して形成する方法などが挙げられる。また、目的とする低分子前駆体或いは目的とする高分子前駆体を用いて前述の適切な方法により層形成し、その後に加熱処理等により目的とする有機半導体層に変換する方法も挙げられる。またさらに、図3に示すトップゲート・ボトムコンタクト型電界効果トランジスタにおいては前述したように有機半導体層上面の表面平滑性を必要とするため、この場合は特に真空蒸着法においては高真空下で蒸着速度を極力遅くし蒸着する、塗布法においては適宜粘度を調節後に高速回転におけるスピンコート法にて製膜する方法が効果的である。   As a method of forming an organic semiconductor layer using these organic semiconductors, in the case of a low molecular organic semiconductor, a method of forming by vapor deposition on an insulator layer or an insulating support substrate by vacuum vapor deposition, or dissolving in a solvent. And a method of coating and forming by casting, dipping, spin coating and the like. In the case of a high molecular organic semiconductor, a method in which it is dissolved in a solvent and applied by casting, dipping, spin coating or the like can be used. In addition, a method of forming a layer by the above-described appropriate method using a target low molecular precursor or a target polymer precursor, and then converting it to a target organic semiconductor layer by heat treatment or the like can also be mentioned. Furthermore, since the top gate / bottom contact type field effect transistor shown in FIG. 3 requires the surface smoothness of the upper surface of the organic semiconductor layer as described above, in this case, the deposition is performed under high vacuum particularly in the vacuum deposition method. In the coating method in which vapor deposition is performed with the speed reduced as much as possible, it is effective to form a film by spin coating at high speed rotation after appropriately adjusting the viscosity.

本発明の電界効果トランジスタの基本的な構造は、絶縁体層と、この絶縁体層により隔離されたゲート電極及び有機半導体層と、この有機半導体層に接するように設けられたソース電極及びドレイン電極とを絶縁性支持基板上に有するものであり、その具体的な構造としては図1〜3に示すようなものが挙げられるが、本発明の電界効果トランジスタは、何ら図1〜3に示す構造の電界効果トランジスタに限定されず、更に図1〜3に示される層以外の層が形成されていても良い。   The basic structure of the field effect transistor of the present invention includes an insulator layer, a gate electrode and an organic semiconductor layer separated by the insulator layer, and a source electrode and a drain electrode provided in contact with the organic semiconductor layer. On the insulating support substrate, and the specific structure thereof is as shown in FIGS. 1 to 3, but the field effect transistor of the present invention has the structure shown in FIGS. It is not limited to the field effect transistor, and layers other than those shown in FIGS. 1 to 3 may be formed.

例えば、図1,2に示す電界効果トランジスタのように、有機半導体層が表出している電界効果トランジスタにあっては、有機半導体に対する外気の影響を最小限にするために、更にこの上に保護膜を形成しても良く、この場合、保護膜の材料としてはエポキシ樹脂、アクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール等のポリマーや酸化珪素、窒化珪素、酸化アルミニウム等の無機酸化物や窒化物等が挙げられる。保護膜の形成方法としては塗布法や真空蒸着法などが挙げられる。   For example, in the case of a field effect transistor exposed by an organic semiconductor layer, such as the field effect transistor shown in FIGS. 1 and 2, further protection is provided on the organic semiconductor layer to minimize the influence of outside air on the organic semiconductor. A film may be formed. In this case, as a material for the protective film, polymers such as epoxy resin, acrylic resin, polyurethane, polyimide, and polyvinyl alcohol, inorganic oxides such as silicon oxide, silicon nitride, and aluminum oxide, nitrides, etc. Is mentioned. Examples of the method for forming the protective film include a coating method and a vacuum deposition method.

以下に、実施例及び比較例を挙げて本発明を更に具体的に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。   Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the following examples unless it exceeds the gist.

実施例1
厚さ200μmのポリエチレンテレフタレート(PET)フィルム(三菱化成製「SP−976−3」表面粗さ10nm以下)を2.5×2.5cmに切り出した。このPETフィルムを支持基板として、この上を幅1mmのシャドーマスクで覆い、ウルバック社製真空蒸着機「EX−400」(真空度:1.3×10−4Pa)を用いて、アルミニウムを1000Åの厚さに蒸着して、ゲート電極を形成した。
Example 1
A 200 μm thick polyethylene terephthalate (PET) film (“SP-976-3” surface roughness 10 nm or less manufactured by Mitsubishi Kasei) was cut into 2.5 × 2.5 cm 2 . Using this PET film as a supporting substrate, the top was covered with a shadow mask having a width of 1 mm, and aluminum was added to 1000 liters using a vacuum vapor deposition machine “EX-400” (vacuum degree: 1.3 × 10 −4 Pa) manufactured by ULVAC. The gate electrode was formed by vapor deposition to a thickness of.

ポリスチレン(PS):Aldrich製(Mw=280000(GPC法))を5重量%濃度でクロロホルムに溶解させ、0.45μmのフィルターで濾過を行った。このPS溶液を、上記の通り作製したゲート電極付きPETフィルム上に1mL展開し、3000rpmで120secの間スピンコートを行って絶縁体層を積層成膜した。膜厚計(Alpha−Step500:Tencor社製)でこのPS絶縁体層の膜厚を測定した結果、3000Åであった。   Polystyrene (PS): Aldrich (Mw = 280,000 (GPC method)) was dissolved in chloroform at a concentration of 5% by weight and filtered through a 0.45 μm filter. 1 mL of this PS solution was developed on the PET film with a gate electrode produced as described above, and spin coating was performed at 3000 rpm for 120 seconds to form an insulator layer. As a result of measuring the film thickness of this PS insulator layer with a film thickness meter (Alpha-Step 500: manufactured by Tencor), it was 3000 mm.

この絶縁体層付き支持基板に対して、有機半導体層としてペンタセンを、ウルバック社製真空蒸着機「EX−400」(真空度:1.3×10−4Pa)を用いて、るつぼから1Å/secの速度で1000Åの厚さに蒸着した。この有機半導体層上にソース・ドレイン電極を作製するため、チャンネル(L:1000μm,W:50μm)のシャドーマスクを用いて金を1000Åの厚さで蒸着し、トップコンタクト型有機トランジスタを作製した。 With respect to this support substrate with an insulator layer, pentacene is used as an organic semiconductor layer from a crucible by using a vacuum vapor deposition machine “EX-400” (vacuum degree: 1.3 × 10 −4 Pa) manufactured by ULVAC. Deposition was performed at a rate of sec to a thickness of 1000 mm. In order to produce a source / drain electrode on this organic semiconductor layer, gold was deposited in a thickness of 1000 mm using a channel (L: 1000 μm, W: 50 μm) shadow mask to produce a top contact type organic transistor.

このトランジスタ素子について、Agilent社製の「半導体パラメーターアナライザー4155」を用いて測定することにより、電圧−電流曲線を求めてそのトランジスタ特性を評価した。   About this transistor element, the voltage-current curve was calculated | required by measuring using the "semiconductor parameter analyzer 4155" made from Agilent, and the transistor characteristic was evaluated.

結果は、図4に示す通りであった。また、このトランジスタ素子の諸特性は表1に示す通りであった。   The result was as shown in FIG. Various characteristics of this transistor element were as shown in Table 1.

表1中、絶縁体層の有機半導体層側界面の平均粗さ(Ra)及び電気伝導度の測定方法は次の通りである。
<有機半導体層側界面の平均粗さ(Ra)測定>
絶縁体層を形成した支持基板について、絶縁体層の表面形状を、Seiko Instruments社製の原子間力顕微鏡(AFM)にて観察し、表面粗さを測定し、平均粗さ(Ra)を求めた。
<電気伝導度測定>
絶縁体層を形成した支持基板について、ゲート電極に対してクロスになるように幅1mmのシャドーマスクを用いて、厚さ1000Åのアルミニウム電極をウルバック社製真空蒸着機EX−400(真空度:1.3×10−4Pa)を用いて蒸着し、電極間をAgilent社製の半導体パラメーターアナライザー4155で測定し、電圧−電流曲線を求めて、その電気伝導度を算出した。
In Table 1, the measurement method of the average roughness (Ra) and electrical conductivity of the organic semiconductor layer side interface of the insulator layer is as follows.
<Measurement of average roughness (Ra) of organic semiconductor layer side interface>
For the support substrate on which the insulator layer is formed, the surface shape of the insulator layer is observed with an atomic force microscope (AFM) manufactured by Seiko Instruments, the surface roughness is measured, and the average roughness (Ra) is obtained. It was.
<Electrical conductivity measurement>
Using a shadow mask having a width of 1 mm so as to be crossed with respect to the gate electrode, a 1000 mm thick aluminum electrode was applied to a vacuum deposition machine EX-400 (Vacuum degree: 1) .3 × 10 −4 Pa), the gap between the electrodes was measured with a semiconductor parameter analyzer 4155 manufactured by Agilent, a voltage-current curve was obtained, and the electric conductivity was calculated.

実施例2
実施例1において、絶縁体層の形成に、PS溶液の代りに、シアノプルラン(CYEPL):Shinetsu co.製「シアノレジン CR−S」をジメチルホルムアミド(DMF):アセトニトリル(1:1重量比)に溶解させて濾過したCYEPL溶液を用いたこと以外は、実施例1と同様にしてトランジスタ素子を作製し、同様に評価を行って、結果を図5及び表1に示した。
Example 2
In Example 1, instead of the PS solution, cyanopullulan (CYEPL): Shinetsu co. A transistor element was prepared in the same manner as in Example 1 except that a CIEPL solution obtained by dissolving “Cyanoresin CR-S” manufactured in dimethylformamide (DMF): acetonitrile (1: 1 weight ratio) and filtering was used. Evaluation was performed in the same manner, and the results are shown in FIG.

実施例3
実施例1において、絶縁体層の形成に、PSの代りに、ポリカーボネート(PC):Aldrich製(Mw=64000(GPC法))を用いたこと以外は、実施例1と同様にしてトランジスタ素子を作製し、同様に評価を行って、結果を図6及び表1に示した。
Example 3
In Example 1, the transistor layer was formed in the same manner as in Example 1 except that polycarbonate (PC): made by Aldrich (Mw = 64000 (GPC method)) was used instead of PS for forming the insulator layer. It produced and evaluated similarly, and the result was shown in FIG.

実施例4
実施例1において、絶縁体層の形成に、PSの代りに、ポリメチルメタクリレート(PMMA):Aldrich製(Mw=996000(GPC法))を用いたこと以外は、実施例1と同様にしてトランジスタ素子を作製し、同様に評価を行って、結果を図7及び表1に示した。
Example 4
In Example 1, the transistor was formed in the same manner as in Example 1 except that polymethyl methacrylate (PMMA): manufactured by Aldrich (Mw = 996000 (GPC method)) was used instead of PS for forming the insulator layer. An element was fabricated and evaluated in the same manner, and the results are shown in FIG.

実施例5
ポリビニルフェノール(PVP):Aldrich製(Mw=20000(GPC法))と架橋剤としてポリ(メラミン−co−ホルムアルデヒド)メタクリレート(Aldrich社製)とを、4:1(重量比)の割合で混合し、この混合物を5重量%濃度でテトラヒドロフラン(THF)に溶解させた後、0.45μmのフィルターで濾過を行った。このPVP溶液を、実施例1と同様にして作製したゲート電極付きPETフィルム上に1mL展開し、3000rpmで120secの間スピンコートを行った。その後、120℃にて熱処理を3min行い、熱架橋PVP膜を作製して絶縁体層としたこと以外は、実施例1と同様にしてトランジスタ素子を作製し、同様に評価を行って、結果を図8及び表1に示した。
Example 5
Polyvinylphenol (PVP): Aldrich (Mw = 20000 (GPC method)) and poly (melamine-co-formaldehyde) methacrylate (Aldrich) as a crosslinking agent were mixed at a ratio of 4: 1 (weight ratio). The mixture was dissolved in tetrahydrofuran (THF) at a concentration of 5% by weight and filtered through a 0.45 μm filter. 1 mL of this PVP solution was developed on a PET film with a gate electrode produced in the same manner as in Example 1, and spin coating was performed at 3000 rpm for 120 seconds. Thereafter, a heat treatment was performed at 120 ° C. for 3 minutes, and a transistor element was produced in the same manner as in Example 1 except that a thermally crosslinked PVP film was produced to form an insulator layer. This is shown in FIG. 8 and Table 1.

比較例1
実施例1において、絶縁体層の形成に、PSの代りに、ポリビニルアルコール(PVA):Aldrich製(Mw=31000〜50000(GPC法))を用い、PVAを純水に溶解し、スピンコート後に80℃、0.13Paで72時間減圧乾燥して絶縁体層としたこと以外は、実施例1と同様にしてトランジスタ素子を作製し、同様に評価を行って、結果を図9及び表1に示した。
Comparative Example 1
In Example 1, instead of PS, polyvinyl alcohol (PVA): made by Aldrich (Mw = 31000-50000 (GPC method)) was used to form the insulator layer, and PVA was dissolved in pure water, and after spin coating A transistor element was prepared in the same manner as in Example 1 except that it was dried under reduced pressure at 80 ° C. and 0.13 Pa for 72 hours to obtain an insulator layer. Indicated.

Figure 2010074188
Figure 2010074188

以上の結果から明らかなように、実施例1〜5では、良好なトランジスタ性能を得ることができたが、比較例1では、PVAの吸湿のためにペンタセンとの界面が侵され、トランジスタ性能を得ることができなかった。   As is clear from the above results, in Examples 1 to 5, good transistor performance could be obtained, but in Comparative Example 1, the interface with pentacene was affected by moisture absorption of PVA, and transistor performance was reduced. Couldn't get.

1 絶縁性支持基板
2 ゲート電極
3 絶縁体層
4 有機半導体層
5 ソース電極
6 ドレイン電極
7 界面
DESCRIPTION OF SYMBOLS 1 Insulating support substrate 2 Gate electrode 3 Insulator layer 4 Organic-semiconductor layer 5 Source electrode 6 Drain electrode 7 Interface

Claims (12)

絶縁体層と、該絶縁体層により隔離されたゲート電極及び有機半導体層と、該有機半導体層に接するように設けられたソース電極及びドレイン電極と、絶縁性支持基板とを有する電界効果トランジスタにおいて、
該絶縁性支持基板がポリエチレンテレフタレートからなり、
かつ該絶縁体層が、ポリスチレン、ポリビニルフェノール、ポリカーボネート、ポリエステル、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、(メタ)アクリル樹脂、エポキシ樹脂、シアノ基を有する炭化水素樹脂及びフェノール樹脂、並びにこれらの樹脂を構成する単量体成分を含む共重合樹脂からなる群から選ばれる1種又は2種以上の樹脂を主成分とすることを特徴とする電界効果トランジスタ。
In a field effect transistor having an insulator layer, a gate electrode and an organic semiconductor layer separated by the insulator layer, a source electrode and a drain electrode provided in contact with the organic semiconductor layer, and an insulating support substrate ,
The insulating support substrate is made of polyethylene terephthalate;
The insulator layer constitutes polystyrene, polyvinylphenol, polycarbonate, polyester, polyvinyl acetate, polyurethane, polysulfone, (meth) acrylic resin, epoxy resin, cyano group-containing hydrocarbon resin and phenol resin, and these resins. A field effect transistor comprising, as a main component, one or more resins selected from the group consisting of a copolymer resin containing a monomer component.
請求項1において、前記ゲート電極が前記絶縁性支持基板上に設けられており、該ゲート電極上に絶縁体層を介して有機半導体層が設けられていることを特徴とする電界効果トランジスタ。   2. The field effect transistor according to claim 1, wherein the gate electrode is provided on the insulating support substrate, and an organic semiconductor layer is provided on the gate electrode through an insulator layer. 請求項1又は2において、前記ソース電極及びドレイン電極が前記絶縁体層に接していることを特徴とする電界効果トランジスタ。   3. The field effect transistor according to claim 1, wherein the source electrode and the drain electrode are in contact with the insulator layer. 請求項1又は2において、前記ソース電極及びドレイン電極が前記有機半導体層上に設けられていることを特徴とする電界効果トランジスタ。   3. The field effect transistor according to claim 1, wherein the source electrode and the drain electrode are provided on the organic semiconductor layer. 請求項1において、前記ソース電極及びドレイン電極が前記絶縁性支持基板上に設けられていることを特徴とする電界効果トランジスタ。   2. The field effect transistor according to claim 1, wherein the source electrode and the drain electrode are provided on the insulating support substrate. 請求項1ないし5のいずれか1項において、前記有機半導体層におけるソース電極−ドレイン電極方向の電気伝導度が10−4S/cm以下、10−12S/cm以上であることを特徴とする電界効果トランジスタ。 6. The electrical conductivity of the organic semiconductor layer in a source electrode-drain electrode direction is 10 −4 S / cm or less, 10 −12 S / cm or more. Field effect transistor. 請求項1ないし6のいずれか1項において、前記有機半導体層における電界効果移動度、ソース電極−ドレイン電極方向の電気伝導度、及び電荷素量に基いて求められたキャリア密度が10cm−3以上、1018cm−3以下であることを特徴とする電界効果トランジスタ。 In any one of claims 1 to 6, wherein the field effect mobility of the organic semiconductor layer, a source electrode - the electrical conductivity of the drain electrode direction, and the carrier density obtained based on the elementary charge is 10 7 cm - 3. A field effect transistor, wherein the field effect transistor is 3 or more and 10 18 cm −3 or less. 請求項1ないし7のいずれか1項において、前記有機半導体層における電界効果移動度の室温以下での温度依存性から求められる電荷移動に要する活性化エネルギーが0.2eV以下であることを特徴とする電界効果トランジスタ。   8. The activation energy required for charge transfer obtained from temperature dependence of the field-effect mobility in the organic semiconductor layer at room temperature or lower is 0.2 eV or lower according to claim 1. Field effect transistor. 請求項1ないし8のいずれか1項において、前記絶縁体層における比誘電率が2.0以上であることを特徴とする電界効果トランジスタ。   9. The field effect transistor according to claim 1, wherein a relative dielectric constant of the insulator layer is 2.0 or more. 請求項1ないし9のいずれか1項において、前記絶縁体層における電気伝導度が10−12S/cm以下であることを特徴とする電界効果トランジスタ。 10. The field effect transistor according to claim 1, wherein an electric conductivity in the insulator layer is 10 −12 S / cm or less. 11. 請求項1ないし10のいずれか1項において、前記ドレイン電極が白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム及びナトリウムよりなる群から選ばれる金属、InO又はSnOの導電性酸化物、導電性付与成分がドープされてなる導電性高分子、或いは、導電性微粒子がバインダーに分散されてなる導電性複合材料からなることを特徴とする電界効果トランジスタ。 11. The drain electrode according to claim 1, wherein the drain electrode is a metal selected from the group consisting of platinum, gold, aluminum, chromium, nickel, copper, titanium, magnesium, calcium, barium and sodium, InO 2 or SnO 2. A field effect transistor comprising: a conductive oxide, a conductive polymer doped with a conductivity-imparting component, or a conductive composite material in which conductive fine particles are dispersed in a binder. 請求項1ないし11のいずれか1項において、前記ソース電極が白金、金、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム及びナトリウムよりなる群から選ばれる金属、InO又はSnOの導電性酸化物、導電性付与成分がドープされてなる導電性高分子、或いは、導電性微粒子がバインダーに分散されてなる導電性複合材料からなることを特徴とする電界効果トランジスタ。 12. The conductive material according to claim 1, wherein the source electrode is a metal selected from the group consisting of platinum, gold, chromium, nickel, copper, titanium, magnesium, calcium, barium, and sodium, or InO 2 or SnO 2 . A field-effect transistor comprising a conductive oxide, a conductive polymer doped with a conductivity-imparting component, or a conductive composite material in which conductive fine particles are dispersed in a binder.
JP2009293763A 2002-07-31 2009-12-25 Field-effect transistor Pending JP2010074188A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009293763A JP2010074188A (en) 2002-07-31 2009-12-25 Field-effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002223022 2002-07-31
JP2009293763A JP2010074188A (en) 2002-07-31 2009-12-25 Field-effect transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003199686A Division JP2004128469A (en) 2002-07-31 2003-07-22 Field-effect transistor

Publications (1)

Publication Number Publication Date
JP2010074188A true JP2010074188A (en) 2010-04-02

Family

ID=42205625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009293763A Pending JP2010074188A (en) 2002-07-31 2009-12-25 Field-effect transistor

Country Status (1)

Country Link
JP (1) JP2010074188A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136486B2 (en) 2011-12-26 2015-09-15 Toagosei Co., Ltd. Composition for organic semiconductor insulating films, and organic semiconductor insulating film

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036666A1 (en) * 1998-12-15 2000-06-22 E Ink Corporation Method for printing of transistor arrays on plastic substrates
JP2001094107A (en) * 1999-09-20 2001-04-06 Hitachi Ltd Organic semiconductor device and liquid crystal display device
JP2002110999A (en) * 2000-09-29 2002-04-12 Toshiba Corp Transistor and manufacturing method therefor
JP2002512451A (en) * 1998-04-16 2002-04-23 ケンブリッジ ディスプレイ テクノロジー リミテッド Polymer element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002512451A (en) * 1998-04-16 2002-04-23 ケンブリッジ ディスプレイ テクノロジー リミテッド Polymer element
WO2000036666A1 (en) * 1998-12-15 2000-06-22 E Ink Corporation Method for printing of transistor arrays on plastic substrates
JP2001094107A (en) * 1999-09-20 2001-04-06 Hitachi Ltd Organic semiconductor device and liquid crystal display device
JP2002110999A (en) * 2000-09-29 2002-04-12 Toshiba Corp Transistor and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136486B2 (en) 2011-12-26 2015-09-15 Toagosei Co., Ltd. Composition for organic semiconductor insulating films, and organic semiconductor insulating film

Similar Documents

Publication Publication Date Title
JP5124520B2 (en) Thin film transistor
JP2004128469A (en) Field-effect transistor
US7164190B2 (en) Field effect transistor
JP5913107B2 (en) Organic semiconductor material, organic semiconductor composition, organic thin film, field effect transistor, and manufacturing method thereof
KR102082019B1 (en) Bank structures for organic electronic devices
KR101956961B1 (en) Planarization layer for organic electronic devices
KR101192615B1 (en) Field effect transistor
JP5137296B2 (en) Field effect transistor
JP2009260346A (en) Organic thin film transistor
JP5470686B2 (en) Insulating layer, electronic device, field effect transistor, and polyvinyl thiophenol
JP5913108B2 (en) Organic semiconductor material, field effect transistor, and method for manufacturing the same
KR101506349B1 (en) Semiconducting polymers
JP2012044109A (en) Field effect transistor and method of manufacturing the same
JP4572515B2 (en) Field effect transistor
JP2021512184A (en) Organic dielectric materials and devices containing them
JP2004063978A (en) Field effect transistor
JP2006245559A (en) Field-effect transistor and manufacturing method thereof
JP2010138395A (en) Polythiophene and electronic device including polythiophene
JP2010123951A (en) Thin-film transistor and semiconductor composition
KR101506350B1 (en) Electronic device comprising semiconducting polymers
JP2011119435A (en) Field effect transistor and method of manufacturing the same
JP2004063975A (en) Field effect transistor
JP2004063976A (en) Field effect transistor
US8729222B2 (en) Organic thin-film transistors
JP2010074188A (en) Field-effect transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219