JP2002110999A - Transistor and manufacturing method therefor - Google Patents

Transistor and manufacturing method therefor

Info

Publication number
JP2002110999A
JP2002110999A JP2000300993A JP2000300993A JP2002110999A JP 2002110999 A JP2002110999 A JP 2002110999A JP 2000300993 A JP2000300993 A JP 2000300993A JP 2000300993 A JP2000300993 A JP 2000300993A JP 2002110999 A JP2002110999 A JP 2002110999A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
gate
transistor
layer
electrode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000300993A
Other languages
Japanese (ja)
Other versions
JP3515507B2 (en )
Inventor
Shinya Aoki
Toshiro Hiraoka
Riichi Kato
理一 加藤
俊郎 平岡
伸也 青木
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a transistor of a low gate voltage which is manufactured without using process at high temperatures. SOLUTION: A thin-film transistor is provided which comprises a gate electrode 2, a gate insulating layer 3, a source electrode 4, a drain electrode 5, and a channel generation semiconductor layer 6 formed on a substrate 1. Here, the gate insulating layer 3 is used as high-dielectricity inorganic compound particles 3-1 which are diffused in an amorphous insulator 3-2.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、トランジスタに関する。 The present invention relates to relates to a transistor.

【0002】 [0002]

【従来の技術】近年、有機半導体材料等をチャネル生成層とするトランジスタ(以下FETと略記)を、印刷等の廉価なプロセスによって樹脂基板上に形成することにより、軽量・薄型かつ廉価な液晶ディスプレイ、有機E Recently, a transistor using an organic semiconductor material such as a channel forming layer (hereinafter FET hereinafter), by forming on a resin substrate by inexpensive processes such as printing, lightweight, thin and inexpensive liquid crystal display , organic E
Lディスプレイや電子回路等を実現しようとする研究が活発化している。 Research to try to achieve the L display and an electronic circuit, and the like has been activated.

【0003】例えば、バオらは、ポリエチレンテレフタレート板にインジウム・錫酸化物(ITO)ゲート電極が形成された基板上に低温焼成のポリイミドからなる絶縁層、レジオレギュラ・ポリ(3−ヘキシルチオフェン)からなるπ共役系高分子半導体チャネル層、導電性インクからなるソース・ドレイン電極層を順次スクリーン印刷することによってFETを形成している(Z. Ba For example, Baora is indium tin oxide polyethylene terephthalate plate (ITO) insulating layer made of polyimide of low-temperature co-fired on the substrate on which the gate electrode is formed from regioregular poly (3-hexylthiophene) It becomes π conjugated polymer semiconductor channel layer, forming a FET by source sequentially screen drain electrode layer printing of electrically conductive ink (Z. Ba
o, Y. Feng, A. Dodabalapur, VR Raju, and AJ o, Y. Feng, A. Dodabalapur, VR Raju, and AJ
Lovinger, Chem. Mater. 9 , 1299 (1997))。 Lovinger, Chem. Mater. 9, 1299 (1997)).

【0004】しかし、印刷等の湿式プロセスによって、 [0004] However, by a wet process such as printing,
良好な絶縁性を保ったゲート絶縁層を形成するためには、ゲート絶縁層の膜厚を少なくとも100nm、典型的には200−500nmと厚くする必要があるため、 To form the gate insulating layer maintaining good insulating properties, the film thickness of at least 100nm gate insulating layer, since typically it is necessary to increase the 200-500 nm,
ゲート電圧が数10−100Vと大きくなってしまうという問題点があった。 Gate voltage is a problem that increases the number of 10-100V. 実際、バオらが報告している素子では、ソース−ドレイン間電流のオン−オフ比を大きくするために、20V程度のゲート電圧を要している。 In fact, the elements are reported Baora, source - the drain current on - in order to increase the off ratio, it takes the gate voltage of about 20V.

【0005】ここで、ゲート電圧が大きくなる最大の要因は、ゲート絶縁層の比誘電率が小さいことである。 [0005] Here, the biggest factor that gate voltage increases is that the relative dielectric constant of the gate insulating layer is small. ゲート絶縁層厚が大きい場合、チャネル生成半導体層のゲート絶縁層界面のチャネル領域に十分なキャリア数を誘起するために大きなゲート電圧を必要とする。 If the gate insulating layer thickness is large, requiring a large gate voltage to induce a sufficient number of carriers in the channel region of the gate insulating layer interface channel generation semiconductor layer. 上述のバオらの素子ではポリイミドゲート絶縁層の比誘電率は3 The dielectric constant of the polyimide gate insulating layer in the element of the above Bao et al 3
程度と小さかった。 It was small and degree.

【0006】ゲート電圧を低電圧にするために、ガルニエらは、シアノエチルプルラン(比誘電率18.5)、 [0006] The gate voltage to a low voltage, Garnier et al., Cyanoethyl pullulan (dielectric constant 18.5),
ポリビニルアルコール(比誘電率7.8)等の比較的比誘電率が大きい絶縁性ポリマーをゲート絶縁層に用いたFETを報告している(特許第2984370号公報)。 Have reported FET using relatively dielectric constant is large insulating polymer polyvinyl alcohol (relative permittivity 7.8) like the gate insulating layer (Japanese Patent No. 2984370). しかし、これらの材料を用いたところでもゲート電圧の低減に十分有効とは言えない。 However, it can not be said enough effective in reducing the gate voltage even was using these materials. 実際、ガルニエらによって報告されているFETの電流−電圧特性では2 In fact, the current of FET reported by Garnier et al. - 2 is the voltage characteristic
0V程度のゲート電圧を要している。 It takes the gate voltage of about 0V. これら高分子材料の比誘電率が必ずしも十分に大きいとは言えないことが、大きなゲート電圧を要する最大の要因として挙げられる。 That the dielectric constant of these polymeric materials can not be said to be necessarily sufficiently large, and as a major factor requiring a large gate voltage.

【0007】また、ディミトラコポウラスらは、ジルコニウム酸チタン酸バリウムをスパッタ法で製膜することにより、比誘電率17.3のゲート絶縁層を形成し、ゲート電圧が5V程度のFETを作成している(CD Di [0007] Di Mitra copolyarylene back scan et al, created by film zirconium titanate Barium by sputtering, the ratio to form the gate insulating layer of dielectric constant 17.3, the gate voltage is about 5V to FET are (CD Di
mitrakopoulos, S. Purushothaman, J. Kymissis, A. C mitrakopoulos, S. Purushothaman, J. Kymissis, A. C
allegari, and JM Shaw, Science, 283 , 822 (199 allegari, and JM Shaw, Science, 283, 822 (199
9))。 9)). しかし、この方法では、絶縁層の形成にスパッタ装置を用いるため、プロセスコストが大きくなり、廉価なFET製造には適さない。 However, in this method, for using a sputtering apparatus to formation of the insulating layer, the process cost is increased, not suitable for inexpensive FET fabrication. しかも、スパッタリングプロセスが柔軟な樹脂基板に与えるダメージと、それによる素子特性の低下については何ら言及されていない。 Moreover, the damage to the flexible resin substrate sputtering process, no mention is for reduction in device characteristics caused thereby.

【0008】さらにまた、ディミトラコポウラスらは、 [0008] Furthermore, di Mitra copolyarylene back scan et al.,
アルコラートの加水分解を利用したゾル−ゲル法によってチタン酸バリウムストロンチウム膜を製膜することにより、比誘電率16のゲート絶縁層を形成し、ゲート電圧が5V程度のFETを作成している(CD Dimitrak Sol using hydrolysis of alcoholate - by film barium strontium titanate film gel method, a gate insulating layer having a relative dielectric constant 16, the gate voltage is creating a FET of about 5V (CD Dimitrak
opoulos, I. Kymissis, S. Purushothaman, DA Neum opoulos, I. Kymissis, S. Purushothaman, DA Neum
ayer, PR Duncombe, and RB Laibowitz, Advance ayer, PR Duncombe, and RB Laibowitz, Advance
d Materials, 11 , 1372 (1999))。 d Materials, 11, 1372 (1999 )). 一般的に、ゾル− In general, the sol -
ゲル法で高誘電率の複合酸化物薄膜を形成するためには500−600℃以上の高温アニールによって薄膜を結晶化させて誘電率を増大させることが必要であるが、ディミトラコポウラスらはアニール温度を下げるために、 In order to form a composite oxide thin film of high dielectric constant gel method is necessary to increase the dielectric constant was crystallized thin film by a high-temperature anneal above 500-600 ° C., Di Mitra copolyarylene back scan et al. in order to reduce the annealing temperature,
誘電率の増大を犠牲にし、400℃まで下げることで比誘電率16のチタン酸バリウムストロンチウム膜のゲート絶縁層を得ている。 An increase in the dielectric constant at the expense, to obtain a gate insulating layer of barium strontium titanate film having a relative dielectric constant 16 by reducing to 400 ° C.. しかし、この方法であっても40 However, even in this method 40
0℃のアニールが必要であるため、耐熱温度の低い廉価な樹脂基板上にFETを作成することは困難であるという問題があった。 0 for ℃ annealing is required, there is a problem that it is difficult to create a FET low inexpensive resin substrate having heat-resistance temperature. 汎用の樹脂基板上にFETを作成する場合、工程中の基板温度は高くとも400℃未満、好ましくは300℃以下、より好ましくは200℃以下にする必要がある。 When creating a FET in a general-purpose resin substrate, the substrate temperature is at most less than 400 ° C. in the process, preferably 300 ° C. or less, more preferably it is necessary to 200 ° C. or less.

【0009】 [0009]

【発明が解決しようとする課題】上述したように、有機FETを廉価なプロセスで作成する場合、ゲート絶縁層の膜厚が大きくなるためゲート電圧を低電圧化するために高誘電率のゲート絶縁層材料を用いる必要があるが、 [SUMMARY OF THE INVENTION] As described above, when creating an organic FET with inexpensive processes, the gate insulating high dielectric constant to the low voltage of the gate voltage for the film thickness of the gate insulating layer is increased it is necessary to use a layer material,
印刷等の湿式プロセスや樹脂基板に適合可能な低温プロセスで製膜可能な高誘電率のゲート絶縁層材料が無いという問題点があった。 The gate insulating layer material of a high dielectric constant that can be film forming at low temperature process adaptable to wet process or a resin substrate such as printing is disadvantageously no.

【0010】本発明は、印刷等の湿式プロセスあるいは樹脂基板に適合可能な低温プロセスで製膜可能で、かつ、膜の平坦性、絶縁性に優れた高誘電率ゲート絶縁層膜を簡易に提供することを目的とし、したがってゲート電圧が低電圧化された廉価なFETを提供することを目的とする。 [0010] The present invention provides a possible film formation at a low temperature process which is compatible with the wet process or a resin substrate such as printing, and the flatness of the film, the insulating excellent high dielectric constant gate insulating layer film easily and an object thereof is intended, thus providing an inexpensive FET the gate voltage is low voltage to.

【0011】 [0011]

【課題を解決するための手段】本発明のトランジスタは、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタにおいて、前記ゲート絶縁層は、有機又は無機アモルファス絶縁物と、この有機又は無機アモルファス絶縁物中に分散した高誘電率無機化合物粒子とを備えることを特徴とする。 The transistor of the present invention, in order to solve the problems], a source electrode and a drain electrode provided separately from each other, and the channel generation semiconductor layer interposed between the source electrode and the drain electrode, the channel generation semiconductor layer in the transistor and a gate electrode formed via a gate insulating film above the gate insulating layer, an organic or an inorganic amorphous insulating material, a high dielectric constant inorganic compound particles dispersed in the organic or inorganic amorphous insulating material characterized in that it comprises and.

【0012】前記高誘電率無機化合物粒子は、以下の(1)〜(4)から選ばれる少なくとも一種の無機化合物を使用することができる。 [0012] The high dielectric constant inorganic compound particles can be used at least one inorganic compound selected from the following (1) to (4).

【0013】(1)M1TiO 3 (但し、M1はBa,S [0013] (1) M1TiO 3 (However, M1 is Ba, S
r,Pb,Ca,Mg、Bi、およびRnから選ばれる少なくとも一種の元素を含有する)、(2)M2ZrO3 r, Pb, Ca, Mg, Bi, and contains at least one element selected from Rn), (2) M2ZrO3
(但し、M2はBa,Pb,SrおよびCaから選ばれる少なくとも一種の元素を含有する)、(4)二酸化チタンおよび五酸化二タンタルから選ばれる少なくとも一種の金属酸化物。 (Where, M2 contains at least one element selected Ba, Pb, Sr and Ca), (4) at least one metal oxide selected from titanium dioxide and tantalum pentoxide.

【0014】また、前記チャネル生成半導体層は、アセン分子材料、金属フタロシアニン、フラーレンC 60 、チオフェンオリゴマー、レジオレギュラ・ポリ(3−アルキルチオフェン)、および一般式A A' n-1n3n+1 Further, the channel generation semiconductor layer is acene molecular materials, metal phthalocyanine, fullerene C 60, thiophene oligomers, regioregular poly (3-alkylthiophene), and the general formula A 2 A 'n-1 M n X 3n + 1
(nは1以上の整数、 Aはアルキルアンモニウム陽イオン、A'はメチルアンモニウム陽イオン、MはGe、 (N is an integer of 1 or more, A is alkyl ammonium cation, A 'is methyl ammonium cation, M is Ge,
Sn、Pbからなるグループから選択した元素、XはI、Br、Clからなるグループから選択したハロゲン)で示される有機−無機層状ペロブスカイト化合物の群から選ばれる少なくとも一種を使用することができる。 Sn, an element selected from the group consisting of Pb, X is an organic represented by I, Br, halogen selected from the group consisting of Cl) - can be used at least one selected from the group of inorganic layered perovskite compound.

【0015】本発明のトランジスタの製造方法は、互いに分離して設けられたソース電極及びドレイン電極と、 The method of manufacturing a transistor according to the present invention includes a source electrode and a drain electrode provided separately from each other,
前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタの製造方法において、前記ゲート電極は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成する工程後、前記ゲート電極または前記チャネル生成半導体層を形成した前記基板表面に、無機アモルファス絶縁物の前駆体を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散した分散液を塗布する工程と、前記無機アモルファス絶縁物の前駆体を400℃未満の熱処理により、前記無機アモルファス絶縁物と、この無機アモルファス絶縁物中に分散した高誘電率無機化合物粒子とからなる前記ゲート絶縁層を形成する工程とにより成膜されるこ A channel generation semiconductor layer interposed between the source electrode and the drain electrode, the manufacturing method of a transistor and a gate electrode formed via a gate insulating film on the channel generation semiconductor layer, the gate electrode, the substrate after the step of forming the gate electrode or the channel generation semiconductor layer on the surface, on the substrate surface formed with the gate electrode or the channel generation semiconductor layer, high precursor of the inorganic amorphous insulating material and to a solution dissolved in a solvent a step of applying a dielectric constant inorganic compound particles dispersed dispersion, wherein the inorganic amorphous insulating material of the precursor to heat treatment of less than 400 ° C., and the inorganic amorphous insulating material, a high dielectric dispersed in the amorphous inorganic insulating material in this is formed by forming the gate insulating layer comprising a rate inorganic compound particles を特徴とする。 The features.

【0016】また、本発明のトランジスタの製造方法は、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタの製造方法において、前記ゲート絶縁層は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成する工程後、前記ゲート電極または前記チャネル生成半導体層を形成した前記基板表面に、有機アモルファス絶縁物を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散させた分散液を塗布する工程と、前記溶媒を揮発させて前記ゲート絶縁層を形成する工程とにより成膜されることを特徴とする。 [0016] A method of manufacturing a transistor according to the present invention includes a source electrode and a drain electrode provided separately from each other, and the channel generation semiconductor layer interposed between the source electrode and the drain electrode, the channel generation semiconductor layer the method of manufacturing a transistor having a gate electrode provided via a gate insulating film, the gate insulating layer after the step of forming the gate electrode or the channel generation semiconductor layer on the substrate surface, the gate electrode or wherein the substrate surface to form a channel generation semiconductor layer, and an organic amorphous insulator is volatilized and coating a dispersion prepared by dispersing the high dielectric constant inorganic compound particles to dissolved solution in a solvent, the solvent characterized in that it is formed by forming a gate insulating layer.

【0017】 [0017]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the drawings, embodiments of the present invention.

【0018】図1乃至図4は、本発明のトランジスタの概略断面図であり、図面を参照して本発明のトランジスタ構造および、その製造方法について説明する。 [0018] FIGS. 1 to 4 is a schematic sectional view of a transistor of the present invention, the transistor structure and the present invention with reference to the drawings will be described a manufacturing method thereof.

【0019】図1乃至図4に示すように、本発明のトランジスタは、互いに分離して設けられたソース電極4及びドレイン電極5と、ソース電極4およびドレイン電極5間に介在するチャネル生成半導体層6と、チャネル生成半導体層6上にゲート絶縁膜3を介して設けられたゲート電極2とを有する構造をしており、さらにこのトランジスタが基板1上に搭載されている。 As shown in FIGS. 1 to 4, the transistors of the present invention includes a source electrode 4 and drain electrode 5 provided separately from each other, channel generation semiconductor layer interposed between the source electrode 4 and drain electrode 5 6, on channel generation semiconductor layer 6 has a structure having a gate electrode 2 provided via the gate insulating film 3, further this transistor is mounted on the substrate 1.

【0020】そして、ソース電極4およびドレイン電極5の間に電圧を印加した状態で、ゲート電極2にゲート電圧を印加すると、チャネル生成半導体層6にチャネル領域が生成され、このチャネル生成領域中を電子あるいは正孔が通過し、ソース電極4およびドレイン電極5の間に電流が流れる。 [0020] Then, while applying a voltage between the source electrode 4 and drain electrode 5, when a gate voltage is applied to the gate electrode 2, the channel generation semiconductor layer 6 are channel region generates the in the channel generation region electrons or holes can pass through, current flows between the source electrode 4 and drain electrode 5.

【0021】例えば図1に示すトランジスタは、基板1 [0021] For example the transistor shown in FIG. 1, the substrate 1
上にゲート電極2を形成する工程、ゲート電極2を覆うように基板1上にゲート絶縁層3を形成する工程、ゲート絶縁層3表面にソース電極4およびドレイン電極5を分離して形成する工程、さらにゲート絶縁層3、ソース電極4およびドレイン電極5上にチャネル生成半導体層6が形成する工程とにより製造される。 Forming a gate electrode 2 above, forming a gate insulating layer 3 on the substrate 1 so as to cover the gate electrode 2, forming separating the source electrode 4 and drain electrode 5 in the gate insulating layer 3 surface further gate insulating layer 3, the channel generation semiconductor layer 6 on the source electrode 4 and drain electrode 5 is produced by forming.

【0022】また図2に示すトランジスタは、基板1上にゲート電極2を形成する工程、ゲート電極2を覆うようにゲート絶縁膜3を形成する工程、ゲート絶縁層3上にチャネル生成半導体層6を形成する工程、チャネル生成半導体層6表面にソース電極4およびドレイン電極5 Moreover transistor shown in FIG. 2, to form the gate electrode 2 on the substrate 1 step, forming a gate insulating film 3 so as to cover the gate electrode 2, channel generation semiconductor layer on the gate insulating layer 3 6 forming a source electrode 4 and drain electrode 5 to the channel generating the semiconductor layer 6 surface
を分離して形成する工程とにより製造される。 It is produced by forming separate the.

【0023】図3に示すトランジスタは、基板1上にソース電極4およびドレイン電極5を分離して形成する工程、ソース電極4およびドレイン電極5を覆うように基板1表面にチャネル生成半導体層6を形成する工程、チャネル生成半導体層6上にゲート絶縁層3を形成する工程、さらにゲート絶縁層3上にゲート電極2を形成する工程とにより製造される。 The transistor illustrated in FIG. 3, the step of forming by separating the source electrode 4 and drain electrode 5 on the substrate 1, the channel generation semiconductor layer 6 on the substrate 1 surface so as to cover the source electrode 4 and drain electrode 5 forming, forming a gate insulating layer 3 on the channel generation semiconductor layer 6, it is prepared by the steps of further forming the gate electrode 2 on the gate insulating layer 3.

【0024】図4に示すトランジスタは、基板1表面にチャネル生成半導体層6を形成する工程、チャネル生成半導体層6上に、ゲート絶縁層3と、ゲート絶縁層3を挟んでソース電極4およびドレイン電極5とを形成する工程、さらにゲート絶縁層3上にゲート電極2を形成する工程とにより製造される。 The transistor shown in FIG. 4, the step of forming a channel generation semiconductor layer 6 on the surface of the substrate 1, on the channel generation semiconductor layer 6, a gate insulating layer 3, the source electrode 4 and drain through the gate insulating layer 3 forming an electrode 5 is manufactured by the steps of further forming the gate electrode 2 on the gate insulating layer 3.

【0025】以下、ゲート絶縁層3、チャネル生成半導体層6、電極層(ゲート電極2、ソース電極4およびドレイン電極5)など、各構成およびその成膜方法を詳細に説明する。 [0025] Hereinafter, a gate insulating layer 3, the channel generation semiconductor layer 6, the electrode layer (the gate electrode 2, the source electrode 4 and drain electrode 5), such as explaining the structure and the film forming method in detail.

【0026】1−1)ゲート絶縁層3 本発明は、ゲート絶縁層として有機あるいは無機アモルファス絶縁物3−2中に高誘電率無機化合物粒子3−1 [0026] 1-1) a gate insulating layer 3 present invention, the high dielectric constant inorganic compound particles 3-1 in an organic or inorganic amorphous insulating material 3-2 as a gate insulating layer
を分散させた複合材料を使用する点で特徴的である。 Which is the characteristic in terms of using a composite material obtained by dispersing.

【0027】このように、無機又は有機アモルファス絶縁物で高誘電率無機化合物粒子を固定することで、高温処理を施さずに高誘電率のゲート絶縁層3を形成することができる。 [0027] Thus, by fixing the high dielectric constant inorganic compound particles with an inorganic or organic amorphous insulator, it is possible to form the gate insulating layer 3 having a high dielectric constant without performing high-temperature processing.

【0028】また、無機または有機アモルファス絶縁物は、単結晶材料に比べ簡便に製造することが可能であり、またアモルファス材料は結晶粒界がないため、多結晶材料に比べ、材料中の欠陥などが少なく、高絶縁性を付与することが可能になる。 Further, inorganic or organic amorphous insulating material, it is possible to easily produce than single crystal materials, and because the amorphous material is no grain boundary, as compared to the polycrystalline material, defects in the material such as less, it is possible to impart highly insulating. さらにアモルファス材料は多結晶材料に比べ平滑な平面を有するため、ソース電極4からドレイン電極5への電子またはホール(以下、キャリアと記す)の伝導路となるゲート絶縁層3とチャネル生成半導体層との界面におけるキャリアの失活を低減することが可能になる。 Further amorphous materials to have a smooth planar compared to the polycrystalline material, electrons or holes from the source electrode 4 to the drain electrode 5 (hereinafter, referred to as carriers) of the channel generation semiconductor layer a gate insulating layer 3 made of a conductive path it is possible to reduce the deactivation of carriers in the interface.

【0029】このゲート絶縁層3は、前記複合材料からなる単層として用いても良いし、前記複合材料から形成される複数の層を積層して用いても良いし、アモルファス絶縁物のみからなる層と前記複合材料からなる層とを積層して用いても良い。 [0029] The gate insulating layer 3, the may be used as a single layer of composite material, said to a plurality of layers formed of composite materials may be laminated, composed of only an amorphous insulator it may be used by laminating a layer made of the composite material and the layer. 例えば、アモルファス絶縁物のみからなる層は、その表面平滑性は複合材料よりも高くなることから、チャネル生成半導体層6と隣接する面にアモルファス絶縁物のみからなる層を形成し、この層上に複合材料からなる層を積層することで、ゲート絶縁層3とチャネル生成半導体層との界面におけるキャリアの失活をより低減することが可能になる。 For example, a layer composed of only an amorphous insulating material, since the surface smoothness is higher than the composite material to form a layer made of a surface adjacent the channel generation semiconductor layer 6 amorphous insulator only, this layer on by stacking a layer made of composite material, it is possible to further reduce the deactivation of carriers at the interface between the gate insulating layer 3 and the channel generation semiconductor layer.

【0030】本発明に係る複合材料からなるゲート絶縁層3は、通常500〜1000nm程度の膜厚とすることが望ましい。 [0030] The gate insulating layer 3 made of a composite material according to the present invention, it is desirable that the film thickness of usually about 500 to 1000 nm. 膜厚が50nmより小さいと均一な膜厚のゲート絶縁層を形成することが困難になる。 Thickness is difficult to form the gate insulating layer of 50nm less than the uniform thickness. 膜厚が1 The film thickness is 1
000nmよりも大きいと、ソース電極4−ドレイン電極5間の電流制御を行うためのゲート電圧を大きくしなければならない。 If greater than 000Nm, it is necessary to increase the gate voltage for the current control is performed between the source electrode 4 drain electrode 5. なお、ここに述べた絶縁層の膜厚とは、ゲート電極とチャネル生成半導体層との間の距離を指す。 Incidentally, here it was the thickness of the insulating layer mentioned refers to the distance between the gate electrode and the channel generation semiconductor layer.

【0031】本発明に係る高誘電率無機化合物粒子は、 The high dielectric constant inorganic compound particles according to the present invention,
比誘電率が10以上の材料、さらには20以上の比誘電率の材料を使用することが望ましい。 Relative dielectric constant of 10 or more materials, and it is more desirable to use more than 20 dielectric constant material. 比誘電率が10よりも小さいと、ゲート絶縁層の比誘電率が小さくなるためゲート電圧を大きくしなければならない。 When the specific dielectric constant is less than 10, it is necessary to increase the gate voltage for the dielectric constant of the gate insulating layer is reduced. また、ゲート絶縁層の絶縁性を保つために絶縁性あるいは半導電性材料あるいは半導体材料を使用することが好ましい。 Further, it is preferable to use an insulating or semi-conductive material or a semiconductor material in order to maintain the insulating properties of the gate insulating layer.

【0032】高誘電率無機化合物粒子の形状としては、 [0032] The shape of the high dielectric constant inorganic compound particles,
特に制限されず、球状、平板状、針状、不定形などいずれであっても良い。 Is not particularly limited, spherical, tabular, needle-like, it may be any such irregular. また、長径と短径の平均値を高誘電率無機化合物の粒径とした時、平均粒径が500nm以下のものを使用することが望ましく、さらには平均粒径が100nm以下のものを使用することがより望ましい。 Further, when the average value of the major axis and the minor axis and the particle diameter of the high dielectric constant inorganic compound desirably an average particle diameter using those 500nm or less, more average particle size to use those of 100nm or less it is more desirable. 平均粒径が500nmよりも大きいと、ゲート絶縁層3中の高誘電率化合物粒子の分散が均一にならず、その結果ゲート絶縁層3の誘電率が均一にならなくなったり、ゲート絶縁層3の表面平滑性が損なわれる恐れがある。 When the average particle diameter is larger than 500 nm, the dispersion of the high dielectric constant compounds particles in the gate insulating layer 3 is not uniform, the result or longer become dielectric constant uniform gate insulating layer 3, the gate insulating layer 3 there is a possibility that the surface smoothness is impaired. この粒子の平均粒径は、小さければ小さいほどゲート絶縁膜3の平滑性や、誘電率の均一性は向上するが、 The average size of the particles is smooth and of small enough gate insulating film 3 is smaller, but improves the uniformity of the dielectric constant,
平均粒径が5nmよりも小さいと高誘電率無機化合物粒子の誘電率が低下する恐れがある。 The dielectric constant of the average particle diameter is less than 5nm high dielectric constant inorganic compound particles may be reduced. したがって、平均粒径が5nm以上の高誘電率無機化合物粒子を使用することが望ましい。 Therefore, the average particle size may be desirable to use more of the high dielectric constant inorganic compound particles 5 nm. なお、ここで述べた粒径とはゲート絶縁層3を形成するのに用いる高誘電率無機化合物粒子の粒径であり、ゲート絶縁層3を成膜した状態で、例えば凝集した結果、凝集粒子が上述した粒径の範囲を超える分には特に問題は生じない。 Here, the particle size mentioned is the particle diameter of the high dielectric constant inorganic compound particles used to form the gate insulating layer 3, in a state of forming a gate insulating layer 3, for example, aggregated results, agglomerated particles It is particularly no problem occurs in the amount exceeding the range of particle sizes mentioned above.

【0033】また、例えば平板状、あるいは針状の高誘電率無機化合物粒子を使用する場合等においては、平均板厚、あるいは平均直径が500nm以下の粒子を用いても良い。 Further, for example, in tabular or needle-like case or the like using a high dielectric constant inorganic compound particles, the average thickness or the average diameter may be used following particle 500 nm. ただしこの場合、粒子の板厚方向、あるいは直径方向が膜厚方向に配向させる必要がある。 However, in this case, it is necessary to plate thickness direction of the particle, or the diameter direction is oriented in the film thickness direction.

【0034】上述した高誘電率無機化合物粒子に使用される具体的な材料としては、例えばM1TiO 3 (但し、 [0034] Specific materials used in the high dielectric constant inorganic compound particles described above, for example M1TiO 3 (however,
M1はBa,Sr、Pb,CaおよびMgから選ばれる少なくとも一種の元素を含有する)、M2ZrO 3 (但し、M2はBa、Pb,SrおよびCaから選ばれる少なくとも一種の元素を含有する)などのペロブスカイト型の無機化合物またはこれらの固溶体、より具体的にはチタン酸バリウムストロンチウム、チタン酸ストロンチウム、チタン酸バリウム、チタン酸鉛、チタン酸カルシウム、チタン酸マグネシウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、ジルコニウム酸鉛、ジルコニウム酸バリウム、ジルコニウム酸ストロンチウム、ジルコニウム酸カルシウムが挙げられる。 M1 is Ba, Sr, Pb, containing at least one element selected from Ca and Mg), M2ZrO 3 (where, M2 is Ba, Pb, containing at least one element selected from Sr and Ca), such as perovskite inorganic compounds or solid solutions thereof, more specifically, barium strontium titanate, strontium titanate, barium titanate, lead titanate, calcium titanate, magnesium titanate, barium zirconate titanate, zirconium titanate lead, lead zirconate, barium zirconate, zirconium strontium, calcium, zirconium acid. 他にも、ジルコニウム酸チタン酸鉛ランタン、チタン酸鉛ランタン、チタン酸ビスマス、チタン酸ランタン、フッ化バリウムマグネシウム等の複合酸化物の微粒子や、二酸化チタン、五酸化二タンタル、三酸化二イットリウム等の金属酸化物の微粒子が挙げられる。 Additional zirconate titanate lead lanthanum titanate, lead lanthanum, bismuth titanate, or fine particles of lanthanum titanate, composite oxides such as barium magnesium fluoride, titanium dioxide, tantalum pentoxide, yttrium oxide or the like like particles of metal oxide. これらの微粒子は1種類のみを用いてもよいし、複数種類を組み合わせて用いてもよい。 It These fine particles may be used only one kind, or may be used in combination of plural kinds.

【0035】また、前述した材料で、平均粒径500n Further, a material described above, the average particle diameter 500n
m以下の無機微粒子として、例えば、以下の市販品を利用することもできる。 m as the following inorganic fine particles, for example, can also be utilized following commercial products.

【0036】チタン酸バリウム(商品名BT−01、平均粒径100nm;商品名BT−02、平均粒径200 [0036] Barium titanate (trade name BT-01, average particle size 100 nm; product name BT-02, average particle size 200
nm;商品名BT−03、平均粒径300nm;商品名BT−04、平均粒径400nm;商品名BT−05、 nm; trade name BT-03, average particle diameter of 300nm; trade name BT-04, average particle diameter of 400nm; trade name BT-05,
平均粒径500nm、いずれも堺化学工業社製)、チタン酸ストロンチウム(商品名ST−03、堺化学工業社製、平均粒径300nm)、チタン酸バリウムストロンチウム(堺化学工業社製、平均粒径300nm)、ジルコニウム酸チタン酸バリウム(商品名BTZ−01−9 The average particle diameter of 500 nm, both manufactured by Sakai Chemical Industry Co., Ltd.), strontium titanate (trade name ST-03, manufactured by Sakai Chemical Industry Co., Ltd., average particle size 300 nm), barium strontium titanate (manufactured by Sakai Chemical Industry Co., Ltd., average particle size 300nm), zirconium titanate barium (trade name: BTZ-01-9
010およびBTZ−01−8020、平均粒径100 010 and BTZ-01-8020, average particle size 100
nm;商品名BTZ−05−9010およびBTZ−0 nm; product name BTZ-05-9010 and BTZ-0
5−8020、平均粒径500nm、いずれも堺化学工業社製)、ジルコニウム酸チタン酸鉛(堺化学工業社製、平均粒径200−500nm)、ジルコニウム酸ストロンチウム(商品名SZ−03、堺化学工業社製、平均粒径300nm)、チタン酸カルシウム(商品名CT 5-8020, average particle size 500 nm, both manufactured by Sakai Chemical Industry Co.), lead zirconate titanate (manufactured by Sakai Chemical Industry Co., Ltd., average particle size 200-500 nm), zirconium strontium (trade name SZ-03, Sakai Chemical industry Co., Ltd., average particle diameter of 300nm), calcium titanate (trade name CT
−03、堺化学工業社製、平均粒径300nm)、ジルコニウム酸カルシウム(商品名CZ−03、堺化学工業社製、平均粒径300nm)、二酸化チタン(真空冶金社製、平均粒径30nm)、二酸化チタン(シーアイ化成社製、平均粒径30nm)、二酸化チタン(商品名S -03, manufactured by Sakai Chemical Industry Co., Ltd., average particle size 300 nm), calcium zirconate (tradename CZ-03, manufactured by Sakai Chemical Industry Co., Ltd., average particle size 300 nm), titanium dioxide (Vacuum Metallurgical Co., Ltd., average particle size 30 nm) , titanium dioxide (CI Kasei Co., Ltd., average particle size 30 nm), titanium dioxide (trade name S
T−01およびST−31、平均粒径7nm;商品名S T-01 and ST-31, average particle size 7 nm; trade name S
T−21、平均粒径20nm;商品名ST−41、平均粒径50nm、いずれも石原産業社製)、三酸化二イットリウム(シーアイ化成社製、平均粒径20nm)、チタン酸ジルコン酸化合物(商品名ZTO−5347、平均粒径100nm、堺化学工業社製)、五酸化タンタル(商品名TAO01PA、平均粒径500nm、高純度化学社製)。 T-21, average particle size 20 nm; trade name ST-41, mean particle diameter of 50 nm, both manufactured by Ishihara Sangyo Kaisha, Ltd.), yttrium oxide (CI Kasei Co., Ltd., average particle size 20 nm), zirconium titanate compound ( Product name ZTO-5347, average particle diameter of 100nm, manufactured by Sakai chemical Industry Co., Ltd.), tantalum pentoxide (trade name TAO01PA, average particle diameter of 500nm, made of high-purity chemical Co., Ltd.).

【0037】また、これらの微粒子はそのまま使用してよいし、さらに粉砕して使用してもよい。 Further, to these fine particles may be used as it is, or may be used after further grinding. 粉砕する場合には、例えばアイガーミル(アイガージャパン社製)のような粉砕機を使用することができる。 When grinding can be used, for example a pulverizer such as an Eiger mill (manufactured by Eiger Japan).

【0038】本発明に係るアモルファス絶縁物は、絶縁性材料からなるアモルファス材料であれば、有機材料、 The amorphous insulating material according to the present invention, if an amorphous material made of an insulating material, organic material,
無機材料のいずれでも使用することができる。 It can be used with any of the inorganic materials.

【0039】このアモルファス絶縁物は、前述の高誘電率無機化合物粒子を固定するためのバインダーとしての機能を持つ。 [0039] The amorphous insulating material has a function as a binder for fixing the high dielectric constant inorganic compound particles described above. また、ゲート絶縁層3として機能させるために、絶縁性材料を使用する。 In order to function as a gate insulating layer 3, using an insulating material.

【0040】このバインダーとして機能する材料をアモルファス材料としたのは、ゲート絶縁層3の絶縁性を高めるためであり、例えば多結晶材料をバインダーとして使用すると、結晶粒界などに欠陥が集まりやすく、ゲート絶縁層の絶縁性が低下するためである。 [0040] had an amorphous material the material serving as the binder, and in order to enhance the insulating property of the gate insulating layer 3, for example, multi the crystal material used as a binder tends defects gathered in such grain boundaries, insulation of the gate insulating layer is lowered.

【0041】また、このバインダーとして多結晶材料を使用すると、ゲート絶縁層表面には結晶サイズに応じた微細な凹凸が形成されてしまう。 Further, the use of polycrystalline material as the binder, the gate insulating layer surface will be formed fine irregularities corresponding to the crystal size. そのため例えばゲート絶縁層3とチャネル生成半導体層6との界面を流れるキャリアの流路に凹凸が形成されることになり、この界面におけるキャリアが失活してしまう。 Therefore it will be unevenness is formed, for example, in the flow path of carriers flowing interface between the gate insulating layer 3 and the channel generation semiconductor layer 6, the carrier at the interface resulting in deactivation. これに対し、アモルファス材料は結晶に起因する凹凸が無く、平滑な表面層となるためキャリアの流路における失活を低減することが可能になる。 In contrast, amorphous materials have no unevenness due to the crystal, it is possible to reduce the deactivation of the flow path of the carrier for a smooth surface layer.

【0042】アモルファス絶縁物の具体的な材料として、例えば無機材料を挙げると、シリカ、窒化ケイ素のほか、酸化タンタル、酸化イットリウム、酸化チタン、 [0042] As specific materials of the amorphous insulator, for example, include inorganic materials, silica, other silicon nitride, tantalum oxide, yttrium oxide, titanium oxide,
酸化アルミニウムを含む金属酸化物を概ね構成成分とするアモルファス材料、チタン酸バリウムストロンチウム、チタン酸ストロンチウム、チタン酸バリウム、チタン酸鉛、チタン酸鉛ランタン、チタン酸カルシウム、チタン酸マグネシウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、ジルコニウム酸チタン酸鉛ランタン、ジルコニウム酸鉛、ジルコニウム酸ストロンチウム、ジルコニウム酸カルシウム、フッ化バリウムマグネシウム、チタン酸ビスマスを含む複合酸化物を概ね構成成分とするアモルファス材料が挙げられる。 Amorphous material roughly constituent metal oxide containing aluminum, barium strontium titanate, strontium titanate, barium titanate, lead titanate, lead lanthanum titanate, calcium titanate, magnesium titanate, zirconium titanate barium, zirconium titanate, zirconium titanate lead lanthanum, zirconium, lead zirconium strontium, calcium zirconate, magnesium barium fluoride, amorphous material which is generally a component a complex oxide containing bismuth titanate It is.

【0043】有機材料からなるアモルファス絶縁物としては、低分子材料、高分子材料、オリゴマー材料のいずれであってもよい。 [0043] As the amorphous insulator made of an organic material, a low molecular material, a polymeric material may be any of oligomeric material. また混合膜の比誘電率をより効果的に増加させるために、高誘電率の有機高分子またはオリゴマー材料を用いることもできる。 In order to increase the dielectric constant of the mixed film more effectively, it is also possible to use an organic polymeric or oligomeric material having a high dielectric constant.

【0044】高誘電率の有機高分子またはオリゴマー材料としては、例えば、シアノエチルセルロース(比誘電率16)、シアノエチルヒドロキシエチルセルロース(比誘電率18)、シアノエチルヒドロキシプロピルセルロース(比誘電率14)、シアノエチルジヒドロキシプロピルセルロース(比誘電率23)、シアノエチルアミロース(比誘電率17)、シアノエチルスターチ(比誘電率17)、シアノエチルジヒドロキシプロピルスターチ(比誘電率18)、シアノエチルプルラン(比誘電率18)、シアノエチルグリシドールプルラン(比誘電率20)、シアノエチルポリビニルアルコール(比誘電率20)、シアノエチルポリヒドロキシメチレン(比誘電率10)、シアノエチルシュクロース(比誘電率2 [0044] As the organic polymer or oligomer materials of high dielectric constant, for example, cyanoethyl cellulose (dielectric constant 16), cyanoethyl hydroxyethyl cellulose (dielectric constant 18), cyanoethyl hydroxypropylcellulose (dielectric constant 14), cyanoethyl dihydroxy cellulose (dielectric constant 23), cyanoethyl amylose (dielectric constant 17), cyanoethyl starch (dielectric constant 17), cyanoethyl dihydroxypropyl starch (dielectric constant 18), cyanoethyl pullulan (dielectric constant 18), cyanoethyl glycidol pullulan (dielectric constant 20), cyanoethyl polyvinyl alcohol (relative permittivity 20), cyanoethyl polyhydroxymethylene (dielectric constant 10), cyanoethyl sucrose (relative permittivity 2
5)、シアノエチルソルビトール(比誘電率40)等のシアノエチル基含有高分子またはオリゴマー、ポリフッ化ビニリデン(比誘電率11)、フッ化ビニリデン−トリフルオロエチレン共重合体(55/45:比誘電率1 5), cyanoethyl group-containing polymer or oligomer such as cyanoethyl sorbitol (relative permittivity 40), polyvinylidene fluoride (dielectric constant 11), vinylidene fluoride - trifluoroethylene copolymer (55/45: relative dielectric constant of 1
8、75/25:比誘電率10)等のビニリデン系高分子が挙げられる。 8,75 / 25: include dielectric constant 10) vinylidene polymers such as.

【0045】これらの材料については例えば以下の市販品を利用することも出来る:シアノエチルヒドロキシエチルセルロース(商品名シアノレジンCR−E、信越化学製)、シアノエチルプルラン(商品名シアノレジンC [0045] These materials may also be utilized, for example, the following commercial products: cyanoethyl hydroxyethyl cellulose (trade name Cyanoresin CR-E, manufactured by Shin-Etsu Chemical), cyanoethyl pullulan (trade name Cyanoresin C
R−S、信越化学製)、シアノエチルポリビニルアルコール(商品名シアノレジンCR−V、信越化学製)、シアノエチルシュクロース(商品名シアノレジンCR− R-S, manufactured by Shin-Etsu Chemical), cyanoethyl polyvinyl alcohol (trade name Cyanoresin CR-V, manufactured by Shin-Etsu Chemical), cyanoethyl sucrose (trade name Cyanoresin CR-
U、信越化学製)。 U, manufactured by Shin-Etsu Chemical Co., Ltd.). これらは単独で使用してもよいし、 These may be used alone,
複数種類を混合して使用してもよい。 It may be used as a mixture of plural kinds.

【0046】さらに、有機材料からなるアモルファス絶縁物として、絶縁性にすぐれたポリイミドを用いてもよい。 [0046] Further, as an amorphous insulator made of an organic material may be a polyimide having excellent insulating properties. とくに低温焼成可能なポリイミドを用いることが好ましい。 Particularly preferably used a low-temperature fired polyimides. 例えば、商品名SE−1180(日産化学製)、商品名AL3046(JSR製)を用いることができる。 For example, (manufactured by Nissan Chemical Industries, Ltd.) trade name SE-1180, it is possible to use the trade names AL3046 (made by JSR). また本発明にかかわる有機アモルファス絶縁物として、アクリル樹脂、エポキシ樹脂、シリコン樹脂等を使用してもよい。 As the organic amorphous insulator according to the present invention may be used acrylic resin, epoxy resin, silicone resin or the like.

【0047】アモルファス絶縁物として無機化合物を使用すると、熱的あるいは化学的な安定性の高いアモルファス絶縁物が形成されるという利点があるため、ソース電極4とドレイン電極5との間に比較的大きな電流を流す場合や、高温環境下で使用される薄膜トランジスタに適する。 [0047] The use of inorganic compound as an amorphous insulator, because of the advantage of high amorphous insulator thermal or chemical stability is formed, a relatively large between the source electrode 4 and drain electrode 5 and when current is made to flow, suitable for thin film transistor used in a high temperature environment.

【0048】アモルファス絶縁物として有機化合物を使用すると、ゲート絶縁層3に可撓性が付与されるため、 [0048] The use of organic compound as an amorphous insulator, since flexibility is imparted to the gate insulating layer 3,
例えば基板1に樹脂などの可撓性材料を使用することで、可撓性に優れたトランジスタを作製するのに適している。 For example, by using a flexible material such as a resin substrate 1, suitable for making good transistor flexible.

【0049】1−2)ゲート絶縁層3の形成工程 次に、このゲート絶縁層3の形成工程について詳細に説明する。 [0049] 1-2) step of forming the gate insulating layer 3 Next, the step of forming the gate insulating layer 3 will be described in detail.

【0050】まず、有機材料からなるアモルファス絶縁物を使用する場合は、前述したような有機材料を適当な溶媒に溶解し、この溶液に前述したような高誘電率無機化合物を投入・攪拌して分散し分散液を作る。 [0050] First, when using an amorphous insulating material made of an organic material can be prepared by dissolving the organic material as described above in a suitable solvent, the high dielectric constant inorganic compound as described above in this solution was added, stirred to distributed to prepare a dispersion. この分散液を例えばゲート電極2が形成された基板1上(図1あるいは図2の場合)、あるいはチャネル生成半導体層6 The dispersion, for example, the gate electrode 2 is formed substrate 1 (the case of FIG. 1 or FIG. 2), or channel generation semiconductor layer 6
上(図3の場合)に塗布した後、必要に応じ減圧環境下あるいは不活性ガス雰囲気下で、溶媒成分を揮発させることで有機材料からなるアモルファス絶縁物中に高誘電率無機化合物粒子を分散させたゲート絶縁膜3を成膜することができる。 Above was coated (in the case of FIG. 3), a reduced pressure environment as needed or in an inert gas atmosphere, dispersing the high dielectric constant inorganic compound particles in the amorphous insulator in which an organic material by volatilizing the solvent component it is possible to form a gate insulating film 3 is.

【0051】溶媒成分を揮発させるために、分散液を加熱することも可能であるが、例えば基板1に樹脂基板を使用する場合においては、この基板に使用する樹脂の耐熱温度以下、具体的には少なくとも400℃未満、通常の樹脂基板を使用するのであれば200℃以下の熱処理とすることが好ましい。 [0051] In order to volatilize the solvent component, it is also possible to heat the dispersion, for example in the case of using a resin substrate on the substrate 1, the heat resistance temperature of the resin used for the substrate below, specifically at least less than 400 ° C., it is preferable to 200 ° C. the following heat treatment if using the conventional resin substrate.

【0052】なお、有機アモルファス絶縁物として特に架橋可能なポリマーを用いる場合、予め分散液に架橋剤を混入させておき、ゲート絶縁膜3を成膜した後、光照射等の手段によってポリマーを架橋してもよい。 [0052] In the case of using a particular crosslinkable polymer as an organic amorphous insulator, advance is mixed crosslinking agent in advance dispersion, after forming a gate insulating film 3, crosslink the polymer by means of light irradiation or the like it may be. これによって熱的、機械的耐性や溶剤耐性に優れたゲート絶縁膜3を得ることができる。 This makes it possible to obtain a thermal, a gate insulating film 3 having excellent mechanical resistance and solvent resistance.

【0053】また、有機アモルファス絶縁物としてポリマーを用いる場合、分散液中に前駆体であるモノマーまたはプレポリマーの状態で溶解させておき、さらに重合開始剤を混入させておくことにより、ゲート絶縁膜3を成膜した後、光照射等の手段によってポリマーに重合してもよい。 [0053] In the case of using a polymer as an organic amorphous insulator, allowed to dissolve in the form of a monomer or prepolymer is a precursor in the dispersion, by keeping is mixed further polymerization initiator, a gate insulating film after 3 was deposited, it may be polymerized into the polymer by means of light irradiation or the like.

【0054】次に、無機材料からなるアモルファス絶縁物を用いたゲート絶縁膜3の成膜方法について説明する。 Next explained film forming method of the gate insulating film 3 with an inorganic material amorphous insulator.

【0055】無機材料からなるアモルファス絶縁物を用いてゲート絶縁膜3を成膜する場合は、無機材料の前駆体を出発原料として使用し、この前駆体を適当な溶媒に溶解した溶液に、高誘電率無機化合物粒子を分散させた分散液を準備する。 [0055] When forming a gate insulating film 3 with an inorganic material amorphous insulating material, a precursor of the inorganic material used as the starting material, the solution of this precursor in a suitable solvent, high preparing a dispersion liquid obtained by dispersing a dielectric constant inorganic compound particles. この分散液を前述したように、基板1上あるいはチャネル生成半導体層表面に塗布した後、 As mentioned above this dispersion was applied to the substrate 1 or channel generation semiconductor layer surface,
以下に示すように前駆体成分を所定の無機材料へと合成することで、無機材料からなるアモルファス絶縁物中に高誘電率無機化合物を分散させたゲート絶縁膜3を成膜することができる。 By combining the precursor component to a predetermined inorganic material as described below, it is possible to form a gate insulating film 3 formed by dispersing high dielectric constant inorganic compound in an amorphous insulator in which an inorganic material.

【0056】無機材料としてシリカを採用したアモルファス絶縁物を使用する場合、前駆物質としては、例えばポリシラザンあるいはポリシルセスキオキサンが挙げられる。 [0056] When using the amorphous insulator employing silica as inorganic materials, as a precursor, include, for example, polysilazane or polysilsesquioxane. これらの材料系に関しては、例えば以下の市販品を利用することができる。 For these material systems, for example, it may be utilized following commercial products.

【0057】ポリ(1,1-ジメチルシラザン)テロマー(PSN−2M01、チッソ社製)、ポリ(1,1-ジメチルシラザン)架橋体(PSN−2M02、チッソ社製)、ポリ(1,2-ジメチルシラザン)(PNS−2M [0057] Poly (1,1-dimethyl silazane) telomers (PSN-2M01, manufactured by Chisso Corporation), poly (1,1-dimethyl silazane) crosslinked (PSN-2M02, manufactured by Chisso Corporation), poly (1,2 dimethyl silazane) (PNS-2M
11、チッソ社製)、ポリ(2−クロロエチル)シルセスキオキサン(SST−BCE1、チッソ社製)、ポリ(2−ブロモエチル)シルセスキオキサン(SST−B 11, manufactured by Chisso Corporation), poly (2-chloroethyl) silsesquioxane (SST-BCE1, manufactured by Chisso Corporation), poly (2-bromoethyl) silsesquioxane (SST-B
BE1、チッソ社製)。 BE1, Chisso Corporation). またa-クロロエチルシルセスキオキサンのメトキシプロピルアルコール溶液(商品名Se The a- chloroethyl silsesquioxane methoxy propyl alcohol solution (trade name Se
ramic ramic SI、チッソ社製)を利用することも出来る。 SI, it is also possible to use the Chisso Corporation).

【0058】これらのシリカ前駆体の溶解液中に高誘電率無機化合物粒子を分散させた分散液を塗布し、大気中あるいは大気中で水蒸気供給下において200℃前後あるいはそれ以下の温度で焼成することによりアモルファスシリカをバインダーとしたゲート絶縁膜3を得ることができる。 [0058] These high dielectric constant inorganic compound dispersion particles are dispersed was coated on silica precursor solution in, calcined at 200 ° C. before and after, or less temperature under steam supply in the atmosphere or in the atmosphere the amorphous silica can be obtained gate insulating film 3 and the binder by. また、ベータ-クロロエチルシルセスキオキサンのメトキシプロピルアルコール溶液のUV硬化型Ge Moreover, beta - UV curable chloroethyl silsesquioxane methoxy propyl alcohol solution Ge
lest Seramic lest Seramic SI(チッソ社製)を用いれば、深UV線照射のみによってアモルファスシリカ膜を得ることができる。 The use of SI (manufactured by Chisso Corp.), can be obtained amorphous silica film only by deep UV radiation. この場合、パターニングが必要であれば容易にパターニングすることができる。 In this case, it can be easily patterned if patterning is required.

【0059】無機材料として窒化珪素を採用したアモルファス絶縁物を使用する場合、前駆物質としては、例えばポリシラザンが挙げられる。 [0059] When using the amorphous insulator employing silicon nitride as the inorganic material, as the precursor, include, for example, polysilazane.

【0060】ポリシラザンとしては、例えば以下の市販品を利用することができる。 [0060] As the polysilazane, for example it can be utilized following commercial products.

【0061】ポリ(1,1-ジメチルシラザン)テロマー(PSN−2M01、チッソ社製)、ポリ(1,1-ジメチルシラザン)架橋体(PSN−2M02、チッソ社製)、ポリ(1,2-ジメチルシラザン)(PNS−2M [0061] Poly (1,1-dimethyl silazane) telomers (PSN-2M01, manufactured by Chisso Corporation), poly (1,1-dimethyl silazane) crosslinked (PSN-2M02, manufactured by Chisso Corporation), poly (1,2 dimethyl silazane) (PNS-2M
11、チッソ社製)。 11, manufactured by Chisso Corporation).

【0062】これらのポリシラザンを溶解した溶液を用いた分散液を塗布し、窒素ガス雰囲気中において200 [0062] These polysilazane coating a dispersion liquid using a solution of, in a nitrogen gas atmosphere 200
℃以下で焼成することによりアモルファス窒化ケイ素膜をバインダーとしたゲート絶縁膜3を成膜することができる。 ℃ it is possible to form a gate insulating film 3 of amorphous silicon nitride film as a binder by baking below.

【0063】また、シリカ、酸化タンタル、酸化イットリウム、酸化チタン、酸化アルミニウムを含む金属酸化物を概ね構成成分とするアモルファス材料、チタン酸バリウムストロンチウム、チタン酸ストロンチウム、チタン酸バリウム、チタン酸鉛、チタン酸鉛ランタン、チタン酸カルシウム、チタン酸マグネシウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、ジルコニウム酸チタン酸鉛ランタン、ジルコニウム酸鉛、ジルコニウム酸ストロンチウム、ジルコニウム酸カルシウム、フッ化バリウムマグネシウム、チタン酸ビスマスを含む複合酸化物を概ね構成成分とするアモルファス材料は、含有される金属元素のアルコキシドを含む前駆体を溶解した溶液を用いた分散液を塗布し、この溶液を加水分解すると共に、 [0063] Further, silica, tantalum oxide, yttrium oxide, titanium oxide, amorphous material which is generally constituent metal oxide containing aluminum, barium strontium titanate, strontium titanate, barium titanate, lead titanate, titanium acid lead lanthanum, calcium titanate, magnesium titanate, barium zirconate titanate, lead zirconate titanate, zirconium titanate lead lanthanum, zirconium, lead zirconium strontium, calcium zirconate, magnesium barium fluoride, titanate amorphous material roughly constituent composite oxide containing bismuth, solution of precursor by coating a dispersion liquid using containing alkoxide of metal elements contained, the solution as well as hydrolysis, 00℃未満、好ましくは200℃以下のプリベークによって有機物成分のみを飛散させることにこれらのアモルファス材料をバインダーとしたゲート絶縁膜3を成膜することができる。 00 below ° C., preferably it is possible to form a gate insulating film 3 of these amorphous materials and a binder that is scattered only organic components by prebaking of 200 ° C. or less. また金属アルコキシドポリマーを利用してもよい。 It may also be using a metal alkoxide polymer.

【0064】これらアルコキシドを含む前駆体は、例えば以下の市販品を利用できる。 [0064] precursor containing these alkoxides are available, for example the following commercially available products.

【0065】商品名Si-05S、PS-05S、BPS-05S、BS-05 [0065] trade name Si-05S, PS-05S, BPS-05S, BS-05
S、Ti-03-S 、Al-03-P、Ta-10-P、Y-03、PLZT-20、PLZT S, Ti-03-S, Al-03-P, Ta-10-P, Y-03, PLZT-20, PLZT
-10、PZT-20、PZT-10、PT-25、PT-10、ST-06、BT-06、B -10, PZT-20, PZT-10, PT-25, PT-10, ST-06, BT-06, B
ST-06-P、MT-05、PZ-20、SZ-10-3、LN-03、LT-03、SYM- ST-06-P, MT-05, PZ-20, SZ-10-3, LN-03, LT-03, SYM-
SI05、SYM-TA05、SYM-TI05(以上、高純度化学社製)、 SI05, SYM-TA05, SYM-TI05 (or more, made of high-purity Chemical Co., Ltd.),
商品名Seramic BST(チッソ社製) 無機材料の前駆体を出発原料として使用し、これをアモルファス無機材料化するための加熱温度は、いずれも4 Trade name Seramic BST (Chisso Corporation) precursor of the inorganic material used as the starting material, which the heating temperature for the amorphous inorganic material of, any 4
00℃未満好ましくは200℃以下と例示したが、これは基板1として樹脂基板を採用し得る温度域である。 Less than 00 ° C. Preferably exemplified as 200 ° C. or less, which is a temperature range which may employ a resin substrate as the substrate 1.

【0066】この加熱温度をより高温とすることで、無機アモルファス絶縁物の誘電率をより高めることが可能であり、基板1として耐熱性の高い無機材料を使用したときには、膜のアモルファス性を損なわない範囲で、より高温の加熱処理を行うことが好ましい。 [0066] With higher temperature the heating temperature, it is possible to increase the dielectric constant of the inorganic amorphous insulating material, when using a highly heat-resistant inorganic material as the substrate 1, impair the amorphous property of the film with no range, it is preferable to perform the higher temperature heat treatment.

【0067】一方、加熱温度が400℃未満、さらには200℃以下であると、無機アモルファス絶縁物の誘電率は大きな値にならない恐れがある。 [0067] On the other hand, less than 400 ° C. The heating temperature is, the more is 200 ° C. or less, the dielectric constant of the amorphous inorganic insulating material may not become a large value. しかしながら、ゲート絶縁膜3の誘電率は、高誘電率無機化合物粒子によって十分に高めることが可能なため、ゲート絶縁膜3全体としては、十分な高誘電率を付与することができる。 However, the dielectric constant of the gate insulating film 3, because it is possible to sufficiently increase the high dielectric constant inorganic compound particles, the whole gate insulating film 3, it is possible to impart a sufficiently high dielectric constant.

【0068】高誘電率無機化合物微粒子を溶液中で均一に分散させるために、界面活性剤、シランカップリング剤等の表面改質剤を添加することが好ましい。 [0068] In order to uniformly disperse in the high dielectric constant inorganic compound fine particles in solution, the surfactant, it is preferable to add a surface modifier such as a silane coupling agent. 界面活性剤としてはイオン性、非イオン性の種々のものを利用することができる。 As the surfactant can be used any of various ionic, nonionic. シランカップリング剤としてはビニル系、アミノ系、エポキシ系、クロル系等、種々のものを利用することができ、例えば商品名サイラエース(チッソ社製)を用いることもできる。 Vinyl Examples of the silane coupling agent, amino-based, epoxy-based, chlorine-based, etc., can be used any of various, e.g., it can also be used tradename Ace (manufactured by Chisso Corporation).

【0069】別のゲート絶縁層3の形成方法として、高誘電率無機化合物微粒子をゲート電極2が形成された基板1上、あるいはチャネル生成半導体層6上に散布、塗布あるいは溶液からの付着等の方法によって付着させた後に、有機材料からなるアモルファス絶縁物を溶解した溶液、あるいは無機アモルファス絶縁物の前駆体を溶解した溶液を塗布し、前述したようにしてこの塗布された溶液からアモルファス材料を成膜すればよい。 [0069] As another method for forming the gate insulating layer 3, the high dielectric constant inorganic compound fine particles on the substrate 1 a gate electrode 2 is formed of, or sprayed on the channel generation semiconductor layer 6, the adhesion of the coating or solution after deposition by the method, a solution obtained by dissolving an amorphous insulating material made of an organic material, or a solution of a precursor of an inorganic amorphous insulating material is applied, the amorphous material formed from the applied solution as previously described it is sufficient to film.

【0070】高誘電率無機化合物粒子を基板上に付着させる方法としては、高誘電率無機化合物粒子を分散させた分散液を塗布したり、あるいはインクジェットノズルやプリンタヘッドから分散液を射出させて基板上に付着させた後、液体成分を揮発させる方法がある。 [0070] The high dielectric constant inorganic compound particles as a method for depositing on the substrate, by injecting a dispersion liquid or coating a dispersion prepared by dispersing the high dielectric constant inorganic compound particles or ink jet nozzle or printer head, the substrate after depositing the above, there is a method to volatilize the liquid component.

【0071】さらには、高誘電率無機化合物粒子のみをノズルから射出させて基板上に付着させる方法を用いることもできる。 [0071] Furthermore, the method can also be used to attach the high dielectric constant inorganic compound particles only by injection from a nozzle onto the substrate. この方法を可能とする装置としては、例えば真空冶金社製ジェットプリンティングシステムが挙げられる。 The device capable of this method include for example Vacuum Metallurgical Co. jet printing system.

【0072】他にも、溶液中で高誘電率無機化合物粒子を帯電させ、絶縁性のキャリア液中に分散させ電気泳動によって基板1上に付着させた後、キャリア液を揮発させる方法を利用することもできる。 [0072] Additional charges the high dielectric constant inorganic compound particles in a solution, after being deposited on the substrate 1 by electrophoresis dispersed in an insulating carrier liquid, using a method to volatilize the carrier liquid it is also possible. この方法は、例えば、図1あるいは図2のトランジスタの製造方法で述べたように、ゲート電極を形成した後にゲート絶縁層を形成する場合に採用でき、ゲート電極2を一方の電極とすることにより、ゲート電極上に微粒子を付着させることができる。 This method, for example, as described in the method for producing a transistor of FIG. 1 or FIG. 2, can be employed in the case of forming a gate insulating layer after forming the gate electrode, the gate electrode 2 by one electrode , may be deposited particulates on the gate electrode.

【0073】さらにまた、ゲート電極を形成した後にゲート絶縁層を形成する場合、高誘電率無機化合物粒子を分散させた分散液中でのセルフアセンブリを利用して付着させた後に、液体成分を揮発させることもできる。 [0073] Furthermore, when forming the gate insulating layer after forming the gate electrode, after depositing by using a self-assembly in a dispersion obtained by dispersing the high dielectric constant inorganic compound particles, the volatile liquid components It can also be. 例えば、微粒子表面がスルホニウム基を有する分子で修飾された微粒子を液中に分散させた分散液に、金をゲート電極2とする基板を浸すことにより、ゲート電極2上に微粒子を付着させることができ。 For example, the dispersion has particles surface are dispersed fine particles modified with molecules having a sulfonium group in the liquid, by immersing the substrate containing gold as the gate electrode 2, be deposited particulates on the gate electrode 2 can.

【0074】このようにして得られるゲート絶縁膜3の組成比は体積比で、高誘電率無機化合物粒子:無機アモルファス絶縁物=1:5〜5:1の範囲内とすることが望ましい。 [0074] The composition ratio of the gate insulating film 3 obtained in this way by volume, the high dielectric constant inorganic compound particles: inorganic amorphous insulating material = 1: 5 to 5: is preferably within the first range. 例えば高誘電率無機化合物粒子の量がこの範囲よりも少ないと、ゲート絶縁膜3の誘電率を十分に高めることができなくなり、高誘電率無機化合物粒子の量がこの範囲よりも多くなると、高誘電率無機化合物粒子を固定することができなくなったり、ゲート絶縁膜3表面が平滑化されなくなる恐れがある。 For example, when the amount of the high dielectric constant inorganic compound particles is less than this range, it becomes impossible to sufficiently increase the dielectric constant of the gate insulating film 3, the amount of the high dielectric constant inorganic compound particles is more than this range, high or becomes impossible to fix the dielectric constant inorganic compound particles, the gate insulating film 3 surface is may not be smoothed.

【0075】また、高誘電率無機化合物粒子や、アモルファス絶縁物の材料選択や、組成比を調整し、ゲート絶縁膜3の比誘電率を8以上とすることが好ましい。 [0075] In addition, or the high dielectric constant inorganic compound particles, the material selection and the amorphous insulator, by adjusting the composition ratio, it is preferable that the relative dielectric constant of the gate insulating film 3 to 8 or more.

【0076】2)電極層(ゲート電極2、ソース電極4、ドレイン電極5)およびその形成工程 本発明に係わるゲート電極2、ソース電極4、ドレイン電極5の各電極層材料としては、Cr、Al、Ta、M [0076] 2) electrode layers (gate electrode 2, the source electrode 4, the drain electrode 5) and the gate electrode 2 related to the forming step the invention, the source electrode 4, as the electrode layer material of the drain electrode 5, Cr, Al , Ta, M
o、Nb、Cu、Ag、Au、Pt、Pd、In、N o, Nb, Cu, Ag, Au, Pt, Pd, In, N
i、Ndやそれらの金属を用いた合金等、公知のあらゆる金属材料およびその合金を用いることができる。 i, alloys using Nd and those metals, can be used any known metal materials and their alloys.

【0077】これらの電極の形成工程は、スパッタ法や蒸着法など通常の膜形成方法で膜厚10nm〜500n [0077] Step formation of these electrodes, the film thickness in a conventional film forming method such as sputtering or vapor deposition 10nm~500n
m程度に成膜することが出来る。 It can be formed in the order of m. これらの材料は基板温度400℃未満の成膜条件で成膜することができる。 These materials can be deposited in film forming conditions of substrate temperature lower than 400 ° C.. 低温で成膜できる材料を選択し、基板温度200℃以下の成膜条件で成膜することがより好ましい。 Select film can material at a low temperature, it is more preferably formed under the following film forming conditions a substrate temperature of 200 ° C..

【0078】また、銀インクおよびグラファイトインクのような導電性粒子を含むポリマー混合物を電極層材料に用いても良く、この場合には塗布によって膜厚50n [0078] Alternatively, it is also possible to use polymer mixtures containing conductive particles such as silver ink and graphite ink electrode layer material, thickness by the coating in this case 50n
m〜1000nm程度の電極層を成膜することが出来る。 It is possible to deposit a m~1000nm about electrode layer. さらに、ポリアニリン、ポリ(3,4−エチレン− Further, polyaniline, poly (3,4-ethylene -
ジオキシチオフェン)またはポリピロールのような可溶性導電性ポリマーを電極層材料に用いることもでき、この場合にも塗布によって膜厚50nm〜1000nm程度の電極層を成膜することが出来る。 It can also be used a soluble conductive polymer such as dioxythiophene) or polypyrrole electrode layer material, in this case also it is possible to deposit the electrode layer having a thickness of about 50nm~1000nm by the coating. 例えばポリアニリンエメラルディン塩基にカンファースルホン酸を添加する公知の技術によって、mックレゾール等の溶媒に可溶な導電性ポリアニリンエメラルディン塩を得ることができ、これを塗布することができる。 For example, by known techniques of adding a camphor sulfonic acid in polyaniline emeraldine base, in a solvent m Tsu cresol can be obtained soluble conducting polyaniline emeraldine salt, can be applied thereto.

【0079】以上に挙げた電極材料は単独で用いてもよいし、複数種類のものを組み合わせて用いてもよい。 [0079] electrode materials listed above may be used singly or may be used in combination of plural kinds.

【0080】3)チャネル生成半導体層6およびその形成工程 本発明に係わるチャネル生成半導体層6は、有機半導体材料、有機−無機ハイブリッド系半導体材料のほか、無機半導体材料も使用することができる。 [0080] 3) channel generation semiconductor layer 6 and the channel generation semiconductor layer 6 according to the steps of forming the present invention, the organic semiconductor materials, organic - other inorganic hybrid semiconductor materials may also be used an inorganic semiconductor material.

【0081】チャネル生成半導体層の形成工程は、蒸着、塗布、溶液からの付着等、種々の薄膜形成方法を用いることができるが、基板温度400℃未満の工程で形成できることが好ましく、印刷、スピンコート、スプレー等を含む塗布工程および基板温度400℃未満の工程で形成できることがより好ましい。 [0081] step of forming the channel generation semiconductor layer, vapor deposition, coating, adhesion of the solution, but may be any of various thin film forming method, it is preferred that the formation at a substrate temperature 400 below ℃ step, printing, spin coating, and more preferably it is formed by coating step and the substrate temperature of 400 ° C. below steps including spraying or the like. これらの基板温度は300℃、200℃と低いければ、より好ましいことは言うまでもない。 These substrate temperature 300 ° C., 200 ° C. and if Ikere low, more preferably it is needless to say.

【0082】このような方法で、膜厚10nm〜100 [0082] In this way, the film thickness 10nm~100
0nm程度のチャネル生成半導体層6を形成すればよい。 It may be formed channel generation semiconductor layer 6 of about 0 nm. なお、ここで述べたチャネル生成半導体層6の膜厚とは、例えば図1に示すトランジスタにおいてはゲート絶縁層3からの厚さ、図2〜図4に示すトランジスタにおいてはソース電極4あるいはドレイン電極5と、ゲート絶縁層3との間の距離を指す。 Here, the film thickness of the channel generation semiconductor layer 6 described, for example, the thickness of the gate insulating layer 3 in the transistor shown in FIG. 1, the source electrode 4 and drain electrode in the transistor shown in FIGS. 2 to 4 5 refers to the distance between the gate insulating layer 3.

【0083】有機半導体材料としては有機低分子、有機高分子、有機オリゴマーのいずれであってもよい。 [0083] The organic low-molecular organic semiconductor material, an organic polymer, may be any of organic oligomers. 有機半導体材料は近年、種々のものが開発されており、そのいずれをも用いることが出来る。 Organic semiconductor materials in recent years, have been developed various ones can be used and any of them. 例えば、アントラセン、テトラセン、ペンタセン、ヘキサセンまたはそれらの置換誘導体を含むアセン分子材料、ナフタレンテトラカルボン酸二無水物、ナフタレンテトラカルボン酸ジイミドまたはそれらの置換誘導体、無水フタロシアニン、 For example, anthracene, tetracene, pentacene, hexacene or acene molecule materials including substituted derivatives thereof, naphthalene tetracarboxylic acid dianhydride, naphthalene tetracarboxylic acid diimide or a substituted derivative thereof, phthalocyanine anhydride,
金属フタロシアニンまたはそれらの置換誘導体、フラーレンC 60 、オリゴ重合度が4以上8以下のチオフェンオリゴマーまたはそれらの置換誘導体、4個以上12個以下の炭素を含むアルキル置換基を有するレジオレギュラ・ポリ(3−アルキルチオフェン)などが挙げられる。 Metal phthalocyanine or a substituted derivative thereof, fullerene C 60, a thiophene oligomer or a substituted derivative thereof oligomerization degree of 4 to 8, regioregular poly (3 with an alkyl substituent containing 4 or more 12 or less carbon - alkyl thiophene), and the like. これらの材料はいずれも基板温度400℃未満の工程で形成することができる。 These materials can be formed by any substrate temperature 400 below ℃ process.

【0084】また有機−無機ハイブリッド系半導体としては例えば、Aをアルキルアンモニウム陽イオン、A' [0084] Further organic - include inorganic hybrid semiconductor example, the A alkylammonium cation, A '
をメチルアンモニウム陽イオン、MをGe、Sn、Pb Methyl ammonium cation, a M Ge, Sn, Pb
からなるグループから選択した元素、XをI、Br、C Element selected from the group consisting of, the X I, Br, C
lからなるグループから選択したハロゲンとして一般式がA A' n-1n3n+1 (nは1以上の整数)で表される有機−無機層状ペロブスカイト化合物が挙げられる。 Formula halogen selected from the group consisting of l is A 2 A 'n-1 M n X 3n + 1 (n is an integer of 1 or more) organic represented by - and inorganic layered perovskite compound.
これらの材料はいずれも基板温度200℃未満の工程で形成することができる。 These materials can be formed by any substrate temperature 200 below ℃ process.

【0085】また無機半導体材料としては例えば、平均粒径2nm以下のセレン化カドミウム(CdSe)粒子を塗布し、基板温度350℃以下の焼成によって得られたCdSe薄膜を挙げることができる。 [0085] Examples of the inorganic semiconductor material for example, an average particle diameter 2nm following cadmium selenide (CdSe) particles coating and CdSe thin film obtained by baking the substrate temperature 350 ° C. or less.

【0086】しかしここに挙げた一連の有機半導体、有機−無機ハイブリッド系半導体および無機半導体のチャンネル生成半導体層を形成する材料はあくまで一部の例に過ぎず、本発明の効果はこれらの材料系を用いた場合のみに限定されるものではないことは言うまでもない。 [0086] However a series of organic semiconductor listed here, organic - the material forming the channel generation semiconductor layer of inorganic hybrid semiconductor and an inorganic semiconductor from hackers merely some examples, the effect of the present invention these materials systems it is needless to say not limited to the case of using.

【0087】さらに、素子表面にパッシベーション層を形成し、使用雰囲気に存在する水蒸気などから素子を保護することもできる。 [0087] Furthermore, to form a passivation layer on the device surface may be from water vapor present in the ambient operating to protect the device.

【0088】パッシベーション層としては、種々の絶縁性無機材料および絶縁性有機材料を用いることができる。 [0088] As the passivation layer, it is possible to use various insulating inorganic material and an insulating organic material. 例えば、窒素ドライ雰囲気下でUV硬化樹脂によってパッシベーション層を形成することが考えられる。 For example, it is conceivable to form a passivation layer by UV curing resin in a nitrogen dry atmosphere. また有機材料としてポリイミド、パリレン、アンドープポリアニリン等の高分子が挙げられる。 The polyimide as the organic material, parylene, and a polymer such as undoped polyaniline. 無機材料としてはシリカ、窒化ケイ素、フッ化マグネシウム、酸化インジウム等が挙げられる。 Examples of the inorganic materials as silica, silicon nitride, magnesium fluoride, indium oxide. しかし、これらの材料に限定されるものではない。 However, the invention is not limited to these materials.

【0089】 [0089]

【実施例】以下、本発明の実施例を説明する。 EXAMPLES Hereinafter, an embodiment of the present invention.

【0090】<ゲート絶縁膜の評価> 実施例1 アモルファス絶縁物が有機材料であるシアノエチルプルランで、このアモルファス絶縁物中に高誘電率無機化合物粒子としてチタン酸バリウム粒子を分散させた絶縁膜を以下のように作製した。 [0090] In cyanoethyl pullulan Example 1 Amorphous insulator is an organic material <Evaluation of the gate insulating film>, an insulating film barium titanate particles are dispersed as the high dielectric constant inorganic compound particles in the amorphous insulator in the following It was made as.

【0091】シアノエチルプルラン(商品名シアノレジンCR-S、信越化学社製)1重量部と、溶媒としてのN, [0091] cyanoethylpullulan (trade name Cyanoresin CR-S, manufactured by Shin-Etsu Chemical Co., Ltd.) and 1 part by weight, N as the solvent,
N−ジメチルホルムアミド(和光純薬社製)10重量部と、平均粒径100nmのチタン酸バリウム粒子(商品名BT−01、堺化学工業社製)4重量部と、界面活性剤としてのポリビニルピロリドン(和光純薬社製)0. And N- dimethylformamide (produced by Wako Pure Chemical Industries, Ltd.) 10 parts by weight, average particle diameter 100nm barium titanate particles (trade name BT-01, manufactured by Sakai Chemical Industry Co., Ltd.) 4 parts by weight, polyvinyl pyrrolidone as a surfactant (manufactured by Wako Pure Chemical Industries, Ltd.) 0.
3重量部からなる混合物を調整し、この混合物を粉砕機に投入し120時間粉砕処理を行うことで、シアノエチルブランをN,N−ジメチルホルムアミドに溶解させると共に、チタン酸バリウム粒子をこの溶液中に分散させた分散液とした。 The mixture was adjusted to a three parts, by performing the charged 120 hours pulverized in a pulverizer and the mixture, cyanoethyl Blanc N, together with dissolved N- dimethylformamide, barium titanate particles into the solution It was dispersed dispersion. なお、チタン酸バリウム粒子は粉砕されて平均粒径が50nmとなった。 The average particle diameter of barium particles titanate is milled became 50nm.

【0092】得られた分散液を、アルミニウム電極をあらかじめ蒸着したガラス基板上にスピンコートし、ホットプレート上120℃で24時間乾燥して薄膜化した。 [0092] The resulting dispersion was spin-coated aluminum electrode previously deposited glass substrate was thinned by drying for 24 hours on a hot plate 120 ° C..
タリステップで測定した膜厚は500nmであった。 Film thickness measured in Tari step was 500nm. 得られた薄膜表面にアルミニウム電極を蒸着し、LCRメータで誘電率を測定した。 To the resulting thin film surface aluminum electrode was deposited was measured dielectric constant LCR meter. 比誘電率は60(1kHz) A dielectric constant of 60 (1kHz)
であった。 Met. また、この薄膜の抵抗率を四点法で測定したところ、10 10 Ωmと高い絶縁性を示した。 Further, the resistivity of the thin film was measured with a four-point method, it showed 10 10 [Omega] m and a high insulating property.

【0093】なお、この薄膜の断面を分析し、断面に露出されたチタン酸バリウム粒子の面積とシアノエチルブランの面積との比率から算出した結果、チタン酸バリウム:シアノエチルブランの体積比は1:1であった。 [0093] Incidentally, the analysis of this thin film cross-section, the result calculated from the ratio between the area of ​​the area and cyanoethyl Blanc exposed barium titanate particles in cross section, barium titanate: a volume ratio of cyanoethyl Blanc 1: 1 Met.

【0094】また、薄膜中のチタン酸バリウム粒子の比誘電率は、薄膜の比誘電率およびチタン酸バリウムとシアノエチルブランの体積比とから算出した結果、200 [0094] The dielectric constant of the barium titanate particles in the thin film, the results calculated from the relative permittivity and the barium titanate and the volume ratio of the cyanoethyl Blanc film, 200
であった。 Met.

【0095】実施例2 アモルファス絶縁物として実施例1と同様にシアノエチルプルランを用い、このアモルファス絶縁物中に高誘電率無機化合物粒子として二酸化チタン粒子を分散させた絶縁膜を以下のように作製した。 [0095] similarly using cyanoethyl pullulan as in Example 1, Example 2 Amorphous insulator, to prepare a dielectric film obtained by dispersing titanium dioxide particles as the high dielectric constant inorganic compound particles in the amorphous insulator in as follows .

【0096】シアノエチルプルラン1重量部、N,N− [0096] 1 part by weight cyanoethyl pullulan, N, N-
ジメチルホルムアミド10重量部、二酸化チタン粒子(真空冶金社製、平均粒径30nm)3重量部、および界面活性剤としてのポリビニルピロリドン(和光純薬社製)0.4重量部からなる混合物を調整し、この混合物を攪拌機によって10時間攪拌し、シアノエチルブランをN,N−ジメチルホルムアミドに溶解させると共に、 Dimethylformamide 10 parts by weight, titanium dioxide particles (Vacuum Metallurgical Co., Ltd., average particle diameter 30 nm) 3 parts by weight, and polyvinylpyrrolidone (manufactured by Wako Pure Chemical Industries, Ltd.) as a surfactant to adjust the mixture consisting of 0.4 parts by weight the mixture by a stirrer and stirred for 10 hours, cyanoethyl Blanc N, together with dissolved N- dimethylformamide,
二酸化チタン粒子をこの溶液中に分散させた分散液とした。 To obtain a dispersion obtained by dispersing titanium dioxide particles in the solution. なお、二酸化チタン粒子の粉砕処理は特に行わなかった。 Incidentally, pulverization treatment of the titanium dioxide particles was not particularly performed. 分散液中の二酸化チタンの平均粒径は30nmであった。 The average particle size of the titanium dioxide in the dispersion was 30 nm.

【0097】得られた分散液を、実施例1と同様の方法で薄膜化し、得られた薄膜を評価したところ、膜厚50 [0097] The resulting dispersion, when thinned in the same manner as in Example 1 to evaluate the obtained thin film, thickness 50
0nm、比誘電率27(1kHz)、抵抗率10 10 Ω 0 nm, relative dielectric constant 27 (1 kHz), resistivity 10 10 Omega
m、二酸化チタン:シアノエチルブランの体積比1:1 m, titanium dioxide: the volume of cyanoethyl Blanc ratio 1: 1
であり、また薄膜中の二酸化チタン粒子の比誘電率は4 , And the addition the dielectric constant of the titanium dioxide particles in the thin film 4
0であった。 It was 0.

【0098】実施例3 高誘電体無機化合物粒子としてチタン酸バリウムストロンチウム粒子(堺化学工業社製、平均粒径300n [0098] Example 3 high dielectric inorganic compound particles as a barium strontium titanate particles (manufactured by Sakai Chemical Industry Co., Ltd., average particle diameter 300n
m)、有機アモルファス絶縁物としてポリメタクリル酸メチル(三菱レイヨン社製)、溶媒としてシクロヘキサノン(和光純薬)を用いたこと、混合比率をチタン酸バリウムストロンチウム6重量部、ポリメタクリル酸メチル1重量部、シクロヘキサノン10重量部としたこと、 m), manufactured by polymethyl methacrylate (Mitsubishi Rayon Co. as organic amorphous insulator), for using cyclohexanone (Wako Pure Chemical) as the solvent, 6 parts by weight of the mixing ratio of barium strontium titanate, polymethyl methacrylate 1 part by weight it was cyclohexanone 10 parts by weight,
ホットプレートによる加熱を80℃、10時間としたことを除き、実施例1と同様にして薄膜を形成した。 80 ° C. The heating by the hot plate, except for the 10 hours to form a thin film in the same manner as in Example 1. なお、粉砕され、薄膜中に分散されるチタン酸バリウムストロンチウム粒子の平均粒径は50nmであった。 Incidentally, milled, the average particle size of the barium strontium titanate particles dispersed in the thin film was 50nm.

【0099】実施例1と同様にして得られた薄膜を評価したところ、膜厚500nm、比誘電率30(1kH [0099] Evaluation of the thin film obtained in the same manner as in Example 1, the film thickness 500 nm, relative dielectric constant 30 (1 kH
z)、抵抗率10 10 Ωm、チタン酸バリウムストロンチウム:ポリメタクリル酸メチルの体積比は3:2であり、また薄膜中のチタン酸バリウムストロンチウム粒子の比誘電率は150であった。 z), resistivity 10 10 [Omega] m, barium strontium titanate: volume ratio of the polymethyl methacrylate 3: 2, also a relative dielectric constant of the barium strontium titanate particles in the thin film was 150.

【0100】実施例4 高誘電率無機化合物粒子としてジルコニウム酸チタン酸バリウム粒子(商品名BTZ−01−8020、平均粒径100nm、堺化学工業社製)2重量部、有機アモルファス絶縁物としてポリフッ化ビニリデン(アルドリッチ社製)1重量部、溶媒としてジメチルアセトアミド(和光純薬社製)8重量部を使用したこと、ホットプレートによる加熱を80℃、10時間としたことを除き、 [0100] Example 4 high dielectric constant inorganic compound particles as zirconium acid barium titanate particles (trade name BTZ-01-8020, average particle diameter 100 nm, manufactured by Sakai Chemical Industry Co., Ltd.) 2 parts by weight, polyvinylidene fluoride as the organic amorphous insulator vinylidene (Aldrich) 1 part by weight, dimethylacetamide (manufactured by Wako Pure Chemical Industries, Ltd.) as a solvent for using 8 parts by weight, 80 ° C. the heating by the hot plate, except for the 10 hours,
実施例1と同様にして薄膜を形成した。 To form a thin film in the same manner as in Example 1. なお、粉砕され、薄膜中に分散されるジルコニウム酸チタン酸バリウム粒子の平均粒径は40nmであった。 Incidentally, milled, the average particle size of the zirconium acid barium titanate particles dispersed in the thin film was 40 nm.

【0101】実施例1と同様にして得られた薄膜を評価したところ、膜厚600nm、比誘電率23(1kH [0102] Evaluation of the thin film obtained in the same manner as in Example 1, the film thickness 600 nm, relative dielectric constant 23 (1 kH
z)、抵抗率10 10 Ωm、ジルコニウム酸チタン酸バリウム:ポリフッ化ビニリデンの体積比1:2であり、 z), resistivity 10 10 [Omega] m, zirconate titanate, barium: volume ratio of the polyvinylidene fluoride 1: 2,
また薄膜中のジルコニウム酸チタン酸バリウム粒子の比誘電率は120であった。 The relative dielectric constant of the zirconium titanate of barium particles in the thin film was 120.

【0102】実施例5 高誘電率無機化合物粒子としてチタン酸バリウム粒子(商品名BT−01、堺化学工業社製、平均粒径100 [0102] Example 5 high dielectric constant inorganic compound particles as a barium titanate particles (trade name BT-01, manufactured by Sakai Chemical Industry Co., Ltd., average particle size 100
nm)、無機アモルファス絶縁物であるシリカの前駆体としてベータ−クロロエチルシルセスキオキサン(メトキシプロピルアルコール溶液、商品名Seramic nm), beta as a precursor of silica is an inorganic amorphous insulating material - chloroethyl silsesquioxane (methoxypropyl alcohol solution, trade name Seramic SI、チッソ社製)、溶媒としてメトキシプロピルアルコールを混合した混合液を調整した。 SI, manufactured by Chisso Corporation), to prepare a liquid mixture of methoxy propyl alcohol as a solvent. 混合比率はチタン酸バリウム4重量部、ベータ−クロロエチルシルセスキオキサン1重量部、メトキシプロピルアルコール10重量部とした。 Mixing ratio 4 parts by weight of barium titanate, beta - chloroethyl silsesquioxane 1 part by weight, and the methoxy propyl alcohol 10 parts by weight. この混合液を粉砕機に投入し120時間粉砕処理を行うことで、高誘電率無機化合物粒子の粉砕を行うと共にこの粒子を均一に分散させ、分散液を得た。 The mixture making an introduced was 120 hours pulverized in the pulverizer, uniformly dispersing the particles performs grinding of the high dielectric constant inorganic compound particles to obtain a dispersion. なお、粉砕され、薄膜中に分散されるチタン酸バリウム粒子の平均粒径は50nmであった。 Incidentally, milled, the average particle size of barium titanate particles dispersed in the thin film was 50nm.

【0103】この分散液を、アルミニウム電極をあらかじめ蒸着したガラス基板上にスピンコートし、2時間真空乾燥した後、ホットプレート上200℃で1時間加熱することで、ベータ−クロロエチルシルセスキオキサンの脱離反応と加水分解反応とによりアモルファスシリカ化した薄膜を成膜した。 [0103] The dispersion was spin coated on a glass substrate was deposited an aluminum electrode in advance, after 2 hours under vacuum drying, by heating 1 hour on a hot plate at 200 ° C., beta - chloroethyl silsesquioxane elimination reaction and the hydrolysis reaction and the amorphous silica of the thin film of was deposited.

【0104】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率30(1kH [0104] Evaluation of the thin film obtained in the same manner as in Example 1, the film thickness 400 nm, relative dielectric constant 30 (1 kH
z)、抵抗率10 10 Ωm、チタン酸バリウム: アモルファスシリカの体積比は1:1であり、また薄膜中のチタン酸バリウム粒子の比誘電率は200であった。 z), resistivity 10 10 [Omega] m, of barium titanate: volume ratio of the amorphous silica is 1: 1, also the dielectric constant of the barium titanate particles in the thin film was 200.

【0105】実施例6 高誘電率無機化合物粒子としてのチタン酸バリウムストロンチウム粒子(堺化学工業社製、平均粒径300n [0105] Example 6 the high dielectric constant inorganic compound barium strontium titanate particles as particles (manufactured by Sakai Chemical Industry Co., Ltd., average particle diameter 300n
m)2重量部と、無機アモルファス絶縁物であるシリカの前駆体としてのポリ(1,2−ジメチルシラザン) m) and 2 parts by weight of poly as a precursor of the silica is an inorganic amorphous insulating material (1,2-dimethyl silazane)
(PNS−2M11、チッソ社製)1重量部と、溶媒としてのキシレン(和光純薬社製)10重量部を混合した混合液を調整し、この混合液を粉砕機に投入し120時間粉砕処理を行うことで、高誘電率無機化合物粒子の粉砕を行うと共にこの粒子を均一に分散させ、分散液を得た。 (PNS-2M11, manufactured by Chisso Corporation) and 1 part by weight, adjusting the xylene (manufactured by Wako Pure Chemical Industries, Ltd.) solution mixture prepared by mixing 10 parts by weight of a solvent, the charged 120 hours pulverized the mixture to grinder by performing, uniformly dispersing the particles performs grinding of the high dielectric constant inorganic compound particles to obtain a dispersion. なお、粉砕され、薄膜中に分散されるチタン酸バリウム粒子の平均粒径は50nmであった。 Incidentally, milled, the average particle size of barium titanate particles dispersed in the thin film was 50nm.

【0106】この分散液を、アルミニウム電極をあらかじめ蒸着したガラス基板上にスピンコートし、1時間真空乾燥した後、大気中で水蒸気を供給しながらホットプレート上150℃で1時間加熱することで、ポリ(1, [0106] The dispersion was spin coated on a glass substrate was deposited an aluminum electrode in advance, after 1 hour vacuum drying, by heating 1 hour on a hot plate 0.99 ° C. while supplying water vapor in the atmosphere, poly (1,
2−ジメチルシラザン)を加水分解してアモルファスシリカ化した薄膜を成膜した。 2-dimethyl silazane) was hydrolyzed forming an amorphous silica of the thin film.

【0107】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率25(1kH [0107] Evaluation of the thin film obtained in the same manner as in Example 1, the film thickness 400 nm, relative dielectric constant 25 (1 kH
z)、抵抗率10 10 Ωm、チタン酸バリウムストロンチウム: アモルファスシリカの体積比1:1であり、 z), resistivity 10 10 [Omega] m, barium strontium titanate: volume ratio of the amorphous silica 1: 1,
また薄膜中のチタン酸バリウムストロンチウム粒子の比誘電率は150であった。 The relative dielectric constant of the barium strontium titanate particles in the thin film was 150.

【0108】実施例7 高誘電率無機化合物粒子としてジルコニウム酸チタン酸鉛粒子(Zr:Ti=0.2:0.8、堺化学工業製、 [0108] Example 7 high dielectric constant inorganic compound particles as zirconium titanate particles (Zr: Ti = 0.2: 0.8, manufactured by Sakai Chemical Industry Co.,
平均粒径200nm)5重量部、有機アモルファス絶縁物としてのポリイミドが溶媒に溶解した可溶性ポリイミド溶液(JSR社製、商品名AL3046)25重量部を使用したこと、ホットプレートでの加熱を180℃、10 The average particle diameter of 200 nm) 5 parts by weight, the soluble polyimide solution polyimide as an organic amorphous insulating material dissolved in a solvent (JSR Corporation, trade name AL3046) for using 25 parts by weight, 180 ° C. The heating of the hot plate, 10
分間としたことを除き、実施例1と同様にして薄膜を成膜した。 Except that the amount therebetween, thereby forming a thin film in the same manner as in Example 1. なお、粉砕され、薄膜中に分散されるジルコニウム酸チタン酸鉛粒子の平均粒径は40nmであった。 Incidentally, milled, the average particle size of the zirconium titanate particles dispersed in the thin film was 40 nm.

【0109】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率20(1kH [0109] Evaluation of the thin film obtained in the same manner as in Example 1, the film thickness 400 nm, relative dielectric constant 20 (1 kH
z)、抵抗率10 11 Ωm、ジルコニウム酸チタン酸鉛:ポリイミドの体積比は1:1であり、また薄膜中のジルコニウム酸チタン酸鉛粒子の比誘電率は120であった。 z), resistivity 10 11 [Omega] m, a zirconium titanate: volume ratio of the polyimide is 1: 1, also the dielectric constant of the zirconium titanate particles in the film was 120.

【0110】実施例8 高誘電率無機化合物粒子としてチタン酸ストロンチウム粒子(商品名ST−03、堺化学工業製、平均粒径30 [0110] Example 8 high dielectric constant inorganic compound particles as strontium titanate particles (trade name ST-03, manufactured by Sakai Chemical Industry Co., average particle size 30
0nm)4重量部、有機アモルファス絶縁物としてポリビニルアルコール(アルドリッチ社製)1重量部、溶媒として水10重量部、光架橋剤として重クロム酸アンモニウム0.02重量部を混合した混合液を調整し、この混合液を粉砕機に投入し120時間粉砕処理を行うことで、高誘電率無機化合物粒子の粉砕を行うと共にこの粒子を均一に分散させ、分散液を得た。 0 nm) 4 parts by weight, a polyvinyl alcohol (Aldrich as organic amorphous insulator) 1 part by weight, as 10 parts by weight of water, adjusting the mixture obtained by mixing 0.02 part by weight of ammonium bichromate as a photo-crosslinking agent solvent the mixture making an introduced was 120 hours pulverized in the pulverizer, uniformly dispersing the particles performs grinding of the high dielectric constant inorganic compound particles to obtain a dispersion. なお、粉砕され、 It should be noted, is crushed,
薄膜中に分散されるチタン酸ストロンチウムの平均粒径は50nmであった。 The average particle diameter of the strontium titanate dispersed in the thin film was 50nm.

【0111】この分散液を、アルミニウム電極をあらかじめ蒸着したガラス基板上にスピンコートし、UV光を照射することによってポリビニルアルコールが架橋した薄膜を成膜した。 [0111] The dispersion was spin coated aluminum electrode previously deposited glass substrate was formed a thin film of polyvinyl alcohol was crosslinked by irradiation with UV light.

【0112】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率25(1kH [0112] Evaluation of the thin film obtained in the same manner as in Example 1, the film thickness 400 nm, relative dielectric constant 25 (1 kH
z)、抵抗率10 11 Ωm、チタン酸ストロンチウム: z), resistivity 10 11 [Omega] m, strontium titanate:
ポリビニルアルコールの体積比は1:1であり、また薄膜中のチタン酸ストロンチウム粒子の比誘電率は80であった。 The volume ratio of the polyvinyl alcohol is 1: 1, also the dielectric constant of strontium titanate particles in the film was 80.

【0113】実施例9〜18 高誘電率無機化合物粒子として、表1に示す組成の粒子を用いたことを除き、実施例1と同様にして薄膜を作製した。 [0113] As Example 9-18 high dielectric constant inorganic compound particles, except using particles of compositions shown in Table 1, to prepare a thin film in the same manner as in Example 1.

【0114】さらに、実施例1と同様にして得られた薄膜の特性を評価した。 [0114] Further, to evaluate the characteristics of the thin film obtained in the same manner as in Example 1. その結果を表1に併記する。 The results are also shown in Table 1.

【0115】なお、表1中、「粒径」は粉砕などの処理の済んだ状態の平均粒径を、「粒子率」は、薄膜中の高誘電率無機化合物の体積分率を示す。 [0115] In Table 1, "particle size" a mean particle size in the state after completion of processing, such as milling, "particle ratio" indicates the volume fraction of the high dielectric constant inorganic compound in the thin film.

【表1】 [Table 1] <トランジスタ> 実施例19 本実施例では、図1に示すようなトランジスタを作製した。 The <transistor> Example 19 This example was prepared transistor as shown in FIG.

【0116】ポリイミド製の樹脂基板1表面に4mm× [0116] 4 mm × a polyimide resin substrate first surface
1mmのアルミニウム矩形電極をメタルマスクを介して膜厚80nm蒸着し、ゲート電極2を形成した。 Aluminum rectangular electrodes of 1mm and thickness of 80nm deposited through a metal mask to form the gate electrode 2. 蒸着の際の真空度は10 -6 Torr(1.33×10 -3 Degree of vacuum during deposition is 10 -6 Torr (1.33 × 10 -3 P
a)、基板温度は特に制御せず、室温とした。 a), the substrate temperature is not particularly controlled, and the room temperature.

【0117】このゲート電極2上に、実施例1と同様に薄膜を成膜した。 [0117] On the gate electrode 2, and a thin film in the same manner as in Example 1. すなわち、樹脂基板1上にゲート電極2を覆うように、シアノエチルプルラン中にチタン酸バリウム粒子を分散させた膜厚500nm、比誘電率60 That is, as on the resin substrate 1 covering the gate electrode 2, a film thickness 500nm dispersed with barium titanate particles cyanoethyl pullulan, dielectric constant 60
のゲート絶縁層3を形成した。 The gate insulating layer 3 was formed. なお、このゲート絶縁層は特にパターニングしなかった。 Incidentally, the gate insulating layer was not particularly patterned.

【0118】次に、ゲート電極2位置にあわせてゲート絶縁3上にメタルマスクを配置した後、ゲート絶縁膜3 [0118] Then, after placing the metal mask on the gate insulating 3 in accordance with the gate electrode 2 position, the gate insulating film 3
表面に金を膜厚40nm蒸着した。 The gold with a thickness of 40nm deposited on the surface. すなわち、ゲート絶縁層3上のゲート電極2の両端に相当する領域にメタルマスクによって分離して設けられたソース電極4およびドレイン電極5を形成した。 That is, forming the source electrode 4 and drain electrode 5 provided separated by a metal mask in a region corresponding to both ends of the gate electrode 2 on the gate insulating layer 3. 蒸着の際の真空度は10 The degree of vacuum during the deposition 10
-6 Torr(1.33×10 -3 Pa)、基板温度は特に制御せず、室温とした。 -6 Torr (1.33 × 10 -3 Pa ), substrate temperature not specifically controlled, and the room temperature. ソース電極、ドレイン電極の形状は1mm×2mmの矩形であり、1mmの辺が50 The shape of the source electrode, the drain electrode is a rectangular 1 mm × 2 mm, 1 mm sides 50
μm間隔で配置されている。 It is arranged in μm intervals. すなわちソース電極−ドレイン電極間のチャネル長は50μm、チャネル幅は1m That is, the source electrode - channel length between the drain electrode 50 [mu] m, the channel width 1m
mである。 A m. ゲート電極2とソース電極4−ドレイン電極5は各々の長辺方向が交差するように配置した。 The gate electrode 2 and the source electrode 4 a drain electrode 5 are each long side direction is arranged so as to intersect.

【0119】さらにゲート絶縁膜3、ソース電極4およびドレイン電極5上にペンタセンを膜厚200nm蒸着してチャネル生成半導体層を作成した。 [0119] Further the gate insulating film 3, and the pentacene on the source electrode 4 and drain electrode 5 to a thickness of 200nm-deposited to form a channel generation semiconductor layer. なおペンタセンはあらかじめ昇華精製したものを使用し、10 -6 To Note pentacene is used as a pre sublimation purification, 10 -6 the To
rr(1.33×10 -3 Pa)の真空中、基板温度90 vacuum of rr (1.33 × 10 -3 Pa) , substrate temperature 90
℃で蒸着を行った。 The deposition was carried out at ℃. このペンタセン蒸着膜は特にパターニングしなかった。 The pentacene vapor-deposited film was not particularly patterning.

【0120】FET特性の測定 得られたトランジスタのFET電流−電圧特性を、半導体パラメーターアナライザー(HP4145B)で測定した。 [0120] FET current measurements obtained transistor FET characteristics - voltage characteristics were measured by a semiconductor parameter analyzer (HP4145B). 測定はトランジスタを真空度10 −5 Torr Measurements vacuum 10 -5 Torr transistor
(1.33×10 -3 Pa)の真空中に配置して行った。 It was performed and placed in a vacuum of (1.33 × 10 -3 Pa).
図5は各ゲート電圧におけるソース・ドレイン間電流− Figure 5 is the source-drain current at gate voltages -
ソース・ドレイン間電圧特性図である。 It is a voltage characteristic diagram between the source and the drain. この薄膜トランジスタはソース・ドレイン間電流のオン−オフ比10 The thin film transistor of the source-drain current on - off ratio 10 5
をゲート電圧5Vで達成した。 It was achieved in the gate voltage 5V.

【0121】実施例20〜24 チャネル生成半導体層として、銅フタロシアニン蒸着膜(実施例20)、フラーレンC 60蒸着膜(実施例2 [0121] As examples 20 to 24 channel generation semiconductor layer, copper phthalocyanine deposited film (Example 20), fullerene C 60 deposited film (Example 2
1)、α−ヘキサチオフェン蒸着膜(実施例22)、レジオレギュラ・ポリ(3−ヘキシルチオフェン)スピンコート膜(実施例23)、(C NH 1), alpha-hexathiophene deposited film (Example 22), regioregular poly (3-hexylthiophene) spin-coated film (Example 23), (C 6 H 5 C 2 H 4 NH 3)
SnI スピンコート膜(実施例24)を使用したことを除き、実施例19と同様にしてトランジスタを作製し、得られたトランジスタのFET電流−電圧特性を測定した。 Except using 2 SnI 4 spin-coated film (Example 24), a transistor is formed in the same manner as in Example 19, FET current resulting transistor - voltage characteristics were measured.

【0122】その結果ソース・ドレイン間電流のオン− [0122] on the resulting current between the source and the drain -
オフ比10 を達成した時のゲート電圧の絶対値はそれぞれ、5V(実施例20)、5V(実施例21)、5V Each absolute value of the gate voltage when the achieved off ratio 10 3, 5V (Example 20), 5V (Example 21), 5V
(実施例22)、5V(実施例23)、4V(実施例2 (Example 22), 5V (Example 23), 4V (Example 2
4)であった。 It was 4).

【0123】比較例 比較のため、高誘電率無機化合物粒子を用いず、シアノエチルプルランのみからなるゲート絶縁層を形成したトランジスタを作成した。 [0123] For Comparative Example Comparative, without using the high dielectric constant inorganic compound particles to prepare a transistor forming a gate insulating layer formed of only cyanoethyl pullulan. トランジスタの構成は、ゲート絶縁層が膜厚500nmのシアノエチルプルラン膜であること以外は実施例19と同様である。 Structure of a transistor, except that the gate insulating layer is a cyanoethyl pullulan film having a thickness of 500nm is the same as that of Example 19.

【0124】このトランジスタのFET電流−電圧特性を、実施例19と同様に測定した。 [0124] FET current of the transistor - voltage characteristics were measured in the same manner as in Example 19. その結果を図6に示す。 The results are shown in FIG.

【0125】このトランジスタはソース・ドレイン間電流のオン−オフ比10 を得るためにゲート電圧20V [0125] The transistor is turned on in the source-drain current - gate voltage of 20V in order to obtain a off ratio 10 5
を要した。 The required.

【0126】 [0126]

【発明の効果】本発明によれば、高温処理を施さずにゲート電圧が低電圧化されたトランジスタを作製できるため、例えば樹脂基板を用いたトランジスタを提供することが可能となる。 According to the present invention, it is possible to produce a transistor having a gate voltage is low voltage without performing high-temperature processing, it is possible to provide a transistor including an example resin substrate.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明のトランジスタの第1の例を示す断面図。 Sectional view showing a first example of a transistor of the present invention; FIG.

【図2】 本発明のトランジスタの第2の例を示す断面図。 Sectional view showing a second example of a transistor of the present invention; FIG.

【図3】 本発明のトランジスタの第3の例を示す断面図。 Sectional view showing a third example of a transistor of the present invention; FIG.

【図4】 本発明のトランジスタの第4の例を示す断面図。 Sectional view showing a fourth example of a transistor of the present invention; FIG.

【図5】 実施例19のトランジスタのFET特性図。 [5] FET characteristic diagram of the transistor of Example 19.

【図6】 比較例のトランジスタのFET特性図。 [6] FET characteristic diagram of the transistor of the comparative example.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…基板 2…ゲート電極 3…ゲート絶縁層 3−1…高誘電率無機化合物粒子 3−2…アモルファス絶縁物 4…ソース電極 5…ドレイン電極 6…チャネル生成半導体層 1 ... substrate 2 ... gate electrode 3 ... gate insulating layer 3-1 ... high dielectric constant inorganic compound particles 3-2 ... amorphous insulator 4 ... source electrode 5 ... drain electrode 6 ... channel generation semiconductor layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平岡 俊郎 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 5F110 AA08 AA30 BB01 CC01 CC03 CC05 CC07 DD01 EE01 EE02 EE03 EE04 EE06 EE14 EE41 EE43 EE44 FF01 FF03 FF06 FF07 FF21 GG05 GG24 GG25 GG41 GG42 HK01 HK02 HK03 HK04 HK06 HK21 HK31 HK32 HK33 NN02 NN22 NN24 NN27 ────────────────────────────────────────────────── ─── front page of the continuation (72) inventor Toshiro Hiraoka Kawasaki-shi, Kanagawa-ku, Saiwai Komukaitoshiba-cho, address 1 Co., Ltd., Toshiba research and development Center in the F-term (reference) 5F110 AA08 AA30 BB01 CC01 CC03 CC05 CC07 DD01 EE01 EE02 EE03 EE04 EE06 EE14 EE41 EE43 EE44 FF01 FF03 FF06 FF07 FF21 GG05 GG24 GG25 GG41 GG42 HK01 HK02 HK03 HK04 HK06 HK21 HK31 HK32 HK33 NN02 NN22 NN24 NN27

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタにおいて、 前記ゲート絶縁層は、有機又は無機のアモルファス絶縁物と、この絶縁性アモルファス材料中に分散した高誘電率無機化合物粒子とを備えたことを特徴とするトランジスタ。 And 1. A source electrode and a drain electrode provided separately from each other, and the channel generation semiconductor layer interposed between the source electrode and the drain electrode, provided via a gate insulating film on the channel generation semiconductor layer in the transistor having a gate electrode, the gate insulating layer, a transistor characterized by comprising an amorphous insulating material, organic or inorganic, and a high dielectric constant inorganic compound particles dispersed in the insulating amorphous material.
  2. 【請求項2】請求項1記載のトランジスタが、樹脂基板上に形成されたことを特徴とするトランジスタ。 2. A transistor according to claim 1, wherein, characterized in that formed on a resin substrate transistor.
  3. 【請求項3】前記高誘電率無機化合物粒子は、以下の(1)〜(4)から選ばれる少なくとも一種の無機化合物であることを特徴とする請求項1記載のトランジスタ。 Wherein the high dielectric constant inorganic compound particles, the following (1) transistor according to claim 1, wherein the at least one inorganic compound selected from to (4). (1)M1TiO 3 (但し、M1はBa,Sr,Pb,C (1) M1TiO 3 (where, M1 is Ba, Sr, Pb, C
    a,Mg、Bi、およびRnから選ばれる少なくとも一種の元素を含有する) (2)M2ZrO3(但し、M2はBa,Pb,SrおよびCaから選ばれる少なくとも一種の元素を含有する) (4)二酸化チタンおよび五酸化二タンタルから選ばれる少なくとも一種の金属酸化物 a, Mg, Bi, and contains at least one element selected from Rn) (2) M2ZrO3 (where, M2 contains at least one element selected Ba, Pb, Sr, and Ca) (4) dioxide at least one metal oxide selected from titanium and tantalum pentoxide
  4. 【請求項4】前記チャネル生成半導体層は、アセン分子材料、金属フタロシアニン、フラーレンC 60 、チオフェンオリゴマー、レジオレギュラ・ポリ(3−アルキルチオフェン)、および一般式A A' n-1n3n+1 (nは1以上の整数、 Aはアルキルアンモニウム陽イオン、 The method according to claim 4, wherein the channel generation semiconductor layer, acene molecular materials, metal phthalocyanine, fullerene C 60, thiophene oligomers, regioregular poly (3-alkylthiophene), and the general formula A 2 A 'n-1 M n X 3n + 1 (n is an integer of 1 or more, a is alkyl ammonium cation,
    A'はメチルアンモニウム陽イオン、MはGe、Sn、 A 'is methyl ammonium cation, M is Ge, Sn,
    Pbからなるグループから選択した元素、XはI、B Element selected from the group consisting of Pb, X is I, B
    r、Clからなるグループから選択したハロゲン)で示される有機−無機層状ペロブスカイト化合物の群から選ばれる少なくとも一種であることを特徴とする請求項1 Claim 1, characterized in that at least one member selected from the group of inorganic layered perovskite compound - r, organic represented by the group selected halogens) consisting of Cl
    記載のトランジスタ。 Transistor described.
  5. 【請求項5】互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタの製造方法において、 前記ゲート絶縁膜は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成する工程後、前記ゲート電極または前記チャネル生成半導体層を形成した前記基板表面に、無機アモルファス絶縁物の前駆体を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散した分散液を塗布する工程と、前記無機アモルファス絶縁物の前駆体を400℃未満の熱処理により、前記無機アモルファス絶縁物と、この無機アモルファス絶縁物中に分散した高誘電率無機化 5. A source electrode and a drain electrode provided separately from each other, and the channel generation semiconductor layer interposed between the source electrode and the drain electrode, provided via a gate insulating film on the channel generation semiconductor layer the method of manufacturing a transistor having a gate electrode, the gate insulating film, after the step of forming the gate electrode or the channel generation semiconductor layer on the substrate surface to form the gate electrode or the channel generation semiconductor layer wherein on the substrate surface, a step of applying a precursor of the inorganic amorphous insulating material was dispersed high dielectric constant inorganic compound particles into a solution dissolved in a solvent dispersion, the inorganic amorphous insulating material precursor to heat treatment of less than 400 ° C. Accordingly, said inorganic amorphous insulating material, a high dielectric constant mineralization dispersed in the amorphous inorganic insulating material in 合物粒子とからなる前記ゲート絶縁層を形成する工程とにより成膜することを特徴とするトランジスタの製造方法。 Method for producing a transistor, characterized in that formed by forming the gate insulating layer comprising a compound particles.
  6. 【請求項6】互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタの製造方法において、 前記ゲート絶縁膜は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成する工程後、前記ゲート電極または前記チャネル生成半導体層を形成した前記基板表面に、有機アモルファス絶縁物を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散させた分散液を塗布する工程と、前記溶媒を揮発させて前記ゲート絶縁層を形成する工程とにより成膜することを特徴とするトランジスタの製造方法。 6. A source electrode and a drain electrode provided separately from each other, and the channel generation semiconductor layer interposed between the source electrode and the drain electrode, provided via a gate insulating film on the channel generation semiconductor layer the method of manufacturing a transistor having a gate electrode, the gate insulating film, after the step of forming the gate electrode or the channel generation semiconductor layer on the substrate surface to form the gate electrode or the channel generation semiconductor layer wherein on the substrate surface, a step of applying a dispersion liquid in which the organic amorphous insulator by dispersing high dielectric constant inorganic compound particles into a solution dissolved in a solvent, by forming the gate insulating layer using the solvent is volatilized method for producing a transistor, characterized in that the film formation.
JP2000300993A 2000-09-29 2000-09-29 Transistor and a method of manufacturing the same Expired - Fee Related JP3515507B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000300993A JP3515507B2 (en) 2000-09-29 2000-09-29 Transistor and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300993A JP3515507B2 (en) 2000-09-29 2000-09-29 Transistor and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2002110999A true true JP2002110999A (en) 2002-04-12
JP3515507B2 JP3515507B2 (en) 2004-04-05

Family

ID=18782588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300993A Expired - Fee Related JP3515507B2 (en) 2000-09-29 2000-09-29 Transistor and a method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3515507B2 (en)

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241528A (en) * 2003-02-05 2004-08-26 Ricoh Co Ltd Organic semiconductor device and display element having it
WO2004091001A1 (en) * 2003-04-01 2004-10-21 Canon Kabushiki Kaisha Organic semiconductor device
US6809371B2 (en) * 2002-03-27 2004-10-26 Fujitsu Limited Semiconductor memory device and manufacturing method thereof
JP2005026698A (en) * 2003-07-03 2005-01-27 Samsung Electronics Co Ltd Organic tft including gate insulating film of multilayer structure
JP2005079598A (en) 2003-08-28 2005-03-24 Samsung Electronics Co Ltd Thin film transistor display board using organic semiconductor and method of manufacturing the same
JP2005175386A (en) * 2003-12-15 2005-06-30 Asahi Kasei Corp Organic semiconductor device
JP2005260084A (en) * 2004-03-12 2005-09-22 Tdk Corp Method and circuit for driving field-effect transistor
JP2005259965A (en) * 2004-03-11 2005-09-22 Canon Inc Organic semiconductor device and manufacturing method thereof
EP1583165A1 (en) * 2004-03-30 2005-10-05 Shin-Etsu Chemical Co., Ltd. Thin-film field-effect transistors and making method
JP2005317936A (en) * 2004-03-30 2005-11-10 Shin Etsu Chem Co Ltd Thin-film field effect transistor and its manufacturing method
JP2006086502A (en) * 2004-09-15 2006-03-30 Lg Philips Lcd Co Ltd Organic thin film transistor, substrates for liquid crystal display device, and method for manufacturing the same
JP2006093668A (en) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd Purification method for organic semiconductor and semiconductor device
JP2006093725A (en) * 2005-10-18 2006-04-06 Matsushita Electric Ind Co Ltd Electronic device
WO2006098416A1 (en) * 2005-03-15 2006-09-21 Pioneer Corporation Organic thin-film transistor and method for manufacturing same
WO2006104068A1 (en) * 2005-03-28 2006-10-05 Pioneer Corporation Gate insulating film, organic transistor, method for manufacturing organic el display, and display
JP2006303477A (en) * 2005-03-25 2006-11-02 Semiconductor Energy Lab Co Ltd Storage element, storage device and semiconductor device
JP2006309082A (en) * 2005-05-02 2006-11-09 Shunsuke Kobayashi Liquid crystal electro-optic device
JP2006332628A (en) * 2005-04-27 2006-12-07 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2007005698A (en) * 2005-06-27 2007-01-11 Sony Corp Method for forming laminated structure including insulating layer and organic semiconductor layer, organic field-effect transistor, and its manufacturing method
JP2007012986A (en) * 2005-07-01 2007-01-18 Kyocera Chemical Corp Organic semiconductor device
KR100674575B1 (en) 2006-02-01 2007-01-29 한양대학교 산학협력단 Organic-inorganic hybrid field effect transistor and method for producing the same
JP2007288156A (en) * 2006-03-20 2007-11-01 Canon Inc Field effect transistor using amorphous oxide film as gate insulating layer
JP2008147410A (en) * 2006-12-08 2008-06-26 Brother Ind Ltd Thin film transistor using organic/inorganic hybrid film in gate insulating layer and its manufacturing method
JP2009182329A (en) * 2008-01-29 2009-08-13 Korea Inst Of Science & Technology Organic thin-film transistor using gate insulation layer containing metal oxide nanoparticles in photocurable transparent polymer by sol-gel and photocuring reaction, and manufacturing method for them
JP2010028005A (en) * 2008-07-24 2010-02-04 Sony Corp Semiconductor composite membrane, method of manufacturing same, thin film transistor, method of manufacturing thin film transistor, and electronic device
JP2010074188A (en) * 2002-07-31 2010-04-02 Mitsubishi Chemicals Corp Field-effect transistor
JP2010141142A (en) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> Thin film transistor and method of manufacturing the same, and display device
JP2010251770A (en) * 2002-06-28 2010-11-04 Palo Alto Research Center Inc Organic ferroelectric memory cell
US20100289024A1 (en) * 2009-05-12 2010-11-18 Toppan Printing Co., Ltd. Insulating Thin Film, Formation Solution For Insulating Thin Film, Field-Effect Transistor, Method For Manufacturing The Same And Image Display Unit
US7838916B2 (en) * 2005-12-02 2010-11-23 Seiko Epson Corporation Thin-film transistor, electronic circuit, display unit, and electronic device
JP4914828B2 (en) * 2005-03-28 2012-04-11 パイオニア株式会社 A gate insulating film, an organic transistor, a method of manufacturing an organic el display device, a display
KR101142981B1 (en) 2005-12-15 2012-05-08 엘지디스플레이 주식회사 Thin film transistor array substrate and manufacturing method of the same
JP5015141B2 (en) * 2006-03-29 2012-08-29 パイオニア株式会社 The organic thin film transistor and manufacturing method thereof
US8399881B2 (en) 2005-03-25 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Memory element, memory device, and semiconductor device
US8421061B2 (en) 2006-03-10 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device including the memory element
JP2013070076A (en) * 2012-11-19 2013-04-18 Sony Corp Semiconductor device, thin film transistor substrate and display device
KR101375023B1 (en) 2006-10-19 2014-03-17 엘지디스플레이 주식회사 Insulating layer, thin film transistor having the same and manufacturing method thereof
US8779415B2 (en) 2012-11-08 2014-07-15 Eastman Kodak Company Devices containing organic polymeric multi-metallic composites
US8865511B2 (en) 2005-04-27 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2017086337A1 (en) * 2015-11-17 2017-05-26 国立大学法人九州大学 Two-dimensional perovskite forming material, laminate, element, and transistor
US9721697B2 (en) 2012-11-08 2017-08-01 Eastman Kodak Company Organic polymeric bi-metallic composites

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4306607B2 (en) 2004-12-24 2009-08-05 富士ゼロックス株式会社 Field-effect transistor
CN106688050A (en) 2014-06-11 2017-05-17 伊斯曼柯达公司 Devices having dielectric layers with thiosulfate-containing polymers

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129136B2 (en) 2002-03-27 2006-10-31 Fujitsu Limited Semiconductor memory device and manufacturing method thereof
US6809371B2 (en) * 2002-03-27 2004-10-26 Fujitsu Limited Semiconductor memory device and manufacturing method thereof
JP2010251770A (en) * 2002-06-28 2010-11-04 Palo Alto Research Center Inc Organic ferroelectric memory cell
JP2010074188A (en) * 2002-07-31 2010-04-02 Mitsubishi Chemicals Corp Field-effect transistor
JP2004241528A (en) * 2003-02-05 2004-08-26 Ricoh Co Ltd Organic semiconductor device and display element having it
WO2004091001A1 (en) * 2003-04-01 2004-10-21 Canon Kabushiki Kaisha Organic semiconductor device
US7265377B2 (en) 2003-04-01 2007-09-04 Canon Kabushiki Kaisha Organic semiconductor device
JP2005026698A (en) * 2003-07-03 2005-01-27 Samsung Electronics Co Ltd Organic tft including gate insulating film of multilayer structure
JP2005079598A (en) 2003-08-28 2005-03-24 Samsung Electronics Co Ltd Thin film transistor display board using organic semiconductor and method of manufacturing the same
US8319223B2 (en) 2003-08-28 2012-11-27 Samsung Display Co., Ltd. Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
JP2005175386A (en) * 2003-12-15 2005-06-30 Asahi Kasei Corp Organic semiconductor device
JP2005259965A (en) * 2004-03-11 2005-09-22 Canon Inc Organic semiconductor device and manufacturing method thereof
JP4652704B2 (en) * 2004-03-11 2011-03-16 キヤノン株式会社 Organic semiconductor element
JP2005260084A (en) * 2004-03-12 2005-09-22 Tdk Corp Method and circuit for driving field-effect transistor
US7256436B2 (en) 2004-03-30 2007-08-14 Shin-Etsu Chemical Co., Ltd. Thin-film field-effect transistors and making method
JP2005317936A (en) * 2004-03-30 2005-11-10 Shin Etsu Chem Co Ltd Thin-film field effect transistor and its manufacturing method
EP1583165A1 (en) * 2004-03-30 2005-10-05 Shin-Etsu Chemical Co., Ltd. Thin-film field-effect transistors and making method
JP2006093668A (en) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd Purification method for organic semiconductor and semiconductor device
JP2006086502A (en) * 2004-09-15 2006-03-30 Lg Philips Lcd Co Ltd Organic thin film transistor, substrates for liquid crystal display device, and method for manufacturing the same
US8071974B2 (en) 2004-09-15 2011-12-06 Lg Display Co. Ltd. Organic thin film transistor including organic insulating layer and substrate including the same
WO2006098416A1 (en) * 2005-03-15 2006-09-21 Pioneer Corporation Organic thin-film transistor and method for manufacturing same
US8399881B2 (en) 2005-03-25 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Memory element, memory device, and semiconductor device
JP2006303477A (en) * 2005-03-25 2006-11-02 Semiconductor Energy Lab Co Ltd Storage element, storage device and semiconductor device
JP4914828B2 (en) * 2005-03-28 2012-04-11 パイオニア株式会社 A gate insulating film, an organic transistor, a method of manufacturing an organic el display device, a display
WO2006104068A1 (en) * 2005-03-28 2006-10-05 Pioneer Corporation Gate insulating film, organic transistor, method for manufacturing organic el display, and display
JP2006332628A (en) * 2005-04-27 2006-12-07 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing semiconductor device
US8865511B2 (en) 2005-04-27 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006309082A (en) * 2005-05-02 2006-11-09 Shunsuke Kobayashi Liquid crystal electro-optic device
JP2007005698A (en) * 2005-06-27 2007-01-11 Sony Corp Method for forming laminated structure including insulating layer and organic semiconductor layer, organic field-effect transistor, and its manufacturing method
JP2007012986A (en) * 2005-07-01 2007-01-18 Kyocera Chemical Corp Organic semiconductor device
JP2006093725A (en) * 2005-10-18 2006-04-06 Matsushita Electric Ind Co Ltd Electronic device
US7838916B2 (en) * 2005-12-02 2010-11-23 Seiko Epson Corporation Thin-film transistor, electronic circuit, display unit, and electronic device
KR101142981B1 (en) 2005-12-15 2012-05-08 엘지디스플레이 주식회사 Thin film transistor array substrate and manufacturing method of the same
KR100674575B1 (en) 2006-02-01 2007-01-29 한양대학교 산학협력단 Organic-inorganic hybrid field effect transistor and method for producing the same
US8421061B2 (en) 2006-03-10 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device including the memory element
JP2007288156A (en) * 2006-03-20 2007-11-01 Canon Inc Field effect transistor using amorphous oxide film as gate insulating layer
JP5015141B2 (en) * 2006-03-29 2012-08-29 パイオニア株式会社 The organic thin film transistor and manufacturing method thereof
KR101375023B1 (en) 2006-10-19 2014-03-17 엘지디스플레이 주식회사 Insulating layer, thin film transistor having the same and manufacturing method thereof
JP2008147410A (en) * 2006-12-08 2008-06-26 Brother Ind Ltd Thin film transistor using organic/inorganic hybrid film in gate insulating layer and its manufacturing method
JP2009182329A (en) * 2008-01-29 2009-08-13 Korea Inst Of Science & Technology Organic thin-film transistor using gate insulation layer containing metal oxide nanoparticles in photocurable transparent polymer by sol-gel and photocuring reaction, and manufacturing method for them
JP2010028005A (en) * 2008-07-24 2010-02-04 Sony Corp Semiconductor composite membrane, method of manufacturing same, thin film transistor, method of manufacturing thin film transistor, and electronic device
US8481993B2 (en) 2008-07-24 2013-07-09 Sony Corporation Semiconductor composite film, method for forming semiconductor composite film, thin film transistor, method for manufacturing thin film transistor, and electronic apparatus
JP4730623B2 (en) * 2008-07-24 2011-07-20 ソニー株式会社 A thin film transistor, a method of manufacturing a thin film transistor, and an electronic apparatus
JP2010141142A (en) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> Thin film transistor and method of manufacturing the same, and display device
US20100289024A1 (en) * 2009-05-12 2010-11-18 Toppan Printing Co., Ltd. Insulating Thin Film, Formation Solution For Insulating Thin Film, Field-Effect Transistor, Method For Manufacturing The Same And Image Display Unit
US8309954B2 (en) * 2009-05-12 2012-11-13 Toppan Printing Co., Ltd. Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit
US8779415B2 (en) 2012-11-08 2014-07-15 Eastman Kodak Company Devices containing organic polymeric multi-metallic composites
US9721697B2 (en) 2012-11-08 2017-08-01 Eastman Kodak Company Organic polymeric bi-metallic composites
JP2013070076A (en) * 2012-11-19 2013-04-18 Sony Corp Semiconductor device, thin film transistor substrate and display device
WO2017086337A1 (en) * 2015-11-17 2017-05-26 国立大学法人九州大学 Two-dimensional perovskite forming material, laminate, element, and transistor

Also Published As

Publication number Publication date Type
JP3515507B2 (en) 2004-04-05 grant

Similar Documents

Publication Publication Date Title
US6518949B2 (en) Electronic displays using organic-based field effect transistors
US6174780B1 (en) Method of preparing integrated circuit devices containing isolated dielectric material
US7172822B2 (en) Network conductor and its production method and use
US20040109051A1 (en) Formulation and method for depositing a material on a substrate
US7594982B1 (en) Nanostructured transparent conducting electrode
US6617609B2 (en) Organic thin film transistor with siloxane polymer interface
US20060273303A1 (en) Organic thin film transistors with multilayer electrodes
US5156884A (en) Method for forming a film of oxidized metal
JP2003058077A (en) Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method
JP2006527277A (en) Water-dispersible polythiophene prepared by the polymeric acid colloids
JPH05110069A (en) Manufacture of field effect transistor
JP2001244467A (en) Coplanar semiconductor device, display device using it, and method for its manufacture
US20050202587A1 (en) Vertical field-effect transistor, method of manufacturing the same, and display device having the same
JP2006060113A (en) Laminated structure, electronic element employing laminated structure, their fabrication methods, electronic element array, and display
US5283545A (en) Variable resistors
JP2004128469A (en) Field-effect transistor
KR20050004565A (en) Organic Thin Film Transistor comprising Gate Insulator having Multi-layered Structure
JP2005072569A (en) Organic fet
JPH10270712A (en) Structure of thin film transistor device
JPH07221367A (en) Oriented laminated film, its manufacture, organic electronic element, and its manufacture
US20070178710A1 (en) Method for sealing thin film transistors
WO2011106730A2 (en) Structures with surface-embedded additives and related manufacturing methods
JP2000349320A (en) Insulating material made of aluminum alloy excellent in withstand voltage characteristic and its manufacture
US20080020572A1 (en) Electrically conductive feature fabrication process
US20060180809A1 (en) Organic insulator composition comprising high dielectric constant insulator dispersed in hyperbranched polymer and organic thin film transistor using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees