JP2010073960A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010073960A JP2010073960A JP2008240883A JP2008240883A JP2010073960A JP 2010073960 A JP2010073960 A JP 2010073960A JP 2008240883 A JP2008240883 A JP 2008240883A JP 2008240883 A JP2008240883 A JP 2008240883A JP 2010073960 A JP2010073960 A JP 2010073960A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferromagnetic
- semiconductor substrate
- heusler alloy
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Magnetic Films (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
本発明は、強磁性積層膜が半導体基板上に設けられる半導体装置に関する。 The present invention relates to a semiconductor device in which a ferromagnetic laminated film is provided on a semiconductor substrate.
近年、強磁性体層/絶縁体層(トンネルバリア)/強磁性体層の積層構造で構成される磁気トンネル接合(以下、MTJ(Magnetic Tunnel Junction)とも云う)を有するMTJ素子を記憶素子として用いた磁気記憶装置(以下、MRAM(Magnetic Random Access Memory)とも云う)が提案されている。このMRAMは、一方の強磁性体層のスピンを固定し、他方の強磁性体層のスピンを制御する(フリー層)ことによって積層構造の抵抗を変化させ、抵抗の高い状態と低い状態をデータ例えば「0」または「1」に対応して記憶するものである。固定層とフリー層のスピンが互いに平行の場合は抵抗が小さく、反平行の場合は抵抗が大きくなる。このMTJ素子は、その磁気抵抗変化率(MR比)が数年前までは室温下で数10%であったが最近では500%にまで達し、MRAMに限らず様々なスピンデバイスとしての可能性が拡がっている。その一つにスピンMOSFETが提案されている(例えば、非特許文献1)。 In recent years, an MTJ element having a magnetic tunnel junction (hereinafter also referred to as MTJ (Magnetic Tunnel Junction)) composed of a laminated structure of a ferromagnetic layer / insulator layer (tunnel barrier) / ferromagnetic layer is used as a memory element. A magnetic storage device (hereinafter also referred to as MRAM (Magnetic Random Access Memory)) has been proposed. In this MRAM, the spin of one ferromagnetic layer is fixed, and the spin of the other ferromagnetic layer is controlled (free layer) to change the resistance of the laminated structure. For example, it is stored corresponding to “0” or “1”. The resistance is small when the spins of the fixed layer and the free layer are parallel to each other, and the resistance is large when the spins are antiparallel. This MTJ element has a magnetoresistance change rate (MR ratio) of several tens of percent at room temperature up to several years ago, but has recently reached 500%, and is not limited to MRAM, but can be used as various spin devices. Is spreading. One of them is a spin MOSFET (for example, Non-Patent Document 1).
上述したように、MR比は向上しているものの、高効率な磁気記憶装置やスピンMOSFETなどを実現するためにはMR比を更に大きくすることが必要である。特に、MRAM、スピンMOSFETなどの半導体装置へMTJを適用する場合、面積抵抗RAが10Ωμm2程度以下の抵抗領域で高MR比を得る必要がある。500%のMR比が得られるMTJ素子において、RA=10Ωμm2以下にするために、MTJのトンネルバリアの厚さを1nm程度まで薄くするとMR比は200%まで低下してしまうことが知られている。この問題を解決するために、MTJの強磁性体層として、スピン偏極率(P)の大きい強磁性体を用いることが有望なアプローチであり、Julliereの法則によるとP=100%のハーフメタル材料を用いればMR比は理論上無限大を示すことになる。ハーフメタル材料の候補としては、CrO2、Fe3O4、ホイスラー合金などがあり、近年ではCo系ホイスラー合金で高いMR比が実現されており、これらの材料を用いたスピンデバイスが期待される。さらに、近年、MTJにおいて、Co系ホイスラー合金と酸化マグネシウム(MgO)のトンネルバリアとを組み合わせたデバイス構造が注目されている(例えば、非特許文献2参照)。このホイスラー合金とMgOのトンネルバリアとの組み合わせは、MTJへの応用のみならず、スピンMOSFETのソース/ドレイン部への応用が期待されている。 As described above, although the MR ratio is improved, it is necessary to further increase the MR ratio in order to realize a highly efficient magnetic memory device, spin MOSFET, and the like. In particular, when the MTJ is applied to a semiconductor device such as an MRAM or a spin MOSFET, it is necessary to obtain a high MR ratio in a resistance region having an area resistance RA of about 10 Ωμm 2 or less. In an MTJ element capable of obtaining an MR ratio of 500%, it is known that if the thickness of the MTJ tunnel barrier is reduced to about 1 nm in order to make RA = 10 Ωμm 2 or less, the MR ratio decreases to 200%. Yes. In order to solve this problem, it is a promising approach to use a ferromagnetic material having a high spin polarization (P) as the MTJ ferromagnetic material layer. According to Julliere's law, P = 100% half-metal If the material is used, the MR ratio is theoretically infinite. Candidates for half-metal materials include CrO 2 , Fe 3 O 4 , and Heusler alloys. Recently, high MR ratios have been realized with Co-based Heusler alloys, and spin devices using these materials are expected. . Furthermore, in recent years, a device structure in which a Co-based Heusler alloy and a magnesium oxide (MgO) tunnel barrier are combined has attracted attention in MTJ (for example, see Non-Patent Document 2). This combination of Heusler alloy and MgO tunnel barrier is expected to be applied not only to MTJ but also to the source / drain portion of spin MOSFET.
スピンMOSFETにおいて、スピン偏極した電流をゲート電圧により制御にするために、ソース部の磁性層からチャネル中へ、スピン偏極した電子の割合が高い電流(以下、高スピン偏極電流とも云う)を注入することが重要である。また、スピンMOSFETおよびMTJでは、非磁性層を挟む2つの磁性体層の相対的な磁化の方向により制御された磁気抵抗効果(MR)をデバイスの基本動作原理としている。これらのデバイスを用いるには、十分大きな信号電圧を取り出す必要があるため、情報読み出し時のバイアス電圧は典型的には0.15V〜0.5V程度が印加される。しかし、一般的にこれらの磁気デバイスではバイアス電圧の増加に伴い、MR比が減少することが知られている。特に、ホイスラー合金を用いたMTJではMR比の印加電圧依存性が顕著に現れることが知られている。 In a spin MOSFET, in order to control the spin-polarized current by the gate voltage, a current having a high ratio of spin-polarized electrons from the magnetic layer of the source portion into the channel (hereinafter also referred to as a high spin-polarized current). It is important to inject. In the spin MOSFET and MTJ, the basic operation principle of the device is the magnetoresistive effect (MR) controlled by the relative magnetization directions of the two magnetic layers sandwiching the nonmagnetic layer. In order to use these devices, it is necessary to extract a sufficiently large signal voltage, so that a bias voltage of about 0.15 V to 0.5 V is typically applied when reading information. However, it is generally known that in these magnetic devices, the MR ratio decreases as the bias voltage increases. In particular, it is known that the MT voltage using a Heusler alloy has a remarkable dependency on the applied voltage of the MR ratio.
スピンMOSFETおよびMTJでスピン注入を利用した書き込み方法において、スピン注入する場合に、素子に電流密度が非常に高い電流を流さないとスピン反転が起こらない。トンネルバリア層を持つ磁気抵抗効果素子に電流密度の高い電流を流すとトンネルバリアに高電界が印加されるため、素子破壊を引き起こす。そのため、低い電流密度の電流でスピン反転する構造が求められる。磁化反転のための書き込み電流を低減するためにもスピン反転電流密度が低いことが必要とされており、高スピン偏極電流を生成することの可能なMTJ構造が求められている。 In the writing method using spin injection in the spin MOSFET and MTJ, when spin injection is performed, spin inversion does not occur unless a current having a very high current density is passed through the element. When a current having a high current density is passed through a magnetoresistive element having a tunnel barrier layer, a high electric field is applied to the tunnel barrier, which causes element destruction. Therefore, a structure in which spin inversion is performed at a low current density is required. In order to reduce the write current for magnetization reversal, the spin reversal current density is required to be low, and an MTJ structure capable of generating a high spin polarization current is required.
また、MgOをトンネルバリア(障壁層)に用いたMTJでは、MgOが(001)配向結晶膜であり、トンネルバリアを挟む磁性層がbcc(Body Centered Cubic)系のFe、Co、Fe−Co、またはCoFeBの場合、特定の軌道対称性を有する電子が選択的にトンネルすることにより、高い磁気抵抗比(MR比)が発現する。 In the MTJ using MgO as a tunnel barrier (barrier layer), MgO is a (001) -oriented crystal film, and the magnetic layer sandwiching the tunnel barrier is bcc (Body Centered Cubic) Fe, Co, Fe-Co, Alternatively, in the case of CoFeB, a high magnetoresistance ratio (MR ratio) is developed by selectively tunneling electrons having specific orbital symmetry.
また、2つの障壁層にて極薄の金属層を挟み込んだ場合、電子の波導関数の共鳴による量子化が生じることになり、この共鳴準位を介して電流が流れると、通常の1つの障壁層の場合よりも大きな電流密度を取り出すことが可能となることが知られている(例えば、非特許文献3参照)。この非特許文献3においては、(001)配向成長した非磁性金属クロム(Cr)上に、エピタキシャル成長により作成したFe(001)/MgO(001)/Fe(001)の積層構造を有するMTJにおいて、共鳴準位を介し電子選択効果が発現することが開示されている。これは、Cr(001)/Fe(001)/MgO(001)/Fe(001)の積層構造を有するMTJでは、CrとMgOに挟まれたFe層がΔ1バンド電子にとっての量子井戸層(スピン量子井戸層)として機能するため、磁化が平行配置においてのみ選択的に共鳴トンネル効果が発現することによる。
上述したように、スピンMOSFETあるいは半導体基板上に形成された強磁性積層膜を有する半導体装置において、高スピン偏極電流の生成と注入はデバイスの実現および高性能化にとって必須とされる。 As described above, in a semiconductor device having a spin MOSFET or a ferromagnetic laminated film formed on a semiconductor substrate, generation and injection of a high spin polarization current are indispensable for realizing a device and improving performance.
しかし、現在までのところ、スピン偏極電流の効率的な注入を可能とする半導体装置は知られていない。 However, up to now, no semiconductor device that enables efficient injection of spin-polarized current has been known.
本発明は、上記事情を考慮してなされたものであって、スピン偏極電流の効率的な注入を行うことのできる半導体装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of efficiently injecting a spin-polarized current.
本発明の第1の態様による半導体装置は、半導体基板と、前記半導体基板上に設けられ、第1ホイスラー合金層と、前記第1ホイスラー合金層上に設けられた第1非磁性層と、を含む強磁性積層膜と、を備え、前記強磁性積層膜の磁気抵抗変化比が、前記強磁性積層膜に印加されるバイアス電圧に応じて振動することを特徴とする。 A semiconductor device according to a first aspect of the present invention includes a semiconductor substrate, a first Heusler alloy layer provided on the semiconductor substrate, and a first nonmagnetic layer provided on the first Heusler alloy layer. And a magnetoresistance change ratio of the ferromagnetic multilayer film oscillates according to a bias voltage applied to the ferromagnetic multilayer film.
また、本発明の第2の態様による半導体装置は、半導体基板と、前記半導体基板上に設けられ、膜厚が0.28nm以上5.6nm以下の第1ホイスラー合金層と、前記第1ホイスラー合金層上に設けられた第1非磁性層と、を含む強磁性積層膜と、を備え、前記第1非磁性層は、クロム、バナジウム、マンガン、およびこれらの合金のいずれかであるか、またはトンネルバリアであることを特徴とする。 A semiconductor device according to a second aspect of the present invention includes a semiconductor substrate, a first Heusler alloy layer provided on the semiconductor substrate and having a thickness of 0.28 nm to 5.6 nm, and the first Heusler alloy. A ferromagnetic multilayer film including a first nonmagnetic layer provided on the layer, wherein the first nonmagnetic layer is any one of chromium, vanadium, manganese, and alloys thereof, or It is a tunnel barrier.
また、本発明の第3の態様による半導体装置は、半導体基板と、前記半導体基板上に設けられ、膜厚が0.5nm以上2.0nm以下の銅、銀、金、およびこれらの合金のいずれかである第2非磁性層と、前記第2非磁性層上に設けられた第1ホイスラー合金層と、前記第1ホイスラー合金層上に設けられた第1非磁性層と、を含む強磁性積層膜と、を備えていることを特徴とする。 A semiconductor device according to a third aspect of the present invention includes a semiconductor substrate, copper, silver, gold, or an alloy thereof provided on the semiconductor substrate and having a thickness of 0.5 nm to 2.0 nm. And a second nonmagnetic layer, a first Heusler alloy layer provided on the second nonmagnetic layer, and a first nonmagnetic layer provided on the first Heusler alloy layer. And a laminated film.
本発明によれば、高スピン偏極電流を効率的に注入することができる。 According to the present invention, a high spin polarized current can be efficiently injected.
まず、本発明の実施形態を説明する前に、本発明に至った経緯および本発明の原理について説明する。 First, before explaining the embodiments of the present invention, the background to the present invention and the principle of the present invention will be described.
従来技術で説明したように、(001)配向成長した非磁性金属クロム(Cr)上に、エピタキシャル成長により作成したFe(001)/MgO(001)/Fe(001)の積層構造を有するMTJにおいて、共鳴準位を介し電子選択効果が発現する(非特許文献3参照)。これは、Cr(001)/Fe(001)/MgO(001)/Fe(001)の積層構造を有するMTJでは、CrとMgOに挟まれたFe層がΔ1バンド電子にとっての量子井戸層(スピン量子井戸層)として機能するため、磁化が平行配置においてのみ選択的に共鳴トンネル効果が発現することによる。 As described in the prior art, in an MTJ having a laminated structure of Fe (001) / MgO (001) / Fe (001) formed by epitaxial growth on (001) oriented nonmagnetic metal chromium (Cr), An electron selection effect is exhibited through the resonance level (see Non-Patent Document 3). This is because in an MTJ having a stacked structure of Cr (001) / Fe (001) / MgO (001) / Fe (001), the Fe layer sandwiched between Cr and MgO is a quantum well layer for Δ 1 band electrons ( This is because the resonance tunnel effect is selectively exhibited only in the parallel arrangement of magnetization.
非特許文献3に記載されたように、半導体基板上に(001)に配向したCr層を形成し、このCr層上にMTJが形成された構造を備えた半導体装置では、Cr層を介して半導体基板へスピン注入を行うことになる。しかし、本発者達の知見によれば、Cr層はスピンを反射するため、上記構造の半導体装置では、スピン注入が効率的に行われない。 As described in Non-Patent Document 3, in a semiconductor device having a structure in which a Cr layer oriented in (001) is formed on a semiconductor substrate and an MTJ is formed on the Cr layer, Spin injection is performed on the semiconductor substrate. However, according to the findings of the present inventors, since the Cr layer reflects spin, spin injection is not efficiently performed in the semiconductor device having the above structure.
そこで、本発明者達は、鋭意研究に努めた結果、半導体基板上に、適切な厚さのホイスラー合金層と、このホイスラー合金層上に形成されスピンを反射する第1非磁性層とを含む強磁性積層膜を形成すれば、ホイスラー合金層に量子準位が形成され、この量子準位を介したスピン共鳴トンネル効果により磁気抵抗変化比(以下、TMR比とも云う)がバイアス電圧に応じて振動することが見出された。すなわち、特定の印加バイアスにおいてTMR比が上昇し、TMR比のバイアス電圧依存性の劣化が改善されることを見出した。 Therefore, as a result of diligent research, the present inventors include a Heusler alloy layer having an appropriate thickness on a semiconductor substrate, and a first nonmagnetic layer that is formed on the Heusler alloy layer and reflects spin. When a ferromagnetic laminated film is formed, quantum levels are formed in the Heusler alloy layer, and the magnetoresistive change ratio (hereinafter also referred to as TMR ratio) depends on the bias voltage due to the spin resonance tunneling effect via the quantum levels. It was found to vibrate. That is, the present inventors have found that the TMR ratio increases at a specific applied bias, and the deterioration of the bias voltage dependency of the TMR ratio is improved.
本発明に使用するホイスラー合金としては、Co系フルホイスラー合金(以下、Co2YZとも標記する(ここでY、Zは、元素記号を示す))が、そのキュリー温度Tcが高いため、より好ましい。Co系フルホイスラー合金(Co2YZ)のうちいくつかは、フェルミレベルにおいて片方のスピン電子(アップスピンおよびダウンスピンの中の一方)しか存在しない、ハーフメタル強磁性体であることが指摘されている。そして、Co2YZのうち、Co2MnSi、Co2FeSi、Co2FeAlなどは、バンド構造においてフェルミレベルにΔ1バンドと等価なs電子的なバンドのみが存在する。このため、例えば、図1に示すような、Si基板/MgO(001)/Co2YZ(001)/Cr(001)の強磁性積層膜構造では、s電子による磁化平行配置でのアップスピンバンド(多数派スピンバンド)において共鳴トンネル効果が発現することになる(図2(a)参照)。これに対して、図2(b)に示すように磁化反平行配置でのダウンスピンバンドでは、ハーフメタル強磁性体のフェルミレベルEF付近にはダウンスピンの状態が存在しないことに加え、非磁性体であるCrからなるスピン反射層も加わっており、ほとんど電流が流れないことになる。このため、図3(a)に示すように、共鳴トンネル効果により磁化平行状態におけるコンダクタンスGPはバイアス電圧に応じて振動する。しかし、磁化反平行状態におけるコンダクタンスGAPは正または負のバイアス電圧の変化に応じて単調に増大または減少するが振動はしない(図3(a))。したがって、TMR=GP/GAP−1で定義されるTMR比が、共鳴トンネル効果によるコンダクタンスGPの増加により、特定のバイアス電圧レベルで振動するという現象が生じることになる(図3(a)、3(b)参照)。 As the Heusler alloy used in the present invention, a Co-based full Heusler alloy (hereinafter also referred to as Co 2 YZ (where Y and Z indicate element symbols)) is more preferable because its Curie temperature Tc is high. . It has been pointed out that some of the Co-based full Heusler alloys (Co 2 YZ) are half-metal ferromagnets in which only one spin electron (one of up-spin and down-spin) exists at the Fermi level. Yes. Of Co 2 YZ, Co 2 MnSi, Co 2 FeSi, Co 2 FeAl, and the like have only an s electronic band equivalent to the Δ 1 band at the Fermi level in the band structure. Therefore, for example, in the ferromagnetic laminated film structure of Si substrate / MgO (001) / Co 2 YZ (001) / Cr (001) as shown in FIG. 1, the upspin band in the parallel magnetization arrangement by s electrons The resonance tunnel effect appears in the (majority spin band) (see FIG. 2A). In contrast, the down-spin band at magnetization antiparallel arrangement as shown in FIG. 2 (b), in addition to the absence of the down-spin state in the vicinity of the Fermi level E F of the half-metallic ferromagnet, non A spin reflection layer made of Cr, which is a magnetic material, is also added, so that almost no current flows. Therefore, as shown in FIG. 3A, the conductance GP in the parallel magnetization state vibrates according to the bias voltage due to the resonant tunneling effect. However, the conductance G AP in the magnetization anti-parallel state is not the vibration increases or decreases monotonically in response to changes in a positive or negative bias voltage (Figure 3 (a)). Thus, TMR ratio defined by TMR = G P / G AP -1 is due to an increase in conductance G P by resonant tunneling, so that a phenomenon that vibrates at a particular bias voltage level occurs (FIG. 3 (a ), 3 (b)).
上記説明では、スピンを反射する非磁性層としてCr層を用いた。Cr層のスピン反射層としての性質はその電子バンド構造に由来するため、Crと同様の電子構造を有するバナジウム(V)、マンガン(Mn)を、スピンを反射する非磁性層として用いてもよい。 In the above description, the Cr layer is used as the nonmagnetic layer that reflects spin. Since the properties of the Cr layer as a spin reflection layer are derived from its electronic band structure, vanadium (V) and manganese (Mn) having the same electronic structure as Cr may be used as a nonmagnetic layer that reflects spin. .
以上のように見出された効果を考慮して、半導体基板上にMgO/Co2YZ/Crの積層膜をこの順序で成長させ、かつCo2YZからなる強磁性層がスピン量子井戸層として十分に機能する厚さとした場合、共鳴トンネル効果により半導体基板中へのスピン偏極電流の効率的な注入が可能となることを見出した。ここで、スピン量子井戸層として機能するためには、Co2YZ層の厚さは20原子層以内(1原子層は約0.28nm)であることが好ましく、原子レベルで平坦な界面が形成されていることが好ましい。 In consideration of the effects found as described above, a MgO / Co 2 YZ / Cr laminated film is grown in this order on the semiconductor substrate, and a Co 2 YZ ferromagnetic layer is used as the spin quantum well layer. It has been found that the spin tunneling current can be efficiently injected into the semiconductor substrate by the resonant tunneling effect when the thickness is sufficiently functioning. Here, in order to function as a spin quantum well layer, the thickness of the Co 2 YZ layer is preferably within 20 atomic layers (one atomic layer is about 0.28 nm), and a flat interface is formed at the atomic level. It is preferable that
また、Cuはそのバンド構造からスピン量子井戸層として用いることが可能となるので、図4に示すように、Si(001)/Cu(001)/MgO(001)/Co2YZ(001)/Cr(001)の強磁性積層膜を半導体基板上に形成すれば、半導体基板にスピン偏極電流を効率的に注入することが分かった。Cuは極薄層として容易に形成でき、スピン共鳴効果の条件を制御するのに有利である。 Further, since Cu can be used as a spin quantum well layer because of its band structure, as shown in FIG. 4, Si (001) / Cu (001) / MgO (001) / Co 2 YZ (001) / It has been found that if a ferromagnetic laminated film of Cr (001) is formed on a semiconductor substrate, a spin-polarized current is efficiently injected into the semiconductor substrate. Cu can be easily formed as an ultrathin layer, which is advantageous for controlling the conditions of the spin resonance effect.
なお、上記の強磁性積層膜において、各層を単結晶エピタキシャル成長で形成する必須はなく、(001)配向であれば多結晶の積層膜構造でも良い。 In the above-described ferromagnetic laminated film, each layer is not necessarily formed by single crystal epitaxial growth, and may have a polycrystalline laminated film structure as long as it has a (001) orientation.
また、上述したホイスラー合金層と非磁性層の強磁性積層膜構造を用いれば、図2(a)、2(b)に示す強磁性積層膜からMgOのトンネルバリアを削除した場合でも共鳴効果による高スピン偏極電流の半導体への注入が可能となる。この理由は、図5(a)、5(b)に示すように、ショットキーバリアと、例えばCrからなる非磁性層によりΔ1バンドにとってのポテンシャル障壁を形成できるためである。また、同様の理由から、図2(a)、2(b)に示した強磁性積層膜において、例えばMgOのトンネルバリアの代わりにスピン反射層となる非磁性層を用いた強磁性積層膜としても(図6(a)、6(b)参照)、低い界面抵抗(高い電流密度)と高いスピン注入効率を同時に実現できる。 Further, if the above-described ferromagnetic laminated film structure of Heusler alloy layer and nonmagnetic layer is used, even when the MgO tunnel barrier is deleted from the ferromagnetic laminated film shown in FIGS. High spin polarization current can be injected into the semiconductor. The reason for this is, FIG. 5 (a), the as shown in 5 (b), because that can form a Schottky barrier, the potential barrier for example delta 1 band by the non-magnetic layer made of Cr. For the same reason, in the ferromagnetic laminated film shown in FIGS. 2 (a) and 2 (b), for example, a ferromagnetic laminated film using a nonmagnetic layer serving as a spin reflecting layer instead of a MgO tunnel barrier. (See FIGS. 6A and 6B), a low interface resistance (high current density) and a high spin injection efficiency can be realized simultaneously.
なお、上記説明においては、半導体基板としてSi基板を用いたが、少なくとも表面にSi単結晶、Ge単結晶、Si−Ge単結晶、SiC単結晶を有する基板、SOI(Silicon on Insulator)基板、GaAs単結晶、InGaAs単結晶などを少なくとも表面に有するIII−V族化合物半導体基板、またはII−VI族半導体基板を用いても同様の効果を得ることができる。 In the above description, a Si substrate is used as the semiconductor substrate. However, a substrate having at least a Si single crystal, a Ge single crystal, a Si—Ge single crystal, a SiC single crystal, an SOI (Silicon on Insulator) substrate, GaAs The same effect can be obtained by using a III-V group compound semiconductor substrate or a II-VI group semiconductor substrate having a single crystal, InGaAs single crystal or the like on at least the surface.
次に、本発明の実施形態を以下に図面を参照して詳細に説明する。 Next, embodiments of the present invention will be described below in detail with reference to the drawings.
(第1実施形態)
本発明の第1実施形態による半導体装置を図7に示す。本実施形態の半導体装置は、半導体基板2上に設けられた強磁性積層膜20を備えている。この強磁性積層膜20は、トンネルバリア層22と、このトンネルバリア層22上に設けられたホイスラー合金層24と、このホイスラー合金層24上に設けられた非磁性層26とを備えており、例えば、スピンMOSFETのソース部またはドレイン部として用いられる。
(First embodiment)
A semiconductor device according to the first embodiment of the present invention is shown in FIG. The semiconductor device of this embodiment includes a ferromagnetic
トンネルバリア層22は、トンネルする際の有効質量が軽い電子であってかつ対称性の高いs電子的な伝導電子を透過させる性質のある材料が用いられる。トンネルバリア層22としては、例えばMgOが適している。MgOに限らず、同じ効果が得られるZnSeあるいはSrTiO3あるいはそれ以外の絶縁体でも良い。ただし、ホイスラー合金との格子整合性が良い材料を用いることが好ましく、この点からMgOあるいはZnSeあるいはSrTiO3が望ましい。MgOのトンネルバリア層22は、半導体基板2上に例えばスパッタ法にてMgOを(001)配向の単結晶膜、もしくは(001)配向した多結晶膜を成膜することによって形成される。半導体基板2へ高い電流密度を注入しスピンMOSFETの駆動電流を確保するためには極力低いトンネル抵抗が必要であり、このためMgOのトンネルバリア層22の膜厚は極力薄い方が望ましい。ただし、MgOの格子定数はおよそ0.42nmであることから、1原子層だとしても膜厚は少なくとも0.21nm以上が必要である。MgO層22と半導体基板2との現実的な界面粗さも考慮すると、典型的な膜厚は0.5nmから3nmの範囲であることが好ましい。ここで膜厚は、必ずしも原子層の整数倍とする必要はなく、被覆率に相当する平均膜厚と考えればよい。また、トンネルバリア層の成膜方法はスパッタ法に限らず、真空蒸着法、CVD(Chemical Vapor Deposition)法、MBE(Molecular Beam Epitaxy)法、PLD(Pulsed Laser Deposition)法などでも良く、結晶質のMgOを得るためには成膜中あるいは成膜後に熱処理を行っても良い。
The
ホイスラー合金層24としては、電子バンド構造において多数派スピンバンド(アップスピンバンド)のフェルミレベルにおいてΓ点からH点への分散関係(逆格子空間での[001]方向)でs電子的な伝導電子が存在するCo2MnSiあるいはCo2MnGeあるいはCo2FeSiなどを用いる。これらに限らず、同様の電子バンド構造を有しかつ多数派スピンバンド(アップスピンバンド)のフェルミレベルにおいてΓ点からH点への分散関係でs電子的な伝導電子が存在するホイスラー合金を用いれば良い。もしくは、これらの混晶を用いても良い。従って、例えばCo2Mn1−xFexSi(0≦x≦1)でも良い。ホイスラー合金としては、少数派スピンバンド(ダウンスピンバンド)のフェルミレベルにおいてエネルギーギャップが存在するハーフメタル強磁性体が望ましい。ただし、本実施形態および後述する他の実施形態においては、必ずしもハーフメタル強磁性体でなくとも良い。従って、例えばCo2FeAl1−xSix(0≦x≦1)でも良い。また、ホイスラー合金は最も高いスピン偏極率が実現できるL21構造が望ましい。ただし、本実施形態および後述する他の実施形態においては、B2構造あるいはA2構造でも良い。ホイスラー合金層24は、トンネルバリア層22の上部に例えばスパッタ法を用いて成膜し、(001)配向の単結晶膜、もしくは(001)配向した多結晶膜を形成することによって形成される。
As the
ホイスラー合金層24に十分離散化した共鳴準位を形成するためには、ホイスラー合金層24の膜厚は極力薄い方が望ましい。ただし、ホイスラー合金の格子定数は典型的にはおよそ0.56nmであることから、1原子層だとしても膜厚は少なくとも0.28nm以上が必要である。また、膜厚が20原子層よりも厚くなると共鳴準位の離散化が実現できず、また電子波動関数のコヒーレンシーを破壊する機構、例えば電子−電子散乱やフォノン散乱などが支配的になることから、本実施形態の効果を得ることができなくなる可能性がある。従って、ホイスラー合金層24の膜厚は1原子層から20原子層とし、言い換えると0.28nmから5.6nmの範囲である。ホイスラー合金層24の成膜方法はスパッタ法に限らず、真空蒸着法、メタルCVD法、MBE法、PLD法などでも良く、結晶質のホイスラー合金層を実現し、結晶構造を制御するためには成膜中あるいは成膜後に熱処理を行っても良い。
In order to form a sufficiently discrete resonance level in the
非磁性層26としては、ホイスラー合金層24より供給されるs電子的な伝導電子の反射層として機能するクロム(Cr)、バナジウム(V)、マンガン(Mn)、またはこれらを含む合金が用いられる。これらに限らず、同じ効果が得られる非磁性層でも良いが、ホイスラー合金との格子整合性が良いことから容易に(001)配向が得られるクロム、バナジウム、マンガン、またはこれらを含む合金が望ましい。非磁性層26は、ホイスラー合金層24上に例えばスパッタ法にて、例えばCr層を成膜し(001)配向した薄膜を形成する。上記Cr層の膜厚は典型的には1nm以上であるが、スピンのs電子的な伝導電子の反射層として機能させるために、極力厚い方が望ましく、典型的には厚さ5nm以上とすることが望ましい。ただし、スピン反射層としての機能が損なわれない限りは5nm以下としても良い。非磁性層26の成膜方法はスパッタ法に限らず、真空蒸着法、メタルCVD法、MBE法、PLD法などでも良く、結晶質の非磁性層を実現し、結晶構造を制御するためには成膜中あるいは成膜後に熱処理を行っても良い。
As the
以上説明したように、本実施形態によれば、スピン反射層となる非磁性層と、ホイスラー合金層とを有する強磁性積層膜を備えているので、共鳴効果による高いスピン偏極電流の半導体基板への注入を行うことが可能となる。 As described above, according to the present embodiment, the semiconductor substrate having a high spin polarization current due to the resonance effect is provided because the ferromagnetic laminated film having the nonmagnetic layer serving as the spin reflection layer and the Heusler alloy layer is provided. It is possible to perform injection.
(変形例)
次に、本実施形態の変形例による半導体装置として、本実施形態に係る強磁性積層膜20をソース部およびドレイン部として用いたスピンMOSFETを説明する。この変形例の断面を図8に示す。この変形例によるスピンMOSFETは、半導体単結晶基板2の表面にゲート絶縁膜4が形成され、このゲート絶縁膜4上にゲート電極6が形成されている。そして、ゲート電極4の両側の半導体基板の領域にソース部20aおよびドレイン部20bが形成され、ソース部20aおよびドレイン部20bはそれぞれ、半導体基板2上に形成されたトンネルバリア層22と、このトンネルバリア層22上に形成されたホイスラー合金層24と、このホイスラー合金層24上に形成された非磁性層26を備えている。なお、図8に示すスピンMOSFETは、ソース部20aおよびドレイン部20b直下の半導体基板2の領域には、ソース領域およびドレイン領域となる不純物拡散層が形成されていないが、形成してもよい。また、2つのホイスラー合金層24のいずれか一方を、磁化が変化する層と、他方を磁化が不変の層とすることができる。すなわち、厚みを変えたり、片方に反強磁性層を付与するなどして2つのホイスラー合金層24の保磁力に差を設ける。
(Modification)
Next, as a semiconductor device according to a modification of the present embodiment, a spin MOSFET using the
次に、本変形例のスピンMOSFETの製造方法について説明する。LOCOS作製,Gate作製、半導体基板に対するイオン注入工程およびRTAを用いた不純物の活性化工程は、通常のMOSFETの場合と同様にして行う。次に、ソース部20aおよびドレイン部20bが形成される半導体基板2の表面にトンネルバリア層22、ホイスラー合金層24、および非磁性層26をこの順序で形成し、強磁性積層膜を得る。この強磁性積層膜の形成方法は、半導体基板2のソース部20aおよびドレイン部20bが形成される領域に開口を有するSiO2からなる層間絶縁膜(図示せず)を形成し、これらの開口を、高圧RFスパッタで強磁性積層膜を堆積することにより埋め込む方法と、半導体基板上に上記強磁性積層膜を堆積し、塩素系のRIEでパターニングすることにより形成する方法が存在する。本実施形態においては、前者の方法で形成した。
Next, a method for manufacturing the spin MOSFET of this modification will be described. LOCOS fabrication, Gate fabrication, an ion implantation process for a semiconductor substrate, and an impurity activation process using RTA are performed in the same manner as in a normal MOSFET. Next, the
このようにして形成した本変形例によるスピンMOSFETにおける、チャネル長を介したMRのバイアス依存特性を図9に示す。図9は、スピンMOSFETのソース部20aおよびドレイン部20bの強磁性積層膜中の強磁性層24はs電子による磁化平行配置(共鳴状態)であり、ソース部20aを接地し、ゲート電極6に正のゲート電圧Vgを印加し、ドレイン部20bに印加するドレイン電圧(バイアス電圧)Vdを変化させた時のドレイン電流Idの特性を示す図である。図9からわかるように、あるバイアス電圧Vdの領域においてドレイン電流Idがバイアス電圧Vdの変化に対応して振動し、この振動のピークが共鳴ピークとなっている。これにより、強磁性積層膜20bから半導体基板2への高偏極電流が注入され、MRが上昇することがわかる。
FIG. 9 shows the MR bias dependence characteristics through the channel length in the spin MOSFET according to this modification formed as described above. In FIG. 9, the
(第2実施形態)
本発明の第2実施形態による半導体装置を図10に示す。本実施形態の半導体装置は、図10に示すように、半導体基板2上に強磁性積層膜20Aが設けられている。この強磁性積層膜20Aは、半導体基板2上に形成されたトンネルバリア層22と、このトンネルバリア層22上に形成されホイスラー合金層を含む積層膜23と、この積層膜23上に形成された非磁性層26とを備えている。積層膜23は、トンネルバリア層22上に形成されたホイスラー合金層23aと、このホイスラー合金層23a上に形成されたトンネルバリア層23bと、このトンネルバリア層23b上に形成されたホイスラー合金層23cとを備えており、MTJを構成している。
(Second Embodiment)
A semiconductor device according to a second embodiment of the present invention is shown in FIG. In the semiconductor device of this embodiment, as shown in FIG. 10, a ferromagnetic
トンネルバリア層22およびトンネルバリア層23bは、第1実施形態で説明したトンネルバリア層22と同じものを用いることができ、その製造方法も第1実施形態で説明した方法で形成することができる。ホイスラー合金層23aおよびホイスラー合金層23cは、第1実施形態で説明したホイスラー合金24と同じもの用いることができ、その製造方法も第1実施形態で説明した方法で形成することができる。また、非磁性層26は、第1実施形態の非磁性層26と同じものを用いることができ、その製造方法も第1実施形態で説明した方法で形成することができる。
The
以上説明したように、本実施形態によれば、スピン反射層となる非磁性層26と、ホイスラー合金層23cとを有する強磁性積層膜を備えているので、共鳴効果による高いスピン偏極電流の半導体基板への注入を行うことが可能となる。
As described above, according to this embodiment, since the ferromagnetic laminated film having the
(変形例)
次に本実施形態の変形例による半導体装置として、本実施形態に係る強磁性積層膜20Aをソース部およびドレイン部の少なくとも一方、例えばドレイン部として用いたスピンMOSFETを説明する。本変形例のスピンMOSFETの断面を図11に示す。この変形例によるスピンMOSFETは、図8に示すスピンMOSFETのドレイン部20bを、ドレイン部20Abに置き換えた構成となっている。ドレイン部20Abは、図10に示す強磁性積層膜20Aと同じ積層構造を有している。すなわち、ドレイン部20Abは、半導体基板2上に形成されたトンネルバリア層22と、このトンネルバリア層22上に形成されホイスラー合金層を含む積層膜23と、この積層膜23上に形成された非磁性層26とを備えている。積層膜23は、トンネルバリア層22上に形成されたホイスラー合金層23aと、このホイスラー合金層23a上に形成されたトンネルバリア層23bと、このトンネルバリア層23b上に形成されたホイスラー合金層23cとを備えており、MTJを構成している。この図11に示すスピンMOSFETでは、図10に示す強磁性積層膜20Aをドレイン部としてのみ用いたが、ソース部としてのみ用いてもよいし、ソース部およびドレイン部の両方に用いてもよい。
(Modification)
Next, as a semiconductor device according to a modification of the present embodiment, a spin MOSFET using the
本変形例のスピンMOSFETでは、ドレイン部20AbがMTJ構造となっているため、ホイスラー合金層23aの膜厚をホイスラー合金層23bの膜厚より薄くすることで、ホイスラー合金層23aが磁化フリー層として機能し、スピン偏極電流の注入による磁化反転書き込みが可能となる。本変形例のスピンMOSFETは、強磁性積層膜の形成が異なる以外は、第1実施形態で説明した製造方法を用いて形成することができる。
In the spin MOSFET of this modification, since the drain portion 20Ab has an MTJ structure, the
本変形例のスピンMOSFETにおいても、第1実施形態と同様に、ある特定バイアスでMRの増大が確認できた。 In the spin MOSFET of this modification, as in the first embodiment, an increase in MR was confirmed with a specific bias.
(第3実施形態)
次に、本発明の第3実施形態による半導体装置を図12に示す。本実施形態の半導体装置は、半導体基板上に強磁性積層膜20Bが設けられた構成を有している。この強磁性積層膜20Bは、半導体基板2上に形成されたトンネルバリア層22と、このトンネルバリア層22上に形成されホイスラー合金層を含む積層膜23と、この積層膜23上に形成された非磁性層26と、非磁性層26上に形成された強磁性層28と、この強磁性層28上に形成された反強磁性層30とを備えている。積層膜23は、トンネルバリア層22上に形成されたホイスラー合金層23aと、このホイスラー合金層23a上に形成されたトンネルバリア層23bと、このトンネルバリア層23b上に形成されたホイスラー合金層23cとを備えており、MTJを構成している。反強磁性層30は、強磁性層28との交換結合により強磁性層28の磁化の向きを固定する。
(Third embodiment)
Next, FIG. 12 shows a semiconductor device according to the third embodiment of the present invention. The semiconductor device of this embodiment has a configuration in which a ferromagnetic
強磁性層28としては一般的なFe、Co、Niあるいはこれらの合金でよく、さらに別の元素を混ぜ込んだものなども用いることができる。しかし、これらの材料以外でも、Fe、Co、Niあるいはこれらの合金と同様の磁気的性質を有している場合は用いることができる。強磁性層の膜厚は典型的には2nm〜5nm程度であるが、磁気的性質が保持されればこの膜厚に限定されない。反強磁性層30としては、強磁性層28に対し、十分大きな交換結合エネルギーを与えることの可能な材料が用いられる。そのような反強磁性体としては、例えば、IrMn、PtMn、FeMnを用いることができる。あるいは、さらにこれらに別の元素を混ぜ込んだものを用いることができる。これらに限らず、同様の磁気的性質が得られれば別の材料でも良い。反強磁性層30の膜厚は典型的には7nm〜20nmであるが、磁気的性質が保持されればこの膜厚に限定されない。
As the
ホイスラー合金層23c/非磁性層26/強磁性層28の3層構造においては、ホイスラー合金層23cと強磁性層28が反強磁性的に結合している。したがって、ホイスラー合金層23cは、MTJ23の磁化固定層となる。上記3層構造をピラー状に加工処理することで、静磁結合により反強磁性的な磁化配置が形成される。あるいは、上記3層構造では磁気的な性質を考慮して組み合わせることにより、人工的なフェリ磁性構造(synthetic ferrimagnetic structure)が実現できることを利用しても良い。
In the three-layer structure of
本実施形態の半導体装置においては、ドレイン部20Abに形成されるMTJの磁化固定層が交換結合により実現できるため、外部磁場による書き換え雑音に対してより耐性のある構造を実現できる。 In the semiconductor device of this embodiment, since the magnetization fixed layer of MTJ formed in the drain portion 20Ab can be realized by exchange coupling, a structure more resistant to rewriting noise due to an external magnetic field can be realized.
本実施形態の変形例によるスピンMOSFETは、第1実施形態の変形例によるスピンMOSFETのソース部およびドレイン部の少なくとも一方を、図12に示す本実施形態に係る強磁性積層膜20Bで置き換えた構成を有している。この変形例によるスピンMOSFETにおいても、第1実施形態と同様に、ある特定バイアスでMRの増大が確認できた。
The spin MOSFET according to the modification of the present embodiment has a configuration in which at least one of the source part and the drain part of the spin MOSFET according to the modification of the first embodiment is replaced with the
以上説明したように、本実施形態によれば、スピン反射層となる非磁性層と、ホイスラー合金層とを有する強磁性積層膜を備えているので、共鳴効果による高いスピン偏極電流の半導体基板への注入を行うことが可能となる。 As described above, according to the present embodiment, the semiconductor substrate having a high spin polarization current due to the resonance effect is provided because the ferromagnetic laminated film having the nonmagnetic layer serving as the spin reflection layer and the Heusler alloy layer is provided. It is possible to perform injection.
(第4実施形態)
次に、本発明の第4実施形態による半導体装置を図13に示す。本実施形態の半導体装置は、半導体基板2上に強磁性積層膜20Cが設けられた構成を有している。この強磁性積層膜20Cは、半導体基板2上にトンネルバリア層22/ホイスラー合金層24/非磁性層26/強磁性層28/反強磁性層30がこの順で形成された積層構造を有している。強磁性層28は、反強磁性層30との交換結合により磁化が固定される。強磁性層28および反強磁性層としては、第3実施形態で説明した材料を用いることができ、それらの膜厚も、第3実施形態で説明した膜厚とすることができる。
(Fourth embodiment)
Next, FIG. 13 shows a semiconductor device according to the fourth embodiment of the present invention. The semiconductor device of this embodiment has a configuration in which a ferromagnetic
ホイスラー合金層24/非磁性層26/強磁性層28の3層構造でMTJを構成し、このMTJにおいては、ホイスラー合金層24と強磁性層28が反強磁性的に結合している。すなわち、上記3層構造のMTJは、磁化固定層となる。
The MTJ is composed of a three-layer structure of
上記3層構造をピラー状に加工処理することで、静磁結合により反強磁性的な磁化配置が形成される。あるいは、上記3層構造では磁気的な性質を考慮して組み合わせることにより、人工的なフェリ磁性構造(synthetic ferrimagnetic structure)が実現できることを利用しても良い。 By processing the three-layer structure into a pillar shape, an antiferromagnetic magnetization arrangement is formed by magnetostatic coupling. Alternatively, the fact that an artificial ferrimagnetic structure can be realized by combining the three-layer structure in consideration of magnetic properties may be used.
以上説明したように、本実施形態によれば、スピン反射層となる非磁性層と、ホイスラー合金層とを有する強磁性積層膜を備えているので、共鳴効果による高いスピン偏極電流の半導体基板への注入を行うことが可能となる。 As described above, according to the present embodiment, the semiconductor substrate having a high spin polarization current due to the resonance effect is provided because the ferromagnetic laminated film having the nonmagnetic layer serving as the spin reflection layer and the Heusler alloy layer is provided. It is possible to perform injection.
また、本実施形態に係る強磁性積層膜においては、MTJとなる磁化固定層が交換結合により実現できるため、外部磁場による書き換え雑音に対して、より耐性のある構造を実現できる。 Moreover, in the ferromagnetic laminated film according to the present embodiment, since the magnetization fixed layer serving as the MTJ can be realized by exchange coupling, a structure that is more resistant to rewriting noise due to an external magnetic field can be realized.
本実施形態の変形例によるスピンMOSFETは、第1実施形態の変形例によるスピンMOSFETのソース部およびドレイン部の少なくとも一方を、図13に示す本実施形態に係る強磁性積層膜20Cで置き換えた構成を有している。この変形例によるスピンMOSFETにおいても、第1実施形態と同様に、ある特定バイアスでMRの増大が確認できた。
The spin MOSFET according to the modification of the present embodiment has a configuration in which at least one of the source part and the drain part of the spin MOSFET according to the modification of the first embodiment is replaced with the ferromagnetic
(第5実施形態)
次に、本発明の第5実施形態による半導体装置を図14に示す。本実施形態の半導体装置は、半導体基板2上に強磁性積層膜20Dが設けられた構成を有している。この強磁性積層膜20Dは、図7に示した第1実施形態に係る強磁性積層膜20において、半導体基板2とトンネルバリア層22との間に非磁性層21を設けた構成を有している。すなわち図14に示すように、半導体基板2上に非磁性層21/トンネルバリア層22/ホイスラー合金層24/非磁性層26をこの順序で積層した積層構造を有している。
(Fifth embodiment)
Next, FIG. 14 shows a semiconductor device according to the fifth embodiment of the present invention. The semiconductor device of this embodiment has a configuration in which a ferromagnetic
この強磁性積層膜20Dにおいては、非磁性層21はスピンの蓄積層として機能し、半導体基板2とトンネルバリア層22に挟まれているので、非磁性層21には共鳴準位が形成される。非磁性層21の膜厚が10原子層よりも厚くなると共鳴準位の離散化が実現できない。このため、非磁性層21の膜厚は1原子層から10原子層とし、典型的には0.5nmから2nmの範囲であることが好ましい。
In the ferromagnetic
非磁性層21としては、s電子的な伝導電子に対してエネルギー障壁とはならない材料を用いる。非磁性層21としては、半導体基板2との格子整合性が良く、単結晶成長する材料が望ましい。あるいは、非磁性層21としては、半導体基板2上に多結晶体であっても(001)配向する材料が望ましい。これらの条件を満たす材料として銅(Cu)が最も好ましいが、これに限らず同様の特性がある非磁性体、例えば銀(Ag)、金(Au)を用いることができる。
The
本実施形態においては、非磁性層21に形成された共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層24から半導体基板へ高電流密度でかつ高スピン偏極電流を注入することができる。
In the present embodiment, since a tunnel current is generated via the resonance level formed in the
本実施形態の変形例によるスピンMOSFETは、第1実施形態の変形例によるスピンMOSFETのソース部およびドレイン部の少なくとも一方を、図14に示す本実施形態に係る強磁性積層膜20Dで置き換えた構成を有している。この変形例によるスピンMOSFETにおいても、第1実施形態と同様に、ある特定バイアスでMRの増大が確認できた。
The spin MOSFET according to the modification of the present embodiment has a configuration in which at least one of the source part and the drain part of the spin MOSFET according to the modification of the first embodiment is replaced with the
(第6実施形態)
本発明の第6実施形態による半導体装置を図15に示す。本実施形態の半導体装置は、半導体基板2上に強磁性積層膜20Eが設けられた構成を有している。この強磁性積層膜20Eは、図14に示す第5実施形態に係る強磁性積層膜20Dにおいて、非磁性層21と半導体基板2との間に、トンネルバリア層27を設けた構成となっている。すなわち、強磁性積層膜20Eは、図15に示すように、半導体基板2上に、トンネルバリア層27/非磁性層21/トンネルバリア層22/ホイスラー合金層24/非磁性層26をこの順序で積層した構造を有している。
(Sixth embodiment)
FIG. 15 shows a semiconductor device according to the sixth embodiment of the present invention. The semiconductor device of this embodiment has a configuration in which a ferromagnetic
この強磁性積層膜20Eにおいては、非磁性層21は第5実施形態と同様にスピンの蓄積層として機能し、トンネルバリア層22とトンネルバリア層27に挟まれているので、非磁性層21には共鳴準位が形成される。非磁性層21の膜厚が10原子層よりも厚くなると共鳴準位の離散化が実現できない。従って、非磁性層21の膜厚は1原子層から10原子層とし、典型的には0.5nmから2nmの範囲であることが好ましい。
In the ferromagnetic
トンネルバリア層27は各実施形態のトンネルバリア層と同様に、トンネルする際の有効質量の軽い電子である、対称性の高いs電子的な伝導電子を透過させる性質を有している材料を用いられ、例えばMgOが好ましい。トンネルバリア層27は(001)配向させた膜として形成する。
As in the tunnel barrier layer of each embodiment, the
非磁性層22としては、第5実施例と同様に、s電子的な伝導電子に対してエネルギー障壁とはならない材料が用いられ、例えばCuが最も好ましく、銀、金、およびこれらの合金のいずれかも同様の機能がある。本実施形態に係る強磁性積層膜により、非磁性層21に形成された共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層24から半導体基板へ高電流密度でかつ高スピン偏極電流を注入することができる。
As in the fifth embodiment, the
本実施形態の変形例によるスピンMOSFETは、第1実施形態の変形例によるスピンMOSFETのソース部およびドレイン部の少なくとも一方を、図15に示す本実施形態に係る強磁性積層膜20Eで置き換えた構成を有している。この変形例によるスピンMOSFETにおける、チャネルを介したMRのバイアス依存特性を図16に示す。図16は、スピンMOSFETのソース部およびドレイン部の強磁性積層膜中の強磁性層はs電子による磁化平行配置(共鳴状態)であり、ソース部を接地し、ゲート電極に正のゲート電圧Vgを印加し、ドレイン部に印加するドレイン電圧(バイアス電圧)Vdを変化させた時のドレイン電流Idの特性を示す図である。図16からわかるように、あるバイアス電圧Vdの領域においてドレイン電流Idがバイアス電圧Vdの変化に対応して振動し、この振動のピークが共鳴ピークとなっている。これにより、強磁性積層膜から半導体基板への高偏極電流が注入され、MRが上昇することがわかる。また、図9に示す第1実施形態の変形例によるスピンMOSFETのMRのバイアス依存特性に比べて、共鳴ピーク電流Idが先鋭化していることがわかる。
The spin MOSFET according to the modification of the present embodiment has a configuration in which at least one of the source part and the drain part of the spin MOSFET according to the modification of the first embodiment is replaced with the
(第7実施形態)
次に、本発明の第7実施形態による半導体装置を図17に示す。本実施形態の半導体装置は、半導体基板2上に強磁性積層膜20Fが設けられた構成を有している。この強磁性積層膜20Fは、図7に示す第1実施形態に係る強磁性積層膜20において、半導体基板2とホイスラー合金層24との間のトンネルバリア層22を除去した構成となっている。すなわち図17に示すように、半導体基板2上に、ホイスラー合金層24/非磁性層26をこの順序で積層した構造を有している。
(Seventh embodiment)
Next, FIG. 17 shows a semiconductor device according to the seventh embodiment of the present invention. The semiconductor device of this embodiment has a configuration in which a ferromagnetic
この強磁性積層膜20Fにおいて、ホイスラー合金層24は半導体基板2との界面に形成されたショットキー障壁と、非磁性層26に挟まれているので、ホイスラー合金層24のアップスピンバンドには共鳴準位が形成される。この共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層24から半導体基板2へ高電流密度でかつ高スピン偏極電流を注入することができる。トンネルバリア層22を用いないことで構造を単純化することができる。半導体基板2上のホイスラー合金層24の成長は、第1実施形態のトンネルバリア層上で形成する場合と同様の製造方法を用いる。
In the ferromagnetic
本実施形態の変形例によるスピンMOSFETは、第1実施形態の変形例によるスピンMOSFETのソース部およびドレイン部の少なくとも一方を図17に示した強磁性積層膜20Fで置き換えた構成となる。本変形例のスピンMOSFETにおいても、第1実施形態と同様に、ある特定バイアスでMRの増大が確認できた。
The spin MOSFET according to the modification of the present embodiment has a configuration in which at least one of the source part and the drain part of the spin MOSFET according to the modification of the first embodiment is replaced with the ferromagnetic
(第8実施形態)
次に、本発明の第8実施形態による半導体装置を図18に示す。本実施形態の半導体装置は、半導体基板2上に強磁性積層膜20Gが設けられた構成を有している。この強磁性積層膜20Gは、図7に示す第1実施形態に係る強磁性積層膜20において、トンネルバリア層22の代わりに非磁性層21を設けた構成を有している。すなわち図18に示すように、半導体基板2上に、非磁性層21/ホイスラー合金層24/非磁性層26をこの順序で積層した構造を有している。
(Eighth embodiment)
Next, FIG. 18 shows a semiconductor device according to the eighth embodiment of the present invention. The semiconductor device of this embodiment has a configuration in which a ferromagnetic
この強磁性積層膜20Gにおいて、ホイスラー合金層24は、2つの非磁性層21、26に挟まれた構造によって、ホイスラー合金層24のアップスピンバンドには共鳴準位が形成される。そして、この共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層24から半導体基板2へ高電流密度でかつ高スピン偏極電流を注入することができる。
In the ferromagnetic
半導体基板2上のトンネルバリア層の成長が困難な場合、本実施形態を採用して半導体上に成長しやすい非磁性金属層を形成すればよい。また、第7実施形態ではホイスラー合金層24を形成する際に、熱処理を加えた場合、ホイスラー合金層24と半導体基板2との間で相互拡散が生じる可能性があり、ホイスラー合金層24が磁気的に機能しなくなる恐れがある。これに対して、本実施形態においては、半導体基板2とホイスラー合金層24の間に非磁性層21が挿入されているため、これが相互拡散のバリア層として機能する。このため、ホイスラー合金層24の磁気的な性質が損なわれずに済む。半導体基板2上のホイスラー合金層24の成長は、第1実施形態のトンネルバリア層上で成長させる場合と同様の製造方法を用いる。非磁性層21は、非磁性層26と同じ材料で良く、クロム(Cr)、バナジウム(V)、マンガン(Mn)を用いることが好ましい。
In the case where it is difficult to grow the tunnel barrier layer on the
本実施形態の変形例によるスピンMOSFETは、第1実施形態の変形例によるスピンMOSFETのソース部およびドレイン部の少なくとも一方を図18に示した強磁性積層膜20Gで置き換えた構成となる。本変形例のスピンMOSFETにおいても、第1実施形態と同様に、ある特定バイアスでMRの増大が確認できた。
The spin MOSFET according to the modification of the present embodiment has a configuration in which at least one of the source part and the drain part of the spin MOSFET according to the modification of the first embodiment is replaced with the ferromagnetic
また、上記各実施形態において、トンネルバリア層と、ホイスラー合金層との間に、CrxAl1−x(40%≦x≦60%)、CrxGa1−x(40%≦x≦60%)などを3オングストローム〜6オングストローム挿入しても同様の効果が得られ、温度依存性に伴うMRの低減が抑えられることがわかった。 In each of the above embodiments, a tunnel barrier layer, between the Heusler alloy layer, C r xAl 1-x ( 40% ≦ x ≦ 60%), Cr x Ga 1-x (40% ≦ x ≦ 60 %) And the like can be obtained by inserting 3 angstroms to 6 angstroms, and the reduction of MR due to temperature dependence can be suppressed.
以上説明した各実施形態においては、半導体基板の材料としては少なくとも表面にSi単結晶、Ge単結晶、Si−Ge単結晶を有する基板、SiC単結晶を有する基板、SOI(Silicon on Insulator)基板、GaAs単結晶、InGaAs単結晶などを少なくとも表面に有するIII−V族化合物半導体基板、またはII−VI族半導体基板を用いることができる。 In each of the embodiments described above, the material of the semiconductor substrate is at least a Si single crystal, a Ge single crystal, a substrate having a Si-Ge single crystal, a substrate having a SiC single crystal, an SOI (Silicon on Insulator) substrate, A III-V compound semiconductor substrate or a II-VI group semiconductor substrate having at least a GaAs single crystal, an InGaAs single crystal, or the like on the surface can be used.
以上説明した各実施形態の組み合わせを変えてスピンMOSFETが形成された場合でも全て本発明の範疇に含まれる。 Even when spin MOSFETs are formed by changing the combinations of the embodiments described above, all are included in the scope of the present invention.
以上の各実施形態では、半導体層(半導体基板)とトンネルバリア層、あるいは、半導体層(半導体基板)とホイスラー合金層、あるいは、半導体層(半導体基板)と非磁性層との間に半導体の自然酸化膜が形成されていても良く、この自然酸化膜上で(001)配向の薄膜積層構造が形成されれば、上記実施形態で説明したと同様の効果を得ることができる。 In each of the above-described embodiments, a semiconductor layer (semiconductor substrate) and a tunnel barrier layer, or a semiconductor layer (semiconductor substrate) and a Heusler alloy layer, or a semiconductor natural layer between a semiconductor layer (semiconductor substrate) and a nonmagnetic layer are used. An oxide film may be formed. If a (001) -oriented thin film laminated structure is formed on this natural oxide film, the same effect as described in the above embodiment can be obtained.
以上の各実施形態では、ソース部、ドレイン部の積層構造形成の直前の工程までは、従来通りのCMOSプロセスを用いることができる。 In each of the embodiments described above, a conventional CMOS process can be used up to the step immediately before the formation of the stacked structure of the source and drain portions.
本明細書においては、スピンMOSFETの名称を用いているが、必ずしもMOSFET構造を意図したものではなく、ゲート絶縁膜が半導体の酸化膜以外で形成される、MISFETでも良い。具体的には、例えば、La2O5、La2O3、CeO2、ZrO2、HfO2、SrTiO3、PrO3、LaAlO3、Si3N4、Al2O3、Ta2O5、TiO2等をゲート絶縁膜として適用することが可能である。 In this specification, the name of the spin MOSFET is used. However, the MOSFET structure is not necessarily intended, and a MISFET in which the gate insulating film is formed of a film other than a semiconductor oxide film may be used. Specifically, for example, La 2 O 5 , La 2 O 3 , CeO 2 , ZrO 2 , HfO 2 , SrTiO 3 , PrO 3 , LaAlO 3 , Si 3 N 4 , Al 2 O 3 , Ta 2 O 5 , TiO 2 or the like can be applied as the gate insulating film.
2 半導体基板
4 ゲート絶縁膜
6 ゲート電極
20 強磁性積層膜
20a ソース部
20b ドレイン部
20Ab ドレイン部
21 非磁性層
22 トンネルバリア層
23 ホイスラー合金層を含む積層膜(MTJ)
23a ホイスラー合金層
23b トンネルバリア層
23c ホイスラー合金層
24 ホイスラー合金層
26 非磁性層
27 トンネルバリア層
28 強磁性層
30 反強磁性層
23a
Claims (7)
前記半導体基板上に設けられ、第1ホイスラー合金層と、前記第1ホイスラー合金層上に設けられた第1非磁性層と、を含む強磁性積層膜と、
を備え、
前記強磁性積層膜の磁気抵抗変化比が、前記強磁性積層膜に印加されるバイアス電圧に応じて振動することを特徴とする半導体装置。 A semiconductor substrate;
A ferromagnetic multilayer film provided on the semiconductor substrate and including a first Heusler alloy layer and a first nonmagnetic layer provided on the first Heusler alloy layer;
With
2. A semiconductor device according to claim 1, wherein the magnetoresistance change ratio of the ferromagnetic multilayer film vibrates in accordance with a bias voltage applied to the ferromagnetic multilayer film.
前記半導体基板上に設けられ、膜厚が0.28nm以上5.6nm以下の第1ホイスラー合金層と、前記第1ホイスラー合金層上に設けられた第1非磁性層と、を含む強磁性積層膜と、
を備え、
前記第1非磁性層は、クロム、バナジウム、マンガン、およびこれらの合金のいずれかであるか、またはトンネルバリアであることを特徴とする半導体装置。 A semiconductor substrate;
A ferromagnetic laminate including a first Heusler alloy layer provided on the semiconductor substrate and having a thickness of 0.28 nm to 5.6 nm and a first nonmagnetic layer provided on the first Heusler alloy layer. A membrane,
With
The semiconductor device, wherein the first nonmagnetic layer is made of chromium, vanadium, manganese, or an alloy thereof, or is a tunnel barrier.
前記半導体基板上に設けられ、膜厚が0.5nm以上2.0nm以下の銅、銀、金、およびこれらの合金のいずれかである第2非磁性層と、前記第2非磁性層上に設けられた第1ホイスラー合金層と、前記第1ホイスラー合金層上に設けられた第1非磁性層と、を含む強磁性積層膜と、
を備えていることを特徴とする半導体装置。 A semiconductor substrate;
A second nonmagnetic layer which is provided on the semiconductor substrate and is one of copper, silver, gold, and alloys thereof having a film thickness of 0.5 nm to 2.0 nm; and the second nonmagnetic layer. A ferromagnetic multilayer film comprising: a first Heusler alloy layer provided; and a first nonmagnetic layer provided on the first Heusler alloy layer;
A semiconductor device comprising:
第2ホイスラー合金層/第3非磁性層がこの順序で積層された第1積層膜、
第2ホイスラー合金層/非磁性層/強磁性層/反強磁性層がこの順序で積層された第2積層膜、および
強磁性層/反強磁性層がこの順序で積層された第3積層膜
のいずれかの積層膜を、前記第1非磁性層上に備えることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。 The ferromagnetic laminated film is
A first laminated film in which the second Heusler alloy layer / the third nonmagnetic layer are laminated in this order;
Second laminated film in which second Heusler alloy layer / nonmagnetic layer / ferromagnetic layer / antiferromagnetic layer are laminated in this order, and third laminated film in which ferromagnetic layer / antiferromagnetic layer are laminated in this order 5. The semiconductor device according to claim 1, wherein the laminated film is provided on the first nonmagnetic layer.
前記強磁性積層膜は、前記ゲート電極を挟む前記半導体基板の領域の少なくとも一方に設けられていることを特徴とする請求項1乃至6のいずれかに記載の半導体装置。 A gate insulating film provided on the semiconductor substrate; and a gate electrode provided on the gate insulating film;
The semiconductor device according to claim 1, wherein the ferromagnetic laminated film is provided in at least one of the regions of the semiconductor substrate that sandwich the gate electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240883A JP4956514B2 (en) | 2008-09-19 | 2008-09-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240883A JP4956514B2 (en) | 2008-09-19 | 2008-09-19 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073960A true JP2010073960A (en) | 2010-04-02 |
JP4956514B2 JP4956514B2 (en) | 2012-06-20 |
Family
ID=42205466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008240883A Expired - Fee Related JP4956514B2 (en) | 2008-09-19 | 2008-09-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4956514B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015221A (en) * | 2010-06-30 | 2012-01-19 | Daido Steel Co Ltd | Metal/insulator nano-granular thin film, nano-granular composite thin film and thin-film magnetic sensor |
JP2012059725A (en) * | 2010-09-03 | 2012-03-22 | Tdk Corp | Spin injection electrode structure, spin conduction element, and spin conduction device |
JPWO2014163121A1 (en) * | 2013-04-05 | 2017-02-16 | 国立研究開発法人物質・材料研究機構 | Current perpendicular magnetoresistive effect element |
JP2018148006A (en) * | 2017-03-03 | 2018-09-20 | 国立研究開発法人物質・材料研究機構 | Monocrystalline magnetoresistive element, manufacturing method therefor, and device using the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028362A (en) * | 2006-06-22 | 2008-02-07 | Toshiba Corp | Magnetoresistive element and magnetic memory |
JP2008066596A (en) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | Spin mosfet |
-
2008
- 2008-09-19 JP JP2008240883A patent/JP4956514B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028362A (en) * | 2006-06-22 | 2008-02-07 | Toshiba Corp | Magnetoresistive element and magnetic memory |
JP2008066596A (en) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | Spin mosfet |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015221A (en) * | 2010-06-30 | 2012-01-19 | Daido Steel Co Ltd | Metal/insulator nano-granular thin film, nano-granular composite thin film and thin-film magnetic sensor |
JP2012059725A (en) * | 2010-09-03 | 2012-03-22 | Tdk Corp | Spin injection electrode structure, spin conduction element, and spin conduction device |
JPWO2014163121A1 (en) * | 2013-04-05 | 2017-02-16 | 国立研究開発法人物質・材料研究機構 | Current perpendicular magnetoresistive effect element |
JP2018148006A (en) * | 2017-03-03 | 2018-09-20 | 国立研究開発法人物質・材料研究機構 | Monocrystalline magnetoresistive element, manufacturing method therefor, and device using the same |
Also Published As
Publication number | Publication date |
---|---|
JP4956514B2 (en) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hirohata et al. | Roadmap for emerging materials for spintronic device applications | |
JP6719515B2 (en) | Spin-orbit torque magnetic element | |
US10103321B2 (en) | Magnetoresistive element and magnetic memory | |
US7057921B2 (en) | Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same | |
JP5214765B2 (en) | Magnetoresistive element and magnetic memory | |
US11735242B2 (en) | Electric field switchable magnetic devices | |
Liu et al. | Reduction of the spin-torque critical current by partially canceling the free layer demagnetization field | |
KR101929583B1 (en) | Nonvolatile magnetic memory device | |
WO2002058167A1 (en) | Spin switch and magnaetic storage elemet using it | |
WO2015016061A1 (en) | Magnetoresistive element and magnetic memory | |
CN1606170A (en) | Transistor based on double barrier tunnel junction resonant tunneling effect | |
CN111384235B (en) | Magnetic tunnel junction and NSOT-MRAM device based on magnetic tunnel junction | |
WO2015040928A1 (en) | Spin mosfet | |
JP4956514B2 (en) | Semiconductor device | |
US10263181B2 (en) | Laminated structure and spin modulation element | |
CN112993148B (en) | Magneto-resistance effect element | |
CN108352446B (en) | Magnetic tunnel diode and magnetic tunnel transistor | |
JP5082688B2 (en) | Spin transistor and semiconductor memory | |
US10971677B2 (en) | Electrically controlled nanomagnet and spin orbit torque magnetic random access memory including the same | |
Locatelli et al. | Basic spintronic transport phenomena | |
JP2009239122A (en) | Magneto-resistance effect device and spin mos (metal oxide semiconductor) field-effect transistor | |
JP5377531B2 (en) | Spin MOS field effect transistor | |
Hafarov et al. | L1 0 Ordered Thin Films for Spintronic and Permanent Magnet Applications | |
US12035638B2 (en) | Magnetoresistance effect element and magnetic memory | |
JP2009105285A (en) | Spin filter effect element, and spin transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4956514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |