JP2009105285A - Spin filter effect element, and spin transistor - Google Patents

Spin filter effect element, and spin transistor Download PDF

Info

Publication number
JP2009105285A
JP2009105285A JP2007276778A JP2007276778A JP2009105285A JP 2009105285 A JP2009105285 A JP 2009105285A JP 2007276778 A JP2007276778 A JP 2007276778A JP 2007276778 A JP2007276778 A JP 2007276778A JP 2009105285 A JP2009105285 A JP 2009105285A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
ferromagnetic
drain electrode
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007276778A
Other languages
Japanese (ja)
Inventor
Tomoo Sasaki
智生 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007276778A priority Critical patent/JP2009105285A/en
Publication of JP2009105285A publication Critical patent/JP2009105285A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a spin filter effect element having a sufficiently high spin filter effect to a semiconductor layer; and a spin transistor having sufficiently high magnetic resistivity between source and drain electrodes. <P>SOLUTION: This spin transistor 10 includes: a source electrode layer 3; a drain electrode layer 7; a semiconductor layer 9 having the source electrode layer 3 and the drain electrode layer 7 formed thereon; and a gate electrode layer GE formed on the semiconductor layer 8 directly or through an insulation layer GI. At least one of the source electrode layer 3 and the drain electrode layer 7 includes ferromagnetic layers SI and DI contacting the semiconductor layer 9, and metal layers SE and DE contacting sides of the ferromagnetic insulation layers SI and DI opposite to the semiconductor 9 sides. The ferromagnetic layers SI and DI form tunnel barriers between the semiconductor layer 9 and the metal layers SE and DE. The semiconductor layer 9 and the metal layers SE and DE are formed of materials coming into Schottky contact when brought into contact with each other. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、スピンフィルタ効果素子及びスピントランジスタに関する。   The present invention relates to a spin filter effect element and a spin transistor.

近年、スピンエレクトロニクスに対する研究が注目されている。スピントランジスタは、電子のスピンを利用したトランジスタであり、新技術のイノベーションを起こすものとして期待されている。スピントランジスタは、新たな構造の記憶素子や、多機能の論理回路として利用することもでき、また、磁性体プロセスを用いて製造されることから、磁性素子の制御素子としての利用も考えられる。   In recent years, research on spin electronics has attracted attention. Spin transistors are transistors that use electron spin, and are expected to cause innovations in new technologies. The spin transistor can be used as a memory element having a new structure or a multi-function logic circuit. Since the spin transistor is manufactured using a magnetic process, it can be used as a control element of the magnetic element.

例えば、下記特許文献1の図11において、強磁性体からなるソース電極とドレイン電極との間に非磁性の半導体層を設け、この半導体層上にゲート絶縁層を介してゲート電極層を設けたスピントランジスタが開示されている。   For example, in FIG. 11 of Patent Document 1 below, a nonmagnetic semiconductor layer is provided between a source electrode and a drain electrode made of a ferromagnetic material, and a gate electrode layer is provided on the semiconductor layer via a gate insulating layer. A spin transistor is disclosed.

この従来技術のスピントランジスタにおいては、ソース電極によってスピン偏極した電子が半導体層に注入される。即ち、ソース電極は通常の電極としての機能と、スピンフィルタ効果膜としての機能を兼ねており、半導体層と共にスピンフィルタ効果素子を構成している。また、半導体層に注入される電子のスピンの偏極方向はソース電極の磁化方向に依存し、半導体層に注入される電子のスピン偏極率はスピンフィルタ効果膜であるソース電極のスピン偏極率に依存する。   In this conventional spin transistor, electrons spin-polarized by the source electrode are injected into the semiconductor layer. That is, the source electrode has a function as a normal electrode and a function as a spin filter effect film, and constitutes a spin filter effect element together with the semiconductor layer. The direction of spin polarization of electrons injected into the semiconductor layer depends on the magnetization direction of the source electrode, and the rate of spin polarization of electrons injected into the semiconductor layer depends on the spin polarization of the source electrode that is a spin filter effect film. Depends on rate.

そして、半導体層のチャネルを通ってドレイン電極内に注入される電子は、その偏極の方向に依存して散乱される。換言すれば、ソース電極から半導体層内のチャネルに注入された電子は、半導体層とドレイン電極との界面でスピン依存散乱する。即ち、ドレイン電極は通常の電極としての機能と、特定の方向に偏極した電子を優先的に受け入れるスピンフィルタ効果膜としての機能とを兼ねており、半導体層と共にスピンフィルタ効果素子を構成している。そのため、ソース電極とドレイン電極の磁化の向きが平行の場合には、ソース・ドレイン電極間の抵抗は小さくなり、反平行の場合にはその抵抗は大きくなる。   Electrons injected into the drain electrode through the channel of the semiconductor layer are scattered depending on the direction of polarization. In other words, electrons injected from the source electrode into the channel in the semiconductor layer are spin-dependently scattered at the interface between the semiconductor layer and the drain electrode. In other words, the drain electrode has both a function as a normal electrode and a function as a spin filter effect film that preferentially accepts electrons polarized in a specific direction, and constitutes a spin filter effect element together with the semiconductor layer. Yes. Therefore, when the magnetization directions of the source electrode and the drain electrode are parallel, the resistance between the source and drain electrodes is small, and when the magnetization direction is antiparallel, the resistance is large.

スピントランジスタの記憶素子等への応用を考えた場合、ソース電極とドレイン電極の磁化の向きが平行の場合と反平行の場合における、ソース・ドレイン電極間の抵抗変化率(以下、「ソース・ドレイン電極間の磁気抵抗率」という。)は大きい程好ましい。そして、ソース・ドレイン電極間の磁気抵抗率は、ソース電極及びドレイン電極と半導体層とで構成されるスピンフィルタ効果素子のスピンフィルタ効果の強さに依存し、このスピンフィルタ効果の強さは、主にソース電極及びドレイン電極を構成する強磁性体のスピン分極率に依存する。   When considering application to a storage element of a spin transistor, the rate of change in resistance between the source and drain electrodes (hereinafter referred to as “source / drain” when the magnetization directions of the source electrode and the drain electrode are parallel and antiparallel) The greater the "magnetic resistivity between the electrodes"), the better. The magnetic resistivity between the source and drain electrodes depends on the strength of the spin filter effect of the spin filter effect element composed of the source and drain electrodes and the semiconductor layer, and the strength of the spin filter effect is It depends mainly on the spin polarizability of the ferromagnetic material constituting the source electrode and the drain electrode.

スピン分極率の高い強磁性体を用いたスピンフィルタ効果素子としては、例えば、下記特許文献2に開示されたものを挙げることができる。このスピンフィルタ効果素子は、薄い強磁性絶縁層を強磁性体からなる電極と非磁性体からなる電極とで挟んだ構造を有しており、薄い強磁性絶縁層としてスピン分極率の高いスピネルフェライトを用いている。このスピンフィルタ効果素子は、強磁性絶縁層と強磁性体からなる電極とからなるスピンフィルタ効果膜を有し、このスピンフィルタ効果膜から非磁性体からなる電極へスピン偏極電子を注入する素子と見ることができる。このような構造によって、スピン偏極率の高い電子を非磁性体からなる電極に注入することが可能なスピンフィルタ効果素子を実現している。しかし、スピントランジスタへの応用を考えた場合、半導体層に対してスピン偏極電子を注入する必要があるため、このようなスピンフィルタ効果素子をそのままスピントランジスタに用いることはできない。   Examples of the spin filter effect element using a ferromagnetic material having a high spin polarizability include those disclosed in Patent Document 2 below. This spin filter effect element has a structure in which a thin ferromagnetic insulating layer is sandwiched between a ferromagnetic electrode and a non-magnetic electrode, and a spinel ferrite having a high spin polarizability as a thin ferromagnetic insulating layer. Is used. This spin filter effect element has a spin filter effect film composed of a ferromagnetic insulating layer and an electrode made of a ferromagnetic material, and injects spin-polarized electrons from the spin filter effect film into an electrode made of a nonmagnetic material Can be seen. With such a structure, a spin filter effect element capable of injecting electrons having a high spin polarization rate into an electrode made of a nonmagnetic material is realized. However, when considering application to a spin transistor, since it is necessary to inject spin-polarized electrons into the semiconductor layer, such a spin filter effect element cannot be used as it is in a spin transistor.

また、ソース・ドレイン電極間の磁気抵抗率が高いスピントランジスタを実現するには、スピンフィルタ効果膜としてスピン分極率の高い強磁性体を用いることに加え、スピンフィルタ効果膜と半導体層とを適切な大きさのショットキー障壁が形成されるようにショットキー接触させる必要があることが知られている。即ち、このようにスピンフィルタ効果膜と半導体層とを接触させると、スピンフィルタ効果膜の強磁性体内のスピン偏極電子がスピンフィルタ効果膜と半導体層との界面を通過する際にスピン散乱される確率を低減させることができる。その結果、スピン分極率の高い電子がスピンフィルタ効果膜から半導体層内に注入されることになる。そのため、下記特許文献1の図11に開示されたスピントランジスタにおいては、スピンフィルタ効果膜となるソース電極とドレイン電極を構成する材料として、強磁性体であり、かつ、半導体層と適切にショットキー接合するものを用いている。
特開2004−111904号公報 特開2004−39672号公報
In addition, in order to realize a spin transistor having a high magnetic resistivity between the source and drain electrodes, in addition to using a ferromagnetic material having a high spin polarizability as the spin filter effect film, an appropriate combination of the spin filter effect film and the semiconductor layer is used. It is known that Schottky contact is required so that a large Schottky barrier is formed. That is, when the spin filter effect film and the semiconductor layer are brought into contact with each other in this manner, spin-polarized electrons in the spin filter effect film ferromagnetic material are spin scattered when passing through the interface between the spin filter effect film and the semiconductor layer. Can reduce the probability. As a result, electrons having a high spin polarizability are injected from the spin filter effect film into the semiconductor layer. For this reason, in the spin transistor disclosed in FIG. 11 of Patent Document 1 below, the material constituting the source electrode and the drain electrode serving as the spin filter effect film is a ferromagnetic material and is appropriately Schottky with the semiconductor layer. What is to be joined is used.
JP 2004-111904 A JP 2004-39672 A

しかしながら、従来のスピントランジスタにおいてソース・ドレイン電極間の磁気抵抗率を高くするためには、それに用いられるスピンフィルタ効果膜を、分極率の高い強磁性体であり、かつ、半導体層と適切にショットキー接合するという2つの条件を同時に満たす材料で構成しなければならなかった。このため、例えば、スピンフィルタ効果膜を構成する材料として分極率の高い強磁性体を選択すると半導体層と適切にショットキー接合するという条件を十分に満たさない場合があり、また、スピンフィルタ効果素子を構成する材料として半導体層と適切にショットキー接合する材料を選択すると、分極率の高い強磁性体という条件を十分に満たさない場合があった。   However, in order to increase the magnetoresistance between the source and drain electrodes in a conventional spin transistor, the spin filter effect film used for it is a ferromagnetic material having a high polarizability and is appropriately shot with a semiconductor layer. The material must satisfy the two conditions of key joining at the same time. For this reason, for example, if a ferromagnetic material having a high polarizability is selected as the material constituting the spin filter effect film, the condition for proper Schottky junction with the semiconductor layer may not be sufficiently satisfied. When a material that appropriately schottky-joins with a semiconductor layer is selected as the material that constitutes the material, the condition of a ferromagnetic material having a high polarizability may not be sufficiently satisfied.

その結果、半導体層にスピン偏極した電子を注入する効果、及び、半導体層からスピン偏極電子が注入される際にスピン依存散乱を生じさせる効果(以下、「半導体層に対するスピンフィルタ効果」という。)を十分に発揮するスピンフィルタ効果素子を得ることが困難であるという問題があった。さらに、半導体層に対するスピンフィルタ効果を十分に発揮するスピンフィルタ効果素子を得ることが困難であるため、ソース・ドレイン電極間の磁気抵抗率が十分に高いスピントランジスタを実現することが困難であるという問題があった。   As a result, the effect of injecting spin-polarized electrons into the semiconductor layer and the effect of causing spin-dependent scattering when spin-polarized electrons are injected from the semiconductor layer (hereinafter referred to as “spin filter effect on the semiconductor layer”) There is a problem that it is difficult to obtain a spin filter effect element that sufficiently exhibits. Furthermore, since it is difficult to obtain a spin filter effect element that sufficiently exhibits the spin filter effect on the semiconductor layer, it is difficult to realize a spin transistor having a sufficiently high magnetoresistance between the source and drain electrodes. There was a problem.

本発明は、このような課題に鑑みてなされたものであり、半導体層に対するスピンフィルタ効果が十分に高いスピンフィルタ効果素子、及びソース・ドレイン電極間の磁気抵抗率が十分に高いスピントランジスタと提供することを目的とする。   The present invention has been made in view of such problems, and provides a spin filter effect element having a sufficiently high spin filter effect on a semiconductor layer, and a spin transistor having a sufficiently high magnetic resistivity between source and drain electrodes. The purpose is to do.

上述の課題を解決するため、本発明に係るスピンフィルタ効果素子は、半導体層と、半導体層上に積層された強磁性絶縁層と強磁性絶縁層の半導体層側とは反対側に積層された金属層とを有するスピンフィルタ効果膜とを備え、強磁性絶縁層は半導体層と金層層間のトンネル障壁を形成し、半導体層と金属層は互いに直接接触させた場合にショットキー接触する材料からなることを特徴とする。   In order to solve the above-described problems, a spin filter effect element according to the present invention is formed by stacking a semiconductor layer, a ferromagnetic insulating layer stacked on the semiconductor layer, and a side opposite to the semiconductor layer side of the ferromagnetic insulating layer. A spin filter effect film having a metal layer, the ferromagnetic insulating layer forms a tunnel barrier between the semiconductor layer and the gold layer, and the semiconductor layer and the metal layer are made of a material that makes a Schottky contact when in direct contact with each other. It is characterized by becoming.

本発明のスピンフィルタ効果素子によれば、半導体層には強磁性絶縁層を有するスピンフィルタ効果膜が積層されており、この強磁性絶縁層がスピンフィルタ効果を担うこととなる。そして、強磁性絶縁層は半導体層と金層層間のトンネル障壁を形成しているため、金属層と半導体層間に電圧を印加すると、これらの間にトンネル電流が流れる。また、半導体層と金属層は互いに直接接触させた場合にショットキー接触するものが選択されており、かつ、これらの間の強磁性絶縁層にはトンネル電流が流れるため、半導体層と金属層はショットキー接触した場合と同等の挙動を示すこととなる。これにより、半導体層に使用するスピンフィルタ効果膜に求められる分極率の高い強磁性体を用いるという条件、及び、半導体層とショットキー接触するという条件について、前者の条件を強磁性絶縁層で満たし、後者の条件を金属層で満たすことが可能となる。即ち、従来のスピンフィルタ効果膜においては、これらの2つの条件を半導体層と接する1つの層によって満たさなければならなかったのに対して、本発明のスピンフィルタ効果素子では、これらの2つの条件をそれぞれ別個の層によって満たすことが可能である。その結果、これらの2つの条件をより理想的に満たすようにスピンフィルタ効果膜を構成することができるため、半導体層に対するスピンフィルタ効果が十分に高いスピンフィルタ効果素子を得ることができる。   According to the spin filter effect element of the present invention, the spin filter effect film having the ferromagnetic insulating layer is laminated on the semiconductor layer, and this ferromagnetic insulating layer bears the spin filter effect. Since the ferromagnetic insulating layer forms a tunnel barrier between the semiconductor layer and the gold layer, when a voltage is applied between the metal layer and the semiconductor layer, a tunnel current flows between them. In addition, when the semiconductor layer and the metal layer are in direct contact with each other, a Schottky contact is selected, and since a tunnel current flows through the ferromagnetic insulating layer between them, the semiconductor layer and the metal layer are The same behavior as when Schottky contact is made. As a result, the ferromagnetic insulating layer satisfies the former condition for the condition of using a ferromagnetic material having a high polarizability required for the spin filter effect film used in the semiconductor layer and the condition of making a Schottky contact with the semiconductor layer. The latter condition can be satisfied by the metal layer. That is, in the conventional spin filter effect film, these two conditions must be satisfied by one layer in contact with the semiconductor layer, whereas in the spin filter effect element of the present invention, these two conditions are satisfied. Can be satisfied by separate layers. As a result, the spin filter effect film can be configured so as to more ideally satisfy these two conditions, so that a spin filter effect element having a sufficiently high spin filter effect on the semiconductor layer can be obtained.

また、本発明に係るスピントランジスタは、強磁性層を有するソース電極層と、強磁性層を有するドレイン電極層と、ソース電極層及びドレイン電極層が設けられた半導体層と、半導体層に直接又はゲート絶縁層を介して設けられたゲート電極層とを備え、ソース電極層とドレイン電極層のうち少なくとも一方は、半導体層に接する強磁性層としての強磁性絶縁層と、強磁性絶縁層の半導体層側とは反対側に接する金属層とを有し、強磁性絶縁層は半導体層と金属層間のトンネル障壁を形成し、半導体層と金属層は互いに直接接触させた場合にショットキー接触する材料からなることを特徴とする。   The spin transistor according to the present invention includes a source electrode layer having a ferromagnetic layer, a drain electrode layer having a ferromagnetic layer, a semiconductor layer provided with the source electrode layer and the drain electrode layer, and A gate electrode layer provided via a gate insulating layer, at least one of the source electrode layer and the drain electrode layer being a ferromagnetic insulating layer as a ferromagnetic layer in contact with the semiconductor layer, and a semiconductor of the ferromagnetic insulating layer A material that has a metal layer in contact with the opposite side of the layer side, the ferromagnetic insulating layer forms a tunnel barrier between the semiconductor layer and the metal layer, and the material that makes a Schottky contact when the semiconductor layer and the metal layer are in direct contact with each other It is characterized by comprising.

本発明のスピントランジスタによれば、ゲート電極層に電圧を印加することにより、この電圧に対応して半導体層内にチャネルが形成されるため、ソース電極層から半導体層のチャネル内に流れ込むキャリアが増加する。そのため、通常の電界効果トランジスタと同様の機能を発揮する。また、この際、強磁性層を有するソース電極層はスピンフィルタ効果膜として機能するため、ソース電極層の磁化方向と同方向にスピン偏極したキャリアが半導体層に注入される。   According to the spin transistor of the present invention, when a voltage is applied to the gate electrode layer, a channel is formed in the semiconductor layer corresponding to the voltage, so that carriers flowing from the source electrode layer into the channel of the semiconductor layer are generated. To increase. Therefore, the same function as a normal field effect transistor is exhibited. At this time, since the source electrode layer having the ferromagnetic layer functions as a spin filter effect film, carriers spin-polarized in the same direction as the magnetization direction of the source electrode layer are injected into the semiconductor layer.

そして、半導体層に注入されたスピン偏極キャリアは、ドレイン電極層に流れ込む。この際、強磁性層を有するドレイン電極層は、スピンフィルタ効果膜として機能するため、半導体層に注入されたスピン偏極キャリアは、半導体層とドレイン電極層との界面において、スピン依存散乱することとなる。   Then, spin-polarized carriers injected into the semiconductor layer flow into the drain electrode layer. At this time, since the drain electrode layer having a ferromagnetic layer functions as a spin filter effect film, spin-polarized carriers injected into the semiconductor layer are spin-dependently scattered at the interface between the semiconductor layer and the drain electrode layer. It becomes.

即ち、ソース電極層の磁化の向きがドレイン電極層の磁化の向きとは逆向きの場合、半導体層に注入されたスピン偏極キャリアは半導体層とドレイン電極層の界面において大部分が反射され、ドレイン電極層には流れ込みにくい。一方、ソース電極層の磁化の向きがスピンフィルタ層の磁化の向きと同一の場合、半導体層に注入されたスピン偏極キャリアは半導体層とドレイン電極層の界面を大部分が通過し、ドレイン電極層に流れ込む。そのため、ソース電極層とドレイン電極層の磁化の向きが平行の場合と反平行の場合とでは、ソース・ドレイン電極層間の抵抗値が異なることとなる。   That is, when the magnetization direction of the source electrode layer is opposite to the magnetization direction of the drain electrode layer, most of the spin-polarized carriers injected into the semiconductor layer are reflected at the interface between the semiconductor layer and the drain electrode layer, It is difficult to flow into the drain electrode layer. On the other hand, when the magnetization direction of the source electrode layer is the same as the magnetization direction of the spin filter layer, most of the spin-polarized carriers injected into the semiconductor layer pass through the interface between the semiconductor layer and the drain electrode layer, and the drain electrode Flows into the layer. For this reason, the resistance value between the source and drain electrode layers differs depending on whether the magnetization directions of the source electrode layer and the drain electrode layer are parallel or antiparallel.

そして、本発明のスピントランジスタでは、ソース電極層とドレイン電極層のうち少なくとも一方は、強磁性層として強磁性絶縁層を有している。そして、強磁性絶縁層は半導体層と金層層間のトンネル障壁を形成しているため、金属層と半導体層間に電圧を印加すると、これらの間にトンネル電流が流れる。また、半導体層と金属層は互いに直接接触させた場合にショットキー接触するものが選択されており、かつ、これらの間の強磁性絶縁層にはトンネル電流が流れるため、半導体層と金属層はショットキー接触した場合と同等の挙動を示すこととなる。   In the spin transistor of the present invention, at least one of the source electrode layer and the drain electrode layer has a ferromagnetic insulating layer as a ferromagnetic layer. Since the ferromagnetic insulating layer forms a tunnel barrier between the semiconductor layer and the gold layer, when a voltage is applied between the metal layer and the semiconductor layer, a tunnel current flows between them. In addition, when the semiconductor layer and the metal layer are in direct contact with each other, a Schottky contact is selected, and since a tunnel current flows through the ferromagnetic insulating layer between them, the semiconductor layer and the metal layer are The same behavior as when Schottky contact is made.

これにより、半導体層に使用するスピンフィルタ効果膜に求められる分極率の高い強磁性体を用いるという条件、及び、半導体層とショットキー接触するという条件について、前者の条件を強磁性絶縁層で満たし、後者の条件を金属層で満たすことが可能となる。即ち、従来のスピンフィルタ効果膜においては、これらの2つの条件を半導体層と接する1つの層によって満たさなければならなかったのに対して、本発明のスピンフィルタ効果素子では、これらの2つの条件をそれぞれ別個の層によって満たすことが可能である。そのため、これらの2つの条件をより理想的に満たすようにスピンフィルタ効果膜を構成することができるため、半導体層に対するスピンフィルタ効果が十分に高いスピンフィルタ効果素子を備えたスピントランジスタとすることができる。その結果、ソース・ドレイン電極間の磁気抵抗率が十分に高いスピントランジスタを得ることができる。   As a result, the ferromagnetic insulating layer satisfies the former condition for the condition of using a ferromagnetic material having a high polarizability required for the spin filter effect film used in the semiconductor layer and the condition of making a Schottky contact with the semiconductor layer. The latter condition can be satisfied by the metal layer. That is, in the conventional spin filter effect film, these two conditions must be satisfied by one layer in contact with the semiconductor layer, whereas in the spin filter effect element of the present invention, these two conditions are satisfied. Can be satisfied by separate layers. Therefore, since the spin filter effect film can be configured to more ideally satisfy these two conditions, a spin transistor including a spin filter effect element having a sufficiently high spin filter effect on the semiconductor layer can be obtained. it can. As a result, a spin transistor having a sufficiently high magnetoresistance between the source and drain electrodes can be obtained.

さらに、ソース電極層とドレイン電極層のそれぞれは、半導体層に接する強磁性層としての強磁性絶縁層と、強磁性絶縁層の半導体層側とは反対側に接する金属層とを有し、強磁性絶縁層は半導体層と金属層間のトンネル障壁を形成し、半導体層と金属層は互いに直接接触させた場合にショットキー接触する材料からなることが好ましい。   Furthermore, each of the source electrode layer and the drain electrode layer has a ferromagnetic insulating layer as a ferromagnetic layer in contact with the semiconductor layer, and a metal layer in contact with the opposite side of the ferromagnetic insulating layer to the semiconductor layer side. The magnetic insulating layer forms a tunnel barrier between the semiconductor layer and the metal layer, and the semiconductor layer and the metal layer are preferably made of a material that makes a Schottky contact when brought into direct contact with each other.

これにより、ソース電極層とドレイン電極層は、それぞれ半導体層に対して上述の2つの条件をより理想的に満たすスピンフィルタ効果膜となる。その結果、ソース・ドレイン電極間の磁気抵抗率がより高いスピントランジスタを得ることができる。   As a result, the source electrode layer and the drain electrode layer become spin filter effect films that more ideally satisfy the above two conditions for the semiconductor layer. As a result, a spin transistor having a higher magnetic resistivity between the source and drain electrodes can be obtained.

さらに、強磁性絶縁層は、その抵抗率が1Ω・cm以上であることが好ましい。これにより、強磁性絶縁層は半導体層と金層層間のトンネル障壁を確実に形成することが可能となる。その結果、ソース電極層とドレイン電極層の少なくとも一方は、半導体層に対して上述の2つの条件をより確実に満たすスピンフィルタ効果膜となるため、信頼性の高いスピントランジスタを得ることができる。   Furthermore, the resistivity of the ferromagnetic insulating layer is preferably 1 Ω · cm or more. As a result, the ferromagnetic insulating layer can reliably form a tunnel barrier between the semiconductor layer and the gold layer. As a result, at least one of the source electrode layer and the drain electrode layer becomes a spin filter effect film that more reliably satisfies the above-described two conditions with respect to the semiconductor layer, so that a highly reliable spin transistor can be obtained.

さらに、金属膜は、Be、B、Mg、Al、Ti、Cu、Zn、Zr、Mo、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Ir、Pt及びAuからなる群から選ばれた少なくとも一種を含むことが好ましい。   Further, the metal film is selected from the group consisting of Be, B, Mg, Al, Ti, Cu, Zn, Zr, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Pt, and Au. It is preferable to contain at least one selected from the above.

さらに、ソース電極層とドレイン電極層の少なくとも一方が有する強磁性層の磁化方向は固定されていることが好ましい。これにより、ソース電極層とドレイン電極層が有するそれぞれの磁化方向の相対的な角度を変更させることが容易になる。その結果、ソース・ドレイン電極間の抵抗値を容易に変化させることが可能なスピントランジスタを得ることができる。   Furthermore, it is preferable that the magnetization direction of the ferromagnetic layer included in at least one of the source electrode layer and the drain electrode layer is fixed. Thereby, it becomes easy to change the relative angles of the magnetization directions of the source electrode layer and the drain electrode layer. As a result, a spin transistor capable of easily changing the resistance value between the source and drain electrodes can be obtained.

さらに、ソース電極層とドレイン電極層の少なくとも一方が有する強磁性層は、形状異方性によってその磁化方向が固定されていることが好ましい。これにより、ソース電極層とドレイン電極層の少なくとも一方を適切な形状になるように形成するだけで、その磁化方向を固定することができる。   Furthermore, it is preferable that the magnetization direction of the ferromagnetic layer included in at least one of the source electrode layer and the drain electrode layer is fixed by shape anisotropy. Thereby, the magnetization direction can be fixed only by forming at least one of the source electrode layer and the drain electrode layer so as to have an appropriate shape.

さらに、ソース電極層とドレイン電極層の双方の強磁性層は、形状異方性によってその磁化方向が固定されていることが好ましい。これにより、ソース電極層とドレイン電極層が有するそれぞれの磁化方向の相対的な角度を変更させることがより容易になる。その結果、ソース・ドレイン電極間の抵抗値をより容易に変化させることが可能なスピントランジスタを得ることができる。   Furthermore, it is preferable that the magnetization directions of the ferromagnetic layers of both the source electrode layer and the drain electrode layer are fixed by shape anisotropy. This makes it easier to change the relative angles of the respective magnetization directions of the source electrode layer and the drain electrode layer. As a result, a spin transistor capable of changing the resistance value between the source and drain electrodes more easily can be obtained.

さらに、ソース電極層とドレイン電極層の強磁性層の保磁力は、互いに異なることが好ましい。これにより、ソース電極層とドレイン電極層のそれぞれの磁化方向の相対的な角度を変更させることがさらにより容易になる。その結果、ソース・ドレイン電極間の抵抗値をさらにより容易に変化させることが可能なスピントランジスタを得ることができる。   Furthermore, the coercive forces of the ferromagnetic layers of the source electrode layer and the drain electrode layer are preferably different from each other. Thereby, it becomes even easier to change the relative angles of the magnetization directions of the source electrode layer and the drain electrode layer. As a result, a spin transistor capable of changing the resistance value between the source and drain electrodes more easily can be obtained.

さらに、ソース電極層とドレイン電極層の少なくとも一方が有する金属層は反強磁性層であり、反強磁性層と接する強磁性層の磁化方向は、反強磁性層からの交換結合磁界によって固定されていることが好ましい。これにより、ソース電極層やドレイン電極層の形状に関わらず、その磁化方向を確実に固定することができる。   Further, the metal layer of at least one of the source electrode layer and the drain electrode layer is an antiferromagnetic layer, and the magnetization direction of the ferromagnetic layer in contact with the antiferromagnetic layer is fixed by an exchange coupling magnetic field from the antiferromagnetic layer. It is preferable. Thereby, the magnetization direction can be reliably fixed regardless of the shape of the source electrode layer and the drain electrode layer.

さらに、ソース電極層とドレイン電極層のいずれかが有する強磁性層の磁化方向をスピン注入磁化反転によって反転させるための磁化反転電極層が半導体層にさらに設けられていることが好ましい。これにより、ソース電極層とドレイン電極層のいずれかが有する強磁性層の磁化方向を容易に変更させることができる。また、外部磁場を印加することによってソース電極層とドレイン電極層のいずれかが有する強磁性層の磁化方向を反転させる場合と比較して、外部磁場を印加するための機構が不要となるため、スピントランジスタの小型化が可能となる。また、スピントランジスタを多数集積させた場合に、特定の素子が有する強磁性層の磁化方向のみを変更させることが容易となる。さらに、トランジスタとしての機能と、情報記憶機能とを兼ね備えることとなるため、ソース電極層とドレイン電極層の磁化方向が平行の状態及び反平行の状態の2状態を1ビットに対応させると、不揮発性半導体メモリとして使用することが可能なスピントランジスタを得ることができる。   Furthermore, it is preferable that the semiconductor layer further includes a magnetization reversal electrode layer for reversing the magnetization direction of the ferromagnetic layer included in either the source electrode layer or the drain electrode layer by spin injection magnetization reversal. As a result, the magnetization direction of the ferromagnetic layer included in either the source electrode layer or the drain electrode layer can be easily changed. In addition, a mechanism for applying an external magnetic field is unnecessary compared to the case of reversing the magnetization direction of the ferromagnetic layer of either the source electrode layer or the drain electrode layer by applying an external magnetic field. The spin transistor can be miniaturized. In addition, when a large number of spin transistors are integrated, it is easy to change only the magnetization direction of the ferromagnetic layer of a specific element. Furthermore, since the transistor functions and the information storage function are combined, if the two states of the source electrode layer and the drain electrode layer in which the magnetization directions are parallel and anti-parallel are associated with one bit, the nonvolatile state is obtained. A spin transistor that can be used as a conductive semiconductor memory can be obtained.

本発明によれば、半導体層に対するスピンフィルタ効果が十分に高いスピンフィルタ効果素子、及びソース・ドレイン電極間の磁気抵抗率が十分に高いスピントランジスタが提供される。   According to the present invention, a spin filter effect element having a sufficiently high spin filter effect on a semiconductor layer and a spin transistor having a sufficiently high magnetoresistance between source and drain electrodes are provided.

以下、実施の形態に係るスピンフィルタ効果素子及びスピントランジスタについて、添付図面を参照しながら詳細に説明する。なお、各図面において、同一要素には同一符号を用いることとし、重複する説明は省略する。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。   Hereinafter, a spin filter effect element and a spin transistor according to embodiments will be described in detail with reference to the accompanying drawings. In addition, in each drawing, the same code | symbol is used for the same element and the overlapping description is abbreviate | omitted. In addition, the dimensional ratios in the components in the drawings and between the components are arbitrary for easy viewing of the drawings.

図1は、本実施形態に係るスピンフィルタ効果素子11、13を備えたスピントランジスタ10の縦断面構成を示す図である。   FIG. 1 is a diagram showing a vertical cross-sectional configuration of a spin transistor 10 including spin filter effect elements 11 and 13 according to the present embodiment.

スピントランジスタ10は、半導体層9と、強磁性絶縁層SI及び金属層SEを有し半導体層9上に設けられたソース電極層3と、強磁性絶縁層DI及び金属層DEを有し半導体層9上に設けられたドレイン電極層7と、ゲート電極層GEとを備えている。   The spin transistor 10 includes a semiconductor layer 9, a source electrode layer 3 having a ferromagnetic insulating layer SI and a metal layer SE, and a semiconductor layer having a ferromagnetic insulating layer DI and a metal layer DE. 9 includes a drain electrode layer 7 provided on the gate electrode 9 and a gate electrode layer GE.

ソース電極層3が有する強磁性絶縁層SIは半導体層9と接しており、ソース電極層3が有する金属層SEは、強磁性絶縁層SIの半導体層9側とは反対側に接している。そして、強磁性絶縁層SIは半導体層9と金属層SE間のトンネル障壁を形成するように薄く形成されている。そのため、半導体層9と金属層SE間に電圧を印加すると、これらの間にトンネル電流を流すことが可能となっている。さらに、半導体層9と金属層SEは、互いに直接接触させた場合にショットキー接触するものが選択されている。   The ferromagnetic insulating layer SI included in the source electrode layer 3 is in contact with the semiconductor layer 9, and the metal layer SE included in the source electrode layer 3 is in contact with the opposite side of the ferromagnetic insulating layer SI from the semiconductor layer 9 side. The ferromagnetic insulating layer SI is thinly formed so as to form a tunnel barrier between the semiconductor layer 9 and the metal layer SE. Therefore, when a voltage is applied between the semiconductor layer 9 and the metal layer SE, a tunnel current can flow between them. Further, the semiconductor layer 9 and the metal layer SE are selected to be in Schottky contact when brought into direct contact with each other.

ドレイン電極層7は、半導体層9上にソース電極層3と離間するように設けられており、ソース電極層3と同様の構成を有している。即ち、ドレイン電極層7が有する強磁性絶縁層DIは半導体層9と接しており、ドレイン電極層7が有する金属層DEは、強磁性絶縁層DIの半導体層9側とは反対側に接している。また、強磁性絶縁層DIは半導体層9と金属層DE間のトンネル障壁を形成するように薄く形成されている。そのため、半導体層9と金属層DE間に電圧を印加すると、これらの間にトンネル電流を流すことが可能となっている。さらに、半導体層9と金属層DEは、互いに直接接触させた場合にショットキー接触するものが選択されている。   The drain electrode layer 7 is provided on the semiconductor layer 9 so as to be separated from the source electrode layer 3, and has the same configuration as the source electrode layer 3. That is, the ferromagnetic insulating layer DI included in the drain electrode layer 7 is in contact with the semiconductor layer 9, and the metal layer DE included in the drain electrode layer 7 is in contact with the opposite side of the ferromagnetic insulating layer DI from the semiconductor layer 9 side. Yes. The ferromagnetic insulating layer DI is thinly formed so as to form a tunnel barrier between the semiconductor layer 9 and the metal layer DE. Therefore, when a voltage is applied between the semiconductor layer 9 and the metal layer DE, a tunnel current can flow between them. Further, the semiconductor layer 9 and the metal layer DE are selected to be in Schottky contact when brought into direct contact with each other.

ゲート電極層GEは、半導体層9のソース電極層3及びドレイン電極層7が設けられた側とは反対側にゲート絶縁層GIを介して設けられている。なお、ゲート電極層GEは、半導体層9のソース電極層3及びドレイン電極層7が設けられた側に設けてもよく、また、ゲート絶縁層GIを介さずに半導体層9とショットキー接触するように半導体層9に設けてもよい。   The gate electrode layer GE is provided on the opposite side of the semiconductor layer 9 from the side where the source electrode layer 3 and the drain electrode layer 7 are provided via a gate insulating layer GI. The gate electrode layer GE may be provided on the side of the semiconductor layer 9 where the source electrode layer 3 and the drain electrode layer 7 are provided, and is in Schottky contact with the semiconductor layer 9 without passing through the gate insulating layer GI. As described above, the semiconductor layer 9 may be provided.

ソース電極層3とゲート電極層GEとの間にはゲート電圧VGSが印加可能となっており、ソース電極層3とドレイン電極層7との間には、ドレイン電圧VDSが印加可能となっている。ゲート電圧VGS及びドレイン電圧VDSの印加の有無は、それぞれ、ソース電極層3とゲート電極層GEとの間に介在するスイッチSW1及びソース電極層3とドレイン電極層7との間に介在するスイッチSW2によって決定される。 A gate voltage V GS can be applied between the source electrode layer 3 and the gate electrode layer GE, and a drain voltage V DS can be applied between the source electrode layer 3 and the drain electrode layer 7. ing. The presence / absence of application of the gate voltage V GS and the drain voltage V DS is interposed between the switch SW1 interposed between the source electrode layer 3 and the gate electrode layer GE and between the source electrode layer 3 and the drain electrode layer 7, respectively. Determined by the switch SW2.

ソース電極層3が有する強磁性絶縁層SIの磁化の向きSIM(ソース電極層3の磁化の向きSIM)は、図1のY軸の正方向に沿った方向を向いており、後述のようにその方向に固定されている。また、ドレイン電極層7が有する強磁性絶縁層DIの磁化の向きDIM(ドレイン電極層7の磁化の向きDIM)は、図1のY軸の負方向に沿った方向を向いており、後述のようにその方向は外部磁場の印加等によって180度反転可能となっている。なお、半導体層9の厚み方向はZ軸に沿った方向である。   The magnetization direction SIM of the ferromagnetic insulating layer SI included in the source electrode layer 3 (the magnetization direction SIM of the source electrode layer 3) is directed in the direction along the positive direction of the Y-axis in FIG. It is fixed in that direction. Further, the magnetization direction DIM of the ferromagnetic insulating layer DI included in the drain electrode layer 7 (the magnetization direction DIM of the drain electrode layer 7) is in the direction along the negative direction of the Y axis in FIG. Thus, the direction can be reversed 180 degrees by applying an external magnetic field. The thickness direction of the semiconductor layer 9 is a direction along the Z axis.

強磁性絶縁層SI、DIを構成する材料としては、例えば、スピネルフェライトのうち強磁性かつ絶縁性を示すもの等を用いることができる。スピネルフェライトのうち強磁性かつ絶縁性を示すものとして具体的には、A(Fe1−XMn(AはMn、Co、Ni、Cu、Fe及びMgからなる群から選ばれたいずれかの金属、かつ、0≦X≦0.4)を挙げることができる。また、強磁性絶縁層SI、DIを構成する材料は、その抵抗率が1Ω・cm以上であることが好ましい。 As a material constituting the ferromagnetic insulating layers SI and DI, for example, a spinel ferrite material exhibiting ferromagnetic and insulating properties can be used. Specifically as an indication of ferromagnetic and insulating of spinel ferrite, A (Fe 1-X Mn X) 2 O 4 (A is selected from the group consisting of Mn, Co, Ni, Cu, Fe and Mg And any metal and 0 ≦ X ≦ 0.4). Further, the material constituting the ferromagnetic insulating layers SI and DI preferably has a resistivity of 1 Ω · cm or more.

金属層SE、DEを構成する材料としては、Be、B、Mg、Al、Ti、Cu、Zn、Zr、Mo、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Ir、Pt及びAuからなる群から選ばれた金属、あるいはこれらの群から選ばれた少なくとも一種を含む合金であることが好ましい。   The materials constituting the metal layers SE and DE include Be, B, Mg, Al, Ti, Cu, Zn, Zr, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Pt, and the like. A metal selected from the group consisting of Au, or an alloy containing at least one selected from these groups is preferable.

ゲート電極層GEを構成する材料としては、金属層SE、DEと同様の金属あるいは合金を用いることができ、また、金属層SE、DEと同様の金属あるいは合金のシリサイド、又はポリシリコン等を用いることもできる。ゲート絶縁層GIを構成する非磁性の絶縁材料としては、SiO、AlO、NiO、CoFeO、MnO、ZnO等の酸化物を用いることができる。また、半導体層9を構成する材料としては、SiやGaAs等の化合物半導体を用いることができる。なお、半導体層9の導電型はn型、p型のいずれでもよい。 As the material constituting the gate electrode layer GE, the same metal or alloy as that of the metal layers SE and DE can be used, and the same metal or alloy as that of the metal layers SE and DE, silicide, polysilicon, or the like is used. You can also. As the nonmagnetic insulating material constituting the gate insulating layer GI, oxides such as SiO 2 , AlO 2 , NiO, CoFeO, MnO, and ZnO can be used. In addition, as a material constituting the semiconductor layer 9, a compound semiconductor such as Si or GaAs can be used. The conductivity type of the semiconductor layer 9 may be either n-type or p-type.

図2は、図1のZ軸方向から見たスピントランジスタ10の平面構成を示す図である。   FIG. 2 is a diagram showing a planar configuration of the spin transistor 10 as viewed from the Z-axis direction of FIG.

図2に示すように、ソース電極層3は、Y軸に沿った方向に延びた平面形状となっている。具体的には、ソース電極層3は、一定幅のソース電極層中間部3aと、ソース電極層中間部3aの長手方向の両端に接する2つのソース電極層先端部3bとを有している。ソース電極層3がこのような形状となっているため、ソース電極層3の磁化の向きSIMは、ソース電極層3の長手方向に向くこととなる。さらに、ソース電極層3の長手方向の両端部には先鋭な形状のソース電極層先端部3bが形成されているため、ソース電極層3が有する強磁性絶縁層SI(図1参照)内には磁区が形成され難くなっている。そのため、ソース電極層3の磁化の向きSIMは外部磁場が印加等されても、その向きが非常に変化し難くなっており、ソース電極層3の磁化の向きSIMは固定されている。   As shown in FIG. 2, the source electrode layer 3 has a planar shape extending in the direction along the Y axis. Specifically, the source electrode layer 3 has a source electrode layer intermediate portion 3a having a constant width and two source electrode layer tip portions 3b in contact with both ends in the longitudinal direction of the source electrode layer intermediate portion 3a. Since the source electrode layer 3 has such a shape, the magnetization direction SIM of the source electrode layer 3 is oriented in the longitudinal direction of the source electrode layer 3. Furthermore, since the source electrode layer tip 3b having a sharp shape is formed at both ends in the longitudinal direction of the source electrode layer 3, the source electrode layer 3 has a ferromagnetic insulating layer SI (see FIG. 1). Magnetic domains are difficult to form. Therefore, the magnetization direction SIM of the source electrode layer 3 is very difficult to change even when an external magnetic field is applied, and the magnetization direction SIM of the source electrode layer 3 is fixed.

即ち、ソース電極層3の磁化の向きSIMは、ソース電極層3の形状異方性によって固定されている。なお、ソース電極層3の磁化の向きSIMが、図2のY軸の正方向を向く場合と、Y軸の負方向を向く場合の形状異方性エネルギーは同等となる。図2に示すようにソース電極層3の磁化の向きSIMをY軸の正方向に向かせるには、例えば非常に強い外部磁場をY軸の正方向に印加すればよい。   That is, the magnetization direction SIM of the source electrode layer 3 is fixed by the shape anisotropy of the source electrode layer 3. Note that the shape anisotropy energy is the same when the magnetization direction SIM of the source electrode layer 3 faces the positive direction of the Y axis in FIG. 2 and the negative direction of the Y axis. As shown in FIG. 2, in order to direct the magnetization direction SIM of the source electrode layer 3 in the positive direction of the Y axis, for example, a very strong external magnetic field may be applied in the positive direction of the Y axis.

なお、本明細書において「磁性層の磁化の向きが固定されている」とは、ノイズ磁界等によってはその磁化の向きが変化しない状態を意味する。即ち、外部磁場の印加等を行っていない状態において磁性層の磁化の向きは一定の方向を向いていることを意味する。そのため、磁性層の保磁力よりも大きな外部磁場を印加等すれば、磁性層の磁化の向きを変更させることが可能である。また、ソース電極層3の保磁力の大きさは、例えば50〜500Oeとすることができる。   In this specification, “the magnetization direction of the magnetic layer is fixed” means a state in which the magnetization direction is not changed by a noise magnetic field or the like. That is, it means that the direction of magnetization of the magnetic layer is in a certain direction when no external magnetic field is applied. Therefore, if an external magnetic field larger than the coercive force of the magnetic layer is applied, the magnetization direction of the magnetic layer can be changed. The magnitude of the coercive force of the source electrode layer 3 can be set to, for example, 50 to 500 Oe.

また、ドレイン電極層7は、ソース電極層3と同様にY軸に沿った方向に延びた平面形状となっている。しかし、ドレイン電極層7は、一定幅のドレイン電極層中間部7aの長手方向の一方の端部にのみドレイン電極層先端部7bが接しており、他方の端部には矩形状のドレイン電極層矩形部7cが接している点でソース電極層3の形状と異なる。ドレイン電極層7がこのような形状となっているため、ドレイン電極層7の磁化の向きDIMは、ドレイン電極層7の長手方向に固定されている。しかし、ドレイン電極層7が有する強磁性絶縁層DI(図1参照)のドレイン電極層矩形部7cの領域には磁区が形成され易くなる。そのため、ドレイン電極層7に外部磁場を印加等すると、ドレイン電極層7の磁化の向きDIMは容易に反転することとなる。即ち、ソース電極層3とドレイン電極層7の保磁力は、互いに異なっており、ソース電極層3の保磁力は、ドレイン電極層7の保磁力よりも大きくなっている。ドレイン電極層7の保磁力の大きさは、例えば10〜100Oeとすることができる。   Further, the drain electrode layer 7 has a planar shape extending in the direction along the Y-axis, like the source electrode layer 3. However, the drain electrode layer 7 has the drain electrode layer tip 7b in contact with only one end in the longitudinal direction of the drain electrode layer intermediate portion 7a having a constant width, and the drain electrode layer 7 having a rectangular shape at the other end. It differs from the shape of the source electrode layer 3 in that the rectangular portion 7c is in contact. Since the drain electrode layer 7 has such a shape, the magnetization direction DIM of the drain electrode layer 7 is fixed in the longitudinal direction of the drain electrode layer 7. However, magnetic domains are likely to be formed in the region of the drain electrode layer rectangular portion 7c of the ferromagnetic insulating layer DI (see FIG. 1) of the drain electrode layer 7. Therefore, when an external magnetic field is applied to the drain electrode layer 7, the magnetization direction DIM of the drain electrode layer 7 is easily reversed. That is, the coercive forces of the source electrode layer 3 and the drain electrode layer 7 are different from each other, and the coercive force of the source electrode layer 3 is larger than the coercive force of the drain electrode layer 7. The magnitude of the coercive force of the drain electrode layer 7 can be set to 10 to 100 Oe, for example.

ソース電極層3のソース電極層中間部3aの幅w3aは、例えば0.05〜2μmとすることができ、ソース電極層先端部3bの長さh3bは、例えば0.4〜5μmとすることができる。また、ソース電極層3の長さh3は、例えば1〜100μmとすることができる。即ち、幅w3aと長さh7の比率は、20〜1000であり、この場合には十分に形状異方性を有し、磁化の向きSIMを固定することができる。   The width w3a of the source electrode layer intermediate part 3a of the source electrode layer 3 can be set to 0.05 to 2 μm, for example, and the length h3b of the source electrode layer tip part 3b can be set to 0.4 to 5 μm, for example. it can. The length h3 of the source electrode layer 3 can be set to 1 to 100 μm, for example. That is, the ratio of the width w3a to the length h7 is 20 to 1000. In this case, the width w3a has sufficient shape anisotropy, and the magnetization direction SIM can be fixed.

ドレイン電極層7のドレイン電極層中間部7aの幅w7aは、例えば0.05〜2μmとすることができ、ドレイン電極層先端部7bの長さh7bは、例えば0.4〜5μmとすることができる。また、ドレイン電極層矩形部7cの幅w7cは、例えば1〜10μmとすることができ、ドレイン電極層矩形部7cの長さh7cは、例えば1〜20μmとすることができる。また、ドレイン電極層7の長さh7は、例えば1〜100μmとすることができる。即ち、幅w7aと長さh7の比率は、20〜1000であり、この場合には十分に形状異方性を付与させることができる。   The width w7a of the drain electrode layer intermediate portion 7a of the drain electrode layer 7 can be set to 0.05 to 2 μm, for example, and the length h7b of the drain electrode layer tip portion 7b can be set to 0.4 to 5 μm, for example. it can. Further, the width w7c of the drain electrode layer rectangular portion 7c can be set to 1 to 10 μm, for example, and the length h7c of the drain electrode layer rectangular portion 7c can be set to 1 to 20 μm, for example. The length h7 of the drain electrode layer 7 can be set to 1 to 100 μm, for example. That is, the ratio between the width w7a and the length h7 is 20 to 1000, and in this case, sufficient shape anisotropy can be imparted.

次に、図1に示した本実施形態のスピントランジスタ10の動作について説明する。   Next, the operation of the spin transistor 10 of this embodiment shown in FIG. 1 will be described.

図3は、図1に示した半導体層9、ソース電極層3の金属層SE、及びドレイン電極層7の金属層DEのエネルギーバンド図である。同図では、半導体層9の導電型がn型であって、図1のスイッチSW1を切断してゲート電極層GEに電圧を印加せず、スイッチSW2を接続してドレイン電極層7に電圧を印加した場合を示している。なお、エネルギーバンド図においては、縦の正方向に大きいほどエネルギーが高く、縦の負方向に大きいほど電位が高い。   FIG. 3 is an energy band diagram of the semiconductor layer 9, the metal layer SE of the source electrode layer 3, and the metal layer DE of the drain electrode layer 7 shown in FIG. In this figure, the conductivity type of the semiconductor layer 9 is n-type, and the switch SW1 in FIG. 1 is disconnected and no voltage is applied to the gate electrode layer GE, and the switch SW2 is connected and the voltage is applied to the drain electrode layer 7. The case where it applies is shown. In the energy band diagram, the energy increases as it increases in the vertical positive direction, and the potential increases as it increases in the vertical negative direction.

ソース電極層3が有する強磁性絶縁層SIに注入された電子emは、ソース電極層3の磁化の向きSIMと同じ方向(但し、電子の符号は負)の偏極スピンを有する。ソース電極層3の金属層SEと半導体層9は互いに直接接触させた場合にショットキー接触する材料からなり、また、ソース電極層3が有する強磁性絶縁層SIは非常に薄いため、半導体層9と強磁性絶縁層SIの界面SJは金属層SEと強磁性絶縁層SIの界面と非常に近くなる。そのため、金属層SEと半導体層9はショットキー接触した場合と同等の挙動を示すこととなる。その結果、半導体層9内にはポテンシャル障壁(空乏層)PBが形成されるが、このポテンシャル障壁PBの厚みtはトンネル効果が生じる厚みよりも大きいため、ソース電極層3内の電子emは半導体層9内には注入されない。なお、同図中のEcは半導体層9の伝導帯の下端のエネルギー準位、Evは価電子帯の上端のエネルギー準位を示している。   The electrons em injected into the ferromagnetic insulating layer SI included in the source electrode layer 3 have a polarized spin in the same direction as the magnetization direction SIM of the source electrode layer 3 (where the sign of the electrons is negative). Since the metal layer SE and the semiconductor layer 9 of the source electrode layer 3 are made of a material that makes a Schottky contact when they are in direct contact with each other, and the ferromagnetic insulating layer SI of the source electrode layer 3 is very thin, the semiconductor layer 9 And the interface SJ of the ferromagnetic insulating layer SI are very close to the interface of the metal layer SE and the ferromagnetic insulating layer SI. For this reason, the metal layer SE and the semiconductor layer 9 exhibit the same behavior as when Schottky contact is made. As a result, a potential barrier (depletion layer) PB is formed in the semiconductor layer 9, and the thickness t of the potential barrier PB is larger than the thickness at which the tunnel effect occurs, so that the electrons em in the source electrode layer 3 are the semiconductor. It is not implanted into layer 9. In the figure, Ec represents the energy level at the lower end of the conduction band of the semiconductor layer 9, and Ev represents the energy level at the upper end of the valence band.

図4は、スピントランジスタ10の図3と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層7に電圧を印加した場合を示している。   4 is an energy band diagram of the same portion of the spin transistor 10 as in FIG. This figure shows a case where the switches SW1 and SW2 of FIG. 1 are connected and a voltage is applied to the gate electrode layer GE and the drain electrode layer 7.

図1のゲート電極層GEに正電位を印加することにより、この正電位に対応して半導体層9内のゲート電極層GEの直下にn型のチャネルが形成されると同時に、半導体層9内に形成されたポテンシャル障壁PBの厚みtが減少する。その結果、強磁性絶縁層SIに注入されたスピン偏極電子emは、強磁性絶縁層SIが形成するポテンシャル障壁及び半導体層9内に形成されたポテンシャル障壁PBをトンネルすることが可能となり、半導体層9のチャネル内に流れ込む電子esが増加する。そして、ソース電極層3から半導体層9内に注入された電子esは、ソース電極層3の磁化の向きSIMと同方向にスピン偏極している。即ち、ソース電極層3は、半導体層9内にスピン偏極電子emを注入するスピンフィルタ効果膜として機能し、ソース電極層3と半導体層9とで、スピンフィルタ効果素子11を構成している(図1参照)。なお、強磁性絶縁層SIにおける磁化の向きSIMに平行なスピンの電子の状態密度と、反平行なスピンの状態密度との比は、強磁性絶縁層SI内における磁化の向きSIMに平行な電子の数と、反平行な電子の数との比となる。そのため、上述のようにソース電極層3はスピンフィルタ効果を発揮することとなる。   By applying a positive potential to the gate electrode layer GE of FIG. 1, an n-type channel is formed immediately below the gate electrode layer GE in the semiconductor layer 9 corresponding to the positive potential, and at the same time, in the semiconductor layer 9 The thickness t of the potential barrier PB formed in (1) decreases. As a result, the spin-polarized electrons em injected into the ferromagnetic insulating layer SI can tunnel through the potential barrier formed by the ferromagnetic insulating layer SI and the potential barrier PB formed in the semiconductor layer 9. The electrons es flowing into the channel of the layer 9 increase. The electrons es injected from the source electrode layer 3 into the semiconductor layer 9 are spin-polarized in the same direction as the magnetization direction SIM of the source electrode layer 3. That is, the source electrode layer 3 functions as a spin filter effect film that injects spin-polarized electrons em into the semiconductor layer 9, and the source electrode layer 3 and the semiconductor layer 9 constitute a spin filter effect element 11. (See FIG. 1). Note that the ratio of the density of states of the spin electrons parallel to the magnetization direction SIM in the ferromagnetic insulating layer SI and the density of the antiparallel spins is determined by the ratio of the electrons parallel to the magnetization direction SIM in the ferromagnetic insulating layer SI. And the number of antiparallel electrons. Therefore, as described above, the source electrode layer 3 exhibits a spin filter effect.

ドレイン電極層7の磁化の向きDIMがソース電極層3の磁化の向きSIMとは逆向きの場合、この電子esは、スピン依存散乱効果によって半導体層9とドレイン電極層7の間で大部分が反射され、ドレイン電極層7にはほとんど流れ込まない。   When the magnetization direction DIM of the drain electrode layer 7 is opposite to the magnetization direction SIM of the source electrode layer 3, most of the electrons es are between the semiconductor layer 9 and the drain electrode layer 7 due to the spin-dependent scattering effect. It is reflected and hardly flows into the drain electrode layer 7.

図5は、スピントランジスタ10の図3と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層7に電圧を印加し、且つ、ドレイン電極層7の磁化の向きDIMを反転させた状態を示している。   FIG. 5 is an energy band diagram of the same portion of the spin transistor 10 as in FIG. This figure shows a state in which the switches SW1 and SW2 in FIG. 1 are connected to apply a voltage to the gate electrode layer GE and the drain electrode layer 7 and the magnetization direction DIM of the drain electrode layer 7 is reversed. .

ドレイン電極層7の金属層DEと半導体層9は互いに直接接触させた場合にショットキー接触する材料からなり、また、ドレイン電極層7が有する強磁性絶縁層DIは非常に薄いため、半導体層9と強磁性絶縁層DIの界面SJは金属層DEと強磁性絶縁層DIの界面と非常に近くなる。そのため、金属層DEと半導体層9はショットキー接触した場合と同等の挙動を示すこととなる。   The metal layer DE of the drain electrode layer 7 and the semiconductor layer 9 are made of a material that makes a Schottky contact when they are in direct contact with each other. Since the ferromagnetic insulating layer DI of the drain electrode layer 7 is very thin, the semiconductor layer 9 And the interface SJ of the ferromagnetic insulating layer DI are very close to the interface of the metal layer DE and the ferromagnetic insulating layer DI. Therefore, the metal layer DE and the semiconductor layer 9 exhibit the same behavior as when Schottky contact is made.

そのため、図5に示す状態の場合、ドレイン電極層7の磁化の向きDIMがソース電極層3の磁化の向きSIMと同一となるため、半導体層9内に注入された電子esは、スピン依存散乱効果によって半導体層9とドレイン電極層7の間で反射されることはなく、大部分がドレイン電極層7に流れ込む。即ち、ドレイン電極層7は、半導体層9内の電子のうち特定の方向にスピン偏極した電子を優先的に受け入れるスピンフィルタ効果膜として機能し、ドレイン電極層7と半導体層9とで、スピンフィルタ効果素子13を構成している(図1参照)。なお、強磁性絶縁層DI内において、磁化の向きDIMに平行なスピンを持つ電子の状態と、反平行なスピンを持つ電子の状態では、エネルギーが異なる。そのため、上述のようにドレイン電極層7はスピンフィルタ効果を発揮することとなる。   Therefore, in the state shown in FIG. 5, since the magnetization direction DIM of the drain electrode layer 7 is the same as the magnetization direction SIM of the source electrode layer 3, the electrons es injected into the semiconductor layer 9 are spin-dependent scattering. There is no reflection between the semiconductor layer 9 and the drain electrode layer 7 due to the effect, and the majority flows into the drain electrode layer 7. That is, the drain electrode layer 7 functions as a spin filter effect film that preferentially receives electrons that are spin-polarized in a specific direction among the electrons in the semiconductor layer 9, and the drain electrode layer 7 and the semiconductor layer 9 The filter effect element 13 is configured (see FIG. 1). In the ferromagnetic insulating layer DI, the energy differs between an electron state having a spin parallel to the magnetization direction DIM and an electron state having an antiparallel spin. Therefore, as described above, the drain electrode layer 7 exhibits a spin filter effect.

また、上述のようにスピントランジスタ10は、ソース電極層3とドレイン電極層7間で磁気抵抗効果を生じる。即ち、ゲート電極層GEに印加するゲート電圧が一定の場合、ソース電極層3の磁化の向きSIMとドレイン電極層7の磁化の向きDIMとが平行の場合にはソース電極層3とドレイン電極層7間の抵抗値は小さくなり、ソース電極層3の磁化の向きSIMとドレイン電極層7の磁化の向きDIMとが反平行の場合にはソース電極層3とドレイン電極層7間の抵抗値は大きくなる。   Further, as described above, the spin transistor 10 generates a magnetoresistive effect between the source electrode layer 3 and the drain electrode layer 7. That is, when the gate voltage applied to the gate electrode layer GE is constant, when the magnetization direction SIM of the source electrode layer 3 and the magnetization direction DIM of the drain electrode layer 7 are parallel, the source electrode layer 3 and the drain electrode layer The resistance value between the source electrode layer 3 and the drain electrode layer 7 is reduced when the magnetization direction SIM of the source electrode layer 3 and the magnetization direction DIM of the drain electrode layer 7 are antiparallel. growing.

また、図3〜図5を参照すると、ドレイン電極層7が有する金属層DEのフェルミ準位Eと、強磁性絶縁層DI隣接する半導体層9の伝導帯Eの下端との間には、電位差φDが存在している。ゲート電圧の印加により、半導体層9のエネルギーバンドが曲がる結果、ポテンシャル障壁PBが薄くなるので、電子emがソース電極層3から半導体層9の伝導帯にトンネルするようになり、スピントランジスタ10に電流が流れる。ドレイン電極層7では、トンネル伝導により、半導体層9からドレイン電極層7に電子esが移動し、この結果としてドレイン電極層7と半導体層9との界面での電位差φDが定まる。 Referring also to FIGS. 3 to 5, between the Fermi level E F of the metal layer DE having a drain electrode layer 7, the lower end of the conduction band E C of the semiconductor layer 9 for ferromagnetic insulating layer DI adjacent The potential difference φD exists. By applying the gate voltage, the energy band of the semiconductor layer 9 is bent. As a result, the potential barrier PB is thinned, so that the electron em tunnels from the source electrode layer 3 to the conduction band of the semiconductor layer 9, and the current flows to the spin transistor 10. Flows. In the drain electrode layer 7, electrons es move from the semiconductor layer 9 to the drain electrode layer 7 by tunnel conduction, and as a result, a potential difference φD at the interface between the drain electrode layer 7 and the semiconductor layer 9 is determined.

次に、半導体層9の導電型がp型である場合について説明する。この場合のスピントランジスタ10の構造は図1に示したものと同一である。   Next, the case where the conductivity type of the semiconductor layer 9 is p-type will be described. The structure of the spin transistor 10 in this case is the same as that shown in FIG.

図6は、図1に示したスピントランジスタ10のゲート電極層GE直下の半導体層9及びこれに隣接するソース電極層3及びドレイン電極層7のエネルギーバンド図である。同図では、半導体層9の導電型がp型であって、図1のスイッチSW1を切断してゲート電極層GEに電圧を印加せず、スイッチSW2を接続してドレイン電極層7に電圧を印加した場合を示している。   FIG. 6 is an energy band diagram of the semiconductor layer 9 immediately below the gate electrode layer GE of the spin transistor 10 shown in FIG. 1 and the source electrode layer 3 and the drain electrode layer 7 adjacent thereto. In the figure, the conductivity type of the semiconductor layer 9 is p-type, and the switch SW1 in FIG. 1 is disconnected and no voltage is applied to the gate electrode layer GE, and the switch SW2 is connected and the voltage is applied to the drain electrode layer 7. The case where it applies is shown.

ソース電極層3の金属層SEと半導体層9は互いに直接接触させた場合にショットキー接触する材料からなり、また、ソース電極層3が有する強磁性絶縁層SIは非常に薄いため、半導体層9と強磁性絶縁層SIの界面SJは金属層SEと強磁性絶縁層SIの界面と非常に近くなる。そのため、金属層SEと半導体層9はショットキー接触した場合と同等の挙動を示すこととなる。   Since the metal layer SE and the semiconductor layer 9 of the source electrode layer 3 are made of a material that makes a Schottky contact when they are in direct contact with each other, and the ferromagnetic insulating layer SI of the source electrode layer 3 is very thin, the semiconductor layer 9 And the interface SJ of the ferromagnetic insulating layer SI are very close to the interface of the metal layer SE and the ferromagnetic insulating layer SI. For this reason, the metal layer SE and the semiconductor layer 9 exhibit the same behavior as when Schottky contact is made.

そのため、ゲート電圧を印加しないときには、半導体層9内の正孔はソース電極層3及びドレイン電極層7のいずれにも注入されず、強磁性絶縁層SI内の電子emは、半導体層9のエネルギーバンドの曲がりの山を越えられないため、半導体層内には注入されない。   Therefore, when no gate voltage is applied, holes in the semiconductor layer 9 are not injected into either the source electrode layer 3 or the drain electrode layer 7, and electrons em in the ferromagnetic insulating layer SI are energy of the semiconductor layer 9. Since the band cannot be crossed, it is not implanted into the semiconductor layer.

図7は、スピントランジスタ10の図6と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層7に電圧を印加した場合を示している。   FIG. 7 is an energy band diagram of the same portion of the spin transistor 10 as in FIG. This figure shows a case where the switches SW1 and SW2 of FIG. 1 are connected and a voltage is applied to the gate electrode layer GE and the drain electrode layer 7.

図1のゲート電極層GEに正電位を印加することにより、この正電位に対応して半導体層9内のゲート電極層GEの直下にn型のチャネルが形成されると同時に、半導体層9のエネルギーバンドの山の高さ(エネルギー)が低下し、強磁性絶縁層SI内の電子emは、半導体層9内に注入される。そして、ソース電極層3から半導体層9内に注入された電子esは、ソース電極層3の磁化の向きSIMと同方向にスピン偏極している。   By applying a positive potential to the gate electrode layer GE in FIG. 1, an n-type channel is formed immediately below the gate electrode layer GE in the semiconductor layer 9 corresponding to the positive potential, and at the same time, The height (energy) of the peak of the energy band decreases, and the electrons em in the ferromagnetic insulating layer SI are injected into the semiconductor layer 9. The electrons es injected from the source electrode layer 3 into the semiconductor layer 9 are spin-polarized in the same direction as the magnetization direction SIM of the source electrode layer 3.

ドレイン電極層7の磁化の向きDIMが、ソース電極層3の磁化の向きSIMとは逆向きの場合、この電子esは、スピン依存散乱効果によって半導体層9とドレイン電極層7の間において大部分が反射され、ドレイン電極層7には流れ込まない。   When the magnetization direction DIM of the drain electrode layer 7 is opposite to the magnetization direction SIM of the source electrode layer 3, most of the electrons es are between the semiconductor layer 9 and the drain electrode layer 7 due to the spin-dependent scattering effect. Is reflected and does not flow into the drain electrode layer 7.

図8は、スピントランジスタ10の図6と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層7に電圧を印加し、且つ、ドレイン電極層7の磁化の向きDIMを反転させた状態を示している。   FIG. 8 is an energy band diagram of the same portion of the spin transistor 10 as in FIG. This figure shows a state in which the switches SW1 and SW2 in FIG. 1 are connected to apply a voltage to the gate electrode layer GE and the drain electrode layer 7 and the magnetization direction DIM of the drain electrode layer 7 is reversed. .

ドレイン電極層7の金属層DEと半導体層9は互いに直接接触させた場合にショットキー接触する材料からなり、また、ドレイン電極層7が有する強磁性絶縁層DIは非常に薄いため、半導体層9と強磁性絶縁層DIの界面SJは金属層DEと強磁性絶縁層DIの界面と非常に近くなる。そのため、金属層DEと半導体層9はショットキー接触した場合と同等の挙動を示すこととなる。   The metal layer DE of the drain electrode layer 7 and the semiconductor layer 9 are made of a material that makes a Schottky contact when they are in direct contact with each other. Since the ferromagnetic insulating layer DI of the drain electrode layer 7 is very thin, the semiconductor layer 9 And the interface SJ of the ferromagnetic insulating layer DI are very close to the interface of the metal layer DE and the ferromagnetic insulating layer DI. Therefore, the metal layer DE and the semiconductor layer 9 exhibit the same behavior as when Schottky contact is made.

そのため、図8に示す状態の場合、ドレイン電極層7の磁化の向きDIMがソース電極層3の磁化の向きSIMと同一となるため、半導体層9の反転チャネル内に注入された電子esは、半導体層9からドレイン電極層7に流れ込む。なお、ドレイン界面に生じる電位差φDは、ドレイン電極層7の磁化の向きDIMがソース電極層3の磁化の向きSIMと平行の場合には、反平行の場合よりも小さい。   Therefore, in the state shown in FIG. 8, since the magnetization direction DIM of the drain electrode layer 7 is the same as the magnetization direction SIM of the source electrode layer 3, the electrons es injected into the inversion channel of the semiconductor layer 9 are The semiconductor layer 9 flows into the drain electrode layer 7. The potential difference φD generated at the drain interface is smaller when the magnetization direction DIM of the drain electrode layer 7 is parallel to the magnetization direction SIM of the source electrode layer 3 than when anti-parallel.

本実施形態のスピンフィルタ効果素子11、13によれば、半導体層9には強磁性絶縁層SI、DIを有するスピンフィルタ効果膜3、7が積層されており、この強磁性絶縁層SI、DIがスピンフィルタ効果を担うこととなる(図1参照)。そして、上述のように強磁性絶縁層SI、DIは半導体層9と金層層SE、DE間のトンネル障壁を形成しているため、金属層SE、DEと半導体層9間に電圧を印加すると、これらの間にトンネル電流が流れる。また、半導体層9と金属層SE、DEは互いに直接接触させた場合にショットキー接触するものが選択されており、かつ、これらの間の強磁性絶縁層SI、DIにはトンネル電流が流れるため、半導体層と金属層はショットキー接触した場合と同等の挙動を示すこととなる。   According to the spin filter effect elements 11 and 13 of the present embodiment, the semiconductor layer 9 is laminated with the spin filter effect films 3 and 7 having the ferromagnetic insulating layers SI and DI, and the ferromagnetic insulating layers SI and DI. Bears the spin filter effect (see FIG. 1). As described above, since the ferromagnetic insulating layers SI and DI form a tunnel barrier between the semiconductor layer 9 and the gold layer layers SE and DE, when a voltage is applied between the metal layers SE and DE and the semiconductor layer 9. A tunnel current flows between them. The semiconductor layer 9 and the metal layers SE and DE are selected to be in Schottky contact when brought into direct contact with each other, and a tunnel current flows through the ferromagnetic insulating layers SI and DI between them. The semiconductor layer and the metal layer exhibit the same behavior as when Schottky contact is made.

そのため、半導体層9に設けられるスピンフィルタ効果膜3,7に求められる分極率の高い強磁性体を用いるという条件、及び、半導体層9とショットキー接触するという条件について、前者の条件を強磁性絶縁層SI、DIで満たし、後者の条件を金属層SE、DEで満たすことが可能となる。即ち、従来のスピンフィルタ効果膜においては、これらの2つの条件を半導体層と接する1つの層によって満たさなければならなかったのに対して、本実施形態に係るスピンフィルタ効果素子11、13では、これらの2つの条件をそれぞれ別個の層によって満たすことが可能である。その結果、これらの2つの条件をより理想的に満たすようにスピンフィルタ効果膜3,7を構成することができるため、半導体層9に対するスピンフィルタ効果が十分に高いスピンフィルタ効果素子11、13となっている。   Therefore, with respect to the condition that a ferromagnetic material having a high polarizability required for the spin filter effect films 3 and 7 provided in the semiconductor layer 9 and the condition that the semiconductor layer 9 is in Schottky contact, the former condition is changed to ferromagnetic. The insulating layers SI and DI are satisfied, and the latter condition can be satisfied with the metal layers SE and DE. That is, in the conventional spin filter effect film, these two conditions had to be satisfied by one layer in contact with the semiconductor layer, whereas in the spin filter effect elements 11 and 13 according to the present embodiment, These two conditions can each be satisfied by separate layers. As a result, since the spin filter effect films 3 and 7 can be configured to more ideally satisfy these two conditions, the spin filter effect elements 11 and 13 having a sufficiently high spin filter effect on the semiconductor layer 9 are provided. It has become.

また、本実施形態のスピントランジスタ10では、上述のような半導体層9に対するスピンフィルタ効果が十分に高いスピンフィルタ効果素子11、13を備えている。その結果、ソース電極層3及びドレイン電極層7間の磁気抵抗率が十分に高いスピントランジスタ10とすることができる。   Further, the spin transistor 10 of the present embodiment includes the spin filter effect elements 11 and 13 that have a sufficiently high spin filter effect on the semiconductor layer 9 as described above. As a result, the spin transistor 10 having a sufficiently high magnetic resistivity between the source electrode layer 3 and the drain electrode layer 7 can be obtained.

さらに、本実施形態のスピントランジスタ10では、強磁性絶縁層SI、DIとして、その抵抗率が1Ω・cm以上である材料を好適に用いている。そのため、強磁性絶縁層SI、DIは半導体層9と金層層SE、DE間のトンネル障壁を確実に形成することが可能となる。その結果、ソース電極層3とドレイン電極層7は、半導体層9に対して上述の2つの条件をより確実に満たすスピンフィルタ効果膜3,7となるため、スピントランジスタ10の信頼性は高いものとなっている。   Furthermore, in the spin transistor 10 of this embodiment, a material having a resistivity of 1 Ω · cm or more is preferably used as the ferromagnetic insulating layers SI and DI. Therefore, the ferromagnetic insulating layers SI and DI can reliably form a tunnel barrier between the semiconductor layer 9 and the gold layer layers SE and DE. As a result, the source electrode layer 3 and the drain electrode layer 7 become the spin filter effect films 3 and 7 that more reliably satisfy the above two conditions with respect to the semiconductor layer 9, so that the spin transistor 10 has high reliability. It has become.

さらに、本実施形態のスピントランジスタ10では、ソース電極層3が有する強磁性絶縁層SIの磁化の向きSIMと、ドレイン電極層7が有する強磁性絶縁層DIの磁化の向きDIMは固定されている。さらに、ソース電極層3の保磁力はドレイン電極層7の保磁力よりも大きくなっている。そのため、ソース電極層3とドレイン電極層7のそれぞれの磁化方向SIM、DIMの相対的な角度を変更させることが容易である。その結果、ソース電極層3とドレイン電極7間の抵抗値を容易に変化させることが可能なスピントランジスタ10となっている。   Furthermore, in the spin transistor 10 of the present embodiment, the magnetization direction SIM of the ferromagnetic insulating layer SI included in the source electrode layer 3 and the magnetization direction DIM of the ferromagnetic insulating layer DI included in the drain electrode layer 7 are fixed. . Further, the coercivity of the source electrode layer 3 is larger than the coercivity of the drain electrode layer 7. Therefore, it is easy to change the relative angles of the magnetization directions SIM and DIM of the source electrode layer 3 and the drain electrode layer 7. As a result, the spin transistor 10 can easily change the resistance value between the source electrode layer 3 and the drain electrode 7.

さらに、本実施形態のスピントランジスタ10では、ソース電極層3が有する強磁性絶縁層SIの磁化の向きSIMと、ドレイン電極層7が有する強磁性絶縁層DIの磁化の向きDIMは、ソース電極層3及びドレイン電極層7の形状異方性によって固定されている(図2参照)。そのため、ソース電極層3及びドレイン電極層7を適切な形状になるように形成するだけで、これらの磁化の向きSIM、DIMを固定することが可能となっている。   Furthermore, in the spin transistor 10 of the present embodiment, the magnetization direction SIM of the ferromagnetic insulating layer SI included in the source electrode layer 3 and the magnetization direction DIM of the ferromagnetic insulating layer DI included in the drain electrode layer 7 are determined by the source electrode layer 3 and the drain electrode layer 7 are fixed by the shape anisotropy (see FIG. 2). Therefore, the magnetization directions SIM and DIM can be fixed only by forming the source electrode layer 3 and the drain electrode layer 7 so as to have appropriate shapes.

本発明は上記実施形態に限定されるものではなく、様々な変形態様が可能である。
例えば、上述の実施形態におけるスピントランジスタ10では、ソース電極層3の保磁力は、ドレイン電極層7の保磁力よりも大きくなっているが(図2参照)、ドレイン電極層7の保磁力を、ソース電極層3の保磁力よりも大きくしてもよい。
The present invention is not limited to the above embodiment, and various modifications can be made.
For example, in the spin transistor 10 in the above embodiment, the coercivity of the source electrode layer 3 is larger than the coercivity of the drain electrode layer 7 (see FIG. 2). The coercive force of the source electrode layer 3 may be larger.

また、上述の実施形態におけるスピントランジスタ10では、ソース電極層3の磁化の向きSIMをソース電極層3の形状異方性によって固定しているが(図2参照)、このような固定方法に限られない。例えば、ソース電極層3が有する金属層SEとして反強磁性材料を用いる方法がある。具体的には、図9に示すように、ソース電極層3の磁化の向きSIMを、反強磁性材料からなる金属層SEからの交換結合磁界SEMによって固定してもよい。また、この場合、ソース電極層3の平面形状は、図2に示すような形状である必要はなく、図9に示すような正方形の他、矩形や円形であってもよい。また、ソース電極層3が有する強磁性絶縁層SIを硬質磁性層で形成することにより、ソース電極層3の磁化の向きSIMを固定してもよい。ドレイン電極層7についても同様に、ドレイン電極層7の磁化の向きDIMを、反強磁性材料からなる金属層DEからの交換結合磁界によって固定してもよい。この場合であっても、ソース電極層3とドレイン電極層7の強磁性層SI、DIの保磁力は、互いに異なるように設定するのが好ましい。   In the spin transistor 10 in the above-described embodiment, the magnetization direction SIM of the source electrode layer 3 is fixed by the shape anisotropy of the source electrode layer 3 (see FIG. 2). I can't. For example, there is a method using an antiferromagnetic material as the metal layer SE included in the source electrode layer 3. Specifically, as shown in FIG. 9, the magnetization direction SIM of the source electrode layer 3 may be fixed by an exchange coupling magnetic field SEM from a metal layer SE made of an antiferromagnetic material. Further, in this case, the planar shape of the source electrode layer 3 does not have to be a shape as shown in FIG. 2, and may be a rectangle or a circle in addition to a square as shown in FIG. Further, the magnetization direction SIM of the source electrode layer 3 may be fixed by forming the ferromagnetic insulating layer SI of the source electrode layer 3 as a hard magnetic layer. Similarly, for the drain electrode layer 7, the magnetization direction DIM of the drain electrode layer 7 may be fixed by an exchange coupling magnetic field from the metal layer DE made of an antiferromagnetic material. Even in this case, the coercive forces of the ferromagnetic layers SI and DI of the source electrode layer 3 and the drain electrode layer 7 are preferably set to be different from each other.

ドレイン電極層7の平面形状も図2に示すような形状には限られず、図9に示すような正方形の他、矩形や円形であってもよい。その場合、磁場中熱アニール処理等により、ドレイン電極層7が有する強磁性絶縁層DIに対して図9のY軸に沿った方向に誘導磁気異方性を付与してもよい。   The planar shape of the drain electrode layer 7 is not limited to the shape as shown in FIG. 2, and may be a rectangle or a circle in addition to the square as shown in FIG. In that case, induced magnetic anisotropy may be imparted in the direction along the Y axis in FIG. 9 to the ferromagnetic insulating layer DI of the drain electrode layer 7 by thermal annealing in a magnetic field or the like.

また、ソース電極層3及びドレイン電極層7の上に、これらの電極を保護するための金属材料等からなる保護層をさらに設けてもよい。   Further, a protective layer made of a metal material or the like for protecting these electrodes may be further provided on the source electrode layer 3 and the drain electrode layer 7.

また、図10に示すように、ドレイン電極層7が有する強磁性絶縁層DIの磁化の向きDIMをスピン注入磁化反転によって反転させるための磁化反転電極層15を半導体層9にさらに設けたスピントランジスタ10aも可能である。   Further, as shown in FIG. 10, a spin transistor in which a magnetization reversal electrode layer 15 is further provided in the semiconductor layer 9 for reversing the magnetization direction DIM of the ferromagnetic insulating layer DI of the drain electrode layer 7 by spin injection magnetization reversal. 10a is also possible.

磁化反転電極層15は半導体層9と接する強磁性絶縁層RIと、強磁性絶縁層RIの半導体層9側とは反対側に接する金属層REを有している。強磁性絶縁層RIは半導体層9と金属層RE間のトンネル障壁を形成するように薄く形成されており、半導体層9と金属層REは、互いに直接接触させた場合にショットキー接触するものが選択されている。そして、磁化反転電極層15とドレイン電極層7間に、スイッチSW3の接続先に応じて磁化反転電圧VRD1又はVRD2を印加することが可能となっている。 The magnetization switching electrode layer 15 has a ferromagnetic insulating layer RI in contact with the semiconductor layer 9 and a metal layer RE in contact with the opposite side of the ferromagnetic insulating layer RI to the semiconductor layer 9 side. The ferromagnetic insulating layer RI is thinly formed so as to form a tunnel barrier between the semiconductor layer 9 and the metal layer RE, and the semiconductor layer 9 and the metal layer RE are in Schottky contact when brought into direct contact with each other. Is selected. A magnetization reversal voltage V RD1 or V RD2 can be applied between the magnetization reversal electrode layer 15 and the drain electrode layer 7 depending on the connection destination of the switch SW3.

図10のようにドレイン電極層7の磁化の向きDIMと磁化反転電極層15の磁化の向きRIMが反平行の場合、ドレイン電極層7の磁化の向きDIMを反転させるためには、スイッチSW1とSW2を切断し、スイッチSW3をVRD1側に接続する。すると、磁化反転電極層15の磁化の向きRIMの方向にスピン偏極した電子が磁化反転電極層15からドレイン電極層7に注入される。これにより、ドレイン電極層7の磁化の向きDIMは、磁化の向きRIMと平行になるように回転するトルクを受け、磁化の向きDIMが反転し、ドレイン電極層7の磁化の向きDIMは磁化反転電極層15の磁化の向きRIMと平行となる。逆に、ドレイン電極層7の磁化の向きDIMと磁化反転電極層15の磁化の向きRIMが平行の場合には、スイッチSW1とSW2を切断し、スイッチSW3をVRD2側に接続する。これにより、ドレイン電極層7の磁化の向きDIMは、磁化反転電極層15の磁化の向きRIMと反平行になるように回転するトルクを受け、磁化の向きDIMが反転し、ドレイン電極層7の磁化の向きDIMは磁化反転電極層15の磁化の向きRIMと反平行となる。なお、磁化反転電極層15は半導体層9と接する金属強磁性層を有する構成にしてもよい。 As shown in FIG. 10, when the magnetization direction DIM of the drain electrode layer 7 and the magnetization direction RIM of the magnetization switching electrode layer 15 are antiparallel, in order to reverse the magnetization direction DIM of the drain electrode layer 7, the switch SW1 SW2 is disconnected and the switch SW3 is connected to the VRD1 side. Then, electrons spin-polarized in the direction of the magnetization direction RIM of the magnetization switching electrode layer 15 are injected from the magnetization switching electrode layer 15 into the drain electrode layer 7. As a result, the magnetization direction DIM of the drain electrode layer 7 receives torque that rotates so as to be parallel to the magnetization direction RIM, the magnetization direction DIM is reversed, and the magnetization direction DIM of the drain electrode layer 7 is reversed. It becomes parallel to the magnetization direction RIM of the electrode layer 15. On the other hand, when the magnetization direction DIM of the drain electrode layer 7 and the magnetization direction RIM of the magnetization switching electrode layer 15 are parallel, the switches SW1 and SW2 are disconnected and the switch SW3 is connected to the VRD2 side. As a result, the magnetization direction DIM of the drain electrode layer 7 receives torque that rotates so as to be anti-parallel to the magnetization direction RIM of the magnetization switching electrode layer 15. The magnetization direction DIM is antiparallel to the magnetization direction RIM of the magnetization switching electrode layer 15. Note that the magnetization switching electrode layer 15 may include a metal ferromagnetic layer in contact with the semiconductor layer 9.

このように、磁化反転電極層15をさらに設けることによって、ドレイン電極層7が有する強磁性絶縁層DIの磁化の向きDIMを容易に変更させることができる。また、外部磁場を印加することによってドレイン電極層7が有する強磁性絶縁層DIの磁化の向きDIMを反転させる場合と比較して、外部磁場を印加するための機構が不要となるため、スピントランジスタ10の小型化が可能となる。また、スピントランジスタ10を多数集積させた場合に、特定の素子が有する強磁性絶縁層DIの磁化の向きDIMのみを変更させることが容易となる。さらに、上述のように、ドレイン電極層7の磁化の向きに応じて、ドレイン電極層7に流れ込む電子量が変化する。このため、ソース電極層3の磁化の向きSIMと、ドレイン電極層7の磁化の向きDIMとが平行の状態及び反平行の状態の2状態を1ビットに対応させれば、1ビットの半導体メモリとなる。さらにこのような半導体メモリをN個集積して、Nビットのメモリとすることもできる。なお、磁化反転電極層15をドレイン電極層7よりもソース電極層3に近い位置に配置し、磁化反転電極層15によって、ソース電極層3が有する強磁性層SIの磁化の向きSIMを変更可能としてもよい。   As described above, by further providing the magnetization switching electrode layer 15, the magnetization direction DIM of the ferromagnetic insulating layer DI included in the drain electrode layer 7 can be easily changed. In addition, a mechanism for applying an external magnetic field is not required as compared with the case where the magnetization direction DIM of the ferromagnetic insulating layer DI of the drain electrode layer 7 is reversed by applying an external magnetic field. 10 downsizing is possible. Further, when a large number of spin transistors 10 are integrated, it is easy to change only the magnetization direction DIM of the ferromagnetic insulating layer DI included in the specific element. Furthermore, as described above, the amount of electrons flowing into the drain electrode layer 7 changes according to the direction of magnetization of the drain electrode layer 7. For this reason, if the two states of the parallel and antiparallel states of the magnetization direction SIM of the source electrode layer 3 and the magnetization direction DIM of the drain electrode layer 7 are made to correspond to one bit, a one-bit semiconductor memory It becomes. Further, N such semiconductor memories can be integrated to form an N-bit memory. The magnetization reversal electrode layer 15 is disposed closer to the source electrode layer 3 than the drain electrode layer 7, and the magnetization reversal electrode layer 15 can change the magnetization direction SIM of the ferromagnetic layer SI of the source electrode layer 3. It is good.

なお、従来の半導体MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)においては、通常、キャリアの発生する方を「ソース」と定義しており、ゲート直下の半導体の導電型はソースの導電型とは異なっている。一方、本実施形態のスピントランジスタ10においては、キャリアはスピン偏極した電子または正孔であり、半導体層4の導電型に拘わらず、キャリアが半導体層4に流れ込む方をソース電極層とする。なお、ソース電極層から注入されるのが正孔の場合には、正孔の保持するスピンとしては、抜けた電子の電子状態のスピンと反対のスピンを保持しているものとする。   In a conventional semiconductor MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), the direction of generation of carriers is usually defined as “source”, and the conductivity type of the semiconductor directly under the gate is the source conductivity type. Is different. On the other hand, in the spin transistor 10 of the present embodiment, the carriers are spin-polarized electrons or holes, and the carrier electrode flows into the semiconductor layer 4 regardless of the conductivity type of the semiconductor layer 4 as the source electrode layer. Note that in the case where holes are injected from the source electrode layer, the spins held by the holes are assumed to hold spins opposite to the spins in the electronic state of the missing electrons.

以下、本発明の効果をより一層明らかなものとするため、実施例を用いて説明する。   Hereinafter, in order to further clarify the effects of the present invention, description will be made using examples.

まず、SOI基板を用意し、表面の自然酸化膜層をイオンミリングによって除去した。その後、SOI基板上に後に図1における強磁性絶縁層SI、DIとなるCoFeを3nm形成した後、この上に後に金属層SE、DEとなるAlを10nm形成し、さらにこの上に保護層としてTaを2nm形成した積層膜を形成した。その後、パターニングを行い、図2に示すような形状のソース電極層3及びドレイン電極層7を形成した。ソース電極層3の形状としては、h3=20μm、h3b=2μm、w3a=0.5μmとした。また、ドレイン電極層7の形状としては、h7=20μm、w7c=h7c=5μm、h7b=2μmとした。 First, an SOI substrate was prepared, and the natural oxide film layer on the surface was removed by ion milling. Thereafter, after forming 3 nm of CoFe 2 O 4 to be the ferromagnetic insulating layers SI and DI in FIG. 1 on the SOI substrate later, 10 nm of Al to be the metal layers SE and DE is formed thereon, and further thereon. A laminated film having 2 nm of Ta was formed as a protective layer. Thereafter, patterning was performed to form a source electrode layer 3 and a drain electrode layer 7 having a shape as shown in FIG. The shape of the source electrode layer 3 was h3 = 20 μm, h3b = 2 μm, and w3a = 0.5 μm. Further, the shape of the drain electrode layer 7 was set to h7 = 20 μm, w7c = h7c = 5 μm, and h7b = 2 μm.

このような素子について、ソース電極層3とドレイン電極層7間の抵抗値を四端子法によって測定し、ソース電極層3とドレイン電極層7間の室温における磁気抵抗率を求めたところ、その値は約20%となった。   For such an element, the resistance value between the source electrode layer 3 and the drain electrode layer 7 was measured by a four-terminal method, and the magnetic resistivity at room temperature between the source electrode layer 3 and the drain electrode layer 7 was determined. Was about 20%.

実施形態に係るスピントランジスタの縦断面構成を示す図である。It is a figure which shows the longitudinal cross-sectional structure of the spin transistor which concerns on embodiment. スピントランジスタの平面構成を示す図である。It is a figure which shows the planar structure of a spin transistor. スピントランジスタのエネルギーバンド図である。It is an energy band figure of a spin transistor. スピントランジスタのエネルギーバンド図である。It is an energy band figure of a spin transistor. スピントランジスタのエネルギーバンド図である。It is an energy band figure of a spin transistor. スピントランジスタのエネルギーバンド図である。It is an energy band figure of a spin transistor. スピントランジスタのエネルギーバンド図である。It is an energy band figure of a spin transistor. スピントランジスタのエネルギーバンド図である。It is an energy band figure of a spin transistor. スピントランジスタの変形例の平面構成を示す図である。It is a figure which shows the plane structure of the modification of a spin transistor. スピントランジスタの変形例の縦断面構成を示す図である。It is a figure which shows the longitudinal cross-section structure of the modification of a spin transistor.

符号の説明Explanation of symbols

3…ソース電極層、4…半導体層、7…ドレイン電極層、9…半導体層、10…スピントランジスタ、SE,DE…金属層、SI,DI…強磁性絶縁層、GE…ゲート電極層、GI…ゲート絶縁層。 DESCRIPTION OF SYMBOLS 3 ... Source electrode layer, 4 ... Semiconductor layer, 7 ... Drain electrode layer, 9 ... Semiconductor layer, 10 ... Spin transistor, SE, DE ... Metal layer, SI, DI ... Ferromagnetic insulating layer, GE ... Gate electrode layer, GI ... gate insulation layer.

Claims (11)

半導体層と、
前記半導体層上に積層された強磁性絶縁層と前記強磁性絶縁層の前記半導体層側とは反対側に積層された金属層とを有するスピンフィルタ効果膜と、を備え、
前記強磁性絶縁層は前記半導体層と前記金層層間のトンネル障壁を形成し、前記半導体層と前記金属層は互いに直接接触させた場合にショットキー接触する材料からなることを特徴とするスピンフィルタ効果素子。
A semiconductor layer;
A spin filter effect film having a ferromagnetic insulating layer laminated on the semiconductor layer and a metal layer laminated on the opposite side of the ferromagnetic insulating layer to the semiconductor layer side,
The spin filter, wherein the ferromagnetic insulating layer forms a tunnel barrier between the semiconductor layer and the gold layer, and the semiconductor layer and the metal layer are made of a material that makes a Schottky contact when in direct contact with each other. Effect element.
強磁性層を有するソース電極層と、
強磁性層を有するドレイン電極層と、
前記ソース電極層及び前記ドレイン電極層が設けられた半導体層と、
前記半導体層に直接又はゲート絶縁層を介して設けられたゲート電極層と、
を備え、
前記ソース電極層と前記ドレイン電極層のうち少なくとも一方は、前記半導体層に接する前記強磁性層としての強磁性絶縁層と、前記強磁性絶縁層の前記半導体層側とは反対側に接する金属層と、を有し、
前記強磁性絶縁層は前記半導体層と前記金属層間のトンネル障壁を形成し、前記半導体層と前記金属層は互いに直接接触させた場合にショットキー接触する材料からなることを特徴とするスピントランジスタ。
A source electrode layer having a ferromagnetic layer;
A drain electrode layer having a ferromagnetic layer;
A semiconductor layer provided with the source electrode layer and the drain electrode layer;
A gate electrode layer provided directly or via a gate insulating layer on the semiconductor layer;
With
At least one of the source electrode layer and the drain electrode layer has a ferromagnetic insulating layer as the ferromagnetic layer in contact with the semiconductor layer, and a metal layer in contact with the opposite side of the ferromagnetic insulating layer to the semiconductor layer side And having
The spin transistor, wherein the ferromagnetic insulating layer forms a tunnel barrier between the semiconductor layer and the metal layer, and the semiconductor layer and the metal layer are made of a material that makes a Schottky contact when they are in direct contact with each other.
前記ソース電極層と前記ドレイン電極層のそれぞれは、前記半導体層に接する前記強磁性層としての強磁性絶縁層と、前記強磁性絶縁層の前記半導体層側とは反対側に接する金属層と、を有し、
前記強磁性絶縁層は前記半導体層と前記金属層間のトンネル障壁を形成し、前記半導体層と前記金属層は互いに直接接触させた場合にショットキー接触する材料からなることを特徴とする請求項2に記載のスピントランジスタ。
Each of the source electrode layer and the drain electrode layer includes a ferromagnetic insulating layer as the ferromagnetic layer in contact with the semiconductor layer, a metal layer in contact with a side opposite to the semiconductor layer side of the ferromagnetic insulating layer, Have
3. The ferromagnetic insulating layer forms a tunnel barrier between the semiconductor layer and the metal layer, and the semiconductor layer and the metal layer are made of a material that makes a Schottky contact when brought into direct contact with each other. The spin transistor according to 1.
前記強磁性絶縁層は、その抵抗率が1Ω・cm以上であることを特徴とする請求項2又は3に記載のスピントランジスタ。   The spin transistor according to claim 2 or 3, wherein the ferromagnetic insulating layer has a resistivity of 1 Ω · cm or more. 前記金属膜は、Be、B、Mg、Al、Ti、Cu、Zn、Zr、Mo、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Ir、Pt及びAuからなる群から選ばれた少なくとも一種を含むことを特徴とする請求項2〜4のいずれか一項に記載のスピントランジスタ。   The metal film is selected from the group consisting of Be, B, Mg, Al, Ti, Cu, Zn, Zr, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Pt, and Au. The spin transistor according to claim 2, further comprising at least one kind. 前記ソース電極層と前記ドレイン電極層の少なくとも一方が有する前記強磁性層の磁化方向は固定されていることを特徴とする請求項2〜5のいずれか一項に記載のスピントランジスタ。   The spin transistor according to any one of claims 2 to 5, wherein the magnetization direction of the ferromagnetic layer included in at least one of the source electrode layer and the drain electrode layer is fixed. 前記ソース電極層と前記ドレイン電極層の少なくとも一方が有する前記強磁性層は、形状異方性によってその磁化方向が固定されていることを特徴とする請求項6に記載のスピントランジスタ。   The spin transistor according to claim 6, wherein the magnetization direction of the ferromagnetic layer included in at least one of the source electrode layer and the drain electrode layer is fixed by shape anisotropy. 前記ソース電極層と前記ドレイン電極層の双方の前記強磁性層は、形状異方性によってその磁化方向が固定されていることを特徴とする請求項7に記載のスピントランジスタ。   8. The spin transistor according to claim 7, wherein the magnetization directions of the ferromagnetic layers of both the source electrode layer and the drain electrode layer are fixed by shape anisotropy. 前記ソース電極層と前記ドレイン電極層の前記強磁性層の保磁力は、互いに異なることを特徴とする請求項8に記載のスピントランジスタ。
The spin transistor according to claim 8, wherein coercive forces of the ferromagnetic layers of the source electrode layer and the drain electrode layer are different from each other.
前記ソース電極層と前記ドレイン電極層の少なくとも一方が有する前記金属層は反強磁性層であり、前記反強磁性層と接する前記強磁性層の磁化方向は、前記反強磁性層からの交換結合磁界によって固定されていることを特徴とする請求項6に記載のスピントランジスタ。   The metal layer of at least one of the source electrode layer and the drain electrode layer is an antiferromagnetic layer, and the magnetization direction of the ferromagnetic layer in contact with the antiferromagnetic layer is exchange coupled from the antiferromagnetic layer. The spin transistor according to claim 6, wherein the spin transistor is fixed by a magnetic field. 前記ソース電極層と前記ドレイン電極層のいずれかが有する前記強磁性層の磁化方向をスピン注入磁化反転によって反転させるための磁化反転電極層が前記半導体層にさらに設けられている請求項6〜10のいずれか一項に記載のスピントランジスタ。   11. The magnetization reversal electrode layer for reversing the magnetization direction of the ferromagnetic layer of either the source electrode layer or the drain electrode layer by spin injection magnetization reversal is further provided in the semiconductor layer. The spin transistor according to any one of the above.
JP2007276778A 2007-10-24 2007-10-24 Spin filter effect element, and spin transistor Withdrawn JP2009105285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007276778A JP2009105285A (en) 2007-10-24 2007-10-24 Spin filter effect element, and spin transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007276778A JP2009105285A (en) 2007-10-24 2007-10-24 Spin filter effect element, and spin transistor

Publications (1)

Publication Number Publication Date
JP2009105285A true JP2009105285A (en) 2009-05-14

Family

ID=40706674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276778A Withdrawn JP2009105285A (en) 2007-10-24 2007-10-24 Spin filter effect element, and spin transistor

Country Status (1)

Country Link
JP (1) JP2009105285A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113885B1 (en) 2011-02-21 2012-03-06 서울대학교산학협력단 Two bit rram using inverted staggered thin film transistor structure
JP2016063087A (en) * 2014-09-18 2016-04-25 三星電子株式会社Samsung Electronics Co.,Ltd. Magnetic tunnel junction element and magnetic random access memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113885B1 (en) 2011-02-21 2012-03-06 서울대학교산학협력단 Two bit rram using inverted staggered thin film transistor structure
JP2016063087A (en) * 2014-09-18 2016-04-25 三星電子株式会社Samsung Electronics Co.,Ltd. Magnetic tunnel junction element and magnetic random access memory

Similar Documents

Publication Publication Date Title
US9419210B2 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US8488375B2 (en) Magnetic recording element and nonvolatile memory device
RU2595588C2 (en) Magnetic recording element
JP6290487B1 (en) Magnetic memory
JP4996390B2 (en) Spin FET and magnetoresistance effect element
JP2004179483A (en) Nonvolatile magnetic memory
WO2002058167A1 (en) Spin switch and magnaetic storage elemet using it
JP2007194300A (en) Spin fet and spin memory
US8860158B2 (en) High speed STT-MRAM with orthogonal pinned layer
JP3693247B2 (en) Magnetoresistive memory element and manufacturing method thereof
WO2007119748A1 (en) Magnetic random access memory and method for manufacturing the same
JP2009064826A (en) Spin transistor and its manufacturing method
US8981506B1 (en) Magnetic random access memory with switchable switching assist layer
JP2010098259A (en) Memory cell, and magnetic memory element
US8077503B2 (en) Electronic devices utilizing spin torque transfer to flip magnetic orientation
JP2015061045A (en) Spin-based mosfet
JP5082688B2 (en) Spin transistor and semiconductor memory
JP4956514B2 (en) Semiconductor device
JP2009238918A (en) Spin filter effect element and spin transistor
JP2009105285A (en) Spin filter effect element, and spin transistor
JP4146202B2 (en) Spin tunnel transistor, magnetic reproducing head, magnetic information reproducing system, and magnetic storage device
US10311932B2 (en) Magnetic memory device
WO2022070378A1 (en) Domain wall displacement element and magnetic array
US20220077386A1 (en) Magnetoresistance effect element and magnetic memory
JP2022034728A (en) Wiring layer, domain wall moving element, and magnetic array

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104